CN112151539B - 一种高存储容量纳米电容三维集成结构及其制备方法 - Google Patents
一种高存储容量纳米电容三维集成结构及其制备方法 Download PDFInfo
- Publication number
- CN112151539B CN112151539B CN202010944490.6A CN202010944490A CN112151539B CN 112151539 B CN112151539 B CN 112151539B CN 202010944490 A CN202010944490 A CN 202010944490A CN 112151539 B CN112151539 B CN 112151539B
- Authority
- CN
- China
- Prior art keywords
- aluminum
- metal electrode
- electrode layer
- layer
- nano
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 67
- 238000002360 preparation method Methods 0.000 title abstract description 8
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 43
- 239000010703 silicon Substances 0.000 claims abstract description 43
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 42
- 238000005530 etching Methods 0.000 claims abstract description 32
- PNEYBMLMFCGWSK-UHFFFAOYSA-N Alumina Chemical group [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 claims abstract description 22
- 229910052751 metal Inorganic materials 0.000 claims description 163
- 239000002184 metal Substances 0.000 claims description 163
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 133
- 229910052782 aluminium Inorganic materials 0.000 claims description 127
- 239000010949 copper Substances 0.000 claims description 89
- 229910052802 copper Inorganic materials 0.000 claims description 87
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 85
- 238000002955 isolation Methods 0.000 claims description 56
- 238000000034 method Methods 0.000 claims description 44
- 239000010408 film Substances 0.000 claims description 35
- 238000009792 diffusion process Methods 0.000 claims description 33
- 239000011888 foil Substances 0.000 claims description 30
- 230000004888 barrier function Effects 0.000 claims description 28
- 238000000151 deposition Methods 0.000 claims description 14
- 238000003860 storage Methods 0.000 claims description 13
- 238000001259 photo etching Methods 0.000 claims description 12
- 239000011148 porous material Substances 0.000 claims description 10
- 239000000758 substrate Substances 0.000 claims description 10
- 239000010409 thin film Substances 0.000 claims description 9
- 238000004891 communication Methods 0.000 claims description 7
- 238000009713 electroplating Methods 0.000 claims description 5
- 238000011049 filling Methods 0.000 claims description 4
- AZDRQVAHHNSJOQ-UHFFFAOYSA-N alumane Chemical group [AlH3] AZDRQVAHHNSJOQ-UHFFFAOYSA-N 0.000 claims description 3
- 230000003647 oxidation Effects 0.000 claims description 3
- 238000007254 oxidation reaction Methods 0.000 claims description 3
- 238000007517 polishing process Methods 0.000 claims description 3
- 239000000126 substance Substances 0.000 claims description 3
- 239000002086 nanomaterial Substances 0.000 abstract description 6
- 238000005549 size reduction Methods 0.000 abstract description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 10
- 238000005229 chemical vapour deposition Methods 0.000 description 9
- 239000013078 crystal Substances 0.000 description 9
- 239000000463 material Substances 0.000 description 8
- 238000005240 physical vapour deposition Methods 0.000 description 8
- 239000000243 solution Substances 0.000 description 7
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 4
- MCMNRKCIXSYSNV-UHFFFAOYSA-N Zirconium dioxide Chemical compound O=[Zr]=O MCMNRKCIXSYSNV-UHFFFAOYSA-N 0.000 description 4
- 238000000231 atomic layer deposition Methods 0.000 description 4
- 239000007853 buffer solution Substances 0.000 description 4
- 229910052593 corundum Inorganic materials 0.000 description 4
- 238000000708 deep reactive-ion etching Methods 0.000 description 4
- 238000001020 plasma etching Methods 0.000 description 4
- 229910052707 ruthenium Inorganic materials 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 229910001845 yogo sapphire Inorganic materials 0.000 description 4
- MUBZPKHOEPUJKR-UHFFFAOYSA-N Oxalic acid Chemical compound OC(=O)C(O)=O MUBZPKHOEPUJKR-UHFFFAOYSA-N 0.000 description 3
- 239000000872 buffer Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 239000000446 fuel Substances 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 229910016507 CuCo Inorganic materials 0.000 description 2
- 229910003855 HfAlO Inorganic materials 0.000 description 2
- 229910015345 MOn Inorganic materials 0.000 description 2
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(IV) oxide Inorganic materials O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- MRELNEQAGSRDBK-UHFFFAOYSA-N lanthanum oxide Inorganic materials [O-2].[O-2].[O-2].[La+3].[La+3] MRELNEQAGSRDBK-UHFFFAOYSA-N 0.000 description 2
- 238000000608 laser ablation Methods 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 238000004549 pulsed laser deposition Methods 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 239000002041 carbon nanotube Substances 0.000 description 1
- 229910021393 carbon nanotube Inorganic materials 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000003306 harvesting Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 239000002070 nanowire Substances 0.000 description 1
- 235000006408 oxalic acid Nutrition 0.000 description 1
- -1 preferably Substances 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/0805—Capacitors only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8221—Three dimensional integrated circuits stacked in different levels
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明公开一种高存储容量纳米电容三维集成结构及其制备方法。通过在硅片表面刻蚀出硅纳米结构并制备第一纳米电容，然后在第一纳米电容表面形成阳极氧化铝结构并制备第二纳米电容，通过将两个纳米电容并联连接，可以显著增大电容密度和能量密度。另外，能够增强纳米电容的电学可靠性，并且不会额外占用平面面积，有利于纳米电容器件尺寸缩小。
Description
技术领域
本发明属于集成电路制造领域，具体涉及一种高存储容量纳米电容三维集成结构及其制备方法。
背景技术
目前，对于便携式电子设备来说，电池仍然是主要的能量供应部件。虽然电池技术在不断发展，然而在电池的容量与体积以及重量之间仍然需要作出折中。相应地，一些容量大、重量轻以及体积小的可替代供电部件被研究和开发，比如微型燃料电池、塑料太阳能电池以及能量收集系统。在以上所提到的所有情况下，通常都需要能量缓冲系统来维持连续和稳定的能量输出。比如，一般认为燃料电池系统拥有较慢的启动时间和较低的动能。因此，燃料电池提供基础功率，缓冲系统提供启动功率的混合系统是最佳解决方案。此外，能量收集系统依赖环境中无法持续获得的能量源；因此，需要能量缓冲系统来维持器件不中断的工作。进一步，能量缓冲系统能够提供峰值负载，然而能量产生系统却无法提供。一般来讲，能量缓冲系统或者是电池，或者是电容。电池的一个重要缺点是它有限的放电效率。相比之下，电容可以提供更大的放电电流。使用电容作为能量缓冲的其它优势还包括较长的循环寿命和较高的功率密度。除了以上提到的优势外，采用合适的材料和结构设计，电容相比较电池更容易缩小尺寸。通过引入高深宽比结构，比如碳纳米管、硅纳米线、硅纳米孔以及硅深槽结构，并在这些高深宽比结构中沉积高介电常数材料可以极大增加电容密度和存储容量。这种采用纳米结构来制备的电容可以称之为纳米电容。然而，目前纳米电容所采用的高深宽比结构都比较单一，无法更大程度地增大存储容量，从而将限制纳米电容作为有效的能量缓冲部件。
发明内容
本发明公开一种高存储容量纳米电容三维集成结构，包括：
第一纳米电容结构和第二纳米电容结构，其中第二纳米电容结构位于第一纳米电容结构的上方；
第一纳米电容结构的基本骨架是通过刻蚀硅衬底所形成的硅纳米孔；第一隔离介质覆盖硅纳米孔表面；第一底部金属电极层覆盖所述第一隔离介质表面；第一绝缘介质覆盖所述第一底部金属电极层表面；第一顶部金属电极层覆盖所述第一绝缘介质表面，并完全填充硅纳米孔；
中间隔离介质，形成在第一纳米电容结构和第二纳米电容结构之间；
第二纳米电容结构的基本骨架是通过阳极氧化铝箔所形成的阳极氧化铝结构，其中铝箔与中间隔离介质之间还存在一层金属铝薄膜；第二底部金属电极层覆盖所述阳极氧化铝结构表面；所述第二绝缘介质覆盖所述第二底部金属电极层表面；第二顶部金属电极层覆盖所述第二绝缘介质表面；
位于第二纳米电容结构两侧的铝通孔，其中第一铝通孔贯穿所述铝箔、所述金属铝薄膜和所述中间隔离介质，与所述第一顶部金属电极接触；第二铝通孔贯穿所述铝箔、所述金属铝薄膜、所述中间隔离介质、所述第一顶部金属电极和所述第一绝缘介质，与所述第一纳米电容结构的所述第一底部金属电极接触；
第二隔离介质覆盖两侧铝通孔的侧壁；第一铜扩散阻挡层覆盖所述第二隔离介质的侧壁和铝通孔的底部；第一铜籽晶层覆盖所述第一铜扩散阻挡层的表面；第一铜金属层覆盖所述第一铜籽晶层的表面，并完全填充铝通孔，构成第一铝通孔结构和第二铝通孔结构；第二底部金属电极覆盖第二铝通孔结构上表面；
顶部金属接触，第三绝缘介质在从左至右暴露出来的所述第一铝通孔结构、所述第二顶部金属电极层和所述第二底部金属电极层表面分别形成第一沟槽结构、第二沟槽结构和第三沟槽结构，而且第一沟槽结构与第二沟槽结构相邻；第二铜扩散阻挡层覆盖三个沟槽结构的表面，并在中间区域断裂不相连接；第二铜籽晶层覆盖所述第二铜扩散阻挡层表面；第二铜金属层覆盖所述第二铜籽晶层表面；
所述第一顶部金属电极层通过所述第一铝通孔结构、所述第一沟槽结构以及所述第二沟槽结构与所述第二顶部金属电极层电气连通；所述第一底部金属电极层通过所述第二铝通孔结构以及所述第三沟槽结构与所述第二底部金属电极层电气连通。
本发明的高存储容量纳米电容三维集成结构中，优选为，所述硅纳米孔的直径范围为0.5～1μm，深度范围为10～20μm。
本发明的高存储容量纳米电容三维集成结构中，优选为，所述阳极氧化铝结构的孔径范围为200～500nm，深度范围为1～5μm。
本发明还公开一种高存储容量纳米电容三维集成结构制备方法，包括以下步骤：
在硅衬底表面刻蚀出硅纳米孔阵列，在硅纳米孔表面形成第一隔离介质，并依次形成第一底部金属电极层、第一绝缘介质和第一顶部金属电极层，而且第一顶部金属电极层完全填充硅纳米孔，制备出第一纳米电容结构；
形成中间隔离介质，在中间隔离介质表面沉积一层金属铝薄膜，并在金属铝薄膜表面键合铝箔；
对铝箔两侧的区域进行刻蚀形成第一铝通孔和第二铝通孔；其中，第一铝通孔贯通铝箔、金属铝薄膜和中间隔离介质，并露出第一顶部金属电极；第二铝通孔贯通铝箔、金属铝薄膜、中间隔离介质、第一顶部金属电极和第一绝缘介质，并露出第一底部金属电极；
在两侧铝通孔表面沉积一层第二隔离介质，并采用光刻和刻蚀工艺去除铝通孔底部的所述第二隔离介质，随后依次沉积第一铜扩散阻挡层、第一铜籽晶层，并电镀第一铜金属层，使之完全填充第一铝通孔和第二铝通孔；化学机械抛光工艺去除铝通孔顶部的第一铜金属层、第一铜籽晶层、第一铜扩散阻挡层以及第二隔离介质，获得第一铝通孔结构和第二铝通孔结构；
在铝箔表面形成阳极氧化铝结构，在阳极氧化铝结构内部依次沉积第二底部金属电极层、第二绝缘介质和第二顶部金属电极层，制备出第二纳米电容结构；
进行金属布线使得第一纳米电容结构和第二纳米电容结构并联连接。
本发明的高存储容量纳米电容三维集成结构制备方法中，优选为，进行金属布线使得第一纳米电容结构和第二纳米电容结构并联连接，包括以下步骤：
采用光刻和刻蚀工艺去除一侧的部分第二顶部金属电极层、第二绝缘介质、第二底部金属电极层，从而露出第一铝通孔结构；然后采用光刻和刻蚀工艺去除另一侧的部分第二顶部金属电极层和第二绝缘介质，从而露出第二底部金属电极层；
在上述结构表面沉积第三绝缘介质，采用光刻和刻蚀工艺刻蚀第三绝缘介质，并在暴露出来的第一铝通孔结构、第二顶部金属电极层和第二底部金属电极层表面分别形成第一沟槽结构、第二沟槽结构和第三沟槽结构，而且第一沟槽结构与第二沟槽结构相邻；
在三个沟槽结构表面依次沉积第二铜扩散阻挡层和第二铜籽晶层；光刻和刻蚀工艺去除第二沟槽结构和第三沟槽结构之间的第三绝缘介质表面的第二铜籽晶层和第二铜扩散阻挡层，使得第二铜籽晶层/第二铜扩散阻挡层叠层分裂为左右两个互不相连的区域；在第二铜籽晶层表面电镀第二铜金属层；
第一顶部金属电极层通过第一铝通孔结构、第一沟槽结构以及第二沟槽结构与第二顶部金属电极层电气连通；第一底部金属电极层通过第二铝通孔结构以及第三沟槽结构与第二底部金属电极层电气连通。
本发明的高存储容量纳米电容三维集成结构制备方法中，优选为，所述硅纳米孔的直径范围为0.5～1μm，深度范围为10～20μm。
本发明的高存储容量纳米电容三维集成结构制备方法中，优选为，所述阳极氧化铝结构的孔径范围为200～500nm，深度范围为1～5μm。
在硅片表面刻蚀出硅纳米结构并制备第一个纳米电容，然后在第一个纳米电容表面形成阳极氧化铝结构并制备第二个纳米电容，通过将两个纳米电容并联连接，可以显著增大电容密度和能量密度。
硅纳米结构的深宽比可以适当缩小，从而金属和介质在硅纳米结构内部填充台阶率高、完整性好，可以增强纳米电容的电学可靠性。
硅纳米结构与阳极氧化铝结构在垂直方向上堆叠，不会额外占用平面面积，有利于纳米电容器件尺寸缩小。
附图说明
图1是高存储容量纳米电容三维集成结构制备方法的流程图。
图2～图15是高存储容量纳米电容三维集成结构制备方法各步骤的结构示意图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，应当理解，此处所描述的具体实施例仅用以解释本发明，并不用于限定本发明。所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
在本发明的描述中，需要说明的是，术语“上”、“下”、“垂直”“水平”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性。
此外，在下文中描述了本发明的许多特定的细节，例如器件的结构、材料、尺寸、处理工艺和技术，以便更清楚地理解本发明。但正如本领域的技术人员能够理解的那样，可以不按照这些特定的细节来实现本发明。除非在下文中特别指出，器件中的各个部分可以由本领域的技术人员公知的材料构成，或者可以采用将来开发的具有类似功能的材料。
以下结合附图1～15和实施例对本发明的技术方案做进一步的说明。图1是高存储容量纳米电容三维集成结构的流程图，图2～15示出了高存储容量纳米电容三维集成结构制造工艺各步骤的结构示意图。如图1所示，具体制备步骤为：
步骤S1：在硅表面刻蚀出硅纳米孔阵列并制备出第一纳米电容结构。首先旋涂光刻胶并通过曝光和显影工艺定义出硅纳米孔的图形；随后采用DRIE工艺刻蚀硅衬底200形成硅纳米孔阵列，所得结构如图2所示。其中单晶硅纳米孔的直径范围为0.5～1μm，深度范围为10～20μm；刻蚀硅衬底200的等离子体可以选择CF4、SF6中的至少一种。
然后采用化学气相沉积工艺在硅纳米孔表面沉积一层SiO2薄膜作为第一隔离介质201；随后采用物理气相沉积工艺在第一隔离介质201表面依次沉积一层TiN薄膜、一层Al2O3薄膜和一层TiN薄膜，分别作为第一底部金属电极层202、第一绝缘介质203和第一顶部金属电极层204，而且第一顶部金属电极层完全填充硅纳米孔，所得结构如图3所示。其中第一隔离介质201的厚度范围均为100～200nm，第一底部金属电极层202的厚度范围为50～150nm，第一绝缘介质203的厚度范围为10～50nm，第一顶部金属电极层204的厚度范围为100～300nm。
在本实施方式中，采用深度反应离子刻蚀工艺来获得硅通孔结构，但是本发明不限定于此，可以选择干法刻蚀比如离子铣刻蚀、等离子刻蚀、反应离子刻蚀、深度反应离子刻蚀、激光烧蚀，或者通过使用蚀刻剂溶液的湿法刻蚀中的至少一种工艺。此外，在本实施方式中采用SiO2作为第一隔离介质，采用TiN作为第一底部和第一顶部金属电极层，Al2O3薄膜作为第一绝缘介质层，但是本发明不限定于此，可以选择SiO2、Si3N4、SiON、SiCOH、SiCOFH中的至少一种作为第一隔离介质；可以选择TaN、TiN、WN、MoN、Ni和Ru的至少一种作为第一底部金属电极层和第一顶部金属电极层；选择Al2O3、ZrO2、TiO2、HfO2、La2O3、HfZrO、HfAlO、HfTiO中的至少一种作为第一绝缘介质层。第一隔离介质、第一绝缘介质、第一底部金属电极层和第一顶部金属电极层的生长方式可以选择物理气相沉积、化学气相沉积、原子层沉积和脉冲激光沉积中的至少一种。
步骤S2：将铝箔键合到第一纳米电容结构表面。首先采用化学气相沉积工艺在第一顶部金属电极204表面沉积一层SiO2薄膜作为中间隔离介质205，厚度范围为200～300nm；然后采用物理气相沉积工艺在中间隔离介质205表面沉积一层金属铝薄膜206，厚度范围为10～20nm；接着将厚度范围为50～200μm的铝箔207放置在金属铝薄膜206表面；最后将上述结构放置在管式炉中进行加热使得铝箔207和金属铝薄膜206发生键合，加热温度范围为150～200℃，所得结构如图4所示。在本实施方式中，采用SiO2作为中间隔离介质，但是本发明不限定于此，可以选择SiO2、Si3N4、SiON、SiCOH、SiCOFH中的至少一种作为中间隔离介质。
步骤S3：形成铝通孔结构。首先旋涂光刻胶并通过曝光和显影工艺定义出铝通孔的位置；紧跟着采用干法刻蚀比如离子铣刻蚀、等离子刻蚀、反应离子刻蚀、深度反应离子刻蚀、激光烧蚀，或者通过使用蚀刻剂溶液的湿法刻蚀对铝箔207两侧的区域进行刻蚀形成铝通孔，所得结构如图5所示。其中左侧的铝通孔贯通铝箔207、金属铝薄膜206和中间隔离介质205，并露出第一顶部金属电极204；右侧铝通孔贯通铝箔207、金属铝薄膜206、中间隔离介质205、第一顶部金属电极204和第一绝缘介质203，并露出第一底部金属电极202；铝通孔的直径范围为5～10μm。
接着采用化学气相沉积工艺在铝通孔表面沉积一层SiO2薄膜作为第二隔离介质208，并采用光刻和刻蚀工艺去除左右两侧铝通孔底部的第二隔离介质208；随后采用物理气相沉积工艺在第二隔离介质208表面和铝通孔底部依次沉积一层TaN薄膜和一层Co薄膜，分别作为第一铜扩散阻挡层209和第一铜籽晶层210；进一步采用电镀工艺在Co薄膜表面电镀一层Cu材料作为第一铜金属层211，而且Cu材料完全填充铝通孔所得结构如图6所示。
最后采用化学机械抛光工艺去除铝通孔顶部的第一铜金属层211、第一铜籽晶层210、第一铜扩散阻挡层209以及第二隔离介质208，获得第一铝通孔结构和第二铝通孔结构，所得结构如图7所示。此外，在本实施方式中采用SiO2作为第二隔离介质，采用TaN作为第一铜扩散阻挡层，Co薄膜作为第一铜籽晶层，但是本发明不限定于此，可以选择SiO2、Si3N4、SiON、SiCOH、SiCOFH中的至少一种作为第二隔离介质；可以选择TaN、TiN、ZrN、MnSiO3中的至少一种作为第一铜扩散阻挡层；选择Cu、Ru、Co、RuCo、CuRu、CuCo中的至少一种作为第一铜籽晶层。第一绝缘介质、第一铜扩散阻挡层和第一铜籽晶层的生长方式可以选择物理气相沉积、化学气相沉积、原子层沉积中的至少一种。
步骤S4：在铝箔表面形成阳极氧化铝结构并制备出第二纳米电容结构。首先将上述结构置于磷酸溶液中对铝箔207进行阳极氧化获得阳极氧化铝结构212，所得结构如图8所示。其中阳极氧化铝结构212的孔径范围为200～500nm，深度范围为1～5μm；阳极氧化铝工艺可以选择磷酸、硫酸和草酸中的至少一种作为腐蚀溶液，可以通过调节腐蚀电压、电流以及腐蚀时间来控制阳极氧化铝的孔径和深度。
然后采用物理气相沉积工艺在阳极氧化铝结构212内部依次沉积一层TiN薄膜、一层Al2O3薄膜和一层TiN薄膜，分别作为第二底部金属电极层213、第二绝缘介质214和第二顶部金属电极层215，所得结构如图9所示。其中第二底部金属电极层213的厚度范围为50～150nm，第二绝缘介质214的厚度范围为10～50nm，第二顶部金属电极层215的厚度范围为100～300nm。在本实施方式中采用TiN作为第二底部电极层和第二顶部金属电极层，Al2O3薄膜作为第二绝缘介质层，但是本发明不限定于此，可以选择TaN、TiN、WN、MoN、Ni和Ru的至少一种作为第二底部电极层和第二顶部金属电极层；选择Al2O3、ZrO2、TiO2、HfO2、La2O3、HfZrO、HfAlO、HfTiO中的至少一种作为第二绝缘介质层。第二绝缘介质、第二底部金属电极层和第二顶部金属电极层的生长方式可以选择物理气相沉积、化学气相沉积、原子层沉积和脉冲激光沉积中的至少一种。
步骤S5：进行金属布线使得第一纳米电容结构和第二纳米电容结构并联连接。首先采用光刻和刻蚀工艺去除左侧的部分第二顶部金属电极层215、第二绝缘介质214、第二底部金属电极层213，从而露出第一铝通孔结构；然后采用光刻和刻蚀工艺去除右侧的部分第二顶部金属电极层215和第二绝缘介质214，从而露出第二底部金属电极层213，所得结构如图10所示。
进一步采用化学气相沉积工艺在上述结构表面沉积一层SiO2薄膜作为第三绝缘介质216，所得结构如图11所示。
紧跟着采用光刻和刻蚀工艺刻蚀第三绝缘介质216，并从左至右在暴露出来的第一铝通孔结构、第二顶部金属电极层215和第二底部金属电极层213表面分别形成第一沟槽结构、第二沟槽结构和第三沟槽结构，而且第一沟槽结构与第二沟槽结构相邻，所得沟槽结构如图12所示。
进一步采用化学气相沉积工艺在三个沟槽结构表面依次沉积一层TaN薄膜和一层Co薄膜，分别作为第二铜扩散阻挡层217和第二铜籽晶层218，所得结构如图13所示。
随后采用光刻和刻蚀工艺去除第二沟槽结构和第三沟槽结构之间的第三绝缘介质216表面的第二铜籽晶层218和第二铜扩散阻挡层217，使得第二铜籽晶层218/第二铜扩散阻挡层217叠层分裂为左右两个互不相连的区域，所得结构如图14所示。
最后在第二铜籽晶层218表面电镀一层铜材料，作为第二铜金属层219，所得结构如图15所示。在本实施方式中采用SiO2作为第三绝缘介质，采用TaN作为第二铜扩散阻挡层，Co薄膜作为第二铜籽晶层，但是本发明不限定于此，可以选择SiO2、Si3N4、SiON、SiCOH、SiCOFH中的至少一种作为第三绝缘介质；可以选择TaN、TiN、ZrN、MnSiO3中的至少一种作为第二铜扩散阻挡层；选择Cu、Ru、Co、RuCo、CuRu、CuCo中的至少一种作为第二铜籽晶层。第三绝缘介质、第二铜扩散阻挡层和第二铜籽晶层的生长方式可以选择物理气相沉积、化学气相沉积、原子层沉积中的至少一种。第一顶部金属电极层204通过第一铝通孔结构、第一沟槽结构以及第二沟槽结构与第二顶部金属电极层215电气连通；第一底部金属电极层202通过第二铝通孔结构以及第三沟槽结构与第二底部金属电极层213电气连通；也就说第一纳米电容结构与第二纳米电容结构通过顶部电极相互连通以及底部电极相互连通，从而实现并联连接。
图15是本发明的一种高存储容量纳米电容三维集成结构的示意图。如图15所示，该高存储容量纳米电容三维集成结构包括：
第一纳米电容结构和第二纳米电容结构，其中第二纳米电容结构位于第一纳米电容结构的上方；
第一纳米电容结构的基本骨架是通过刻蚀硅衬底200所形成的硅纳米孔；第一隔离介质201覆盖硅纳米孔表面；第一底部金属电极层202覆盖第一隔离介质201表面；第一绝缘介质203覆盖第一底部金属电极层202表面；第一顶部金属电极层204覆盖第一绝缘介质203表面，并完全填充硅纳米孔。此外，中间隔离介质205覆盖第一顶部金属电极层204表面。但是为了引出第一顶部金属电极层204，左侧的部分第一顶部金属电极层204没有被中间隔离介质205所覆盖；为了引出第一底部金属电极层202，右侧的部分第一底部金属电极层202没有被第一绝缘介质203所覆盖。
第二纳米电容结构的基本骨架是通过阳极氧化铝箔207所形成的阳极氧化铝结构212，其中铝箔207与中间隔离介质之间还存在一层金属铝薄膜206；第二底部金属电极层213覆盖阳极氧化铝结构212表面；第二绝缘介质214覆盖第二底部金属电极层213表面；第二顶部金属电极层215覆盖第二绝缘介质214表面。此外，为了引出第二底部金属电极层213，右侧的部分第二底部金属电极层213没有被第二绝缘介质214所覆盖。
位于第二纳米电容结构两侧的铝通孔结构，其中第一铝通孔结构贯穿铝箔207、金属铝薄膜206和中间隔离介质205，与第一顶部金属电极204接触；第二铝通孔结构贯穿铝箔207、金属铝薄膜206、中间隔离介质205、第一顶部金属电极204和第一绝缘介质203，与第一纳米电容结构的第一底部金属电极202接触。此外，第二隔离介质208覆盖铝通孔的侧壁；第一铜扩散阻挡层209覆盖第二隔离介质208的侧壁和铝通孔的底部；第一铜籽晶层210覆盖第一铜扩散阻挡层209的表面；第一铜金属层211覆盖第一铜籽晶层210的表面，并完全填充铝通孔；第二底部金属电极213覆盖第二铝通孔结构上表面。
顶部金属接触，第三绝缘介质216在从左至右暴露出来的第一铝通孔结构、第二顶部金属电极层215和第二底部金属电极层213表面分别形成第一沟槽结构、第二沟槽结构和第三沟槽结构；而且第一沟槽结构与第二沟槽结构相邻。第二铜扩散阻挡层217覆盖三个沟槽结构的表面，并在中间区域断裂不相连接；第二铜籽晶层218覆盖第二铜扩散阻挡层217表面；第二铜金属层219覆盖第二铜籽晶层218表面。第一顶部金属电极层204通过第一铝通孔结构、第一沟槽结构以及第二沟槽结构与第二顶部金属电极层215电气连通；第一底部金属电极层202通过第二铝通孔结构以及第三沟槽结构与第二底部金属电极层213电气连通；也就说第一纳米电容结构与第二纳米电容结构通过顶部电极相互连通以及底部电极相互连通，从而实现并联连接。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。
Claims (7)
1.一种高存储容量纳米电容三维集成结构，其特征在于，
包括：
第一纳米电容结构和第二纳米电容结构，其中第二纳米电容结构位于第一纳米电容结构的上方；
第一纳米电容结构的基本骨架是通过刻蚀硅衬底(200)所形成的硅纳米孔；第一隔离介质(201)覆盖硅纳米孔表面；第一底部金属电极层(202)覆盖所述第一隔离介质(201)表面；第一绝缘介质(203)覆盖所述第一底部金属电极层(202)表面；第一顶部金属电极层(204)覆盖所述第一绝缘介质(203)表面，并完全填充硅纳米孔；
中间隔离介质(205)，形成在第一纳米电容结构和第二纳米电容结构之间；
第二纳米电容结构的基本骨架是通过阳极氧化铝箔(207)所形成的阳极氧化铝结构(212)，其中铝箔(207)与中间隔离介质(205)之间还存在一层金属铝薄膜(206)；第二底部金属电极层(213)覆盖所述阳极氧化铝结构(212)表面；第二绝缘介质(214)覆盖所述第二底部金属电极层(213)表面；第二顶部金属电极层(215)覆盖所述第二绝缘介质(214)表面；
位于第二纳米电容结构两侧的铝通孔，其中第一铝通孔贯穿所述铝箔(207)、所述金属铝薄膜(206)和所述中间隔离介质(205)，与所述第一顶部金属电极(204)接触；第二铝通孔贯穿所述铝箔(207)、所述金属铝薄膜(206)、所述中间隔离介质(205)、所述第一顶部金属电极(204)和所述第一绝缘介质(203)，与所述第一纳米电容结构的所述第一底部金属电极(202)接触；
第二隔离介质(208)覆盖两侧铝通孔的侧壁；第一铜扩散阻挡层(209)覆盖所述第二隔离介质(208)的侧壁和铝通孔的底部；第一铜籽晶层(210)覆盖所述第一铜扩散阻挡层(209)的表面；第一铜金属层(211)覆盖所述第一铜籽晶层(210)的表面，并完全填充铝通孔，构成第一铝通孔结构和第二铝通孔结构；第二底部金属电极(213)覆盖第二铝通孔结构上表面；
顶部金属接触，第三绝缘介质(216)在从左至右暴露出来的所述第一铝通孔结构、所述第二顶部金属电极层(215)和所述第二底部金属电极层(213)表面分别形成第一沟槽结构、第二沟槽结构和第三沟槽结构，而且第一沟槽结构与第二沟槽结构相邻；第二铜扩散阻挡层(217)覆盖三个沟槽结构的表面，并在中间区域断裂不相连接；第二铜籽晶层(218)覆盖所述第二铜扩散阻挡层(217)表面；第二铜金属层(219)覆盖所述第二铜籽晶层(218)表面；
所述第一顶部金属电极层(204)通过所述第一铝通孔结构、所述第一沟槽结构以及所述第二沟槽结构与所述第二顶部金属电极层(215)电气连通；所述第一底部金属电极层(202)通过所述第二铝通孔结构以及所述第三沟槽结构与所述第二底部金属电极层(213)电气连通。
2.根据权利要求1所述的高存储容量纳米电容三维集成结构，其特征在于，
所述硅纳米孔的直径范围为0.5～1μm，深度范围为10～20μm。
3.根据权利要求1所述的高存储容量纳米电容三维集成结构，其特征在于，
所述阳极氧化铝结构的孔径范围为200～500nm，深度范围为1～5μm。
4.一种高存储容量纳米电容三维集成结构制备方法，其特征在于，
包括以下步骤：
在硅衬底(200)表面刻蚀出硅纳米孔阵列，在硅纳米孔表面形成第一隔离介质(201)，并依次形成第一底部金属电极层(202)、第一绝缘介质(203)和第一顶部金属电极层(204)，而且第一顶部金属电极层(204)完全填充硅纳米孔，制备出第一纳米电容结构；
形成中间隔离介质(205)，在所述中间隔离介质(205)表面沉积一层金属铝薄膜(206)，并在所述金属铝薄膜(206)表面键合铝箔(207)；
对所述铝箔(207)两侧的区域进行刻蚀形成第一铝通孔和第二铝通孔；其中，第一铝通孔贯通所述铝箔(207)、所述金属铝薄膜(206)和所述中间隔离介质(205)，并露出所述第一顶部金属电极(204)；第二铝通孔贯通所述铝箔(207)、所述金属铝薄膜(206)、所述中间隔离介质(205)、所述第一顶部金属电极(204)和所述第一绝缘介质(203)，并露出所述第一底部金属电极(202)；
在两侧铝通孔表面沉积一层第二隔离介质(208)，并采用光刻和刻蚀工艺去除铝通孔底部的所述第二隔离介质(208)，随后依次沉积第一铜扩散阻挡层(209)、第一铜籽晶层(210)，并电镀第一铜金属层(211)，使之完全填充所述第一铝通孔和所述第二铝通孔；化学机械抛光工艺去除铝通孔顶部的所述第一铜金属层(211)、所述第一铜籽晶层(210)、所述第一铜扩散阻挡层(209)以及所述第二隔离介质(208)，获得第一铝通孔结构和第二铝通孔结构；
在所述铝箔(207)表面形成阳极氧化铝结构(212)，在所述阳极氧化铝结构(212)内部依次沉积第二底部金属电极层(213)、第二绝缘介质(214)和第二顶部金属电极层(215)，制备出第二纳米电容结构；
进行金属布线使得第一纳米电容结构和第二纳米电容结构并联连接。
5.根据权利要求4所述的高存储容量纳米电容三维集成结构制备方法，其特征在于，
进行金属布线使得第一纳米电容结构和第二纳米电容结构并联连接，包括以下步骤：
采用光刻和刻蚀工艺去除一侧的部分所述第二顶部金属电极层(215)、所述第二绝缘介质(214)、所述第二底部金属电极层(213)，从而露出所述第一铝通孔结构；然后采用光刻和刻蚀工艺去除另一侧的部分所述第二顶部金属电极层(215)和所述第二绝缘介质(214)，从而露出所述第二底部金属电极层(213)；
在上述结构表面沉积第三绝缘介质(216)，采用光刻和刻蚀工艺刻蚀所述第三绝缘介质(216)，并在暴露出来的所述第一铝通孔结构、所述第二顶部金属电极层(215)和所述第二底部金属电极层(213)表面分别形成第一沟槽结构、第二沟槽结构和第三沟槽结构，而且第一沟槽结构与第二沟槽结构相邻；
在三个沟槽结构表面依次沉积第二铜扩散阻挡层(217)和第二铜籽晶层(218)；光刻和刻蚀工艺去除所述第二沟槽结构和所述第三沟槽结构之间的第三绝缘介质(216)表面的所述第二铜籽晶层(218)和所述第二铜扩散阻挡层(217)，使得第二铜籽晶层(218)/第二铜扩散阻挡层(217)叠层分裂为左右两个互不相连的区域；在所述第二铜籽晶层(218)表面电镀第二铜金属层(219)；
所述第一顶部金属电极层(204)通过所述第一铝通孔结构、所述第一沟槽结构以及所述第二沟槽结构与所述第二顶部金属电极层(215)电气连通；所述第一底部金属电极层(202)通过所述第二铝通孔结构以及所述第三沟槽结构与所述第二底部金属电极层(213)电气连通。
6.根据权利要求4所述的高存储容量纳米电容三维集成结构制备方法，其特征在于，
所述硅纳米孔的直径范围为0.5～1μm，深度范围为10～20μm。
7.根据权利要求4所述的高存储容量纳米电容三维集成结构制备方法，其特征在于，
所述阳极氧化铝结构的孔径范围为200～500nm，深度范围为1～5μm。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010944490.6A CN112151539B (zh) | 2020-09-10 | 2020-09-10 | 一种高存储容量纳米电容三维集成结构及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010944490.6A CN112151539B (zh) | 2020-09-10 | 2020-09-10 | 一种高存储容量纳米电容三维集成结构及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112151539A CN112151539A (zh) | 2020-12-29 |
| CN112151539B true CN112151539B (zh) | 2022-04-26 |
Family
ID=73889942
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010944490.6A Active CN112151539B (zh) | 2020-09-10 | 2020-09-10 | 一种高存储容量纳米电容三维集成结构及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112151539B (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101800253A (zh) * | 2010-04-01 | 2010-08-11 | 复旦大学 | 一种用于能量存储的纳米电容器及其制作方法 |
| CN103500729A (zh) * | 2013-10-18 | 2014-01-08 | 中国科学院上海微系统与信息技术研究所 | 硅转接板结构及其圆片级制作方法 |
| CN111293078A (zh) * | 2020-03-17 | 2020-06-16 | 浙江大学 | 一种转接板正反两面空腔嵌入芯片的方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW408345B (en) * | 1998-04-21 | 2000-10-11 | Matsushita Electric Ind Co Ltd | Capacitor and its manufacturing method |
| KR100779263B1 (ko) * | 2007-02-06 | 2007-11-27 | 오영주 | 무극성 금속 전해 커패시터 및 그의 제조방법 |
| US8912522B2 (en) * | 2009-08-26 | 2014-12-16 | University Of Maryland | Nanodevice arrays for electrical energy storage, capture and management and method for their formation |
| CN102655176B (zh) * | 2012-05-10 | 2015-09-09 | 复旦大学 | 具有纳米线结构的电容器及其制备方法 |
| FR3012664B1 (fr) * | 2013-10-29 | 2016-01-01 | Ipdia | Structure a capacite amelioree |
| KR102460748B1 (ko) * | 2017-09-21 | 2022-10-31 | 삼성전기주식회사 | 커패시터 부품 |
| US10867752B2 (en) * | 2017-09-28 | 2020-12-15 | Samsung Electro-Mechanics Co., Ltd. | Capacitor and method of manufacturing the same |
-
2020
- 2020-09-10 CN CN202010944490.6A patent/CN112151539B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101800253A (zh) * | 2010-04-01 | 2010-08-11 | 复旦大学 | 一种用于能量存储的纳米电容器及其制作方法 |
| CN103500729A (zh) * | 2013-10-18 | 2014-01-08 | 中国科学院上海微系统与信息技术研究所 | 硅转接板结构及其圆片级制作方法 |
| CN111293078A (zh) * | 2020-03-17 | 2020-06-16 | 浙江大学 | 一种转接板正反两面空腔嵌入芯片的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112151539A (zh) | 2020-12-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN112018070B (zh) | 一种纳米电容三维集成结构及其制备方法 | |
| CN112018096B (zh) | 一种用于能量缓冲的纳米电容三维集成系统及其制备方法 | |
| US9409767B2 (en) | Energy storage structure, method of manufacturing a support structure for same, and microelectronic assembly and system containing same | |
| CN112151538B (zh) | 一种纳米电容三维集成结构及其制造方法 | |
| CN112151536B (zh) | 一种纳米电容三维集成结构及其制备方法 | |
| CN106796845A (zh) | 集成超级电容器 | |
| CN112151535B (zh) | 一种硅基纳米电容三维集成结构及其制备方法 | |
| US20100075181A1 (en) | Solid-state structure comprising a battery and a variable capacitor having a capacitance which is controlled by the state-of-charge of the battery | |
| CN112151537B (zh) | 一种高能量密度纳米电容三维集成结构及其制备方法 | |
| CN112151539B (zh) | 一种高存储容量纳米电容三维集成结构及其制备方法 | |
| CN112908992B (zh) | 三维集成结构及其制造方法 | |
| CN112201655B (zh) | 一种纳米电容三维集成结构及其制作方法 | |
| CN112652620B (zh) | 三维集成结构及其制造方法 | |
| CN113035812B (zh) | 三维集成结构及其制造方法 | |
| CN111882017B (zh) | 一种rfid芯片与超级电容三维集成系统及其制备方法 | |
| CN112071974A (zh) | 一种三维集成系统及制备方法 | |
| CN112466842A (zh) | 一种多功能tsv结构及其制备方法 | |
| CN112466841B (zh) | 一种内嵌电容器的tsv结构及其制备方法 | |
| CN112652621B (zh) | 三维集成结构及其制造方法 | |
| CN112908991B (zh) | 三维集成结构及其制造方法 | |
| CN112908990B (zh) | 三维集成结构及其制造方法 | |
| CN112071935B (zh) | 一种基于太阳能的三维集成系统及制备方法 | |
| CN112670285A (zh) | 三维集成结构及其制备方法 | |
| CN112908993A (zh) | 三维集成结构及其制造方法 | |
| CN112466840B (zh) | 一种tsv结构及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |