CN112652620B - 三维集成结构及其制造方法 - Google Patents
三维集成结构及其制造方法 Download PDFInfo
- Publication number
- CN112652620B CN112652620B CN202011527813.8A CN202011527813A CN112652620B CN 112652620 B CN112652620 B CN 112652620B CN 202011527813 A CN202011527813 A CN 202011527813A CN 112652620 B CN112652620 B CN 112652620B
- Authority
- CN
- China
- Prior art keywords
- metal electrode
- electrode layer
- connecting hole
- layer
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 13
- 239000002184 metal Substances 0.000 claims abstract description 205
- 229910052751 metal Inorganic materials 0.000 claims abstract description 205
- 239000003990 capacitor Substances 0.000 claims abstract description 84
- 238000002955 isolation Methods 0.000 claims description 53
- 238000000034 method Methods 0.000 claims description 38
- 239000000758 substrate Substances 0.000 claims description 38
- 238000009792 diffusion process Methods 0.000 claims description 29
- 230000004888 barrier function Effects 0.000 claims description 26
- 206010066054 Dysmorphism Diseases 0.000 claims description 16
- 238000000151 deposition Methods 0.000 claims description 8
- 239000013078 crystal Substances 0.000 claims description 7
- 239000002689 soil Substances 0.000 claims description 5
- 238000012545 processing Methods 0.000 claims description 4
- 239000000126 substance Substances 0.000 claims description 4
- 230000008021 deposition Effects 0.000 claims description 3
- 238000009413 insulation Methods 0.000 claims 2
- 239000012774 insulation material Substances 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 13
- 239000000463 material Substances 0.000 description 12
- 229910052710 silicon Inorganic materials 0.000 description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 11
- 239000010703 silicon Substances 0.000 description 11
- 230000009286 beneficial effect Effects 0.000 description 10
- 230000005611 electricity Effects 0.000 description 9
- 229910052760 oxygen Inorganic materials 0.000 description 9
- 239000001301 oxygen Substances 0.000 description 9
- -1 oxygen ions Chemical class 0.000 description 9
- 238000005530 etching Methods 0.000 description 8
- 229910052814 silicon oxide Inorganic materials 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 238000000708 deep reactive-ion etching Methods 0.000 description 4
- 238000002360 preparation method Methods 0.000 description 4
- 239000000243 solution Substances 0.000 description 4
- 239000007853 buffer solution Substances 0.000 description 3
- 238000011161 development Methods 0.000 description 3
- 239000000446 fuel Substances 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 238000003475 lamination Methods 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 229910005793 GeO 2 Inorganic materials 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000009713 electroplating Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000007943 implant Substances 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 229910052707 ruthenium Inorganic materials 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 239000002210 silicon-based material Substances 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 229910016507 CuCo Inorganic materials 0.000 description 1
- 229910003855 HfAlO Inorganic materials 0.000 description 1
- 229910021193 La 2 O 3 Inorganic materials 0.000 description 1
- 229910015345 MOn Inorganic materials 0.000 description 1
- 229910010413 TiO 2 Inorganic materials 0.000 description 1
- 230000006978 adaptation Effects 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 239000000872 buffer Substances 0.000 description 1
- 230000003139 buffering effect Effects 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 239000002041 carbon nanotube Substances 0.000 description 1
- 229910021393 carbon nanotube Inorganic materials 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 238000003306 harvesting Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000003754 machining Methods 0.000 description 1
- 239000002086 nanomaterial Substances 0.000 description 1
- 239000002070 nanowire Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- IJGRMHOSHXDMSA-UHFFFAOYSA-N nitrogen Substances N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/0805—Capacitors only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8221—Three dimensional integrated circuits stacked in different levels
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明提供了一种三维集成结构,包括：壳体，上下设置的第一纳米电容和第二纳米电容，所述壳体具有二个间隔设置第一通孔；导电组件，分别通过二个所述第一通孔使所述第一底部金属电极层和所述第二底部金属电极层电连接，使所述第一顶部金属电极层和所述第二顶部金属电极层电连接。本发明通过将电组件，分别通过二个所述第一通孔使所述第一底部金属电极层和所述第二底部金属电极层电连接，使所述第一顶部金属电极层和所述第二顶部金属电极层电连接，实现了第一纳米电容和第二纳米电容并联设置，增大了电容密度，提高了电容的整体性能。另外，本发明还提供了三维集成结构的制造方法。
Description
技术领域
本发明涉及半导体技术领域，尤其涉及一种三维集成结构及其制造方法。
背景技术
目前，对于便携式电子设备来说，电池仍然是主要的能量供应部件，虽然电池技术在不断发展，然而在电池的容量与体积以及重量之间仍然需要作出折中。相应地，一些容量大、重量轻以及体积小的可替代供电部件被研究和开发，比如微型燃料电池、塑料太阳能电池以及能量收集系统。
在以上提到的所有情况下，通常都需要能量缓冲系统来维持连续和稳定的能量输出。比如，一般认为燃料电池系统拥有较慢的启动时间和较低的动能。所以将燃料电池提供基础功率，能量缓冲系统提供启动功率的混合系统是最佳解决方案。此外，能量收集系统依赖环境中无法持续获得的能量源，所以，需要能量缓冲系统来维持器件不中断的工作。
一般来讲，能量缓冲系统是电池或者是电容。电池的一个重要缺点是它有限的放电效率，相比之下，电容可以提供更大的放电电流。使用电容作为能量缓冲系统的其它优势还包括较长的循环寿命和较高的功率密度，除了以上提到的优势外，采用合适的材料和结构设计，电容相比较电池更容易缩小尺寸。
通过引入高深宽比结构，比如碳纳米管、硅纳米线、硅纳米孔以及硅深槽结构，并在这些高深宽比结构中沉积高介电常数材料可以极大增加电容密度和存储容量，这种采用纳米结构来制备的电容可以称之为纳米电容。然而，当深宽比超过一定数值时，材料在高深宽比结构表面的台阶覆盖率以及完整性都会极大削弱，甚至所沉积的材料会出现孔洞现场，从而影响电容性能。此外，要刻蚀出深宽比非常大的结构，对于刻蚀设备的精度要求也会非常高。进一步，当这些高深宽比结构，比如硅纳米孔的横向尺寸非常小时，只能直接在其表面沉积金属、绝缘材料和金属形成纳米电容结构，由于硅材料的电阻率较高，从而导致纳米电容的串联电阻较大，进而会降低功率密度。
公开号为CN111180415A的专利公开了一种半导体集成装置及其制造方法，该半导体集成装置包括：第一半导体器件，包括：第一介电层；位于第一介电层内的间隔排布的第一导电通道和第一虚拟导电通道，第一导电通道和第一虚拟导电通道暴露于第一介电层的表面；第二半导体器件，包括：第二介电层；位于第二介电层内的第二导电通道，第二导电通道暴露于第二介电层的表面；第一介电层与第二介电层结合，第二导电通道与第一虚拟导电通道连接。该通半导体集成装置过在结合第一介电层与第二介电层时，直接利用导电通道与虚拟导电通道形成电容，从而简化了电容的制作工艺并降了成本。但是并没有解决在减少电容所占表面积的同时增大电容密度，提高电容的整体性能。
因此，有必要提供一种三维集成结构的制造方法，用于解决现有技术中存在的上述问题。
发明内容
本发明的目的在于提供一种三维集成结构及其制造方法，减少了电容所占集成结构的表面积，同时增大了电容密度，提高了电容的整体性能。
为实现上述目的，本发明提供的技术方案如下：
一种三维集成结构，包括：
壳体，包括上下设置的第一纳米电容和第二纳米电容，所述壳体具有若干间隔设置第一通孔；其中，
所述第一纳米电容包括第一底部金属电极层和第一顶部金属电极层，所述第一纳米电容设有显示所述第一底部金属电极层的第一底部连接孔和显示所述第一顶部金属电极层的第一顶部连接孔；
所述第二纳米电容包括第二底部金属电极层和第二顶部金属电极层，所述第二纳米电容设有显示所述第二底部金属电极层的第二底部连接孔和显示所述第二顶部金属电极层的第二顶部连接孔；
导电组件，分别通过若干所述第一通孔使所述第一底部金属电极层和所述第二底部金属电极层电连接，使所述第一顶部金属电极层和所述第二顶部金属电极层电连接。
本发明提供的三维集成结构有益效果：在壳体上设置第一纳米电容和第二纳米电容，且壳体上还开设有两个第一通孔，将导电组件分别通过若干第一通孔使第一底部金属电极层和第二底部金属电极层电连接，使第一顶部金属电极层和第二顶部金属电极层电连接，从而实现了使第一纳米电容和第二纳米电容并联，提高了纳米电容密度，另外，采用三维集成的方式减少了第一纳米电容和第二纳米电容占集成结构的表面积，提高了纳米电容的整体性能。
优选地，所述第一通孔为二个，分别设于所述第一纳米电容和所述第二纳米电容的两侧边，且一个所述第一通孔的两端分别靠近所述第一底部连接孔和所述第二底部连接孔，另一个所述第一通孔的两端分别靠近所述第一顶部连接孔和所述第二顶部连接孔。其有益效果在于：通过壳体上设置的二个第一通孔，且一个第一通孔的两端分别靠近第一底部连接孔和第二底部连接孔，另一个第一通孔的两端分别靠近第一顶部连接孔和第二顶部连接孔，从而便于第一纳米电容和第二纳米电容的电连接，且使集成结构更加紧凑。
优选地，所述导电组件包括底部连接件和顶部连接件；
所述底部连接件包括第一底部连接端和第二底部连接端，所述第一底部连接端设于所述第一底部连接孔，且抵接所述第一底部金属电极层，所述第二底部连接端设于所述第二底部连接孔，并抵接所述第二底部金属电极层；
所述顶部连接件包括第一顶部连接端和第二顶部连接端，所述第一顶部连接端设于所述第一顶部连接孔，并抵接所述第一顶部金属电极层，所述第二顶部连接端设于所述第二顶部连接孔，并抵接所述第二顶部金属电极层。其有益效果在于：导电组件包括底部连接件和顶部连接件，底部连接件包括第一底部连接端和第二底部连接端，第一底部连接端设置在第一底部连接孔内，与第一底部金属电极层电连接，第二底部连接端设于第二底部连接孔内，与第二底部金属电极层电连接。同样的，顶部连接件包括第一顶部连接端和第二顶部连接端，第一顶部连接端设置在第一顶部连接孔，与第一顶部金属电极层电连接，第二顶部连接端设置在第二顶部连接孔，与第二顶部金属电极层电连接，整体连接结构简单，进一步使集成结构更加紧凑。
优选地，还包括第一绝缘介质；
所述壳体上端间隔设有二个第一异形槽，所述第一异形槽的纵截面呈“土”形，所述第一异形槽内依次设有所述第一底部金属电极层、所述第一绝缘介质和所述第一顶部金属电极层。其有益效果在于：壳体的纵向截面显示第一异形槽为“土”形，显著增大了第一纳米电容内的空间面积，增大了第一纳米电容的比表面积，从而增大第一纳米电容的电容密度，进一步提高纳米电容的性能。
优选地，还包括第二绝缘介质；
所述壳体下端对应所述第一异形槽设有二个第二异形槽，所述第二异形槽的纵截面呈“干”形，所述第二异形槽内依次设有所述第二底部金属电极层、所述第二绝缘介质和所述第二顶部金属电极层。其有益效果在于：通过在壳体下端对应第一异形槽内设置第二异形槽，且壳体的纵截面显示第二异形槽为“干”形，增加了集成结构的对称性，使产品结构更加美观整洁，并且显著增大了第二纳米电容内的空间面积，增大了第二纳米电容的比表面积，从而增大第二纳米电容的电容密度，进一步提高纳米电容的性能。
优选地，还包括第一隔离介质；
所述壳体为第一衬底时，所述第一异形槽和所述第二异形槽设于所述第一衬底，所述第一异形槽和所述第二异形槽内均设置所述第一隔离介质，且所述第一隔离介质将所述第一底部金属电极层与所述第一异形槽分隔，以及将所述第二底部金属电极层与所述第二异形槽分隔；或，
所述壳体为第二衬底、第一交替层和第二交替层的组合件时，所述第二衬底位于所述第一交替层和所述第二交替层之间，所述第一异形槽设于所述第一交替层，所述第二异形槽设于所述第二交替层。其有益效果在于：当壳体采用第一衬底制作时，需要在第一异形槽和第二异形槽内预先设置第一隔离介质，从而在第一衬底上即可制备出第一纳米电容和第二纳米电容。或者，当壳体采用第二衬底、第一交替层和第二交替层的组合件制备时，分别在第一交替层和第二交替层内设置第一纳米电容和第二纳米电容，此时不需要设置第一隔离介质，但需要在第二衬底的两侧边相对设置第一交替层和第二交替层。上述两种制备方式可根据实际生产选择。
优选地，还包括第二隔离介质和第三隔离介质；
所述第二隔离介质设于所述第一底部连接孔内侧面和所述第一顶部金属电极层上表面，所述第一顶部连接孔设于所述第二隔离介质，且导通至所述第一顶部金属电极层；
所述第三隔离介质设于所述第二底部连接孔内侧面和所述第二顶部金属电极层表面，所述第二顶部连接孔设于所述第三隔离介质，且导通至所述第二顶部金属电极层。其有益效果在于：通过将第二隔离介质设置在第一底部连接孔的内侧面和第一顶部金属电极层的上表面，且将第一顶部连接孔设于第二隔离介质导通至第一顶部金属电极层，从而仅从第一底部连接孔和第一顶部连接孔的底部显露出第一底部金属电极层和第一顶部金属电极层。第三隔离介质设于第二底部连接孔内侧面和第二顶部金属电极层表面，且第二顶部连接孔设于第三隔离介质导通至第二顶部金属电极层，从而仅从第二底部连接孔和第二顶部连接孔的底端显露出第二底部金属电极层和第二顶部金属电极层。实现了第一纳米电容和第二纳米电容并联的可行性。同时，第二隔离介质和第三隔离介质的设置也保障了并联结构的可靠性，避免了结构内可能存在的其他电连接，从而影响第一纳米电容和第二纳米电容的并联。
优选地，所述底部连接件还包括底部连接主体，所述底部连接主体连接所述第一底部连接端和所述第二底部连接端；
所述顶部连接件还包括顶部连接主体，所述顶部连接主体连接所述第一顶部连接端和所述第二顶部连接端。
优选地，所述底部连接主体和所述顶部连接主体均包括依次设置的第四隔离介质、第一扩散阻挡层、第一籽晶层和第一金属层，所述底部连接主体和所述顶部连接主体分别设于二个所述第一通孔内，且分别填充二个所述第一通孔。其有益效果在于：通过底部连接主体和顶部连接主体设置在二个第一通孔内，从而保障了集成结构的完整性。
优选地，所述第一底部连接端、所述第二底部连接端、所述第一顶部连接端和所述第二顶部连接端均包括依次设置的第二扩散阻挡层、第二籽晶层和第二金属层，所述第二扩散阻挡层、所述第二籽晶层和所述第二金属层组合形成一凸部，四个所述凸部分别与所述第一底部连接孔、所述第二底部连接孔、所述第一顶部连接孔和所述第二顶部连接孔适配。其有益效果在于：通过依次设置的第二扩散阻挡层、第二籽晶层和第二金属层形成的凸部与第一底部连接孔、第二底部连接孔、第一顶部连接孔和第二顶部连接孔适配，从而保证了集成结构的完整性。
一种三维集成结构的制造方法，包括以下步骤：
S00：提供壳体；
S01：在所述壳体内加工后再进行沉积处理形成上下设置的第一纳米电容和第二纳米电容，且在所述壳体上间隔开设出若干第一通孔；
S02：在所述第一纳米电容设置第一底部连接孔和第一顶部连接孔，所述第一底部连接孔用于显示所述第一纳米电容的第一底部金属电极层，所述第一顶部连接孔用于显示所述第一纳米电容的第一顶部金属电极层；
S03：在所述第二纳米电容设置第二底部连接孔和第二顶部连接孔，所述第二底部连接孔用于显示所述第二纳米电容的第二底部金属电极层，所述第二顶部连接孔用于显示所述第二纳米电容的第二顶部金属电极层；
S04：形成导电组件，通过若干所述第一通孔使所述第一底部金属电极层和所述第二底部金属电极层电连接，以及使所述第一顶部金属电极层和所述第二顶部金属电极层电连接。
本发明提供的三维集成结构的制造方法有益效果：在壳体上设置第一纳米电容和第二纳米电容，且壳体上还开设有二个第一通孔，将导电组件分别通过二个第一通孔使第一底部金属电极层和第二底部金属电极层电连接，使第一顶部金属电极层和第二顶部金属电极层电连接，从而实现了使第一纳米电容和第二纳米电容并联，提高了纳米电容密度，另外，采用三维集成减少了第一纳米电容和第二纳米电容占集成结构的表面积，提高了纳米电容的整体性能。
优选地，所述S04中，将所述第二通孔设置为二个，预先在二个所述第一通孔内依次沉积处理第四隔离介质、第一扩散阻挡层、第一籽晶层和第一金属层，直至将二个所述第一通孔填充；
然后依次沉积处理第二扩散阻挡层、第二籽晶层和第二金属层，使二个所述第一通孔、第一底部连接孔、第二底部连接孔、第一顶部连接孔和第二顶部连接孔相互连接；
去除部分所述第二扩散阻挡层、所述第二籽晶层和所述第二金属层，使第一底部连接孔和所述第一顶部连接孔断开连接，以及使所述第二底部连接孔和所述第二顶部连接孔断开连接。
附图说明
图1为本发明的三维集成结构一个实施例的示意图；
图2为本发明三维集成结构的制造方法流程示意图；
图3为本发明三维集成结构的第一衬底刻蚀硅盲孔后形成的结构示意图；
图4为本发明三维集成结构制造方法中第一衬底形成氧化硅后的结构示意图；
图5为本发明三维集成结构制造方法中的第一衬底设置第一异形槽后形成的结构示意图；
图6为本发明三维集成结构制造方法中设置第一纳米电容后形成的结构示意图；
图7为本发明三维集成结构制造方法中在去除部分第一衬底后形成的结构示意图；
图8为本发明三维集成结构制造方法中设置第二纳米电容后形成的结构示意图；
图9为本发明三维集成结构制造方法中设置第一通孔后形成的结构示意图；
图10为本发明三维集成结构制造方法中填充第一通孔后形成的结构示意图；
图11为本发明三维集成结构制造方法中去除部分第一通孔上表面和下表面的填充物后形成的结构示意图；
图12为本发明三维集成结构制造方法中开设第一底部连接孔后形成的结构示意图；
图13为本发明三维集成结构制造方法中开设第一顶部连接孔后形成的结构示意图；
图14为本发明三维集成结构制造方法中形成第一扩散阻挡层和第一籽晶层后形成的结构示意图；
图15为本发明三维集成结构制造方法中切除部分第二扩散阻挡层和第二籽晶层后形成的结构示意图；
图16为本发明三维集成结构制造方法中设置第二金属层后形成的结构示意图；
图17为本发明三维集成结构的示意图；
图18为本发明采用第二衬底、第一交替层和第二交替层形成壳体后的结构示意图。
图19为本发明采用第二衬底、第一交替层和第二交替层制备形成的三维集成结构的示意图。
附图标号说明：
第一衬底2001、第二衬底2002、第一交替层2003、第二交替层2004、第一底部金属电极层201、第一绝缘介质202、第一顶部金属电极层203、第二底部金属电极层204、第二绝缘介质205、第二顶部金属电极层206、第一隔离介质207、第二隔离介质208、第三隔离介质209、第四隔离介质210、第一通孔211、第一扩散阻挡层212、第一籽晶层213、第一金属层214、第二扩散阻挡层215、第二籽晶层216、第二金属层217、第一底部连接端218、第二底部连接端219、第一顶部连接端220、第二顶部连接端221、第一底部连接孔222、第一顶部连接孔223、第二底部连接孔224、第二顶部连接孔225。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合本发明的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。除非另外定义，此处使用的技术术语或者科学术语应当为本发明所属领域内具有一般技能的人士所理解的通常意义。本文中使用的“包括”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。
针对现有技术存在的问题，本发明的实施例提供了一种三维集成结构，具体可参考图1或19所示，包括：壳体，所述壳体进一步包括上下设置的第一纳米电容和第二纳米电容，值得说明的是，所述壳体还设有若干间隔分布的第一通孔211。
具体的，所述第一纳米电容包括第一底部金属电极层201和第一顶部金属电极层203，并且所述第一纳米电容还设有第一底部连接孔222和第一顶部连接孔223，其中，所述第一底部连接孔222显露出部分所述第一底部金属电极层201，所述第一顶部连接孔223显露出部分所述第一顶部金属电极层203。
所述第二纳米电容包括第二底部金属电极层204和第二顶部金属电极层206，并且所述第二纳米电容还设有第二底部连接孔224和第二顶部连接孔225，其中所述第二底部连接孔224显露出部分所述第二底部金属电极层204，所述第二顶部连接孔225显露出部分所述第二顶部金属电极层206。
设置导电组件，可分别通过若干所述第一通孔211使所述第一底部金属电极层201和所述第二底部金属电极层204电连接，使所述第一顶部金属电极层203和所述第二顶部金属电极层206电连接。
通过在壳体上设置所述第一纳米电容和所述第二纳米电容，保证了结构的完整性，且所述壳体上还开设有所述第一通孔211，将所述导电组件分别通过所述第一通孔211使所述第一底部金属电极层201和所述第二底部金属电极层204电连接，使所述第一顶部金属电极层203和所述第二顶部金属电极层206电连接，从而实现了使所述第一纳米电容和所述第二纳米电容并联，提高了纳米电容密度，另外，采用三维集成的方式减少了第一纳米电容和第二纳米电容占集成结构的表面积，进一步提高了纳米电容的整体性能。
优选地，所述第一通孔211设为二个，且分别设置在所述第一纳米电容和所述第二纳米电容的两侧边。可以理解的是，所述第一纳米电容和所述第二纳米电容位于二个所述第一通孔211之间，并且一个所述第一通孔211的两端分别靠近所述第一底部连接孔222和所述第二底部连接孔224，另一个所述第一通孔211的两端分别靠近所述第一顶部连接孔223和所述第二顶部连接孔225。
通过上述的设置，便于所述导电组件将所述第一纳米电容和所述第二纳米电容电连接，保证集成结构完整性的同时，使整体结构更加紧凑。
优选地，所述导电组件包括底部连接件和顶部连接件，其中，所述底部导电组件包括第一底部连接端218和第二底部连接端219，所述第一底部连接端218设于所述第一底部连接孔222，用于与所述第一底部金属电极层201电连接，所述第二底部连接端219设于所述第二底部连接孔224内，用于与所述第二底部金属电极层204电连接，从而实现了所述第一底部金属电极层201和所述第二底部金属电极层204的电连接。
所述顶部连接件包括第一顶部连接端220和第二顶部连接端221，所述第一顶部连接端220设于所述第一顶部连接孔223内，与所述第一顶部金属电极层203抵接实现电连接，所述第二顶部连接端221设于所述第二顶部连接孔225内，与所述第二顶部金属电极层206抵接实现电连接，从而实现了所述第一顶部金属电极层203和所述第二顶部金属电极层206。
进一步优选地，还包括第一绝缘介质202，所述壳体上端间隔设有二个第一异形槽，所述第一异形槽的纵截面呈“土”形，二个所述第一异形槽内依次设置所述第一底部金属电极层201、所述第一绝缘介质202和所述第一顶部金属电极层203，从而形成所述第一纳米电容。
所述第一异形槽为“土”形的设置，显著增大了所述第一纳米电容内的空间面积，增大了第一纳米电容的比表面积，从而增大第一纳米电容的电容密度，进一步提高纳米电容的性能。
同样的，还包括第二绝缘介质205，所述壳体下端对应所述第一异形槽设有二个第二异形槽，所述第二异形槽的纵截面呈“干”形，然后在所述第二异形槽内依次设置所述第二底部金属电极层204、所述第二绝缘介质205和所述第二顶部金属电极层206从而形成所述第二纳米电容。
通过在所述壳体下端设置所述第二异形槽，且所述第二异形槽的纵截面呈“干”形，增加了集成结构的对称性，使产品结构更加美观整洁，并且显著增大了第二纳米电容内的空间面积，增大了第二纳米电容的比表面积，从而增大第二纳米电容的电容密度，进一步提高纳米电容的性能。
在本发明公开的另一个实施例中，参考图1所示，在上述实施例的基础上，还包括第一隔离介质207，当所述壳体采用第一衬底2001制作时，所述第一异形槽和所述第二异形槽设于所述第一衬底2001，且在所述第一异形槽和所述第二异形槽内均设置所述第一隔离介质207，需要说明的是，所述第一隔离介质207将所述第一底部金属电极层201与所述第一异形槽分隔，以及将所述第二底部金属电极层204与所述第二异形槽分隔。
参考图19所示，当所述壳体为第二衬底2002、第一交替层2003和第二交替层2004的组合件时，所述第二衬底2002位于所述第一交替层2003和所述第二交替层2004之间，所述第一异形槽设于所述第一交替层2003，所述第二异形槽设于所述第二交替层2004。需要说明的是，本实施例中，第一交替层2003和第二交替层2004均为SiO2与Si3N4材料组合的叠层，所以不需要在所述第一交替层2003和所述第二交替层2004上设置的所述第一异形槽和所述第二异形槽内设置所述第一隔离介质207。采用所述第一衬底2001制造所述壳体时，只需要在壳体上加工出所述第一异形槽和所述第二异形槽，从而省去设置所述第一交替层2003和所述第二交替层2004。
上述两种制备方式可根据实际生产选择，均能满足所述壳体的结构。
优选地，还包括第二隔离介质208和第三隔离介质209，所述第二隔离介质208设于所述第一底部连接孔222内侧面和所述第一顶部金属电极层203上表面，所述第一顶部连接孔223设于所述第二隔离介质208，且导通至所述第一顶部金属电极层203。从而实现了所述第一顶部金属电极层203和所述第一底部金属电极层201在所述第一纳米电容的显露。
所述第三隔离介质209设于所述第二底部连接孔224内侧面和所述第二顶部金属电极层206表面，所述第二顶部连接孔225设于所述第三隔离介质209，且导通至所述第二顶部金属电极层206。从而实现了所述第二顶部金属电极层206和所述第二底部金属电极层204在所述第二纳米电容的显露。
通过上述的结构设计方式，实现了所述第一纳米电容和所述第二纳米电容并联的可行性。同时，所述第二隔离介质208和所述第三隔离介质209的设置也保障了并联结构的可靠性，避免了集成结构内可能存在的电连接，从而影响所述第一纳米电容和所述第二纳米电容的并联。
优选地，所述底部连接件还包括底部连接主体，所述底部连接主体连接所述第一底部连接端218和所述第二底部连接端219，所述顶部连接件还包括顶部连接主体，所述顶部连接主体连接所述第一顶部连接端220和所述第二顶部连接端221。
本实施例中所述底部连接主体、所述第一底部连接端218、所述第二底部连接端219、所述顶部连接主体、所述第一顶部连接端220和所述第二顶部连接端221，均采用沉积工艺的形式设置而成，从而保障了所述底部连接件和所述顶部连接件结构的稳定性和可靠性。
进一步优选地，所述底部连接主体和所述顶部连接主体均包括依次设置的第四隔离介质210、第一扩散阻挡层212、第一籽晶层213和第一金属层214，所述底部连接主体和所述顶部连接主体分别设于二个所述第一通孔211内，且分别填充二个所述第一通孔211。
通过底部连接主体和顶部连接主体设置在二个第一通孔211内，从而保障了集成结构的完整性。
优选地，所述第一底部连接端218、所述第二底部连接端219、所述第一顶部连接端220和所述第二顶部连接端221均包括依次设置的第二扩散阻挡层215、第二籽晶层216和第二金属层217，所述第二扩散阻挡层215、所述第二籽晶层216和所述第二金属层217组合形成一凸部，四个所述凸部分别与所述第一底部连接孔222、所述第二底部连接孔224、所述第一顶部连接孔223和所述第二顶部连接孔225适配。
通过依次设置的第二扩散阻挡层215、第二籽晶层216和第二金属层217形成的凸部与第一底部连接孔222、第二底部连接孔224、第一顶部连接孔223和第二顶部连接孔225适配，从而保证了集成结构的完整性。
在本发明公开的另一个实施例中，参考图2-17所示，一种三维集成结构的制造方法，包括以下步骤：
S00：提供壳体；
S01：在所述壳体内加工后再进行沉积处理形成上下设置的第一纳米电容和第二纳米电容，且在所述壳体上间隔开设出若干第一通孔211；
S02：在所述第一纳米电容设置第一底部连接孔222和第一顶部连接孔223，所述第一底部连接孔222用于显示所述第一纳米电容的第一底部金属电极层201，所述第一顶部连接孔223用于显示所述第一纳米电容的第一顶部金属电极层203；
S03：在所述第二纳米电容设置第二底部连接孔224和第二顶部连接孔225，所述第二底部连接孔224用于显示所述第二纳米电容的第二底部金属电极层204，所述第二顶部连接孔225用于显示所述第二纳米电容的第二顶部金属电极层206；
S04：形成导电组件，通过若干所述第一通孔使所述第一底部金属电极层和所述第二底部金属电极层电连接，以及使所述第一顶部金属电极层和所述第二顶部金属电极层电连接。
通过在提供的所述壳体上设置所述第一纳米电容和所述第二纳米电容，且所述壳体上还开设有所述第一通孔211，将所述导电组件分别通过所述第一通孔211使所述第一底部金属电极层201和所述第二底部金属电极层204电连接，以及使所述第一顶部金属电极层203和所述第二顶部金属电极层206电连接，从而实现了所述第一纳米电容和所述第二纳米电容并联，提高了纳米电容密度，另外，采用三维集成的方式减少了所述第一纳米电容和所述第二纳米电容占集成结构的表面积，提高了纳米电容的整体性能。
具体的，参考图3所示，在所述S01中，采用第一衬底2001作为所述壳体时，其中所述第一衬底2001由硅材料制成，在所述第一衬底2001上端面旋涂光刻胶并通过曝光和显影工艺定义出顶部硅盲孔的图形，进一步采用深度等离子体刻蚀工艺(Deep Reactive IonEtching，DRIE)对所述第一衬底2001进行刻蚀形成所述顶部硅盲孔。
参考图4所示，然后采用离子注入方式向所述顶部硅盲孔中注入氧离子，氧离子会向下扩散至一定深度，接着减少注入氧离子的能量再次向所述顶部硅盲孔中注入氧离子，此时氧离子扩散的深度会降低，不断降低注入氧离子的能量并重复前述注入过程，从而在所述顶部硅盲孔侧壁形成多层位于不同深度的氧离子。随后将所述第一衬底2001放入管式炉中进行退火，所注入氧离子与所述第一衬底2001发生反应生成氧化硅。
参考图5所示，通过调节氧离子注入能量和前后两次的注入能量差，可以调节所述氧化硅在所述顶部硅盲孔侧壁的位置以及相邻两层所述氧化硅的间隔。最后采用氢氟酸作为刻蚀剂腐蚀掉所述氧化硅，从而形成二个所述第一异形槽。
当然，也可以采用离子注入工艺注入氮离子，从而形成氮化硅材料；随后采用热磷酸腐蚀氮化硅形成二个所述第一异形槽。
参考图6所示，接着采用化学气相沉积方法在所述第一异形槽内部沉积一层第一隔离介质207，然后采用原子层沉积工艺在第一隔离介质207表面依次沉积所述第一底部金属电极层201、第一绝缘介质202和所述第一顶部金属电极层203，而且所述第一顶部金属电极层203完全填充所述第一异形槽，从而构成所述第一纳米电容。
参考图7所示，为得到想要的厚度，采用机械磨削加化学机械抛光的方法去除所述第一衬底2001下端面的结构，直至获得所需厚度。
参考图8所示，然后采用与形成所述第一异形槽和所述第一纳米电容相同的方式在所述第一衬底2001的下端面形成第二异形槽和所述第二纳米电容结构，在第二异形槽内预先沉积一层所述第一隔离介质207，然后依次沉积所述第二底部金属电极层204、第二绝缘介质205和所述第二顶部金属电极层206，构成所述第二纳米电容。
参考图9所示，进一步的，刻蚀所述第一纳米电容和所述第二纳米电容结构左右两侧的所述第一衬底2001，形成二个所述第一通孔211结构，并在所述第一通孔211内部进行第一次金属布线。
具体的，首先在所述第一顶部金属电极层203表面旋涂光刻胶并通过曝光和显影工艺定义出二个所述第一通孔211的位置；紧跟着采用DRIE工艺分别刻蚀左右两侧的所述第一顶部金属电极层203、所述第一绝缘介质202、所述第一底部金属电极层201、所述第一衬底2001、所述第二底部金属电极层204、所述第二绝缘介质205和所述第二顶部金属电极层206。
参考图10所示，然后采用化学气相沉积工艺在左右通孔结构内沉积一层第四隔离介质210；随后采用物理气相沉积工艺在所述第四隔离介质210表面依次沉积第一扩散阻挡层212和第一籽晶层213；进一步的采用电镀工艺在所述第一籽晶层213上设置第一金属层214，而且所述第一金属层214完全填充二个所述第一通孔211结构。
参考图11所示，采用化学机械抛光工艺去除左右二个所述第一通孔211结构上表面和下表面的部分所述第四隔离介质210、所述第一扩散阻挡层212、所述第一籽晶层213和所述第一金属层214，即形成所述底部连接主体和所述顶部连接主体。
参考图12所示，在所述S02中：具体的，首先采用光刻和刻蚀工艺去除左侧的部分所述第一顶部金属电极层203和所述第一绝缘介质202，从而露出所述第一底部金属电极层201并形成所述第一底部连接孔222。
参考图13所示，然后采用化学气相沉积工艺生长一层第二隔离介质208覆盖左右二个所述第二通孔结构的上表面、所述第一底部连接孔222的表面以及第一顶部金属电极层203的表面，然后去除部分所述第二隔离介质208。从而引出了所述第四隔离介质210、所述第一扩散阻挡层212、所述第一籽晶层213和所述第一金属层214、所述第一底部金属电极层201以及所述第一顶部金属电极层203。
参考图14所示，接着采用采用物理气相沉积工艺依次沉积一层第二金属扩散阻挡层、第二籽晶层216覆盖左右二个所述第一通孔211裸露的上表面、所述第一底部金属电极层201裸露的表面、所述第一顶部金属电极层203裸露的表面以及所述第二隔离介质208的表面。
参考图15所示，进一步采用光刻和刻蚀工艺去除中间部分的所述第二扩散阻挡层215和所述第二籽晶层216。参考图16所示，然后采用电镀工艺在左右两侧的所述第二籽晶层216上设置所述第二金属层217，形成所述第一底部连接端218和所述第一顶部连接端220。
参考图17所示，在所述S03中，为引出所述第二底部金属电极层204和所述第二顶部金属电极层206，与上述所述第一纳米电容金属布线相同，形成所述第二底部连接端219和所述第二顶部连接端221，在此不详细阐述。
在本发明公开的另一个实施例中，参考图18和图19所示，当所述壳体采用第二衬底2002、第一交替层2003和第二交替层2004的组合件时，首先采用化学气相沉积工艺在所述第二衬底2002一面沉积所述第一交替层2003，直到获得所述第一交替层2003所需要的层数和叠层厚度，需要说明的是，本实施例中第一交替层2003是由SiO2和Si3N4制成的叠层，其中将Si3N4作为牺牲层。接着旋涂光刻胶并通过曝光和显影工艺定义出所述第一交替层2003上盲孔的图形，随后采用DRIE工艺刻蚀所述第一交替层2003，直到露出靠近所述第二衬底2002的SiO2层，从而形成盲孔结构，最后采用热磷酸溶液选择性腐蚀去除所述第一交替层2003上盲孔侧壁的部分Si3N4材料，从而形成二个间隔设置的所述第一异形槽。
接着采用原子层沉积工艺在所述第一异形槽内及其对应的所述第一交替层2003表面依次沉积一层所述第一底部金属电极层201、所述第一绝缘介质202和所述第一顶部金属电极层203，形成所述第一纳米电容。需要说明的是，该加工工艺不需要在所述第一异形槽内沉积所述第一隔离介质207。
同样的，采用与形成所述第一纳米电容相同的制备工艺制备所述第二纳米电容，具体制备方法不再详细阐述。最后，采用与上述实施例中相同的加工工艺，制备出二个所述第一通孔211、所述底部连接主体、所述顶部连接主体、所述第一底部连接端218、所述第二底部连接端219、所述第一顶部连接端220和所述第二顶部连接端221。
需要说明的是，刻蚀所述第一交替层2003和所述第二交替层2004的等离子体可以选择CF4、SF6、CHF3、CF4/O2(CF4与O2的混合物)、SF6/O2(SF6与O2的混合物)、CHF3/O2(CHF3与O2的混合物)中的任意一种。且所述第一交替层2003和所述第二交替层2004可选择可选择非晶C与Si3N4叠层、SiO2与Si3N4叠层、SiO2与非晶C叠层、SiO2与GeO2叠层、Si3N4与GeO2叠层的任意一种叠层。
另外，可选择SiO2、Si3N4、SiON、SiCOH或SiCOFH中的一种材料制备所述第一隔离介质207、所述第二隔离介质208、所述第三隔离介质209和所述第四隔离介质210，可选择TaN、TiN、WN、MoN、Ni或Ru的任意一种材料制备所述第一底部金属电极层201、所述第一顶部金属电极层203、所述第二底部金属电极层204和所述第二顶部金属电极层206；可选择Al2O3、ZrO2、TiO2、HfO2、La2O3、HfZrO、HfAlO和HfTiO中的任意一种材料制备所述第一绝缘介质202和所述第二绝缘介质205，TaN、TiN、ZrN、MnSiO2中的任意一种材质制备所述第一扩散阻挡层212和所述第二扩散阻挡层215，可选择Cu、Ru、Co、RuCo、CuRu、CuCo中的任意一种材料制备所述第一籽晶层213和所述第二籽晶层216，从而大大提高产品材料的可选择性。
虽然在上文中详细说明了本发明的实施方式，但是对于本领域的技术人员来说显而易见的是，能够对这些实施方式进行各种修改和变化。但是，应理解，这种修改和变化都属于权利要求书中所述的本发明的范围和精神之内。而且，在此说明的本发明可有其它的实施方式，并且可通过多种方式实施或实现。
Claims (11)
1.一种三维集成结构,其特征在于，包括：
壳体，包括上下设置的第一纳米电容和第二纳米电容，所述壳体具有若干间隔设置第一通孔；其中，
所述第一纳米电容包括第一底部金属电极层和第一顶部金属电极层，所述第一纳米电容设有显示所述第一底部金属电极层的第一底部连接孔和显示所述第一顶部金属电极层的第一顶部连接孔；
所述第二纳米电容包括第二底部金属电极层和第二顶部金属电极层，所述第二纳米电容设有显示所述第二底部金属电极层的第二底部连接孔和显示所述第二顶部金属电极层的第二顶部连接孔；
导电组件，分别通过若干所述第一通孔使所述第一底部金属电极层和所述第二底部金属电极层电连接，使所述第一顶部金属电极层和所述第二顶部金属电极层电连接；
所述第一通孔为二个，分别设于所述第一纳米电容和所述第二纳米电容的两侧边，且一个所述第一通孔的两端分别靠近所述第一底部连接孔和所述第二底部连接孔，另一个所述第一通孔的两端分别靠近所述第一顶部连接孔和所述第二顶部连接孔。
2.根据权利要求1所述的三维集成结构，其特征在于：
所述导电组件包括底部连接件和顶部连接件；
所述底部连接件包括第一底部连接端和第二底部连接端，所述第一底部连接端设于所述第一底部连接孔，且抵接所述第一底部金属电极层，所述第二底部连接端设于所述第二底部连接孔，并抵接所述第二底部金属电极层；
所述顶部连接件包括第一顶部连接端和第二顶部连接端，所述第一顶部连接端设于所述第一顶部连接孔，并抵接所述第一顶部金属电极层，所述第二顶部连接端设于所述第二顶部连接孔，并抵接所述第二顶部金属电极层。
3.根据权利要求1所述的三维集成结构，其特征在于：
还包括第一绝缘介质；
所述壳体上端间隔设有二个第一异形槽，所述第一异形槽的纵截面呈“土”形，所述第一异形槽内依次设有所述第一底部金属电极层、所述第一绝缘介质和所述第一顶部金属电极层。
4.根据权利要求3所述的三维集成结构，其特征在于：
还包括第二绝缘介质；
所述壳体下端对应所述第一异形槽设有二个第二异形槽，所述第二异形槽的纵截面呈“干”形，所述第二异形槽内依次设有所述第二底部金属电极层、所述第二绝缘介质和所述第二顶部金属电极层。
5.根据权利要求4任意所述的三维集成结构，其特征在于：
还包括第一隔离介质；
所述壳体为第一衬底时，所述第一异形槽和所述第二异形槽设于所述第一衬底，所述第一异形槽和所述第二异形槽内均设置所述第一隔离介质，且所述第一隔离介质将所述第一底部金属电极层与所述第一异形槽分隔，以及将所述第二底部金属电极层与所述第二异形槽分隔；或，
所述壳体为第二衬底、第一交替层和第二交替层的组合件时，所述第二衬底位于所述第一交替层和所述第二交替层之间，所述第一异形槽设于所述第一交替层，所述第二异形槽设于所述第二交替层。
6.根据权利要求5所述的三维集成结构，其特征在于：
还包括第二隔离介质和第三隔离介质；
所述第二隔离介质设于所述第一底部连接孔内侧面和所述第一顶部金属电极层上表面，所述第一顶部连接孔设于所述第二隔离介质，且导通至所述第一顶部金属电极层；
所述第三隔离介质设于所述第二底部连接孔内侧面和所述第二顶部金属电极层表面，所述第二顶部连接孔设于所述第三隔离介质，且导通至所述第二顶部金属电极层。
7.根据权利要求2所述的三维集成结构，其特征在于：
所述底部连接件还包括底部连接主体，所述底部连接主体连接所述第一底部连接端和所述第二底部连接端；
所述顶部连接件还包括顶部连接主体，所述顶部连接主体连接所述第一顶部连接端和所述第二顶部连接端。
8.根据权利要求7所述的三维集成结构，其特征在于：
所述底部连接主体和所述顶部连接主体均包括依次设置的第四隔离介质、第一扩散阻挡层、第一籽晶层和第一金属层，所述底部连接主体和所述顶部连接主体分别设于二个所述第一通孔内，且分别填充二个所述第一通孔。
9.根据权利要求8所述的三维集成结构，其特征在于：
所述第一底部连接端、所述第二底部连接端、所述第一顶部连接端和所述第二顶部连接端均包括依次设置的第二扩散阻挡层、第二籽晶层和第二金属层，所述第二扩散阻挡层、所述第二籽晶层和所述第二金属层组合形成一凸部，四个所述凸部分别与所述第一底部连接孔、所述第二底部连接孔、所述第一顶部连接孔和所述第二顶部连接孔适配。
10.一种用于制造如权利要求1-9中任一所述的三维集成结构的制造方法，其特征在于，包括以下步骤：
S00：提供壳体；
S01：在所述壳体内加工后再进行沉积处理形成上下设置的第一纳米电容和第二纳米电容，且在所述壳体上间隔开设出若干第一通孔；
S02：在所述第一纳米电容设置第一底部连接孔和第一顶部连接孔，所述第一底部连接孔用于显示所述第一纳米电容的第一底部金属电极层，所述第一顶部连接孔用于显示所述第一纳米电容的第一顶部金属电极层；
S03：在所述第二纳米电容设置第二底部连接孔和第二顶部连接孔，所述第二底部连接孔用于显示所述第二纳米电容的第二底部金属电极层，所述第二顶部连接孔用于显示所述第二纳米电容的第二顶部金属电极层；
S04：形成导电组件，通过若干所述第一通孔使所述第一底部金属电极层和所述第二底部金属电极层电连接，以及使所述第一顶部金属电极层和所述第二顶部金属电极层电连接。
11.根据权利要求10所述的三维集成结构的制造方法，其特征在于：
所述S04中，将所述第一通孔设置为二个，预先在二个所述第一通孔内依次沉积处理第四隔离介质、第一扩散阻挡层、第一籽晶层和第一金属层，直至将二个所述第一通孔填充；
然后依次沉积处理第二扩散阻挡层、第二籽晶层和第二金属层，使二个所述第一通孔、第一底部连接孔、第二底部连接孔、第一顶部连接孔和第二顶部连接孔相互连接；
去除部分所述第二扩散阻挡层、所述第二籽晶层和所述第二金属层，使第一底部连接孔和所述第一顶部连接孔断开连接，以及使所述第二底部连接孔和所述第二顶部连接孔断开连接。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011527813.8A CN112652620B (zh) | 2020-12-22 | 2020-12-22 | 三维集成结构及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011527813.8A CN112652620B (zh) | 2020-12-22 | 2020-12-22 | 三维集成结构及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112652620A CN112652620A (zh) | 2021-04-13 |
| CN112652620B true CN112652620B (zh) | 2022-09-13 |
Family
ID=75359245
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011527813.8A Active CN112652620B (zh) | 2020-12-22 | 2020-12-22 | 三维集成结构及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112652620B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116666382A (zh) * | 2023-07-26 | 2023-08-29 | 湖北三维半导体集成创新中心有限责任公司 | 半导体结构及制备方法 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5240871A (en) * | 1991-09-06 | 1993-08-31 | Micron Technology, Inc. | Corrugated storage contact capacitor and method for forming a corrugated storage contact capacitor |
| US5449630A (en) * | 1994-05-03 | 1995-09-12 | United Microelectronics Corp. | Method for fabricating a trench capacitor structure for dynamic random access memory integrated circuit |
| EP2255376B1 (en) * | 2008-02-20 | 2013-09-04 | Nxp B.V. | Method of manufacturing an ultra-high-density capacity comprising pillar-shaped capacitors formed on both sides of a substrate |
| CN105226046A (zh) * | 2015-10-13 | 2016-01-06 | 格科微电子（上海）有限公司 | 金属层-绝缘层-金属层电容器及其制作方法 |
| US11664172B2 (en) * | 2018-03-30 | 2023-05-30 | The Research Foundation For The State University Of New York | Performance of capacitors |
| CN110957303A (zh) * | 2018-09-26 | 2020-04-03 | 长鑫存储技术有限公司 | 电容器及其形成方法、半导体器件及其形成方法 |
| WO2021051285A1 (zh) * | 2019-09-17 | 2021-03-25 | 深圳市汇顶科技股份有限公司 | 电容器及其制作方法 |
| CN112018096B (zh) * | 2020-07-31 | 2022-05-24 | 复旦大学 | 一种用于能量缓冲的纳米电容三维集成系统及其制备方法 |
| CN112018070B (zh) * | 2020-07-31 | 2022-04-08 | 复旦大学 | 一种纳米电容三维集成结构及其制备方法 |
-
2020
- 2020-12-22 CN CN202011527813.8A patent/CN112652620B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN112652620A (zh) | 2021-04-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN112018070B (zh) | 一种纳米电容三维集成结构及其制备方法 | |
| US6264709B1 (en) | Method for making electrical and electronic devices with vertically integrated and interconnected thin-film type battery | |
| EP2820661B1 (en) | Integrable electrochemical capacitor | |
| CN112018096B (zh) | 一种用于能量缓冲的纳米电容三维集成系统及其制备方法 | |
| US10373766B2 (en) | Method of producing a super-capacitor | |
| CN104025225B (zh) | 储能结构、制造用于储能结构的支承结构的方法及包含储能结构的微电子组件和系统 | |
| CN106796845B (zh) | 集成超级电容器 | |
| EP2308120A1 (en) | Three-dimensional solid state battery | |
| CN112652620B (zh) | 三维集成结构及其制造方法 | |
| CN112151536B (zh) | 一种纳米电容三维集成结构及其制备方法 | |
| US20100075181A1 (en) | Solid-state structure comprising a battery and a variable capacitor having a capacitance which is controlled by the state-of-charge of the battery | |
| CN112151535B (zh) | 一种硅基纳米电容三维集成结构及其制备方法 | |
| CN104115246B (zh) | 能量储存装置、能量储存装置的制造方法以及包含能量储存装置的移动电子装置 | |
| CN112151538B (zh) | 一种纳米电容三维集成结构及其制造方法 | |
| CN112908992B (zh) | 三维集成结构及其制造方法 | |
| CN113035812B (zh) | 三维集成结构及其制造方法 | |
| CN112908991B (zh) | 三维集成结构及其制造方法 | |
| CN112151537B (zh) | 一种高能量密度纳米电容三维集成结构及其制备方法 | |
| CN112908990B (zh) | 三维集成结构及其制造方法 | |
| CN112466842B (zh) | 一种多功能tsv结构及其制备方法 | |
| CN112652621B (zh) | 三维集成结构及其制造方法 | |
| CN112151539B (zh) | 一种高存储容量纳米电容三维集成结构及其制备方法 | |
| CN112908993A (zh) | 三维集成结构及其制造方法 | |
| CN112071974A (zh) | 一种三维集成系统及制备方法 | |
| CN112670285A (zh) | 三维集成结构及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |