CN112908990B - 三维集成结构及其制造方法 - Google Patents

三维集成结构及其制造方法 Download PDF

Info

Publication number
CN112908990B
CN112908990B CN202110104921.2A CN202110104921A CN112908990B CN 112908990 B CN112908990 B CN 112908990B CN 202110104921 A CN202110104921 A CN 202110104921A CN 112908990 B CN112908990 B CN 112908990B
Authority
CN
China
Prior art keywords
metal electrode
electrode layer
groove
silicon substrate
bottom metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110104921.2A
Other languages
English (en)
Other versions
CN112908990A (zh
Inventor
陈琳
朱宝
孙清清
张卫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fudan University
Shanghai IC Manufacturing Innovation Center Co Ltd
Original Assignee
Fudan University
Shanghai IC Manufacturing Innovation Center Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fudan University, Shanghai IC Manufacturing Innovation Center Co Ltd filed Critical Fudan University
Priority to CN202110104921.2A priority Critical patent/CN112908990B/zh
Publication of CN112908990A publication Critical patent/CN112908990A/zh
Application granted granted Critical
Publication of CN112908990B publication Critical patent/CN112908990B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/0805—Capacitors only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8221—Three dimensional integrated circuits stacked in different levels

Abstract

本发明提供了一种三维集成结构，第一纳米电容，包括第一硅衬底、第一隔离介质、第一底部金属电极层和第一顶部金属电极层；过渡层，设于所述第一顶部金属电极层；第二纳米电容，包括第二硅衬底、第二隔离介质、第二底部金属电极层和第二顶部金属电极层，第二纳米电容开设有第一连接孔和第二连接孔，并且第一连接孔导通至第一顶部金属电极层，第二底部金属电极层通过第一连接孔与第一底部金属电极层电连接，从而在设置第二底部金属电极层的时候，就通过第一连接孔与第一底部金属电极层电连接，使加工工艺更加简单，并且缩短了制备集成结构的时间，加快了生产效率。另外，本发明还提供了三维集成结构的制造方法。

Description

三维集成结构及其制造方法
技术领域
本发明涉及半导体技术领域，尤其涉及一种三维集成结构及其制造方法。
背景技术
目前，对于便携式电子设备来说，电池仍然是主要的能量供应部件，虽然电池技术在不断发展，然而在电池的容量与体积以及重量之间仍然需要作出折中。相应地，一些容量大、重量轻以及体积小的可替代供电部件被研究和开发，比如微型燃料电池、塑料太阳能电池以及能量收集系统。
在以上提到的所有情况下，通常都需要能量缓冲系统来维持连续和稳定的能量输出。比如，一般认为燃料电池系统拥有较慢的启动时间和较低的动能。所以将燃料电池提供基础功率，能量缓冲系统提供启动功率的混合系统是最佳解决方案。此外，能量收集系统依赖环境中无法持续获得的能量源，所以，需要能量缓冲系统来维持器件不中断的工作。
一般来讲，能量缓冲系统是电池或者是电容。电池的一个重要缺点是它有限的放电效率，相比之下，电容可以提供更大的放电电流。使用电容作为能量缓冲系统的其它优势还包括较长的循环寿命和较高的功率密度，除了以上提到的优势外，采用合适的材料和结构设计，电容相比较电池更容易缩小尺寸。
通过引入高深宽比结构，比如碳纳米管、硅纳米线、硅纳米孔以及硅深槽结构，并在这些高深宽比结构中沉积高介电常数材料可以极大增加电容密度和存储容量，这种采用纳米结构来制备的电容可以称之为纳米电容。然而，当深宽比超过一定数值时，材料在高深宽比结构表面的台阶覆盖率以及完整性都会极大削弱，甚至所沉积的材料会出现孔洞现场，从而影响电容性能，使电容结构强度大大降低。此外，要刻蚀出深宽比非常大的结构，对于刻蚀设备的精度要求也会非常高。进一步，当这些高深宽比结构，比如硅纳米孔的横向尺寸非常小时，只能直接在其表面沉积金属、绝缘材料和金属形成纳米电容结构，由于硅材料的电阻率较高，从而导致纳米电容的串联电阻较大，进而会降低功率密度。
公开号为CN111916559A的专利公开了一种半导体结构及其形成方法，包括：提供衬底；在所述衬底内形成凹槽；在所述凹槽内和所述衬底上形成若干层重叠的复合层，所述复合层包括电极层以及位于所述电极层上的第一介质层，位于上层的所述复合层暴露出位于下层的所述复合层的部分顶部表面。在所述衬底内形成凹槽，在所述凹槽内和所述衬底上形成若干层重叠的复合层，所述复合层包括电极层以及位于所述电极层上的第一介质层。通过所述凹槽来增大所述衬底的表面积，利用在所述凹槽内交叉堆叠形成所述电极层和所述第一介质层，有效的减小了由所述电极层和所述第一介质层所形成的电容器件占用衬底的表面积，提升最终形成的半导体结构的集成度。并没有使电容的结构紧凑的同时保证电容结构的强度，同时纳米电容的电阻率仍然较高。
因此，有必要提供一种三维集成结构的制造方法，用于解决现有技术中存在的上述问题。
发明内容
本发明的目的在于提供一种三维集成结构及其制造方法，使加工工艺更加简单，缩短了加工的时间，增大了电容密度，保证了电容的完整性，提高了电容的整体性能。
为实现上述目的，本发明提供的技术方案如下：
一种三维集成结构，包括：
第一纳米电容，包括第一硅衬底、第一隔离介质、第一底部金属电极层和第一顶部金属电极层；其中，所述第一隔离介质将所述第一底部金属电极层和所述第一硅衬底分隔；
过渡层，设于所述第一顶部金属电极层；
第二纳米电容，包括第二硅衬底、第二隔离介质、第二底部金属电极层和第二顶部金属电极层，所述第二硅衬底设于所述过渡层，所述第二隔离介质将所述第二底部金属电极层和所述第二硅衬底分隔，所述第二纳米电容开设有第一连接孔和第二连接孔，所述第一连接孔导通至所述第一底部金属电极层，所述第二连接孔导通至所述第一顶部金属电极层，所述第二底部金属电极层通过所述第一连接孔与所述第一底部金属电极层电连接；
第一导电件，通过所述第二连接孔分别与所述第一顶部金属电极层和所述第二顶部金属电极层电连接。
本发明提供的三维集成结构有益效果：第一纳米电容和第二纳米电容分别采用第一硅衬底和第二硅衬底，增加了三维集成结构的强度，从而提高了纳米电容的结构强度，由于采用第一硅衬底制备第一纳米电容，所以通过第一隔离介质将第一底部金属电极层和第一硅衬底分隔，避免了第一纳米电容可能存在的短路，同样的，在第二纳米电容中，通过第二隔离介质将第二底部金属电极层和第二硅衬底分隔，避免了第二纳米电容可能存在的短路，并且，通过将过渡层设置于第一纳米电容和第二纳米电容之间，有效的隔绝了第一纳米电容和第二纳米电容可能存在电连接导致的短路情况，进一步保障了第一纳米电容和第二纳米电容的可靠性。最重要的，第二纳米电容开设有第一连接孔和第二连接孔，并且第一连接孔导通至第一顶部金属电极层，第二底部金属电极层通过第一连接孔与第一底部金属电极层电连接，从而在设置第二底部金属电极层的时候，就通过第一连接孔与第一底部金属电极层电连接，使加工工艺更加简单，并且缩短了制备集成结构的时间，加快了生产效率。更优的，第一导电件通过第二连接孔将第一顶部金属电极层和第二顶部金属电极层电连接，实现了第一纳米电容和第二纳米电容的并联，大大增加了电容的功率密度，由于采用第一连接孔和第二连接孔实现第一纳米电容和第二纳米电容并联，最大程度地缩短电学连接路径，从而可以减少信号延迟时间，增强信号传输速度和减少功耗，并且第一导电件设于第二连接孔内，进一步保障了第二纳米电容结构的完整性，提高了电容的整体性能。
优选地，所述第一硅衬底和所述第二硅衬底均由硅材料制成的衬底。其有益效果在于：采用硅材料制成的第一硅衬底和第二硅衬底保证了第一纳米电容和第二纳米电容结构的强度。
优选地，所述第一纳米电容还包括第一绝缘介质；
所述第一硅衬底的上表面开设有若干第一容纳槽，所述第一容纳槽内以及所述第一衬底的上表面依次设有所述第一隔离介质、所述第一底部金属电极层、所述第一绝缘介质和所述第一顶部金属电极层；
所述第一纳米电容开设有第一凹槽，所述第一凹槽位于所述第一连接孔的一端，所述第一凹槽的侧面为所述第一绝缘介质和所述第一顶部金属电极层的组合层，所述第一凹槽的底面为所述第一底部金属电极层；
所述过渡层的部分设于所述第一凹槽内，且所述第一连接孔穿过所述过渡层。其有益效果在于：通过设置第一绝缘介质，并且在第一硅衬底上开设第一容纳槽，实现了第一隔离介质、第一底部金属电极层、第一绝缘介质和第一顶部金属电极层的依次层叠，使第一纳米电容结构紧凑的同时，保障了第一纳米电容的可靠性。另外，第一纳米电容开设有位于第一连接孔的一端的第一凹槽，且第一凹槽的侧面为第一绝缘介质和第一顶部金属电极层的组合层，第一凹槽的底面为所述第一底部金属电极层，并且过渡层的部分设置在第一凹槽内，从而第一连接孔导通至第一底部金属电极层时的侧面不会显露出第一顶部金属电极层，实现了第一底部金属电极层和第二底部金属电极层电连接的可靠性，同时，过渡层的设置，即满足了分隔第一纳米电容和第二纳米电容，也满足了填充第一凹槽内产生的有益效果，进一步缩短了加工时间。
优选地，所述第二纳米电容还包括第二绝缘介质；
所述第二硅衬底在所述第一连接孔和所述第二连接孔之间开设有若干第二容纳槽；
所述第二隔离介质设置在所述第二容纳槽内、所述第二衬底的上表面和所述第一连接孔的侧面；
所述第二底部金属电极层设于所述第二隔离介质表面，且将所述第一连接孔填充；
所述第二绝缘介质和所述第二顶部金属电极层依次设在所述第二底部金属电极层，且将所述第二容纳槽填充。其有益效果在于：第二硅衬底开设第二容纳槽，并且在第二容纳槽内依次层叠设置第二隔离介质、第二底部金属电极层、第二绝缘介质、第二顶部金属电极层，使第二纳米电容结构紧凑的同时，保障了第二纳米电容的可靠性，并且第二容纳槽被填充，保障了第二纳米电容结构的完整性。
优选地，所述第二纳米电容还包括第三隔离介质和所述第四隔离介质；
所述第二纳米电容开设有第二凹槽和第三凹槽，所述第二凹槽位于所述第一连接孔的另一端，且所述第二凹槽的侧面为所述第二顶部金属电极层和所述第二绝缘介质的组合层，所述第二凹槽的底面为所述第二底部金属电极层，所述第三凹槽位于所述第二连接孔的一端，且所述第三凹槽的侧面为所述第二底部金属电极层、所述第二绝缘介质和所述第二顶部金属电极层，所述第三凹槽的底面为所述第二隔离介质；
所述第三隔离介质设于所述第二凹槽内，且所述第一连接孔的延伸孔穿过所述第三隔离介质，所述第四隔离介质设于所述第三凹槽，且所述第二连接孔穿过所述第四隔离介质。其有益效果在于：通过在第二纳米电容上开设第二凹槽和第三凹槽，并且在第二凹槽内设置第三隔离介质，在第三凹槽内设置第四隔离介质，并且第一连接孔的延伸孔穿过第三隔离介质，第二连接孔穿过第四隔离介质，由于第四隔离介质的作用，第一导电件通过第二连接孔时避免了与第二底部金属电极层电连接，进一步保障了第一纳米电容和第二纳米电容并联时的可靠性。
优选地，还包括第二导电件，所述第二导电件为“T”形，所述第二导电件一端设于所述第一连接孔的延伸孔与所述第二底部金属电极层电连接，所述第二导电件另一端与所述第三隔离介质连接。其有益效果在于：通过将第二导电件设置在第一连接孔的延伸孔内，实现了集成结构与外部元器件的电连接，且第一连接孔的延伸孔侧面为第三隔离介质，避免了第二导电件与第二顶部金属电极层的电连接，进一步保障了第一纳米电容和第二纳米电容并联时的可靠性。
优选地，所述第一导电件为“T”，所述第一导电件一端设于所述第二连接孔与所述第一顶部金属电极层抵接，所述第一导电件的另一端与所述第二顶部金属电极层连接。其有益效果在于：采用第四隔离介质和“T”形的第一导电件组合，使第一导电件的一端设于所述第二连接孔与所述第一顶部金属电极层抵接，使第一导电件的另一端与第二顶部金属电极层连接，实现了第一顶部金属电极层和第二顶部金属电极层电连接的可靠性。
优选地，所述第一容纳槽和所述第二容纳槽均为“土”型凹槽。其有益效果在于：通过将第一容纳槽和第二容纳槽设置为间隔排布的“土”型凹槽，增加了集成结构的集成度，有效的减少第一底部金属电极层、第二底部金属电极层、第一顶部金属电极层和第二顶部金属电极层占用第一硅衬底和第二硅衬底的表面积。
一种三维集成结构的制造方法，包括以下步骤：
S01：在所述第一硅衬底上开设所述第一容纳槽；
S02：在所述第一硅衬底设置所述第一隔离介质、所述第一底部金属电极层和所述第一顶部金属电极层，所述第一隔离介质将所述第一底部金属电极层和所述第一硅衬底分隔，制备成所述第一纳米电容；
S03：在所述第一顶部金属电极层上设置所述过渡层，然后在所述过渡层上设置所述第二硅衬底；
S04：在所述第二硅衬底开设第一连接孔，然后设置所述第二隔离介质、第二底部金属电极层和所述第二顶部金属电极层形成所述第二纳米电容，所述第一连接孔导通至所述第一底部金属电极层，所述第二底部金属金属电极层通过所述第一连接孔与所述第一底部金属电极层电连接，且所述第二隔离介质将所述第二底部金属电极层和所述第二硅衬底分隔；
S05：在所述第二纳米电容设置所述第二连接孔，所述第二连接孔导通至所述第一顶部金属电极层；
S06：设置所述第一导电件，所述第一导电件通过所述第二连接孔分别与所述第一顶部金属电极层和所述第二顶部金属电极层电连接。
本发明提供的三维集成结构的制造方法有益效果：第一纳米电容和第二纳米电容分别采用第一硅衬底和第二硅衬底，增加了三维集成结构的强度，从而提高了纳米电容的结构强度，由于采用第一硅衬底制备第一纳米电容，所以通过第一隔离介质将第一底部金属电极层和第一硅衬底分隔，避免了第一纳米电容可能存在的短路，同样的，在第二纳米电容中，通过第二隔离介质将第二底部金属电极层和第二硅衬底分隔，避免了第二纳米电容可能存在的短路，并且，通过将过渡层设置于第一纳米电容和第二纳米电容之间，有效的隔绝了第一纳米电容和第二纳米电容可能存在电连接导致的短路情况，进一步保障了第一纳米电容和第二纳米电容的可靠性，最重要的，第二纳米电容开设有第一连接孔和第二连接孔，并且第一连接孔导通至第一顶部金属电极层，第二底部金属电极层通过第一连接孔与第一底部金属电极层电连接，从而在设置第二底部金属电极层的时候，就通过第一连接孔与第一底部金属电极层电连接，使加工工艺更加简单，并且缩短了制备集成结构的时间，加快了生产效率。更优的，第一导电件通过第二连接孔将第一顶部金属电极层和第二顶部金属电极层电连接，实现了第一纳米电容和第二纳米电容的并联，大大增加了电容的功率密度，并且第一导电件设于第二连接孔内，进一步保障了第二纳米电容结构的完整性，提高了电容的整体性能。
优选地，所述步骤S02中还设置有所述第一绝缘介质和所述第二隔离介质，预先在所述第一硅彻底上开设第一容纳槽，其中所述第一隔离介质、所述第一底部金属电极层、所述第一绝缘介质和所述第一顶部金属电极层依次设置在所述第一凹槽和所述第一硅衬底的上表面，形成所述第一纳米电容；
接着在所述第一纳米电容上开设位于所述第一连接孔一端的所述第一凹槽，且所述第一凹槽的侧面为所述第一绝缘介质和所述第一顶部金属电极层的组合层，所述第一凹槽的底面为所述第一底部金属电极层；
所述步骤S03中所述过渡层的部分还设于所述第一凹槽内，并将所述第一凹槽填充。其有益效果在于：通过设置第一绝缘介质，并且在第一硅衬底上开设第一容纳槽，实现了第一隔离介质、第一底部金属电极层、第一绝缘介质和第一顶部金属电极层的依次层叠，使第一纳米电容结构紧凑的同时，保障了第一纳米电容的可靠性。另外，第一纳米电容开设有位于第一连接孔的一端的第一凹槽，且第一凹槽的侧面为第一绝缘介质和第一顶部金属电极层的组合层，第一凹槽的底面为所述第一底部金属电极层，并且过渡层的部分设置在第一凹槽内，从而第一连接孔导通至第一底部金属电极层时的侧面不会显露出第一顶部金属电极层，实现了第一底部金属电极层和第二底部金属电极层电连接的可靠性，同时，过渡层的设置，即满足了分隔第一纳米电容和第二纳米电容，也满足了填充第一凹槽内产生的有益效果，进一步缩短了加工时间。
优选地，所述步骤S04中还设置有所述第二绝缘介质，预先在所述第二硅衬底开设所述第二容纳槽，然后在所述第二容纳槽、所述第二硅衬底表面以及所述第一连接孔的侧面先设置所述第二隔离介质，接着依次设置所述第二底部金属电极层、所述第二绝缘介质和所述第二顶部金属电极层，直至所述第二底部金属电极层、所述第二绝缘介质和所述第二顶部金属电极将所述第二容纳槽以及所述第二硅衬底的上表面覆盖。其有益效果在于：第二硅衬底开设第二容纳槽，并且在第二容纳槽内依次层叠设置第二隔离介质、第二底部金属电极层、第二绝缘介质、第二顶部金属电极层，使第二纳米电容结构紧凑的同时，保障了第二纳米电容的可靠性，并且第二容纳槽被填充，保障了第二纳米电容结构的完整性。
优选地，所述步骤S05中预先在所述第二纳米电容上开设所述第二凹槽和所述第三凹槽，且所述第二凹槽位于所述第一连接孔的另一端，在所述第二凹槽内设置所述第三隔离介质，在所述第三凹槽内设置所述第四隔离介质，且设置所述第一连接孔的延伸孔导通所述第三隔离介质，所述第二连接孔通过所述第四隔离介质、所述第二硅衬底和所述过渡层导通至所述第一顶部金属电极层。其有益效果在于：通过在第二纳米电容上开设第二凹槽和第三凹槽，并且在第二凹槽内设置第三隔离介质，在第三凹槽内设置第四隔离介质，并且第一连接孔的延伸孔穿过第三隔离介质，第二连接孔穿过第四隔离介质，由于第四隔离介质的作用，第一导电件通过第二连接孔时避免了与第二底部金属电极层电连接，进一步保障了第一纳米电容和第二纳米电容并联时的可靠性。
优选地，所述步骤S06中还设置有所述第二导电件，所述第二导电件一端设于所述第一连接孔的延伸孔与所述第二底部金属电极层电连接，所述第二导电件另一端与所述第三隔离介质连接。其有益效果在于：通过将第二导电件设置在第一连接孔的延伸孔内，实现了集成结构与外部元器件的电连接，且第一连接孔的延伸孔侧面为第三隔离介质，避免了第二导电件与第二顶部金属电极层的电连接，进一步保障了第一纳米电容和第二纳米电容并联时的可靠性。
附图说明
图1为本发明的三维集成结构一个实施例的示意图；
图2为本发明三维集成结构的制造方法流程示意图；
图3为本发明三维集成结构的第一硅衬底刻蚀硅盲孔后形成的结构示意图；
图4为本发明三维集成结构的制造方法中生成氧化硅后形成的结构示意图；
图5为本发明三维集成结构的制造方法中设置第一容纳槽后形成的结构示意图；
图6为本发明三维集成结构的制造方法中制备成第一纳米电容后形成的结构示意图；
图7为本发明三维集成结构的制造方法中生成过渡层后形成的结构示意图；
图8为本发明三维集成结构的制造方法中设置第二硅衬底后形成的结构示意图；
图9为本发明三维集成结构的制造方法中在第二硅盲孔内侧面生成氧化硅后形成的结构示意图；
图10为本发明三维集成结构的制造方法中设置第二容纳槽后形成的结构示意图；
图11为本发明三维集成结构的制造方法中制备成第二纳米电容后形成的结构示意图；
图12为本发明三维集成结构的制造方法中生成第三隔离介质和第四隔离介质后形成的结构示意图；
图13为本发明三维集成结构的制造方法中设置延伸孔和第二连接孔后形成的结构示意图；
图14为本发明三维集成结构的制造方法中设置金属层后形成的结构示意图；
图15为本发明三维集成结构的制造方法中设置成第一导电件和第二导电件后形成的结构示意图。
附图标号说明：
第一硅衬底200、第一隔离介质201、第一底部金属电极层202、第一绝缘介质203、第一顶部金属电极层204、过渡层205、第二硅衬底206、第二隔离介质207、第二底部金属电极层208、第二绝缘介质209、第二顶部金属电极层210、第三隔离介质211、第四隔离介质212、金属层213、第一导电件214、第二导电件215；
第一硅盲孔2001、第一容纳槽2002、第一凹槽2003、第二容纳槽2004、第一连接孔2005、第二凹槽2006、第三凹槽2007、第二连接孔2008、第二硅盲孔2009。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合本发明的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。除非另外定义，此处使用的技术术语或者科学术语应当为本发明所属领域内具有一般技能的人士所理解的通常意义。本文中使用的“包括”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。
针对现有技术存在的问题，本发明公开了一种三维集成结构，参考图1所示，包括：第一纳米电容、第二纳米电容、过渡层和导电件，其中所述第一纳米电容包括第一硅衬底、第一隔离介质、第一底部金属电极层和第一顶部金属电极层，需要说明的是，所述第一隔离介质将所述第一底部金属电极层和所述第一硅衬底分隔，避免了所述第一纳米电容可能存在的短路。
可以理解的是，本实施例中的所述第一底部金属电极相对位于所述第一顶部金属电极层下面。所述过渡层设于所述第一顶部金属电极层。
所述第二纳米电容包括第二硅衬底、第二隔离介质、第二底部金属电极层和第二顶部金属电极层，所述第二硅衬底设于所述过渡层，从而所述过渡层将所述第一纳米电容和所述第二纳米电容分隔，有效的隔绝了第一纳米电容和第二纳米电容可能存在电连接导致的短路情况。并且，所述第二隔离介质将所述第二底部金属电极层和所述第二硅衬底分隔，通过所述第二隔离介质将所述第二底部金属电极层和所述第二硅衬底分隔，进一步避免了第二纳米电容可能存在的短路。
所述第二纳米电容开设有第一连接孔和第二连接孔，所述第一连接孔导通至所述第一底部金属电极层，所述第二连接孔导通至所述第一顶部金属电极层，所述第二底部金属电极层通过所述第一连接孔与所述第一底部金属电极层电连接，从而在设置第二底部金属电极层的时候，就通过第一连接孔与第一底部金属电极层电连接，使加工工艺更加简单，并且缩短了制备集成结构的时间，加快了生产效率。
并且，所述第一导电件通过所述第二连接孔将所述第一顶部金属电极层和所述第二顶部金属电极层电连接，实现了所述第一纳米电容和所述第二纳米电容的并联，大大增加了电容的功率密度，由于所述第一导电件设于所述第二连接孔内，进一步保障了所述第二纳米电容结构的完整性，提高了电容的整体性能。值得说明的是，所述第一纳米电容和所述第二纳米电容分别采用所述第一硅衬底和所述第二硅衬底制备，从而增加了三维集成结构的强度。
优选地，所述第一纳米电容还包括第一绝缘介质，通过在所述第一硅衬底的上表面开设有若干第一容纳槽，并且在所述第一容纳槽内以及所述第一衬底的上表面依次设有所述第一隔离介质、所述第一底部金属电极层、所述第一绝缘介质和所述第一顶部金属电极层，实现了所述第一隔离介质、所述第一底部金属电极层、所述第一绝缘介质和所述第一顶部金属电极层的依次层叠，使所述第一纳米电容结构紧凑的同时，保障了所述第一纳米电容的可靠性，从而形成结构完整的所述第一纳米电容。
所述第一纳米电容开设有第一凹槽，所述第一凹槽位于所述第一连接孔的一端，所述第一凹槽的侧面为所述第一绝缘介质和所述第一顶部金属电极层的组合层，所述第一凹槽的底面为所述第一底部金属电极层，所述过渡层的部分设于所述第一凹槽内，且所述第一连接孔穿过所述过渡层。可以理解的是，所述过渡层的部分设置在所述第一凹槽内，然后在所述第一凹槽上开设所述第一连接孔，从而所述第一连接孔导通至所述第一底部金属电极层时的侧面不会显露出所述第一顶部金属电极层，实现了所述第一底部金属电极层和所述第二底部金属电极层电连接的可靠性，同时，所述过渡层的设置，即满足了分隔所述第一纳米电容和所述第二纳米电容，也满足了填充所述第一凹槽内所述第一连接孔隔绝所述第一顶部金属电极层产生的有益效果，进一步缩短了加工时间。
优选地，所述第二纳米电容还包括第二绝缘介质，所述第二硅衬底在所述第一连接孔和所述第二连接孔之间开设有若干第二容纳槽，且所述第二隔离介质设置在所述第二容纳槽内、所述第二衬底的上表面和所述第一连接孔的侧面，从而所述第二底部金属电极层设于所述第二隔离介质表面，且将所述第一连接孔填充的同时，与所述第一顶部金属电极层电连接。所述第二绝缘介质和所述第二顶部金属电极层依次设在所述第二底部金属电极层，且将所述第二容纳槽填充。通过在所述第二容纳槽内依次层叠设置所述第二隔离介质、所述第二底部金属电极层、所述第二绝缘介质、所述第二顶部金属电极层，使所述第二纳米电容结构紧凑的同时，保障了所述第二纳米电容的可靠性，并且所述第二容纳槽被填充，保障了所述第二纳米电容结构的完整性。
进一步优选地，所述第二纳米电容还包括第三隔离介质和所述第四隔离介质，在所述第二纳米电容开设第二凹槽和第三凹槽，所述第二凹槽位于所述第一连接孔的另一端，且所述第二凹槽的侧面为所述第二顶部金属电极层和所述第二绝缘介质的组合层，所述第二凹槽的底面为所述第二底部金属电极层，所述第三凹槽位于所述第二连接孔的一端，且所述第三凹槽的侧面为所述第二底部金属电极层、所述第二绝缘介质和所述第二顶部金属电极层，所述第三凹槽的底面为所述第二隔离介质，且所述第三隔离介质设于所述第二凹槽内，所述第一连接孔的延伸孔穿过所述第三隔离介质，所述第四隔离介质设于所述第三凹槽，且所述第二连接孔穿过所述第四隔离介质。
可以理解的是，通过在所述第二纳米电容上开设所述第二凹槽和所述第三凹槽，并且在所述第二凹槽内设置所述第三隔离介质，在所述第三凹槽内设置所述第四隔离介质，并且所述第一连接孔的延伸孔穿过所述第三隔离介质，所述第二连接孔穿过所述第四隔离介质，由于所述第四隔离介质的作用，所述第一导电件通过所述第二连接孔时避免了与所述第二底部金属电极层电连接，进一步保障了所述第一纳米电容和所述第二纳米电容并联时的可靠性。
进一步优选地，还包括第二导电件，所述第二导电件为“T”形，所述第二导电件一端设于所述第一连接孔的延伸孔与所述第二底部金属电极层电连接，所述第二导电件另一端与所述第三隔离介质连接。
通过将所述第二导电件的一端设置在所述第一连接孔的延伸孔内，实现了所述第二导电件的另一端与外部元器件的电连接，且所述第一连接孔的延伸孔侧面为第三隔离介质，避免了所述第二导电件与所述第二顶部金属电极层的电连接，进一步保障了所述第一纳米电容和所述第二纳米电容并联时的可靠性。
优选地，所述第一导电件为“T”，所述第一导电件一端设于所述第二连接孔内且与所述第一顶部金属电极层抵接，所述第一导电件的另一端与所述第二顶部金属电极层连接。
采用所述第四隔离介质和“T”形的所述第一导电件组合，使所述第一导电件的一端设于所述第二连接孔与所述第一顶部金属电极层抵接，使第一导电件的另一端与第二顶部金属电极层连接，实现了第一顶部金属电极层和第二顶部金属电极层电连接的可靠性。
优选地，所述第一容纳槽和所述第二容纳槽均为“土”型凹槽。通过将所述第一容纳槽和所述第二容纳槽设置为若干间隔排布的“土”型凹槽，增加了集成结构的集成度，有效的减少所述第一底部金属电极层和所述第一顶部金属电极层占用所述第一硅衬底的表面积，所述第二底部金属电极层和所述第二顶部金属电极层占用所述第二硅衬底的表面积。
进一步优选地，所述第一硅衬底和所述第二硅衬底均由硅材料制成的衬底。采用硅材料制成的所述第一硅衬底和所述第二硅衬底保证了所述第一纳米电容和所述第二纳米电容结构的强度。
在本发明公开的另一个实施例中，参考图2所示，一种三维集成结构的制造方法，包括以下步骤：
S01：在所述第一硅衬底上开设所述第一容纳槽；
S02：在所述第一硅衬底设置所述第一隔离介质、所述第一底部金属电极层和所述第一顶部金属电极层，所述第一隔离介质将所述第一底部金属电极层和所述第一硅衬底分隔，制备成所述第一纳米电容；
S03：在所述第一顶部金属电极层上设置所述过渡层，然后在所述过渡层上设置所述第二硅衬底；
S04：在所述第二硅衬底开设第一连接孔，然后设置所述第二隔离介质、第二底部金属电极层和所述第二顶部金属电极层形成所述第二纳米电容，所述第一连接孔导通至所述第一底部金属电极层，所述第二底部金属金属电极层通过所述第一连接孔与所述第一底部金属电极层电连接，且所述第二隔离介质将所述第二底部金属电极层和所述第二硅衬底分隔；
S05：在所述第二纳米电容设置所述第二连接孔，所述第二连接孔导通至所述第一顶部金属电极层；
S06：设置所述第一导电件，所述第一导电件通过所述第二连接孔分别与所述第一顶部金属电极层和所述第二顶部金属电极层电连接。
参考图3所示，所述步骤S02中，预先在提供的所述第一硅衬底上开设所述第一容纳槽，具体的，在所述第一硅衬底的上表面旋涂光刻胶并通过曝光和显影工艺标识出第一硅盲孔的形状，进一步采用深度等离子体刻蚀工艺(Deep Reactive Ion Etching，DRIE)对所述第一硅衬底进行刻蚀形成所述第一硅盲孔。
参考图4所示，然后采用离子注入方式向所述第一硅衬底中注入氧离子，氧离子会向下扩散至一定深度，接着减少注入氧离子的能量再次向所述第一硅衬底中注入氧离子，此时氧离子扩散的深度会降低；不断降低注入氧离子的能量并重复前述注入过程，从而在所述硅盲孔的侧壁形成多层位于不同深度的氧离子。随后将所述第一硅衬底放入管式炉中进行退火，注入氧离子与所述第一硅衬底发生反应生成氧化硅。
参考图5所示，通过调节氧离子注入能量和前后两次的注入的能量差，可以调节氧化硅在所述第一硅盲孔的侧壁的位置以及相邻两层氧化硅的间隔。最后采用氢氟酸作为刻蚀剂腐蚀掉氧化硅，在所述第一硅盲孔的侧壁形成硅沟槽结构，从而得到所述第一容纳槽。
需要说明的是，在本实施例中，采用离子注入工艺注入的是氧离子。但是本发明不限定于此，也可以采用离子注入工艺注入氮离子，从而形成氮化硅材料，随后采用热磷酸腐蚀氮化硅形成硅沟槽结构，最终得到所述第一容纳槽。
进一步的，参考图6所示，所述步骤S02中首先采用化学气相沉积方法在所述第一容纳槽内部和所述第一硅衬底的上表面沉积一层所述第一隔离介质，然后采用原子层沉积工艺在所述第一隔离介质表面依次沉积所述第一底部金属电极层、所述第一绝缘介质和所述第一顶部金属电极层，最终使所述第一顶部金属电极层完全填充所述第一容纳槽，制备成所述第一纳米电容。
参考图7所示，接着采用光刻和刻蚀工艺去除所述第一纳米电容左侧部分的所述第一顶部金属电极层和所述第一绝缘介质，从而露出所述第一底部金属电极层，形成所述第一凹槽。所述步骤S03中，采用化学气相沉积工艺在所述第一凹槽内和所述第一顶部金属电极层上生长所述过渡层，且所述过渡层完全填充所述第一凹槽，保证了所述第一纳米电容结构的完整性。
参考图8所示，然后采用化学气相沉积工艺在所述过渡层表面沉积一层多晶硅形成所述第二硅衬底。接着在所述第二硅衬底表面旋涂光刻胶并通过曝光和显影工艺定义出第二硅盲孔的图形；进一步采用DRIE工艺对所述第二硅衬底进行刻蚀处所述第二硅盲孔。
参考图9所示，随后采用离子注入方式向所述第二硅衬底中注入氧离子，氧离子会向下扩散至一定深度，接着减少注入氧离子的能量再次向所述第二硅衬底中注入氧离子，此时氧离子扩散的深度会降低，不断降低注入氧离子的能量并重复前述注入过程，从而在所述第二硅衬底的硅盲孔侧壁形成多层位于不同深度的氧离子。随后将所述第二硅衬底放入管式炉中进行退火，所注入氧离子与硅发生反应生成氧化硅。
参考图10所示，采用氢氟酸作为刻蚀剂腐蚀掉所述氧化硅，从而形成所述第二容纳槽。
在所述步骤S04中，参考图11所示，在所述第二硅衬底开设第一连接孔，采用化学气相沉积方法在所述第二容纳槽内、所述第二硅衬底的上表面和所述第一连接孔的侧面沉积一层所述第二隔离介质，然后采用原子层沉积工艺在所述第二隔离介质表面依次沉积所述第二底部金属电极层、所述第二绝缘介质和所述第二顶部金属电极层，最终使所述第二顶部金属电极层完全填充所述第二容纳槽，制备成所述第二纳米电容。
在所述步骤S05中，参考图12所示，首先采用光刻和刻蚀工艺去除所述第二硅衬底的左侧部分的所述第二顶部金属电极层和所述第二绝缘介质，并露出所述第二底部金属电极层，形成所述第二凹槽。接着去除右侧部分的所述第二顶部金属电极层、所述第二绝缘介质和所述第二底部金属电极层，直至露出所述第二硅衬底，形成所述第三凹槽。接着采用化学气相沉积工艺在所述第二凹槽内、所述第二顶部金属电极层上和所述第三凹槽内沉积隔离介质，并采用光刻和刻蚀工艺去除所述第二顶部金属电极层上表面的隔离介质，从而形成所述第三隔离介质和所述第四隔离介质。
参考图13所示，随后采用光刻和刻蚀工艺去除部分所述第三隔离介质212，形成如所述第一连接孔的延伸孔，使所述第二底部金属电极层显露。进一步采用光刻和刻蚀工艺去除所述第四隔离介质及其下方的所述第二硅衬底，直至露出第一顶部金属电极层，即形成所述第二连接孔。
在所述步骤S06中，参考图14所示，进一步采用原子层沉积工艺在所述第一连接孔的延伸孔、所述第二顶部金属电极层的上表面、所述第三隔离介质的上表面、所述第四隔离介质的上表面和所述第二连接孔内沉积金属层。
参考图15所示，最后采用光刻和刻蚀工艺去除部分金属层，形成所述第一导电件和所述第二导电件。
虽然在上文中详细说明了本发明的实施方式，但是对于本领域的技术人员来说显而易见的是，能够对这些实施方式进行各种修改和变化。但是，应理解，这种修改和变化都属于权利要求书中所述的本发明的范围和精神之内。而且，在此说明的本发明可有其它的实施方式，并且可通过多种方式实施或实现。

Claims (12)

1.一种三维集成结构的制造方法，其特征在于：
S01：提供第一硅衬底；
S02：在所述第一硅衬底设置第一隔离介质、第一底部金属电极层和第一顶部金属电极层，所述第一隔离介质将所述第一底部金属电极层和所述第一硅衬底分隔，制备成第一纳米电容；
S03：在所述第一顶部金属电极层上设置过渡层，然后在所述过渡层上设置第二硅衬底；
S04：在所述第二硅衬底开设第一连接孔，然后设置第二隔离介质、第二底部金属电极层和第二顶部金属电极层形成第二纳米电容，所述第一连接孔导通至所述第一底部金属电极层，所述第二底部金属电极层通过所述第一连接孔与所述第一底部金属电极层电连接，且所述第二隔离介质将所述第二底部金属电极层和所述第二硅衬底分隔；
S05：在所述第二纳米电容设置第二连接孔，所述第二连接孔导通至所述第一顶部金属电极层；
S06：设置第一导电件，所述第一导电件通过所述第二连接孔分别与所述第一顶部金属电极层和所述第二顶部金属电极层电连接。
2.根据权利要求1所述的三维集成结构的制造方法，其特征在于：
所述步骤S02中还设置有第一绝缘介质和所述第二隔离介质，预先在所述第一硅衬底上开设第一容纳槽，其中所述第一隔离介质、所述第一底部金属电极层、所述第一绝缘介质和所述第一顶部金属电极层依次设置在所述第一容纳槽和所述第一硅衬底的上表面，形成所述第一纳米电容；
接着在所述第一纳米电容上开设位于所述第一连接孔一端的第一凹槽，且所述第一凹槽的侧面为所述第一绝缘介质和所述第一顶部金属电极层的组合层，所述第一凹槽的底面为所述第一底部金属电极层；
所述步骤S03中所述过渡层的部分还设于所述第一凹槽内，并将所述第一凹槽填充。
3.根据权利要求1所述的三维集成结构的制造方法，其特征在于：
所述步骤S04中还设置有第二绝缘介质，预先在所述第二硅衬底开设第二容纳槽，然后在所述第二容纳槽、所述第二硅衬底表面以及所述第一连接孔的侧面先设置所述第二隔离介质，接着依次设置所述第二底部金属电极层、所述第二绝缘介质和所述第二顶部金属电极层，直至所述第二底部金属电极层、所述第二绝缘介质和所述第二顶部金属电极将所述第二容纳槽以及所述第二硅衬底的上表面覆盖。
4.根据权利要求2所述的三维集成结构的制造方法，其特征在于：
所述步骤S05中预先在所述第二纳米电容上开设第二凹槽和第三凹槽，且所述第二凹槽位于所述第一连接孔的另一端，在所述第二凹槽内设置第三隔离介质，在所述第三凹槽内设置第四隔离介质，且设置所述第一连接孔的延伸孔导通所述第三隔离介质，所述第二连接孔通过所述第四隔离介质、所述第二硅衬底和所述过渡层导通至所述第一顶部金属电极层。
5.根据权利要求4所述的三维集成结构的制造方法，其特征在于：
所述步骤S06中还设置有第二导电件，所述第二导电件一端设于所述第一连接孔的延伸孔与所述第二底部金属电极层电连接，所述第二导电件另一端与所述第三隔离介质连接。
6.一种三维集成结构,其特征在于，应用权利要求1至5任一项所述的制造方法制备的三维集成结构，包括：
第一纳米电容，包括第一硅衬底、第一隔离介质、第一底部金属电极层和第一顶部金属电极层；其中，所述第一隔离介质将所述第一底部金属电极层和所述第一硅衬底分隔；
过渡层，设于所述第一顶部金属电极层；
第二纳米电容，包括第二硅衬底、第二隔离介质、第二底部金属电极层和第二顶部金属电极层，所述第二硅衬底设于所述过渡层，所述第二隔离介质将所述第二底部金属电极层和所述第二硅衬底分隔，所述第二纳米电容开设有第一连接孔和第二连接孔，所述第一连接孔导通至所述第一底部金属电极层，所述第二连接孔导通至所述第一顶部金属电极层，所述第二底部金属电极层通过所述第一连接孔与所述第一底部金属电极层电连接；
所述第二纳米电容还包括第二绝缘介质；
所述第二硅衬底在所述第一连接孔和所述第二连接孔之间开设有若干第二容纳槽；
所述第二隔离介质设置在所述第二容纳槽内、所述第二硅衬底的上表面和所述第一连接孔的侧面；
所述第二底部金属电极层设于所述第二隔离介质表面，且将所述第一连接孔填充；
所述第二绝缘介质和所述第二顶部金属电极层依次设在所述第二底部金属电极层，且将所述第二容纳槽填充；
第一导电件，通过所述第二连接孔分别与所述第一顶部金属电极层和所述第二顶部金属电极层电连接。
7.根据权利要求6所述的三维集成结构，其特征在于：
所述第一硅衬底和所述第二硅衬底均由硅材料制成的衬底。
8.根据权利要求7所述的三维集成结构，其特征在于：
所述第一纳米电容还包括第一绝缘介质；
所述第一硅衬底的上表面开设有若干第一容纳槽，所述第一容纳槽内以及所述第一硅衬底的上表面依次设有所述第一隔离介质、所述第一底部金属电极层、所述第一绝缘介质和所述第一顶部金属电极层；
所述第一纳米电容开设有第一凹槽，所述第一凹槽位于所述第一连接孔的一端，所述第一凹槽的侧面为所述第一绝缘介质和所述第一顶部金属电极层的组合层，所述第一凹槽的底面为所述第一底部金属电极层；
所述过渡层的部分设于所述第一凹槽内，且所述第一连接孔穿过所述过渡层。
9.根据权利要求8所述的三维集成结构，其特征在于：
所述第二纳米电容还包括第三隔离介质和第四隔离介质；
所述第二纳米电容开设有第二凹槽和第三凹槽，所述第二凹槽位于所述第一连接孔的另一端，且所述第二凹槽的侧面为所述第二顶部金属电极层和所述第二绝缘介质的组合层，所述第二凹槽的底面为所述第二底部金属电极层，所述第三凹槽位于所述第二连接孔的一端，且所述第三凹槽的侧面为所述第二底部金属电极层、所述第二绝缘介质和所述第二顶部金属电极层，所述第三凹槽的底面为所述第二隔离介质；
所述第三隔离介质设于所述第二凹槽内，且所述第一连接孔的延伸孔穿过所述第三隔离介质，所述第四隔离介质设于所述第三凹槽，且所述第二连接孔穿过所述第四隔离介质。
10.根据权利要求9任意所述的三维集成结构，其特征在于：
还包括第二导电件，所述第二导电件为“T”形，所述第二导电件一端设于所述第一连接孔的延伸孔与所述第二底部金属电极层电连接，所述第二导电件另一端与所述第三隔离介质连接。
11.根据权利要求10所述的三维集成结构，其特征在于：
所述第一导电件为“T”，所述第一导电件一端设于所述第二连接孔与所述第一顶部金属电极层抵接，所述第一导电件的另一端与所述第二顶部金属电极层连接。
12.根据权利要求11所述的三维集成结构，其特征在于：
所述第一容纳槽和所述第二容纳槽均为“土”型凹槽。
CN202110104921.2A 2021-01-26 2021-01-26 三维集成结构及其制造方法 Active CN112908990B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110104921.2A CN112908990B (zh) 2021-01-26 2021-01-26 三维集成结构及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110104921.2A CN112908990B (zh) 2021-01-26 2021-01-26 三维集成结构及其制造方法

Publications (2)

Publication Number Publication Date
CN112908990A CN112908990A (zh) 2021-06-04
CN112908990B true CN112908990B (zh) 2022-08-05

Family

ID=76120261

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110104921.2A Active CN112908990B (zh) 2021-01-26 2021-01-26 三维集成结构及其制造方法

Country Status (1)

Country Link
CN (1) CN112908990B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5449630A (en) * 1994-05-03 1995-09-12 United Microelectronics Corp. Method for fabricating a trench capacitor structure for dynamic random access memory integrated circuit
CN102420256A (zh) * 2011-05-13 2012-04-18 上海华力微电子有限公司 一种提高mim电容密度的结构及其制作工艺
CN110785840A (zh) * 2019-09-17 2020-02-11 深圳市汇顶科技股份有限公司 电容器及其制作方法
CN112018070A (zh) * 2020-07-31 2020-12-01 复旦大学 一种纳米电容三维集成结构及其制备方法
CN112018096A (zh) * 2020-07-31 2020-12-01 复旦大学 一种用于能量缓冲的纳米电容三维集成系统及其制备方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112151536B (zh) * 2020-08-17 2022-04-12 复旦大学 一种纳米电容三维集成结构及其制备方法
CN112151538B (zh) * 2020-09-10 2022-04-29 复旦大学 一种纳米电容三维集成结构及其制造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5449630A (en) * 1994-05-03 1995-09-12 United Microelectronics Corp. Method for fabricating a trench capacitor structure for dynamic random access memory integrated circuit
CN102420256A (zh) * 2011-05-13 2012-04-18 上海华力微电子有限公司 一种提高mim电容密度的结构及其制作工艺
CN110785840A (zh) * 2019-09-17 2020-02-11 深圳市汇顶科技股份有限公司 电容器及其制作方法
CN112018070A (zh) * 2020-07-31 2020-12-01 复旦大学 一种纳米电容三维集成结构及其制备方法
CN112018096A (zh) * 2020-07-31 2020-12-01 复旦大学 一种用于能量缓冲的纳米电容三维集成系统及其制备方法

Also Published As

Publication number Publication date
CN112908990A (zh) 2021-06-04

Similar Documents

Publication Publication Date Title
CN112018070B (zh) 一种纳米电容三维集成结构及其制备方法
US9123954B2 (en) Three-dimensional microbattery having a porous silicon anode
US8187740B2 (en) 3-D microbatteries based on interlaced micro-container structures
KR100296741B1 (ko) 트렌치 구조를 갖는 전지 및 그 제조방법
CN112018096B (zh) 一种用于能量缓冲的纳米电容三维集成系统及其制备方法
US20090170001A1 (en) Electrochemical energy source, electronic module, electronic device, and method for manufacturing of said energy source
KR20060084436A (ko) 전기화학 에너지 소스, 전자 디바이스 및 전기화학 에너지소스의 제조 방법
KR101227344B1 (ko) 집적된 마이크로 연료 셀 장치
EP2308120A1 (en) Three-dimensional solid state battery
CN112151538B (zh) 一种纳米电容三维集成结构及其制造方法
CN104115246B (zh) 能量储存装置、能量储存装置的制造方法以及包含能量储存装置的移动电子装置
CN112151536B (zh) 一种纳米电容三维集成结构及其制备方法
US20090297938A1 (en) Stacked multi-cell battery concept
CN112908992B (zh) 三维集成结构及其制造方法
CN112908990B (zh) 三维集成结构及其制造方法
CN112652620B (zh) 三维集成结构及其制造方法
CN112908991B (zh) 三维集成结构及其制造方法
CN112151535B (zh) 一种硅基纳米电容三维集成结构及其制备方法
CN113035812B (zh) 三维集成结构及其制造方法
CN112151537B (zh) 一种高能量密度纳米电容三维集成结构及其制备方法
CN112908993A (zh) 三维集成结构及其制造方法
CN112151539B (zh) 一种高存储容量纳米电容三维集成结构及其制备方法
CN112652621B (zh) 三维集成结构及其制造方法
CN112670285A (zh) 三维集成结构及其制备方法
CN112201655B (zh) 一种纳米电容三维集成结构及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant