CN112908992B - 三维集成结构及其制造方法 - Google Patents
三维集成结构及其制造方法 Download PDFInfo
- Publication number
- CN112908992B CN112908992B CN202110106356.3A CN202110106356A CN112908992B CN 112908992 B CN112908992 B CN 112908992B CN 202110106356 A CN202110106356 A CN 202110106356A CN 112908992 B CN112908992 B CN 112908992B
- Authority
- CN
- China
- Prior art keywords
- electrode layer
- metal electrode
- groove
- medium
- top metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 15
- 239000002184 metal Substances 0.000 claims abstract description 268
- 239000000758 substrate Substances 0.000 claims abstract description 121
- 239000003990 capacitor Substances 0.000 claims abstract description 75
- 238000002955 isolation Methods 0.000 claims description 80
- 229910052710 silicon Inorganic materials 0.000 claims description 64
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 63
- 239000010703 silicon Substances 0.000 claims description 63
- 238000003475 lamination Methods 0.000 claims description 7
- 239000002210 silicon-based material Substances 0.000 claims description 6
- 239000002689 soil Substances 0.000 claims description 5
- 238000003754 machining Methods 0.000 abstract 2
- 238000000034 method Methods 0.000 description 29
- 230000009286 beneficial effect Effects 0.000 description 13
- 238000005530 etching Methods 0.000 description 11
- 229910052760 oxygen Inorganic materials 0.000 description 10
- 239000001301 oxygen Substances 0.000 description 10
- -1 oxygen ions Chemical class 0.000 description 10
- 239000000463 material Substances 0.000 description 9
- 238000012545 processing Methods 0.000 description 8
- 230000005611 electricity Effects 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 239000002131 composite material Substances 0.000 description 6
- 238000000206 photolithography Methods 0.000 description 6
- 229910004298 SiO 2 Inorganic materials 0.000 description 5
- 238000009413 insulation Methods 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 4
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 4
- 239000000243 solution Substances 0.000 description 4
- 238000000231 atomic layer deposition Methods 0.000 description 3
- 239000007853 buffer solution Substances 0.000 description 3
- 238000000708 deep reactive-ion etching Methods 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000000446 fuel Substances 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 229910005793 GeO 2 Inorganic materials 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 229910021193 La 2 O 3 Inorganic materials 0.000 description 1
- 229910010413 TiO 2 Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 239000000872 buffer Substances 0.000 description 1
- 230000003139 buffering effect Effects 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 239000002041 carbon nanotube Substances 0.000 description 1
- 229910021393 carbon nanotube Inorganic materials 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000003306 harvesting Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000012774 insulation material Substances 0.000 description 1
- 239000002086 nanomaterial Substances 0.000 description 1
- 239000002070 nanowire Substances 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- IJGRMHOSHXDMSA-UHFFFAOYSA-N nitrogen Substances N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/0805—Capacitors only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8221—Three dimensional integrated circuits stacked in different levels
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明提供了一种三维集成结构。包括第一纳米电容和第二纳米电容，第二纳米电容包括绝缘衬底、第二底部金属电极层和第二顶部金属电极层，绝缘衬底设于第一顶部金属电极层，绝缘衬底间隔设有若干第一容纳槽，第一容纳槽的底端设有显露出第一顶部金属电极层的开口，所述第二底部金属电极层设于所述第一容纳槽内，且通过所述开口与所述第一顶部金属电极层电连接，第二纳米电容采用绝缘衬底制成，由于自身的绝缘属性，第二底部金属电极层可直接设置在绝缘衬底，减少了加工工艺，并且第二底部金属电极层通过开口与第一顶部金属电极层直接连接，使加工工艺更加简单，缩短了制备集成结构的时间。另外，本发明还提供了三维集成结构的制造方法。
Description
技术领域
本发明涉及半导体技术领域，尤其涉及一种三维集成结构及其制造方法。
背景技术
目前，对于便携式电子设备来说，电池仍然是主要的能量供应部件，虽然电池技术在不断发展，然而在电池的容量与体积以及重量之间仍然需要作出折中。相应地，一些容量大、重量轻以及体积小的可替代供电部件被研究和开发，比如微型燃料电池、塑料太阳能电池以及能量收集系统。
在以上提到的所有情况下，通常都需要能量缓冲系统来维持连续和稳定的能量输出。比如，一般认为燃料电池系统拥有较慢的启动时间和较低的动能。所以将燃料电池提供基础功率，能量缓冲系统提供启动功率的混合系统是最佳解决方案。此外，能量收集系统依赖环境中无法持续获得的能量源，所以，需要能量缓冲系统来维持器件不中断的工作。
一般来讲，能量缓冲系统是电池或者是电容。电池的一个重要缺点是它有限的放电效率，相比之下，电容可以提供更大的放电电流。使用电容作为能量缓冲系统的其它优势还包括较长的循环寿命和较高的功率密度，除了以上提到的优势外，采用合适的材料和结构设计，电容相比较电池更容易缩小尺寸。
通过引入高深宽比结构，比如碳纳米管、硅纳米线、硅纳米孔以及硅深槽结构，并在这些高深宽比结构中沉积高介电常数材料可以极大增加电容密度和存储容量，这种采用纳米结构来制备的电容可以称之为纳米电容。然而，当深宽比超过一定数值时，材料在高深宽比结构表面的台阶覆盖率以及完整性都会极大削弱，甚至所沉积的材料会出现孔洞现场，从而影响电容性能，使电容结构强度大大降低。此外，要刻蚀出深宽比非常大的结构，对于刻蚀设备的精度要求也会非常高。进一步，当这些高深宽比结构，比如硅纳米孔的横向尺寸非常小时，只能直接在其表面沉积金属、绝缘材料和金属形成纳米电容结构，由于硅材料的电阻率较高，从而导致纳米电容的串联电阻较大，进而会降低功率密度。
公开号为CN111916559A的专利公开了一种半导体结构及其形成方法，包括：提供衬底；在所述衬底内形成凹槽；在所述凹槽内和所述衬底上形成若干层重叠的复合层，所述复合层包括电极层以及位于所述电极层上的第一介质层，位于上层的所述复合层暴露出位于下层的所述复合层的部分顶部表面。在所述衬底内形成凹槽，在所述凹槽内和所述衬底上形成若干层重叠的复合层，所述复合层包括电极层以及位于所述电极层上的第一介质层。通过所述凹槽来增大所述衬底的表面积，利用在所述凹槽内交叉堆叠形成所述电极层和所述第一介质层，有效的减小了由所述电极层和所述第一介质层所形成的电容器件占用衬底的表面积，提升最终形成的半导体结构的集成度。并没有使电容的结构紧凑的同时保证电容的完整性，同时无法实现较低电阻率的纳米电容。
因此，有必要提供一种三维集成结构的制造方法，用于解决现有技术中存在的上述问题。
发明内容
本发明的目的在于提供一种三维集成结构及其制造方法，缩短了加工的时间，增大了电容密度，提高了电容的整体性能。
为实现上述目的，本发明提供的技术方案如下：
一种三维集成结构，包括：
第一纳米电容，包括设置的硅衬底、第一隔离介质、第一底部金属电极层和第一顶部金属电极层，所述第一隔离介质将所述第一底部金属电极层和所述硅衬底分隔；
第二纳米电容，包括绝缘衬底、第二底部金属电极层和第二顶部金属电极层，所述绝缘衬底设于所述第一顶部金属电极层，所述绝缘衬底间隔设有若干第一容纳槽，所述第一容纳槽的底端设有显露出所述第一顶部金属电极层的开口，所述第二底部金属电极层设于所述第一容纳槽内，且通过所述开口与所述第一顶部金属电极层电连接，所述第二纳米电容开设有导通至所述第一底部金属电极层的第一连接孔；
第一导电件，通过所述第一连接孔分别与所述第二顶部金属电极层和所述第一底部金属电极层电连接。
本发明提供的三维集成结构有益效果：采用硅衬底保证了集成结构的强度，通过第一隔离介质将第一底部金属电极层和硅衬底分隔开，避免了第一纳米电容可能存在短路情况，保证了第一纳米电容的可靠性，值得说明的是，第二纳米电容采用绝缘衬底制成，由于自身的绝缘属性，第二底部金属电极层可直接设置在绝缘衬底，减少了工艺的复杂度。另外绝缘衬底开设有若干第一容纳槽，第一容纳槽的底端均设有显露出第一顶部金属电极层的开口，第二底部金属电极层通过开口与第一顶部金属电极层直接连接，从而在第一容纳槽内设置第二底部金属电极层的同时，就完成了第二底部金属电极层与第一顶部金属电极层的连接，使加工工艺更加简单，缩短了制备集成结构的时间。更优的，第二纳米电容开设有导通至第一底部金属电极层的第一连接孔，第一导电件通过第一连接孔将第一底部金属电极层和第二顶部金属电极层电连接，从而实现了第一纳米电容和第二纳米电容的并联，通过采用第一连接孔结构来并联连接第一纳米电容和第二纳米电容可以最大程度地缩短电学连接路径，从而可以减少信号延迟时间，增强信号传输速度和减少功耗，大大增加了电容的功率密度，另一方面可以减少工艺复杂度，并且第一导电件设于第一连接孔内，进一步保障了第二纳米电容结构的完整性，提高了电容的整体性能。
优选地，所述第一容纳槽和所述第二容纳槽均为“土”型凹槽。其有益效果在于：通过将第一容纳槽和第二容纳槽设置为“土”型凹槽，增加了集成结构的集成度，有效的减少第一底部金属电极层、第二底部金属电极层、第一顶部金属电极层和第二顶部金属电极层占用硅衬底和绝缘彻底的表面积。
优选地，所述第一纳米电容还包括第一绝缘介质和第二隔离介质；其中，
所述硅衬底开设有第二容纳槽，所述第一隔离介质、所述第一底部金属电极层、所述第一绝缘介质和所述第一顶部金属电极层依次层叠设于所述第二容纳槽内和所述硅衬底的上表面，并将所述第二容纳槽填充；
所述第一纳米电容开设有第一凹槽，所述第一凹槽的侧面为所述第一绝缘介质和所述第一顶部金属电极层的叠层，所述第一凹槽的底面为所述第一底部金属电极层；
所述第二隔离介质设于所述第一凹槽，且所述第一连接孔穿过所述第二隔离介质。其有益效果在于：通过设置第一绝缘介质，通过依次层叠的形式将第一绝缘介质设于第一底部金属电极层和第一顶部金属电极层之间，第一隔离介质、第一底部金属电极层、第一绝缘介质和第一顶部金属电极层依次层叠并将第二容纳槽填充，保障了第一纳米电容结构的紧凑性的同时实现了第一底部金属电极层和第一顶部金属电极层分离，避免第一底部金属电极层和第一顶部金属电极层可能存在的电连接，保障了第一纳米电容和第二纳米电容并联时的可靠性。更优的，在第一纳米电容上开设有第一凹槽，且在第一凹槽内设置第二隔离介质，避免了第一导电件通过第一连接孔时与第一顶部金属电极层的电连接，进一步保障了第一纳米电容和第二纳米电容并联时的可靠性，同时实现了第一纳米电容结构的完整性，进一步保障了第一纳米电容的结构强度。
优选地，所述第二纳米电容还包括第二绝缘介质，所述第二绝缘介质设于所述第二底部金属电极层和所述第二顶部金属电极层之间，且所述第二底部金属电极层、所述第二绝缘介质和所述第二顶部金属电极层填充所述第二容纳槽以及将所述绝缘衬底的上表面覆盖。其有益效果在于：通过第二绝缘介质将第二底部金属电极层和第二顶部金属电极层分隔开，且第二底部金属电极层、第二绝缘介质和第二顶部金属电极层将第二容纳槽以及绝缘衬底的上表面覆盖，使第二纳米电容结构紧凑的同时保障了第二纳米电容的完整性。
优选地，所述第二纳米电容还包括第三隔离介质；
所述第二纳米电容开设有第二凹槽，且所述第二凹槽的侧面为所述第二顶部金属电极层、所述第二绝缘介质和所述第二底部金属电极层的叠层，所述第二凹槽的底面为所述绝缘衬底，所述第三隔离介质设于所述第二凹槽内，所述第一连接孔的延伸孔穿过所述第三隔离介质。其有益效果在于：通过在第二纳米电容上开设第二凹槽，并在第二凹槽内设置第三隔离介质，所述第一连接孔的延伸孔穿过所述第三隔离介质，从而第一导电件在第一连接孔内避免了与第二底部金属电极层的电连接，保障了第二顶部金属电极层和第一底部金属电极层的电连接，进一步增加了第一纳米电容和第二纳米电容并联时的可靠性。
优选地，还包括第二导电件和第四隔离介质；
所述第二纳米电容还开设有第三凹槽，所述第三凹槽的侧面为所述绝缘介质和所述第二顶部金属电极层，所述第三凹槽的底面为所述第二底部金属电极层，所述第四隔离介质设于所述第三凹槽，所述第四隔离介质上开设有第二连接孔；
所述第二导电件为“T”形，所述第二导电件一端设于所述第二连接孔内与所述第二底部金属电极层电连接，所述第二导电件另一端与所述第四隔离介质连接。其有益效果在于：通过将第二导电件设置在第二连接孔内与第二底部金属电极层连接，实现了集成结构与外部元器件的电连接，且第二连接孔侧面为第四隔离介质，避免了第二导电件与第二顶部金属电极层的电连接，进一步保障了第一纳米电容和第二纳米电容并联时的可靠性。
优选地，所述第一导电件为“T”形，所述第一导电件一端设于所述第一连接孔与所述第一底部金属电极层电连接，所述第一导电件的另一端位于所述第一连接孔外与所述第二顶部金属电极层连接。其有益效果在于：采用第三隔离介质和“T”形的第一导电件组合，使第一导电件的一端设于所述第一连接孔与所述第一底部金属电极层电连接，使第一导电件的另一端与第二顶部金属电极层连接，实现了第一底部金属电极层和第二顶部金属电极层电连接的可靠性，且保证了第二纳米电容结构的完整性。
优选地，所述硅衬底由硅材料制成，所述绝缘衬底由交替层叠的若干SiO2层与若干Si3N4层制成。其有益效果在于：采用硅材料制成的硅衬底保证了结构的强度，采用SiO2层与Si3N4层交替形成的绝缘衬底，具有绝缘效果，从而可直接在绝缘衬底上设置第二底部金属电极层，减少了需要增加隔离介质的加工工艺。
一种三维集成结构的制造方法，包括以下步骤：
S01：提供所述硅衬底；
S02：在所述硅衬底设置所述第一隔离介质、所述第一底部金属电极层和所述第一顶部金属电极层，所述第一隔离介质将所述第一底部金属电极层和所述硅衬底分隔，制备成所述第一纳米电容；
S03：在所述第一顶部金属电极层上设置所述绝缘衬底；
S04：在所述绝缘衬底开设若干间隔设置的所述第一容纳槽，且所述第一容纳槽开设有显露出所述第一顶部金属电极层的所述开口，所述第二底部金属电极层设于所述第一容纳槽内，且通过所述开口与所述第一顶部金属电极层电连接，然后设置所述第二顶部金属电极层形成所述第二纳米电容，接着在所述第二纳米电容上开设导通至所述第一底部金属电极层的所述第一连接孔；
S05：设置所述第一导电件，所述第一导电件通过所述第一连接孔分别与所述第二顶部金属电极层和所述第一底部金属电极层电连接。
本发明提供的三维集成结构的制造方法有益效果：通过采用硅衬底保证了集成结构的强度，第一隔离介质将第一底部金属电极层和硅衬底分隔开，避免了第一纳米电容可能存在短路情况，保证了第一纳米电容的可靠性。值得说明的是，第二纳米电容采用绝缘衬底制成，由于自身的绝缘属性，第二底部金属电极层可直接设置在绝缘衬底，减少了加工工艺。另外绝缘衬底开设有若干第一容纳槽，第一容纳槽的底端均设有显露出第一顶部金属电极层的开口，第二底部金属电极层通过开口与第一顶部金属电极层直接连接，从而在第一容纳槽内设置第二底部金属电极层的同时，就完成了第二底部金属电极层与第一顶部金属电极层的电连接，使加工工艺更加简单，缩短了制备集成结构的时间。更优的，第二纳米电容开设有导通至第一底部金属电极层的第一连接孔，第一导电件通过第一连接孔将第一底部金属电极层和第二顶部金属电极层电连接，从而实现了第一纳米电容和第二纳米电容的并联，大大增加了电容的功率密度，并且第一导电件设于第一连接孔内，进一步保障了第二纳米电容结构的完整性，提高了电容的整体性能。
优选地，所述步骤S02中还设置有所述第一绝缘介质和所述第二隔离介质，预先在所述硅衬底开设第二容纳槽，且所述第一隔离介质、所述第一底部金属电极层、所述第一绝缘介质和所述第一顶部金属电极层依次层叠设于所述第二容纳槽内和所述硅衬底的上表面，并将所述第二容纳槽填充，然后在所述第一纳米电容开设所述第一凹槽，在所述第一凹槽内设置所述第二隔离介质。其有益效果在于：通过设置第一绝缘介质，且将第一绝缘介质设于第一底部金属电极层和第一顶部金属电极层之间，保障了第一纳米电容结构的紧凑性的同时实现了第一底部金属电极层和第一顶部金属电极层分离，避免第一底部金属电极层和第一顶部金属电极层可能存在的电连接，保障了第一纳米电容和第二纳米电容并联时的可靠性。由于第一隔离介质、第一底部金属电极层、第一绝缘介质和第一顶部金属电极层将第二容纳槽填充，进一步保障了第一纳米电容的完整性。
优选地，所述步骤S04中还设置有所述第二绝缘介质，且所述第二底部金属电极层、所述第二绝缘介质和所述第二顶部金属电极层依次设置在所述第一容纳槽内以及所述绝缘衬底的上表面，直至将所述第一容纳槽内填充以及使所述绝缘衬底的上表面覆盖，形成所述第二纳米电容。其有益效果在于：通过设置第二绝缘介质将第二底部金属电极层和第二顶部金属电极层分隔开，且第二底部金属电极层、第二绝缘介质和第二顶部金属电极层将第一容纳槽内填充以及绝缘衬底的上表面覆盖，使第二纳米电容结构紧凑的同时保障了第二纳米电容的完整性。
优选地，在所述第二纳米电容上开设所述第二凹槽和所述第三凹槽，并在所述第二凹槽内设置所述第三隔离介质，在所述第三凹槽内设置所述第四隔离介质，且所述第一连接孔的延伸孔导通所述第三隔离介质，所述第二连接孔通过所述第四隔离介质导通至所述第二底部金属电极层。其有益效果在于：通过在第二纳米电容上开设第二凹槽和第三凹槽，在第二凹槽和第三凹槽内设置第三隔离介质和所述第四隔离介质，由于第三隔离介质的作用，所述第一导电件通过第一连接孔时，避免了与第二底部金属电极层的电连接，进一步保障了第一纳米电容和第二纳米电容并联时的可靠性。
优选地，所述步骤S05中还设置有所述第二导电件，所述第二导电件一端设于所述第二连接孔内与所述第二底部金属电极层电连接，所述第二导电件另一端与所述第四隔离介质连接。其有益效果在于：通过将第二导电件设置在第二连接孔内，实现了集成结构与外部元器件的电连接，且第二连接孔的侧面为第四隔离介质，避免了第二导电件与第二顶部金属电极层的电连接，进一步保障了第一纳米电容和第二纳米电容并联时的可靠性。
附图说明
图1为本发明的三维集成结构一个实施例的示意图；
图2为本发明三维集成结构的制造方法流程示意图；
图3-图15是本发明三维集成结构制造方法的一实施例各步骤的结构示意图。
附图标号说明：
硅衬底200、第一隔离介质201、第一底部金属电极层202、第一绝缘介质203、第一顶部金属电极层204、第二隔离介质205、SiO2层206、Si3N4层207、绝缘衬底208、第二底部金属电极层209、第二绝缘介质210、第二顶部金属电极层211、第三隔离介质212、第四隔离介质213、金属层214、第一导电件215、第二导电件216；
硅盲孔2001、第一容纳槽2002、第一凹槽2003、第二容纳槽2004、第一连接孔2005、第二凹槽2006、第三凹槽2007、第二连接孔2008。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合本发明的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。除非另外定义，此处使用的技术术语或者科学术语应当为本发明所属领域内具有一般技能的人士所理解的通常意义。本文中使用的“包括”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。
针对现有技术存在的问题，本发明的实施例提供了一种三维集成结构，具体参考图1所示，包括：第一纳米电容，所述第一纳米电容包括设置的硅衬底200、第一隔离介质201、第一底部金属电极层202和第一顶部金属电极层204，需要说明的是，所述硅衬底200的上表面开设有第一容纳槽2002，所述第一隔离介质201将所述第一底部金属电极层202和所述硅衬底200分隔。从而避免了所述硅衬底200与所述第一底部金属电极层202可能存在的电接触，导致所述第一纳米电容短路。
第二纳米电容包括绝缘衬底208、第二底部金属电极层209和第二顶部金属电极层211，需要说明的是，所述绝缘衬底208设置在所述第一顶部金属电极层204上，由于绝缘衬底208的绝缘属性，所以不需要在所述第二底部金属电极层209和所述绝缘衬底208上增设隔离介质。另外，在所述绝缘衬底208的上间隔设置第一容纳槽2002，并且在所述第一容纳槽2002的底端开设有显露出所述第一顶部金属电极层204的开口，所述第二底部金属电极层209设于所述第一容纳槽2002内，且通过所述开口实现了与所述第一顶部金属电极层204电连接。
且所述第二纳米电容开设有导通至所述第一底部金属电极层202的第一连接孔2005。第一导电件215通过第一连接孔2005分别与所述第二顶部金属电极层211和所述第一底部金属电极层202电连接。
采用硅衬底200保证了集成结构的强度，通过所述第一隔离介质201将所述第一底部金属电极层202和所述硅衬底200分隔开，避免了所述第一纳米电容可能存在短路情况，保证了所述第一纳米电容的可靠性。
值得说明的是，第二纳米电容采用所述绝缘衬底208制成，所述绝缘衬底208由于自身的绝缘属性，第二底部金属电极层209可直接设置在绝缘衬底208，减少了加工工艺。另外通过在所述第一容纳槽2002的底端设置显露出所述第一顶部金属电极层204的所述开口，且所述第二底部金属电极层209通过所述开口与所述第一顶部金属电极层204直接电连接，从而在所述第一容纳槽2002内设置所述第二底部金属电极层209的同时，就完成了所述第二底部金属电极层209与所述第一顶部金属电极层204的连接，使加工工艺更加简单，缩短了制备集成结构的时间。
更优的，所述第二纳米电容开设有导通至所述第一底部金属电极层202的所述第一连接孔2005，所述第一导电件215通过所述第一连接孔2005将所述第一底部金属电极层202和所述第二顶部金属电极层211电连接，从而实现了所述第一纳米电容和所述第二纳米电容的并联，大大增加了电容的功率密度，并且所述第一导电件215设于所述第一连接孔2005内，进一步保障了所述第二纳米电容结构的完整性，提高了电容的整体性能。
优选地，所述第一纳米电容还包括第一绝缘介质203和第二隔离介质205，在本实施例中，所述硅衬底200开设有第二容纳槽2004，在所述第二容纳槽2004内和所述硅衬底200的上表面依次层叠设置所述第一隔离介质201、所述第一底部金属电极层202、所述第一绝缘介质203和所述第一顶部金属电极层204，且将所述第二容纳槽填充制备成所述第一纳米电容，从而保证了所述第一纳米电容的完整性。
所述第一纳米电容开设有第一凹槽2003。需要说明的是，所述第一凹槽2003的侧面为所述第一绝缘介质203和所述第一顶部金属电极层204的叠层，所述第一凹槽2003的底面为所述第一底部金属电极层202，所述第二隔离介质205设于所述第一凹槽2003内，且所述第一连接孔2005穿过所述第二隔离介质205。
通过设置第一绝缘介质203，且将第一绝缘介质203设于第一底部金属电极层202和第一顶部金属电极层204之间，保障了第一纳米电容结构的紧凑性的同时实现了第一底部金属电极层202和第一顶部金属电极层204分离，避免第一底部金属电极层202和第一顶部金属电极层204可能存在的电连接，保障了第一纳米电容和第二纳米电容并联时的可靠性。更优的，在第一纳米电容开设第一凹槽2003，且在第一凹槽2003内设置第二隔离介质205，避免了所述第一导电件215通过所述第一连接孔2005时与所述第一顶部金属电极层204的电连接，进一步保障了所述第一纳米电容和所述第二纳米电容并联时的可靠性，同时实现了所述第一纳米电容结构的完整性，保障了所述第一纳米电容的结构强度。
优选地，所述第二纳米电容还包括第二绝缘介质210，依次在所述第一容纳槽2002内和所述绝缘衬底208的上表面依次层叠设置所述第二底部金属电极层209、所述第二绝缘介质210和所述第二顶部金属电极层211，并将所述第一容纳槽2002填充，使所述第二纳米电容结构紧凑的同时保障了所述第二纳米电容的完整性。
进一步优选地，所述第二纳米电容还包括第三隔离介质212，所述第二纳米电容的上表面开设有第二凹槽2006，所述第二凹槽2006的侧面为所述第二顶部金属电极层211、所述第二绝缘介质210和所述第二底部金属电极层209的叠层，所述第二凹槽2006的底面为所述绝缘衬底208。所述第三隔离介质212设于所述第二凹槽2006内，且所述第二连接孔2008的延伸孔穿过所述第三隔离介质212。
通过在所述第二纳米电容上开设所述第二凹槽2006，并在所述第二凹槽2006内设置所述第三隔离介质212，所述第一连接孔2005的延伸孔穿过所述第三隔离介质212，从而所述第一导电件215在所述第一连接孔2005内避免了与所述第二底部金属电极层209的电连接，保障了所述第二顶部金属电极层211和所述第一底部金属电极层202的电连接，进一步增加了所述第一纳米电容和所述第二纳米电容并联时的可靠性。
优选地，还包括第二导电件216和第四隔离介质213，所述第二纳米电容还开设有第三凹槽2007，且所述第三凹槽2007的侧面为所述第二绝缘介质和所述第二顶部金属电极层211，所述第三凹槽2007的底面为所述第二底部金属电极层209，所述第四隔离介质213设于所述第三凹槽2007，所述第四隔离介质213上开设有第二连接孔2008。
值得说明的是，所述第二导电件为“T”形，所述第二导电件216一端设于所述第二连接孔2008内与所述第二底部金属电极层209电连接，所述第二导电件216另一端与所述第四隔离介质213连接，且位于所述第二连接孔2008外，通过将所述第二导电件216设置在所述第二连接孔2008内与所述第二底部金属电极层209连接，实现了集成结构与外部元器件的电连接，且所述第二连接孔2008侧面为所述第四隔离介质213，避免了所述第二导电件216与所述第二顶部金属电极层211的电连接，进一步保障了所述第一纳米电容和所述第二纳米电容并联时的可靠性。
在本发明公开的另一个实施例中，在上述实施例的基础上，所述第一导电件215为“T”形，所述第一导电件215一端设于所述第一连接孔2005内与所述第一底部金属电极层202电连接，所述第一导电件215的另一端位于所述第一连接孔2005外与所述第二顶部金属电极层211连接。采用所述第三隔离介质212和“T”形的所述第一导电件215组合，使所述第一导电件215的一端设于所述第一连接孔2005与所述第一底部金属电极层202电连接，使所述第一导电件215的另一端与所述第二顶部金属电极层211连接，实现了所述第一顶部金属电极层204和所述第二顶部金属电极层211电连接的可靠性，且保证了第二纳米电容结构的完整性。并且所述第一导电件215的另一端在所述第一连接孔2005外实现了与外部的元器件电连接。
优选地，所述第一容纳槽2002和所述第二容纳槽2004均为“土”型凹槽，在本实施例中，二个所述第一容纳槽2002间隔设置在所述绝缘衬底208和二个所述第二容纳槽2004设置在所述硅衬底200，通过将所述第一容纳槽2002和所述第二容纳槽2004设置为“土”型凹槽，增加了集成结构的集成度，有效的减少第一底部金属电极层202、第二底部金属电极层209、第一顶部金属电极层204和第二顶部金属电极层211占用硅衬底200和所述绝缘衬底208的表面积。当然，在实际生产应用中，“土”型凹槽的数量可根据实际要求间隔设置在所述硅衬底200和所述绝缘衬底208的上表面。
优选地，所述硅衬底200由硅材料制成，所述绝缘衬底208由交替层叠的SiO2层206与Si3N4层207制成，本实施例中所述绝缘衬底208选用SiO2层206与Si3N4层207交替层叠制成，但在实际应用中不限于此，所述绝缘衬底208可选择非晶C与Si3N4叠层、SiO2与Si3N4叠层、SiO2与非晶C叠层、SiO2与GeO2叠层、Si3N4与GeO2叠层的任一一种叠层。
通过采用硅材料制成的所述硅衬底200保证了结构的强度，采用SiO2层206与Si3N4层207交替形成的绝缘衬底208，具有绝缘效果，从而可直接在绝缘衬底208上设置第二底部金属电极层209，减少了加工工艺。
一种三维集成结构的制造方法，参考图2所示，包括以下步骤:
S01：提供所述硅衬底200；
S02：在所述硅衬底200设置所述第一隔离介质201、所述第一底部金属电极层202和所述第一顶部金属电极层204，所述第一隔离介质201将所述第一底部金属电极层202和所述硅衬底200分隔，制备成所述第一纳米电容；
S03：在所述第一顶部金属电极层204上设置所述绝缘衬底208；
S04：在所述绝缘衬底208开设若干间隔设置的所述第一容纳槽2002，且所述第一容纳槽2002开设有显露出所述第一顶部金属电极层204的所述开口，所述第二底部金属电极层209设于所述第一容纳槽2002内，且通过所述开口与所述第一顶部金属电极层204电连接，然后设置所述第二顶部金属电极层211形成所述第二纳米电容，接着在所述第二纳米电容上开设导通至所述第一底部金属电极层202的所述第一连接孔2005；
S05：设置所述第一导电件215，所述第一导电件215通过所述第一连接孔2005分别与所述第二顶部金属电极层211和所述第一底部金属电极层202电连接。
参考图3所示，预先在所述硅衬底200上开设所述第二容纳槽2004，具体的，在所述硅衬底200的上表面旋涂光刻胶并通过曝光和显影工艺标识出硅盲孔2001的形状，进一步采用深度等离子体刻蚀工艺(Deep Reactive Ion Etching，DRIE)对所述硅衬底200进行刻蚀形成所述硅盲孔2001。
参考图4所示，然后采用离子注入方式向所述硅衬底200中注入氧离子，氧离子会向下扩散至一定深度，接着减少注入氧离子的能量再次向硅衬底200中注入氧离子，此时氧离子扩散的深度会降低，不断降低注入氧离子的能量并重复前述注入过程，从而在硅盲孔2001侧壁形成多层位于不同深度的氧离子。随后将硅衬底200放入管式炉中进行退火，注入氧离子与硅发生反应生成氧化硅。
参考图5所示，通过调节氧离子注入能量和前后两次的注入的能量差，可以调节氧化硅在硅盲孔2001侧壁的位置以及相邻两层氧化硅的间隔。最后采用氢氟酸作为刻蚀剂腐蚀掉氧化硅，在硅盲孔2001侧壁形成硅沟槽结构，从而得到所述第二容纳槽2004。
需要说明的是，在本实施例中，采用离子注入工艺注入的是氧离子。但是本发明不限定于此，也可以采用离子注入工艺注入氮离子，从而形成氮化硅材料，随后采用热磷酸腐蚀氮化硅形成硅沟槽结构，最终得到所述第二容纳槽2004。
进一步的，参考图6所示，所述步骤S02中首先采用化学气相沉积方法在所述第二容纳槽2004内部和所述硅衬底200的上表面沉积一层所述第一隔离介质201，然后采用原子层沉积工艺在所述第一隔离介质201表面依次沉积所述第一底部金属电极层202、所述第一绝缘介质203和所述第一顶部金属电极层204，最终使所述第一顶部金属电极层204完全填充所述第二容纳槽2004，制备成所述第一纳米电容。
参考图7所示，接着采用光刻和刻蚀工艺去除所述第一纳米电容左侧部分的所述第一顶部金属电极层204和所述第一绝缘介质203，从而露出所述第一底部金属电极层202，形成所述第一凹槽2003。最后采用化学气相沉积工艺在所述第一凹槽内2003部设置所述第二隔离介质205，且所述第二隔离介质205完全填充所述第一凹槽2003结构，保证了所述第一纳米电容结构的完整性。
所述步骤S03中，参考图8所示，首先采用化学气相沉积工艺在所述第一纳米电容结构表面依次沉积一层SiO2层206和一层Si3N4层207，然后重复前述工艺过程交替生长SiO2层206和Si3N4层207，直到获得所述绝缘衬底208的层数和厚度，需要说明的是，将SiO2层206作为牺牲层。
在所述步骤S04中，参考图9所示，接着在所述绝缘衬底208的上表面旋涂光刻胶并通过曝光和显影工艺定义出盲孔的图形，随后采用DRIE工艺刻蚀所述绝缘衬底208，直到形成一开口显露出所述第一顶部金属电极层204。
参考图10所示，进一步采用热磷酸溶液选择性腐蚀去除所述盲孔侧壁的部分Si3N4层207，制备成所述第一容纳槽2002。
参考图11所示，采用原子层沉积工艺在所述第一容纳槽2002内和所述绝缘衬底208的上表面沉积一层所述第二底部金属电极层209，且所述第二底部金属电极层209通过所述开口与所述第一顶部金属电极层204电接触。然后在所述第二底部金属电极层209表面依次沉积所述第二绝缘介质210和所述第二顶部金属电极层211。值得说明的是，所述第二底部金属电极层209、所述第二绝缘介质210和所述第二顶部金属电极层211完全填充所述第一容纳槽2002和覆盖所述绝缘衬底208的上表面，构成所述第二纳米电容。
在所述步骤S04中，参考图12所示，采用光刻和刻蚀工艺去除所述绝缘衬底208左侧上的部分所述第二底部金属电极层209、所述第二绝缘介质210和所述第二顶部金属电极层211，形成所述第二凹槽2006，再去除所述绝缘衬底208右侧上的部分所述第二绝缘介质210和所述第二顶部金属电极层211，形成所述第三凹槽2007。接着采用化学气相沉积工艺在所述第二凹槽2006内、所述第二顶部金属电极层211上和所述第三凹槽2007内沉积隔离介质，并采用光刻和刻蚀工艺去除所述第二顶部金属电极层211上表面的隔离介质，从而形成所述第三隔离介质212和所述第四隔离介质213。
参考图13所示，随后采用光刻和刻蚀工艺去除部分所述第二隔离介质205和所述绝缘衬底208，形成导通至所述第一底部金属电极层202的所述第一连接孔2005。进一步采用光刻和刻蚀工艺去除所述第四隔离介质213直至露出第二底部金属电极层209，即形成所述第二连接孔2008。
在所述步骤S05中，参考图14所示，进一步采用原子层沉积工艺在所述第一连接孔2005、所述第二顶部金属电极层211、所述第三隔离介质212的上表面、所述第四隔离介质213的上表面和所述第二连接孔2008内沉积金属层214。
参考图15所示，最后采用光刻和刻蚀工艺去除部分金属层214，形成所述第一导电件215和所述第二导电件216。
需要说明的是，刻蚀选用的的等离子体可以选择CF4、SF6、CHF3、CF4/O2(CF4与O2的混合物)、SF6/O2(SF6与O2的混合物)、CHF3/O2(CHF3与O2的混合物)中的任意一种。
另外，可选择SiO2、Si3N4、SiON、SiCOH或SiCOFH中的一种材料制备所述第一隔离介质201、所述第二隔离介质205、所述第三隔离介质212和所述第四隔离介质213，可选择TaN、TiN、WN、MoN、Ni或Ru的任意一种材料制备所述第一底部金属电极层202、所述第一顶部金属电极层204、所述第二底部金属电极层209和所述第二顶部金属电极层211，可选择Al2O3、ZrO2、TiO2、HfO2、La2O3、HfZrO、HfAlO和HfTiO中的任意一种材料制备所述第一绝缘介质203和所述第二绝缘介质210，从而大大提高产品材料的可选择性。
虽然在上文中详细说明了本发明的实施方式，但是对于本领域的技术人员来说显而易见的是，能够对这些实施方式进行各种修改和变化。但是，应理解，这种修改和变化都属于权利要求书中所述的本发明的范围和精神之内。而且，在此说明的本发明可有其它的实施方式，并且可通过多种方式实施或实现。
Claims (10)
1.一种三维集成结构,其特征在于，包括：
第一纳米电容，包括设置的硅衬底、第一隔离介质、第一底部金属电极层和第一顶部金属电极层，所述第一隔离介质将所述第一底部金属电极层和所述硅衬底分隔；
第二纳米电容，包括绝缘衬底、第二底部金属电极层和第二顶部金属电极层，所述绝缘衬底设于所述第一顶部金属电极层，所述绝缘衬底间隔设有若干第一容纳槽，所述第一容纳槽的底端设有显露出所述第一顶部金属电极层的开口，所述第二底部金属电极层设于所述第一容纳槽内，且通过所述开口与所述第一顶部金属电极层电连接，所述第二纳米电容开设有导通至所述第一底部金属电极层的第一连接孔；
第一导电件，通过所述第一连接孔分别与所述第二顶部金属电极层和所述第一底部金属电极层电连接；
所述第一纳米电容还包括第一绝缘介质和第二隔离介质；其中，
所述硅衬底开设有第二容纳槽，所述第一隔离介质、所述第一底部金属电极层、所述第一绝缘介质和所述第一顶部金属电极层依次层叠设于所述第二容纳槽内和所述硅衬底的上表面，并将所述第二容纳槽填充；
所述第一纳米电容开设有第一凹槽，所述第一凹槽的侧面为所述第一绝缘介质和所述第一顶部金属电极层的叠层，所述第一凹槽的底面为所述第一底部金属电极层；
所述第二隔离介质设于所述第一凹槽，且所述第一连接孔穿过所述第二隔离介质；
所述第一导电件为“T”形，所述第一导电件一端设于所述第一连接孔与所述第一底部金属电极层电连接，所述第一导电件的另一端位于所述第一连接孔外与所述第二顶部金属电极层连接；
所述第一容纳槽和所述第二容纳槽均为“土”型凹槽。
2.根据权利要求1所述的三维集成结构，其特征在于：
所述第二纳米电容还包括第二绝缘介质，所述第二绝缘介质设于所述第二底部金属电极层和所述第二顶部金属电极层之间，且所述第二底部金属电极层、所述第二绝缘介质和所述第二顶部金属电极层填充所述第一容纳槽以及将所述绝缘衬底的上表面覆盖。
3.根据权利要求2所述的三维集成结构，其特征在于：
所述第二纳米电容还包括第三隔离介质；
所述第二纳米电容开设有第二凹槽，且所述第二凹槽的侧面为所述第二顶部金属电极层、所述第二绝缘介质和所述第二底部金属电极层的叠层，所述第二凹槽的底面为所述绝缘衬底，所述第三隔离介质设于所述第二凹槽内，所述第一连接孔的延伸孔穿过所述第三隔离介质。
4.根据权利要求3任意所述的三维集成结构，其特征在于：
还包括第二导电件和第四隔离介质；
所述第二纳米电容还开设有第三凹槽，所述第三凹槽的侧面为所述绝缘介质和所述第二顶部金属电极层，所述第三凹槽的底面为所述第二底部金属电极层，所述第四隔离介质设于所述第三凹槽，所述第四隔离介质上开设有第二连接孔；
所述第二导电件为“T”形，所述第二导电件一端设于所述第二连接孔内与所述第二底部金属电极层电连接，所述第二导电件另一端与所述第四隔离介质连接。
5.根据权利要求1所述的三维集成结构，其特征在于：
所述硅衬底由硅材料制成，所述绝缘衬底由交替层叠的若干SiO2层与若干Si3N4层制成。
6.一种如权利要求1-5中任一所述的三维集成结构的制造方法，其特征在于：
S01：提供所述硅衬底；
S02：在所述硅衬底设置所述第一隔离介质、所述第一底部金属电极层和所述第一顶部金属电极层，所述第一隔离介质将所述第一底部金属电极层和所述硅衬底分隔，制备成所述第一纳米电容；
S03：在所述第一顶部金属电极层上设置所述绝缘衬底；
S04：在所述绝缘衬底开设若干间隔设置的所述第一容纳槽，且所述第一容纳槽开设有显露出所述第一顶部金属电极层的所述开口，所述第二底部金属电极层设于所述第一容纳槽内，且通过所述开口与所述第一顶部金属电极层电连接，然后设置所述第二顶部金属电极层形成所述第二纳米电容，接着在所述第二纳米电容上开设导通至所述第一底部金属电极层的所述第一连接孔；
S05：设置所述第一导电件，所述第一导电件通过所述第一连接孔分别与所述第二顶部金属电极层和所述第一底部金属电极层电连接。
7.根据权利要求6所述的三维集成结构的制造方法，其特征在于：
所述步骤S02中还设置有第一绝缘介质和第二隔离介质，预先在所述硅衬底开设第二容纳槽，且所述第一隔离介质、所述第一底部金属电极层、所述第一绝缘介质和所述第一顶部金属电极层依次层叠设于所述第二容纳槽内和所述硅衬底的上表面，并将所述第二容纳槽填充，然后在所述第一纳米电容开设第一凹槽，在所述第一凹槽内设置所述第二隔离介质。
8.根据权利要求6所述的三维集成结构的制造方法，其特征在于：
所述步骤S04中还设置有第二绝缘介质，且所述第二底部金属电极层、所述第二绝缘介质和所述第二顶部金属电极层依次设置在所述第一容纳槽内以及所述绝缘衬底的上表面，直至将所述第一容纳槽内填充以及使所述绝缘衬底的上表面覆盖，形成所述第二纳米电容。
9.根据权利要求8所述的三维集成结构的制造方法，其特征在于：
在所述第二纳米电容上开设第二凹槽和第三凹槽，并在所述第二凹槽内设置第三隔离介质，在所述第三凹槽内设置第四隔离介质，且在所述第四隔离介质上开设有第二连接孔；所述第一连接孔的延伸孔导通所述第三隔离介质，所述第二连接孔通过所述第四隔离介质导通至所述第二底部金属电极层。
10.根据权利要求9所述的三维集成结构的制造方法，其特征在于：
所述步骤S05中还设置有第二导电件，所述第二导电件一端设于所述第二连接孔内与所述第二底部金属电极层电连接，所述第二导电件另一端与所述第四隔离介质连接。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110106356.3A CN112908992B (zh) | 2021-01-26 | 2021-01-26 | 三维集成结构及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110106356.3A CN112908992B (zh) | 2021-01-26 | 2021-01-26 | 三维集成结构及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112908992A CN112908992A (zh) | 2021-06-04 |
| CN112908992B true CN112908992B (zh) | 2022-10-21 |
Family
ID=76120426
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110106356.3A Active CN112908992B (zh) | 2021-01-26 | 2021-01-26 | 三维集成结构及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112908992B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113707655A (zh) * | 2021-08-25 | 2021-11-26 | 长鑫存储技术有限公司 | 支撑叠层、电容、及电容的制备方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112151536A (zh) * | 2020-08-17 | 2020-12-29 | 复旦大学 | 一种纳米电容三维集成结构及其制备方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5449630A (en) * | 1994-05-03 | 1995-09-12 | United Microelectronics Corp. | Method for fabricating a trench capacitor structure for dynamic random access memory integrated circuit |
| KR101817158B1 (ko) * | 2011-06-02 | 2018-01-11 | 삼성전자 주식회사 | 적층형 캐패시터를 포함하는 상변화 메모리 장치 |
| KR102293187B1 (ko) * | 2015-05-07 | 2021-08-25 | 에스케이하이닉스 주식회사 | 스위치드 커패시터 디씨-디씨 컨버터 |
| CN110957303A (zh) * | 2018-09-26 | 2020-04-03 | 长鑫存储技术有限公司 | 电容器及其形成方法、半导体器件及其形成方法 |
| CN110785840A (zh) * | 2019-09-17 | 2020-02-11 | 深圳市汇顶科技股份有限公司 | 电容器及其制作方法 |
| CN112018070B (zh) * | 2020-07-31 | 2022-04-08 | 复旦大学 | 一种纳米电容三维集成结构及其制备方法 |
-
2021
- 2021-01-26 CN CN202110106356.3A patent/CN112908992B/zh active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112151536A (zh) * | 2020-08-17 | 2020-12-29 | 复旦大学 | 一种纳米电容三维集成结构及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112908992A (zh) | 2021-06-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN112018070B (zh) | 一种纳米电容三维集成结构及其制备方法 | |
| KR100296741B1 (ko) | 트렌치 구조를 갖는 전지 및 그 제조방법 | |
| CN112018096B (zh) | 一种用于能量缓冲的纳米电容三维集成系统及其制备方法 | |
| CN104025225B (zh) | 储能结构、制造用于储能结构的支承结构的方法及包含储能结构的微电子组件和系统 | |
| US10373766B2 (en) | Method of producing a super-capacitor | |
| US10468201B2 (en) | Integrated super-capacitor | |
| TW200529488A (en) | Electrochemical energy source, electronic device and method of manufacturing said energy source | |
| CN112151538B (zh) | 一种纳米电容三维集成结构及其制造方法 | |
| CN103988271A (zh) | 将储能器件集成到衬底上以用于微电子和移动设备 | |
| TWI493580B (zh) | 儲能裝置及其製造方法，及包含儲能裝置的行動電子裝置 | |
| CN112908992B (zh) | 三维集成结构及其制造方法 | |
| CN112151536B (zh) | 一种纳米电容三维集成结构及其制备方法 | |
| US20090297938A1 (en) | Stacked multi-cell battery concept | |
| CN112652620B (zh) | 三维集成结构及其制造方法 | |
| CN112908991B (zh) | 三维集成结构及其制造方法 | |
| CN112151535B (zh) | 一种硅基纳米电容三维集成结构及其制备方法 | |
| CN113035812B (zh) | 三维集成结构及其制造方法 | |
| CN112908990B (zh) | 三维集成结构及其制造方法 | |
| CN112151537B (zh) | 一种高能量密度纳米电容三维集成结构及其制备方法 | |
| CN112908993A (zh) | 三维集成结构及其制造方法 | |
| CN112652621B (zh) | 三维集成结构及其制造方法 | |
| CN112466842A (zh) | 一种多功能tsv结构及其制备方法 | |
| CN112670285A (zh) | 三维集成结构及其制备方法 | |
| CN112151539B (zh) | 一种高存储容量纳米电容三维集成结构及其制备方法 | |
| CN112201655B (zh) | 一种纳米电容三维集成结构及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |