CN112151535B - 一种硅基纳米电容三维集成结构及其制备方法 - Google Patents
一种硅基纳米电容三维集成结构及其制备方法 Download PDFInfo
- Publication number
- CN112151535B CN112151535B CN202010825837.5A CN202010825837A CN112151535B CN 112151535 B CN112151535 B CN 112151535B CN 202010825837 A CN202010825837 A CN 202010825837A CN 112151535 B CN112151535 B CN 112151535B
- Authority
- CN
- China
- Prior art keywords
- silicon
- layer
- metal electrode
- electrode layer
- copper
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 214
- 239000010703 silicon Substances 0.000 title claims abstract description 214
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims abstract description 204
- 239000003990 capacitor Substances 0.000 title claims abstract description 83
- 238000002360 preparation method Methods 0.000 title abstract description 10
- 239000002184 metal Substances 0.000 claims description 185
- 229910052751 metal Inorganic materials 0.000 claims description 185
- 239000010949 copper Substances 0.000 claims description 174
- 229910052802 copper Inorganic materials 0.000 claims description 170
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 167
- 238000000034 method Methods 0.000 claims description 71
- 238000009792 diffusion process Methods 0.000 claims description 63
- 230000004888 barrier function Effects 0.000 claims description 58
- 238000005530 etching Methods 0.000 claims description 49
- 238000002955 isolation Methods 0.000 claims description 46
- 239000000758 substrate Substances 0.000 claims description 24
- 239000013078 crystal Substances 0.000 claims description 22
- 238000001259 photo etching Methods 0.000 claims description 19
- 238000009713 electroplating Methods 0.000 claims description 13
- 238000000151 deposition Methods 0.000 claims description 11
- 239000011148 porous material Substances 0.000 claims description 7
- 238000009413 insulation Methods 0.000 claims description 5
- 238000011049 filling Methods 0.000 claims description 4
- 239000000126 substance Substances 0.000 claims description 4
- 238000007517 polishing process Methods 0.000 claims description 3
- 150000003376 silicon Chemical class 0.000 claims description 3
- 230000000149 penetrating effect Effects 0.000 claims description 2
- 239000010408 film Substances 0.000 description 15
- 238000005229 chemical vapour deposition Methods 0.000 description 13
- 239000010409 thin film Substances 0.000 description 12
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 11
- 239000000463 material Substances 0.000 description 11
- 238000000708 deep reactive-ion etching Methods 0.000 description 9
- 238000005240 physical vapour deposition Methods 0.000 description 8
- 238000001020 plasma etching Methods 0.000 description 7
- 239000000243 solution Substances 0.000 description 7
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- 238000000231 atomic layer deposition Methods 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- 238000000206 photolithography Methods 0.000 description 5
- 229910052707 ruthenium Inorganic materials 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 4
- MCMNRKCIXSYSNV-UHFFFAOYSA-N Zirconium dioxide Chemical compound O=[Zr]=O MCMNRKCIXSYSNV-UHFFFAOYSA-N 0.000 description 4
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 4
- 239000007853 buffer solution Substances 0.000 description 4
- 229910052593 corundum Inorganic materials 0.000 description 4
- 239000002086 nanomaterial Substances 0.000 description 4
- 229910001845 yogo sapphire Inorganic materials 0.000 description 4
- 229910016507 CuCo Inorganic materials 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 239000000446 fuel Substances 0.000 description 3
- 238000000608 laser ablation Methods 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 238000004528 spin coating Methods 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- 229910003855 HfAlO Inorganic materials 0.000 description 2
- 229910015345 MOn Inorganic materials 0.000 description 2
- 239000000872 buffer Substances 0.000 description 2
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(IV) oxide Inorganic materials O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 description 2
- MRELNEQAGSRDBK-UHFFFAOYSA-N lanthanum oxide Inorganic materials [O-2].[O-2].[O-2].[La+3].[La+3] MRELNEQAGSRDBK-UHFFFAOYSA-N 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 238000004549 pulsed laser deposition Methods 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 239000002041 carbon nanotube Substances 0.000 description 1
- 229910021393 carbon nanotube Inorganic materials 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 238000003306 harvesting Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000002070 nanowire Substances 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910052883 rhodonite Inorganic materials 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/0805—Capacitors only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8221—Three dimensional integrated circuits stacked in different levels
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明公开一种硅基纳米电容三维集成结构及其制备方法。在硅片的正反面分别制备出纳米电容，并通过硅通孔结构并联连接，可以显著增大电容密度。同时采用硅通孔结构将两个纳米电容连接到一起，可以缩短互连线长度，从而有利于减小互连电阻和能量损耗。
Description
技术领域
本发明属于集成电路制造领域，具体涉及一种硅基纳米电容三维集成结构及其制备方法。
背景技术
目前，对于便携式电子设备来说，电池仍然是主要的能量供应部件。虽然电池技术在不断发展，然而在电池的容量与体积以及重量之间仍然需要作出折中。相应地，一些容量大、重量轻以及体积小的可替代供电部件被研究和开发，比如微型燃料电池、塑料太阳能电池以及能量收集系统。在以上所提到的所有情况下，通常都需要能量缓冲系统来维持连续和稳定的能量输出。比如，一般认为燃料电池系统拥有较慢的启动时间和较低的动能。因此，燃料电池提供基础功率，缓冲系统提供启动功率的混合系统是最佳解决方案。此外，能量收集系统依赖环境中无法持续获得的能量源；因此，需要能量缓冲系统来维持器件不中断的工作。进一步，能量缓冲系统能够提供峰值负载，然而能量产生系统却无法提供。一般来讲，能量缓冲系统或者是电池，或者是电容。电池的一个重要缺点是它有限的放电效率。相比之下，电容可以提供更大的放电电流。使用电容作为能量缓冲的其它优势还包括较长的循环寿命和较高的功率密度。除了以上提到的优势外，采用合适的材料和结构设计，电容相比较电池更容易缩小尺寸。通过引入高深宽比结构，比如碳纳米管、硅纳米线、硅纳米孔以及硅深槽结构，并在这些高深宽比结构中沉积高介电常数材料可以极大增加电容密度和存储容量。这种采用纳米结构来制备的电容可以称之为纳米电容。然而，当深宽比超过一定数值时，材料在高深宽比结构表面的台阶覆盖率以及完整性都会极大削弱，甚至所沉积的材料会出现孔洞现场，从而影响电容性能。此外，要刻蚀出深宽比非常大的结构，对于刻蚀设备的精度要求也会非常高。进一步，当这些高深宽比结构，比如硅纳米孔的横向尺寸非常小时，只能直接在其表面沉积金属、绝缘材料和金属形成纳米电容。由于硅材料的电阻率较高，从而导致纳米电容的串联电阻较大，进而会降低功率密度。
发明内容
为了解决上述问题，本发明公开一种硅基纳米电容三维集成结构，包括：贯穿硅衬底的硅通孔结构，分别位于硅基纳米电容三维集成结构的左右两侧，其中，第一隔离介质覆盖硅通孔的侧壁；第一铜扩散阻挡层覆盖第一隔离介质的侧壁；第一铜籽晶层覆盖第一铜扩散阻挡层的侧壁；第一铜金属层覆盖第一铜籽晶层的侧壁，并完全填充硅通孔；
第一纳米电容，位于两个硅通孔结构之间的硅衬底的顶部区域，其中，第一纳米电容的基本骨架是通过刻蚀硅衬底正面区域所形成的硅纳米孔阵列；第二隔离介质覆盖硅纳米孔表面；第一底部金属电极层覆盖第二隔离介质表面；第一绝缘介质覆盖第一底部金属电极层表面，并在一侧形成开口；第一顶部金属电极层覆盖第一绝缘介质表面，并完全填充硅纳米孔；
顶部金属接触，包括由第二绝缘介质形成的第一沟槽结构、第二沟槽结构、第三沟槽结构和第四沟槽结构，第二沟槽结构邻近第一沟槽结构，第三沟槽结构邻近第四沟槽结构，其中，所述第一沟槽结构和所述第四沟槽结构形成在左右两侧的硅通孔结构上表面，底部露出第一铜扩散阻挡层、第一铜籽晶层和第一铜金属层；第二沟槽结构形成在第一顶部金属电极层表面，第三沟槽结构形成在第一底部金属电极层表面；中间区域的所述第二绝缘介质覆盖所述第一顶部金属电极层表面并在所述开口处与所述第一底部金属电极层表面相接触；第二铜扩散阻挡层覆盖四个沟槽的表面，并在中间区域断裂不相连接；第二铜籽晶层覆盖第二铜扩散阻挡层表面；第二铜金属层覆盖第二铜籽晶层表面；
第二纳米电容，位于两个硅通孔结构之间的硅衬底的底部区域，其中，第二纳米电容的基本骨架是通过刻蚀硅衬底背面区域所形成的硅纳米孔阵列；第三隔离介质覆盖硅纳米孔表面；第二底部金属电极层覆盖第三隔离介质表面；第三绝缘介质覆盖第二底部金属电极层表面，并在一侧形成开口；第二顶部金属电极层覆盖第三绝缘介质表面，并完全填充硅纳米孔；
底部金属接触，包括由第四绝缘介质形成的第五沟槽结构、第六沟槽结构、第七沟槽结构和第八沟槽结构，第六沟槽结构邻近第五沟槽结构，第七沟槽结构邻近第八沟槽结构，其中，所述第五沟槽结构和所述第八沟槽结构形成在左右两侧的硅通孔结构下表面，顶部露出第一铜扩散阻挡层、第一铜籽晶层和第一铜金属层；第六沟槽结构形成在第二顶部金属电极层表面形成，第七沟槽结构形成在第二底部金属电极层表面；中间区域的所述第二绝缘介质覆盖所述第二顶部金属电极层表面并在所述开口处与所述第二底部金属电极层表面相接触；第三铜扩散阻挡层覆盖四个沟槽的表面，并在中间区域断裂不相连接；第三铜籽晶层覆盖第三铜扩散阻挡层表面；第三铜金属层覆盖第三铜籽晶层表面；
第一纳米电容的第一顶部金属电极层和第二纳米电容的第二顶部金属电极层通过一侧硅通孔电气连通，第一纳米电容的第一底部金属电极层和第二纳米电容的第二底部金属电极层通过另一侧硅通孔电气连通。
本发明的所述的硅基纳米电容三维集成结构制备方法中，优选为，硅通孔的直径范围为5～10μm，深度范围为50～100μm。
本发明的所述的硅基纳米电容三维集成结构制备方法中，优选为，硅纳米孔的直径范围为0.5～1μm，深度范围为10～20μm。
本发明还公开一种硅基纳米电容三维集成结构制备方法，包括以下步骤：
在硅衬底的两侧区域刻蚀出硅通孔，并在硅通孔内进行第一次布线，形成硅通孔结构；
在硅片正面相邻的两个硅通孔之间刻蚀出硅纳米孔阵列，在硅纳米孔表面沉积第二隔离介质、第一底部金属电极层、第一绝缘介质和第一顶部金属电极层，且第一顶部金属电极层完全填充硅纳米孔，获得第一纳米电容；
在顶部进行第二次布线使得两侧的硅通孔结构分别与第一纳米电容的顶部金属电极层和底部金属电极层电气连通，形成顶部金属接触；
减薄硅片露出硅通孔结构的底部；
在硅片背面相邻的两个硅通孔之间刻蚀出硅纳米孔阵列，在硅纳米孔表面沉积第三隔离介质、第二底部金属电极层、第三绝缘介质和第二顶部金属电极层，且第二顶部金属电极层完全填充硅纳米孔，获得第二纳米电容；
在底部进行第三次布线使得两侧的硅通孔结构分别与第二纳米电容的顶部金属电极层和底部金属电极层电气连通，形成底部金属接触。
本发明的硅基纳米电容三维集成结构制备方法中，优选为，在硅通孔内进行第一次布线的步骤具体包括：在硅通孔表面沉积第一隔离介质，第一铜扩散阻挡层和第一铜籽晶层；在所述第一铜籽晶层表面电镀第一铜金属层，使之完全填充硅通孔；采用化学机械抛光工艺去除硅通孔顶部的第一铜金属层、第一铜籽晶层、第一铜扩散阻挡层以及第一隔离介质。
本发明的硅基纳米电容三维集成结构制备方法中，优选为，形成顶部金属接触的步骤具体包括：
采用光刻和刻蚀工艺去除两侧硅通孔顶部的第一顶部金属电极层、第一绝缘介质层、第一底部金属电极层和第二隔离介质，从而露出硅通孔的顶部结构；
采用光刻和刻蚀工艺去除第一个纳米电容一侧的部分第一顶部金属电极层和部分第一绝缘介质层，从而露出部分第一底部金属电极层；
形成第二绝缘介质，采用光刻和刻蚀工艺在第二绝缘介质表面刻蚀出沟槽结构，其中，第二绝缘介质在左右两侧的硅通孔结构上表面形成第一沟槽结构和第四沟槽结构，第一沟槽结构和第四沟槽结构的底部露出第一铜扩散阻挡层、第一铜籽晶层和第一铜金属层；第二绝缘介质在第一顶部金属电极层表面形成第二沟槽结构，在第一底部金属电极层表面形成第三沟槽结构，第二沟槽结构邻近第一沟槽结构，第三沟槽结构邻近第四沟槽结构；
在沟槽结构表面依次沉积第二铜扩散阻挡层和第二铜籽晶层；采用光刻和刻蚀工艺去除位于第一纳米电容上方第二绝缘介质表面的第二铜籽晶层和第二铜扩散阻挡层，从而第二铜籽晶层和第二铜扩散阻挡层断裂为左右两个区域；采用电镀工艺在第二铜籽晶层表面电镀第二铜金属层。
本发明的硅基纳米电容三维集成结构制备方法中，优选为，形成底部金属接触的步骤具体包括：
采用光刻和刻蚀工艺去除两侧硅通孔底部的第二顶部金属电极层、第三绝缘介质层、第二底部金属电极层和第三隔离介质，从而露出硅通孔的底部结构；
采用光刻和刻蚀工艺去除第二纳米电容右侧的部分第二顶部金属电极层和部分第三绝缘介质层，从而露出部分第二底部金属电极层；
形成第四绝缘介质，采用光刻和刻蚀工艺在第四绝缘介质表面刻蚀出沟槽结构，其中第四绝缘介质在左右两侧的硅通孔结构上表面形成第五沟槽结构和第八沟槽结构，而且第五沟槽结构和第八沟槽结构的底部露出第一铜扩散阻挡层、第一铜籽晶层和第一铜金属层；第四绝缘介质在第二顶部金属电极层表面形成第六沟槽结构，在第二底部金属电极层表面形成第七沟槽结构，而且第五沟槽结构邻近第六沟槽结构，第七沟槽结构邻近第八沟槽结构；
采用化学气相沉积工艺在沟槽结构表面依次第三铜扩散阻挡层和第三铜籽晶层；采用光刻和刻蚀工艺去除位于第二纳米电容上方第四绝缘介质表面的第三铜籽晶层和第三铜扩散阻挡层，从而第三铜籽晶层和第三铜扩散阻挡层断裂为左右两个区域；采用电镀工艺在第三铜籽晶层表面电镀第三铜金属层。
本发明的硅基纳米电容三维集成结构制备方法中，优选为，硅通孔的直径范围为5～10μm，深度范围为50～100μm。
本发明的硅基纳米电容三维集成结构制备方法中，优选为，硅纳米孔的直径范围为0.5～1μm，深度范围为10～20μm。
本发明在硅片正反面分别制备出纳米电容，并通过硅通孔结构并联连接，可以显著增大电容密度；同时采用硅通孔结构将两个纳米电容连接到一起，可以缩短互连线长度，从而有利于减小互连电阻和能量损耗。
由于单个硅纳米结构的深宽比可以适当缩小，所以金属和介质在硅纳米结构内部填充可以获得更好的台阶覆盖率和均匀性，从而可以减少孔洞的出现。此外，由于单个硅纳米结构的深宽比可以适当缩小，所以可以采用传统的溅射工艺来生长金属电极，从而可以获得电阻率更低的金属电极。
附图说明
图1是纳米电容三维集成结构制备方法的流程图。
图2～21示出了纳米电容三维集成结构制备方法各步骤的结构示意图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，应当理解，此处所描述的具体实施例仅用以解释本发明，并不用于限定本发明。所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
在本发明的描述中，需要说明的是，术语“上”、“下”、“垂直”“水平”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性。
此外，在下文中描述了本发明的许多特定的细节，例如器件的结构、材料、尺寸、处理工艺和技术，以便更清楚地理解本发明。但正如本领域的技术人员能够理解的那样，可以不按照这些特定的细节来实现本发明。除非在下文中特别指出，器件中的各个部分可以由本领域的技术人员公知的材料构成，或者可以采用将来开发的具有类似功能的材料。
以下结合附图1～21和实施例对本发明的技术方案做进一步的说明。图1是纳米电容三维集成结构制备方法的流程图，图2～21示出了纳米电容三维集成结构制备方法各步骤的结构示意图。如图1所示，具体制备步骤为：
步骤S1：制作硅通孔并在硅通孔内进行第一次布线。首先旋涂光刻胶并通过曝光和显影工艺定义出硅通孔的位置；紧跟着采用深度等离子体刻蚀(DRIE)工艺对硅衬底200两侧的区域进行刻蚀形成硅通孔，所得结构如图2所示。其中，硅通孔的直径范围为5～10μm，深度范围为50～100μm；刻蚀硅衬底200的等离子体可以选择CF4、SF6中的至少一种。
接着采用化学气相沉积工艺在硅通孔表面沉积一层SiO2薄膜作为第一隔离介质201；随后采用物理气相沉积工艺在第一隔离介质201表面依次沉积一层TaN薄膜和一层Co薄膜，分别作为第一铜扩散阻挡层202和第一铜籽晶层203；进一步采用电镀工艺在Co薄膜表面电镀一层Cu材料作为第一铜金属层204，而且Cu材料完全填充硅通孔，所得结构如图3所示。
最后采用化学机械抛光工艺去除硅通孔顶部的第一铜金属层204、第一铜籽晶层203、第一铜扩散阻挡层202以及第一隔离介质201，所得结构如图4所示。
在本实施方式中，采用深度反应离子刻蚀工艺来获得硅通孔结构，但是本发明不限定于此，可以选择干法刻蚀比如离子铣刻蚀、等离子刻蚀、反应离子刻蚀、深度反应离子刻蚀、激光烧蚀，或者通过使用蚀刻剂溶液的湿法刻蚀中的至少一种工艺。此外，在本实施方式中采用SiO2作为第一隔离介质，采用TaN作为第一铜扩散阻挡层，Co薄膜作为第一铜籽晶层，但是本发明不限定于此，可以选择SiO2、Si3N4、SiON、SiCOH、SiCOFH中的至少一种作为第一隔离介质；可以选择TaN、TiN、ZrN、MnSiO3中的至少一种作为第一铜扩散阻挡层；选择Cu、Ru、Co、RuCo、CuRu、CuCo中的至少一种作为第一铜籽晶层。第一隔离介质、第一铜扩散阻挡层和第一铜籽晶层的生长方式可以选择物理气相沉积、化学气相沉积、原子层沉积中的至少一种。
步骤S2：在硅片正面相邻的两个硅通孔之间刻蚀出硅纳米孔阵列并制备第一纳米电容。首先旋涂光刻胶并通过曝光和显影工艺定义出硅纳米孔的图形。紧跟着采用深度等离子体刻蚀(DRIE)工艺对硅片正面两个硅通孔结构之间的硅衬底200的区域进行刻蚀形成硅纳米孔阵列，所得结构如图5所示。其中，硅纳米孔的直径范围为0.5～1μm，深度范围为10～20μm；刻蚀硅衬底200的等离子体可以选择CF4、SF6中的至少一种。
然后采用化学气相沉积工艺在硅纳米孔表面沉积一层SiO2薄膜作为第二隔离介质205；随后采用物理气相沉积工艺在第二隔离介质205表面依次沉积一层TiN薄膜、一层Al2O3薄膜和一层TiN薄膜，分别作为第一底部金属电极层206、第一绝缘介质207和第一顶部金属电极层208，而且第一顶部金属电极层完全填充硅纳米孔，所得结构如图6所示。其中，第二隔离介质205的厚度范围为100～200nm，第一底部金属电极层206的厚度范围为50～150nm，第一绝缘介质207的厚度范围为10～50nm，第一顶部金属电极层208的厚度范围为100～300nm。
在本实施方式中，采用深度反应离子刻蚀工艺来获得硅通孔结构，但是本发明不限定于此，可以选择干法刻蚀比如离子铣刻蚀、等离子刻蚀、反应离子刻蚀、深度反应离子刻蚀、激光烧蚀，或者通过使用蚀刻剂溶液的湿法刻蚀中的至少一种工艺。此外，在本实施方式中采用SiO2作为第二隔离介质，采用TiN作为第一底部金属电极层和第一顶部金属电极层，Al2O3薄膜作为第一绝缘介质层，但是本发明不限定于此，可以选择SiO2、Si3N4、SiON、SiCOH、SiCOFH中的至少一种作为第二隔离介质；可以选择TaN、TiN、WN、MoN、Ni和Ru的至少一种作为第一底部金属电极层和第一顶部金属电极层；选择Al2O3、ZrO2、TiO2、HfO2、La2O3、HfZrO、HfAlO、HfTiO中的至少一种作为第一绝缘介质层。第二隔离介质、第一绝缘介质、第一底部金属电极层和第一顶部金属电极层的生长方式可以选择物理气相沉积、化学气相沉积、原子层沉积和脉冲激光沉积中的至少一种。
步骤S3：在顶部进行第二次布线使得左右硅通孔结构分别与第一纳米电容的顶部金属电极层和底部金属电极层电气连通，形成顶部金属接触。首先采用光刻和刻蚀工艺去除两侧硅通孔顶部的第一顶部金属电极层208、第一绝缘介质层207、第一底部金属电极层206和第二隔离介质205，从而露出硅通孔的顶部结构；接着采用光刻和刻蚀工艺去除第一个纳米电容右侧的部分第一顶部金属电极层208和部分第一绝缘介质层207，从而露出部分第一底部金属电极层206，所得结构如图7所示。
然后采用化学气相沉积工艺在上述结构的顶部沉积一层SiO2薄膜作为第二绝缘介质209，所得结构如图8所示。进一步采用光刻和刻蚀工艺在第二绝缘介质209表面刻蚀出沟槽结构，其中，第二绝缘介质209在左右两侧的硅通孔结构上表面形成第一沟槽结构和第四沟槽结构，而且该第一沟槽结构和第四沟槽结构的底部露出第一铜扩散阻挡层202、第一铜籽晶层203和第一铜金属层204；第二绝缘介质209在第一顶部金属电极层208表面形成第二沟槽结构，在第一底部金属电极层206表面形成第三沟槽结构，而且第二沟槽结构邻近第一沟槽结构，第三沟槽结构邻近第四沟槽结构，所得沟槽结构如图9所示。
进一步采用化学气相沉积工艺在沟槽结构表面依次沉积一层TaN薄膜和一层Co薄膜，分别作为第二铜扩散阻挡层210和第二铜籽晶层211，所得结构如图10所示。
紧跟着采用光刻和刻蚀工艺去除位于第一纳米电容上方第二绝缘介质209表面的第二铜籽晶层211和第二铜扩散阻挡层210，从而第二铜籽晶层211和第二铜扩散阻挡层210断裂为左右两个区域，所得结构如图11所示。
随后采用电镀工艺在第二铜籽晶层211表面电镀一层Cu材料，作为第二铜金属层212，所得结构如图12所示。
在本实施方式中采用SiO2作为第二绝缘介质，采用TaN作为第二铜扩散阻挡层，Co薄膜作为第二铜籽晶层，但是本发明不限定于此，可以选择SiO2、Si3N4、SiON、SiCOH、SiCOFH中的至少一种作为第二绝缘介质；可以选择TaN、TiN、ZrN、MnSiO3中的至少一种作为第二铜扩散阻挡层；选择Cu、Ru、Co、RuCo、CuRu、CuCo中的至少一种作为第二铜籽晶层。第二绝缘介质、第二铜扩散阻挡层和第二铜籽晶层的生长方式可以选择物理气相沉积、化学气相沉积、原子层沉积中的至少一种。
步骤S4：减薄硅片露出硅通孔结构的底部。首先采用机械磨削和化学机械抛光工艺减薄硅衬底200的底部，从而露出硅通孔结构的底部，而且硅衬底200的底部要低于第一纳米电容的第二隔离介质205的底部，所得结构如图13所示。
步骤S5：在硅片背面相邻的两个硅通孔之间刻蚀出硅纳米孔阵列并制备第二纳米电容。首先旋涂光刻胶并通过曝光和显影工艺定义出硅纳米孔的图形。紧跟着采用深度等离子体刻蚀(DRIE)工艺对硅片背面两个硅通孔结构之间的硅衬底200的区域进行刻蚀形成硅纳米孔阵列，所得结构如图14所示。其中，硅纳米孔的直径范围为0.5～1μm，深度范围为10～20μm；刻蚀硅衬底200的等离子体可以选择CF4、SF6中的至少一种。然后采用化学气相沉积工艺在硅纳米孔表面沉积一层SiO2薄膜作为第三隔离介质213；随后采用物理气相沉积工艺在第三隔离介质213表面依次沉积一层TiN薄膜、一层Al2O3薄膜和一层TiN薄膜，分别作为第二底部金属电极层214、第三绝缘介质215和第二顶部金属电极层216，而且第二顶部金属电极层完全填充硅纳米孔，所得结构如图15所示。其中第三隔离介质213的厚度范围为100～200nm，第二底部金属电极层214的厚度范围为50～150nm，第三绝缘介质215的厚度范围为10～50nm，第二顶部金属电极层216的厚度范围为100～300nm。
在本实施方式中，采用深度反应离子刻蚀工艺来获得硅通孔结构，但是本发明不限定于此，可以选择干法刻蚀比如离子铣刻蚀、等离子刻蚀、反应离子刻蚀、深度反应离子刻蚀、激光烧蚀，或者通过使用蚀刻剂溶液的湿法刻蚀中的至少一种工艺。此外，在本实施方式中采用SiO2作为第三隔离介质，采用TiN作为第二底部金属电极层和第二顶部金属电极层，Al2O3薄膜作为第三绝缘介质层，但是本发明不限定于此，可以选择SiO2、Si3N4、SiON、SiCOH、SiCOFH中的至少一种作为第三隔离介质；可以选择TaN、TiN、WN、MoN、Ni和Ru的至少一种作为第二底部和第二顶部金属电极层；选择Al2O3、ZrO2、TiO2、HfO2、La2O3、HfZrO、HfAlO、HfTiO中的至少一种作为第三绝缘介质层。第三隔离介质、第三绝缘介质、第二底部金属电极层和第二顶部金属电极层的生长方式可以选择物理气相沉积、化学气相沉积、原子层沉积和脉冲激光沉积中的至少一种。
步骤S6：在底部进行第三次布线使得左右硅通孔结构分别与第二纳米电容的上下电极电气连通，形成底部金属接触。首先采用光刻和刻蚀工艺去除两侧硅通孔底部的第二顶部金属电极层216、第三绝缘介质层215、第二底部金属电极层214和第三隔离介质213，从而露出硅通孔的底部结构；接着采用光刻和刻蚀工艺去除第二纳米电容右侧的部分第二顶部金属电极层216和部分第三绝缘介质层215，从而露出部分第二底部金属电极层214，所得结构如图16所示。
然后采用化学气相沉积工艺在上述结构的表面沉积一层SiO2薄膜作为第四绝缘介质217，所得结构如图17所示。
进一步采用光刻和刻蚀工艺在第四绝缘介质217表面刻蚀出沟槽结构，其中第四绝缘介质217在左右两侧的硅通孔结构上表面形成第五沟槽结构和第八沟槽结构，而且该第五沟槽结构和第八沟槽结构的底部露出第一铜扩散阻挡层202、第一铜籽晶层203和第一铜金属层204；第四绝缘介质217在第二顶部金属电极层216表面形成第六沟槽结构，在第二底部金属电极层214表面形成第七沟槽结构，而且第五沟槽结构邻近第六沟槽结构，第七沟槽结构邻近第八沟槽结构，所得沟槽结构如图18所示。
进一步采用化学气相沉积工艺在沟槽结构表面依次沉积一层TaN薄膜和一层Co薄膜，分别作为第三铜扩散阻挡层218和第三铜籽晶层219，所得结构如图19所示。
紧跟着采用光刻和刻蚀工艺去除位于第二纳米电容上方第四绝缘介质217表面的第三铜籽晶层219和第三铜扩散阻挡层218，从而第三铜籽晶层219和第三铜扩散阻挡层218断裂为左右两个区域，所得结构如图20所示。
随后采用电镀工艺在第三铜籽晶层219表面电镀一层Cu材料，作为第三铜金属层220，所得结构如图21所示。在本实施方式中采用SiO2作为第四绝缘介质，采用TaN作为第三铜扩散阻挡层，Co薄膜作为第三铜籽晶层，但是本发明不限定于此，可以选择SiO2、Si3N4、SiON、SiCOH、SiCOFH中的至少一种作为第四绝缘介质；可以选择TaN、TiN、ZrN、MnSiO3中的至少一种作为第三铜扩散阻挡层；选择Cu、Ru、Co、RuCo、CuRu、CuCo中的至少一种作为第三铜籽晶层。第四绝缘介质、第三铜扩散阻挡层和第三铜籽晶层的生长方式可以选择物理气相沉积、化学气相沉积、原子层沉积中的至少一种。
硅片正面和背面两个纳米电容的顶部金属电极层通过左侧硅通孔电气连通，底部金属电极层通过右侧硅通孔电气连通；也就是说硅片正面和背面两个纳米电容是并联的。在本实施方式中将硅片正面和背面两个纳米电容通过硅通孔垂直并联到一起，但是本发明不限定于此，也可以将更多个上述结构通过无源转接板实现垂直堆叠，从而进一步增加电容密度。
图21是本发明的一种硅基纳米电容三维集成结构的示意图。如图21所示，该纳米电容三维集成结构包括：
贯穿硅衬底200的硅通孔结构，分别位于硅基纳米电容三维集成结构的左右两侧。其中，第一隔离介质201覆盖硅通孔的侧壁；第一铜扩散阻挡层202覆盖第一隔离介质201的侧壁；第一铜籽晶层203覆盖第一铜扩散阻挡层202的侧壁；第一铜金属层204覆盖第一铜籽晶层203的侧壁，并完全填充硅通孔。
第一纳米电容，位于两个硅通孔结构之间的顶部区域。其中，第一纳米电容的基本骨架是通过刻蚀硅衬底200正面区域所形成的硅纳米孔阵列；第二隔离介质205覆盖硅纳米孔表面；第一底部金属电极层206覆盖第二隔离介质205表面；第一绝缘介质207覆盖第一底部金属电极层206表面；第一顶部金属电极层208覆盖第一绝缘介质207表面，并完全填充硅纳米孔。此外，在靠近右边硅通孔的部分区域，第一底部金属电极层206暴露出来，没有被第一绝缘介质207所覆盖。
顶部金属接触，其中第二绝缘介质209在左右两侧的硅通孔结构上表面形成第一沟槽结构和第四沟槽结构，而且该第一沟槽结构和第四沟槽结构的底部露出第一铜扩散阻挡层202、第一铜籽晶层203和第一铜金属层204；第二绝缘介质209在第一顶部金属电极层208表面形成第二沟槽结构，在第一底部金属电极层206表面形成第三沟槽结构，而且第二沟槽结构邻近第一沟槽结构，第三沟槽结构邻近第四沟槽结构。第二铜扩散阻挡层210覆盖四个沟槽的表面，并在中间区域断裂不相连接；第二铜籽晶层211覆盖第二铜扩散阻挡层210表面；第二铜金属层212覆盖第二铜籽晶层211表面。
第二纳米电容，位于两个硅通孔结构之间的底部区域。其中，第二纳米电容的基本骨架是通过刻蚀硅衬底200背面区域所形成的硅纳米孔阵列；第三隔离介质213覆盖硅纳米孔表面；第二底部金属电极层214覆盖第三隔离介质213表面；第三绝缘介质215覆盖第二底部金属电极层214表面；第二顶部金属电极层216覆盖第三绝缘介质215表面，并完全填充硅纳米孔。此外，在靠近右边硅通孔的部分区域，第二底部金属电极层214暴露出来，没有被第三绝缘介质215所覆盖。
底部金属接触。其中第四绝缘介质217在左右两侧的硅通孔结构上表面形成第五沟槽结构和第八沟槽结构，而且该第五沟槽结构和第八沟槽结构的底部露出第一铜扩散阻挡层202、第一铜籽晶层203和第一铜金属层204；第四绝缘介质217在第二顶部金属电极层216表面形成第六沟槽结构，在第二底部金属电极层214表面形成第七沟槽结构，而且第六沟槽结构邻近第五沟槽结构，第七沟槽结构邻近第八沟槽结构。第三铜扩散阻挡层218覆盖四个沟槽的表面，并在中间区域断裂不相连接；第三铜籽晶层219覆盖第三铜扩散阻挡层218表面；第三铜金属层220覆盖第三铜籽晶层219表面。
硅片正面和背面两个纳米电容的顶部金属电极层通过左侧硅通孔电气连通，底部金属电极层通过右侧硅通孔电气连通；也就是说硅片正面和背面两个纳米电容是并联的。在本实施方式中将硅片正面和背面两个纳米电容通过硅通孔垂直并联到一起，但是本发明不限定于此，也可以将更多个上述结构通过无源转接板实现垂直堆叠，从而进一步增加电容密度。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。
Claims (9)
1.一种硅基纳米电容三维集成结构，其特征在于，
包括：
贯穿硅衬底(200)的硅通孔结构，分别位于硅基纳米电容三维集成结构的左右两侧，其中，第一隔离介质(201)覆盖硅通孔的侧壁；第一铜扩散阻挡层(202)覆盖所述第一隔离介质(201)的侧壁；第一铜籽晶层(203)覆盖所述第一铜扩散阻挡层(202)的侧壁；第一铜金属层(204)覆盖所述第一铜籽晶层(203)的侧壁，并完全填充硅通孔；
第一纳米电容，位于两个硅通孔结构之间的所述硅衬底(200)的顶部区域，其中，第一纳米电容的基本骨架是通过刻蚀所述硅衬底(200)正面区域所形成的硅纳米孔阵列；第二隔离介质(205)覆盖硅纳米孔表面；第一底部金属电极层(206)覆盖所述第二隔离介质(205)表面；第一绝缘介质(207)覆盖所述第一底部金属电极层(206)表面，并在一侧形成开口；第一顶部金属电极层(208)覆盖所述第一绝缘介质(207)表面，并完全填充硅纳米孔；
顶部金属接触，包括由第二绝缘介质(209)形成的第一沟槽结构、第二沟槽结构、第三沟槽结构和第四沟槽结构，第二沟槽结构邻近第一沟槽结构，第三沟槽结构邻近第四沟槽结构，其中，所述第一沟槽结构和所述第四沟槽结构形成在左右两侧的硅通孔结构上表面，底部露出所述第一铜扩散阻挡层(202)、所述第一铜籽晶层(203)和所述第一铜金属层(204)；第二沟槽结构形成在所述第一顶部金属电极层(208)表面，第三沟槽结构形成在所述第一底部金属电极层(206)表面；中间区域的所述第二绝缘介质(209)覆盖所述第一顶部金属电极层(208)表面并在所述开口处与所述第一底部金属电极层(206)表面相接触；第二铜扩散阻挡层(210)覆盖四个沟槽的表面，并在中间区域断裂不相连接；第二铜籽晶层(211)覆盖所述第二铜扩散阻挡层(210)表面；第二铜金属层(212)覆盖所述第二铜籽晶层(211)表面；
第二纳米电容，位于两个硅通孔结构之间的硅衬底(200)的底部区域，其中，第二纳米电容的基本骨架是通过刻蚀硅衬底(200)背面区域所形成的硅纳米孔阵列；第三隔离介质(213)覆盖硅纳米孔表面；第二底部金属电极层(214)覆盖所述第三隔离介质(213)表面；第三绝缘介质(215)覆盖所述第二底部金属电极层(214)表面，并在一侧形成第二开口；第二顶部金属电极层(216)覆盖所述第三绝缘介质(215)表面，并完全填充硅纳米孔；
底部金属接触，包括由第四绝缘介质(217)形成的第五沟槽结构、第六沟槽结构、第七沟槽结构和第八沟槽结构，第六沟槽结构邻近第五沟槽结构，第七沟槽结构邻近第八沟槽结构，其中，所述第五沟槽结构和所述第八沟槽结构形成在左右两侧的硅通孔结构下表面，顶部露出所述第一铜扩散阻挡层(202)、所述第一铜籽晶层(203)和所述第一铜金属层(204)；第六沟槽结构形成在所述第二顶部金属电极层(216)表面形成，第七沟槽结构形成在所述第二底部金属电极层(214)表面；中间区域的所述第四绝缘介质(217)覆盖所述第二顶部金属电极层(216)表面并在所述第二开口处与所述第二底部金属电极层(214)表面相接触；第三铜扩散阻挡层(218)覆盖四个沟槽的表面，并在中间区域断裂不相连接；第三铜籽晶层(219)覆盖所述第三铜扩散阻挡层(218)表面；第三铜金属层(220)覆盖所述第三铜籽晶层(219)表面；
所述第一纳米电容的第一顶部金属电极层(208)和所述第二纳米电容的第二顶部金属电极层(216)通过一侧硅通孔电气连通，所述第一纳米电容的第一底部金属电极层(206)和所述第二纳米电容的第二底部金属电极层(214)通过另一侧硅通孔电气连通。
2.根据权利要求1所述的硅基纳米电容三维集成结构，其特征在于，
所述硅通孔的直径范围为5～10μm，深度范围为50～100μm。
3.根据权利要求1所述的硅基纳米电容三维集成结构，其特征在于，
所述硅纳米孔的直径范围为0.5～1μm，深度范围为10～20μm。
4.一种硅基纳米电容三维集成结构制备方法，其特征在于，
包括以下步骤：
在硅衬底(200)的两侧区域刻蚀出硅通孔，并在硅通孔内进行第一次布线，形成硅通孔结构；
在所述硅衬底(200)正面相邻的两个硅通孔结构之间刻蚀出硅纳米孔阵列，在硅纳米孔表面沉积第二隔离介质(205)、第一底部金属电极层(206)、第一绝缘介质(207)和第一顶部金属电极层(208)，且第一顶部金属电极层(208)完全填充硅纳米孔，获得第一纳米电容；
在顶部进行第二次布线使得两侧的所述硅通孔结构分别与所述第一纳米电容的所述第一顶部金属电极层(208)和所述第一底部金属电极层(206)电气连通，形成顶部金属接触；
减薄硅片露出硅通孔结构的底部；
在所述硅衬底(200)背面相邻的两个硅通孔结构之间刻蚀出硅纳米孔阵列，在硅纳米孔表面沉积第三隔离介质(213)、第二底部金属电极层(214)、第三绝缘介质(215)和第二顶部金属电极层(216)，且第二顶部金属电极层(216)完全填充硅纳米孔，获得第二纳米电容；
在底部进行第三次布线使得两侧的硅通孔结构分别与所述第二纳米电容的第二顶部金属电极层(206)和第二底部金属电极层(214)电气连通，形成底部金属接触。
5.根据权利要求4所述的硅基纳米电容三维集成结构制备方法，其特征在于，
在硅通孔内进行第一次布线的步骤具体包括：
在硅通孔表面沉积第一隔离介质(201)，第一铜扩散阻挡层(202)和第一铜籽晶层(203)；
在所述第一铜籽晶层(203)表面电镀第一铜金属层(204)，使之完全填充硅通孔；
采用化学机械抛光工艺去除硅通孔顶部的所述第一铜金属层(204)、所述第一铜籽晶层(203)、所述第一铜扩散阻挡层(202)以及所述第一隔离介质(201)。
6.根据权利要求5所述的硅基纳米电容三维集成结构制备方法，其特征在于，
顶部金属接触的步骤具体包括：
采用光刻和刻蚀工艺去除两侧硅通孔顶部的所述第一顶部金属电极层(208)、所述第一绝缘介质层(207)、所述第一底部金属电极层(206)和所述第二隔离介质(205)，从而露出硅通孔结构的顶部；
采用光刻和刻蚀工艺去除所述第一纳米电容一侧的部分所述第一顶部金属电极层(208)和部分所述第一绝缘介质层(207)，从而露出部分所述第一底部金属电极层(206)；
形成第二绝缘介质(209)，采用光刻和刻蚀工艺在所述第二绝缘介质(209)表面刻蚀出沟槽结构，其中，所述第二绝缘介质(209)在左右两侧的硅通孔结构上表面形成第一沟槽结构和第四沟槽结构，所述第一沟槽结构和所述第四沟槽结构的底部露出所述第一铜扩散阻挡层(202)、所述第一铜籽晶层(203)和所述第一铜金属层(204)；所述第二绝缘介质(209)在所述第一顶部金属电极层(208)表面形成第二沟槽结构，在所述第一底部金属电极层(206)表面形成第三沟槽结构，所述第二沟槽结构邻近所述第一沟槽结构，所述第三沟槽结构邻近所述第四沟槽结构；
在沟槽结构表面依次沉积第二铜扩散阻挡层(210)和第二铜籽晶层(211)；采用光刻和刻蚀工艺去除位于所述第一纳米电容上方所述第二绝缘介质(209)表面的所述第二铜籽晶层(211)和所述第二铜扩散阻挡层(210)，从而所述第二铜籽晶层(211)和所述第二铜扩散阻挡层(210)断裂为左右两个区域；采用电镀工艺在所述第二铜籽晶层(211)表面电镀第二铜金属层(212)。
7.根据权利要求5所述的硅基纳米电容三维集成结构制备方法，其特征在于，
所述形成底部金属接触的步骤具体包括：
采用光刻和刻蚀工艺去除两侧硅通孔底部的所述第二顶部金属电极层(216)、所述第三绝缘介质层(215)、所述第二底部金属电极层(214)和所述第三隔离介质(213)，从而露出硅通孔结构的底部；
采用光刻和刻蚀工艺去除所述第二纳米电容右侧的部分所述第二顶部金属电极层(216)和部分所述第三绝缘介质层(215)，从而露出部分所述第二底部金属电极层(214)；
形成第四绝缘介质(217)，采用光刻和刻蚀工艺在所述第四绝缘介质(217)表面刻蚀出沟槽结构，其中所述第四绝缘介质(217)在左右两侧的硅通孔结构上表面形成第五沟槽结构和第八沟槽结构，而且所述第五沟槽结构和所述第八沟槽结构的底部露出所述第一铜扩散阻挡层(202)、所述第一铜籽晶层(203)和所述第一铜金属层(204)；所述第四绝缘介质(217)在所述第二顶部金属电极层(216)表面形成第六沟槽结构，在所述第二底部金属电极层(214)表面形成第七沟槽结构，而且所述第五沟槽结构邻近所述第六沟槽结构，所述第七沟槽结构邻近所述第八沟槽结构；
在沟槽结构表面依次形成第三铜扩散阻挡层(218)和第三铜籽晶层(219)；采用光刻和刻蚀工艺去除位于所述第二纳米电容上方第四绝缘介质(217)表面的所述第三铜籽晶层(219)和所述第三铜扩散阻挡层(218)，从而所述第三铜籽晶层(219)和所述第三铜扩散阻挡层(218)断裂为左右两个区域；采用电镀工艺在所述第三铜籽晶层(219)表面电镀第三铜金属层(220)。
8.根据权利要求4所述的硅基纳米电容三维集成结构制备方法，其特征在于，
所述硅通孔的直径范围为5～10μm，深度范围为50～100μm。
9.根据权利要求4所述的硅基纳米电容三维集成结构制备方法，其特征在于，
所述硅纳米孔的直径范围为0.5～1μm，深度范围为10～20μm。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010825837.5A CN112151535B (zh) | 2020-08-17 | 2020-08-17 | 一种硅基纳米电容三维集成结构及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010825837.5A CN112151535B (zh) | 2020-08-17 | 2020-08-17 | 一种硅基纳米电容三维集成结构及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112151535A CN112151535A (zh) | 2020-12-29 |
| CN112151535B true CN112151535B (zh) | 2022-04-26 |
Family
ID=73887545
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010825837.5A Active CN112151535B (zh) | 2020-08-17 | 2020-08-17 | 一种硅基纳米电容三维集成结构及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112151535B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114188480A (zh) * | 2020-09-14 | 2022-03-15 | 安徽寒武纪信息科技有限公司 | 一种电容器结构及其形成电容器结构的方法 |
| US11869988B2 (en) * | 2021-08-26 | 2024-01-09 | Taiwan Semiconductor Manufacturing Company, Ltd. | Double-sided stacked DTC structure |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102103979A (zh) * | 2009-12-16 | 2011-06-22 | 中国科学院微电子研究所 | 一种制作利用硅通孔构成的三维硅基无源电路的方法 |
| CN103500729A (zh) * | 2013-10-18 | 2014-01-08 | 中国科学院上海微系统与信息技术研究所 | 硅转接板结构及其圆片级制作方法 |
| CN111293078A (zh) * | 2020-03-17 | 2020-06-16 | 浙江大学 | 一种转接板正反两面空腔嵌入芯片的方法 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6794262B2 (en) * | 2002-09-23 | 2004-09-21 | Infineon Technologies Ag | MIM capacitor structures and fabrication methods in dual-damascene structures |
| CN101946304B (zh) * | 2008-02-20 | 2013-06-05 | Nxp股份有限公司 | 包括在衬底的两个面上形成的平面形状电容器的超高密度容量 |
| US7943473B2 (en) * | 2009-01-13 | 2011-05-17 | Maxim Integrated Products, Inc. | Minimum cost method for forming high density passive capacitors for replacement of discrete board capacitors using a minimum cost 3D wafer-to-wafer modular integration scheme |
| JP5141740B2 (ja) * | 2010-10-04 | 2013-02-13 | 株式会社デンソー | 半導体装置およびその製造方法 |
| KR102114340B1 (ko) * | 2013-07-25 | 2020-05-22 | 삼성전자주식회사 | Ｔｓｖ 구조 및 디커플링 커패시터를 구비한 집적회로 소자 및 그 제조 방법 |
| EP2924730A1 (en) * | 2014-03-25 | 2015-09-30 | Ipdia | Capacitor structure |
| US9647057B2 (en) * | 2015-10-08 | 2017-05-09 | Ipdia | Capacitor 3D-cell and 3D-capacitor structure |
| WO2018174191A1 (ja) * | 2017-03-24 | 2018-09-27 | 株式会社村田製作所 | キャパシタ |
| EP3627558B1 (en) * | 2018-08-08 | 2021-06-23 | Shenzhen Weitongbo Technology Co., Ltd. | Double-sided capacitor and manufacturing method therefor |
| CN110785840A (zh) * | 2019-09-17 | 2020-02-11 | 深圳市汇顶科技股份有限公司 | 电容器及其制作方法 |
-
2020
- 2020-08-17 CN CN202010825837.5A patent/CN112151535B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102103979A (zh) * | 2009-12-16 | 2011-06-22 | 中国科学院微电子研究所 | 一种制作利用硅通孔构成的三维硅基无源电路的方法 |
| CN103500729A (zh) * | 2013-10-18 | 2014-01-08 | 中国科学院上海微系统与信息技术研究所 | 硅转接板结构及其圆片级制作方法 |
| CN111293078A (zh) * | 2020-03-17 | 2020-06-16 | 浙江大学 | 一种转接板正反两面空腔嵌入芯片的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112151535A (zh) | 2020-12-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN112018096B (zh) | 一种用于能量缓冲的纳米电容三维集成系统及其制备方法 | |
| CN112018070B (zh) | 一种纳米电容三维集成结构及其制备方法 | |
| CN104025225B (zh) | 储能结构、制造用于储能结构的支承结构的方法及包含储能结构的微电子组件和系统 | |
| CN112151538B (zh) | 一种纳米电容三维集成结构及其制造方法 | |
| CN112151535B (zh) | 一种硅基纳米电容三维集成结构及其制备方法 | |
| CN106796845A (zh) | 集成超级电容器 | |
| CN112151536B (zh) | 一种纳米电容三维集成结构及其制备方法 | |
| TWI493580B (zh) | 儲能裝置及其製造方法，及包含儲能裝置的行動電子裝置 | |
| CN112151537B (zh) | 一种高能量密度纳米电容三维集成结构及其制备方法 | |
| CN112908992B (zh) | 三维集成结构及其制造方法 | |
| CN112652620B (zh) | 三维集成结构及其制造方法 | |
| CN112151539B (zh) | 一种高存储容量纳米电容三维集成结构及其制备方法 | |
| CN113035812B (zh) | 三维集成结构及其制造方法 | |
| CN112201655B (zh) | 一种纳米电容三维集成结构及其制作方法 | |
| CN112466842B (zh) | 一种多功能tsv结构及其制备方法 | |
| CN111882017A (zh) | 一种rfid芯片与超级电容三维集成系统及其制备方法 | |
| CN112071974A (zh) | 一种三维集成系统及制备方法 | |
| CN112908991B (zh) | 三维集成结构及其制造方法 | |
| CN112908990B (zh) | 三维集成结构及其制造方法 | |
| CN112071935B (zh) | 一种基于太阳能的三维集成系统及制备方法 | |
| CN112652621B (zh) | 三维集成结构及其制造方法 | |
| CN112670285A (zh) | 三维集成结构及其制备方法 | |
| CN112466841B (zh) | 一种内嵌电容器的tsv结构及其制备方法 | |
| CN112186055B (zh) | 一种组合式太阳能三维集成系统及其制备方法 | |
| CN112908993A (zh) | 三维集成结构及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |