CN111882017A - 一种rfid芯片与超级电容三维集成系统及其制备方法 - Google Patents
一种rfid芯片与超级电容三维集成系统及其制备方法 Download PDFInfo
- Publication number
- CN111882017A CN111882017A CN202010618775.0A CN202010618775A CN111882017A CN 111882017 A CN111882017 A CN 111882017A CN 202010618775 A CN202010618775 A CN 202010618775A CN 111882017 A CN111882017 A CN 111882017A
- Authority
- CN
- China
- Prior art keywords
- silicon
- rfid chip
- super capacitor
- copper
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 112
- 238000002360 preparation method Methods 0.000 title abstract description 7
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 127
- 239000010703 silicon Substances 0.000 claims abstract description 127
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 117
- 239000000758 substrate Substances 0.000 claims abstract description 59
- 239000010949 copper Substances 0.000 claims description 135
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 123
- 229910052802 copper Inorganic materials 0.000 claims description 123
- 238000009792 diffusion process Methods 0.000 claims description 51
- 230000004888 barrier function Effects 0.000 claims description 47
- 238000000034 method Methods 0.000 claims description 42
- 239000010408 film Substances 0.000 claims description 37
- 239000000463 material Substances 0.000 claims description 32
- 238000005530 etching Methods 0.000 claims description 30
- 238000003475 lamination Methods 0.000 claims description 20
- 238000001259 photo etching Methods 0.000 claims description 16
- JKQOBWVOAYFWKG-UHFFFAOYSA-N molybdenum trioxide Chemical compound O=[Mo](=O)=O JKQOBWVOAYFWKG-UHFFFAOYSA-N 0.000 claims description 12
- 230000010354 integration Effects 0.000 claims description 11
- WOCIAKWEIIZHES-UHFFFAOYSA-N ruthenium(iv) oxide Chemical compound O=[Ru]=O WOCIAKWEIIZHES-UHFFFAOYSA-N 0.000 claims description 10
- 238000009713 electroplating Methods 0.000 claims description 7
- 239000007784 solid electrolyte Substances 0.000 claims description 7
- XOLBLPGZBRYERU-UHFFFAOYSA-N SnO2 Inorganic materials O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 claims description 6
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(III) oxide Inorganic materials [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 claims description 6
- 238000007517 polishing process Methods 0.000 claims description 4
- 239000000126 substance Substances 0.000 claims description 4
- 239000010409 thin film Substances 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims description 2
- 238000011049 filling Methods 0.000 claims description 2
- 239000013078 crystal Substances 0.000 description 11
- KWYUFKZDYYNOTN-UHFFFAOYSA-M Potassium hydroxide Chemical compound [OH-].[K+] KWYUFKZDYYNOTN-UHFFFAOYSA-M 0.000 description 10
- 238000004806 packaging method and process Methods 0.000 description 8
- 239000004372 Polyvinyl alcohol Substances 0.000 description 7
- 229920002451 polyvinyl alcohol Polymers 0.000 description 7
- 238000005229 chemical vapour deposition Methods 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- 230000005540 biological transmission Effects 0.000 description 4
- 238000000708 deep reactive-ion etching Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- 238000005240 physical vapour deposition Methods 0.000 description 4
- 238000004891 communication Methods 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 239000002904 solvent Substances 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- 238000000231 atomic layer deposition Methods 0.000 description 1
- 230000002457 bidirectional effect Effects 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000000608 laser ablation Methods 0.000 description 1
- 230000005577 local transmission Effects 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 229910052883 rhodonite Inorganic materials 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
- G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
- G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
- G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
- G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
- G06K19/0772—Physical layout of the record carrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G11/00—Hybrid capacitors, i.e. capacitors having different positive and negative electrodes; Electric double-layer [EDL] capacitors; Processes for the manufacture thereof or of parts thereof
- H01G11/08—Structural combinations, e.g. assembly or connection, of hybrid or EDL capacitors with other electric components, at least one hybrid or EDL capacitor being the main component
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y40/00—Manufacture or treatment of nanostructures
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
- G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
- G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
- G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
- G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
- G06K19/07743—External electrical contacts
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
- G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
- G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
- G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
- G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
- G06K19/07745—Mounting details of integrated circuit chips
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G11/00—Hybrid capacitors, i.e. capacitors having different positive and negative electrodes; Electric double-layer [EDL] capacitors; Processes for the manufacture thereof or of parts thereof
- H01G11/84—Processes for the manufacture of hybrid or EDL capacitors, or components thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/33—Thin- or thick-film capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
- Y02E60/13—Energy storage using capacitors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Nanotechnology (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Crystallography & Structural Chemistry (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明公开一种RFID芯片与超级电容三维集成系统及其制备方法。该RFID芯片与超级电容三维集成系统包括：硅衬底(200)；RFID芯片(201)，其位于所述硅衬底(200)正面；超级电容，其位于所述硅衬底(200)背面，位置与所述RFID芯片(201)相对应，但不相互接触；硅通孔结构，其贯穿所述硅衬底(200)，位于所述RFID芯片(201)的两侧；其中，所述RFID芯片(201)的芯片正电极(2021)和芯片负电极(2022)分别通过两侧的所述硅通孔结构与所述超级电容的电容接触正电极(2131)和电容接触负电极(2132)电气连通；封装基板218，其与所述电容接触正电极(2131)和所述电容接触负电极(2132)电气连接。
Description
技术领域
本发明属于集成电路封装领域，具体涉及一种RFID芯片与超级电容三维集成系统及其制备方法。
背景技术
射频识别技术(Radio Frequency Identification，RFID)，是自动识别技术的一种，通过无线射频方式进行非接触双向数据通信，利用无线射频方式对记录媒体(电子标签或射频卡)进行读写，从而达到识别目标和数据交换的目的，其被认为是21世纪最具发展潜力的信息技术之一。为了管理RFID芯片的睡眠模式，微型电池因其相对高的能量密度成为很好的选择。然而，考虑到对于数据传输有源模式的能量管理，微型电池在功率密度和循环寿命方面存在缺陷。相反，超级电容因具有高功率密度和循环寿命，可以保证数据的高速和稳定传输。传统地，可以将超级电容和RFID芯片置于同一块封装基板上，通过金属引线键合的方式将超级电容和RFID芯片电气连通。然而这种封装模式，不仅会占用大量的基板面积，影响封装密度；还会因为采用较长的金属引线降低数据传输速度以及能量供应效率。因此，为了缩小RFID芯片的尺寸和保证能量的局部传输，有必要采用与CMOS兼容的工艺，将超级电容与RFID芯片集成到同一个晶圆上。
发明内容
为了解决上述问题，本发明公开一种RFID芯片与超级电容三维集成系统，包括：硅衬底；RFID芯片，其位于所述硅衬底正面；超级电容，其位于所述硅衬底背面，位置与所述RFID芯片相对应，但不相互接触；硅通孔结构，其贯穿所述硅衬底，位于所述RFID芯片的两侧；其中，所述RFID芯片的芯片正电极和芯片负电极分别通过两侧的所述硅通孔结构与所述超级电容的电容接触正电极和电容接触负电极电气连通；封装基板，其与所述电容接触正电极和所述电容接触负电极电气连接。
本发明的RFID芯片与超级电容三维集成系统中，优选为，所述硅通孔结构，包括：硅通孔；第一绝缘介质、第一铜扩散阻挡层和导电铜柱，其中，所述第一绝缘介质覆盖所述硅通孔的侧壁和除所述RFID芯片表面外的硅衬底的上表面；所述第一铜扩散阻挡层覆盖所述第一绝缘介质；所述导电铜柱覆盖两侧的所述第一铜扩散层，且完全填充所述硅通孔，其顶部与所述第一铜扩散阻挡层的顶部齐平；第三绝缘介质、铜扩散阻挡层/籽晶层叠层和铜薄膜，其中，所述第三绝缘介质在所述导电铜柱、所述芯片正电极和所述芯片负电极的表面形成开口；所述铜扩散阻挡层/籽晶层叠层分别覆盖芯片正电极及其左侧区域表面，和芯片负电极及其右侧区域表面；铜薄膜分别覆盖两侧的铜扩散阻挡层/籽晶层叠层表面；左侧的铜扩散阻挡层/籽晶层叠层和铜薄膜电气连接左侧的导电铜柱和芯片正电极；右侧的铜扩散阻挡层/籽晶层叠层和铜薄膜电气连接右侧的导电铜柱和芯片负电极。
本发明的RFID芯片与超级电容三维集成系统中，优选为，所述超级电容，包括：硅纳米孔结构；第二绝缘介质，其覆盖所述硅纳米孔结构表面；集流体，其覆盖所述第二绝缘介质表面；赝电容材料，其覆盖所述集流体表面；固态电解质，其覆盖所述赝电容材料表面，且完全填充硅纳米孔；其中，集流体和赝电容材料在硅纳米孔结构的中间区域呈现断裂状态，使得超级电容分成两个电极区域；第二绝缘介质还覆盖除导电铜柱底部以外的硅衬底背面区域；两侧的集流体还覆盖导电铜柱底部区域；电容接触正电极和电容接触负电极，其分别位于两侧导电铜柱下方的集流体表面。
本发明的RFID芯片与超级电容三维集成系统中，优选为，所述集流体为TaN/Ru叠层、TaN/Co叠层、TaN/Ta/Cu叠层中的至少一种。
本发明的RFID芯片与超级电容三维集成系统中，优选为，所述赝电容材料为NiO、MnO、RuO2、In2O3、MoO3、V2O5、SnO2中的至少一种。
本发明还公开一种RFID芯片与超级电容三维集成系统制备方法，包括以下步骤：在硅衬底正面制备RFID芯片；减薄硅衬底，在硅衬底的背面形成刻蚀终止层和铜籽晶层；在RFID芯片的两侧刻蚀出硅通孔，并在硅通孔内进行第一次布线，形成硅通孔结构；在硅衬底的背面制备超级电容；进行第二次布线使得所述超级电容的电容接触正电极和电容接触负电极分别通过两侧的所述硅通孔结构与所述RFID芯片的正电极和负电极电气连通；将所述电容接触正电极和所述电容接触负电极与封装基板电气连接。
本发明的RFID芯片与超级电容三维集成系统制备方法中，优选为，在硅通孔内进行第一次布线的步骤具体包括：在硅通孔表面形成第一绝缘介质，光刻、刻蚀去除硅通孔底部的第一绝缘介质；形成第一铜扩散阻挡层，光刻、刻蚀去除硅通孔底部的第一铜扩散阻挡层；光刻、刻蚀去除硅通孔底部的刻蚀终止层，使籽晶层暴露；在所述籽晶层表面电镀铜，使之完全填充硅通孔，且顶部与所述第一铜扩散阻挡层顶部齐平，作为导电铜柱；化学机械抛光工艺去除硅衬底底部的籽晶层、刻蚀终止层和部分导电铜柱。
本发明的RFID芯片与超级电容三维集成系统制备方法中，优选为，所述制备超级电容的步骤具体包括；在硅衬底背面光刻、刻蚀形成硅纳米孔；在所述硅纳米孔内形成第二绝缘介质；光刻、刻蚀去除导电铜柱底部的第二绝缘介质；沉积形成超级电容的集流体和赝电容材料；光刻和刻蚀工艺去除硅纳米孔中间区域的赝电容材料和集流体，以及硅通孔底部的赝电容材料，形成两个不相连通的区域；在导电铜柱的正下方，集流体的表面形成超级电容的电容接触正电极和电容接触负电极。
本发明的RFID芯片与超级电容三维集成系统制备方法中，优选为，进行第二次布线的步骤具体包括：在硅衬底正面形成第三绝缘介质；光刻、刻蚀去除导电铜柱、芯片正电极和芯片负电极表面的第三绝缘介质；形成铜扩散阻挡层/籽晶层叠层，电镀铜薄膜；去除芯片正电极和负电极之间的铜薄膜以及铜扩散阻挡层/籽晶层叠层。
本发明的RFID芯片与超级电容三维集成系统制备方法中，优选为，所述集流体为TaN/Ru叠层、TaN/Co叠层、TaN/Ta/Cu叠层中的至少一种；所述赝电容材料为NiO、MnO、RuO2、In2O3、MoO3、V2O5、SnO2中的至少一种。
本发明通过将RFID芯片和超级电容集成在同一块晶圆的正反面，并利用硅通孔将RFID芯片和超级电容电气连通，有效缩小RFID芯片和超级电容整体所占据的面积，提高了RFID芯片的数据传输速度以及超级电容的能量供应效率。
附图说明
图1是本发明的RFID芯片与超级电容三维集成系统制备方法的流程图。
图2～图22是本发明的RFID芯片与超级电容三维集成系统制备方法的各步骤的结构示意图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，应当理解，此处所描述的具体实施例仅用以解释本发明，并不用于限定本发明。所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
在本发明的描述中，需要说明的是，术语“上”、“下”、“垂直”“水平”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性。
此外，在下文中描述了本发明的许多特定的细节，例如器件的结构、材料、尺寸、处理工艺和技术，以便更清楚地理解本发明。但正如本领域的技术人员能够理解的那样，可以不按照这些特定的细节来实现本发明。除非在下文中特别指出，器件中的各个部分可以由本领域的技术人员公知的材料构成，或者可以采用将来开发的具有类似功能的材料。
以下结合附图1-22和实施例对本发明的技术方案做进一步的说明。图1是RFID芯片与超级电容三维集成系统制备方法的流程图，图2-22示出了RFID芯片与超级电容三维集成系统制备方法各步骤的结构示意图。如图1所示，具体制备步骤为：
在步骤S1中，在硅衬底正面制备RFID芯片。首先，在硅衬底200正面采用标准CMOS工艺制备出RFID芯片201。然后，在RFID芯片201表面分别引出芯片正电极2021和芯片负电极2022，所得结构如图2所示。
在步骤S2中，减薄硅片并在RFID芯片的两侧刻蚀出硅通孔。首先，用粘合剂在RFID芯片201的表面粘附一片陶瓷薄膜作为第一支撑载体203。然后，采用机械磨削和化学机械抛光的方法对硅衬底200进行减薄，所得结构如图3所示。
接着，采用物理气相沉积工艺在硅衬底200底部依次沉积一层Si3N4薄膜作为刻蚀终止层204以及一层Cu薄膜作为籽晶层205，所得结构如图4所示。其中，刻蚀终止层的厚度范围为200～300nm，籽晶层的厚度范围为10～30nm。
随后，旋涂光刻胶并通过曝光和显影工艺定义出硅通孔的位置。紧接着，采用深度等离子体刻蚀(DRIE)工艺对RFID芯片201两侧的硅衬底200进行刻蚀，直到接触刻蚀终止层Si3N4薄膜204。最后，在溶剂中溶解或灰化去除光刻胶，所得结构如图5所示。其中，刻蚀硅衬底200的等离子体可以选择CF4、SF6中的至少一种。在本实施方式中，采用深度反应离子刻蚀工艺来获得硅通孔，但是本发明不限定于此，可以选择干法刻蚀比如离子铣刻蚀、等离子刻蚀、反应离子刻蚀、深度反应离子刻蚀、激光烧蚀，或者通过使用蚀刻剂溶液的湿法刻蚀等工艺。
在步骤S3中，在硅通孔内进行第一次布线，形成硅通孔结构。首先，采用化学气相沉积方法在硅通孔表面沉积一层SiO2薄膜作为第一绝缘介质206。然后，采用光刻和刻蚀工艺去除沉积在硅通孔底部的第一绝缘介质206。接着，采用物理气相沉积方法在第一绝缘介质206表面生长一层TaN薄膜作为第一铜扩散阻挡层207。随后，采用光刻和刻蚀工艺去除沉积在硅通孔底部的第一铜扩散阻挡层207，所得结构如图6所示。紧接着，采用光刻和刻蚀工艺去除硅通孔底部的刻蚀终止层Si3N4薄膜204，所得结构如图7所示。进一步，以Cu薄膜205为籽晶层，采用电镀工艺在硅通孔内部电镀铜材料形成导电铜柱208，导电铜柱208完全填充硅通孔，而且导电铜柱208的顶部与第一铜扩散阻挡层207的顶部齐平，所得结构如图8所示。最后，采用化学机械抛光工艺去除硅衬底200背面的籽晶层205、刻蚀终止层204和部分导电铜柱208，所得结构如图9所示。在本实施方式中采用SiO2作为第一绝缘介质，采用TaN作为第一铜扩散阻挡层，但是本发明不限定于此，可以选择SiO2、Si3N4、SiON、SiCOH、SiCOFH中的至少一种作为第一绝缘介质；可以选择TaN、TiN、ZrN、MnSiO3中的至少一种作为第一铜扩散阻挡层。第一绝缘介质和第一铜扩散阻挡层的生长方式可以选择物理气相沉积、化学气相沉积、原子层沉积等。
在步骤S4中，在硅衬底的背面制备出超级电容。首先，在硅衬底200的背面旋涂光刻胶并通过曝光和显影工艺定义出硅纳米孔的图形；紧接着，采用深度等离子体刻蚀(DRIE)工艺对硅衬底200的背面进行刻蚀获得硅纳米孔结构，并在溶剂中溶解或灰化去除光刻胶，所得结构如图10所示。其中，硅纳米孔结构的底部与RFID芯片201的底部不接触。然后，采用化学气相沉积工艺在硅纳米孔内部和硅衬底背面生长一层SiO2薄膜作为第二绝缘介质209，所得结构如图11所示。接着，采用光刻和刻蚀工艺去除导电铜柱208底部的第二绝缘介质209，所得结构如图12所示。
进一步，采用化学气相沉积工艺在第二绝缘介质209以及导电铜柱208的底部依次沉积TaN薄膜、Ta薄膜和Cu薄膜形成TaN/Ta/Cu叠层作为超级电容的集流体210。随后，采用化学气相沉积工艺在集流体210的表面生长一层NiO薄膜作为赝电容材料211，所得结构如图13所示。
进一步，采用光刻和刻蚀工艺去除硅纳米孔结构中间区域的赝电容材料211和集流体210，以及硅通孔底部的赝电容材料211，所得结构如图14所示。由于硅纳米孔结构中间区域的赝电容材料211和集流体210被去除，导致赝电容材料和集流体所构成的电极分为左右两个不相连通的区域。之后，在硅纳米孔内部注入由聚丙烯醇(PVA)/氢氧化钾(KOH)所构成的固态电解质212，所得结构如图15所示。
最后，采用电镀工艺在位于导电铜柱208正下方的集流体210的表面电镀铜材料分别作为超级电容的电容接触正电极2131和电容接触负电极2132，所得结构如图16所示。在本实施方式中，采用SiO2薄膜作为第二绝缘介质，TaN/Ta/Cu叠层作为集流体，NiO薄膜作为赝电容材料，PVA/KOH作为固态电解质，但是本发明不限定于此，可以选择SiO2、Si3N4、SiON、SiCOH、SiCOFH中的至少一种作为第二绝缘介质，选择TaN/Ru叠层、TaN/Co叠层、TaN/Ta/Cu叠层中的至少一种作为集流体，选择NiO、MnO、RuO2、In2O3、MoO3、V2O5、SnO2中的至少一种作为赝电容材料，选择PVA/KOH或者PVA/H2SO4作为固态电解质。
在步骤S5中，进行第二次布线使得超级电容与RFID芯片的正负极分别电气连通。首先，用粘合剂在上述结构的背面粘附一片陶瓷薄膜作为第二支撑载体214。然后，去除第一支撑载体203，所得结构如图17所示。
接着，采用化学气相沉积工艺在上述结构的正面生长一层SiO2薄膜作为第三绝缘介质215，所得结构如图18所示。
紧接着，采用光刻和刻蚀工艺去除导电铜柱208、芯片正电极2021和芯片负电极2022表面的第三绝缘介质215，所得结构如图19所示。
随后，采用物理气相沉积工艺在上述结构的正面依次生长TaN薄膜和Ru薄膜，作为铜扩散阻挡层/籽晶层叠层216；进一步采用电镀工艺在铜扩散阻挡层/籽晶层叠层216表面电镀铜薄膜217，所得结构如图20所示。
接着，采用机械抛光工艺去除芯片正电极2021和负电极2022之间的铜薄膜217以及铜扩散阻挡层/籽晶层叠层216，所得结构如图21所示。
最后，去除第二支撑载体214，将RFID芯片/超级电容集成系统键合到封装基板218表面，并采用回填工艺在RFID芯片/超级电容集成系统与封装基板218之间填充环氧树脂219，所得结构如图22所示。在本实施方式中采用SiO2薄膜作为第三绝缘介质，采用TaN/Ru叠层作为铜扩散阻挡层/籽晶层叠层，但是本发明不限定于此，可以选择SiO2、Si3N4、SiON、SiCOH、SiCOFH中的至少一种作为第三绝缘介质，选择TaN/Ru叠层、TaN/Co叠层、TaN/Ta/Cu叠层中的至少一种作为铜扩散阻挡层/籽晶层叠层。左侧的铜扩散阻挡层/籽晶层叠层216和铜薄膜217电气连接左侧的硅通孔结构和芯片正电极2021；右侧的铜扩散阻挡层/籽晶层叠层216和铜薄膜217电气连接右侧的硅通孔结构和芯片负电极2022。从而芯片正电极2021通过左侧硅通孔结构与超级电容的电容接触正电极2131电气连通，芯片负电极2022通过右侧硅通孔结构与超级电容的电容接触负电极2132电气连通。
如图22所示，本发明的RFID芯片与超级电容三维集成系统，包括：
硅衬底200；RFID芯片201，其位于所述硅衬底200正面；超级电容，其位于所述硅衬底200背面的，位置与所述RFID芯片201相对应，但不相互接触；硅通孔结构，其贯穿所述硅衬底200，位于所述RFID芯片201的两侧；
其中，所述RFID芯片201的芯片正电极2021和芯片负电极2022分别通过两侧的硅通孔结构与所述超级电容的电容接触正电极2131和电容接触负电极2132电气连通；
封装基板218，其与所述电容接触正电极2131和所述电容接触负电极2132电气连接。
在一个优选实施例中，硅通孔结构包括：
硅通孔；
第一绝缘介质206、第一铜扩散阻挡层207和导电铜柱208，其中，第一绝缘介质206覆盖硅通孔的侧壁和硅衬底200的上表面，且在RFID芯片201表面没有覆盖；第一铜扩散阻挡层207覆盖第一绝缘介质206；导电铜柱208覆盖两侧的第一铜扩散层207，且完全填充硅通孔，其顶部与第一铜扩散阻挡层207的顶部齐平；
第三绝缘介质215、铜扩散阻挡层/籽晶层叠层216和铜薄膜217，其中，第三绝缘介质215在导电铜柱208、芯片正电极2021和芯片负电极2022的表面形成开口；两侧的铜扩散阻挡层/籽晶层叠层216分别覆盖芯片正电极2021及其左侧区域表面，和芯片负电极2022及其右侧区域表面；铜薄膜217分别覆盖两侧的铜扩散阻挡层/籽晶层叠层216表面；
其中，左侧的铜扩散阻挡层/籽晶层叠层216和铜薄膜217电气连接左侧的导电铜柱208和芯片正电极2021；右侧的铜扩散阻挡层/籽晶层叠层216和铜薄膜217电气连接右侧的导电铜柱208和芯片负电极2022。
在一个优选实施例中，超级电容包括：
硅纳米孔结构；第二绝缘介质209，其覆盖硅纳米孔结构表面；集流体210，其覆盖第二绝缘介质209表面；赝电容材料211，其覆盖集流体210表面；固态电解质212，其覆盖赝电容材料211表面，且完全填充硅纳米孔；
其中，集流体210和赝电容材料211在硅纳米孔结构的中间区域呈现断裂状态，使得超级电容分成两个电极区域；第二绝缘介质209还覆盖除导电铜柱208底部以外的硅衬底200背面区域；两侧的集流体210还覆盖导电铜柱208底部区域；
电容接触正电极2131和电容接触负电极2132，其分别位于两侧导电铜柱208下方的集流体210表面。
优选地，绝缘介质是SiO2、Si3N4、SiON、SiCOH、SiCOFH等。铜扩散阻挡层是TaN、TiN、ZrN、MnSiO3等。集流体是TaN/Ru叠层、TaN/Co叠层、TaN/Ta/Cu叠层等。赝电容材料是NiO、MnO、RuO2、In2O3、MoO3、V2O5、SnO2等。固态电解质是PVA/KOH、PVA/H2SO4等。
本发明将RFID芯片和超级电容集成在同一块晶圆的正反面，有利于缩小RFID芯片和超级电容整体所占据的面积，从而可以在封装基板上集成更多功能的电子设备。同时可以充分利用硅材料，减少成本。此外，利用硅通孔将RFID芯片和超级电容电气连通，可以将RFID芯片、超级电容以及封装基板之间的互连线缩减到最短，从而可以提高RFID芯片的数据传输速度以及超级电容的能量供应效率。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。
Claims (10)
1.一种RFID芯片与超级电容三维集成系统，其特征在于，
包括：
硅衬底(200)；
RFID芯片(201)，其位于所述硅衬底(200)正面；
超级电容，其位于所述硅衬底(200)背面，位置与所述RFID芯片(201)相对应，但不相互接触；
硅通孔结构，其贯穿所述硅衬底(200)，位于所述RFID芯片(201)的两侧；
其中，所述RFID芯片(201)的芯片正电极(2021)和芯片负电极(2022)分别通过两侧的所述硅通孔结构与所述超级电容的电容接触正电极(2131)和电容接触负电极(2132)电气连通；
封装基板218，其与所述电容接触正电极(2131)和所述电容接触负电极(2132)电气连接。
2.根据权利要求1所述的RFID芯片与超级电容三维集成系统，其特征在于，
所述硅通孔结构，包括：
硅通孔；
第一绝缘介质(206)、第一铜扩散阻挡层(207)和导电铜柱(208)，其中，所述第一绝缘介质(206)覆盖所述硅通孔的侧壁和所述硅衬底(200)的上表面，且在所述RFID芯片(201)表面没有覆盖；所述第一铜扩散阻挡层(207)覆盖所述第一绝缘介质(206)；所述导电铜柱(208)覆盖两侧的所述第一铜扩散层(207)，且完全填充所述硅通孔，其顶部与所述第一铜扩散阻挡层(207)的顶部齐平；
第三绝缘介质(215)、铜扩散阻挡层/籽晶层叠层(216)和铜薄膜(217)，其中，所述第三绝缘介质(215)在所述导电铜柱(208)、所述芯片正电极(2021)和所述芯片负电极(2022)的表面形成开口；所述铜扩散阻挡层/籽晶层叠层(216)分别覆盖芯片正电极(2021)及其左侧区域表面，和芯片负电极(2022)及其右侧区域表面；铜薄膜(217)分别覆盖两侧的铜扩散阻挡层/籽晶层叠层(216)表面；
左侧的铜扩散阻挡层/籽晶层叠层(216)和铜薄膜(217)电气连接左侧的导电铜柱(208)和芯片正电极(2021)；右侧的铜扩散阻挡层/籽晶层叠层(216)和铜薄膜(217)电气连接右侧的导电铜柱(208)和芯片负电极(2022)。
3.根据权利要求1所述的RFID芯片与超级电容三维集成系统，其特征在于，
所述超级电容，包括：
硅纳米孔结构；
第二绝缘介质(209)，其覆盖所述硅纳米孔结构表面；
集流体(210)，其覆盖所述第二绝缘介质(209)表面；
赝电容材料(211)，其覆盖所述集流体(210)表面；
固态电解质(212)，其覆盖所述赝电容材料(211)表面，且完全填充硅纳米孔；
其中，集流体(210)和赝电容材料(211)在硅纳米孔结构的中间区域呈现断裂状态，使得超级电容分成两个电极区域；第二绝缘介质(209)还覆盖除导电铜柱(208)底部以外的硅衬底(200)背面区域；两侧的集流体(210)还覆盖导电铜柱(208)底部区域；
电容接触正电极(2131)和电容接触负电极(2132)，其分别位于两侧导电铜柱(208)下方的集流体(210)表面。
4.根据权利要求1所述的RFID芯片与超级电容三维集成系统，其特征在于，
所述集流体(210)为TaN/Ru叠层、TaN/Co叠层、TaN/Ta/Cu叠层中的至少一种。
5.根据权利要求1所述的RFID芯片与超级电容三维集成系统，其特征在于，
所述赝电容材料(211)为NiO、MnO、RuO2、In2O3、MoO3、V2O5、SnO2中的至少一种。
6.一种RFID芯片与超级电容三维集成系统制备方法，其特征在于，
包括以下步骤：
在硅衬底(200)正面制备RFID芯片(201)；
减薄硅衬底(200)，在硅衬底(200)的背面形成刻蚀终止层204和铜籽晶层(205)；
在RFID芯片(201)的两侧刻蚀出硅通孔，并在硅通孔内进行第一次布线，形成硅通孔结构；
在硅衬底的背面制备超级电容；
进行第二次布线使得所述超级电容的电容接触正电极(2131)和电容接触负电极(2132)分别通过两侧的所述硅通孔结构与所述RFID芯片(201)的正电极(2021)和负电极(2022)电气连通；
将所述电容接触正电极(2131)和所述电容接触负电极(2132)与封装基板218电气连接。
7.根据权利要求6所述的RFID芯片与超级电容三维集成系统制备方法，其特征在于，
在硅通孔内进行第一次布线的步骤具体包括：
在硅通孔表面形成第一绝缘介质(206)，光刻、刻蚀去除硅通孔底部的第一绝缘介质(206)；
形成第一铜扩散阻挡层(207)，光刻、刻蚀去除硅通孔底部的第一铜扩散阻挡层(207)；
光刻、刻蚀去除硅通孔底部的刻蚀终止层(204)，使籽晶层(205)暴露；
在所述籽晶层(205)表面电镀铜，使之完全填充硅通孔，且顶部与所述第一铜扩散阻挡层(207)顶部齐平，作为导电铜柱(208)；
化学机械抛光工艺去除硅衬底(200)底部的籽晶层(205)、刻蚀终止层(204)和部分导电铜柱(208)。
8.根据权利要求7所述的RFID芯片与超级电容三维集成系统制备方法，其特征在于，
所述制备超级电容的步骤具体包括；
在硅衬底背面光刻、刻蚀形成硅纳米孔；
在所述硅纳米孔内形成第二绝缘介质(209)；
光刻、刻蚀去除导电铜柱208底部的第二绝缘介质(209)；
沉积形成超级电容的集流体(210)和赝电容材料(211)；
光刻和刻蚀工艺去除硅纳米孔中间区域的赝电容材料(211)和集流体(210)，以及硅通孔底部的赝电容材料(211)，形成两个不相连通的区域；
在导电铜柱(208)的正下方，集流体(210)的表面形成超级电容的电容接触正电极(2131)和电容接触负电极(2132)。
9.根据权利要求8所述的RFID芯片与超级电容三维集成系统制备方法，其特征在于，
进行第二次布线的步骤具体包括：
在硅衬底(200)正面形成第三绝缘介质(2015)；
光刻、刻蚀去除导电铜柱(208)、芯片正电极(2021)和芯片负电极(2022)表面的第三绝缘介质(2015)；
形成铜扩散阻挡层/籽晶层叠层(216)，电镀铜薄膜(217)；
去除芯片正电极(2021)和负电极(2022)之间的铜薄膜(217)以及铜扩散阻挡层/籽晶层叠层(216)。
10.根据权利要求6所述的RFID芯片与超级电容三维集成系统制备方法，其特征在于，
所述集流体(210)为TaN/Ru叠层、TaN/Co叠层、TaN/Ta/Cu叠层中的至少一种；所述赝电容材料(211)为NiO、MnO、RuO2、In2O3、MoO3、V2O5、SnO2中的至少一种。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010618775.0A CN111882017B (zh) | 2020-06-30 | 2020-06-30 | 一种rfid芯片与超级电容三维集成系统及其制备方法 |
| US17/052,858 US20230095639A1 (en) | 2020-06-30 | 2020-07-02 | Three-dimensional integrated system of rfid chip and super capacitor and preparation method thereof |
| PCT/CN2020/099994 WO2022000436A1 (zh) | 2020-06-30 | 2020-07-02 | 一种rfid芯片与超级电容三维集成系统及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010618775.0A CN111882017B (zh) | 2020-06-30 | 2020-06-30 | 一种rfid芯片与超级电容三维集成系统及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111882017A true CN111882017A (zh) | 2020-11-03 |
| CN111882017B CN111882017B (zh) | 2024-01-23 |
Family
ID=73157413
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010618775.0A Active CN111882017B (zh) | 2020-06-30 | 2020-06-30 | 一种rfid芯片与超级电容三维集成系统及其制备方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20230095639A1 (zh) |
| CN (1) | CN111882017B (zh) |
| WO (1) | WO2022000436A1 (zh) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102460479A (zh) * | 2009-05-08 | 2012-05-16 | 康芬戴斯有限公司 | Rfid应答器及其制造方法 |
| CN108028435A (zh) * | 2015-09-24 | 2018-05-11 | 威里利生命科学有限责任公司 | 具有用于电子设备和电池的公共衬底的可安装在身上的装置 |
| CN108538821A (zh) * | 2018-05-14 | 2018-09-14 | 复旦大学 | 一种与硅基集成电路集成的全固态超级电容及其制备方法 |
| CN110098065A (zh) * | 2019-04-28 | 2019-08-06 | 复旦大学 | 一种双硅片基固态超级电容及其制备方法 |
| US20190325284A1 (en) * | 2018-04-20 | 2019-10-24 | Avery Dennison Retail Information Services, Llc | RFID Straps with a Top and Bottom Conductor |
| US20200013560A1 (en) * | 2017-03-07 | 2020-01-09 | University Of South-Eastern Norway | Deposited carbon film on etched silicon for on-chip supercapacitor |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10176933B2 (en) * | 2012-10-25 | 2019-01-08 | Purdue Research Foundation | Super-capacitor and arrangement for miniature implantable medical devices |
| KR102123746B1 (ko) * | 2018-12-07 | 2020-06-16 | 한국세라믹기술원 | 칩형 슈퍼 커패시터 및 그 제조방법 |
| CN110931459A (zh) * | 2019-12-30 | 2020-03-27 | 江阴长电先进封装有限公司 | 一种芯片的封装结构及其封装方法 |
-
2020
- 2020-06-30 CN CN202010618775.0A patent/CN111882017B/zh active Active
- 2020-07-02 WO PCT/CN2020/099994 patent/WO2022000436A1/zh active Application Filing
- 2020-07-02 US US17/052,858 patent/US20230095639A1/en active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102460479A (zh) * | 2009-05-08 | 2012-05-16 | 康芬戴斯有限公司 | Rfid应答器及其制造方法 |
| CN108028435A (zh) * | 2015-09-24 | 2018-05-11 | 威里利生命科学有限责任公司 | 具有用于电子设备和电池的公共衬底的可安装在身上的装置 |
| US20200013560A1 (en) * | 2017-03-07 | 2020-01-09 | University Of South-Eastern Norway | Deposited carbon film on etched silicon for on-chip supercapacitor |
| US20190325284A1 (en) * | 2018-04-20 | 2019-10-24 | Avery Dennison Retail Information Services, Llc | RFID Straps with a Top and Bottom Conductor |
| CN108538821A (zh) * | 2018-05-14 | 2018-09-14 | 复旦大学 | 一种与硅基集成电路集成的全固态超级电容及其制备方法 |
| CN110098065A (zh) * | 2019-04-28 | 2019-08-06 | 复旦大学 | 一种双硅片基固态超级电容及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20230095639A1 (en) | 2023-03-30 |
| CN111882017B (zh) | 2024-01-23 |
| WO2022000436A1 (zh) | 2022-01-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101483149B (zh) | 一种硅通孔互连结构的制备方法 | |
| CN112018096B (zh) | 一种用于能量缓冲的纳米电容三维集成系统及其制备方法 | |
| CN101483150B (zh) | 一种加工硅通孔互连结构的工艺方法 | |
| CN112018070B (zh) | 一种纳米电容三维集成结构及其制备方法 | |
| US9409767B2 (en) | Energy storage structure, method of manufacturing a support structure for same, and microelectronic assembly and system containing same | |
| TW201036104A (en) | Minimum cost method for forming high density passive capacitors for replacement of discrete board capacitors using a minimum cost 3D wafer-to-wafer modular integration scheme | |
| CN111769095B (zh) | 基于高功能密度硅通孔结构的三维电容电感及制备方法 | |
| CN102103979B (zh) | 一种制作利用硅通孔构成的三维硅基无源电路的方法 | |
| JP2007043154A (ja) | ウェハスルーコンタクトを有する半導体構造の製造方法及び対応する半導体構造 | |
| CN104867865B (zh) | 一种晶圆三维集成引线工艺 | |
| CN102104009B (zh) | 一种三维硅基电容器的制作方法 | |
| CN102479766A (zh) | 半导体装置的制法、基材穿孔制程及其结构 | |
| CN112151535B (zh) | 一种硅基纳米电容三维集成结构及其制备方法 | |
| US6986199B2 (en) | Laser-based technique for producing and embedding electrochemical cells and electronic components directly into circuit board materials | |
| US20090297938A1 (en) | Stacked multi-cell battery concept | |
| CN112151538B (zh) | 一种纳米电容三维集成结构及其制造方法 | |
| CN112151536B (zh) | 一种纳米电容三维集成结构及其制备方法 | |
| US6521512B2 (en) | Method for fabricating a thin, free-standing semiconductor device layer and for making a three-dimensionally integrated circuit | |
| CN111882017B (zh) | 一种rfid芯片与超级电容三维集成系统及其制备方法 | |
| CN111883498B (zh) | 一种dram芯片三维集成系统及其制备方法 | |
| CN112018071B (zh) | 一种多功能tsv结构及其制备方法 | |
| CN112151539B (zh) | 一种高存储容量纳米电容三维集成结构及其制备方法 | |
| CN112201655B (zh) | 一种纳米电容三维集成结构及其制作方法 | |
| CN112466841B (zh) | 一种内嵌电容器的tsv结构及其制备方法 | |
| CN112151496A (zh) | 一种内嵌电感的tsv结构及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |