CN110098065A - 一种双硅片基固态超级电容及其制备方法 - Google Patents

一种双硅片基固态超级电容及其制备方法 Download PDF

Info

Publication number
CN110098065A
CN110098065A CN201910350124.5A CN201910350124A CN110098065A CN 110098065 A CN110098065 A CN 110098065A CN 201910350124 A CN201910350124 A CN 201910350124A CN 110098065 A CN110098065 A CN 110098065A
Authority
CN
China
Prior art keywords
substrate
silicon
solid state
indium oxide
oxide film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910350124.5A
Other languages
English (en)
Inventor
丁士进
朱宝
张卫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fudan University
Original Assignee
Fudan University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fudan University filed Critical Fudan University
Priority to CN201910350124.5A priority Critical patent/CN110098065A/zh
Publication of CN110098065A publication Critical patent/CN110098065A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G11/00Hybrid capacitors, i.e. capacitors having different positive and negative electrodes; Electric double-layer [EDL] capacitors; Processes for the manufacture thereof or of parts thereof
    • H01G11/22Electrodes
    • H01G11/26Electrodes characterised by their structure, e.g. multi-layered, porosity or surface features
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G11/00Hybrid capacitors, i.e. capacitors having different positive and negative electrodes; Electric double-layer [EDL] capacitors; Processes for the manufacture thereof or of parts thereof
    • H01G11/22Electrodes
    • H01G11/30Electrodes characterised by their material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G11/00Hybrid capacitors, i.e. capacitors having different positive and negative electrodes; Electric double-layer [EDL] capacitors; Processes for the manufacture thereof or of parts thereof
    • H01G11/22Electrodes
    • H01G11/30Electrodes characterised by their material
    • H01G11/46Metal oxides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G11/00Hybrid capacitors, i.e. capacitors having different positive and negative electrodes; Electric double-layer [EDL] capacitors; Processes for the manufacture thereof or of parts thereof
    • H01G11/66Current collectors
    • H01G11/68Current collectors characterised by their material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G11/00Hybrid capacitors, i.e. capacitors having different positive and negative electrodes; Electric double-layer [EDL] capacitors; Processes for the manufacture thereof or of parts thereof
    • H01G11/84Processes for the manufacture of hybrid or EDL capacitors, or components thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G11/00Hybrid capacitors, i.e. capacitors having different positive and negative electrodes; Electric double-layer [EDL] capacitors; Processes for the manufacture thereof or of parts thereof
    • H01G11/84Processes for the manufacture of hybrid or EDL capacitors, or components thereof
    • H01G11/86Processes for the manufacture of hybrid or EDL capacitors, or components thereof specially adapted for electrodes
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y02E60/13Energy storage using capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electric Double-Layer Capacitors Or The Like (AREA)

Abstract

本发明涉及一种双硅片基固态超级电容及其制备方法,该超级电容由两个相对设置的电极结构粘合构成,电极结构包含衬底、设置在衬底背面上的硅纳米阵列结构、过渡金属掺杂的氧化铟薄膜层及固态电解质层,上述过渡金属包括镍、钴或者锰。本发明提供的硅基超级电容制备在低阻单晶硅的背面,可以充分利用硅材料,节约成本;与传统的硅基集成电路工艺兼容,制备工艺简单,成本低廉;过渡金属掺杂的氧化铟薄膜兼具氧化铟高电导率和过渡金属氧化物理论高比电容值的优势,从而保证所制备的超级电容可以同时拥有较高的功率和能量密度。

Description

一种双硅片基固态超级电容及其制备方法
技术领域
本发明涉及一种超级电容器,尤其是涉及一种双硅片基固态超级电容及其制备方法。
背景技术
随着无线充电和物联网的快速发展,需要芯片能够实现能量自治。在用于能量存储的电子器件中,超级电容因同时拥有高的功率密度和循环寿命得到了广泛的关注。超级电容可以通过电双层(电双层超级电容)或者近表面的氧化还原反应(赝电容)来存储能量。通常,赝电容的能量密度要远远大于电双层电容。为了能与硅基芯片集成,需要将超级电容直接制备在芯片上。其次,由于需要额外的封装来阻止液态电解质的泄露,所以采用固态电解质是最佳的选择。也就是说,全固态超级电容更适合与硅基芯片集成。为了充分利用硅材料,可以对硅衬底进行结构设计,并使其直接作为电极材料。基于这种思想,大量的硅基纳米结构被用来作为制备超级电容的模板。由于硅很容易被氧化,而且是不可逆的,所以通常在硅表面覆盖一层钝化层,比如石墨烯、碳、氮化钛等。然而,这些超级电容都是利用电双层来存储电荷,所以可获得的能量密度都比较小。
为了增大能量密度,可以引入金属氧化物,比如氧化钌、氧化镍、氧化钴、氧化锰、氧化铟等,这些材料可以与电解质发生可逆的氧化还原反应,从而可以获得更大的电容密度和能量密度。此外,为了能够获得较高的功率密度和良好的充放电特性,还要求这些金属氧化物材料拥有较高的电导率。虽然氧化钌拥有最高的电导率,但是钌属于贵金属,所以氧化钌的制造成本较高,不利于大规模使用;此外氧化钌对环境有害。氧化铟电导率高,但是理论比电容值小;氧化镍、氧化钴和氧化锰理论比电容值都比较高,但是电导率低。中国专利CN104205433B、CN101989499A等公开的技术方案均无法实现将镍、钴、锰等过渡元素掺杂到氧化铟中,将过渡金属掺杂的氧化铟薄膜作为赝电容材料目前尚未有相关报道。因此,亟需开发一种工艺条件能与硅基集成电路兼容的,成本低廉,可以同时拥有较高的功率密度和能量密度的固态超级电容。
发明内容
本发明的目的就是为了克服上述现有技术存在的缺陷而提供一种双硅片基固态超级电容及其制备方法,根据之前对于氧化铟作为赝电容材料的研究以及其他研究者对于过渡金属氧化物作为赝电容材料的研究,提出了本方案。该超级电容与传统的硅基集成电路工艺兼容,其能量和功率密度高,制备工艺简单,成本低廉。
本发明的目的可以通过以下技术方案来实现:
一种双硅片基固态超级电容,由两个相对设置的电极结构粘合构成,其中,电极结构包含衬底、设置在衬底背面上的硅纳米阵列结构、过渡金属掺杂的氧化铟薄膜层及固态电解质层;所述的过渡金属包括镍、钴或者锰,经原子沉积方法生长在所述氧化铟薄膜层内,,过渡金属所占摩尔比例为10~50%。
较佳地,所述的衬底选择其背面存在一个低电阻率区的单晶硅衬底,深度范围为1~100μm。该低电阻率区(0.001~0.01Ω·cm)单晶硅可以直接作为超级电容的集流体。
较佳地,所述的硅纳米阵列结构作为超级电容的集流体和三维骨架,可选择硅纳米柱或硅纳米孔,深度范围为1~100μm。。
较佳地,固态电解质选择氢氧化钾或者硫酸和PVA(polyvinyl alcohol,聚乙烯醇)混合得到的凝胶。
上述硅基全固态超级电容的制备方法,包括:
步骤1,以衬底背面含有低电阻率区域的单晶硅衬底作为起始基底,在衬底的背面,通过光刻工艺定义出硅纳米阵列结构的图形;
步骤2,以光刻胶作为掩膜,对衬底的背面进行干法刻蚀(即反应离子刻蚀),得到硅纳米阵列结构;
步骤3,去除光刻胶;
步骤4,在硅纳米阵列结构的表面,采用原子层沉积的方法生长过渡金属元素掺杂的氧化铟薄膜层,该过渡金属元素掺杂的氧化铟薄膜层作为活性电极材料以及硅纳米阵列结构的钝化层;其中过渡金属元素的相对含量通过改变氧化铟薄膜和过渡金属氧化物(氧化镍、氧化钴或者氧化锰)的反应循环数来调节;具体为先沉积若干(m=1、2、3……)循环数的氧化铟薄膜,再沉积若干(n=1、2、3=1)循环数的氧化镍薄膜,重复该过程,直到获得所需要的厚度,过渡金属所占的摩尔比例为10~50%。
步骤5,注入固态电解质形成固态电解质层,构成电极结构;
步骤6,将两片所述的电极结构相对粘合到一起,烘干,获得硅基全固态超级电容。
较佳地,所述的过渡金属掺杂的氧化铟薄膜层的厚度为3~5nm。
较佳地,所述的固态电解质层的厚度介于50~100nm。
较佳地,通过采用原子层沉积技术易于在高深宽比纳米结构表面填充材料,也就是说所沉积的材料均匀性和保形性好、台阶覆盖率高。
本发明将固态超级电容制备在单晶硅衬底的背面低阻区,以充分利用硅材料,节约成本。具体来说,通过光刻工艺和反应离子刻蚀工艺在硅片的背面形成硅纳米阵列结构,接着采用原子层沉积工艺依次在硅纳米阵列结构表面生长过渡金属掺杂的氧化铟薄膜,紧跟着注入固态电解质,最后将两片相同的上述电极结构正对粘合在一起组装成固态超级电容。由于原子层沉积工艺所需要的生长温度低,而且所生长的薄膜台阶覆盖率高、均匀性好,非常适合在高深宽比的硅纳米结构中沉积薄膜。此外,氧化铟电导率高,但是理论比电容值小;氧化镍、氧化钴和氧化锰的理论比电容值都比较高,但是电导率低。通过向氧化铟薄膜中掺入过渡金属镍、钴或者锰,可以兼具两者的优势,既可以获得较高的电导率,又可以获得较高的比电容值。过渡金属掺杂的氧化铟薄膜可以充当集流体,还可作为衬底硅的钝化层,以及作为活性电极材料。
目前,大多数研究者关注的主要是如何提高能量密度,比如增加电极面积或者采用理论比电容值较高的过渡金属氧化物赝电容材料。但是从实际应用角度来说,需要超级电容同时具备高能量密度和功率密度。因此,本发明根据之前对于氧化铟作为赝电容材料的研究以及其他研究者对于过渡金属氧化物作为赝电容材料的研究,公开了过渡金属掺杂的氧化铟薄膜作为赝电容材料以实现该目的。
与现有技术相比,本发明具有以下优点:
1)在硅片的背面制造超级电容,可以充分利用硅材料,节约成本;
2)与硅基集成电路工艺兼容,制备工艺简单,成本低廉;
3)氧化铟电导率高,但是理论比电容值小;氧化镍、氧化钴和氧化锰的理论比电容值都比较高,但是电导率低。通过向氧化铟薄膜中掺入过渡金属镍、钴或者锰,可以兼具两者的优势,既可以获得较高的电导率,又可以获得较高的比电容值。
4)过渡金属元素掺杂的氧化铟薄膜可以充当集流体,还可作为衬底硅的钝化层,以及作为活性电极材料。
5)原子层沉积工艺的采用可以保证所生长的薄膜具有良好的均匀性和保形性。
附图说明
图1为在硅片背面通过光刻形成硅纳米柱图形的结构示意图;
图2为形成的硅纳米柱阵列的结构示意图;
图3为去除表面光刻胶后的硅纳米柱阵列的结构示意图;
图4为沉积一层镍掺杂的氧化铟薄膜层的结构示意图;
图5为覆盖固态电解质的结构示意图;
图6为制备得到的超级电容的结构示意图。
具体实施方式
下面结合具体实施例对本发明进行详细说明。以下实施例将有助于本领域的技术人员进一步理解本发明,但不以任何形式限制本发明。应当指出的是,对本领域的普通技术人员来说,在不脱离本发明构思的前提下,还可以做出若干变形和改进。这些都属于本发明的保护范围。
实施例1
一种硅基全固态超级电容的制备方法,包括:
步骤1:请参照图1,在衬底背面200的表面旋涂一层光刻胶,并通过光刻形成光刻胶层201,其中衬底背面200是P型单晶硅,电阻率为0.001~0.002Ω·cm;光刻胶层201是互不相连的圆形光刻图案。
步骤2:请参照图2,以光刻胶层201为掩膜板,通过反应离子(如ICP)刻蚀形成硅纳米柱阵列202,硅纳米柱的直径和密度可以通过改变光刻胶层201的直径和密度来控制;硅纳米柱的高度可以通过改变ICP(Inductively Coupled Plasma,感应耦合等离子体)刻蚀的功率和时间来控制。
步骤3:请参照图3,采用丙酮去除光刻胶层201。
步骤4:请参照图4,在硅纳米柱阵列202表面采用原子层沉积工艺(ALD)生长一层镍掺杂的氧化铟薄膜层203,厚度为3~5nm。具体为先沉积若干(m=1、2、3……)循环数的氧化铟薄膜,再沉积若干(n=1、2、3=1)循环数的氧化镍薄膜,重复上述过程,直到获得所需要的厚度。镍元素的相对含量可以通过改变氧化铟薄膜和氧化镍薄膜的反应循环数来调节。
步骤5:请参照图5,将固态电解质204注入到覆盖镍掺杂的氧化铟薄膜层203的硅纳米柱阵列202内部,其中固态电解质204可以是氢氧化钾和PVA混合后得到的凝胶,凝胶的厚度介于50~100nm之间,构成电极结构。
步骤6:请参照图6,将两片采用上述步骤所获得的电极结构正对粘合到一起并加以烘干,从而得到全固态超级电容。
本发明的超级电容中,过渡金属(比如镍、钴或者锰)掺杂的氧化铟可以阻止水分子与下面的硅材料发生反应,同时作为赝电容电极材料。此外,氧化铟电导率高,但是理论比电容值小;氧化镍、氧化钴和氧化锰的理论比电容值都比较高,但是电导率低。通过向氧化铟薄膜中掺入过渡金属镍、钴或者锰,可以兼具两者的优势,既可以获得较高的电导率,又可以获得较高的比电容值,从而可以同时获得较高的能量和功率密度。
综上所述,本发明提供的一种硅基全固态超级电容及其制备方法,基于原子层沉积活性电极材料的固态超级电容与硅基集成电路工艺兼容,而且制备工艺简单,成本低廉;制备的超级电容能量和功率密度高。
实施例2
一种双硅片基固态超级电容,由两个相对设置的电极结构粘合构成,其中,电极结构包含衬底、设置在衬底背面上的硅纳米阵列结构、过渡金属镍掺杂的氧化铟薄膜层及固态电解质层,经原子沉积方法生长在氧化铟薄膜层内,过渡金属镍所占摩尔比例为10%。
衬底选择其背面存在一个低电阻率区的单晶硅衬底,深度为1μm。该低电阻率区(0.001~0.01Ω·cm),单晶硅可以直接作为超级电容的集流体。硅纳米阵列结构作为超级电容的集流体和三维骨架,本实施例选择硅纳米柱,深度为1μm。固态电解质选择氢氧化钾和PVA(polyvinyl alcohol,聚乙烯醇)混合得到的凝胶。
上述硅基全固态超级电容的制备方法,包括:
步骤1,以衬底背面含有低电阻率区域的单晶硅衬底作为起始基底,在衬底的背面,通过光刻工艺定义出硅纳米阵列结构的图形;
步骤2,以光刻胶作为掩膜,对衬底的背面进行干法刻蚀(即反应离子刻蚀),得到硅纳米阵列结构;
步骤3,去除光刻胶;
步骤4,在硅纳米阵列结构的表面,采用原子层沉积的方法生长过渡金属镍掺杂的氧化铟薄膜层,该过渡金属镍掺杂的氧化铟薄膜层作为活性电极材料以及硅纳米阵列结构的钝化层;其中过渡金属元素的相对含量通过改变氧化铟薄膜和氧化镍的反应循环数来调节;具体为先沉积若干(m=1、2、3……)循环数的氧化铟薄膜,再沉积若干(n=1、2、3=1)循环数的氧化镍薄膜,重复该过程,直到获得厚度3nm的镍掺杂的氧化铟薄膜层,过渡金属镍所占的摩尔比例为10%。
步骤5,注入固态电解质形成厚度为50nm固态电解质层,构成电极结构;
步骤6,将两片所述的电极结构相对粘合到一起,烘干,获得硅基全固态超级电容。
实施例3
一种双硅片基固态超级电容,由两个相对设置的电极结构粘合构成,其中,电极结构包含衬底、设置在衬底背面上的硅纳米阵列结构、过渡金属钴掺杂的氧化铟薄膜层及固态电解质层,经原子沉积方法生长在氧化铟薄膜层内,过渡金属钴所占摩尔比例为30%。
衬底选择其背面存在一个低电阻率区的单晶硅衬底,深度为60μm。该低电阻率区(0.001~0.01Ω·cm),单晶硅可以直接作为超级电容的集流体。硅纳米阵列结构作为超级电容的集流体和三维骨架,本实施例选择硅纳米孔,深度为50μm。固态电解质选择氢氧化钾和PVA(polyvinyl alcohol,聚乙烯醇)混合得到的凝胶。
上述硅基全固态超级电容的制备方法,包括:
步骤1,以衬底背面含有低电阻率区域的单晶硅衬底作为起始基底,在衬底的背面,通过光刻工艺定义出硅纳米阵列结构的图形;
步骤2,以光刻胶作为掩膜,对衬底的背面进行干法刻蚀(即反应离子刻蚀),得到硅纳米阵列结构;
步骤3,去除光刻胶;
步骤4,在硅纳米阵列结构的表面,采用原子层沉积的方法生长过渡金属钴掺杂的氧化铟薄膜层,该过渡金属钴掺杂的氧化铟薄膜层作为活性电极材料以及硅纳米阵列结构的钝化层;其中过渡金属元素的相对含量通过改变氧化铟薄膜和氧化钴的反应循环数来调节;具体为先沉积若干(m=1、2、3……)循环数的氧化铟薄膜,再沉积若干(n=1、2、3=1)循环数的氧化钴薄膜,重复该过程,直到获得厚度4nm的钴掺杂的氧化铟薄膜层,过渡金属钴所占的摩尔比例为30%。
步骤5,注入固态电解质形成厚度为80nm固态电解质层,构成电极结构;
步骤6,将两片所述的电极结构相对粘合到一起,烘干,获得硅基全固态超级电容。
实施例4
一种双硅片基固态超级电容,由两个相对设置的电极结构粘合构成,其中,电极结构包含衬底、设置在衬底背面上的硅纳米阵列结构、过渡金属锰掺杂的氧化铟薄膜层及固态电解质层,经原子沉积方法生长在氧化铟薄膜层内,过渡金属锰所占摩尔比例为50%。
衬底选择其背面存在一个低电阻率区的单晶硅衬底,深度为100μm。该低电阻率区(0.001~0.01Ω·cm),单晶硅可以直接作为超级电容的集流体。硅纳米阵列结构作为超级电容的集流体和三维骨架,本实施例选择硅纳米孔,深度为100μm。固态电解质选择硫酸和PVA(polyvinyl alcohol,聚乙烯醇)混合得到的凝胶。
上述硅基全固态超级电容的制备方法,包括:
步骤1,以衬底背面含有低电阻率区域的单晶硅衬底作为起始基底,在衬底的背面,通过光刻工艺定义出硅纳米阵列结构的图形;
步骤2,以光刻胶作为掩膜,对衬底的背面进行干法刻蚀(即反应离子刻蚀),得到硅纳米阵列结构;
步骤3,去除光刻胶;
步骤4,在硅纳米阵列结构的表面,采用原子层沉积的方法生长过渡金属锰掺杂的氧化铟薄膜层,该过渡金属锰掺杂的氧化铟薄膜层作为活性电极材料以及硅纳米阵列结构的钝化层;其中过渡金属元素的相对含量通过改变氧化铟薄膜和氧化锰的反应循环数来调节;具体为先沉积若干(m=1、2、3……)循环数的氧化铟薄膜,再沉积若干(n=1、2、3=1)循环数的氧化锰薄膜,重复该过程,直到获得厚度5nm的锰掺杂的氧化铟薄膜层,过渡金属锰所占的摩尔比例为50%。
步骤5,注入固态电解质形成厚度为100nm固态电解质层,构成电极结构;
步骤6,将两片所述的电极结构相对粘合到一起,烘干,获得硅基全固态超级电容。
上述实施例只是对本发明的具体说明,并不是对本发明的限制。除了利用硅纳米柱作为超级电容的集流体和三维骨架,也可以采用硅纳米孔作为超级电容的集流体和三维骨架。上述的对实施例的描述是为便于该技术领域的普通技术人员能理解和使用发明。熟悉本领域技术的人员显然可以容易地对这些实施例做出各种修改,并把在此说明的一般原理应用到其他实施例中而不必经过创造性的劳动。因此,本发明不限于上述实施例,本领域技术人员根据本发明的揭示,不脱离本发明范畴所做出的改进和修改都应该在本发明的保护范围之内。

Claims (9)

1.一种双硅片基固态超级电容,其特征在于,该超级电容由两个相对设置的电极结构粘合构成,
所述电极结构包含衬底、设置在衬底背面上的硅纳米阵列结构、过渡金属掺杂的氧化铟薄膜层及固态电解质层;
所述的过渡金属包括镍、钴或者锰,经原子沉积方法生长在所述氧化铟薄膜层内,过渡金属所占摩尔比例为10~50%。
2.根据权利要求1所述的一种双硅片基固态超级电容,其特征在于,所述衬底为单晶硅衬底。
3.根据权利要求1或2所述的一种双硅片基固态超级电容,其特征在于,所述衬底的整个背面经重掺杂形成一低电阻率区,深度为1~100μm。
4.根据权利要求3所述的一种双硅片基固态超级电容,其特征在于,所述硅纳米阵列结构设置在衬底背面的低电阻率区,深度为1~100μm。
5.根据权利要求1或4所述的一种双硅片基固态超级电容,其特征在于,所述硅纳米阵列结构为硅纳米柱或硅纳米孔。
6.根据权利要求1所述的一种双硅片基固态超级电容,其特征在于,固态电解质为氢氧化钾或硫酸和PVA混合得到的凝胶。
7.如权利要求1-6所述的一种双硅片基固态超级电容的制备方法,其特征在于,包括:
以单晶硅衬底作为起始基底,通过重掺杂在衬底的背面形成一低电阻率区,然后通过光刻工艺得到硅纳米阵列结构的图形;
以光刻胶作为掩膜,对衬底的背面进行干法刻蚀,得到硅纳米阵列结构;
去除光刻胶;
在硅纳米阵列结构的表面,采用原子层沉积的方法生长过渡金属元素掺杂的氧化铟薄膜层;
注入固态电解质形成固态电解质层,构成电极结构;
将两片电极结构相对粘合到一起,烘干,获得硅基全固态超级电容。
8.根据权利要求7所述的一种双硅片基固态超级电容的制备方法,其特征在于,通过改变氧化铟薄膜和过渡金属氧化物的反应循环数来调节过渡金属元素的相对含量,先沉积若干循环数的氧化铟薄膜,再沉积若干循环数的过渡金属氧化物薄膜,重复该过程,直到获得所需要的厚度。
9.根据权利要求7所述的一种双硅片基固态超级电容的制备方法,其特征在于,所述过渡金属元素掺杂的氧化铟薄膜层的厚度为3~5nm,所述固态电解质层的厚度介于50~100nm。
CN201910350124.5A 2019-04-28 2019-04-28 一种双硅片基固态超级电容及其制备方法 Pending CN110098065A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910350124.5A CN110098065A (zh) 2019-04-28 2019-04-28 一种双硅片基固态超级电容及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910350124.5A CN110098065A (zh) 2019-04-28 2019-04-28 一种双硅片基固态超级电容及其制备方法

Publications (1)

Publication Number Publication Date
CN110098065A true CN110098065A (zh) 2019-08-06

Family

ID=67446168

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910350124.5A Pending CN110098065A (zh) 2019-04-28 2019-04-28 一种双硅片基固态超级电容及其制备方法

Country Status (1)

Country Link
CN (1) CN110098065A (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111223679A (zh) * 2020-03-09 2020-06-02 浙江浙能技术研究院有限公司 一种三维固态超级电容器结构
CN111446083A (zh) * 2020-03-12 2020-07-24 复旦大学 一种硅基超级电容及其制备方法
CN111882017A (zh) * 2020-06-30 2020-11-03 复旦大学 一种rfid芯片与超级电容三维集成系统及其制备方法
CN112201655A (zh) * 2020-09-10 2021-01-08 复旦大学 一种纳米电容三维集成结构及其制作方法
CN113436904A (zh) * 2021-07-19 2021-09-24 上海集成电路制造创新中心有限公司 片上固态超级电容及其制备方法
CN113555227A (zh) * 2021-07-19 2021-10-26 上海集成电路制造创新中心有限公司 片上全固态超级电容及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1855500A (zh) * 2005-04-30 2006-11-01 海力士半导体有限公司 具有纳米复合电介质结构的电容器及其制造方法
CN102074378A (zh) * 2011-03-02 2011-05-25 复旦大学 一种固态超级电容的制备方法
CN108538821A (zh) * 2018-05-14 2018-09-14 复旦大学 一种与硅基集成电路集成的全固态超级电容及其制备方法
CN109518163A (zh) * 2018-11-27 2019-03-26 合肥安德科铭半导体科技有限公司 一种锆掺杂二氧化铪铁电薄膜的制备方法、产物及其应用

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1855500A (zh) * 2005-04-30 2006-11-01 海力士半导体有限公司 具有纳米复合电介质结构的电容器及其制造方法
CN102074378A (zh) * 2011-03-02 2011-05-25 复旦大学 一种固态超级电容的制备方法
CN108538821A (zh) * 2018-05-14 2018-09-14 复旦大学 一种与硅基集成电路集成的全固态超级电容及其制备方法
CN109518163A (zh) * 2018-11-27 2019-03-26 合肥安德科铭半导体科技有限公司 一种锆掺杂二氧化铪铁电薄膜的制备方法、产物及其应用

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111223679A (zh) * 2020-03-09 2020-06-02 浙江浙能技术研究院有限公司 一种三维固态超级电容器结构
CN111446083A (zh) * 2020-03-12 2020-07-24 复旦大学 一种硅基超级电容及其制备方法
CN111882017A (zh) * 2020-06-30 2020-11-03 复旦大学 一种rfid芯片与超级电容三维集成系统及其制备方法
CN111882017B (zh) * 2020-06-30 2024-01-23 复旦大学 一种rfid芯片与超级电容三维集成系统及其制备方法
CN112201655A (zh) * 2020-09-10 2021-01-08 复旦大学 一种纳米电容三维集成结构及其制作方法
CN112201655B (zh) * 2020-09-10 2022-04-29 复旦大学 一种纳米电容三维集成结构及其制作方法
CN113436904A (zh) * 2021-07-19 2021-09-24 上海集成电路制造创新中心有限公司 片上固态超级电容及其制备方法
CN113555227A (zh) * 2021-07-19 2021-10-26 上海集成电路制造创新中心有限公司 片上全固态超级电容及其制备方法
CN113436904B (zh) * 2021-07-19 2022-03-11 上海集成电路制造创新中心有限公司 片上固态超级电容及其制备方法
WO2023000664A1 (zh) * 2021-07-19 2023-01-26 上海集成电路制造创新中心有限公司 片上固态超级电容及其制备方法

Similar Documents

Publication Publication Date Title
CN110098065A (zh) 一种双硅片基固态超级电容及其制备方法
CN108538821B (zh) 一种与硅基集成电路集成的全固态超级电容及其制备方法
TW201133974A (en) Method for improving the efficiency of a flexible organic solar cell
CN110615440B (zh) 一种大尺寸、富含氧官能团的MXene纳米片及其制备方法和应用
CN105097295B (zh) 一种高性能微型超级电容器及其制备方法
CN102082032A (zh) 一种纸张型染料敏化太阳能电池光阳极及其制备方法
CN104952630A (zh) 具有高柔性和透明性的微型超级电容器及其大规模制备方法
Wang et al. Metal-organic framework derived directional growth of ultrathin amorphous NiCo hydroxide nanosheets on NiCo2O4 nanowire arrays for enhanced electrochemical properties
WO2023000664A1 (zh) 片上固态超级电容及其制备方法
CN109768167B (zh) 无电流迟滞的钙钛矿太阳电池及其制备方法
WO2024027640A1 (zh) 一种具有局部半开放钝化接触结构的钙钛矿太阳能电池及其制备方法
CN109244249A (zh) 对空穴传输层进行修饰的钙钛矿太阳能电池器件及其制备方法
CN108511207A (zh) Cvd石墨烯平面微型超级电容器的制备方法
CN111446083A (zh) 一种硅基超级电容及其制备方法
Wang et al. High-performance Si/organic hybrid solar cells using a novel cone-shaped Si nanoholes structures and back surface passivation layer
CN109075218A (zh) 一种太阳能异质结电池及其制备方法
CN104701020B (zh) 基于su‑8光刻胶的三维微电极制备方法
KR101561961B1 (ko) 전고체상 박막형 수퍼커패시터 및 그 제조 방법
Li et al. Unique 3D bilayer nanostructure basic cobalt carbonate@ NiCo–layered double hydroxide nanosheets on carbon cloth for supercapacitor electrode material
KR101072301B1 (ko) 다공성 탄소나노튜브 막을 이용한 탄소나노튜브 전극의 제조방법
CN107180704A (zh) 一种钴酸镍/钨酸镍/聚苯胺三元复合纳米线阵列电极的制备方法
CN112614938B (zh) 一种具有能级梯度的全无机复合空穴传输层、电池及制备方法
Xue et al. Performance of PbO2 on the basis of porous graphite/Pb conductive substrates for hybrid supercapacitors
CN103972398B (zh) 一种有机无机杂化太阳能电池及其制备方法
CN100385716C (zh) 锂电池阴极材料及制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
REG Reference to a national code

Ref country code: HK

Ref legal event code: DE

Ref document number: 40006426

Country of ref document: HK

RJ01 Rejection of invention patent application after publication

Application publication date: 20190806

RJ01 Rejection of invention patent application after publication