CN112201655A - 一种纳米电容三维集成结构及其制作方法 - Google Patents
一种纳米电容三维集成结构及其制作方法 Download PDFInfo
- Publication number
- CN112201655A CN112201655A CN202010944488.9A CN202010944488A CN112201655A CN 112201655 A CN112201655 A CN 112201655A CN 202010944488 A CN202010944488 A CN 202010944488A CN 112201655 A CN112201655 A CN 112201655A
- Authority
- CN
- China
- Prior art keywords
- layer
- aluminum
- metal electrode
- electrode layer
- copper
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 60
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 16
- 229910052751 metal Inorganic materials 0.000 claims abstract description 148
- 239000002184 metal Substances 0.000 claims abstract description 148
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 132
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 132
- 238000000034 method Methods 0.000 claims abstract description 69
- 239000011888 foil Substances 0.000 claims abstract description 51
- 239000010949 copper Substances 0.000 claims description 142
- 229910052802 copper Inorganic materials 0.000 claims description 138
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 137
- 238000009792 diffusion process Methods 0.000 claims description 51
- 238000002955 isolation Methods 0.000 claims description 49
- 230000004888 barrier function Effects 0.000 claims description 47
- 238000005530 etching Methods 0.000 claims description 47
- PNEYBMLMFCGWSK-UHFFFAOYSA-N Alumina Chemical group [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 claims description 32
- 238000001259 photo etching Methods 0.000 claims description 21
- 239000013078 crystal Substances 0.000 claims description 18
- AZDRQVAHHNSJOQ-UHFFFAOYSA-N alumane Chemical group [AlH3] AZDRQVAHHNSJOQ-UHFFFAOYSA-N 0.000 claims description 13
- 238000004891 communication Methods 0.000 claims description 12
- 238000000151 deposition Methods 0.000 claims description 9
- 239000011148 porous material Substances 0.000 claims description 7
- 238000007743 anodising Methods 0.000 claims description 6
- 238000009713 electroplating Methods 0.000 claims description 6
- 230000000149 penetrating effect Effects 0.000 claims description 3
- 230000009286 beneficial effect Effects 0.000 abstract 1
- 239000010408 film Substances 0.000 description 20
- 239000010409 thin film Substances 0.000 description 16
- 238000005229 chemical vapour deposition Methods 0.000 description 14
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 11
- 238000000206 photolithography Methods 0.000 description 10
- 238000005240 physical vapour deposition Methods 0.000 description 10
- 239000000243 solution Substances 0.000 description 9
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 8
- 239000000463 material Substances 0.000 description 8
- MUBZPKHOEPUJKR-UHFFFAOYSA-N Oxalic acid Chemical compound OC(=O)C(O)=O MUBZPKHOEPUJKR-UHFFFAOYSA-N 0.000 description 6
- 238000000231 atomic layer deposition Methods 0.000 description 5
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 4
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 4
- MCMNRKCIXSYSNV-UHFFFAOYSA-N Zirconium dioxide Chemical compound O=[Zr]=O MCMNRKCIXSYSNV-UHFFFAOYSA-N 0.000 description 4
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 4
- 239000007853 buffer solution Substances 0.000 description 4
- 229910052707 ruthenium Inorganic materials 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 239000000872 buffer Substances 0.000 description 3
- 229910052593 corundum Inorganic materials 0.000 description 3
- 239000000446 fuel Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 229910001845 yogo sapphire Inorganic materials 0.000 description 3
- 229910016507 CuCo Inorganic materials 0.000 description 2
- 229910003855 HfAlO Inorganic materials 0.000 description 2
- 229910015345 MOn Inorganic materials 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(IV) oxide Inorganic materials O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 description 2
- MRELNEQAGSRDBK-UHFFFAOYSA-N lanthanum oxide Inorganic materials [O-2].[O-2].[O-2].[La+3].[La+3] MRELNEQAGSRDBK-UHFFFAOYSA-N 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 235000006408 oxalic acid Nutrition 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 238000004549 pulsed laser deposition Methods 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 239000002041 carbon nanotube Substances 0.000 description 1
- 229910021393 carbon nanotube Inorganic materials 0.000 description 1
- 238000000708 deep reactive-ion etching Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000003306 harvesting Methods 0.000 description 1
- 238000000608 laser ablation Methods 0.000 description 1
- 239000002086 nanomaterial Substances 0.000 description 1
- 239000002070 nanowire Substances 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/0805—Capacitors only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8221—Three dimensional integrated circuits stacked in different levels
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明公开一种纳米电容三维集成结构及其制作方法。该纳米电容三维集成结构包括形成在铝箔正面和背面的第一纳米电容结构和第二纳米电容结构，第一纳米电容结构的第一顶部金属电极层通过第一沟槽结构、第二沟槽结构、铝通孔结构、第四沟槽结构、第五沟槽结构与第二纳米电容结构的第二顶部金属电极层电气连通；第一纳米电容结构的第一底部金属电极层通过第三沟槽结构、铝箔、第六沟槽结构与第二纳米电容结构的第二底部金属电极层电气连通。本发明能够显著增大电容密度缩短互连线长度，从而有利于减小互连电阻和能量损耗，此外，能够减少工艺步骤，降低工艺复杂度，从而有效降低生产成本。
Description
技术领域
本发明属于集成电路制造领域，具体涉及一种纳米电容三维集成结构及其制作方法。
背景技术
目前，对于便携式电子设备来说，电池仍然是主要的能量供应部件。虽然电池技术在不断发展，然而在电池的容量与体积以及重量之间仍然需要作出折中。相应地，一些容量大、重量轻以及体积小的可替代供电部件被研究和开发，比如微型燃料电池、塑料太阳能电池以及能量收集系统。在以上所提到的所有情况下，通常都需要能量缓冲系统来维持连续和稳定的能量输出。比如，一般认为燃料电池系统拥有较慢的启动时间和较低的动能。因此，燃料电池提供基础功率，缓冲系统提供启动功率的混合系统是最佳解决方案。此外，能量收集系统依赖环境中无法持续获得的能量源；因此，需要能量缓冲系统来维持器件不中断的工作。进一步，能量缓冲系统能够提供峰值负载，然而能量产生系统却无法提供。一般来讲，能量缓冲系统或者是电池，或者是电容。电池的一个重要缺点是它有限的放电效率。相比之下，电容可以提供更大的放电电流。使用电容作为能量缓冲的其它优势还包括较长的循环寿命和较高的功率密度。除了以上提到的优势外，采用合适的材料和结构设计，电容相比较电池更容易缩小尺寸。通过引入高深宽比结构，比如碳纳米管、硅纳米线、硅纳米孔以及硅深槽结构，并在这些高深宽比结构中沉积高介电常数材料可以极大增加电容密度和存储容量。这种采用纳米结构来制备的电容可以称之为纳米电容。然而，目前纳米电容所采用的高深宽比结构都比较单一，无法更大程度地增大存储容量，从而将限制纳米电容作为有效的能量缓冲部件。
发明内容
为了解决上述问题，本发明公开一种纳米电容三维集成结构，包括：铝箔，在一侧形成有铝通孔结构，其中，第一隔离介质覆盖铝通孔的侧壁；第一铜扩散阻挡层覆盖所述第一隔离介质的侧壁；第一铜籽晶层覆盖所述第一铜扩散阻挡层的侧壁；第一铜金属层覆盖所述第一铜籽晶层的侧壁，并完全填充铝通孔；
第一纳米电容结构，位于所述铝箔的正面，其中，第一纳米电容结构的基本骨架是通过阳极氧化所述铝箔正面所形成的第一阳极氧化铝结构；第一底部金属电极层覆盖所述第一阳极氧化铝结构表面；第一绝缘介质覆盖所述第一底部金属电极层表面；第一顶部金属电极层覆盖所述第一绝缘介质表面，并完全填充所述第一阳极氧化铝结构；
顶部金属接触，第二隔离介质在暴露出来的所述铝通孔结构、所述第一顶部金属电极层和所述第一底部金属电极层表面分别形成第一沟槽结构、第二沟槽结构和第三沟槽结构，而且第一沟槽结构与第二沟槽结构相邻；第二铜扩散阻挡层覆盖三个沟槽的表面，并在中间区域断裂不相连接；第二铜籽晶层覆盖所述第二铜扩散阻挡层表面；第一铜金属层覆盖所述第二铜籽晶层表面；
第二纳米电容结构，位于所述铝箔的背面，其中，第二纳米电容结构的基本骨架是通过阳极氧化所述铝箔背面所形成的第二阳极氧化铝结构；第二底部金属电极层覆盖所述第二阳极氧化铝结构表面；第二绝缘介质覆盖所述第二底部金属电极层表面；第二顶部金属电极层覆盖所述第二绝缘介质表面，并完全填充所述第二阳极氧化铝结构；
底部金属接触，第三隔离介质在暴露出来的所述铝通孔结构、所述第二顶部金属电极层和所述第二底部金属电极层表面分别形成第四沟槽结构、第五沟槽结构和第六沟槽结构，而且第四沟槽结构与第五沟槽结构相邻；第三铜扩散阻挡层覆盖三个沟槽的表面，并在中间区域断裂不相连接；第三铜籽晶层覆盖所述第三铜扩散阻挡层表面；第三铜金属层覆盖所述第三铜籽晶层表面；
所述第一顶部金属电极层通过所述第一沟槽结构、所述第二沟槽结构、所述铝通孔结构、所述第四沟槽结构、所述第五沟槽结构与所述第二顶部金属电极层电气连通；所述第一底部金属电极层通过所述第三沟槽结构、所述铝箔、所述第六沟槽结构与所述第二底部金属电极层电气连通。
本发明的纳米电容三维集成结构中，优选为，所述铝通孔的直径范围为 5～20μm，深度范围为50～200μm。
本发明的纳米电容三维集成结构中，优选为，所述第一阳极氧化铝结构、所述第二阳极氧化铝结构的孔径范围为200～500nm，深度范围为1～5μm。
本发明的纳米电容三维集成结构中，优选为，所述第一底部金属电极层的厚度范围为50～150nm，所述第一绝缘介质的厚度范围为10～50nm，所述第一顶部金属电极层的厚度范围为100～300nm。
本发明的纳米电容三维集成结构中，优选为，所述第二底部金属电极层的厚度范围为50～150nm，所述第二绝缘介质的厚度范围为10～50nm，所述第二顶部金属电极层的厚度范围为100～300nm。
另外，本发明还公开一种纳米电容三维集成结构制作方法，包括以下步骤：在铝箔上制作铝通孔并在铝通孔内进行第一次布线，获得铝通孔结构；在所述铝箔正面形成第一阳极氧化铝结构，并在所述第一阳极氧化铝结构表面依次形成第一底部金属电极层、第一绝缘介质和第一顶部金属电极层，构成第一纳米电容结构；在结构顶部进行第二次布线，形成第一沟槽结构、第二沟槽结构和第三沟槽结构；在所述铝箔背面形成第二阳极氧化铝结构，并在所述第二阳极氧化铝结构表面依次形成第二底部金属电极层、第二绝缘介质和第二顶部金属电极层，获得第二纳米电容结构；在结构底部进行第三次布线，形成第四沟槽结构、第五沟槽结构和第六沟槽结构，其中，
所述第一顶部金属电极层通过所述第一沟槽结构、所述第二沟槽结构、所述铝通孔结构、所述第四沟槽结构、所述第五沟槽结构与所述第二顶部金属电极层电气连通；所述第一底部金属电极层通过所述第三沟槽结构、所述铝箔、所述第六沟槽结构与所述第二底部金属电极层电气连通。
本发明的纳米电容三维集成结构制作方法中，优选为，形成铝通孔结构的步骤，具体包括以下步骤：在铝箔的背面沉积刻蚀终止层，第一铜籽晶层；对铝箔一侧的区域进行光刻、刻蚀，贯穿铝箔形成铝通孔；在铝通孔侧壁形成第一隔离介质，第一铜扩散阻挡层和铜粘附层；采用光刻和刻蚀工艺去除铝通孔底部的刻蚀终止层；在铝通孔内部电镀第一铜金属层，使之完全填充铝通孔，而且第一铜金属层的顶部与铝箔的顶部齐平。
本发明的纳米电容三维集成结构制作方法中，优选为，在顶部进行第二次布线的步骤，具体包括：在上述结构的顶部形成第二隔离介质，采用光刻和刻蚀工艺刻蚀所述第二隔离介质，在暴露出来的所述铝通孔结构、所述第一顶部金属电极层和所述第一底部金属电极层表面分别形成第一沟槽结构、第二沟槽结构和第三沟槽结构，且第一沟槽结构与第二沟槽结构相邻；在三个沟槽结构表面依次形成第二铜扩散阻挡层和第二铜籽晶层，采用光刻和刻蚀工艺去除所述第二沟槽和所述第三沟槽之间的所述第二隔离介质表面的所述第二铜籽晶层和所述第二铜扩散阻挡层，使得所述第二铜籽晶层/所述第二铜扩散阻挡层叠层分裂为左右两个互不相连的区域，在所述第二铜籽晶层表面电镀第二铜金属层。
本发明的纳米电容三维集成结构制作方法中，优选为，在底部进行第三次布线的步骤，具体包括：在上述结构的底部形成第三隔离介质，采用光刻和刻蚀工艺刻蚀所述第三隔离介质，并在暴露出来的所述铝通孔结构、所述第二顶部金属电极层和所述第二底部金属电极层表面分别形成第四沟槽结构、第五沟槽结构和第六沟槽结构，而且第四沟槽结构与第五沟槽结构相邻；在三个沟槽结构表面依次沉积第三铜扩散阻挡层和第三铜籽晶层；采用光刻和刻蚀工艺去除所述第五沟槽和所述第六沟槽之间的所述第三隔离介质表面的所述第三铜籽晶层和所述第三铜扩散阻挡层，使得所述第三铜籽晶层/所述第三铜扩散阻挡层叠层分裂为左右两个互不相连的区域，在所述第三铜籽晶层表面电镀第三铜金属层。
本发明的纳米电容三维集成结构制作方法中，优选为，所述第一阳极氧化铝结构、所述第二阳极氧化铝结构的孔径范围为200～500nm，深度范围为 1～5μm。
本发明具有以下技术效果：
在铝箔的正面和背面分别制备出纳米电容结构，并通过铝通孔结构并联连接，可以显著增大电容密度缩短互连线长度，从而有利于减小互连电阻和能量损耗。将多个正面和背面都形成有纳米电容结构的铝箔在垂直方向上堆叠并且并联连接，可以进一步增大电容密度。
此外，由于正面和背面的纳米电容结构公用一个铝箔基底，而且两个纳米电容的底部金属电极层均与铝箔基底相连，所以两个纳米电容的底部金属电极层直接实现了并联连接，也就是说无需另外增加铝通孔来实现底部金属电极层的并联连接，从而可以减少工艺步骤和降低工艺复杂度。
附图说明
图1是纳米电容三维集成结构制作方法的流程图。
图2-图14是纳米电容三维集成结构制作方法各步骤的结构示意图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，应当理解，此处所描述的具体实施例仅用以解释本发明，并不用于限定本发明。所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
在本发明的描述中，需要说明的是，术语“上”、“下”、“垂直”“水平”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性。
此外，在下文中描述了本发明的许多特定的细节，例如器件的结构、材料、尺寸、处理工艺和技术，以便更清楚地理解本发明。但正如本领域的技术人员能够理解的那样，可以不按照这些特定的细节来实现本发明。除非在下文中特别指出，器件中的各个部分可以由本领域的技术人员公知的材料构成，或者可以采用将来开发的具有类似功能的材料。
以下结合附图1-14和实施例对本发明的技术方案做进一步的说明。图1 是纳米电容三维集成结构制作方法的流程图，图2-14示出了纳米电容三维集成结构制作方法各步骤的结构示意图。如图1所示，具体制备步骤为：
步骤S1：制作铝通孔并在铝通孔内进行第一次布线。首先采用化学气相沉积的方法在铝箔200的背面沉积一层Si3N4薄膜作为刻蚀终止层201，厚度范围为200～300nm；进一步采用物理气相沉积的方法沉积一层Cu薄膜作为第一铜籽晶层202，厚度范围为10～30nm；进一步用粘合剂在Cu薄膜背面粘附一片陶瓷薄膜作为第一支撑载体203，所得结构如图2所示。
然后旋涂光刻胶并通过曝光和显影工艺定义出铝通孔的位置；紧跟着采用干法刻蚀比如离子铣刻蚀、等离子刻蚀、反应离子刻蚀、深度反应离子刻蚀、激光烧蚀，或者通过使用蚀刻剂溶液的湿法刻蚀对铝箔200左侧的区域进行刻蚀贯穿铝箔200形成铝通孔，所得结构如图3所示。其中，铝通孔的直径范围为5～20μm，深度范围为50～200μm。
接着采用化学气相沉积方法在铝通孔表面沉积一层SiO2薄膜作为第一隔离介质204，并采用光刻和刻蚀工艺去除沉积在铝通孔底部的第一隔离介质 204；进一步采用物理气相沉积方法在第一隔离介质204表面依次生长一层 TaN薄膜作为第一铜扩散阻挡层205，并采用光刻和刻蚀工艺去除沉积在铝通孔底部的第一铜扩散阻挡层205；进一步采用物理气相沉积方法在铜扩散阻挡层205表面生长一层Ta薄膜作为铜粘附层206，并采用光刻和刻蚀工艺去除沉积在铝通孔底部的Ta薄膜；进一步采用光刻和刻蚀工艺去除铝通孔底部的刻蚀终止层201；进一步以铝通孔底部的Cu薄膜为籽晶层，采用电镀工艺在铝通孔内部电镀一层铜材料作为第一铜金属层207，使第一铜金属层207完全填充铝通孔，而且第一铜金属层207的顶部与铝箔200的顶部齐平；进一步采用光刻和刻蚀工艺去除铝通孔顶部的第一隔离介质204、第一铜扩散阻挡层 205和铜粘附层206；进一步采用化学气相沉积的方法生长一层Si3N4薄膜，并采用光刻和刻蚀工艺去除部分Si3N4薄膜，仅保留铝通孔顶部的Si3N4薄膜，作为第一表面覆盖层208。其中，第一表面覆盖层208的厚度范围为200～300 nm，所得结构如图4所示。
在本实施方式中采用SiO2作为隔离介质，采用TaN作为铜扩散阻挡层， Ta薄膜作为铜粘附层，但是本发明不限定于此，可以选择SiO2、Si3N4、SiON、 SiCOH、SiCOFH中的至少一种作为隔离介质；可以选择TaN、TiN、ZrN、 MnSiO3中的至少一种作为铜扩散阻挡层；选择Ta和Ti中的至少一种作为铜粘附层。第一隔离介质、铜扩散阻挡层和铜粘附层的生长方式可以选择物理气相沉积、化学气相沉积、原子层沉积中的至少一种。
步骤S2：在铝箔正面形成第一阳极氧化铝结构并制备出第一纳米电容结构。首先将上述结构置于磷酸溶液中对铝箔200的正面进行阳极氧化获得第一阳极氧化铝结构209；进一步采用光刻和刻蚀工艺去除表面覆盖层208，所得结构如图5所示。其中，第一阳极氧化铝结构209的孔径范围为200～500nm，深度范围为1～5μm；阳极氧化铝工艺可以选择磷酸、硫酸和草酸中的至少一种作为腐蚀溶液，可以通过调节腐蚀电压、电流以及腐蚀时间来控制阳极氧化铝的孔径和深度。
然后采用物理气相沉积工艺在第一阳极氧化铝结构209内部依次沉积一层TiN薄膜、一层Al2O3薄膜和一层TiN薄膜，分别作为第一底部金属电极层210、第一绝缘介质211和第一顶部金属电极层212，构成第一纳米电容结构，所得结构如图6所示。其中，第一底部金属电极层210的厚度范围为50～150 nm，第一绝缘介质211的厚度范围为10～50nm，第一顶部金属电极层212的厚度范围为100～300nm。在本实施方式中采用TiN作为第一底部金属电极层和第一顶部金属电极层，Al2O3薄膜作为第一绝缘介质层，但是本发明不限定于此，可以选择TaN、TiN、WN、MoN、Ni和Ru的至少一种作为第一底部金属电极层和第一顶部金属电极层；选择Al2O3、ZrO2、TiO2、HfO2、La2O3、 HfZrO、HfAlO、HfTiO中的至少一种作为第一绝缘介质层。第一绝缘介质、第一底部金属电极层和第一顶部金属电极层的生长方式可以选择物理气相沉积、化学气相沉积、原子层沉积和脉冲激光沉积中的至少一种。
步骤S3：在顶部进行第二次布线使得铝通孔结构与第一纳米电容的第一顶部金属电极电气连通。首先采用光刻和刻蚀工艺去除铝通孔顶部的第一顶部金属电极层212、第一绝缘介质层211、第一底部金属电极层210，从而露出铝通孔的顶部结构；接着采用光刻和刻蚀工艺去除第一个纳米电容结构右侧的部分第一顶部金属电极层212和部分第一绝缘介质层211，从而露出部分第一底部金属电极层210，所得结构如图7所示。
然后采用化学气相沉积工艺在上述结构的顶部沉积一层SiO2薄膜作为第二隔离介质213，所得结构如图8所示。
紧跟着采用光刻和刻蚀工艺刻蚀第二隔离介质213，并从左至右在暴露出来的铝通孔结构、第一顶部金属电极层212和第一底部金属电极层210表面分别形成第一沟槽结构、第二沟槽结构和第三沟槽结构，而且第一沟槽结构与第二沟槽结构相邻，所得沟槽结构如图9所示。
进一步采用化学气相沉积工艺在三个沟槽结构表面依次沉积一层TaN薄膜和一层Co薄膜，分别作为第二铜扩散阻挡层214和第二铜籽晶215层。随后采用光刻和刻蚀工艺去除第二沟槽和第三沟槽之间的第二隔离介质213表面的第二铜籽晶层215和第二铜扩散阻挡层214，使得第二铜籽晶层215/第二铜扩散阻挡层214叠层分裂为左右两个互不相连的区域。紧接着在第二铜籽晶层215表面电镀一层铜材料，作为第二铜金属层216，所得结构如图10所示。
最后采用化学气相沉积工艺在上述结构的顶部沉积一层SiO2薄膜作为第二隔离介质213的延伸层，并通过光刻和刻蚀工艺使得第二隔离介质213与第二铜金属层216表面齐平，所得结构如图11所示。在本实施方式中采用SiO2作为第二隔离介质，采用TaN作为第二铜扩散阻挡层，Co薄膜作为第二铜籽晶层，但是本发明不限定于此，可以选择SiO2、Si3N4、SiON、SiCOH、SiCOFH 中的至少一种作为第二隔离介质；可以选择TaN、TiN、ZrN、MnSiO3中的至少一种作为第二铜扩散阻挡层；选择Cu、Ru、Co、RuCo、CuRu、CuCo中的至少一种作为第二铜籽晶层。第二隔离介质、第二铜扩散阻挡层和第二铜籽晶层的生长方式可以选择物理气相沉积、化学气相沉积、原子层沉积中的至少一种。
步骤S4：在铝箔背面形成第二阳极氧化铝结构并制备出第二纳米电容结构。首先在上述结构顶部粘附一片陶瓷薄膜作为第二支撑载体217；接着采用光刻和刻蚀工艺去除第一支撑载体203、第一铜籽晶层202和刻蚀终止层201，所得结构如图12所示。
然后在铝通孔底部覆盖一层Si3N4薄膜作为第二表面覆盖层218以保护铝通孔的底部，所得结构如图13所示。
随后将上述结构置于磷酸溶液中对铝箔200的背面进行阳极氧化获得第二阳极氧化铝结构219；进一步采用光刻和刻蚀工艺去除第二表面覆盖层218。其中，第二阳极氧化铝结构219的孔径范围为200～500nm，深度范围为1～5μm；阳极氧化铝工艺可以选择磷酸、硫酸和草酸中的至少一种作为腐蚀溶液，可以通过调节腐蚀电压、电流以及腐蚀时间来控制阳极氧化铝的孔径和深度。然后采用物理气相沉积工艺在第二阳极氧化铝结构219内部依次沉积一层 TiN薄膜、一层Al2O3薄膜和一层TiN薄膜，分别作为第二底部金属电极层 220、第二绝缘介质221和第二顶部金属电极层222，获得第二纳米电容结构。其中，第二底部金属电极层220的厚度范围为50～150nm，第二绝缘介质221 的厚度范围为10～50nm，第二顶部金属电极层222的厚度范围为100～300nm。在本实施方式中采用TiN作为第二底部和第二顶部金属电极层，Al2O3薄膜作为第二绝缘介质层，但是本发明不限定于此，可以选择TaN、TiN、WN、MoN、 Ni和Ru的至少一种作为第二底部金属电极层和第二顶部金属电极层；选择 Al2O3、ZrO2、TiO2、HfO2、La2O3、HfZrO、HfAlO、HfTiO中的至少一种作为第二绝缘介质层。第二绝缘介质、第二底部金属电极层和第二顶部金属电极层的生长方式可以选择物理气相沉积、化学气相沉积、原子层沉积和脉冲激光沉积中的至少一种。
步骤S5：在底部进行第三次布线使得铝通孔结构与第二纳米电容的第二顶部金属电极电气连通。首先采用光刻和刻蚀工艺去除铝通孔底部的第二顶部金属电极层222、第二绝缘介质层221、第二底部金属电极层220，从而露出铝通孔的底部结构；接着采用光刻和刻蚀工艺去除第二个纳米电容结构右侧的部分第二顶部金属电极层222和部分第二绝缘介质层221，从而露出部分第二底部金属电极层220。然后采用化学气相沉积工艺在上述结构的底部沉积一层SiO2薄膜作为第三隔离介质223。紧跟着采用光刻和刻蚀工艺刻蚀第三隔离介质223，并从左至右在暴露出来的铝通孔结构、第二顶部金属电极层 222和第二底部金属电极层220表面分别形成第四沟槽结构、第五沟槽结构和第六沟槽结构，而且第四沟槽结构与第五沟槽结构相邻。进一步采用化学气相沉积工艺在三个沟槽结构表面依次沉积一层TaN薄膜和一层Co薄膜，分别作为第三铜扩散阻挡层224和第三铜籽晶层225。随后采用光刻和刻蚀工艺去除第五沟槽和第六沟槽之间的第三隔离介质223表面的第三铜籽晶层225 和第三铜扩散阻挡层224，使得第三铜籽晶层225/第三铜扩散阻挡层224叠层分裂为左右两个互不相连的区域。最后在第三铜籽晶层225表面电镀一层铜材料226，作为第三铜金属层。最后采用化学气相沉积工艺在上述结构的底部沉积一层SiO2薄膜作为第三隔离介质223的延伸层，并通过光刻和刻蚀工艺使得第三隔离介质223与第三铜金属层226表面齐平，所得结构如图14所示。在本实施方式中采用SiO2作为第三隔离介质，采用TaN作为第三铜扩散阻挡层，Co薄膜作为第三铜籽晶层，但是本发明不限定于此，可以选择SiO2、Si3N4、 SiON、SiCOH、SiCOFH中的至少一种作为第三隔离介质；可以选择TaN、 TiN、ZrN、MnSiO3中的至少一种作为第三铜扩散阻挡层；选择Cu、Ru、Co、 RuCo、CuRu、CuCo中的至少一种作为第三铜籽晶层。第三隔离、第三铜扩散阻挡层和第三铜籽晶层的生长方式可以选择物理气相沉积、化学气相沉积、原子层沉积中的至少一种。
铝箔正面和背面两个纳米电容的顶部金属电极层通过左侧铝通孔电气连通，底部金属电极层通过铝箔电气连通；也就是说铝箔正面和背面两个纳米电容是并联的。
在本实施方式中将铝箔正面和背面两个纳米电容结构通过铝通孔和铝箔垂直并联到一起，但是本发明不限定于此，也可以将更多个上述结构通过无源转接板实现垂直堆叠，从而进一步增加电容密度。
如图14所示，该纳米电容三维集成结构包括：
贯穿铝箔200的铝通孔结构，位于基于阳极氧化铝模板的纳米电容三维集成结构的左侧，其中，第一隔离介质204覆盖铝通孔的侧壁；第一铜扩散阻挡层205覆盖第一隔离介质204的侧壁；第一铜籽晶层206覆盖第一铜扩散阻挡层205的侧壁；第一铜金属层207覆盖第一铜籽晶层206的侧壁，并完全填充铝通孔；
第一纳米电容结构，位于铝通孔结构右侧的顶部区域。其中，第一纳米电容结构的基本骨架是通过阳极氧化铝箔200正面所形成的第一阳极氧化铝结构209；第一底部金属电极层210覆盖第一阳极氧化铝结构209表面；第一绝缘介质211覆盖第一底部金属电极层210表面；第一顶部金属电极层212 覆盖第一绝缘介质211表面，并完全填充第一阳极氧化铝结构209。此外，铝通孔结构的正面没有被第一底部金属电极层210所覆盖。
顶部金属接触，第二隔离介质213在从左至右暴露出来的铝通孔结构、第一顶部金属电极层212和第一底部金属电极层210表面分别形成第一沟槽结构、第二沟槽结构和第三沟槽结构；而且第一沟槽结构与第二沟槽结构相邻。第二铜扩散阻挡层214覆盖三个沟槽的表面，并在中间区域断裂不相连接；第二铜籽晶层215覆盖第二铜扩散阻挡层214表面；第一铜金属层216 覆盖第二铜籽晶层215表面。第一顶部金属电极层212通过第一沟槽结构以及第二沟槽结构与铝通孔结构电气连通；第一底部金属电极层210与第三沟槽结构电气连通。
第二纳米电容结构，位于铝通孔结构右侧的底部区域。其中，第二纳米电容结构的基本骨架是通过阳极氧化铝箔200背面所形成的第二阳极氧化铝结构219；第二底部金属电极层220覆盖第二阳极氧化铝结构219表面；第二绝缘介质221覆盖第二底部金属电极层220表面；第二顶部金属电极层222 覆盖第二绝缘介质221表面，并完全填充第二阳极氧化铝结构219。此外，铝通孔结构的背面没有被第二底部金属电极层220所覆盖。
底部金属接触，第三隔离介质223在从左至右暴露出来的铝通孔结构、第二顶部金属电极层222和第二底部金属电极层220表面分别形成第四沟槽结构、第五沟槽结构和第六沟槽结构；而且第四沟槽结构与第五沟槽结构相邻。第三铜扩散阻挡层224覆盖三个沟槽的表面，并在中间区域断裂不相连接；第三铜籽晶层225覆盖第三铜扩散阻挡层224表面；第三铜金属层226 覆盖第三铜籽晶层225表面。第一顶部金属电极层212通过第一沟槽结构、第二沟槽结构、铝通孔结构、第四沟槽结构和第五沟槽结构与第二顶部金属电极层222电气连通；第一底部金属电极层210通过铝箔200与第二底部金属电极层220电气连通。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。
Claims (10)
1.一种纳米电容三维集成结构，其特征在于，
包括：
铝箔(200)，在一侧形成有铝通孔结构，其中，第一隔离介质(204)覆盖铝通孔的侧壁；第一铜扩散阻挡层(205)覆盖所述第一隔离介质(204)的侧壁；第一铜籽晶层(206)覆盖所述第一铜扩散阻挡层(205)的侧壁；第一铜金属层(207)覆盖所述第一铜籽晶层(206)的侧壁，并完全填充铝通孔；
第一纳米电容结构，位于所述铝箔(200)的正面，其中，第一纳米电容结构的基本骨架是通过阳极氧化所述铝箔(200)正面所形成的第一阳极氧化铝结构(209)；第一底部金属电极层(210)覆盖所述第一阳极氧化铝结构(209)表面；第一绝缘介质(211)覆盖所述第一底部金属电极层(210)表面；第一顶部金属电极层(212)覆盖所述第一绝缘介质(211)表面，并完全填充所述第一阳极氧化铝结构(209)；
顶部金属接触，第二隔离介质(213)在暴露出来的所述铝通孔结构、所述第一顶部金属电极层(212)和所述第一底部金属电极层(210)表面分别形成第一沟槽结构、第二沟槽结构和第三沟槽结构，而且第一沟槽结构与第二沟槽结构相邻；第二铜扩散阻挡层(214)覆盖三个沟槽的表面，并在中间区域断裂不相连接；第二铜籽晶层(215)覆盖所述第二铜扩散阻挡层(214)表面；第一铜金属层(216)覆盖所述第二铜籽晶层(215)表面；
第二纳米电容结构，位于所述铝箔(200)的背面，其中，第二纳米电容结构的基本骨架是通过阳极氧化所述铝箔(200)背面所形成的第二阳极氧化铝结构(219)；第二底部金属电极层(220)覆盖所述第二阳极氧化铝结构(219表面；第二绝缘介质(221覆盖所述第二底部金属电极层(220)表面；第二顶部金属电极层(222)覆盖所述第二绝缘介质(221)表面，并完全填充所述第二阳极氧化铝结构(219)；
底部金属接触，第三隔离介质(223)在暴露出来的所述铝通孔结构、所述第二顶部金属电极层(222)和所述第二底部金属电极层(220)表面分别形成第四沟槽结构、第五沟槽结构和第六沟槽结构，而且第四沟槽结构与第五沟槽结构相邻；第三铜扩散阻挡层(224)覆盖三个沟槽的表面，并在中间区域断裂不相连接；第三铜籽晶层(225)覆盖所述第三铜扩散阻挡层(224)表面；第三铜金属层(226)覆盖所述第三铜籽晶层(225)表面；
所述第一顶部金属电极层(212)通过所述第一沟槽结构、所述第二沟槽结构、所述铝通孔结构、所述第四沟槽结构、所述第五沟槽结构与所述第二顶部金属电极层(222)电气连通；所述第一底部金属电极层(210)通过所述第三沟槽结构、所述铝箔(200)、所述第六沟槽结构与所述第二底部金属电极层(220)电气连通。
2.根据权利要求1所述的纳米电容三维集成结构，其特征在于，
所述铝通孔的直径范围为5～20μm，深度范围为50～200μm。
3.根据权利要求1所述的纳米电容三维集成结构，其特征在于，
所述第一阳极氧化铝结构(209)、所述第二阳极氧化铝结构(219)的孔径范围为200～500nm，深度范围为1～5μm。
4.根据权利要求1所述的纳米电容三维集成结构，其特征在于，
所述第一底部金属电极层(210)的厚度范围为50～150nm，所述第一绝缘介质(211)的厚度范围为10～50nm，所述第一顶部金属电极层(212)的厚度范围为100～300nm。
5.根据权利要求1所述的纳米电容三维集成结构，其特征在于，
所述第二底部金属电极层(220)的厚度范围为50～150nm，所述第二绝缘介质(221)的厚度范围为10～50nm，所述第二顶部金属电极层(222)的厚度范围为100～300nm。
6.一种纳米电容三维集成结构制作方法，其特征在于，
包括以下步骤：
在铝箔(200)上制作铝通孔并在铝通孔内进行第一次布线，获得铝通孔结构；
在所述铝箔(200)正面形成第一阳极氧化铝结构，并在所述第一阳极氧化铝结构表面依次形成第一底部金属电极层(210)、第一绝缘介质(211)和第一顶部金属电极层(212)，构成第一纳米电容结构；
在结构顶部进行第二次布线，形成第一沟槽结构、第二沟槽结构和第三沟槽结构；
在所述铝箔(200)背面形成第二阳极氧化铝结构，并在所述第二阳极氧化铝结构表面依次形成第二底部金属电极层(220)、第二绝缘介质(221)和第二顶部金属电极层(222)，获得第二纳米电容结构；
在结构底部进行第三次布线，形成第四沟槽结构、第五沟槽结构和第六沟槽结构，其中，
所述第一顶部金属电极层(212)通过所述第一沟槽结构、所述第二沟槽结构、所述铝通孔结构、所述第四沟槽结构、所述第五沟槽结构与所述第二顶部金属电极层(222)电气连通；所述第一底部金属电极层(210)通过所述第三沟槽结构、所述铝箔(200)、所述第六沟槽结构与所述第二底部金属电极层(220)电气连通。
7.根据权利要求6所述的纳米电容三维集成结构制作方法，其特征在于，
形成铝通孔结构的步骤，具体包括以下步骤：
在所述铝箔(200)的背面沉积刻蚀终止层(201)，第一铜籽晶层(202)；
对所述铝箔(200)一侧的区域进行光刻、刻蚀，贯穿所述铝箔(200)形成铝通孔；
在所述铝通孔的侧壁形成第一隔离介质(204)，第一铜扩散阻挡层(205)和铜粘附层(206)；
采用光刻和刻蚀工艺去除所述铝通孔底部的刻蚀终止层(201)；
在所述铝通孔内部电镀第一铜金属层(207)，使之完全填充所述铝通孔，而且第一铜金属层(207)的顶部与所述铝箔(200)的顶部齐平。
8.根据权利要求6所述的纳米电容三维集成结构制作方法，其特征在于，
在顶部进行第二次布线的步骤，具体包括：
在上述结构的顶部形成第二隔离介质(213)，采用光刻和刻蚀工艺刻蚀所述第二隔离介质(213)，在暴露出来的所述铝通孔结构、所述第一顶部金属电极层(212)和所述第一底部金属电极层(210)表面分别形成第一沟槽结构、第二沟槽结构和第三沟槽结构，且第一沟槽结构与第二沟槽结构相邻；
在三个沟槽结构表面依次形成第二铜扩散阻挡层(214)和第二铜籽晶(215)层，采用光刻和刻蚀工艺去除所述第二沟槽和所述第三沟槽之间的所述第二隔离介质(213)表面的所述第二铜籽晶层(215)和所述第二铜扩散阻挡层(214)，使得所述第二铜籽晶层(215)/所述第二铜扩散阻挡层(214)叠层分裂为左右两个互不相连的区域，在所述第二铜籽晶层(215)表面电镀第二铜金属层(216)。
9.根据权利要求6所述的纳米电容三维集成结构制作方法，其特征在于，
在底部进行第三次布线的步骤，具体包括：
在上述结构的底部形成第三隔离介质(223)，采用光刻和刻蚀工艺刻蚀所述第三隔离介质(223)，并在暴露出来的所述铝通孔结构、所述第二顶部金属电极层(222)和所述第二底部金属电极层(220)表面分别形成第四沟槽结构、第五沟槽结构和第六沟槽结构，而且第四沟槽结构与第五沟槽结构相邻；
在三个沟槽结构表面依次沉积第三铜扩散阻挡层(224)和第三铜籽晶层(225)；采用光刻和刻蚀工艺去除所述第五沟槽和所述第六沟槽之间的所述第三隔离介质(223)表面的所述第三铜籽晶层(225)和所述第三铜扩散阻挡层(224)，使得所述第三铜籽晶层(225)/所述第三铜扩散阻挡层(224)叠层分裂为左右两个互不相连的区域，在所述第三铜籽晶层(225)表面电镀第三铜金属层(226)。
10.根据权利要求6所述的纳米电容三维集成结构制作方法，其特征在于，
所述第一阳极氧化铝结构(209)、所述第二阳极氧化铝结构(219)的孔径范围为200～500nm，深度范围为1～5μm。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010944488.9A CN112201655B (zh) | 2020-09-10 | 2020-09-10 | 一种纳米电容三维集成结构及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010944488.9A CN112201655B (zh) | 2020-09-10 | 2020-09-10 | 一种纳米电容三维集成结构及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112201655A true CN112201655A (zh) | 2021-01-08 |
| CN112201655B CN112201655B (zh) | 2022-04-29 |
Family
ID=74014466
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010944488.9A Active CN112201655B (zh) | 2020-09-10 | 2020-09-10 | 一种纳米电容三维集成结构及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112201655B (zh) |
Citations (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20010017758A1 (en) * | 1998-04-21 | 2001-08-30 | Matsushita Electric Industrial Co., Ltd. | Capacitor and its manufacturing method |
| US20090180239A1 (en) * | 2008-01-11 | 2009-07-16 | Oh Young Joo | Metal capacitor and manufacturing method thereof |
| CN101800253A (zh) * | 2010-04-01 | 2010-08-11 | 复旦大学 | 一种用于能量存储的纳米电容器及其制作方法 |
| US20110073827A1 (en) * | 2009-08-26 | 2011-03-31 | University Of Maryland | Nanodevice arrays for electrical energy storage, capture and management and method for their formation |
| CN102655176A (zh) * | 2012-05-10 | 2012-09-05 | 复旦大学 | 具有纳米线结构的电容器及其制备方法 |
| CN103094200A (zh) * | 2011-11-02 | 2013-05-08 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的制造方法 |
| CN103500729A (zh) * | 2013-10-18 | 2014-01-08 | 中国科学院上海微系统与信息技术研究所 | 硅转接板结构及其圆片级制作方法 |
| US20150028450A1 (en) * | 2013-07-25 | 2015-01-29 | Jae-hwa Park | Integrated circuit device including through-silicon via structure and decoupling capacitor and method of manufacturing the same |
| US20160268144A1 (en) * | 2013-10-29 | 2016-09-15 | Ipdia | Structure with an improved capacitor |
| US20180308638A1 (en) * | 2017-04-25 | 2018-10-25 | Samsung Electro-Mechanics Co., Ltd. | Capacitor and method of manufacturing the same |
| US20190088419A1 (en) * | 2017-09-21 | 2019-03-21 | Samsung Electro-Mechanics Co., Ltd. | Capacitor component |
| US20190096587A1 (en) * | 2017-09-28 | 2019-03-28 | Samsung Electro-Mechanics Co., Ltd. | Capacitor and method of manufacturing the same |
| CN110098065A (zh) * | 2019-04-28 | 2019-08-06 | 复旦大学 | 一种双硅片基固态超级电容及其制备方法 |
| US20200058732A1 (en) * | 2018-08-08 | 2020-02-20 | Shenzhen Weitongbo Technology Co., Ltd. | Double-sided capacitor and method for fabricating the same |
| CN111293078A (zh) * | 2020-03-17 | 2020-06-16 | 浙江大学 | 一种转接板正反两面空腔嵌入芯片的方法 |
-
2020
- 2020-09-10 CN CN202010944488.9A patent/CN112201655B/zh active Active
Patent Citations (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20010017758A1 (en) * | 1998-04-21 | 2001-08-30 | Matsushita Electric Industrial Co., Ltd. | Capacitor and its manufacturing method |
| US20090180239A1 (en) * | 2008-01-11 | 2009-07-16 | Oh Young Joo | Metal capacitor and manufacturing method thereof |
| US20110073827A1 (en) * | 2009-08-26 | 2011-03-31 | University Of Maryland | Nanodevice arrays for electrical energy storage, capture and management and method for their formation |
| CN101800253A (zh) * | 2010-04-01 | 2010-08-11 | 复旦大学 | 一种用于能量存储的纳米电容器及其制作方法 |
| CN103094200A (zh) * | 2011-11-02 | 2013-05-08 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的制造方法 |
| CN102655176A (zh) * | 2012-05-10 | 2012-09-05 | 复旦大学 | 具有纳米线结构的电容器及其制备方法 |
| US20150028450A1 (en) * | 2013-07-25 | 2015-01-29 | Jae-hwa Park | Integrated circuit device including through-silicon via structure and decoupling capacitor and method of manufacturing the same |
| CN103500729A (zh) * | 2013-10-18 | 2014-01-08 | 中国科学院上海微系统与信息技术研究所 | 硅转接板结构及其圆片级制作方法 |
| US20160268144A1 (en) * | 2013-10-29 | 2016-09-15 | Ipdia | Structure with an improved capacitor |
| US20180308638A1 (en) * | 2017-04-25 | 2018-10-25 | Samsung Electro-Mechanics Co., Ltd. | Capacitor and method of manufacturing the same |
| US20190088419A1 (en) * | 2017-09-21 | 2019-03-21 | Samsung Electro-Mechanics Co., Ltd. | Capacitor component |
| US20190096587A1 (en) * | 2017-09-28 | 2019-03-28 | Samsung Electro-Mechanics Co., Ltd. | Capacitor and method of manufacturing the same |
| US20200058732A1 (en) * | 2018-08-08 | 2020-02-20 | Shenzhen Weitongbo Technology Co., Ltd. | Double-sided capacitor and method for fabricating the same |
| CN110098065A (zh) * | 2019-04-28 | 2019-08-06 | 复旦大学 | 一种双硅片基固态超级电容及其制备方法 |
| CN111293078A (zh) * | 2020-03-17 | 2020-06-16 | 浙江大学 | 一种转接板正反两面空腔嵌入芯片的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112201655B (zh) | 2022-04-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN112018070B (zh) | 一种纳米电容三维集成结构及其制备方法 | |
| CN112018096B (zh) | 一种用于能量缓冲的纳米电容三维集成系统及其制备方法 | |
| US9409767B2 (en) | Energy storage structure, method of manufacturing a support structure for same, and microelectronic assembly and system containing same | |
| TWI506655B (zh) | 用於多孔性電化學電容器的奈米加工結構 | |
| CN112151536B (zh) | 一种纳米电容三维集成结构及其制备方法 | |
| TWI493580B (zh) | 儲能裝置及其製造方法，及包含儲能裝置的行動電子裝置 | |
| CN112151535B (zh) | 一种硅基纳米电容三维集成结构及其制备方法 | |
| CN112151538B (zh) | 一种纳米电容三维集成结构及其制造方法 | |
| US10014123B2 (en) | Overcoming variance in stacked capacitors | |
| CN112201655B (zh) | 一种纳米电容三维集成结构及其制作方法 | |
| CN112151537B (zh) | 一种高能量密度纳米电容三维集成结构及其制备方法 | |
| CN112151539B (zh) | 一种高存储容量纳米电容三维集成结构及其制备方法 | |
| CN112908992B (zh) | 三维集成结构及其制造方法 | |
| CN113035812B (zh) | 三维集成结构及其制造方法 | |
| CN112652620B (zh) | 三维集成结构及其制造方法 | |
| CN112071974A (zh) | 一种三维集成系统及制备方法 | |
| CN112466841B (zh) | 一种内嵌电容器的tsv结构及其制备方法 | |
| CN112652621B (zh) | 三维集成结构及其制造方法 | |
| CN112908991B (zh) | 三维集成结构及其制造方法 | |
| CN112908993A (zh) | 三维集成结构及其制造方法 | |
| WO2022000436A1 (zh) | 一种rfid芯片与超级电容三维集成系统及其制备方法 | |
| CN112670285A (zh) | 三维集成结构及其制备方法 | |
| RU2588036C2 (ru) | Структуры, изготовленные с использованием нанотехнологии, для пористых электрохимических конденсаторов |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |