CN112151538B - 一种纳米电容三维集成结构及其制造方法 - Google Patents

一种纳米电容三维集成结构及其制造方法 Download PDF

Info

Publication number
CN112151538B
CN112151538B CN202010944489.3A CN202010944489A CN112151538B CN 112151538 B CN112151538 B CN 112151538B CN 202010944489 A CN202010944489 A CN 202010944489A CN 112151538 B CN112151538 B CN 112151538B
Authority
CN
China
Prior art keywords
electrode layer
metal electrode
shallow trench
trench structure
groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010944489.3A
Other languages
English (en)
Other versions
CN112151538A (zh
Inventor
朱宝
陈琳
孙清清
张卫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fudan University
Shanghai IC Manufacturing Innovation Center Co Ltd
Original Assignee
Fudan University
Shanghai IC Manufacturing Innovation Center Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fudan University, Shanghai IC Manufacturing Innovation Center Co Ltd filed Critical Fudan University
Priority to CN202010944489.3A priority Critical patent/CN112151538B/zh
Publication of CN112151538A publication Critical patent/CN112151538A/zh
Application granted granted Critical
Publication of CN112151538B publication Critical patent/CN112151538B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/0805—Capacitors only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8221—Three dimensional integrated circuits stacked in different levels

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明公开一种纳米电容三维集成结构及其制造方法。该纳米电容三维集成结构制造方法在低阻硅衬底的正面和背面分别形成正面沟槽和背面沟槽，并在其中形成第一纳米电容结构和第二纳米电容结构，并且正面沟槽和背面沟槽之间形成有硅通孔结构。硅通孔结构直接电气连通第一纳米电容结构和第二纳米电容结构的下电极，低阻硅衬底直接电气连通第一纳米电容结构和第二纳米电容结构的上电极，可以缩短互连线长度，从而有利于减小互连电阻和能量损耗。

Description

一种纳米电容三维集成结构及其制造方法
技术领域
本发明属于集成电路封装领域，具体涉及一种纳米电容三维集成结构及其制造方法。
背景技术
目前，对于便携式电子设备来说，电池仍然是主要的能量供应部件。虽然电池技术在不断发展，然而在电池的容量与体积以及重量之间仍然需要作出折中。相应地，一些容量大、重量轻以及体积小的可替代供电部件被研究和开发，比如微型燃料电池、塑料太阳能电池以及能量收集系统。在以上所提到的所有情况下，通常都需要能量缓冲系统来维持连续和稳定的能量输出。比如，一般认为燃料电池系统拥有较慢的启动时间和较低的动能。因此，燃料电池提供基础功率，缓冲系统提供启动功率的混合系统是最佳解决方案。此外，能量收集系统依赖环境中无法持续获得的能量源；因此，需要能量缓冲系统来维持器件不中断的工作。进一步，能量缓冲系统能够提供峰值负载，然而能量产生系统却无法提供。一般来讲，能量缓冲系统或者是电池，或者是电容。电池的一个重要缺点是它有限的放电效率。相比之下，电容可以提供更大的放电电流。使用电容作为能量缓冲的其它优势还包括较长的循环寿命和较高的功率密度。除了以上提到的优势外，采用合适的材料和结构设计，电容相比较电池更容易缩小尺寸。通过引入高深宽比结构，比如碳纳米管、硅纳米线、硅纳米孔以及硅深槽结构，并在这些高深宽比结构中沉积高介电常数材料可以极大增加电容密度和存储容量。这种采用纳米结构来制备的电容可以称之为纳米电容。然而，目前纳米电容所采用的高深宽比结构都比较单一，无法更大程度地增大存储容量，从而将限制纳米电容作为有效的能量缓冲部件。
发明内容
为了解决上述问题，本发明公开一种纳米电容三维集成结构，包括：
低阻硅衬底，其正面和背面分别形成有正面沟槽和背面沟槽，正面沟槽与背面沟槽通过硅通孔相连通；所述正面沟槽和硅通孔的表面形成有第二隔离介质和铜扩散阻挡层；所述硅通孔内填充有导电铜柱；所述背面沟槽的表面形成有第一隔离介质和铜籽晶层；
第一纳米电容结构，位于所述背面沟槽内，第一纳米电容结构的基本骨架是形成于背面沟槽内的第一纳米线结构，包括第一底部金属电极层、第一绝缘介质和第一顶部金属电极层，其中，所述第一底部金属电极层覆盖所述第一纳米线结构和所述铜籽晶层表面；所述第一绝缘介质覆盖所述第一底部金属电极层表面；所述第一顶部金属电极层覆盖所述第一绝缘介质，并完全填充相邻第一纳米线结构之间的间隙；
第二纳米电容结构，位于所述正面沟槽内，第二纳米电容结构的基本骨架是形成于正面沟槽内的第二纳米线结构，包括第二底部金属电极层、第二绝缘介质和第二顶部金属电极层，其中，所述第二底部金属电极层覆盖所述第二纳米线结构和所述铜扩散阻挡层表面；所述第二绝缘介质覆盖所述第二底部金属电极层表面；所述第二顶部金属电极层覆盖所述第二绝缘介质，并完全填充相邻第二纳米线结构之间的间隙；
金属接触，包括第一浅沟槽结构、第二浅沟槽结构和第三浅沟槽结构，其中，第一浅沟槽结构形成于低阻硅衬底背面的一侧，贯穿所述第一隔离介质、所述铜籽晶层、所述第一底部金属电极层和所述第一绝缘介质，侧壁形成有第三隔离介质，内部填充所述第一顶部金属电极层；
第二浅沟槽结构与所述第一浅沟槽结构相对应，形成于所述低阻硅衬底正面的一侧，贯穿所述第二隔离介质、所述铜扩散阻挡层、所述第二底部金属电极层和所述第二绝缘介质，侧壁形成有第四隔离介质，内部填充所述第二顶部金属电极层；
第三浅沟槽结构形成于所述低阻硅衬底正面的另一侧，贯穿所述第二绝缘介质、所述第二顶部金属电极层，侧壁形成有第五隔离介质，内部填充第三金属电极层；其中，所述第五隔离介质延伸覆盖所述第二纳米电容结构表面；
所述第一顶部金属电极层通过所述第一浅沟槽结构与所述低阻硅衬底接触，所述第二顶部金属电极层通过所述第二浅沟槽结构与所述低阻硅衬底接触，从而所述第一顶部金属电极层与所述第二顶部金属电极层电气连通；
所述第三金属电极层通过所述第三浅沟槽结构与所述第二底部金属电极层电气连通，并进一步通过所述硅通孔、所述铜籽晶层与所述第一底部金属电极层电气连通，从而所述第二底部金属电极层与所述第一底部金属电极层电气连通。
本发明的纳米电容三维集成结构中，优选为，所述第一纳米线结构、所述第二纳米线结构为碳纳米管、硅纳米线、Ge纳米线或者ZnO纳米线。
本发明还公开一种纳米电容三维集成结构制造方法，包括以下步骤：
在低阻硅衬底的正面和背面光刻刻蚀形成正面沟槽和背面沟槽；在所述背面沟槽内形成第一隔离介质、铜籽晶层，并制作纳米线结构；在所述纳米线结构表面依次沉积第一底部金属电极层和第一绝缘介质；采用光刻和刻蚀工艺去除一侧的部分所述第一隔离介质、所述铜籽晶层、所述第一底部金属电极层和所述第一绝缘介质，露出所述低阻硅衬底的背面区域，形成第一浅沟槽结构；
在所述第一浅沟槽结构的侧壁形成第三隔离介质；形成第一顶部金属电极层，使其覆盖所述第一绝缘介质、所述第三隔离介质表面，并完全填充所述第一浅沟槽结构以及相邻所述纳米线结构之间的间隙，其中，所述第一底部金属电极层、所述第一绝缘介质和所述第一顶部金属电极层构成第一纳米电容结构；
在所述正面沟槽内光刻、刻蚀所述正面沟槽和所述背面沟槽之间的所述低阻硅衬底，直到接触所述第一隔离介质，形成硅通孔；在所述正面沟槽表面和所述硅通孔的侧壁形成第二隔离介质、铜扩散阻挡层；光刻和刻蚀工艺去除所述硅通孔底部的所述第一隔离介质，从而露出所述铜籽晶层；利用所述铜籽晶层的成核作用，采用电镀工艺在所述硅通孔内部电镀形成导电铜柱使其完全填充所述硅通孔；
在所述正面沟槽内形成第二纳米线结构；在所述第二纳米线结构表面依次形成第二底部金属电极层和第二绝缘介质；采用光刻、刻蚀工艺去除与所述第一浅沟槽结构相对应的一侧的部分所述第二隔离介质、所述铜扩散阻挡层、所述第二底部金属电极层和所述第二绝缘介质，露出所述低阻硅衬底的正面区域，形成第二浅沟槽结构；
在所述第二浅沟槽结构的侧壁形成第四隔离介质；形成第二顶部金属电极层，使其覆盖所述第二绝缘介质、所述第四隔离介质表面，并完全填充所述第二浅沟槽结构以及相邻所述第二纳米线结构之间的间隙；其中，所述第二底部金属电极层、所述第二绝缘介质和所述第二顶部金属电极层构成第二纳米电容结构；
采用光刻和刻蚀工艺去除另一侧的部分所述第二绝缘介质和所述第二顶部金属电极层，从而露出部分所述第二底部金属电极层，并形成第三浅沟槽结构；在所述第二纳米电容结构表面和所述第三浅沟槽的侧壁形成第五隔离介质；形成第三金属电极层，使其完全填充所述第三浅沟槽结构，并覆盖部分所述第五隔离介质表面；
所述第三金属电极层通过所述第三浅沟槽结构与所述第二底部金属电极层电气连通，并进一步通过所述硅通孔、所述铜籽晶层与所述第一底部金属电极层电气连通，从而所述第二底部金属电极层与所述第一底部金属电极层电气连通；
所述第一顶部金属电极层通过所述第一浅沟槽结构与所述低阻硅衬底接触，所述第二顶部金属电极层通过所述第二浅沟槽结构与所述低阻硅衬底接触，从而所述第一顶部金属电极层与所述第二顶部金属电极层电气连通。
本发明的纳米电容三维集成结构制造方法中，优选为，所述第一纳米线结构、所述第二纳米线结构为碳纳米管、硅纳米线、Ge纳米线或者ZnO纳米线。
本发明的纳米电容三维集成结构制造方法中，优选为，采用以下方法形成所述碳纳米管：形成金属催化剂层；光刻、刻蚀形成形成相互分离的金属催化剂阵列；利用化学气相沉积方法，在金属催化剂作用下，形成碳纳米管；刻蚀去除顶部的金属催化剂。
本发明的纳米电容三维集成结构制造方法中，优选为，所述化学气相沉积方法中，所采用的气体为C2H2和NH3，温度为600～700℃。
本发明的纳米电容三维集成结构制造方法中，优选为，采用气液固工艺形成所述碳纳米管。
本发明具有以下技术效果：
在硅衬底的正反面分别制备纳米电容，同时采用位于两个纳米电容之间的硅通孔结构将两个纳米电容并联到一起，可以缩短互连线长度，从而有利于减小互连电阻和能量损耗。
将多个正反面都制备纳米电容的硅衬底在垂直方向上堆叠并且并联连接，可以进一步增大电容密度。
通过在硅衬底正反面刻蚀出深槽，然后在两个深槽之间的区域刻蚀出硅通孔结构，无需减薄硅衬底，可以减少工艺步骤和工艺复杂度；同时由于硅通孔结构位于两个深槽之间的区域，无需额外占用芯片面积。
硅通孔结构直接电气连通第一和第二两个纳米电容的下电极，低阻硅衬底直接电气连通第一和第二两个纳米电容的上电极，可以减少电气连通工艺步骤。
附图说明
图1是本发明的纳米电容三维集成结构制造方法的流程图。
图2～图17是本发明的纳米电容三维集成结构制造方法各步骤的结构示意图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，应当理解，此处所描述的具体实施例仅用以解释本发明，并不用于限定本发明。所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
在本发明的描述中，需要说明的是，术语“上”、“下”、“垂直”“水平”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性。
此外，在下文中描述了本发明的许多特定的细节，例如器件的结构、材料、尺寸、处理工艺和技术，以便更清楚地理解本发明。但正如本领域的技术人员能够理解的那样，可以不按照这些特定的细节来实现本发明。除非在下文中特别指出，器件中的各个部分可以由本领域的技术人员公知的材料构成，或者可以采用将来开发的具有类似功能的材料。
以下结合附图1-17和实施例对本发明的技术方案做进一步的说明。图1是基于碳纳米管的纳米电容三维集成结构制备方法的流程图，图2-17示出了基于碳纳米管的纳米电容三维集成结构制备方法各步骤的结构示意图。如图1所示，具体制备步骤为：
步骤S1：在低阻硅衬底的正反面分别刻蚀形成沟槽。具体而言，首先在低阻硅衬底200的正面和背面旋涂光刻胶并通过曝光和显影工艺定义出正面沟槽和背面沟槽的位置；然后采用反应离子刻蚀工艺(RIE)刻蚀出沟槽结构，所得结构如图2所示。刻蚀低阻硅衬底200的反应离子体可以选择CF4、SF6中的至少一种。在本实施方式中采用反应离子刻蚀工艺来获得沟槽结构，但是本发明不限定于此，可以选择干法刻蚀比如离子铣刻蚀、等离子刻蚀、反应离子刻蚀、激光烧蚀，或者通过使用蚀刻剂溶液的湿法刻蚀中的至少一种工艺。
步骤S2：在背面沟槽内部制作碳纳米管结构并形成第一纳米电容结构。首先采用物理气相沉积工艺在背面沟槽内依次沉积Si3N4薄膜、Cu薄膜和Ni金属，分别作为第一隔离介质201、铜籽晶层202和第一金属催化剂层203，所得结构如图3所示。
然后旋涂光刻胶并通过曝光和显影工艺定义出Ni金属催化剂阵列图形；随后采用RIE工艺刻蚀第一金属催化剂层203形成相互分离的第一金属催化剂阵列，所得结构如图4所示。
随后将上述结构放入等离子体化学气相沉积(PECVD)设备腔体中，并通入C2H2和NH3；在600～700℃的温度范围内，并在Ni金属的催化作用下形成第一碳纳米管阵列204，而且Ni金属最终将位于碳纳米管的顶部；通过干法或者湿法刻蚀去除Ni金属，所得结构如图5所示。
接着采用物理气相沉积工艺在第一碳纳米管阵列204表面依次沉积一层TiN薄膜和一层Al2O3薄膜，分别作为第一底部金属电极层205和第一绝缘介质206，所得结构如图6所示。
为了露出低阻硅衬底200的背面区域，采用光刻和刻蚀工艺去除左侧的部分第一隔离介质201、铜籽晶层202、第一底部金属电极层205和第一绝缘介质206，形成第一浅沟槽结构，所得结构如图7所示。
随后采用物理气相沉积工艺在第一浅沟槽结构内部生长一层SiO2薄膜作为第三隔离介质207，并采用光刻和刻蚀工艺去除不需要的第三隔离介质207，从而只在第一浅沟槽结构的侧壁覆盖第三隔离介质207。最后采用物理气相沉积工艺生长一层TiN薄膜作为第一顶部金属电极层208，其中第一顶部金属电极层208覆盖第一绝缘介质206、第一浅沟槽结构内部的低阻硅衬底200以及第三隔离介质207表面，并完全填充第一浅沟槽结构内部以及相邻碳纳米管之间的间隙，所得结构如图8所示。第一底部金属电极层205、第一绝缘介质206和第一顶部金属电极层208构成第一纳米电容结构。在本实施方式中，采用Si3N4薄膜作为第一隔离介质，SiO2薄膜作第三隔离介质，采用Cu薄膜作为铜籽晶层，但是本发明不限定于此，可以选择SiO2、Si3N4、低介电常数材料(如SiOCH、SiOCFH)中的至少一种作为第一隔离介质和第三隔离介质，选择Cu、Co、Ru中的至少一种作为铜籽晶层。在本实施方式中采用PECVD工艺来制备碳纳米管，但是本发明不限定于此，也可以采用气液固工艺(VLS)来制备；此外，在本实施方式中采用碳纳米管作为高深宽比结构，但是本发明不限定于此，也可以采用其它纳米线结构，比如硅纳米线、Ge纳米线或者ZnO纳米线。在本实施方式中采用TiN作为第一底部金属电极层和第一顶部金属电极层，Al2O3薄膜作为第一绝缘介质层，但是本发明不限定于此，可以选择TaN、TiN、WN、MoN、Ni和Ru的至少一种作为第一底部金属电极层和第一顶部金属电极层；选择Al2O3、ZrO2、TiO2、HfO2、La2O3、HfZrO、HfAlO、HfTiO中的至少一种作为第一绝缘介质层。第一隔离介质、铜籽晶层、第一金属催化剂层、第三隔离介质、第一绝缘介质、第一底部金属电极层和第一顶部金属电极层的生长方式可以选择物理气相沉积、化学气相沉积、原子层沉积和脉冲激光沉积中的至少一种。
步骤S3：在正面和背面沟槽之间刻蚀形成硅通孔并进行金属布线。具体而言，首先在正面沟槽内部旋涂光刻胶并通过曝光和显影工艺定义出硅通孔的位置；然后采用深度等离子体刻蚀(DRIE)工艺对正面和背面沟槽之间的低阻硅衬底200进行刻蚀，直到接触第一隔离介质201；随后在溶剂中溶解或灰化去除光刻胶，所得结构如图9所示。其中刻蚀低阻硅衬底200的等离子体可以选择CF4、SF6中的至少一种。
然后采用化学气相沉积工艺在正面沟槽和硅通孔表面沉积一层SiO2薄膜作为第二隔离介质209，并采用光刻和刻蚀工艺去除硅通孔底部的第二隔离介质209；接着采用化学气相沉积工艺在第二隔离介质209和硅通孔底部沉积一层TaN薄膜作为铜扩散阻挡层210，并采用光刻和刻蚀工艺去除硅通孔底部的铜扩散阻挡层210，所得结构如图10所示。
随后采用光刻和刻蚀工艺去除硅通孔底部的第一隔离介质201，从而露出铜籽晶层202，所得结构如图11所示。
最后借助铜籽晶层202的成核作用，采用电镀工艺在硅通孔内部电镀一层铜材料作为导电铜柱211。其中，导电铜柱211的顶部与正面沟槽底部的铜扩散阻挡层210齐平，而且导电铜柱211完全填充硅通孔，所得结构如图12所示。在本实施方式中采用SiO2薄膜作为第二隔离介质，采用TaN薄膜作为铜扩散阻挡层，但是本发明不限定于此，可以选择SiO2、Si3N4、低介电常数材料(如SiOCH、SiOCFH)中的至少一种作为第二隔离介质，选择TaN、TiN、ZrN、MnSiO3中的至少一种作为铜扩散阻挡层。
步骤S4：在正面沟槽内部制作碳纳米管结构并形成第二纳米电容结构。首先采用物理气相沉积工艺在正面沟槽内沉积一层Ni金属作为第二金属催化剂层212，所得结构如图13所示。
然后旋涂光刻胶并通过曝光和显影工艺定义出Ni金属催化剂阵列图形；随后采用RIE工艺刻蚀第二金属催化剂层212形成相互分离的第二金属催化剂阵列，所得结构如图14所示。
然后将上述结构放入等离子体化学气相沉积(PECVD)设备腔体中，并通入C2H2和NH3；在600～700℃的温度范围内，并在Ni金属212的催化作用下形成第二碳纳米管阵列213，而且Ni金属最终将位于碳纳米管的顶部；通过干法或者湿法刻蚀去除Ni金属，所得结构如图15所示。
接着采用物理气相沉积工艺在碳纳米管表面依次沉积一层TiN薄膜和一层Al2O3薄膜，分别作为第二底部金属电极层214和第二绝缘介质215。为了露出低阻硅衬底200的正面区域，采用光刻和刻蚀工艺去除左侧的部分第二隔离介质209、铜扩散阻挡层210、第二底部金属电极层214和第二绝缘介质215，形成第二浅沟槽结构。随后采用物理气相工艺在第二浅沟槽结构内部生长一层SiO2薄膜作为第四隔离介质216，并采用光刻和刻蚀工艺去除不需要的第四隔离介质216，从而只在第二浅沟槽结构的侧壁覆盖第四隔离介质216。最后采用物理气相沉积工艺生长一层TiN薄膜作为第二顶部金属电极层217，其中，第二顶部金属电极层217覆盖第二绝缘介质215、第二浅沟槽结构内部的低阻硅衬底200以及第四隔离介质216表面，并完全填充第二浅沟槽结构内部以及相邻碳纳米管之间的间隙，所得结构如图16所示。第二底部金属电极层214、第二绝缘介质215和第二顶部金属电极层217构成第二纳米电容结构。在本实施方式中采用PECVD工艺来制备碳纳米管，但是本发明不限定于此，也可以采用气液固工艺(VLS)来制备；此外，在本实施方式中采用碳纳米管作为高深宽比结构，但是本发明不限定于此，也可以采用其它纳米线结构，比如硅纳米线、Ge纳米线或者ZnO纳米线。在本实施方式中采用TiN作为第二底部和第二顶部金属电极层，Al2O3薄膜作为第二绝缘介质层，但是本发明不限定于此，可以选择TaN、TiN、WN、MoN、Ni和Ru的至少一种作为第二底部金属电极层和第二顶部金属电极层；选择Al2O3、ZrO2、TiO2、HfO2、La2O3、HfZrO、HfAlO、HfTiO中的至少一种作为第二绝缘介质层。第二金属催化剂层、第二绝缘介质、第二底部金属电极层和第二顶部金属电极层的生长方式可以选择物理气相沉积、化学气相沉积、原子层沉积和脉冲激光沉积中的至少一种。
步骤S5：进行金属布线从而引出纳米电容的底部金属接触。为了使两个纳米电容结构的底部金属电极层电气连通，首先采用光刻和刻蚀工艺去除右侧的部分第二绝缘介质215和第二顶部金属电极层217，从而露出部分第二底部金属电极层214，并形成第三浅沟槽结构。然后采用化学气相沉积工艺在第二顶部金属电极层217和第三浅沟槽内部生长一层SiO2薄膜作为第五隔离介质218，并采用光刻和刻蚀工艺去除第三浅沟槽底部的第五隔离介质218。接着采用物理气相沉积工艺在上述结构的正面生长一层TiN薄膜作为第三金属电极层219，并采用光刻和刻蚀工艺去除左侧部分第五隔离介质218和部分第三金属电极层219，从而露出第二顶部金属电极层217，并使得第三金属电极层219完全填充第三浅沟槽结构内部和部分第五隔离介质218表面，所得结构如图17所示。
第三金属电极层219通过第三浅沟槽结构与第二底部金属电极层214电气连通，并进一步通过硅通孔、铜籽晶层202与第一底部金属电极层205电气连通，从而第二底部金属电极层214与第一底部金属电极层205电气连通，也就是说第一纳米电容结构与第二纳米电容结构的底部金属电极层电气连通。
第一顶部金属电极层208通过第一浅沟槽结构与低阻硅衬底200接触，第二顶部金属电极层217通过第二浅沟槽结构与低阻硅衬底200接触，从而第一纳米电容结构与第二纳米电容结构的顶部金属电极层电气连通。
如图17所示，该纳米电容三维集成结构包括：
低阻硅衬底200，其正面和背面分别形成有正面沟槽和背面沟槽，正面沟槽与背面沟槽通过硅通孔相连通；所述正面沟槽和硅通孔的表面形成有第二隔离介质209和铜扩散阻挡层210；硅通孔内填充有导电铜柱211；所述背面沟槽的表面形成有第一隔离介质201和铜籽晶层202；
第一纳米电容结构，位于所述背面沟槽内。第一纳米电容结构的基本骨架是形成于背面沟槽内的第一碳纳米管阵列204，包括第一底部金属电极层205、第一绝缘介质206和第一顶部金属电极层208，其中，第一底部金属电极层205覆盖第一碳纳米管阵列204和铜籽晶层202表面；第一绝缘介质206覆盖第一底部金属电极层205表面；第一顶部金属电极层208覆盖第一绝缘介质206，并完全填充相邻碳纳米管之间的间隙。
第二纳米电容结构，位于所述正面沟槽内。第二纳米电容结构的基本骨架是形成于正面沟槽内的第二碳纳米管阵列213，包括第二底部金属电极层214、第二绝缘介质215和第二顶部金属电极层217，其中，第二底部金属电极层214覆盖第二碳纳米管阵列213和铜扩散阻挡层210表面；第二绝缘介质215覆盖第二底部金属电极层214表面；第二顶部金属电极层217覆盖第二绝缘介质215，并完全填充相邻碳纳米管之间的间隙；
金属接触，包括第一浅沟槽结构、第二浅沟槽结构和第三浅沟槽结构，其中，第一浅沟槽结构形成于衬底200背面的一侧，贯穿第一隔离介质201、铜籽晶层202、第一底部金属电极层205和第一绝缘介质206，侧壁形成有第三隔离介质207，内部填充第一顶部金属电极层208；
第二浅沟槽结构与第一浅沟槽相对应，形成于衬底200正面的一侧，贯穿第二隔离介质209、铜扩散阻挡层210、第二底部金属电极层214和第二绝缘介质215，侧壁形成有第四隔离介质216，内部填充第二顶部金属电极层217；
第三浅沟槽结构形成于衬底200正面的另一侧，贯穿第二绝缘介质215、第二顶部金属电极层217，侧壁形成有第五隔离介质218，内部填充第三金属电极层219；其中，第五隔离介质218延伸覆盖第二纳米电容结构表面；
第一顶部金属电极层208通过第一浅沟槽结构与低阻硅衬底200接触，第二顶部金属电极层217通过第二浅沟槽结构与低阻硅衬底200接触，从而第一纳米电容结构与第二纳米电容结构的顶部金属电极层电气连通；
第三金属电极层219通过第三沟槽结构与第二底部金属电极层214电气连通，并进一步通过硅通孔、铜籽晶层202与第一底部金属电极层205电气连通，从而第二底部金属电极层214与第一底部金属电极层205电气连通。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。

Claims (7)

1.一种纳米电容三维集成结构，其特征在于，
包括：
低阻硅衬底(200)，其正面和背面分别形成有正面沟槽和背面沟槽，正面沟槽与背面沟槽通过硅通孔相连通；所述正面沟槽和硅通孔的表面形成有第二隔离介质(209)和铜扩散阻挡层(210)；所述硅通孔内填充有导电铜柱(211)；所述背面沟槽的表面形成有第一隔离介质(201)和铜籽晶层(202)；
第一纳米电容结构，位于所述背面沟槽内，第一纳米电容结构的基本骨架是形成于背面沟槽内的第一纳米线结构，包括第一底部金属电极层(205)、第一绝缘介质(206)和第一顶部金属电极层(208)，其中，所述第一底部金属电极层(205)覆盖所述第一纳米线结构和所述铜籽晶层(202)表面；所述第一绝缘介质(206)覆盖所述第一底部金属电极层(205)表面；所述第一顶部金属电极层(208)覆盖所述第一绝缘介质(206)，并完全填充相邻第一纳米线结构之间的间隙；
第二纳米电容结构，位于所述正面沟槽内，第二纳米电容结构的基本骨架是形成于正面沟槽内的第二纳米线结构，包括第二底部金属电极层(214)、第二绝缘介质(215)和第二顶部金属电极层(217)，其中，所述第二底部金属电极层(214)覆盖所述第二纳米线结构和所述铜扩散阻挡层(210)表面；所述第二绝缘介质(215)覆盖所述第二底部金属电极层(214)表面；所述第二顶部金属电极层(217)覆盖所述第二绝缘介质(215)，并完全填充相邻第二纳米线结构之间的间隙；
金属接触，包括第一浅沟槽结构、第二浅沟槽结构和第三浅沟槽结构，其中，
第一浅沟槽结构形成于所述低阻硅衬底(200)背面的一侧，贯穿所述第一隔离介质(201)、所述铜籽晶层(202)、所述第一底部金属电极层(205)和所述第一绝缘介质(206)，侧壁形成有第三隔离介质(207)，内部填充所述第一顶部金属电极层(208)；
第二浅沟槽结构与所述第一浅沟槽结构相对应，形成于所述低阻硅衬底(200)正面的一侧，贯穿所述第二隔离介质(209)、所述铜扩散阻挡层(210)、所述第二底部金属电极层(214)和所述第二绝缘介质(215)，侧壁形成有第四隔离介质(216)，内部填充所述第二顶部金属电极层(217)；
第三浅沟槽结构形成于所述低阻硅衬底(200)正面的另一侧，贯穿所述第二绝缘介质(215)、所述第二顶部金属电极层(217)，侧壁形成有第五隔离介质(218)，内部填充第三金属电极层(219)；其中，所述第五隔离介质(218)延伸覆盖所述第二纳米电容结构表面；
所述第一顶部金属电极层(208)通过所述第一浅沟槽结构与所述低阻硅衬底(200)接触，所述第二顶部金属电极层(217)通过所述第二浅沟槽结构与所述低阻硅衬底(200)接触，从而所述第一顶部金属电极层(208)与所述第二顶部金属电极层(217)电气连通；
所述第三金属电极层(219)通过所述第三浅沟槽结构与所述第二底部金属电极层(214)电气连通，并进一步通过所述硅通孔、所述铜籽晶层(202)与所述第一底部金属电极层(205)电气连通，从而所述第二底部金属电极层(214)与所述第一底部金属电极层(205)电气连通。
2.根据权利要求1所述的纳米电容三维集成结构，其特征在于，
所述第一纳米线结构、所述第二纳米线结构为碳纳米管、硅纳米线、Ge纳米线或者ZnO纳米线。
3.一种纳米电容三维集成结构制造方法，其特征在于，
包括以下步骤：
在低阻硅衬底(200)的正面和背面光刻刻蚀形成正面沟槽和背面沟槽；
在所述背面沟槽内形成第一隔离介质(201)、铜籽晶层(202)，并制作纳米线结构；在所述纳米线结构表面依次沉积第一底部金属电极层(205)和第一绝缘介质(206)；采用光刻和刻蚀工艺去除一侧的部分所述第一隔离介质(201)、所述铜籽晶层(202)、所述第一底部金属电极层(205)和所述第一绝缘介质(206)，露出所述低阻硅衬底(200)的背面区域，形成第一浅沟槽结构；
在所述第一浅沟槽结构的侧壁形成第三隔离介质(207)；形成第一顶部金属电极层(208)，使其覆盖所述第一绝缘介质(206)、所述第三隔离介质(207)表面，并完全填充所述第一浅沟槽结构以及相邻所述纳米线结构之间的间隙，其中，所述第一底部金属电极层(205)、所述第一绝缘介质(206)和所述第一顶部金属电极层(208)构成第一纳米电容结构；
在所述正面沟槽内光刻、刻蚀所述正面沟槽和所述背面沟槽之间的所述低阻硅衬底(200)，直到接触所述第一隔离介质(201)，形成硅通孔；在所述正面沟槽表面和所述硅通孔的侧壁形成第二隔离介质(209)、铜扩散阻挡层(210)；光刻和刻蚀工艺去除所述硅通孔底部的所述第一隔离介质(201)，从而露出所述铜籽晶层(202)；利用所述铜籽晶层(202)的成核作用，采用电镀工艺在所述硅通孔内部电镀形成导电铜柱(211)使其完全填充所述硅通孔；
在所述正面沟槽内形成第二纳米线结构；在所述第二纳米线结构表面依次形成第二底部金属电极层(214)和第二绝缘介质(215)；采用光刻、刻蚀工艺去除与所述第一浅沟槽结构相对应的一侧的部分所述第二隔离介质(209)、所述铜扩散阻挡层(210)、所述第二底部金属电极层(214)和所述第二绝缘介质(215)，露出所述低阻硅衬底(200)的正面区域，形成第二浅沟槽结构；
在所述第二浅沟槽结构的侧壁形成第四隔离介质(216)；形成第二顶部金属电极层(217)，使其覆盖所述第二绝缘介质(215)、所述第四隔离介质(216)表面，并完全填充所述第二浅沟槽结构以及相邻所述第二纳米线结构之间的间隙；其中，所述第二底部金属电极层(214)、所述第二绝缘介质(215)和所述第二顶部金属电极层(217)构成第二纳米电容结构；
采用光刻和刻蚀工艺去除另一侧的部分所述第二绝缘介质(215)和所述第二顶部金属电极层(217)，从而露出部分所述第二底部金属电极层(214)，并形成第三浅沟槽结构；在所述第二纳米电容结构表面和所述第三浅沟槽结构的侧壁形成第五隔离介质(218)；形成第三金属电极层(219)，使其完全填充所述第三浅沟槽结构，并覆盖部分所述第五隔离介质(218)表面；
所述第三金属电极层(219)通过所述第三浅沟槽结构与所述第二底部金属电极层(214)电气连通，并进一步通过所述硅通孔、所述铜籽晶层(202)与所述第一底部金属电极层(205)电气连通，从而所述第二底部金属电极层(214)与所述第一底部金属电极层(205)电气连通；
所述第一顶部金属电极层(208)通过所述第一浅沟槽结构与所述低阻硅衬底(200)接触，所述第二顶部金属电极层(217)通过所述第二浅沟槽结构与所述低阻硅衬底(200)接触，从而所述第一顶部金属电极层(208)与所述第二顶部金属电极层(217)电气连通。
4.根据权利要求3所述的纳米电容三维集成结构制造方法，其特征在于，
所述纳米线结构、所述第二纳米线结构为碳纳米管、硅纳米线、Ge纳米线或者ZnO纳米线。
5.根据权利要求4所述的纳米电容三维集成结构制造方法，其特征在于，
采用以下方法形成所述碳纳米管：
形成金属催化剂层；
光刻、刻蚀形成形成相互分离的金属催化剂阵列；
利用化学气相沉积方法，在金属催化剂作用下，形成碳纳米管；
刻蚀去除顶部的金属催化剂。
6.根据权利要求5所述的纳米电容三维集成结构制造方法，其特征在于，
所述化学气相沉积方法中，所采用的气体为C2H2和NH3，温度为600～700℃。
7.根据权利要求4所述的纳米电容三维集成结构制造方法，其特征在于，
采用气液固工艺形成所述碳纳米管。
CN202010944489.3A 2020-09-10 2020-09-10 一种纳米电容三维集成结构及其制造方法 Active CN112151538B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010944489.3A CN112151538B (zh) 2020-09-10 2020-09-10 一种纳米电容三维集成结构及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010944489.3A CN112151538B (zh) 2020-09-10 2020-09-10 一种纳米电容三维集成结构及其制造方法

Publications (2)

Publication Number Publication Date
CN112151538A CN112151538A (zh) 2020-12-29
CN112151538B true CN112151538B (zh) 2022-04-29

Family

ID=73889398

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010944489.3A Active CN112151538B (zh) 2020-09-10 2020-09-10 一种纳米电容三维集成结构及其制造方法

Country Status (1)

Country Link
CN (1) CN112151538B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112908990B (zh) * 2021-01-26 2022-08-05 复旦大学 三维集成结构及其制造方法
CN116666382A (zh) * 2023-07-26 2023-08-29 湖北三维半导体集成创新中心有限责任公司 半导体结构及制备方法
CN117374055A (zh) * 2023-11-21 2024-01-09 宜确半导体（苏州）有限公司 一种三维半导体结构、三维电容器及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009133510A1 (en) * 2008-04-29 2009-11-05 Nxp B.V. Method of manufacturing a capacitor on a nanowire and integrated circuit having such a capacitor
CN102074371A (zh) * 2010-12-30 2011-05-25 清华大学 纳米多孔复合材料的三维微型超级电容电极及其制作方法
CN103500729A (zh) * 2013-10-18 2014-01-08 中国科学院上海微系统与信息技术研究所 硅转接板结构及其圆片级制作方法
CN111293078A (zh) * 2020-03-17 2020-06-16 浙江大学 一种转接板正反两面空腔嵌入芯片的方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1724785A1 (en) * 2005-05-20 2006-11-22 Max-Planck-Gesellschaft zur Förderung der Wissenschaften e.V. A nanowire-based memory capacitor and memory cell and methods for fabricating them
US10032569B2 (en) * 2009-08-26 2018-07-24 University Of Maryland, College Park Nanodevice arrays for electrical energy storage, capture and management and method for their formation
JP5141740B2 (ja) * 2010-10-04 2013-02-13 株式会社デンソー 半導体装置およびその製造方法
EP2924730A1 (en) * 2014-03-25 2015-09-30 Ipdia Capacitor structure
US9892863B2 (en) * 2014-05-24 2018-02-13 Georgia Tech Research Corporation Chip-scale embedded carbon nanotube electrochemical double layer supercapacitor
US9349789B1 (en) * 2014-12-09 2016-05-24 International Business Machines Corporation Coaxial carbon nanotube capacitor for eDRAM
KR102293187B1 (ko) * 2015-05-07 2021-08-25 에스케이하이닉스 주식회사 스위치드 커패시터 디씨-디씨 컨버터
KR101933419B1 (ko) * 2017-04-25 2018-12-28 삼성전기 주식회사 커패시터 및 그 제조 방법
US11664172B2 (en) * 2018-03-30 2023-05-30 The Research Foundation For The State University Of New York Performance of capacitors

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009133510A1 (en) * 2008-04-29 2009-11-05 Nxp B.V. Method of manufacturing a capacitor on a nanowire and integrated circuit having such a capacitor
CN102074371A (zh) * 2010-12-30 2011-05-25 清华大学 纳米多孔复合材料的三维微型超级电容电极及其制作方法
CN103500729A (zh) * 2013-10-18 2014-01-08 中国科学院上海微系统与信息技术研究所 硅转接板结构及其圆片级制作方法
CN111293078A (zh) * 2020-03-17 2020-06-16 浙江大学 一种转接板正反两面空腔嵌入芯片的方法

Also Published As

Publication number Publication date
CN112151538A (zh) 2020-12-29

Similar Documents

Publication Publication Date Title
CN112018070B (zh) 一种纳米电容三维集成结构及其制备方法
CN112151538B (zh) 一种纳米电容三维集成结构及其制造方法
CN112018096B (zh) 一种用于能量缓冲的纳米电容三维集成系统及其制备方法
US8778800B1 (en) Methods of making supercapacitor cells and micro-supercapacitors
US9409767B2 (en) Energy storage structure, method of manufacturing a support structure for same, and microelectronic assembly and system containing same
KR101227344B1 (ko) 집적된 마이크로 연료 셀 장치
CN112151536B (zh) 一种纳米电容三维集成结构及其制备方法
CN104115246B (zh) 能量储存装置、能量储存装置的制造方法以及包含能量储存装置的移动电子装置
CN112151537B (zh) 一种高能量密度纳米电容三维集成结构及其制备方法
CN112151535B (zh) 一种硅基纳米电容三维集成结构及其制备方法
US20080061027A1 (en) Method for forming a micro fuel cell
CN113035812B (zh) 三维集成结构及其制造方法
CN103988270A (zh) 克服叠层电容器中的偏差
CN112151539B (zh) 一种高存储容量纳米电容三维集成结构及其制备方法
CN112908992B (zh) 三维集成结构及其制造方法
CN112652620B (zh) 三维集成结构及其制造方法
CN112201655B (zh) 一种纳米电容三维集成结构及其制作方法
CN112652621B (zh) 三维集成结构及其制造方法
CN112908990B (zh) 三维集成结构及其制造方法
CN112670285A (zh) 三维集成结构及其制备方法
CN112071935B (zh) 一种基于太阳能的三维集成系统及制备方法
CN112908991B (zh) 三维集成结构及其制造方法
CN112908993A (zh) 三维集成结构及其制造方法
CN111564988B (zh) 集成微纳能量回收与存储芯片及其制备方法
CN112466840A (zh) 一种tsv结构及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant