CN112670285A - 三维集成结构及其制备方法 - Google Patents

三维集成结构及其制备方法 Download PDF

Info

Publication number
CN112670285A
CN112670285A CN202011527835.4A CN202011527835A CN112670285A CN 112670285 A CN112670285 A CN 112670285A CN 202011527835 A CN202011527835 A CN 202011527835A CN 112670285 A CN112670285 A CN 112670285A
Authority
CN
China
Prior art keywords
electrode layer
metal electrode
layer
top metal
integrated structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011527835.4A
Other languages
English (en)
Inventor
朱宝
陈琳
孙清清
张卫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fudan University
Shanghai IC Manufacturing Innovation Center Co Ltd
Original Assignee
Fudan University
Shanghai IC Manufacturing Innovation Center Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fudan University, Shanghai IC Manufacturing Innovation Center Co Ltd filed Critical Fudan University
Priority to CN202011527835.4A priority Critical patent/CN112670285A/zh
Publication of CN112670285A publication Critical patent/CN112670285A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供了一种三维集成结构,包括:衬底,具有第一沉积空间,所述第一沉积空间依次沉积有第一隔离介质、第一底部金属电极层、第一绝缘介质和第一顶部金属电极层,形成第一纳米电容;交替层,设置于所述第一顶部金属电极层,所述交替层具有第二沉积空间,所述第二沉积空间依次沉积有第二底部金属电极层、第二绝缘介质和第二顶部金属电极层,形成第二纳米电容;以及导电组件。本发明通过导电组件使所述第一底部金属电极层和所述第二底部金属电极层电连接,使所述第一顶部金属电极层和所述第二顶部金属电极层电连接,从而实现了第一纳米电容和第二纳米电容并联,提高了纳米电容密度。另外,本发明还提供了一种三维集成结构的制备方法。

Description

三维集成结构及其制备方法
技术领域
本发明涉及半导体技术领域,尤其涉及一种三维集成结构及其制备方法。
背景技术
目前,对于便携式电子设备来说,电池仍然是主要的能量供应部件,虽然电池技术在不断发展,然而在电池的容量与体积以及重量之间仍然需要作出折中。相应地,一些容量大、重量轻以及体积小的可替代供电部件被研究和开发,比如微型燃料电池、塑料太阳能电池以及能量收集系统。
在以上提到的所有情况下,通常都需要能量缓冲系统来维持连续和稳定的能量输出。比如,一般认为燃料电池系统拥有较慢的启动时间和较低的动能。所以将燃料电池提供基础功率,能量缓冲系统提供启动功率的混合系统是最佳解决方案。此外,能量收集系统依赖环境中无法持续获得的能量源,所以,需要能量缓冲系统来维持器件不中断的工作。
一般来讲,能量缓冲系统是电池或者是电容。电池的一个重要缺点是它有限的放电效率,相比之下,电容可以提供更大的放电电流。使用电容作为能量缓冲系统的其它优势还包括较长的循环寿命和较高的功率密度,除了以上提到的优势外,采用合适的材料和结构设计,电容相比较电池更容易缩小尺寸。
通过引入高深宽比结构,比如碳纳米管、硅纳米线、硅纳米孔以及硅深槽结构,并在这些高深宽比结构中沉积高介电常数材料可以极大增加电容密度和存储容量,这种采用纳米结构来制备的电容可以称之为纳米电容。然而,当深宽比超过一定数值时,材料在高深宽比结构表面的台阶覆盖率以及完整性都会极大削弱,甚至所沉积的材料会出现孔洞现场,从而影响电容性能。此外,要刻蚀出深宽比非常大的结构,对于刻蚀设备的精度要求也会非常高。进一步,当这些高深宽比结构,比如硅纳米孔的横向尺寸非常小时,只能直接在其表面沉积金属、绝缘材料和金属形成纳米电容结构,由于硅材料的电阻率较高,从而导致纳米电容的串联电阻较大,进而会降低功率密度。
公开号为CN111180415A的专利公开了一种半导体集成装置及其制造方法,该半导体集成装置包括:第一半导体器件,包括:第一介电层;位于第一介电层内的间隔排布的第一导电通道和第一虚拟导电通道,第一导电通道和第一虚拟导电通道暴露于第一介电层的表面;第二半导体器件,包括:第二介电层;位于第二介电层内的第二导电通道,第二导电通道暴露于第二介电层的表面;第一介电层与第二介电层结合,第二导电通道与第一虚拟导电通道连接。该通半导体集成装置过在结合第一介电层与第二介电层时,直接利用导电通道与虚拟导电通道形成电容,从而简化了电容的制作工艺并降了成本。但是无法增大电容密度。
因此,如何增大纳米电容密度,提高纳米电容的整体性能是目前本领域技术人员需要解决的技术问题。
发明内容
本发明的目的在于提供一种三维集成结构及其制备方法,增大了纳米电容密度,提高了纳米电容的整体性能。
为实现上述目的,本发明提供的技术方案如下:
本发明提供的三维集成结构,包括:
第一纳米电容,包括衬底,所述衬底具有第一沉积空间,所述第一沉积空间依次设有第一隔离介质、第一底部金属电极层、第一绝缘介质和第一顶部金属电极层;
第二纳米电容,包括交替层,所述交替层设于所述第一顶部金属电极层,所述交替层具有第二沉积空间,所述第二沉积空间为两个异形槽,所述异形槽纵向截面呈“土”型,两个所述异形槽内和所述交替层的上表面均依次设有第二底部金属电极层、第二绝缘介质和第二顶部金属电极层;
导电组件,设于所述交替层,使所述第一底部金属电极层和所述第二底部金属电极层电连接,以及使所述第一顶部金属电极层和所述第二顶部金属电极层电连接。
本发明提供的三维集成结构有益效果:在衬底内的第一沉积空间内依次沉积第一隔离介质、第一底部金属电极层、第一绝缘介质和第一顶部金属电极层,形成第一纳米电容,并且在第一顶部金属电极层上设置交替层,且在交替层的第二沉积空间内制备第二纳米电容,第二沉积空间包括两个纵向截面为“土”型的异形槽,显著增大了第二沉积空间的表面积,从而增大第二纳米电容的电容密度,提高纳米电容的性能,通过采用导电组件使第一底部金属电极层和第二底部金属电极层电连接,使第一顶部金属电极层和第二顶部金属电极层电连接,实现了第一纳米电容和第二纳米电容并联,通过并联的方式避免了第一纳米电容和第二纳米电容串联连接时产生的较大电阻,进而提高了纳米电容密度,提高了纳米电容的性能。
优选地,所述导电组件包括第一导电件和第二导电件;
所述交替层设有第一连接孔和第二连接孔,且位于所述第二纳米电容的两侧;
所述第一导电件内置于所述第一连接孔,用于将所述第一底部金属电极层和所述第二底部金属电极层电连接,所述第二导电件内置于所述第二连接孔用于将所述第一顶部金属电极层和所述第二顶部金属电极层电连接。其有益效果:通过将第一导电件和第二导电件内置于第一连接孔和第二连接孔,使第一底部金属电极层和第二底部金属电极层电连接,第一顶部金属电极层和第二顶部金属电极层电连接,并且由于第一导电件和第二导电件内置,从而使整体结构更加紧凑,同时保证了纳米电容的完整性。
优选地,所述交替层包括若干二氧化硅层和若干氮化硅层,若干所述二氧化硅层和若干所述氮化硅层依次交替层叠。其有益效果:若干二氧化硅层和若干所述氮化硅层依次交替层叠,进一步压缩了纳米电容的尺寸,并且使用若干二氧化硅层和若干所述氮化硅层依次交替层叠,无须在第一纳米电容和第二纳米电容之间额外增加一层隔离层,可以减少工艺复杂度,简化了生产工艺,加快了生产效率。
优选地,所述第二沉积空间包括两个异形槽,所述异形槽纵向截面呈“土”型。其有益效果:第二沉积空间包括两个纵向截面为“土”型的异形槽,显著增大了第二沉积空间的表面积,从而增大第二纳米电容的电容密度,进一步提高纳米电容的性能。
优选地,第二隔离介质;
所述第二隔离介质设于所述第一连接孔的内侧面和所述第二连接孔内侧面。其有益效果:通过将第二隔离介质设于第一连接孔和第二连接孔内侧面,从而避免了导电组件可能存在的将第一底部金属电极、第二底部金属电极层、第一顶部金属电极层和第二顶部金属电极层相互导电的可能性,增加了产品的可靠性。
优选地,所述第一连接孔的上端具有缺口,所述缺口将所述第二底部金属电极层部分显露,所述第一连接孔的下端延伸至所述第一底部金属电极层,显露出所述第一底部金属电极层;
所述第二连接孔下端延伸至所述第一顶部金属电极层,显露出所述第一顶部金属电极层;
所述第一导电件一端与所述第一连接孔适配且抵接所述第一底部金属电极层,所述第一导电件另一端和所述缺口配合且抵接所述第二底部金属电极层,所述第二导电件一端与所述第二连接孔适配且抵接所述第一顶部金属电极层,所述第二导电件另一端与所述第二顶部金属电极层抵接。其有益效果:第一连接孔的上端具有一缺口,通过该缺口将第二底部金属电极层部分显露,第一连接孔的下端直至所述第一底部金属电极层,从而第一导电件设于第一连接孔内,一端抵接第一底部金属电极层,另一端和缺口配合且抵接所述第二底部金属电极层,实现了第一底部金属电极层和第二底部金属电极层的电连接。同理,第二导电件一端与第二连接孔适配且抵接第一顶部金属电极层,第二导电件另一端与第二顶部金属电极层抵接完成电连接,连接方式简单,且保障了纳米电容的完整性。
优选地,所述第一导电件和所述第二导电件从内自外均包括铜扩散阻挡层、铜籽晶层和铜金属层,且所述铜金属层在所述第一导电件形成第一接触凸点,在所述第二导电件形成第二接触凸点。其有益效果:通过铜金属层在第一导电件和第二导电件上形成接触凸点用于与外部设备的电连接。
本发明所述的三维集成结构的制备方法,包括以下步骤:
S01:在所述衬底表面刻蚀出所述第一沉积空间,并在所述第一沉积空间内依次沉积所述第一隔离介质、所述第一底部金属电极层、所述第一绝缘介质和所述第一顶部金属电极层以制备出所述第一纳米电容;
S02:在所述第一纳米电容表面设置所述交替层,并将所述交替层的表面刻蚀出所述第二沉积空间,所述第二沉积空间包括两个所述异形槽,所述异形槽纵向截面呈“土”型,两个所述异形槽内和所述交替层的上表面依次沉积有所述第二底部金属电极层、所述第二绝缘介质和所述第二顶部金属电极层,形成所述第二纳米电容;
S03:在所述第二纳米电容设置所述导电组件,将所述第二纳米电容和所述第一纳米电容并联。
本发明提供的三维集成结构的制备方法有益效果:第二沉积空间包括两个纵向截面为“土”型的异形槽,显著增大了第二沉积空间的表面积,从而增大第二纳米电容的电容密度,提高纳米电容的性能,第一纳米电容和第二纳米电容实现了并联,通过并联的方式降低了第一纳米电容和第二纳米电容串联连接时产生的较大电阻,进一步提高了纳米电容密度。
优选地,所述S01还包括:采用化学气相沉积工艺在所述第一沉积空间内表面沉积所述第一隔离介质,采用物理气相沉积工艺在所述第一隔离介质表面依次沉积所述第一底部金属电极层、所述第一绝缘介质和所述第一顶部金属电极层,形成所述第一纳米电容。
优选地,所述第一顶部金属电极层完全填充所述第一沉积空间。
本发明提供的三维集成结构的制备方法有益效果:通过第一顶部金属电极层完全填充第一沉积空间,进一步保障纳米电容的完整性。
优选地,所述第一沉积空间可采用湿法刻蚀或干法刻蚀来制备,其中,所述干法刻蚀包括离子铣刻蚀、等离子刻蚀、反应离子刻蚀、深度反应离子刻蚀或激光烧蚀。
优选地,步骤S02还包括:采用化学气相沉积工艺生成所述交替层;
旋涂光刻胶并通过曝光和显影工艺标识出在所述交替层的盲孔,采用深反应离子刻蚀工艺刻蚀交替层,形成所述盲孔;
采用热磷酸溶液选择性腐蚀所述盲孔的侧壁形成所述第二沉积空间。
优选地,所述深反应离子刻蚀工艺中的等离子体可选用CF4、SF6或CHF3中的任意一种。
优选地,所述热磷酸溶液的温度为155~165℃,体积分数为85%~88%。
优选地,可采用物理气相沉积、化学气相沉积、原子层沉积和脉冲激光沉积的任意一种在所述第二沉积空间内依次生长第二底部金属电极层、第二绝缘介质和第二顶部金属电极层形成所述第二纳米电容。
附图说明
图1为本发明的三维集成结构示意图;
图2为本发明三维集成结构的制备方法流程图;
图3为本发明三维集成结构的衬底结构示意图;
图4为本发明三维集成结构第一纳米电容的结构示意图;
图5为本发明三维集成结构第一纳米电容与交替层的结构示意图;
图6为本发明三维集成结构在交替层蚀刻盲孔后的结构示意图;
图7为本发明三维集成结构交替层内第二沉积空间的结构示意图;
图8为本发明三维集成结构形成第一纳米电容和第二纳米电容后的结构示意图;
图9为本发明三维集成结构中蚀刻部分第二顶部金属层和第二绝缘介质后形成的结构示意图;
图10为本发明三维集成结构的中交替层上制备第一连接孔和第二连接孔后形成的结构示意图;
图11为本发明三维集成结构中在第一连接孔和第二连接孔内设置第二隔离介质后形成的结构示意图;
图12为本发明三维集成结构中在第一连接孔和第二连接孔内去除部分第二隔离介质后形成的结构示意图;
图13为本发明三维集成结构中在第二隔离介质上设置扩散阻挡层和铜籽晶层后形成的结构示意图;
图14为本发明三维集成结构中在第二隔离介质上去除部分的扩散阻挡层和铜籽晶层后形成的结构示意图;
图15为本发明三维集成结构的结构示意图。
附图标号说明:
衬底200、第一隔离介质201、第一底部金属电极层202、第一绝缘介质203、第一顶部金属电极层204、二氧化硅层205、氮化硅层206、第二底部金属电极层207、第二绝缘介质208、第二顶部金属电极层209、第二隔离介质210、铜扩散阻挡层211、铜籽晶层212、第一接触凸点213、第二接触凸点214、交替层215、第一沉积空间216、第二沉积空间217、第一连接孔218、第二连接孔219。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚,下面将结合本发明的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本发明的一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。除非另外定义,此处使用的技术术语或者科学术语应当为本发明所属领域内具有一般技能的人士所理解的通常意义。本文中使用的“包括”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同,而不排除其他元件或者物件。
针对现有技术存在的问题,本发明的实施例提供了一种三维集成结构,具体可参考图1所示,包括:衬底200、交替层215和导电组件(图中未标示),其中,该衬底200具有第一沉积空间216,需要说明的是,第一沉积空间216依次沉积有第一隔离介质201、第一底部金属电极层202、第一绝缘介质203和第一顶部金属电极层204,从而制备第一纳米电容。交替层215设置于第一顶部金属电极层204,交替层215具有第二沉积空间217,第二沉积空间217依次沉积有第二底部金属电极层207、第二绝缘介质208和第二顶部金属电极层209,形成第二纳米电容。
将导电组件设置在交替层215,通过导电组件将第一底部金属电极层202和第二底部金属电极层207电连接,第一顶部金属电极层204和第二顶部金属电极层209电连接,从而实现了第一纳米电容和第二纳米电容的并联,避免了第一纳米电容和第二纳米电容由于串联连接产生的较大电阻,进而提高了纳米电容密度,提高了纳米电容的性能。
优选地,导电组件包括第一导电件和第二导电件,并且交替层215设有第一连接孔218和第二连接孔219,且位于第二纳米电容的两侧,第一导电件内置于第一连接孔218,用于将第一底部金属电极层202和第二底部金属电极层207电连接,第二导电件内置于第二连接孔219用于将第一顶部金属电极层204和第二顶部金属电极层209电连接。
可以理解的是,第一连接孔218可将第一底部金属电极层202和第二底部金属电极层207显露,便于第一导电件将第一底部金属电极层202和第二底部金属电极层207连接,第二连接孔219可将第一顶部金属电极层204和第二顶部金属电极层209显露,便于第二导电件连接。
需要说明的是,通过将第一导电件和第二导电件内置于第一连接孔218和第二连接孔219,使第一底部金属电极层202和第二底部金属电极层207电连接,第一顶部金属电极层204和第二顶部金属电极层209电连接,从而使整体结构更加紧凑,同时保证了纳米电容的完整性。
优选地,交替层215包括若干二氧化硅层205和若干氮化硅层206,若干二氧化硅层205和若干氮化硅层206依次交替层叠,通过若干二氧化硅层205和若干所述氮化硅层206依次交替层叠,进一步压缩了纳米电容的尺寸,并且使用若干二氧化硅层205和若干所述氮化硅层206依次交替层叠,无须在第一纳米电容和第二纳米电容之间额外增加一层隔离层,可以减少工艺复杂度,简化了生产工艺,加快了生产效率。
在本发明公开的另一个实施例中,参考图1所示,在上述实施例的基础上,进一步优选地,第二沉积空间217包括两个异形槽,并且交替层215的纵向截面显示出异形槽为“土”型。
由于第二沉积空间217包括两个纵向截面为“土”型的异形槽,显著增大了第二沉积空间217的表面积,从而增大第二纳米电容的电容密度,进一步提高纳米电容的性能。
优选地,还包括第二隔离介质210,第二隔离介质210设于所述第一连接孔218和所述第二连接孔219内侧面。通过将第二隔离介质210设于第一连接孔218和第二连接孔219内侧面,从而避免了导电组件可能存在的将第一底部金属电极、第二底部金属电极层207、第一顶部金属电极层204和第二顶部金属电极层209相互导电的可能性,增加了产品的可靠性。
进一步优选地,第一连接孔218的上端具有一缺口,该缺口将第二底部金属电极层207部分显露,第一连接孔218的下端直至第一底部金属电极层202,第二连接孔219下端直至第一顶部金属电极层204,并且第一导电件一端与第一连接孔218适配且抵接第一底部金属电极层202,第一导电件另一端和缺口配合且抵接所述第二底部金属电极层207,第二导电件一端与第二连接孔219适配且抵接所述第一顶部金属电极层204,所述第二导电件另一端与所述第二顶部金属电极层209抵接。
值得说明的是,通过该缺口将第二底部金属电极层207部分显露,第一连接孔218的下端直至第一底部金属电极层202,从而第一导电件设于第一连接孔218内,一端抵接第一底部金属电极层202,另一端和缺口配合且抵接所述第二底部金属电极层207,实现了第一底部金属电极层202和第二底部金属电极层207的电连接。同理,第二导电件一端与第二连接孔219适配且抵接第一顶部金属电极层204,第二导电件另一端与第二顶部金属电极层209抵接完成电连接,连接方式简单,且保证了纳米电容的完整性。
优选地,第一导电件和第二导电件从内自外均包括铜扩散阻挡层211、铜籽晶层212和铜金属层,且铜金属层在第一导电件形成第一接触凸点213,在第二导电件形成第二接触凸点214,通过铜金属层在第一导电件和第二导电件上形成接触凸点用于与外部设备的电连接。
在本发明公开的另一实施例中,参考图2-15所示,一种三维集成结构的制备方法,包括以下步骤:
S01:在衬底表面刻蚀出第一沉积空间,并在所述第一沉积空间内依次沉积第一隔离介质、第一底部金属电极层、第一绝缘介质和第一顶部金属电极层制备出第一纳米电容;
S02:然后在所述第一纳米电容表面设置交替层,并将所述交替层的表面刻蚀出第二沉积空间,所述第二沉积空间包括两个异形槽,所述异形槽纵向截面呈“土”型,两个所述异形槽内和所述交替层的上表面依次沉积有第二底部金属电极层、第二绝缘介质和第二顶部金属电极层,形成第二纳米电容;
S03:在所述第二纳米电容设置导电组件,将所述第二纳米电容和所述第一纳米电容并联。
可以理解的是,第二沉积空间217包括两个纵向截面为“土”型的异形槽,显著增大了第二沉积空间217的表面积,从而增大第二纳米电容的电容密度,提高纳米电容的性能,第一纳米电容和第二纳米电容实现了并联,通过并联的方式降低了第一纳米电容和第二纳米电容串联连接时产生的较大电阻,进一步提高了纳米电容密度。
其中,步骤S01还包括:采用化学气相沉积工艺在第一沉积空间216内表面沉积第一隔离介质201,采用物理气相沉积工艺在第一隔离介质201表面依次沉积第一底部金属电极层202、第一绝缘介质203和第一顶部金属电极层204,形成第一纳米电容。
具体的,参考图3所示,首先旋涂光刻胶并通过曝光和显影工艺标识出硅纳米孔的图形,随后采用深反应离子刻蚀工艺(Deep Reactive Ion Etching,DRIE)刻蚀衬底200形成第一沉积空间216。其中刻蚀衬底200的等离子体可以选择CF4、SF6中的任意一种。参考图4所示,采用化学气相沉积工艺在第一沉积空间216内表面沉积第一隔离介质201;随后采用物理气相沉积工艺在第一隔离介质201表面依次沉积第一底部金属电极层202、第一绝缘介质203和第一顶部金属电极层204,形成第一纳米电容,需要说明的是,第一顶部金属电极层204完全填充第一沉积空间216。
通过第一顶部金属电极层204完全填充第一沉积空间216,进一步保障纳米电容的完整性。
需要说明的是,本实施例中采用SiO2作为第一隔离介质201,采用TiN作为第一底部金属电极层202和第一顶部金属电极层204,Al2O3薄膜作为第一绝缘介质203。但在实际生产应用中,并不规定具体的材料选用,可选择SiO2、Si3N4、SiON、SiCOH或SiCOFH中的一种材料制备第一隔离介质201,可选择TaN、TiN、WN、MoN、Ni或Ru的任意一种材料制备第一底部金属电极层202和第一顶部金属电极层204;可选择Al2O3、ZrO2、TiO2、HfO2、La2O3、HfZrO、HfAlO、HfTiO中的一种材料制备第一绝缘介质203,从而大大提高产品材料的可选择性。
同样的,第一隔离介质201、第一底部金属电极层202、第一绝缘介质203和第一顶部金属电极层204的依次生长沉积方式可以选择物理气相沉积、化学气相沉积、原子层沉积和脉冲激光沉积中的任意一种,可根据实际生产条件选择。
优选地,参考图7所示,首先采用化学气相沉积工艺生成交替层215,旋涂光刻胶并通过曝光和显影工艺标识出在交替层215的盲孔,采用DRIE工艺刻蚀交替层215,形成该盲孔,然后采用热磷酸溶液选择性腐蚀盲孔的侧壁形成第二沉积空间217。其中,热磷酸溶液的温度为155~165℃,体积分数为85%~88%。需要说明的是,DRIE工艺中的等离子体可选用CF4、SF6、CHF3、CF4/O2(CF4与O2的混合物)、SF6/O2(SF6与O2的混合物)、CHF3/O2(CHF3与O2的混合物)中的任意一种,且交替层215可选用非晶C和Si3N4叠层、SiO2和Si3N4叠层、SiO2和非晶C叠层、SiO2和GeO2叠层或Si3N4和GeO2叠层中的任意一种,本实施例中采用SiO2和Si3N4叠层,并且将Si3N4作为腐蚀的牺牲层。
进一步的,与生成第一纳米电容相同的,可采用物理气相沉积、化学气相沉积、原子层沉积和脉冲激光沉积的任意一种在所述第二沉积空间217内依次生长第二底部金属电极层207、第二绝缘介质208和第二顶部金属电极层209形成所述第二纳米电容,在此不在细说。且可选择TaN、TiN、WN、MoN、Ni或Ru的任意一种材料制备第二底部金属电极层207和第二顶部金属电极层209;可选择Al2O3、ZrO2、TiO2、HfO2、La2O3、HfZrO、HfAlO、HfTiO中的一种材料制备第二绝缘介质208。
需要说明的是,在交替层215上设置第一连接孔218和第二连接孔219的方法,参考图9所示首先采用光刻和刻蚀工艺去除位于第二纳米电容一侧的第二顶部金属电极层209和部分第二绝缘介质208,从而露出部分第二底部金属电极层207。参考图10所示,然后旋涂光刻胶并通过曝光和显影工艺标识出第一连接孔218和第二连接孔219结构的位置;接着采用干法刻蚀比如离子铣刻蚀、等离子刻蚀、反应离子刻蚀、深度反应离子刻蚀、激光烧蚀,或者通过使用蚀刻剂溶液的湿法刻蚀工艺刻蚀去除左侧部分第二底部金属电极层207、部分交替层215、部分第一顶部金属电极层204和部分第一绝缘介质203直至露出第一底部金属电极层202;随后采用同样刻蚀工艺去除位于第二纳米电容另一侧的部分第二顶部金属电极层209、第二绝缘介质208、第二底部金属电极层207和部分交替层215,直至显露出第一顶部金属电极层204,从而形成第二连接孔219结构。
需要说明的是,第一连接孔218的上端与第二隔离介质210和第二顶部金属电极层209之间形成缺口。
最后,在第一连接孔218和第二连接孔219内部进行金属布线使得第一纳米电容和第二纳米电容结构并联连接。具体的,首先采用化学气相沉积工艺在第一连接孔218和第二连接孔219内沉积第二隔离介质210。
然后,参考图11-12所示,采用光刻和刻蚀工艺去除部分第二隔离介质210,使得第二隔离介质210只覆盖第一连接孔218和第二连接孔219的侧壁以及缺口的右方侧壁,而且缺口底部的第二底部金属电极层207部分露出。参考图13所示,接着采用化学气相沉积工艺在第一连接孔218、第二连接孔219和缺口表面依次沉积铜扩散阻挡层211和铜籽晶层212。
参考图14所示,随后采用光刻和刻蚀工艺去除第二顶部金属电极层209上方的部分铜扩散阻挡层211和铜籽晶层212,使得第一连接孔218内的铜扩散阻挡层211和铜籽晶层212与第二顶部金属电极层209没有任何接触,第二连接孔219结构内的铜扩散阻挡层211和铜籽晶层212与第二顶部金属电极层209要出现接触。参考图15所示,最后采用电镀工艺在第一连接孔218和第二连接孔219内部设置铜金属层,而且铜金属层完全填充第一连接孔218和第二连接孔219内部,并且在第一连接孔218的铜籽晶层212上表面形成第一接触凸点213,在第二连接孔219的铜籽晶层212上表面形成第二接触凸点214。
第一底部金属电极层202和第二底部金属电极层207通过第一连接孔218与第一导电件电学连接;第一顶部金属电极层204和第二顶部金属电极层209通过第二连接孔219与第二导电件电学连接,从而实现了第一纳米电容和第二纳米电容并联设置。
虽然在上文中详细说明了本发明的实施方式,但是对于本领域的技术人员来说显而易见的是,能够对这些实施方式进行各种修改和变化。但是,应理解,这种修改和变化都属于权利要求书中所述的本发明的范围和精神之内。而且,在此说明的本发明可有其它的实施方式,并且可通过多种方式实施或实现。

Claims (14)

1.一种三维集成结构,其特征在于,包括:
第一纳米电容,包括衬底,所述衬底具有第一沉积空间,所述第一沉积空间依次设有第一隔离介质、第一底部金属电极层、第一绝缘介质和第一顶部金属电极层;
第二纳米电容,包括交替层,所述交替层设于所述第一顶部金属电极层,所述交替层具有第二沉积空间,所述第二沉积空间为两个异形槽,所述异形槽纵向截面呈“土”型,两个所述异形槽内和所述交替层的上表面均依次设有第二底部金属电极层、第二绝缘介质和第二顶部金属电极层;
导电组件,设于所述交替层,使所述第一底部金属电极层和所述第二底部金属电极层电连接,以及使所述第一顶部金属电极层和所述第二顶部金属电极层电连接。
2.根据权利要求1所述的三维集成结构,其特征在于:
所述导电组件包括第一导电件和第二导电件;
所述交替层设有第一连接孔和第二连接孔,且位于所述第二纳米电容的两侧;
所述第一导电件内置于所述第一连接孔,用于将所述第一底部金属电极层和所述第二底部金属电极层电连接,所述第二导电件内置于所述第二连接孔,用于将所述第一顶部金属电极层和所述第二顶部金属电极层电连接。
3.根据权利要求2所述的三维集成结构,其特征在于:
所述交替层包括若干二氧化硅层和若干氮化硅层,若干所述二氧化硅层和若干所述氮化硅层依次交替层叠。
4.根据权利要求2所述的三维集成结构,其特征在于,还包括:
第二隔离介质;
所述第二隔离介质设于所述第一连接孔的内侧面和所述第二连接孔内侧面。
5.根据权利要求4所述的三维集成结构,其特征在于:
所述第一连接孔的上端具有缺口,所述缺口将所述第二底部金属电极层部分显露,所述第一连接孔的下端延伸至所述第一底部金属电极层,显露出所述第一底部金属电极层;
所述第二连接孔下端延伸至所述第一顶部金属电极层,显露出所述第一顶部金属电极层;
所述第一导电件一端与所述第一连接孔适配且抵接所述第一底部金属电极层,所述第一导电件另一端和所述缺口配合且抵接所述第二底部金属电极层,所述第二导电件一端与所述第二连接孔适配且抵接所述第一顶部金属电极层,所述第二导电件另一端与所述第二顶部金属电极层抵接。
6.根据权利要求5所述的三维集成结构,其特征在于:
所述第一导电件和所述第二导电件从内自外均包括铜扩散阻挡层、铜籽晶层和铜金属层,且所述铜金属层在所述第一导电件形成第一接触凸点,在所述第二导电件形成第二接触凸点。
7.一种如权利要求1-6中任一所述的三维集成结构的制备方法,其特征在于,包括以下步骤:
S01:在所述衬底表面刻蚀出所述第一沉积空间,并在所述第一沉积空间内依次沉积所述第一隔离介质、所述第一底部金属电极层、所述第一绝缘介质和所述第一顶部金属电极层以制备出所述第一纳米电容;
S02:在所述第一纳米电容表面设置所述交替层,并将所述交替层的表面刻蚀出所述第二沉积空间,所述第二沉积空间包括两个所述异形槽,所述异形槽纵向截面呈“土”型,两个所述异形槽内和所述交替层的上表面依次沉积有所述第二底部金属电极层、所述第二绝缘介质和所述第二顶部金属电极层,形成所述第二纳米电容;
S03:在所述第二纳米电容设置所述导电组件,将所述第二纳米电容和所述第一纳米电容并联。
8.根据权利要求7所述的三维集成结构的制备方法,其特征在于:
所述S01还包括:采用化学气相沉积工艺在所述第一沉积空间内表面沉积所述第一隔离介质,采用物理气相沉积工艺在所述第一隔离介质表面依次沉积所述第一底部金属电极层、所述第一绝缘介质和所述第一顶部金属电极层,形成所述第一纳米电容。
9.根据权利要求8所述的三维集成结构的制备方法,其特征在于:
所述第一顶部金属电极层完全填充所述第一沉积空间。
10.根据权利要求9所述的三维集成结构的制备方法,其特征在于:
所述第一沉积空间采用湿法刻蚀或干法刻蚀来制备,其中,所述干法刻蚀包括离子铣刻蚀、等离子刻蚀、反应离子刻蚀、深度反应离子刻蚀或激光烧蚀。
11.根据权利要求7所述的三维集成结构的制备方法,其特征在于:
所述S02还包括:采用化学气相沉积工艺生成所述交替层;
旋涂光刻胶并通过曝光和显影工艺标识出在所述交替层的盲孔,采用深反应离子刻蚀工艺刻蚀交替层,形成所述盲孔;
采用热磷酸溶液选择性腐蚀所述盲孔的侧壁形成所述第二沉积空间。
12.根据权利要求11所述的三维集成结构的制备方法,其特征在于:
所述深反应离子刻蚀工艺中的等离子体可选用CF4、SF6或CHF3中的任意一种。
13.根据权利要求11所述的三维集成结构的制备方法,其特征在于:
所述热磷酸溶液的温度为155~165℃,体积分数为85%~88%。
14.根据权利要求7所述的三维集成结构的制备方法,其特征在于:
所述第二纳米电容采用物理气相沉积、化学气相沉积、原子层沉积和脉冲激光沉积的任意一种制备。
CN202011527835.4A 2020-12-22 2020-12-22 三维集成结构及其制备方法 Pending CN112670285A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011527835.4A CN112670285A (zh) 2020-12-22 2020-12-22 三维集成结构及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011527835.4A CN112670285A (zh) 2020-12-22 2020-12-22 三维集成结构及其制备方法

Publications (1)

Publication Number Publication Date
CN112670285A true CN112670285A (zh) 2021-04-16

Family

ID=75407665

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011527835.4A Pending CN112670285A (zh) 2020-12-22 2020-12-22 三维集成结构及其制备方法

Country Status (1)

Country Link
CN (1) CN112670285A (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5240871A (en) * 1991-09-06 1993-08-31 Micron Technology, Inc. Corrugated storage contact capacitor and method for forming a corrugated storage contact capacitor
US20120305872A1 (en) * 2011-06-02 2012-12-06 Yoon Tae-Eung Phase-change memory device including a vertically-stacked capacitor and a method of the same
CN110785840A (zh) * 2019-09-17 2020-02-11 深圳市汇顶科技股份有限公司 电容器及其制作方法
CN110957303A (zh) * 2018-09-26 2020-04-03 长鑫存储技术有限公司 电容器及其形成方法、半导体器件及其形成方法
CN112018096A (zh) * 2020-07-31 2020-12-01 复旦大学 一种用于能量缓冲的纳米电容三维集成系统及其制备方法
CN112018070A (zh) * 2020-07-31 2020-12-01 复旦大学 一种纳米电容三维集成结构及其制备方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5240871A (en) * 1991-09-06 1993-08-31 Micron Technology, Inc. Corrugated storage contact capacitor and method for forming a corrugated storage contact capacitor
US20120305872A1 (en) * 2011-06-02 2012-12-06 Yoon Tae-Eung Phase-change memory device including a vertically-stacked capacitor and a method of the same
CN110957303A (zh) * 2018-09-26 2020-04-03 长鑫存储技术有限公司 电容器及其形成方法、半导体器件及其形成方法
CN110785840A (zh) * 2019-09-17 2020-02-11 深圳市汇顶科技股份有限公司 电容器及其制作方法
CN112018096A (zh) * 2020-07-31 2020-12-01 复旦大学 一种用于能量缓冲的纳米电容三维集成系统及其制备方法
CN112018070A (zh) * 2020-07-31 2020-12-01 复旦大学 一种纳米电容三维集成结构及其制备方法

Similar Documents

Publication Publication Date Title
CN112018070B (zh) 一种纳米电容三维集成结构及其制备方法
CN112018096B (zh) 一种用于能量缓冲的纳米电容三维集成系统及其制备方法
CN104025225B (zh) 储能结构、制造用于储能结构的支承结构的方法及包含储能结构的微电子组件和系统
US8778800B1 (en) Methods of making supercapacitor cells and micro-supercapacitors
US10373766B2 (en) Method of producing a super-capacitor
CN112151538B (zh) 一种纳米电容三维集成结构及其制造方法
KR20080090547A (ko) 집적된 마이크로 연료 셀 장치
CN112151536B (zh) 一种纳米电容三维集成结构及其制备方法
CN104115246B (zh) 能量储存装置、能量储存装置的制造方法以及包含能量储存装置的移动电子装置
CN112151535B (zh) 一种硅基纳米电容三维集成结构及其制备方法
US20090297938A1 (en) Stacked multi-cell battery concept
CN112908992B (zh) 三维集成结构及其制造方法
CN113035812B (zh) 三维集成结构及其制造方法
CN112151537B (zh) 一种高能量密度纳米电容三维集成结构及其制备方法
CN112652620B (zh) 三维集成结构及其制造方法
KR20090052868A (ko) 마이크로 연료 전지 형성 방법
CN112670285A (zh) 三维集成结构及其制备方法
CN112652621B (zh) 三维集成结构及其制造方法
CN112466842B (zh) 一种多功能tsv结构及其制备方法
CN112908991B (zh) 三维集成结构及其制造方法
CN112908993A (zh) 三维集成结构及其制造方法
CN112151539B (zh) 一种高存储容量纳米电容三维集成结构及其制备方法
CN112908990B (zh) 三维集成结构及其制造方法
CN112071974A (zh) 一种三维集成系统及制备方法
CN112201655B (zh) 一种纳米电容三维集成结构及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20210416

RJ01 Rejection of invention patent application after publication