CN112908993A - 三维集成结构及其制造方法 - Google Patents
三维集成结构及其制造方法 Download PDFInfo
- Publication number
- CN112908993A CN112908993A CN202110106357.8A CN202110106357A CN112908993A CN 112908993 A CN112908993 A CN 112908993A CN 202110106357 A CN202110106357 A CN 202110106357A CN 112908993 A CN112908993 A CN 112908993A
- Authority
- CN
- China
- Prior art keywords
- metal electrode
- electrode layer
- groove
- medium
- insulating substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 16
- 239000002184 metal Substances 0.000 claims abstract description 253
- 229910052751 metal Inorganic materials 0.000 claims abstract description 253
- 239000000758 substrate Substances 0.000 claims abstract description 129
- 239000003990 capacitor Substances 0.000 claims abstract description 83
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 28
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 27
- 239000010703 silicon Substances 0.000 claims abstract description 27
- 238000002955 isolation Methods 0.000 claims description 65
- 238000003475 lamination Methods 0.000 claims description 8
- 239000002689 soil Substances 0.000 claims description 4
- 238000002360 preparation method Methods 0.000 abstract description 3
- 238000000034 method Methods 0.000 description 26
- 230000009286 beneficial effect Effects 0.000 description 12
- 229910052581 Si3N4 Inorganic materials 0.000 description 9
- 239000000463 material Substances 0.000 description 9
- 238000005530 etching Methods 0.000 description 8
- 230000001965 increasing effect Effects 0.000 description 8
- 229910052681 coesite Inorganic materials 0.000 description 6
- 239000002131 composite material Substances 0.000 description 6
- 229910052906 cristobalite Inorganic materials 0.000 description 6
- 238000000206 photolithography Methods 0.000 description 6
- 239000000377 silicon dioxide Substances 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 229910052682 stishovite Inorganic materials 0.000 description 6
- 229910052905 tridymite Inorganic materials 0.000 description 6
- 239000000243 solution Substances 0.000 description 5
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 230000005611 electricity Effects 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- 238000000231 atomic layer deposition Methods 0.000 description 3
- 239000007853 buffer solution Substances 0.000 description 3
- 238000000708 deep reactive-ion etching Methods 0.000 description 3
- 239000000446 fuel Substances 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- XPDWGBQVDMORPB-UHFFFAOYSA-N Fluoroform Chemical compound FC(F)F XPDWGBQVDMORPB-UHFFFAOYSA-N 0.000 description 2
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 2
- MCMNRKCIXSYSNV-UHFFFAOYSA-N Zirconium dioxide Chemical compound O=[Zr]=O MCMNRKCIXSYSNV-UHFFFAOYSA-N 0.000 description 2
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- YBMRDBCBODYGJE-UHFFFAOYSA-N germanium oxide Inorganic materials O=[Ge]=O YBMRDBCBODYGJE-UHFFFAOYSA-N 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 229910003855 HfAlO Inorganic materials 0.000 description 1
- 229910015345 MOn Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 239000000872 buffer Substances 0.000 description 1
- 230000003139 buffering effect Effects 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 239000002041 carbon nanotube Substances 0.000 description 1
- 229910021393 carbon nanotube Inorganic materials 0.000 description 1
- 229910052593 corundum Inorganic materials 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(IV) oxide Inorganic materials O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 description 1
- 238000003306 harvesting Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- MRELNEQAGSRDBK-UHFFFAOYSA-N lanthanum oxide Inorganic materials [O-2].[O-2].[O-2].[La+3].[La+3] MRELNEQAGSRDBK-UHFFFAOYSA-N 0.000 description 1
- 239000002086 nanomaterial Substances 0.000 description 1
- 239000002070 nanowire Substances 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 229910001845 yogo sapphire Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/0805—Capacitors only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8221—Three dimensional integrated circuits stacked in different levels
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明提供了一种三维集成结构，包括硅衬底、第一纳米电容和第二纳米电容，第一纳米电容和第二纳米电容分别采用第一绝缘衬底和第二绝缘衬底，由于第一绝缘衬底和第二绝缘衬底自身的绝缘属性，第一底部金属电极层可直接设置在第一绝缘衬底第二底部金属电极层可直接设置在第二绝缘衬底，减少了制备工艺，第二绝缘衬底间隔设置若干第一容纳槽，第一容纳槽的底端设有显露出第一顶部金属电极层的开口，第二底部金属电极层通过开口与第一顶部金属电极层电连接，从而在第一容纳槽内设置第二底部金属电极层的同时就完成了第二底部金属电极层与第一顶部金属电极层的连接，缩短了制备集成结构的时间。另外，本发明还提供了三维集成结构的制造方法。
Description
技术领域
本发明涉及半导体技术领域，尤其涉及一种三维集成结构及其制造方法。
背景技术
目前，对于便携式电子设备来说，电池仍然是主要的能量供应部件，虽然电池技术在不断发展，然而在电池的容量与体积以及重量之间仍然需要作出折中。相应地，一些容量大、重量轻以及体积小的可替代供电部件被研究和开发，比如微型燃料电池、塑料太阳能电池以及能量收集系统。
在以上提到的所有情况下，通常都需要能量缓冲系统来维持连续和稳定的能量输出。比如，一般认为燃料电池系统拥有较慢的启动时间和较低的动能。所以将燃料电池提供基础功率，能量缓冲系统提供启动功率的混合系统是最佳解决方案。此外，能量收集系统依赖环境中无法持续获得的能量源，所以，需要能量缓冲系统来维持器件不中断的工作。
一般来讲，能量缓冲系统是电池或者是电容。电池的一个重要缺点是它有限的放电效率，相比之下，电容可以提供更大的放电电流。使用电容作为能量缓冲系统的其它优势还包括较长的循环寿命和较高的功率密度，除了以上提到的优势外，采用合适的材料和结构设计，电容相比较电池更容易缩小尺寸。
通过引入高深宽比结构，比如碳纳米管、硅纳米线、硅纳米孔以及硅深槽结构，并在这些高深宽比结构中沉积高介电常数材料可以极大增加电容密度和存储容量，这种采用纳米结构来制备的电容可以称之为纳米电容。然而，当深宽比超过一定数值时，材料在高深宽比结构表面的台阶覆盖率以及完整性都会极大削弱，甚至所沉积的材料会出现孔洞现场，从而影响电容性能，使电容结构强度大大降低。此外，要刻蚀出深宽比非常大的结构，对于刻蚀设备的精度要求也会非常高。进一步，当这些高深宽比结构，比如硅纳米孔的横向尺寸非常小时，只能直接在其表面沉积金属、绝缘材料和金属形成纳米电容结构，由于硅材料的电阻率较高，从而导致纳米电容的串联电阻较大，进而会降低功率密度。
公开号为CN111916559A的专利公开了一种半导体结构及其形成方法，包括：提供衬底；在所述衬底内形成凹槽；在所述凹槽内和所述衬底上形成若干层重叠的复合层，所述复合层包括电极层以及位于所述电极层上的第一介质层，位于上层的所述复合层暴露出位于下层的所述复合层的部分顶部表面。在所述衬底内形成凹槽，在所述凹槽内和所述衬底上形成若干层重叠的复合层，所述复合层包括电极层以及位于所述电极层上的第一介质层。通过所述凹槽来增大所述衬底的表面积，利用在所述凹槽内交叉堆叠形成所述电极层和所述第一介质层，有效的减小了由所述电极层和所述第一介质层所形成的电容器件占用衬底的表面积，提升最终形成的半导体结构的集成度。并没有使电容的结构紧凑的同时保证电容的完整性，同时无法实现较低电阻率的纳米电容。
因此，有必要提供一种三维集成结构的制造方法，用于解决现有技术中存在的上述问题。
发明内容
本发明的目的在于提供一种三维集成结构及其制造方法，缩短了制备集成结构的时间，增大了电容密度，提高了电容的整体性能。
为实现上述目的，本发明提供的技术方案如下：
一种三维集成结构，包括：
硅衬底；
第一纳米电容，设于所述硅衬底，所述第一纳米电容包括第一绝缘衬底、第一底部金属电极层和第一顶部金属电极层；
第二纳米电容，包括第二绝缘衬底、第二底部金属电极层和第二顶部金属电极层，所述第二绝缘衬底设于所述第一顶部金属电极层，所述第二绝缘衬底间隔设有若干第一容纳槽，所述第一容纳槽的底端设有开口，所述开口显露出所述第一顶部金属电极层，所述第二底部金属电极层设于所述第一容纳槽内，且通过所述开口与所述第一顶部金属电极层电连接，所述第二纳米电容开设有第一连接孔，所述第一连接孔导通至所述第一底部金属电极层；
第一导电件，通过所述第一连接孔分别与所述第二顶部金属电极层和所述第一底部金属电极层电连接。
本发明提供的三维集成结构有益效果：在硅衬底上进一步设置第一纳米电容，所述第一绝缘衬底设于所述硅衬底，用于支撑第一纳米电容。第一纳米电容和第二纳米电容分别采用第一绝缘衬底和第二绝缘衬底，由于第一绝缘衬底和第二绝缘衬底自身的绝缘属性，第一底部金属电极层可直接设置在第一绝缘衬底第二底部金属电极层可直接设置在第二绝缘衬底，减少了制备工艺。另外第二绝缘衬底开设有间隔设置的若干第一容纳槽，第一容纳槽的底端均设有显露出第一顶部金属电极层的开口，第二底部金属电极层通过开口与第一顶部金属电极层直接连接，从而在第一容纳槽内设置第二底部金属电极层的同时，就完成了第二底部金属电极层与第一顶部金属电极层的连接，使加工工艺更加简单，缩短了制备集成结构的时间。更优的，第二纳米电容开设有导通至第一底部金属电极层的第一连接孔，第一导电件通过第一连接孔将第一底部金属电极层和第二顶部金属电极层电连接，从而实现了第一纳米电容和第二纳米电容的并联，通过采用第一连接孔结构来并联连接第一纳米电容和第二纳米电容可以最大程度地缩短电学连接路径，从而可以减少信号延迟时间，增强信号传输速度和减少功耗，大大增加了电容的功率密度，另一方面可以减少工艺复杂度，并且第一导电件设于第一连接孔内，进一步保障了第二纳米电容结构的完整性，提高了电容的整体性能。
优选地，所述第一纳米电容还包括第一绝缘介质和第一隔离介质；其中，
所述第一绝缘衬底开设有第二容纳槽，所述第一底部金属电极层、所述第一绝缘介质和所述第一顶部金属电极层依次层叠设于所述第二容纳槽内和所述第一绝缘衬底的上表面，并将所述第二容纳槽填充；
所述第一纳米电容开设有第一凹槽，所述第一凹槽的侧面为所述第一绝缘介质和所述第一顶部金属电极层的叠层，所述第一凹槽的底面为所述第一底部金属电极层；
所述第一隔离介质设于所述第一凹槽，且所述第一连接孔穿过所述第一隔离介质。其有益效果在于：通过设置第一绝缘介质，通过依次层叠的形式将第一绝缘介质设于第一底部金属电极层和第一顶部金属电极层之间，第一底部金属电极层、第一绝缘介质和第一顶部金属电极层依次层叠并将第二容纳槽填充，保障了第一纳米电容结构的紧凑性的同时实现了第一底部金属电极层和第一顶部金属电极层分离，避免第一底部金属电极层和第一顶部金属电极层可能存在的电连接，加强了第一纳米电容和第二纳米电容并联时的可靠性。更优的，在第一纳米电容上开设有第一凹槽，且在第一凹槽内设置第一隔离介质，由于第一连接孔穿过第一隔离介质，所以第一导电件通过第一连接孔时避免了与第一顶部金属电极层的电连接，进一步保障了第一纳米电容和第二纳米电容并联时的可靠性，同时使第一纳米电容结构紧凑的同时保证了完整性，进一步保障了第一纳米电容的结构强度。
优选地，所述第二纳米电容还包括第二绝缘介质，所述第二底部金属电极层、所述第二绝缘介质和所述第二顶部金属电极层依次层叠设于所述第一容纳槽内以及所述第二绝缘衬底的上表面，并将所述第一容纳槽填充。其有益效果在于：通过第二绝缘介质将第二底部金属电极层和第二顶部金属电极层分隔开，且第二底部金属电极层、第二绝缘介质和第二顶部金属电极层将第二容纳槽填充的同时以及将第二绝缘衬底的上表面覆盖，使第二纳米电容结构紧凑的同时保障了第二纳米电容的完整性。
优选地，所述第二纳米电容还包括第二隔离介质；
所述第二纳米电容开设有第二凹槽，且所述第二凹槽的侧面为所述第二顶部金属电极层、所述第二绝缘介质和所述第二底部金属电极层的叠层，所述第二凹槽的底面为所述第二绝缘衬底，所述第三隔离介质设于所述第二凹槽内，所述第一连接孔的延伸孔穿过所述第二隔离介质。其有益效果在于：通过在第二纳米电容上开设第二凹槽，并在第二凹槽内设置第二隔离介质，所述第一连接孔的延伸孔穿过所述第二隔离介质，从而第一导电件在第一连接孔内避免了与第二底部金属电极层的电连接，保障了第二顶部金属电极层和第一底部金属电极层的电连接，进一步增加了第一纳米电容和第二纳米电容并联时的可靠性。
优选地，还包括第二导电件和第三隔离介质；
所述第二纳米电容还开设有第三凹槽，所述第三凹槽的侧面为所述第二绝缘介质和所述第二顶部金属电极层，所述第三凹槽的底面为所述第二底部金属电极层，所述第四隔离介质设于所述第三凹槽，所述第四隔离介质上开设有第二连接孔；
所述第二导电件为“T”形，所述第二导电件一端设于所述第二连接孔内与所述第二底部金属电极层电连接，所述第二导电件另一端与所述第四隔离介质连接。其有益效果在于：通过将第二导电件设置在第二连接孔内与第二底部金属电极层连接，实现了集成结构与外部元器件的电连接，在第三隔离介质上开设第二连接孔，避免了第二导电件与第二顶部金属电极层的电连接，进一步保障了第一纳米电容和第二纳米电容并联时的可靠性。
优选地，所述第一导电件为“T”形，所述第一导电件一端设于所述第一连接孔与所述第一底部金属电极层电连接，所述第一导电件的另一端位于所述第一连接孔外与所述第二顶部金属电极层连接。其有益效果在于：采用第一隔离介质和第二隔离介质与“T”形的第一导电件组合，使第一导电件的一端设于所述第一连接孔内与所述第一底部金属电极层电连接，使第一导电件的另一端与第二顶部金属电极层连接，且设置在所述第一连接孔外，可与外部元器件连接，并且实现了第一底部金属电极层和第二顶部金属电极层电连接的可靠性，且保证了第二纳米电容结构的完整性。
优选地，所述第一容纳槽和所述第二容纳槽均为“土”型凹槽。其有益效果在于：通过将第一容纳槽和第二容纳槽设置为“土”型凹槽，增加了集成结构的集成度，有效的减少第一底部金属电极层、第二底部金属电极层、第一顶部金属电极层和第二顶部金属电极层占用第一绝缘衬底和第二绝缘彻底的表面积。
一种三维集成结构的制造方法，包括以下步骤：
S00：提供所述硅衬底；
S01：在所述硅衬底上设置所述第一绝缘衬底；
S02：在所述第一绝缘衬底上设置所述第一底部金属电极层和所述第一顶部金属电极层，制备成所述第一纳米电容；
S03：在所述第一顶部金属电极层上设置所述第二绝缘衬底；
S04：在所述第二绝缘衬底上开设若干间隔设置的所述第一容纳槽，且所述第一容纳槽开设有显露出所述第一顶部金属电极层的所述开口，所述第二底部金属电极层设于所述第一容纳槽内，且通过所述开口与所述第一顶部金属电极层电连接，然后设置所述第二顶部金属电极层形成所述第二纳米电容，接着在所述第二纳米电容上开设导通至所述第一底部金属电极层的所述第一连接孔；
S05：设置所述第一导电件，所述第一导电件通过所述第一连接孔分别与所述第二顶部金属电极层和所述第一底部金属电极层电连接。
本发明提供的三维集成结构的制造方法有益效果：在硅衬底上进一步设置第一纳米电容，所述第一绝缘衬底设于所述硅衬底，用于支撑第一纳米电容。第一纳米电容和第二纳米电容分别采用第一绝缘衬底和第二绝缘衬底，由于第一绝缘衬底和第二绝缘衬底自身的绝缘属性，第一底部金属电极层可直接设置在第一绝缘衬底第二底部金属电极层可直接设置在第二绝缘衬底，减少了制备工艺。另外第二绝缘衬底开设有间隔设置的若干第一容纳槽，第一容纳槽的底端均设有显露出第一顶部金属电极层的开口，第二底部金属电极层通过开口与第一顶部金属电极层直接连接，从而在第一容纳槽内设置第二底部金属电极层的同时，就完成了第二底部金属电极层与第一顶部金属电极层的连接，使加工工艺更加简单，缩短了制备集成结构的时间。更优的，第二纳米电容开设有导通至第一底部金属电极层的第一连接孔，第一导电件通过第一连接孔将第一底部金属电极层和第二顶部金属电极层电连接，从而实现了第一纳米电容和第二纳米电容的并联，大大增加了电容的功率密度，并且第一导电件设于第一连接孔内，进一步保障了第二纳米电容结构的完整性，提高了电容的整体性能。
优选地，所述步骤S02中还设置有所述第一绝缘介质和所述第一隔离介质，预先在所述第一绝缘衬底上开设第二容纳槽，且所述第一底部金属电极层、所述第一绝缘介质和所述第一顶部金属电极层依次层叠设于所述第二容纳槽内和所述硅衬底的上表面，并将所述第二容纳槽填充，形成所述第一纳米电容；然后在所述第一纳米电容开设所述第一凹槽，在所述第一凹槽内设置所述第一隔离介质。其有益效果在于：通过设置第一绝缘介质，且将第一绝缘介质设于第一底部金属电极层和第一顶部金属电极层之间，保障了第一纳米电容结构的紧凑性的同时实现了第一底部金属电极层和第一顶部金属电极层分离，避免第一底部金属电极层和第一顶部金属电极层可能存在的电连接，保障了第一纳米电容和第二纳米电容并联时的可靠性。并且在第一纳米电容上第一凹槽，第一隔离介质设置在第一凹槽内。
优选地，所述步骤S04中还设置有所述第二绝缘介质，且所述第二底部金属电极层、所述第二绝缘介质和所述第二顶部金属电极层依次设置在所述第一容纳槽内以及所述第二绝缘衬底的上表面，直至将所述第二容纳槽填充以及使所述第二绝缘衬底的上表面覆盖，形成所述第二纳米电容。其有益效果在于：通过设置第二绝缘介质将第二底部金属电极层和第二顶部金属电极层分隔开，且第二底部金属电极层、第二绝缘介质和第二顶部金属电极层将第一容纳槽内填充以及绝缘衬底的上表面覆盖，使第二纳米电容结构紧凑的同时保障了第二纳米电容的完整性。
优选地，在所述第二纳米电容上开设所述第二凹槽和所述第三凹槽，并在所述第二凹槽内设置所述第二隔离介质，在所述第三凹槽内设置所述第三隔离介质，且所述第一连接孔的延伸孔导通所述第二隔离介质，所述第二连接孔通过所述第三隔离介质导通至所述第二底部金属电极层。其有益效果在于：通过在第二纳米电容上开设第二凹槽和第三凹槽，在第二凹槽和第三凹槽内分别设置第三隔离介质和所述第四隔离介质，由于第三隔离介质的作用，所述第一导电件通过第一连接孔时，避免了与第二底部金属电极层的电连接，进一步保障了第一纳米电容和第二纳米电容并联时的可靠性。
优选地，所述步骤S05中还设置有所述第二导电件，所述第二导电件一端设于所述第二连接孔内与所述第二底部金属电极层电连接，所述第二导电件另一端与所述第三隔离介质连接。其有益效果在于：通过将第二导电件设置在第二连接孔内，实现了集成结构与外部元器件的电连接，且第二连接孔的侧面为第三隔离介质，避免了第二导电件与第二顶部金属电极层的电连接，进一步保障了第一纳米电容和第二纳米电容并联时的可靠性。
附图说明
图1为本发明的三维集成结构一个实施例的示意图；
图2为本发明三维集成结构一个实施例的制造方法流程示意图；
图3-图15是本发明三维集成结构制造方法的一实施例各步骤的结构示意图。
附图标号说明：
硅衬底100、SiO2层101、Si3N4层102、第一绝缘衬底200、第一底部金属电极层201、第一绝缘介质202、第一顶部金属电极层203、第一隔离介质204、第二绝缘衬底205、第二底部金属电极层206、第二绝缘介质207、第二顶部金属电极层208、第二隔离介质209、第三隔离介质210、金属层211、第一导电件213、第二导电件214；
第一盲孔2001、第一容纳槽2002、第一凹槽2003、第二容纳槽2004、第一连接孔2005、第二凹槽2006、第三凹槽2007、第二连接孔2008、第二盲孔2009。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合本发明的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。除非另外定义，此处使用的技术术语或者科学术语应当为本发明所属领域内具有一般技能的人士所理解的通常意义。本文中使用的“包括”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。
针对现有技术存在的问题，本发明的实施例提供了一种三维集成结构，具体参考图1所示，包括：硅衬底100；第一纳米电容，所述第一纳米电容包括设置的第一绝缘衬底200、第一底部金属电极层201和第一顶部金属电极层203。需要说明的是，所述第一绝缘衬底200设于所述硅衬底100，所述硅衬底100起到支撑所述第一纳米电容的作用。
第二纳米电容，包括第二绝缘衬底205、第二底部金属电极层206和第二顶部金属电极层208。需要说明的是，所述第二绝缘衬底205设置在所述第一顶部金属电极层203上，另外，在所述第二绝缘衬底205的上间隔设置第一容纳槽2002，并且在所述第一容纳槽2002的底端开设有显露出所述第一顶部金属电极层203的开口，所述第二底部金属电极层206设于所述第一容纳槽2002内，且通过所述开口实现了与所述第一顶部金属电极层203电连接。
且所述第二纳米电容开设有导通至所述第一底部金属电极层201的第一连接孔2005。第一导电件213通过第一连接孔2005分别与所述第二顶部金属电极层208和所述第一底部金属电极层201电连接。
由于所述第一绝缘衬底200和所述第二绝缘衬底205的绝缘属性，所以不需要在所述第二底部金属电极层206和所述第二绝缘衬底205、所述第一底部金属电极层201和所述第一绝缘介质202之间增设隔离介质，减少了加工工艺。
值得说明的是，通过在所述第一容纳槽2002的底端设置显露出所述第一顶部金属电极层203的所述开口，且所述第二底部金属电极层206通过所述开口与所述第一顶部金属电极层203直接电连接，从而在所述第一容纳槽2002内设置所述第二底部金属电极层206的同时就完成了所述第二底部金属电极层206与所述第一顶部金属电极层203的连接，使加工工艺更加简单，缩短了制备集成结构的时间。
更优的，所述第二纳米电容开设有导通至所述第一底部金属电极层201的所述第一连接孔2005，所述第一导电件213通过所述第一连接孔2005将所述第一底部金属电极层201和所述第二顶部金属电极层208电连接，从而实现了所述第一纳米电容和所述第二纳米电容的并联，大大增加了电容的功率密度，并且所述第一导电件213设于所述第一连接孔2005内，进一步保障了所述第二纳米电容结构的完整性，提高了电容的整体性能。
优选地，所述第一纳米电容还包括第一绝缘介质202和第一隔离介质204，在本实施例中，所述第一绝缘衬底200开设有第二容纳槽2004，在所述第二容纳槽2004内和所述第一绝缘衬底200的上表面依次层叠设置所述第一底部金属电极层201、所述第一绝缘介质202和所述第一顶部金属电极层203，且将所述第二容纳槽2004填充制备成所述第一纳米电容，从而保证了所述第一纳米电容的完整性。
需要说明的是，所述第一纳米电容开设有第一凹槽2003，所述第一凹槽2003的侧面为所述第一绝缘介质202和所述第一顶部金属电极层203的叠层，所述第一凹槽2003的底面为所述第一底部金属电极层201，所述第一隔离介质204设于所述第一凹槽2003内，且所述第一连接孔2005穿过所述第二隔离介质209。
通过设置第一绝缘介质202，且通过层叠的方式将所述第一绝缘介质202设于所述第一底部金属电极层201和所述第一顶部金属电极层203之间，保障了所述第一纳米电容结构的紧凑性的同时实现了所述第一底部金属电极层201和所述第一顶部金属电极层203分离，避免所述第一底部金属电极层201和第一顶部金属电极层203可能存在的电连接，保障了第一纳米电容和第二纳米电容并联时的可靠性。更优的，在第一纳米电容开设第一凹槽2003，且在第一凹槽2003内设置第一隔离介质204，避免了所述第一导电件213通过所述第一连接孔2005时与所述第一顶部金属电极层203的电连接，进一步保障了所述第一纳米电容和所述第二纳米电容并联时的可靠性，同时实现了所述第一纳米电容结构的完整性，保障了所述第一纳米电容的结构强度。
优选地，所述第二纳米电容还包括第二绝缘介质207，依次在所述第一容纳槽2002内和所述第二绝缘衬底205的上表面依次层叠设置所述第二底部金属电极层206、所述第二绝缘介质207和所述第二顶部金属电极层208，并将所述第一容纳槽2002填充，使所述第二纳米电容结构紧凑的同时保障了所述第二纳米电容的完整性。
进一步优选地，所述第二纳米电容还包括第二隔离介质209，所述第二纳米电容的上表面开设有第二凹槽2006，所述第二凹槽2006的侧面为所述第二顶部金属电极层208、所述第二绝缘介质207和所述第二底部金属电极层206的叠层，所述第二凹槽2006的底面为所述第二绝缘衬底205。所述第二隔离介质209设于所述第二凹槽2006内，且所述第二连接孔2008的延伸孔穿过所述第二隔离介质209。
通过在所述第二纳米电容上开设所述第二凹槽2006，并在所述第二凹槽2006内设置所述第二隔离介质209，所述第一连接孔2005的延伸孔穿过所述第二隔离介质209，从而所述第一导电件213在所述第一连接孔2005内避免了与所述第二底部金属电极层206的电连接，保障了所述第二顶部金属电极层208和所述第一底部金属电极层201的电连接，进一步增加了所述第一纳米电容和所述第二纳米电容并联时的可靠性。
优选地，还包括第二导电件214和第三隔离介质210，所述第二纳米电容还开设有第三凹槽2007，且所述第三凹槽2007的侧面为所述第二绝缘介质207和所述第二顶部金属电极层208，所述第三凹槽2007的底面为所述第二底部金属电极层206，所述第三隔离介质210设于所述第三凹槽2007内，在所述第三隔离介质210上开设有第二连接孔2008。
值得说明的是，所述第二导电件214为“T”形，所述第二导电件214一端设于所述第二连接孔2008内与所述第二底部金属电极层206电连接，所述第二导电件214另一端与所述第三隔离介质210连接，且位于所述第二连接孔2008外，通过将所述第二导电件214设置在所述第二连接孔2008内与所述第二底部金属电极层206连接，实现了集成结构与外部元器件的电连接，且所述第二连接孔2008侧面为所述第三隔离介质210，避免了所述第二导电件214与所述第二顶部金属电极层208的电连接，进一步保障了所述第一纳米电容和所述第二纳米电容并联时的可靠性。
在本发明公开的另一个实施例中，在上述实施例的基础上，所述第一导电件213为“T”形，所述第一导电件213一端设于所述第一连接孔2005内与所述第一底部金属电极层201电连接，所述第一导电件213的另一端位于所述第一连接孔2005外与所述第二顶部金属电极层208连接。采用所述第三隔离介质210和“T”形的所述第一导电件213组合，使所述第一导电件213的一端设于所述第一连接孔2005与所述第一底部金属电极层201电连接，使所述第一导电件213的另一端与所述第二顶部金属电极层208连接，实现了所述第一顶部金属电极层203和所述第二顶部金属电极层208电连接的可靠性，且保证了第二纳米电容结构的完整性。并且所述第一导电件213的另一端在所述第一连接孔2005外实现了与外部的元器件电连接。
优选地，所述第一容纳槽2002和所述第二容纳槽2004均为“土”型凹槽，在本实施例中，二个所述第一容纳槽2002间隔设置在所述第二绝缘衬底205，二个所述第二容纳槽2004间隔设置在第一绝缘衬底200，通过将所述第一容纳槽2002和所述第二容纳槽2004设置为“土”型凹槽，增加了集成结构的集成度，有效的减少第一底部金属电极层201、第二底部金属电极层206、第一顶部金属电极层203和第二顶部金属电极层208占用第一绝缘衬底200和第二绝缘衬底205的表面积。当然，在实际生产应用中，“土”型凹槽的数量可根据实际要求间隔设置在所述第一绝缘衬底200和所述第二绝缘衬底205上。
需要说明的是，在本实施例中，所述第一绝缘衬底200和所述第二绝缘衬底205均由交替层叠的SiO2层101与Si3N4层102制成，但在实际应用中不限于此，所述第一绝缘衬底200和所述第二绝缘衬底205可选择非晶C与Si3N4叠层、SiO2与Si3N4叠层、SiO2与非晶C叠层、SiO2与GeO2叠层、Si3N4与GeO2叠层的任一一种叠层。
一种三维集成结构的制造方法，参考图2所示，包括以下步骤:
S00：提供所述硅衬底100；
S01：在所述硅衬底100上设置所述第一绝缘衬底200；
S02：在所述第一绝缘衬底200上设置所述第一底部金属电极层201和所述第一顶部金属电极层203，制备成所述第一纳米电容；
S03：在所述第一顶部金属电极层203上设置所述第二绝缘衬底205；
S04：在所述第二绝缘衬底205上开设若干间隔设置的所述第一容纳槽2002，且所述第一容纳槽2002开设有显露出所述第一顶部金属电极层203的所述开口，所述第二底部金属电极层206设于所述第一容纳槽2002内，且通过所述开口与所述第一顶部金属电极层203电连接，然后设置所述第二顶部金属电极层208形成所述第二纳米电容，接着在所述第二纳米电容上开设导通至所述第一底部金属电极层201的所述第一连接孔2005；
S05：设置所述第一导电件213，所述第一导电件213通过所述第一连接孔2005分别与所述第二顶部金属电极层208和所述第一底部金属电极层201电连接。
参考图3所示，预先在所述硅衬底100上设置第一绝缘衬底200，需要说明的是，在本实施例中，所述第一绝缘衬底200采用交替生成的SiO2层101和Si3N4层102，具体的，首先采用化学气相沉积工艺在所述硅衬底100表面依次沉积一层SiO2层101和一层Si3N4层102，然后采用化学气相沉积工艺重复前述工艺过程交替生长SiO2层101和Si3N4层102，直到获得所需要的层数和叠层厚度，其中Si3N4层102作为牺牲层。
参考图4所示，接着在所述第一绝缘衬底200上旋涂光刻胶并通过曝光和显影工艺标识出第一盲孔2001的形状，随后采用深度等离子体刻蚀工艺(Deep Reactive IonEtching，DRIE)对所述第一绝缘衬底200进行刻蚀形成所述第一盲孔2001。
参考图5所示，进一步采用热磷酸溶液选择性腐蚀去除所述第一盲孔2001侧面的部分Si3N4层102，从而形成所述第二容纳槽2004。
进一步的，参考图6所示，所述步骤S02中采用原子层沉积工艺在所述第二容纳槽2004内和所述第一绝缘衬底200上表面依次沉积所述第一底部金属电极层201、所述第一绝缘介质202和所述第一顶部金属电极层203，最终使所述第一顶部金属电极层203完全填充所述第二容纳槽2004，制备成所述第一纳米电容。
参考图7所示，接着采用光刻和刻蚀工艺去除所述第一纳米电容左侧部分的所述第一顶部金属电极层203和所述第一绝缘介质202，从而露出所述第一底部金属电极层201，形成所述第一凹槽2003。最后采用化学气相沉积工艺在所述第一凹槽2003内部设置所述第一隔离介质204，且所述第一隔离介质204完全填充所述第一凹槽2003结构，保证了所述第一纳米电容结构的完整性。
所述步骤S03中，参考图8所示，和生产所述第一绝缘衬底200相同的，在所述第一顶部金属电极层203上设置第二绝缘衬底205。
在所述步骤S04中，参考图9所示，接着在所述第二绝缘衬底205上旋涂光刻胶并通过曝光和显影工艺定义出第二盲孔2009的图形，随后采用DRIE工艺刻蚀所述第二绝缘衬底205，直到显露出所述第一顶部金属电极层203形成所述第二盲孔2009。
参考图10所示，进一步采用热磷酸溶液选择性腐蚀去除所述第二盲孔2009侧壁的部分Si3N4层102，制备成所述第一容纳槽2002。
参考图11所示，采用原子层沉积工艺在所述第一容纳槽2002内和所述第二绝缘衬底205的上表面沉积一层所述第二底部金属电极层206，且所述第二底部金属电极层206通过所述开口与所述第一顶部金属电极层203电接触。然后在所述第二底部金属电极层206表面依次沉积所述第二绝缘介质207和所述第二顶部金属电极层208。值得说明的是，所述第二底部金属电极层206、所述第二绝缘介质207和所述第二顶部金属电极层208完全填充所述第一容纳槽2002和覆盖所述第二绝缘衬底205的上表面，构成所述第二纳米电容。
在所述步骤S04中，参考图12所示，采用光刻和刻蚀工艺去除所述第二绝缘衬底205左侧上的部分所述第二底部金属电极层206、所述第二绝缘介质207和所述第二顶部金属电极层208，形成所述第二凹槽2006，再去除所述第二绝缘衬底205右侧上的部分所述第二绝缘介质207和所述第二顶部金属电极层208，形成所述第三凹槽2007。接着采用化学气相沉积工艺在所述第二凹槽2006内、所述第二顶部金属电极层208上和所述第三凹槽2007内沉积隔离介质，并采用光刻和刻蚀工艺去除所述第二顶部金属电极层208上表面的隔离介质，从而形成所述第二隔离介质209和所述第三隔离介质210。
参考图13所示，随后采用光刻和刻蚀工艺去除部分所述第一隔离介质204、部分所述第二隔离介质209和部分所述第二绝缘衬底205，形成导通至所述第一底部金属电极层201的所述第一连接孔2005。进一步采用光刻和刻蚀工艺去除部分所述第三隔离介质210直至露出第二底部金属电极层206，即形成所述第二连接孔2008。
在所述步骤S05中，参考图14所示，进一步采用原子层沉积工艺在所述第一连接孔2005、所述第二顶部金属电极层208、所述第三隔离介质210的上表面、所述第二隔离介质209的上表面和所述第二连接孔2008内沉积金属层211。
参考图15所示，最后采用光刻和刻蚀工艺去除部分金属层211，形成所述第一导电件213和所述第二导电件214。
需要说明的是，刻蚀选用的的等离子体可以选择CF4、SF6、CHF3、CF4/O2(CF4与O2的混合物)、SF6/O2(SF6与O2的混合物)、CHF3/O2(CHF3与O2的混合物)中的任意一种。
另外，可选择SiO2、Si3N4、SiON、SiCOH或SiCOFH中的一种材料制备所述第一隔离介质204、所述第二隔离介质209和所述第三隔离介质210，可选择TaN、TiN、WN、MoN、Ni或Ru的任意一种材料制备所述第一底部金属电极层201、所述第一顶部金属电极层203、所述第二底部金属电极层206和所述第二顶部金属电极层208，可选择Al2O3、ZrO2、TiO2、HfO2、La2O3、HfZrO、HfAlO和HfTiO中的任意一种材料制备所述第一绝缘介质202和所述第二绝缘介质207，从而大大提高产品材料的可选择性。
虽然在上文中详细说明了本发明的实施方式，但是对于本领域的技术人员来说显而易见的是，能够对这些实施方式进行各种修改和变化。但是，应理解，这种修改和变化都属于权利要求书中所述的本发明的范围和精神之内。而且，在此说明的本发明可有其它的实施方式，并且可通过多种方式实施或实现。
Claims (12)
1.一种三维集成结构,其特征在于，包括：
硅衬底；
第一纳米电容，所述第一纳米电容包括第一绝缘衬底、第一底部金属电极层和第一顶部金属电极层，所述第一绝缘衬底设于所述硅衬底；
第二纳米电容，包括第二绝缘衬底、第二底部金属电极层和第二顶部金属电极层，所述第二绝缘衬底设于所述第一顶部金属电极层，所述第二绝缘衬底间隔设有若干第一容纳槽，所述第一容纳槽的底端设有开口，所述开口显露出所述第一顶部金属电极层，所述第二底部金属电极层设于所述第一容纳槽内，且通过所述开口与所述第一顶部金属电极层电连接，所述第二纳米电容开设有第一连接孔，所述第一连接孔导通至所述第一底部金属电极层；
第一导电件，通过所述第一连接孔分别与所述第二顶部金属电极层和所述第一底部金属电极层电连接。
2.根据权利要求1所述的三维集成结构，其特征在于：
所述第一纳米电容还包括第一绝缘介质和第一隔离介质；其中，
所述第一绝缘衬底开设有第二容纳槽，所述第一底部金属电极层、所述第一绝缘介质和所述第一顶部金属电极层依次层叠设于所述第二容纳槽内和所述第一绝缘衬底的上表面，并将所述第二容纳槽填充；
所述第一纳米电容开设有第一凹槽，所述第一凹槽的侧面为所述第一绝缘介质和所述第一顶部金属电极层的叠层，所述第一凹槽的底面为所述第一底部金属电极层；
所述第一隔离介质设于所述第一凹槽，且所述第一连接孔穿过所述第一隔离介质。
3.根据权利要求2所述的三维集成结构，其特征在于：
所述第二纳米电容还包括第二绝缘介质，所述第二底部金属电极层、所述第二绝缘介质和所述第二顶部金属电极层依次层叠设于所述第一容纳槽内以及所述第二绝缘衬底的上表面，并将所述第一容纳槽填充。
4.根据权利要求3所述的三维集成结构，其特征在于：
所述第二纳米电容还包括第二隔离介质；
所述第二纳米电容开设有第二凹槽，且所述第二凹槽的侧面为所述第二顶部金属电极层、所述第二绝缘介质和所述第二底部金属电极层的叠层，所述第二凹槽的底面为所述第二绝缘衬底，所述第三隔离介质设于所述第二凹槽内，所述第一连接孔的延伸孔穿过所述第二隔离介质。
5.根据权利要求4所述的三维集成结构，其特征在于：
还包括第二导电件和第三隔离介质；
所述第二纳米电容还开设有第三凹槽，所述第三凹槽的侧面为所述第二绝缘介质和所述第二顶部金属电极层，所述第三凹槽的底面为所述第二底部金属电极层，所述第三隔离介质设于所述第三凹槽，所述第三隔离介质上开设有第二连接孔；
所述第二导电件为“T”形，所述第二导电件一端设于所述第二连接孔内与所述第二底部金属电极层电连接，所述第二导电件另一端与所述第四隔离介质连接。
6.根据权利要求5任意所述的三维集成结构，其特征在于：
所述第一导电件为“T”形，所述第一导电件一端设于所述第一连接孔与所述第一底部金属电极层电连接，所述第一导电件的另一端位于所述第一连接孔外与所述第二顶部金属电极层连接。
7.根据权利要求1所述的三维集成结构，其特征在于：
所述第一容纳槽和所述第二容纳槽均为“土”型凹槽。
8.一种如权利要求1-7中任一所述的三维集成结构的制造方法，其特征在于：
S00：提供所述硅衬底；
S01：在所述硅衬底上设置所述第一绝缘衬底；
S02：在所述第一绝缘衬底上设置所述第一底部金属电极层和所述第一顶部金属电极层，制备成所述第一纳米电容；
S03：在所述第一顶部金属电极层上设置所述第二绝缘衬底；
S04：在所述第二绝缘衬底上开设若干间隔设置的所述第一容纳槽，且所述第一容纳槽开设有显露出所述第一顶部金属电极层的所述开口，所述第二底部金属电极层设于所述第一容纳槽内，且通过所述开口与所述第一顶部金属电极层电连接，然后设置所述第二顶部金属电极层形成所述第二纳米电容，接着在所述第二纳米电容上开设导通至所述第一底部金属电极层的所述第一连接孔；
S05：设置所述第一导电件，所述第一导电件通过所述第一连接孔分别与所述第二顶部金属电极层和所述第一底部金属电极层电连接。
9.根据权利要求8所述的三维集成结构的制造方法，其特征在于：
所述步骤S02中还设置有所述第一绝缘介质和所述第一隔离介质，预先在所述第一绝缘衬底上开设第二容纳槽，且所述第一底部金属电极层、所述第一绝缘介质和所述第一顶部金属电极层依次层叠设于所述第二容纳槽内和所述硅衬底的上表面，并将所述第二容纳槽填充，形成所述第一纳米电容；然后在所述第一纳米电容开设所述第一凹槽，在所述第一凹槽内设置所述第一隔离介质。
10.根据权利要求8所述的三维集成结构的制造方法，其特征在于：
所述步骤S04中还设置有所述第二绝缘介质，且所述第二底部金属电极层、所述第二绝缘介质和所述第二顶部金属电极层依次设置在所述第一容纳槽内以及所述第二绝缘衬底的上表面，直至将所述第二容纳槽填充以及使所述第二绝缘衬底的上表面覆盖，形成所述第二纳米电容。
11.根据权利要求10所述的三维集成结构的制造方法，其特征在于：
在所述第二纳米电容上开设所述第二凹槽和所述第三凹槽，并在所述第二凹槽内设置所述第二隔离介质，在所述第三凹槽内设置所述第三隔离介质，且所述第一连接孔的延伸孔导通所述第二隔离介质，所述第二连接孔通过所述第三隔离介质导通至所述第二底部金属电极层。
12.根据权利要求11所述的三维集成结构的制造方法，其特征在于：
所述步骤S05中还设置有所述第二导电件，所述第二导电件一端设于所述第二连接孔内与所述第二底部金属电极层电连接，所述第二导电件另一端与所述第三隔离介质连接。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110106357.8A CN112908993A (zh) | 2021-01-26 | 2021-01-26 | 三维集成结构及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110106357.8A CN112908993A (zh) | 2021-01-26 | 2021-01-26 | 三维集成结构及其制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN112908993A true CN112908993A (zh) | 2021-06-04 |
Family
ID=76120425
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110106357.8A Pending CN112908993A (zh) | 2021-01-26 | 2021-01-26 | 三维集成结构及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112908993A (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5240871A (en) * | 1991-09-06 | 1993-08-31 | Micron Technology, Inc. | Corrugated storage contact capacitor and method for forming a corrugated storage contact capacitor |
| CN105706234A (zh) * | 2013-10-29 | 2016-06-22 | Ipdia公司 | 具有改进型电容器的结构 |
| US20160329277A1 (en) * | 2015-05-07 | 2016-11-10 | SK Hynix Inc. | Switched-capacitor dc-to-dc converters |
| CN110785840A (zh) * | 2019-09-17 | 2020-02-11 | 深圳市汇顶科技股份有限公司 | 电容器及其制作方法 |
| CN110957303A (zh) * | 2018-09-26 | 2020-04-03 | 长鑫存储技术有限公司 | 电容器及其形成方法、半导体器件及其形成方法 |
-
2021
- 2021-01-26 CN CN202110106357.8A patent/CN112908993A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5240871A (en) * | 1991-09-06 | 1993-08-31 | Micron Technology, Inc. | Corrugated storage contact capacitor and method for forming a corrugated storage contact capacitor |
| CN105706234A (zh) * | 2013-10-29 | 2016-06-22 | Ipdia公司 | 具有改进型电容器的结构 |
| US20160329277A1 (en) * | 2015-05-07 | 2016-11-10 | SK Hynix Inc. | Switched-capacitor dc-to-dc converters |
| CN110957303A (zh) * | 2018-09-26 | 2020-04-03 | 长鑫存储技术有限公司 | 电容器及其形成方法、半导体器件及其形成方法 |
| CN110785840A (zh) * | 2019-09-17 | 2020-02-11 | 深圳市汇顶科技股份有限公司 | 电容器及其制作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN112018070B (zh) | 一种纳米电容三维集成结构及其制备方法 | |
| KR100296741B1 (ko) | 트렌치 구조를 갖는 전지 및 그 제조방법 | |
| US9123954B2 (en) | Three-dimensional microbattery having a porous silicon anode | |
| US6621687B2 (en) | Micro-supercapacitor | |
| CN112018096B (zh) | 一种用于能量缓冲的纳米电容三维集成系统及其制备方法 | |
| CN104025225B (zh) | 储能结构、制造用于储能结构的支承结构的方法及包含储能结构的微电子组件和系统 | |
| CN112151538B (zh) | 一种纳米电容三维集成结构及其制造方法 | |
| US20100075181A1 (en) | Solid-state structure comprising a battery and a variable capacitor having a capacitance which is controlled by the state-of-charge of the battery | |
| CN103988271A (zh) | 将储能器件集成到衬底上以用于微电子和移动设备 | |
| CN104115246B (zh) | 能量储存装置、能量储存装置的制造方法以及包含能量储存装置的移动电子装置 | |
| CN112151536B (zh) | 一种纳米电容三维集成结构及其制备方法 | |
| US20090297938A1 (en) | Stacked multi-cell battery concept | |
| CN112151535B (zh) | 一种硅基纳米电容三维集成结构及其制备方法 | |
| CN112908992B (zh) | 三维集成结构及其制造方法 | |
| CN113035812B (zh) | 三维集成结构及其制造方法 | |
| CN112652620B (zh) | 三维集成结构及其制造方法 | |
| CN112908993A (zh) | 三维集成结构及其制造方法 | |
| CN112151537B (zh) | 一种高能量密度纳米电容三维集成结构及其制备方法 | |
| CN112908991B (zh) | 三维集成结构及其制造方法 | |
| CN112652621B (zh) | 三维集成结构及其制造方法 | |
| CN112908990B (zh) | 三维集成结构及其制造方法 | |
| CN112670285A (zh) | 三维集成结构及其制备方法 | |
| CN104022015A (zh) | Mim双电容器结构及其制造方法 | |
| CN112151539B (zh) | 一种高存储容量纳米电容三维集成结构及其制备方法 | |
| CN112201655B (zh) | 一种纳米电容三维集成结构及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20210604 |
|
| RJ01 | Rejection of invention patent application after publication |