CN103988271A - 将储能器件集成到衬底上以用于微电子和移动设备 - Google Patents

将储能器件集成到衬底上以用于微电子和移动设备 Download PDF

Info

Publication number
CN103988271A
CN103988271A CN201180075699.2A CN201180075699A CN103988271A CN 103988271 A CN103988271 A CN 103988271A CN 201180075699 A CN201180075699 A CN 201180075699A CN 103988271 A CN103988271 A CN 103988271A
Authority
CN
China
Prior art keywords
energy storage
conductive
storage device
substrate
dielectric substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201180075699.2A
Other languages
English (en)
Other versions
CN103988271B (zh
Inventor
D.S.加纳
C.L.平特
C.W.霍尔斯瓦特
金薇
陈朝晖
J.L.古斯塔夫森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN103988271A publication Critical patent/CN103988271A/zh
Application granted granted Critical
Publication of CN103988271B publication Critical patent/CN103988271B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G11/00—Hybrid capacitors, i.e. capacitors having different positive and negative electrodes; Electric double-layer [EDL] capacitors; Processes for the manufacture thereof or of parts thereof
    • H01G11/04—Hybrid capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G11/00—Hybrid capacitors, i.e. capacitors having different positive and negative electrodes; Electric double-layer [EDL] capacitors; Processes for the manufacture thereof or of parts thereof
    • H01G11/54—Electrolytes
    • H01G11/56—Solid electrolytes, e.g. gels; Additives therein
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G11/00—Hybrid capacitors, i.e. capacitors having different positive and negative electrodes; Electric double-layer [EDL] capacitors; Processes for the manufacture thereof or of parts thereof
    • H01G11/22—Electrodes
    • H01G11/26—Electrodes characterised by their structure, e.g. multi-layered, porosity or surface features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G11/00—Hybrid capacitors, i.e. capacitors having different positive and negative electrodes; Electric double-layer [EDL] capacitors; Processes for the manufacture thereof or of parts thereof
    • H01G11/22—Electrodes
    • H01G11/30—Electrodes characterised by their material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G11/00—Hybrid capacitors, i.e. capacitors having different positive and negative electrodes; Electric double-layer [EDL] capacitors; Processes for the manufacture thereof or of parts thereof
    • H01G11/54—Electrolytes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G11/00—Hybrid capacitors, i.e. capacitors having different positive and negative electrodes; Electric double-layer [EDL] capacitors; Processes for the manufacture thereof or of parts thereof
    • H01G11/84—Processes for the manufacture of hybrid or EDL capacitors, or components thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G11/00—Hybrid capacitors, i.e. capacitors having different positive and negative electrodes; Electric double-layer [EDL] capacitors; Processes for the manufacture thereof or of parts thereof
    • H01G11/84—Processes for the manufacture of hybrid or EDL capacitors, or components thereof
    • H01G11/86—Processes for the manufacture of hybrid or EDL capacitors, or components thereof specially adapted for electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/84—Electrodes with an enlarged surface, e.g. formed by texturisation being a rough surface, e.g. using hemispherical grains
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G11/00—Hybrid capacitors, i.e. capacitors having different positive and negative electrodes; Electric double-layer [EDL] capacitors; Processes for the manufacture thereof or of parts thereof
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y02E60/13—Energy storage using capacitors

Abstract

在本发明的一个实施例中，描述一种储能器件，其包括一对导电多孔机构，其中该导电多孔结构中每一个包含装填到多个细孔中的电解质。固态或半固态电解质层将此对导电多孔结构分隔，并渗透此对导电多孔结构的多个细孔。在本发明的实施例中，在衬底上形成导电多孔结构，其中导电多孔结构包含多个细孔。然后将电解质装填到多个细孔中，并在导电多孔结构上方形成电解质层。在一个实施例中，电解质层渗透导电多孔结构的多个细孔。

Description

将储能器件集成到衬底上以用于微电子和移动设备
背景技术
本发明公开的实施例一般涉及储能器件，以及更具体地来说，涉及集成机械方面具有鲁棒性的储能器件的通用方法。
现代社会依赖于能源的随时可用性。随着能源需求增长，能够高效储能的器件变得越加重要。因此，储能器件，包括电池、电容器、电化学电容器（EC）（包括赝电容器和双电层电容器（EDLC）- 其除了其它名字也称为超级电容器）、混合型EC等正在广泛地用于电子领域及以外。具体来说，电容器广泛地用于范围从电路和电力输送到电压调整和电池更换的应用。电解质电容器的特征是高储能电容以及其它期望的特征，包括高功率密度、小尺寸和重量轻，并且由此已经成为在若干储能应用中使用的有前景的候选。
在公开为WO 2011/123135的相关申请PCT/US2010/029821中，公开用于形成高能量密度电解质电容器的三维结构。在公开的实施例的其中一些实施例中，使用湿法蚀刻工艺将将细孔深入地蚀刻到硅结构中，并以电解质或以高介电常数材料和/或与电解质组合的薄导电膜填充这些细孔。
附图说明
结合附图阅读下文详细描述，将更好地理解本发明公开的实施例，这些附图中：
图1-2是根据本发明实施例的储能器件的横截面侧视图图示；
图3A-3B是根据本发明实施例的一片多孔硅的扫描电子显微镜图像的横截面侧视图；
图4是根据本发明实施例的储能器件的多孔结构内的双电层的横截面侧视图图示；
图5是根据本发明实施例的储能器件的电解质与多孔结构之间的层的横截面侧视图图示；
图6是根据本发明实施例的集成到移动器件壳体中的半电池和全电池储能器件的等距（isometric）视图图示；
图7是图示根据本发明实施例的形成半电池储能器件的方法的流程图；
图8是图示根据本发明实施例的形成半电池储能器件的方法的流程图，该方法包括热溅镀和电化学蚀刻；
图9是图示根据本发明实施例的形成全电池储能器件的方法的流程图；
图10是图示根据本发明实施例的形成全电池储能器件的方法的流程图；
图11A是根据本发明实施例的封装衬底的等距视图图示；
图11B是根据本发明实施例的封装衬底的等距视图图示；
图12是根据本发明实施例的移动电子设备的框图图示；以及
图13是根据本发明实施例的微电子设备的框图图示。
为了说明简单明了，附图图示构造的通用方式，可能省略公知的特征和技术的描述和细节以避免不必要地妨碍本发明描述的实施例的论述。此外，附图中的元素不一定按比例绘制。例如，可能将一些元素的尺寸相对于其它元素放大以便帮助改进本发明实施例的理解。某些附图可能采用理想化方式示出以便帮助理解，如当多个结构示出为具有直线、锐角和/或平行面等时，在真实世界状况下，这些将可能显著地不那么对称和有序。不同附图中相同的引用数字表示相同的元素，同时相似的引用数字可能但不一定表示相似的元素。
描述中以及权利要求书中的术语“第一”、“第二”、“第三”、“第四”等用于在相似的元素之间进行区分，不一定用于描述特定的次序或时间顺序。要理解，如此使用的术语在适合的环境下是可互换的，从而本文描述的本发明实施例能够以本文图示或描述的顺序以外的其它顺序操作。相似地，如果本文中将方法描述为包括一系列步骤，则本文呈示的此类步骤的顺序不一定是此类步骤可被执行的唯一顺序，以及某些陈述的步骤在可能的情况下可以被省略和/或本文未描述的某些其它步骤在可能情况下可以被添加到该方法中。再者，术语“包括”、“包含”、“具有”及其任何变化理应涵盖非排他性包含内容，使得包含元素列表的过程、方法、产品或装置不一定限于那些元素，而是可以包含未显性地列出或非此类过程、方法、产品或装置所固有的其它元素。
描述中以及权利要求书中的术语“左边”、“右边”、“前边”、“后边”、“顶部”、“底部”、“上方”、“下方”等，如果有的话，用于描述的目的，不一定描述永久性相对位置，除非专门地或通过上下文另行指出。要理解，如此使用的术语在适合的环境下是可互换的，从而本文描述的本发明实施例能够以本文图示或描述的朝向以外的其它朝向操作。如本文所使用的，术语“耦合”定义为以电或非电方式直接或间接连接。本文描述为彼此“邻接”的对象可以是彼此的物理接触、彼此紧密靠近或位于彼此相同的一般区域或区，以与使用此短语所在的上下文相应为宜。本文出现短语“在一个实施例中”不一定全部是指同一个实施例。
具体实施方式
在本发明的一个实施例中，描述一种储能器件，其包括一对导电多孔机构，其中该导电多孔结构中每一个包含装填到多个细孔中的电解质。固态或半固态电解质层将此一对导电多孔结构分隔，并渗透此一对导电多孔结构的多个细孔。在一个实施例中，此一对导电多孔结构可以是多孔半导体结构。半导体材料的定义特性是，它能够掺杂以杂质，以便以可控方式改变其电子特性。
在本发明的另一个实施例中，描述一种形成储能器件的方法，其中在衬底上形成导电多孔结构，该导电多孔结构包含多个细孔。可以使用多种通用技术来形成该导电多孔结构，这些通用技术能够简化储能器件到封装上或到电子设备本体中的集成。例如，可以使用如热喷涂或浇注然后蚀刻、气凝胶或电旋涂的技术。在一个实施例中，热喷涂可以包括等离子喷涂硅颗粒和通过高温喷灯使用运载气体进行适合的掺杂。在一个实施例中，可以将薄膜等离子喷涂到机械支承结构上，然后对其进行电化学蚀刻。还可以使用卷到卷（Roll-to-roll）技术来沉积等离子喷涂的硅以降低成本。然后将电解质装填到多个细孔中，并在导电多孔结构上方形成电解质层。在一个实施例中，电解质层渗透导电多孔结构的多个细孔。在一个实施例中，将一对导电多孔结构拼在一起以电解质层将此一对导电多孔结构分隔，以及将电解质层聚合处理以形成固态或半固态电解质层。
在一个方面中，本发明的实施例采用通用技术，其简化储能器件到封装上或在电子设备本体中的集成。可以使用此类技术将导电多孔结构施加于多种衬底和表面，并制作用于需要薄外形因子（form factor）的应用的薄储能器件。例如，在一个实施例中，将储能器件集成在移动电子设备的壳体中。
可以使用如多孔硅、石墨烯、碳纳米管、纳米线或其它多孔材料的材料将储能器件直接形成到或转移到用于将微电子设备与其它微芯片一起封装的衬底上。可以使用储能器件为如微处理器中的加速模式的电路功能提供功率，因为它们比如板载电容器的其它能量源更靠近微处理器。储能器件还可以是硅桥衬底的一部分。常规硅桥可以是以导电布线连接两个裸晶的无源衬底。在本发明的实施例中，在连接两个裸晶的硅桥上形成储能器件。以此方式，将储能器件放置得靠近微处理器以便在例如加速模式期间，快速地向微处理器提供功率是可能的。
在另一个方面中，本发明的实施例提供物理上具有鲁棒性的储能器件结构，其可以承受负荷，并且无需附加的周围支承结构。例如，当将储能器件集成在移动电子设备的壳体中时，这种承受负荷能力尤其有益。在一些实施例中，固态或半固态电解质层将一对导电多孔结构分隔，并渗透此一对导电多孔结构。以此方式，除了将此一对导电多孔结构分隔外，固态或半固态电解质层还可以凭借与导电多孔结构内包含的电解质的互相混合或化学键结和/或与导电多孔结构的附加机械互锁或化学键结提供附加的负荷承受结构稳定性给储能器件。
可以集成具有高机械强度和高离子导电性的基于聚合物的电解质以对储能器件提供鲁棒性。可以利用如聚氧化乙烯（PEO）作为聚合物电解质，以允许高离子导电性。可以将PEO形成为共聚物，其含有更强构架结构的聚合物，如聚酰亚胺（PI）。在这种结构中，PI-PEO网络可以包含较高分子量PI构架和较低分子量PEO侧链，这使得该结构能够因强构架结构而呈现良好的机械特性，以及因互连的PEO离子传导通道而呈现良好的离子导电性。使用这种基于聚合物的电解质的潜在好处包括安全性、易于按比例扩大处理、良好的热属性和能够层压在结构上的能力。在其它实施例中，可以在该聚合物中将离子液体形成溶剂化物以形成离子聚合物电解质系统。
虽然本文论述更多将侧重于电解质电容器（包括膺电容器和双电层电容器），但是名称“储能器件”除了EC外，显性地包括混合型EC以及电池、燃料电池和储能的类似器件。根据本发明实施例的储能器件可以用于范围广泛的应用，包括汽车、公共汽车、火车、飞机、其它交通工具、家用储能、存储太阳能或风能发电机产生的能量（尤其是能量收集器件）、微电子设备、移动电子设备等。
电解质电容器根据支配常规平行板电容器的那些原理的相似原理工作，但是存在某些重要差异。一个显著差异涉及电荷分隔机构。对于重要的一类EC，这典型地采用所说的双电层或EDL的形式，而非常规电容器的电介质的形式。EDL由离子在高表面积电极和电解质之间界面处的电化学行为产生，并且导致电荷的有效分隔，尽管这些层如此地紧靠在一起。（物理分隔距离大约一个纳米。）由此，典型的EDL电容器可以视为将电荷存储在其EDL中。每层EDL是导电性的，但是双层特性阻止电流跨过它们之间的边界流动。（下文结合图4进一步论述EDL。） 
与在常规电容器中一样成立，EDL电容器中的电容与电极的表面积成正比以及与电荷分隔距离成反比。EDL电容器可实现非常高的电容，这部分是由于归因于多孔结构的非常高的表面积以及归因于EDL的纳米级电荷分隔距离，这是因为存在电解质所致，正如上文解释的。
另一类电解质电容器是膺电容器，其中代之EDL电容，在某些类型的电极处产生不同种类的电容 – 是感应电的而非原本静电的电容。这种不同种类的电容称为“膺电容”。膺电容器是表现与电容器一样但是还呈现导致电荷存储的反应的储能器件。典型地，膺电容器的电极之一涂覆有过渡金属氧化物，如MnO2、RuO2、NiOx、Nb2O5、V2O5等或涂覆以其它材料，包括Mo2N、VN、W2N、W2C（碳化钨）、Mo2C、VC、适合的导电聚合物或类似材料。这些材料可以与如氢氧化钾（KOH）的电解质一起使用，当对该器件充电时，电解质将与该材料反应，在反应中使得能量能够以与电池储能相似的方式被存储。更确切地来说，这些材料通过高度可逆表面和表面下氧化还原（感应电的）反应储能，但是同时双电层储能机构仍旧部署并提供高功率的势能。
混合型电解质电容器是将EC与电池的属性组合的储能器件。在一个示例中，涂覆以锂离子材料的电极与电解质电容器组合以形成具有EC的快速充电和放电特征以及电池的高能量密度的器件。另一方面，混合型EC与电池一样，期望的使用寿命短于电解质电容器。
图1-2是根据本发明实施例的储能器件100的横截面侧视图。如图1和2所示，储能器件100包括导电结构110和导电结构120。导电结构110和120的至少其中之一包含多孔结构。在图1-2所示的实施例中，这两个导电结构均包括导电多孔结构。在图示的特定实施例中，该多孔结构包含多个通道，每个通道具有至多孔结构的表面的开口。此特征可以由于用于形成多孔结构的电化学蚀刻工艺而产生，下文对此予以描述。例如，可以将该多孔结构在导电材料，如导体材料或半导体材料内形成。作为备选，可以将该多孔结构在已涂覆有导电薄膜（例如，ALD导电薄膜，如氮化钛（TiN））的绝缘材料（例如氧化铝）内形成。就此而言，具有更大电导率的材料是有利的，因为它们降低有效串联电阻。在图示的实施例中，导电结构110和导电结构120都包括此类多孔结构。相应地，在一些实施例中，导电结构110包括至对应多孔结构的表面115的开口112的通道111，导电结构120包括至对应多孔结构的表面125的开口122的通道121。在导电结构110和120的仅其中之一包括具有多个通道的多孔结构的实施例中，另一个导电结构可以是例如金属电极或多晶硅结构。在其它实施例中，该多孔结构具有与图1-2所示的不同的形态，这可能是由于例如气凝胶或电旋涂技术而形成。
正如刚才描述的，在一个实施例中，通过电化学蚀刻在导电结构内形成导电多孔结构。在导电衬底是硅的情况中，电化学浴蚀刻溶液可以包含例如氢氟酸（HF）或HF-乙醇溶液。在利用电化学蚀刻以在导电结构中形成多孔结构的情况中，可以采用多种方式来提供导电结构。例如，导电结构可以是硅晶圆的一部分或衬底上沉积的硅层。可以使用如外延沉积和化学气相沉积（CVD）的技术来生长硅。在一个实施例中，可以采用更便宜的方法，其中可以在多种衬底和表面上沉积硅层。在一个实施例中，可以利用热喷涂硅颗粒（例如，等离子喷涂）来形成硅层。在一个实施例中，硅颗粒是多晶的。在另一个实施例中，可以利用浇注（casting）技术来由硅颗粒形成的硅层。除了硅外，还可以使用其它材料，如多孔锗和多孔锡。使用多孔硅的可能优点包括它与现有硅技术的兼容性。多孔锗因为该材料的现有技术而具有类似优点，并且与硅相比，具有其自然氧化物（氧化锗）可溶于水并因此易于移除的又一个可能优点。（在硅表面上形成的自然氧化物可以俘获电荷 – 这是非期望的结果 – 尤其是在硅空隙率大于约20%的情况下）。多孔锗也与硅技术高度兼容。使用多孔锡的可能优点，多孔锡是零带隙材料，其包括其相对于某些其它导体和半导体材料增强的电导率。还可以使用其它材料来用于该多孔结构，包括碳化硅、如硅和锗的合金的合金以及如铜、铝、镍、钙、钨、钼和锰。
在一个实施例中，利用凝胶技术形成导电多孔结构。例如，可以将凝胶沉积在衬底上，然后通过如超临界干燥或冷冻干燥的工艺从凝胶中提取液体成分。可以使用衬底表面的受控结构化来实现凝胶与衬底粘附。适用于通过凝胶技术形成导电多孔结构的材料包括硅、碳、钒、钼、钌和锰。使用此类干燥工艺的可能优点在于，使用低温处理与微电子封装中使用的聚合物兼容。在一个实施例中，使用厚光阻材料并将传导性纳米结构（例如，碳纳米管）电旋涂到衬底上来形成导电多孔结构。
多种配置的储能器件100是可能的。在图1的实施例中，例如，储能器件100包括以利用其之间的分隔物130面对面粘合在一起的两个不同的导电多孔结构（即，导电结构110和导电结构120）。作为另一个示例，在图2的实施例中，储能器件100包括单个平板导电多孔结构，其中第一部分（导电结构110）通过沟槽231与第二部分（导电结构120）分隔，沟槽231包含分隔物130。这些导电结构的其中之一将是正极侧，以及另一个导电结构将是负极侧。
图2示出小材料桥将导电结构110与导电结构120连接。如果暂不处理，此桥可以作为两个导电结构之间的电短接。但是，还有若干可能的解决方案。例如，可以使用抛光操作将此桥移除。根据本发明实施例，然后可以通过某种其它装置或分隔物130将导电结构保持分开。作为备选，可以在晶圆的重掺杂的顶层或区域中形成导电结构，同时沟槽向下延伸到底部轻掺杂的衬底，而轻掺杂的衬底不是非常良好的导体。作为备选，可以对该桥执行进一步处理以使之传导性更低，如氧化步骤，或绝缘体上硅结构可以被使用。
还应注意，图1-2中的多孔结构的图示是高度理想化的，因为仅提到一个示例，通道111和121全部示出为仅垂直地延伸。在现实中，通道沿着多个方向分叉以形成纠缠且无序的图案，这可以看上去类似图3所示的多孔结构。
图3A是根据本发明实施例的等离子喷涂到硅上的SiO2层304上然后电化学蚀刻以形成多孔硅结构的硅层的横截面侧视图扫描电子显微镜（SEM）图像。在图3所示的实施例中，未蚀刻的硅的层302保留在蚀刻的多孔硅结构300下方。在一个实施例中，未蚀刻的层302作为多孔结构300（以及对应的储能器件，未示出）的支承结构。图3B是图3A的放大图像，其中示出未蚀刻硅层302上的多孔硅结构300的底部处的形态。
再次参考图1-2，分隔物130阻止阳极与阴极的物理接触（这将导致器件中电故障）同时允许离子电荷载流子迁移。例如，分隔物130可以是渗透膜或其它多孔聚合物分隔物。除了聚合物分隔物外，若干其它分隔物类型也是可能的。这些包括无纺织物片、液态膜、聚合物电解质、固态离子导体等。分隔物130可以是为储能器件100提供结构刚性的固态或半固态（例如，凝胶）材料。在一个实施例中，分隔物130是固态或半固态电解质，其允许离子电荷载流子迁移以及阻止两个导体结构的物理接触。在一个实施例中，固态或半固态电解质分隔物130渗透到导电结构110、120的至少其中之一的多孔结构中，如图1-2所示，并且如下段落对此予以更详细描述。以此方式，除了提供隔离物的作用外，分隔物130还可以凭借与电解质150的互相混合或化学键结和/或与多孔结构的附加机械互锁或化学键结为储能器件100提供附加的负荷承受结构稳定性。在一个实施例中，该固态或半固态电解质包括提供结构刚性的聚合物基体。为了提供附加的离子迁移，可以在分隔物130中将离子液体与聚合物基体混合。聚合物基体还可以包括共聚物。例如，该共聚物可以包括提供聚合物基体的结构构架的第一聚合物和提供增加的离子电导率的第二聚合物。例如，该共聚物可以包括聚酰亚胺构架和聚氧化乙烯以用于离子导电性。在一个实施例中，聚酰亚胺的分子量高于聚氧化乙烯的分子量。
在图1-2中还图示的有电解质150，其产生EDL。在一些实施例中，电解质150是有机物。根据本发明实施例可使用的一种类型的电解质是离子溶液（液体或固体）。另一种是包含含离子溶剂的电解质（例如，Li2SO4、LiPF6）。作为一个示例，电解质可以是有机材料的液体或固体溶液，如乙睛中的四乙基四氟硼酸铵。其它示例包括基于硼酸、硼酸钠或弱有机酸的溶液。有机电解质和固态电解质也是可能的。在特定实施例中，电解质150是液体电解质溶液，以及分隔物130是固态或半固态电解质。但是，电解质150还可以是用于形成分隔物130的相同材料。电解质150和固态或半固态电解质分隔物130在附图中使用圆的随机布置来表示，其中电解质150由空心圆表示，而固态或半固态电解质分隔物130由实心圆表示。此表示意在传达电解质130、150是包含自由离子的物质（液体或固体，包含类似凝胶的材料）。这些圆是为了方便而选择的，无意暗示有关成分或量的任何限制，包括涉及离子的尺寸、形状或数量的任何限制。这些圆还选为清楚地图示固态或半固态电解质分隔物130渗透到导电结构110、120的多孔结构中，以及电解质150渗透到固态或半固态电解质分隔物130中的可能性。在图1-2中图示的特定实施例中，电解质130、150图示为在通道111、121（或细孔）的表面115、125处的区域中互相混合。根据本发明的实施例，可以控制电解质130、150的互相混合的量。例如，在另一个实施例中，电解质130（由实心圆表示）渗透通道111、121（或其它多孔结构）的相当大部分，并且可以甚至完全穿通通道111、121（或其它多孔结构）。相似地，电解质150（由空心圆表示）到电解质150中的渗透能够予以控制。
图4以示意图形式示出具有电极150的通道111之一内形成的双电层（EDL）430。要认识到，虽然仅电解质150示出在通道111内，但是电解质130也可以存在于通道111内并对EDL予以贡献，这根据渗透的量而定。EDL 430由两个电荷层构成，其中一个电荷层是通道111的侧壁的电荷（图4中示出为正，但是也可以是负），以及另一个电荷层由电解质中的自由离子形成。EDL 430将这些表面电绝缘，从而提供电容器实现功能所需的电荷分隔。EDLC的大电容以及由此的储能潜力因为电解质离子与电极表面电荷之间的小分隔（约1 nm）而产生。
再次参考图1-2，储能器件100还可以包括多孔结构至少一部分上和至少一些通道111和/或通道121中的导电涂层140。此类导电涂层可以对于维持或增强多孔结构的导电性是必需的，或它可以帮助减少ESR，从而提供性能。例如，具有较低ESR的器件能够传递更高功率（可以体现在更大加速度、更大马力等方面）。与此相比，更高ESR（典型电池内流行使用的一种条件）限制了可用能量的量，至少部分地因为更多的能量作为热而被浪费。作为一个示例，导电涂层140可以是硅化物。作为另一个示例，导电涂层140可以是金属涂层，该金属如铝、铜和钨或其它电导体，如氮化钨、氮化钛、氮化钽和氮化钒。列出的材料中每一种都具有在现有CMOS技术中使用的优点。如镍和钙的其它金属也可以用作导电涂层140。这些材料可以使用如电镀、化学汽相沉积（CVD）和/或原子层沉积（ALD）的工艺来施加。
在一些实施例中，电介质层515可以置于电解质150与多孔结构的通道111之间，如图5所示。EDL未在图5中示出，以便避免不必要地使得附图复杂化。可以引入电介质层515以进一步增强储能装置的电容，或出于其它原因，例如但不限于表面钝化和湿润度增强。
在一些实施例中，电介质层和导电涂层都可以置于电解质与至少一些通道之间。通过使用两个层，使得每个层能够独立地针对特定参数予以优化。例如，可以将电介质层优化以提供良好的表面钝化，同时可以将导电层优化以提供低ESR。
正如先前描述的，本发明的实施例提供简化储能器件到例如电子设备的封装和壳体中的集成的通用方法。例如，可以将储能器件集成到移动电话、膝上型计算机或平板计算机中，或集成到移动电话、膝上型计算机或平板计算机的结构中。例如，可以通过在壳体上形成储能器件或将壳体层压在储能器件上来实现。图6包括根据本发明实施例的集成到壳体中的半电池和全电池储能器件的等轴测视图图示。如图所示，半电池单电极结构可以包括壳体650、导电薄膜640、导电多孔结构610和固态或半固态电解质层630。如图所示，全电池结构可以包括一对壳体650、652、一对导电薄膜640、642、一对导电多孔结构610、620和固态或半固态电解质层630。
导电多孔结构610、620可以与先前描述的导电结构110、120大致相似。在一个实施例中，固态或半固态电解质层630将该一对导电多孔结构610、620分隔，并渗透其中。导电薄膜640、642可以由适于作为收集器工作的任何材料形成。例如，薄膜640、642可以是但不限于铝或多晶硅薄膜。在一个实施例中，导电薄膜640、642不存在。
在一个实施例中，该一对导电多孔结构610、620是多孔半导体结构，如多孔硅，以及固态或半固态电解质层630渗透该一对多孔硅结构，并且还将该一对多孔硅结构分隔。在特定实施例中，该一对多孔硅结构装填有液体电解质，以及固态或半固态电解质层630包括聚合物基体。
图7-10是图示根据本发明实施例的形成储能器件的方法的流程图。为了不妨碍理解实施例的某些方面，可能不结合每个流程图重复地描述某些特征、操作或方法，其中这些特征、操作或方法可能是共有的。
图7是图示根据本发明实施例的形成半电池储能器件的方法700的流程图。在操作710处，在衬底上形成导电多孔结构，其中导电多孔结构包含多个细孔。该衬底可以是多种衬底，包括电路板、封装、硅桥、壳体、玻璃或如收集器的导电薄膜。衬底还可以是柔性衬底。导电多孔结构可以通过多种技术来形成，包括热喷涂或浇注，然后电化学蚀刻，包括沉积凝胶的凝胶技术，然后通过超临界干燥或冷冻干燥从凝胶中提取液体成分，将传导性纳米结构电旋涂到衬底上或可以在蚀刻之后或不在蚀刻之后浇注多孔颗粒。在一个实施例中，该导电多孔结构是通过热喷涂到衬底上然后电化学蚀刻形成的多孔半导体结构。
然后在操作720处，将电解质装填到导电多孔结构的多个细孔中。在一个实施例中，将电解质装填到多个细孔中包括将液体电解质溶液施加到导电多孔结构，并让液体电解质溶液被吸取到多个细孔中。还可以利用真空技术帮助液体电解质溶液的吸取。在一个实施例中，其中导电多孔结构由凝胶技术形成，装填多个细孔可以包括将液体电解质溶液引入被压缩时的导电多孔结构，并使得导电多孔结构膨胀以吸取电解质。
在操作730处，然后在导电结构上形成固态或半固态电解质层，其中电解质层渗透导电多孔结构。电解质层可以使用多种技术来形成，如但不限于旋转浇注（spin casting）、喷涂和层压。在一个实施例中，将电解质层渗透到导电多孔结构中是通过在导电多孔结构上形成液态或半固态电解质层，使电解质层与已经装填到多个细孔中的电解质互相混合，然后通过施加热或辐射将电解质层聚合处理来实现。在一个实施例中，该电解质层可以由用于装填导电多孔结构的多个细孔的液态电解质溶液形成。
图8是图示根据本发明实施例的形成储能器件的方法800的流程图，该方法包括热喷涂和电化学蚀刻。在操作810处，将导电层热喷涂到衬底上。热喷涂可以包括等离子喷涂硅颗粒和通过高温喷灯使用运载气体进行适合地掺杂。在操作820处，然后将导电层和衬底装填到电化学蚀刻浴中，并将多孔结构电化学蚀刻到导电层中以形成包含多个通道的多孔结构，其中每个通道具有至该多孔结构的表面的开口，如图1-2所示。在操作830和840处，将电解质装填到多个通道中，并在多孔结构的表面上形成固态或半固态电解质层。在一个实施例中，固态或半固态电解质层渗透开口到多个通道。在一个实施例中，固态或半固态电解质层通过首先在表面上沉积电解质层，然后将电解质层聚合处理以形成固态或半固态电解质层来形成。
图9是图示根据本发明实施例的形成全电池储能器件的方法900的流程图。在操作910处，提供一对导电多孔结构，其中每个导电多孔结构包含多个细孔。在操作920处，将电解质装填到每个导电多孔结构的多个细孔中。然后，在操作930处，将该一对导电多孔结构拼在一起，利用电解质层分隔该一对导电多孔结构。在操作940处，将分隔一对导电多孔结构的电解质层聚合处理以形成固态或半固态电解质层。根据本发明的实施例，可以在多个不同操作期间形成电解质层并将其聚合处理。在一个实施例中，电解质层在将一对导电多孔结构拼在一起之后进行聚合处理。例如，在聚合处理以形成固态或半固态电解质层之前，电解质层可以是液态、半固态或甚至固态的。在一个实施例中，将一对导电结构拼在一起之前，将电解质层沉积在该一对导电结构的其中之一上。
在一个实施例中，通过将一对导电多孔结构拼在一起来形成电解质层。图10是图示根据本发明实施例的形成全电池储能器件的方法1000的流程图。在操作1010处，提供一对导电多孔结构，其中每个导电多孔结构包含多个细孔。在操作1020处，将电解质装填到每个导电多孔结构的多个细孔中。在操作1030处，通过将该一对导电结构紧密地拼在一起以在该一对导电多孔结构之间形成电解质层，利用所形成的电解质层分隔该一对导电多孔结构。在一个实施例中，然后将该电解质层聚合处理以形成固态或半固态电解质层。在一个实施例中，将装填到每个导电多孔结构的多个细孔中的电解质与电解质层同时聚合处理。
图11A-11B是根据本发明实施例的封装衬底的等距视图图示。如图11A所示，可以在封装衬底1110上形成储能器件1130。在图11A所示的实施例中，如微处理器1120和存储器1132的其它器件也可以在封装衬底1110上形成。在一个实施例中，储能器件1130在两个裸晶之间的硅桥上形成。例如，可以将储能器件1130在将微处理器1120连接到另一个裸晶（如存储器1132）的硅桥上形成。图11B所示的实施例图示位于微处理器1120下方的储能器件1130的物理鲁棒性。
图12是表示根据本发明实施例的移动电子设备1200的框图。如图12所示，移动电子设备1200包括衬底1210，在衬底1210上，放置微处理器1220和与微处理器1220关联的储能器件1230。储能器件1230可以位于衬底1210上且远离微处理器1220，如图实线所示。在一个实施例中，储能器件在衬底上将微处理器1220连接到另一个裸晶的硅桥上形成。储能器件1230还可以位于微处理器1220本身的上或下方，如图虚线所示。在一个实施例中，将储能器件1230集成到移动电子设备的壳体中。在一个实施例中，储能器件1230包括通过固态或半固态电解质层彼此分隔的第一和第二导电结构。在一个实施例中，固态或半固态电解质层渗透第一和第二导电结构的其中之一或二者的多孔结构。在一个实施例中，第一和第二导电结构的其中之一包括含有多个通道的多孔结构。作为一个示例，此实施例可以与图1-5所示的实施例以及所附文字描述中的一个或多个实施例相似。
在至少一些实施例中，储能器件1230是移动电子设备1200内包含的多个储能器件（图12中全部以框1230表示）的其中之一。在这些实施例的其中一个或多个实施例中，移动电子设备1200还包括与储能器件关联的开关网络1240。当电容器放电时，它不保持恒定电压，而是呈指数级方式衰减（不同于电池，电池中电压在放电期间保持相对恒定）。开关网络1240包括接通和断开多种电容器以便保持相对恒定的电压的电路或某种其它机构。例如，储能器件可以内部彼此并联，然后在电压衰减的某个量之后，通过开关网络更改储能器件的子集以便将其串联，以使它们的个体电压贡献能够提升正在下降的总电压。在一个实施例中，开关网络1240可以使用现有技术中使用的现有硅器件技术来实现（晶体管、硅控整流器（SCR）等），而在其它实施例中，它可以使用微机电系统（MEMS）继电器或开关（可以注意其往往具有非常低的电阻）来实现。
在一些实施例中，移动电子设备1200还包括与储能器件1230关联的传感器网络1250。在至少一些实施例中，多个储能器件的每一个将具有其自有的指示储能器件的某些行为参数的传感器。例如，这些传感器可以指示现存的电压电平以及进行中的放电响应，二者都是开关网络可以使用的参数，尤其是在正在使用的电介质材料（或其它电绝缘体）不是线性，而是具有随电压变化的介电常数的情况下。在这些情况中，连同传感器网络包括如电压控制单元1260的有限状态机可能是有利的，电压控制单元1260知道电介质的行为是什么并相应地作出响应。知道电介质行为如何的电压控制单元能够补偿任何非线性。还可以包括与储能器件1230关联的温度传感器1270，以便感测温度（或其它安全性相关的参数）。在本发明的某些实施例中，移动电子设备1200还包括如下的其中一个或多个：显示器1281、天线/RF元件1282、网络接口1283、数据输入设备1284（例如，小键盘或触摸屏）、麦克风1285、摄像机1286、视频投影器1287、全球定位系统（GPS）接收器1288等。
图13是表示根据本发明实施例的微电子设备1300的框图。如图13所示，微电子设备1300包括衬底1310，衬底1320上的微处理器1320和与微处理器1320关联的储能器件1330。储能器件1330可以位于衬底1310上远离微处理器1320（例如，硅桥或裸晶侧电容器上），如图实线所示，或它可以位于微处理器1320本身上或下方（例如，微处理器上的内置层），如图虚线所示。还可以将储能器件1230集成到微电子设备的壳体中。在一个实施例中，储能器件1330包括通过固态或半固态电解质层彼此分隔的第一和第二导电结构，其中第一和第二导电结构的至少其中之一包括多孔结构。在一个实施例中，固态或半固态电解质层渗透第一和第二导电结构的其中之一或二者的多孔结构。在一个实施例中，第一和第二导电结构的其中之一包括含有多个通道的多孔结构。作为一个示例，此实施例可以与图1-5所示的实施例以及所附文字描述中的一个或多个实施例相似。
在一些实施例中，本文公开的储能器件可以用作微电子器件1300内的解耦电容器 – 该解耦电容器更小，而且因为本文其它地方描述的原因，比现有解耦电容器提供远远更高的电容以及远远更低的阻抗。正如已经提到的，储能器件1330可以是支承集成电路（IC）或芯片的一部分，或可以将其设在微处理器裸晶本身上或下方。作为一个示例，根据本发明的实施例，能够在微处理器裸晶上形成多孔硅区域（或类似，如上文描述），然后在微处理器裸晶的衬底正上面产生高表面积嵌入式解耦电容器。因为硅的多孔性，该嵌入式电容器具有非常高的表面积。所公开的储能器件的其它可能用途包括用作存储器存储元件（其中嵌入式DRAM方法的z方向大小的问题可以通过极大地增加每个单位面积的法拉值来解决）或用作升压电路中的电压转换器的组件，或许与电路块、个体微处理器核等一起使用。
作为一个示例，在此应用环境中，更高的电容值是有利的，因为该电路的多个部件可以在某个（相对较低）电压下以标称值运行，但是然后在需要较高电压以便提高速度（例如，高速缓存存储器、输入/输出（I/O）应用）之处运行，可以将电压提升到较高的值。这种工作方案相对于每个地方都使用较高电压的方案可能是优选，即在仅电路的小部分需要较高电压的情况下，可能优选为该小部分电路从较低基准电压来提升电压，而不会为电路的大部分从较高基准电压来降低电压。下一代微处理器还可以利用本文描述类型的电压转换器。具有更多可用于部署在封装周围或微处理器裸晶周围的电容可以有助于解决在电路周围传递电压的晶体管之间的过分高电感的现存问题。
虽然本发明是参考特定实施例来描述的，但是本领域技术人员将理解，在不背离本发明精神或范围的前提下可以进行多种更改。相应地，本发明实施例的公开理应是对本发明范围的说明，而无意作为限制。本发明的范围理应仅限制于所附权利要求书所需的程度。例如，对于本领域技术人员，将容易地认识到本文论述的储能器件和相关结构和方法可以在多种实施例中实现，以及这些实施例中某个实施例的前文论述不一定表示所有可能实施例的完整描述。
附加地，相对于特定实施例描述了有益之处、其它优点和对问题的解决方案。但是，这些有益之处、优点或问题的解决方案以及可能促成任何有益之处、优点或解决方案的任何一个或多个元素不应视为权利要求中任一或全部权利要求的关键、必需的或本质特征或元素。
而且，如果本文公开的实施例和/或限制存在如下情况，不依据贡献原则将这些实施例和限制贡献给公众：（1）未在权利要求中明确地要求保护；以及（2）依据等同物原则，作为或潜在地作为权利要求书中的明确元素和/或限制的等同物。

Claims (35)

1.一种储能器件，其包括： 
一对多孔半导体结构，每个多孔半导体结构包含装填到多个细孔中的电解质；以及
固态或半固态电解质层，所述固态或半固态电解质层将所述一对多孔半导体结构分隔，并渗透所述一对多孔半导体结构。
2.如权利要求1所述的储能器件，其中所述电解质层包含聚合物基体。
3.如权利要求2所述的储能器件，其中所述电解质层还包含离子液体。
4.如权利要求2所述的储能器件，其中所述聚合物基体包括共聚物。
5.如权利要求4所述的储能器件，其中所述共聚物包括：
第一聚合物，所述第一聚合物用于提供所述聚合物基体的结构构架；以及
第二聚合物，所述第二聚合物提供所述一对导电多孔结构之间的离子导电性。
6.如权利要求4所述的储能器件，其中所述共聚物包括聚酰亚胺和聚氧化乙烯。
7.如权利要求5所述的储能器件，其中所述第一聚合物具有比所述第二聚合物高的分子量。
8.如权利要求2所述的储能器件，其中所述一对多孔半导体结构包括选自由如下组成的集合的材料：硅、锗、碳化硅和硅锗。
9.如权利要求2所述的储能器件，其中所述一对多孔半导体结构包括硅。
10.如权利要求9所述的储能器件，其中所述多个细孔包括多个通道，其中每个通道具有至所述多孔半导体结构的表面的开口，以及所述电解质被装填到所述多个通道中。
11.如权利要求10所述的储能器件，还包括：所述通道的至少一些通道中的涂层，所述涂层选自由如下组成的集合：导电涂层和电介质涂层。
12.如权利要求1所述的储能器件，其中所述储能器件结合在电子设备内，所述储能器件与微处理器关联。
13.如权利要求12所述的储能器件，其中所述储能器件在移动电子设备的壳体内形成。
14.如权利要求13所述的储能器件，其中所述移动电子设备选自由如下组成的集合：移动电话、膝上型计算机和平板计算机。
15.如权利要求1所述的储能器件，其中所述储能器件在连接两个裸晶的硅桥上形成。
16.一种形成储能器件的方法，其包括：
在衬底上形成导电多孔结构，所述导电多孔结构包含多个细孔；
将电解质装填到所述多个细孔中；以及
在所述导电多孔结构上形成固态或半固态电解质层，其中所述电解质层渗透所述导电多孔结构。
17.如权利要求16所述的方法，其中在所述衬底上形成所述导电多孔结构包括：
将导电层热喷涂到所述衬底上；以及
将多孔结构电化学蚀刻到所述导电层中。
18.如权利要求17所述的方法，其中将所述导电层热喷涂到所述衬底上包括将硅热喷涂到所述衬底上。
19.如权利要求16所述的方法，其中在所述衬底上形成所述导电多孔结构包括：
将凝胶沉积在所述衬底上；以及
通过超临界干燥从所述凝胶提取液体成分。
20.如权利要求19所述的方法，其中将所述电解质装填到所述多个细孔中包括，将所述电解质引入到压缩时的所述导电多孔结构，并使所述导电多孔结构膨胀以吸取所述电解质。
21.如权利要求19所述的方法，其中将所述电解质装填到所述多个细孔包括，在真空下将所述电解质引入到所述导电多孔结构。
22.如权利要求19所述的方法，其中所述导电多孔结构包括选自由如下组成的集合的材料：硅、碳、钒、钼、钌和锰。
23.如权利要求16所述的方法，还包括：将所述储能器件结合在电子设备内并且与微处理器关联。
24.如权利要求16所述的方法，还包括：在移动电子设备的壳体内形成所述储能器件。
25.如权利要求16所述的方法，其中在所述衬底上形成所述导电多孔结构包括：
将传导性纳米结构电旋涂到所述衬底上。
26.如权利要求16所述的方法，其中所述衬底是柔性衬底。
27.一种形成储能器件的方法，其包括：
将导电层热喷涂到衬底上；
将多孔结构电化学蚀刻到所述导电层中，所述多孔结构包括多个通道，其中每个通道具有至所述多孔结构的表面的开口；
将电解质装填到所述多个通道中；以及
在所述多孔结构的表面上形成固态或半固态电解质层。
28.如权利要求27所述的方法，其中所述电解质层渗透所述开口到所述多个通道。
29.如权利要求27所述的方法，其中在所述表面上形成所述固态或半固态电解质层包括，在所述表面上形成电解质层，然后将所述电解质层聚合处理以形成所述固态或半固态电解质层。
30.如权利要求27所述的方法，其中将所述导电层热喷涂到所述衬底上包括将硅热喷涂到所述衬底上。
31.一种形成储能器件的方法，其包括： 
提供一对导电多孔结构，其中每个导电多孔结构包含多个细孔；
将电解质装填到每个导电多孔结构的所述多个细孔中；以及
将所述一对导电多孔结构拼在一起，利用电解质层分隔所述一对导电多孔结构；以及
将所述电解质层聚合处理以形成固态或半固态电解质层。
32.如权利要求31所述的方法，还包括：在将所述一对导电多孔结构拼在一起之后将所述电解质层聚合处理。
33.如权利要求31所述的方法，还包括：将所述一对导电多孔结构拼在一起之前，将所述电解质层沉积在所述一对导电多孔结构的其中之一上。
34.如权利要求31所述的方法，其中将所述一对导电多孔结构分隔的所述电解质层是通过将装填有所述电解质的所述一对导电多孔结构拼在一起而形成。
35.如权利要求34所述的方法，还包括：将装填到每个导电多孔结构的所述多个细孔中的电解质与所述电解质层同时聚合处理。
CN201180075699.2A 2011-12-21 2011-12-21 将储能器件集成到衬底上以用于微电子和移动设备 Expired - Fee Related CN103988271B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2011/066650 WO2013095466A1 (en) 2011-12-21 2011-12-21 Integration of energy storage devices onto substrates for microelectronics and mobile devices

Publications (2)

Publication Number Publication Date
CN103988271A true CN103988271A (zh) 2014-08-13
CN103988271B CN103988271B (zh) 2017-12-12

Family

ID=48669112

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201180075699.2A Expired - Fee Related CN103988271B (zh) 2011-12-21 2011-12-21 将储能器件集成到衬底上以用于微电子和移动设备

Country Status (4)

Country Link
US (1) US9245695B2 (zh)
CN (1) CN103988271B (zh)
TW (1) TWI457956B (zh)
WO (1) WO2013095466A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111936862A (zh) * 2019-03-11 2020-11-13 京东方科技集团股份有限公司 微流道及其制备方法和操作方法
US20210082628A1 (en) * 2017-10-09 2021-03-18 Pacesetter, Inc. Performance of porous capacitor electrodes

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9409767B2 (en) 2011-11-03 2016-08-09 Intel Corporation Energy storage structure, method of manufacturing a support structure for same, and microelectronic assembly and system containing same
WO2013147897A1 (en) 2012-03-30 2013-10-03 Intel Corporation Low frequency converters having electrochemical capacitors
US20140321027A1 (en) * 2013-04-30 2014-10-30 Ultora, Inc. Rechargeable Power Source For Mobile Devices Which Includes An Ultracapacitor
US10319535B2 (en) * 2013-09-27 2019-06-11 Intel Corporation High voltage high power energy storage devices, systems, and associated methods
US20150364267A1 (en) * 2014-06-11 2015-12-17 The Regents Of The University Of California Passivated porous silicon nanowires
US10249704B2 (en) * 2015-08-11 2019-04-02 Murata Manufacturing Co., Ltd. Capacitor

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1412797A (zh) * 2001-10-19 2003-04-23 Nec东金富山株式会社 固体电解电容器及其制造方法
CN1424733A (zh) * 2001-11-26 2003-06-18 希普利公司 介电结构
US20050106807A1 (en) * 2003-10-02 2005-05-19 Donald Nevin Method and apparatus for large scale storage of electrical potential
CN1719619A (zh) * 2004-07-08 2006-01-11 住友化学株式会社 多孔电极、包含该多孔电极的设备及其制备方法
US20060021649A1 (en) * 2004-07-08 2006-02-02 Sumitomo Chemical Company, Limited Porous electrodes, devices including the porous electrodes, and methods for their production
US20070037060A1 (en) * 2005-08-12 2007-02-15 Lee Young G All-solid-state primary film battery and method of manufacturing the same
CN101048833A (zh) * 2004-10-26 2007-10-03 巴斯福股份公司 高能量密度电容器
US20090225490A1 (en) * 2008-03-06 2009-09-10 Tsuoe-Hsiang Liao Capacitor structure
US20100216026A1 (en) * 2009-02-25 2010-08-26 Applied Materials, Inc. Thin film electrochemical energy storage device with three-dimensional anodic structure
CN101857191A (zh) * 2010-04-16 2010-10-13 华侨大学 一种柔性换能/储能纳米器件及制备方法
WO2011123135A1 (en) * 2010-04-02 2011-10-06 Intel Corporation Charge storage device, method of making same, method of making an electrically conductive structure for same, mobile electronic device using same, and microelectronic device containing same

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1412797A (zh) * 2001-10-19 2003-04-23 Nec东金富山株式会社 固体电解电容器及其制造方法
CN1424733A (zh) * 2001-11-26 2003-06-18 希普利公司 介电结构
US20050106807A1 (en) * 2003-10-02 2005-05-19 Donald Nevin Method and apparatus for large scale storage of electrical potential
CN1719619A (zh) * 2004-07-08 2006-01-11 住友化学株式会社 多孔电极、包含该多孔电极的设备及其制备方法
US20060021649A1 (en) * 2004-07-08 2006-02-02 Sumitomo Chemical Company, Limited Porous electrodes, devices including the porous electrodes, and methods for their production
CN101048833A (zh) * 2004-10-26 2007-10-03 巴斯福股份公司 高能量密度电容器
US20070037060A1 (en) * 2005-08-12 2007-02-15 Lee Young G All-solid-state primary film battery and method of manufacturing the same
US20090225490A1 (en) * 2008-03-06 2009-09-10 Tsuoe-Hsiang Liao Capacitor structure
US20100216026A1 (en) * 2009-02-25 2010-08-26 Applied Materials, Inc. Thin film electrochemical energy storage device with three-dimensional anodic structure
WO2011123135A1 (en) * 2010-04-02 2011-10-06 Intel Corporation Charge storage device, method of making same, method of making an electrically conductive structure for same, mobile electronic device using same, and microelectronic device containing same
CN101857191A (zh) * 2010-04-16 2010-10-13 华侨大学 一种柔性换能/储能纳米器件及制备方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20210082628A1 (en) * 2017-10-09 2021-03-18 Pacesetter, Inc. Performance of porous capacitor electrodes
US11901134B2 (en) * 2017-10-09 2024-02-13 Pacesetter, Inc. Formation of conduits in porous capacitor electrodes
CN111936862A (zh) * 2019-03-11 2020-11-13 京东方科技集团股份有限公司 微流道及其制备方法和操作方法

Also Published As

Publication number Publication date
US20140226260A1 (en) 2014-08-14
TWI457956B (zh) 2014-10-21
CN103988271B (zh) 2017-12-12
TW201349267A (zh) 2013-12-01
US9245695B2 (en) 2016-01-26
WO2013095466A1 (en) 2013-06-27

Similar Documents

Publication Publication Date Title
CN103988271A (zh) 将储能器件集成到衬底上以用于微电子和移动设备
US9409767B2 (en) Energy storage structure, method of manufacturing a support structure for same, and microelectronic assembly and system containing same
KR101567374B1 (ko) 다공성 전기화학 커패시터를 위한 나노기계가공된 구조물
TWI605482B (zh) 混合式電化電容器及使用此電容器之行動電子器件
US6621687B2 (en) Micro-supercapacitor
US9793061B2 (en) Energy storage device, method of manufacturing same, and mobile electronic device containing same
CN104205624B (zh) 具有电解电容器的低频转换器
US20140233152A1 (en) Fabrication of porous silicon electrochemical capacitors
TWI493580B (zh) 儲能裝置及其製造方法，及包含儲能裝置的行動電子裝置
US10014123B2 (en) Overcoming variance in stacked capacitors
EP2783374A2 (en) Energy storage devices with at least one porous polycrystalline substrate
RU2588036C2 (ru) Структуры, изготовленные с использованием нанотехнологии, для пористых электрохимических конденсаторов

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20171212

Termination date: 20191221

CF01 Termination of patent right due to non-payment of annual fee