CN112466842B - 一种多功能tsv结构及其制备方法 - Google Patents
一种多功能tsv结构及其制备方法 Download PDFInfo
- Publication number
- CN112466842B CN112466842B CN202011329697.9A CN202011329697A CN112466842B CN 112466842 B CN112466842 B CN 112466842B CN 202011329697 A CN202011329697 A CN 202011329697A CN 112466842 B CN112466842 B CN 112466842B
- Authority
- CN
- China
- Prior art keywords
- layer
- copper
- groove
- isolation medium
- disposed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Geometry or layout of the interconnection structure
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Geometry (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明提供了一种多功能TSV结构及其制备方法,所述多功能TSV结构包括:复合衬底,所述复合衬底内部设置有上下导通的通孔,所述复合衬底包括衬底层,所述衬底层顶部设置有多个复合层,所述复合层包括锗硅材料层和硅材料层;沟槽,所述沟槽设置在所述通孔内壁;电容器,所述电容器设置在所述沟槽外壁,且所述电容器将所述通孔完全填充;铜互连,所述铜互连设置在所述通孔内部并贯穿所述复合衬底,且所述铜互连设置在所述电容器外壁,本发明的TSV结构不仅可以用于快速连接芯片,而且具有高密度的电容器,可作为能量存储器件使用,有效提高了TSV结构的性能。
Description
技术领域
本发明涉及集成电路技术领域,尤其涉及一种多功能TSV结构及其制备方法。
背景技术
目随着集成电路工艺技术的高速发展,微电子封装技术逐渐成为制约半导体技术发展的主要因素。为了实现电子封装的高密度化,获得更优越的性能和更低的总体成本,技术人员研究出一系列先进的封装技术。其中三维封装技术具有良好的电学性能以及较高的可靠性,同时能实现较高的封装密度,被广泛应用于各种高速电路以及小型化系统中。硅通孔(Through Silicon Vias,TSV)技术是三维集成电路中堆叠芯片实现互连的一种新技术,通过在硅圆片上制作出许多垂直互连TSV结构来实现不同芯片之间的电互连。TSV技术能够使芯片在三维方向堆叠的密度最大、芯片之间的互连线最短、外形尺寸最小,并且大大改善芯片速度和低功耗的性能,是目前电子封装技术中最引人注目的一种技术。
然而目前所制备的TSV结构,其功能局限在作为上下芯片之间的互连通道,并没有其它的功能。由于TSV结构具有较大的深宽比,所以具有较大的比表面积,这是制备高密度电容的良好基底,而现有技术中的TSV结构功能单一,制备的电容器电容密度较小。
因此,有必要提供一种新型的多功能TSV结构及其制备方法以解决现有技术中存在的上述问题。
发明内容
本发明的目的在于提供一种多功能TSV结构及其制备方法,制备的TSV结构不仅可以用于快速连接芯片,而且具有高密度的电容器,可作为能量存储器件使用。
为实现上述目的,本发明的所述一种多功能TSV结构,包括:
复合衬底,所述复合衬底内部设置有上下导通的通孔,所述复合衬底包括衬底层,所述衬底层顶部设置有多个复合层,所述复合层包括锗硅材料层和硅材料层;
沟槽,所述沟槽设置在所述通孔内壁;
电容器,所述电容器设置在所述沟槽外壁,且所述电容器将所述通孔完全填充;
铜互连,所述铜互连设置在所述通孔内部并贯穿所述复合衬底,且所述铜互连设置在所述电容器外壁;
其中,所述电容器上分别设置有第一顶部接触层和第一底部接触层,所述铜互连上下两端分别连接有第二顶部接触层和第二底部接触层。
本发明的有益效果在于:通过上述制备的结构作为芯片之间上下互连的导电通道,同时由于沟槽和通孔内部都具有较高的比表面积,使得制备的电容器具有极高的电容密度,有利于将上述电容器作为滤波、旁路、震荡以及能量存储应用器件,另一方面,制备得到的铜互连和电容器之间有效隔离,不易产生相互影响。
进一步的,所述电容器包括设置在所述沟槽内壁的第一隔离介质,所述第一隔离介质表面设置有底部金属电极层,所述底部金属电极层表面设置有绝缘介质,所述绝缘介质表面设置有顶部金属电极层。其有益效果在于:底部金属电极层、绝缘介质和顶部金属电极层构成电容器,同时第一隔离介质将电容器与所述沟槽隔离开,在通过沟槽增大比表面积而提高电容器的电容密度的同时,保证了电容器的性能稳定性。
进一步的,所述顶部金属电极层表面设置有第二隔离介质,所述铜互连包括铜扩散阻挡层、铜籽晶层和铜金属层,所述铜扩散阻挡层设置在位于所述沟槽内部的所述第二隔离介质的侧壁上,所述铜籽晶层设置在所述铜扩散阻挡层表面,所述铜金属层设置在所述铜籽晶层表面。其有益效果在于:在通孔内部的铜扩散阻挡层、铜籽晶层和铜金属层组成铜互连,使得整个TSV结构通过铜互连实现芯片之间的上下导通连接,同时第二隔离介质将电容器与铜互连之间隔离开来,使得电容器和铜互连之间相互不会产生影响。
进一步的,所述铜扩散阻挡层的高度、所述铜籽晶层的高度和所述铜金属层的高度均不超过所述第二隔离介质的高度。其有益效果在于:使得整个铜互连顶部表面更加平整,提高了整个结构的稳定性。
进一步的,所述复合衬底顶部设置有第一凹槽和第二凹槽,所述第一凹槽贯穿所述第二隔离介质,所述第二凹槽贯穿所述第二隔离介质、所述顶部金属电极层和所述绝缘介质,所述第一顶部接触层设置在所述第一凹槽内,所述第一底部接触层设置在所述第二凹槽内。其有益效果在于:方便后续第一底部接触层和第二顶部接触层的设置,提高了第一底部接触层和第二顶部接触层的稳定性。
进一步的,所述第一顶部接触层包括设置在所述第一凹槽内部的第一粘附层,所述第一粘附层底部与所述顶部金属电极层连接,所述第一粘附层顶部设置有第一籽晶层,所述第一籽晶层顶部设置有第一顶部接触凸点;所述第一底部接触层包括设置在所述第二凹槽内部的第一粘附层,位于所述第二凹槽内部的第一粘附层底部与所述底部金属电极层接触,顶部设置有第一籽晶层,位于所述第二凹槽上方的所述第一籽晶层顶部设置有第一底部接触凸点。其有益效果在于:第一顶部接触层和第一底部接触层作为电容器的两个接触凸点以连接外部,实现整个TSV结构与外部的导通连接。
进一步的,所述第二顶部接触层包括设置在所述铜互连顶端的第一粘附层,所述第一粘附层覆盖所述铜扩散阻挡层、所述铜籽晶层和所述铜金属层的表面,所述第一粘附层顶部表面设置有第一籽晶层,所述第一籽晶层表面设置有第二顶部接触凸点,所述复合衬底底部设置有第三隔离介质,所述第三隔离介质设置有位于所述铜互连底部的第三凹槽,所述第三凹槽内部设置有第二粘附层,所述第二粘附层均覆盖所述铜扩散阻挡层、所述铜籽晶层和所述铜金属层的表面,所述第二粘附层底部设置有第二籽晶层,所述第二籽晶层底部设置有第二底部接触凸点。其有益效果在于:通过铜互连上下两端的第一粘附层和第二粘附层分别与铜扩散阻挡层、所述铜籽晶层和所述铜金属层电接触,使得第二底部接触凸点通过铜互连与第二顶部接触凸点连接,配合第一顶部接触凸点和第一底部接触凸点,实现整个TSV结构的上下导电互连,可以用于芯片之间的上下连接,实现芯片之间的快速连接。
本发明还提供了一种多功能TSV结构的制备方法,包括如下步骤:
S1、选择衬底层并在所述衬底层表面生长多层复合层以得到复合衬底;
S2、在所述复合衬底中刻蚀得到未导通的通孔,在所述通孔内壁形成沟槽;
S3、在所述沟槽内壁沉积处理以得到电容器和铜互连;
S4、在所述复合衬底顶部进行沉积处理以分别得到第一顶部接触层、第二顶部接触层和第一底部接触层,以使得所述第一顶部接触层和所述第二底部金属层均与所述电容器的两端电连接,所述第二顶部接触层与所述铜互联结构电连接;
S5、在所述铜互连底端沉积第二底部接触层,以使得第二底部接触层与所述铜互连电连接。
本方法的有益效果在于:通过上述制备方法,制备得到带有电容器和铜互连的TSV结构,并通过第一顶部接触层、第二顶部接触层、第一底部接触层和第二底部接触层实现TSV结构与外部芯片之间的上下导通连接,而且由于通孔和沟槽具有较大的比表面积,使得制备的电容器具有极高的电容密度,有利于将上述电容器作为滤波、旁路、震荡以及能量存储应用器件,另一方面,制备得到的铜互连和电容器之间有效隔离,不易产生相互影响,使得整个TSV结构作为芯片之间垂直互连的导电通道,提高了芯片导通连接速度。
进一步的,所述步骤S1过程包括:
选择单晶硅作为衬底层,在所述衬底层表面交替生长多层锗硅材料层和多层硅材料层得到多层所述复合层,直至多层所述复合层的厚度和层数达到预设要求,得到成型后的所述复合衬底。其有益效果在于:通过衬底层和多层的复合层作为复合衬底,以提高整个复合衬底的面积,方便后续制备具有更大比表面积的通孔和沟槽。
进一步的,所述步骤S2的过程包括:
S21、定义出所述通孔的通孔图形,并根据所述通孔图形刻蚀所述复合衬底,直至得到贯穿每一层所述复合层并贯穿部分所述衬底层的所述通孔;
S22、去除所述通孔内壁的部分所述锗硅材料层,在所述通孔内壁形成所述沟槽。其有益效果在于:上述制备的沟槽具有更大的比表面积,能够提高后续制备的电容器的电容密度。
进一步的,所述步骤S3中所述电容器的制备过程包括:
在所述沟槽内壁沉积一层第一隔离介质;
所述第一隔离介质表面依次沉积一层底部金属电极层、绝缘介质和顶部金属电极层;
除位于所述通孔底部的所述底部金属电极层、所述绝缘介质和所述顶部金属电极层,以使所述衬底层在所述通孔内露出。
进一步的,所述步骤S3中所述铜互连的制备过程包括:
在所述电容器表面沉积一层第二隔离介质,所述第二隔离介质覆盖所述电容器表面和位于所述通孔内的所述衬底层表面;
在所述第二隔离介质表面依次沉积一层铜扩散阻挡层、铜籽晶层和铜金属层。
进一步的,所述步骤S4的过程包括:
S41、去除位于顶部的所述铜扩散阻挡层、所述铜籽晶层和所述铜金属层,以使得所述铜扩散阻挡层、所述铜籽晶层和所述铜金属层的表面均与所述第二隔离介质表面齐平;
S42、在所述第二隔离介质表面两侧分别刻蚀得到第一凹槽和第二凹槽;
S43、在所述第二隔离介质表面沉积一层所述第一粘附层,所述第一粘附层填充在所述第一凹槽和所述第二凹槽内部,且所述第一粘附层覆盖所述第二隔离介质顶部表面;
S44、在所述第一粘附层表面沉积一层第一籽晶层,并在所述第一籽晶层表面生长一层中间层;
S45、分别刻蚀位于所述第一凹槽顶部、所述第二凹槽顶部和所述铜互连顶部的所述中间层,分别得到第一顶部接触层的图案、第一底部接触层的图案和第二顶部接触层的图案;
S46、在所述第一顶部接触层的图案、所述第一底部接触层的图案和所述第二顶部接触层的图案均沉积一层金属凸点材料,以分别得到第一顶部接触凸点、第一底部接触凸点和第二顶部金属接触凸点,并去除所述中间层和位于所述中间层底部的所述第一粘附层和第一籽晶层,以得到所述第一顶部接触层、所述第一底部接触层和所述第二顶部接触层。
进一步的,所述步骤S5的过程包括:
S51、去除所述衬底层底部、局部所述第一隔离介质、局部所述底部金属电极层、局部第二隔离介质、局部铜扩散阻挡层、局部底部金属电极层、局部第二隔离介质、局部铜扩散阻挡层、局部铜籽晶层、局部铜金属层,以使得所述通孔成上下贯通;
S52、在所述衬底层底部沉积一层第三隔离介质,并刻蚀所述第三隔离介质得到第三凹槽,以使得所述第三隔离介质覆盖除了所述铜互连底部之外的其它区域;
S53、在所述第三凹槽内部依次沉积第二粘附层和第二籽晶层,并在所述第二籽晶层表面电镀一层金属材料作为第二底部接触凸点,以制备得到第二底部接触层。
附图说明
图1为本发明实施例的TSV结构的整体结构示意图;
图2为本发明实施例的制备方法的流程示意图;
图3为本发明实施例的制备方法在完成步骤S1后所得结构示意图;
图4为本发明实施例的制备方法在完成步骤S21后所得结构示意图;
图5为本发明实施例的制备方法在完成步骤S22后所得结构示意图;
图6为本发明实施例的制备方法的步骤S3在制备电容器时得到的初始结构示意图;
图7为本发明实施例的制备方法的步骤S3制备得到电容器之后的结构示意图;
图8为本发明实施例的制备方法的步骤S3制备得到铜互连后的结构示意图;
图9为本发明实施例的制备方法在完成步骤S41之后所得结构示意图;
图10为本发明实施例的制备方法在在完成步骤S42之后所得结构示意图;
图11为本发明实施例的制备方法在完成步骤S44之后所得结构示意图;
图12为本发明实施例的制备方法在完成步骤S45之后所得结构示意图;
图13为本发明实施例的制备方法在完成步骤S46之后所得结构示意图;
图14为本发明实施例的制备方法在完成步骤S51之后所得结构示意图;
图15为本发明实施例的制备方法在完成步骤S53之后所得结构示意图;
图16为本发明实施例的制备方法的步骤S2的流程示意图;
图17为本发明实施例的制备方法的步骤S4的流程示意图;
图18为本发明实施例的制备方法的步骤S5的流程示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚,下面将结合本发明的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本发明的一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。除非另外定义,此处使用的技术术语或者科学术语应当为本发明所属领域内具有一般技能的人士所理解的通常意义。本文中使用的“包括”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同,而不排除其他元件或者物件。
针对现有技术存在的问题,本发明的实施例提供了一种多功能TSV结构,如图1所示,包括:
复合衬底103,所述复合衬底内部设置有上下导通的通孔100,所述复合衬底包括衬底层200,所述衬底层顶部设置有多个复合层,所述复合层包括锗硅材料层201和硅材料层202;
沟槽104,所述沟槽104设置在所述通孔100内壁;
电容器101,所述电容器101设置在所述沟槽104外壁,且所述电容器101将所述通孔100完全填充;
铜互连102,所述铜互连102设置在所述通孔100内部并贯穿所述复合衬底103,且所述铜互连102设置在所述电容器101外壁;
其中,所述电容器101上分别设置有第一顶部接触层(图中未标示)和第一底部接触层(图中未标示),所述铜互连102上下两端分别连接有第二顶部接触层(图中未标示)和第二底部接触层(图中未标示)。
在上述结构之中,电容器101设置在沟槽104外壁上,由于沟槽104和通孔100具有较大的比表面积,使得制备得到的电容器101具有更高的电容密度,有利于将电容器101作为滤波、旁路、震荡以及能量存储应用器件,同时铜互连102设置在硅通孔100内部,配合电容器101使得整个TSV结构能够实现芯片之间的快速互连,同时减小了结构尺寸,而且电容器101和铜互连102之间相互分隔,不易产生影响,提高了整个结构的稳定性。
在一些实施例中,所述电容器101包括设置在所述沟槽内壁的第一隔离介质203,所述第一隔离介质203表面设置有底部金属电极层204,所述底部金属电极层204表面设置有绝缘介质205,所述绝缘介质205表面设置有顶部金属电极层206。在得到电容器101的同时,通过第一隔离介质201将电容器101与骨架结构203之间分隔,在整个结构内部保证了电容器201的稳定性,同时电容器101内部的绝缘介质205具有绝缘保护作用,将顶部金属电极层206和底部金属电极层204之间绝缘分隔,避免出现相互干扰的影响。
在一些实施例中,所述顶部金属电极层206表面设置有第二隔离介质207,所述铜互连102包括铜扩散阻挡层208、铜籽晶层209和铜金属层210,所述铜扩散阻挡层208设置在位于所述沟槽104内部的所述第二隔离介质207的侧壁上,所述铜籽晶层209设置在所述铜扩散阻挡层208表面,所述铜金属层210设置在所述铜籽晶层209表面。铜互连102和电容器101之间通过第二隔离介质207进行隔离保护,使得铜互连102和电容器101之间没有相互影响,保证两者工作时的稳定性和安全性。
在一些实施例中,所述铜扩散阻挡层208的高度、所述铜籽晶层209的高度和所述铜金属层210的高度均不超过所述第二隔离介质207的高度。在保证铜互连102性能的同时,减少了整个TSV结构的高度和材料的消耗,以降低制造成本。
在一些实施例中,所述复合衬底103顶部设置有第一凹槽105和第二凹槽106,所述第一凹槽105贯穿所述第二隔离介质207,所述第二凹槽106贯穿所述第二隔离介质207、所述顶部金属电极层206和所述绝缘介质205,所述第一顶部接触层设置在所述第一凹槽105内,所述第一底部接触层设置在所述第二凹槽106内。
在一些实施例中,所述第一顶部接触层包括设置在所述第一凹槽105内部的第一粘附层211,所述第一粘附层211底部与所述顶部金属电极层206连接,所述第一粘附层211顶部设置有第一籽晶层212,所述第一籽晶层212顶部设置有第一顶部接触凸点214;所述第一底部接触层包括设置在所述第二凹槽106内部的第一粘附层211,位于所述第二凹槽内部的第一粘附层211底部与所述底部金属电极层204接触,顶部设置有第一籽晶层212,位于所述第二凹槽上方的所述第一籽晶层212顶部设置有第一底部接触凸点215。通过第一凹槽105容纳第一顶部接触层,第二凹槽104容纳第一底部接触层,方便制备第一顶部接触层和第一底部接触层的同时,也提高了第一顶部接触层和第一底部接触层的稳定性。
在一些实施例中,所述第二顶部接触层包括设置在所述铜互连102顶端的第一粘附层211,所述第一粘附层211覆盖所述铜扩散阻挡层208、所述铜籽晶层209和所述铜金属层210的表面,所述第一粘附层211顶部表面设置有第一籽晶层212,所述第一籽晶层212表面设置有第二顶部接触凸点216,所述复合衬底103底部设置有第三隔离介质207,所述第三隔离介质217设置有位于所述铜互连102底部的第三凹槽107,所述第三凹槽107内部设置有第二粘附层218,所述第二粘附层218均覆盖所述铜扩散阻挡层208、所述铜籽晶层209和所述铜金属层210的表面,所述第二粘附层218底部设置有第二籽晶层219,所述第二籽晶层219底部设置有第二底部接触凸点220。第二顶部接触层和第二底部接触层通过铜互连102实现上下导通连接,从而使得整个TSV结构能够实现芯片之间的导通连接。
本发明还提供了一种多功能TSV结构的制备方法,如图2所示,包括如下步骤:
S1、选择衬底层并在所述衬底层表面生长多层复合层以得到复合衬底。
在一些实施例中,所述步骤S1过程包括:
选择单晶硅作为衬底层,在所述衬底层表面交替生长多层锗硅材料层和多层硅材料层得到多层所述复合层,直至多层所述复合层的厚度和层数达到预设要求,得到成型后的所述复合衬底。
进一步的,复合层在所述衬底层表面生长的过程包括:
首先在衬底层200表面采用分子束外延方法外延第一层锗硅材料作为锗硅材料层201;然后采用分子束外延方法在第一层锗硅材料表面外延一层硅材料作为硅材料层202,得到复合层;接着采用分子束外延方法重复前述工艺过程交替生长锗硅材料和硅材料,直到获得所需要的层数和叠层厚度,所得结构如图3所示。
优选的是,单层锗硅材料层201和硅材料层202的厚度范围为500~1000nm;多个复合层内的锗硅材料层201和硅材料层202的总层数的范围为4~100层。
其中,所述锗硅材料和硅材料在衬底层上的制备方式还包括超高真空化学气相沉积方法,由于超高真空化学气相沉积方法和分子束外延方法都是现有技术中的处理方法,此处不再赘述。
S2、在所述复合衬底中刻蚀得到未导通的通孔,在所述通孔内壁形成沟槽。
在一些实施例中,如图16所示,所述步骤S2的过程包括:
S21、定义出所述通孔的通孔图形,并根据所述通孔图形刻蚀所述复合衬底,直至得到贯穿每一层所述复合层并贯穿部分所述衬底层的所述通孔。
优选的是,在上述过程中,通过旋涂光刻胶并通过曝光和显影工艺定义出通孔图形,而刻蚀所述复合衬底时通过深度等离子体刻蚀工艺对所述锗硅材料层201、硅材料层202以及衬底层200进行刻蚀,在得到得到贯穿每一层所述复合层并贯穿部分所述衬底层200的所述通孔100之后,所得结构如图4所示。
S22、去除所述通孔内壁的部分所述锗硅材料层,在所述通孔内壁形成所述沟槽。
进一步的,刻蚀所述锗硅材料层201、硅材料层202以及衬底层200的等离子体包括CF4、SF6中的至少一种。
更进一步的,在步骤S22中,去除锗硅材料层201时采用高温HCl(500~600℃)气体在选择性腐蚀去除通孔100侧壁的部分锗硅材料层201,从而形成沟槽104,所得结构如图5所示。
进一步的,还能够采用体积比为HF:H2O2:CH3COOH=1:2:3的混合溶液以去除所述锗硅材料层201;其中,HF溶液的浓度为6%,H2O2溶液的浓度为30%,CH3COOH溶液的浓度为99.8%。
S3、在所述沟槽内壁沉积处理以得到电容器和铜互连。
在一些实施例中,所述步骤S3中所述电容器的制备过程包括:
在所述沟槽内壁沉积一层第一隔离介质;
在所述第一隔离介质表面依次沉积一层底部金属电极层、绝缘介质和顶部金属电极层;
除位于所述通孔底部的所述底部金属电极层、所述绝缘介质和所述顶部金属电极层,以使所述衬底层在所述通孔内露出。
具体的,采用化学气相沉积方法在通孔100以及沟槽104表面依次沉积一层SiO2薄膜作为第一隔离介质203;然后采用化学气相沉积方法在第一隔离介质203表面依次沉积一层TiN薄膜、一层Al2O3薄膜和一层TiN薄膜,分别作为底部金属电极层204、绝缘介质205和顶部金属电极层206,所得结构如图6所示。
优选的是,第一隔离介质203的厚度范围为100~200nm;底部金属电极层204的厚度范围为50~100nm;绝缘介质205的厚度范围为10~20nm;顶部金属电极层206的厚度范围为100~200nm。
最后采用光刻和刻蚀工艺依次去除通孔100底部的顶部金属电极层206、绝缘介质205、底部金属电极层204以及第一隔离介质203,所得结构如图7所示。
需要说明的是,所述第一隔离介质203还可以选择SiO2、Si3N4、SiON、SiCOH、SiCOFH中的至少一种;所述绝缘介质205还可以选择Al2O3、ZrO2、TiO2、HfO2、La2O3、HfZrO、HfAlO、HfTiO中的至少一种;所述底部金属电极层204和顶部金属电极层206还可以选择TaN、TiN、WN、MoN、Ni和Ru中的至少一种。
进一步的,第一隔离介质、绝缘介质、底部金属电极层和顶部金属电极层的生长方式可以选择物理气相沉积、化学气相沉积、原子层沉积和脉冲激光沉积中的至少一种,由于上述生长方式为现有技术中的常见工艺,此处不再赘述。
在一些实施例中,所述步骤S3中所述铜互连的制备过程包括:
在所述电容器表面沉积一层第二隔离介质,所述第二隔离介质覆盖所述电容器表面和位于所述通孔内的所述衬底层表面;
在所述第二隔离介质表面依次沉积一层铜扩散阻挡层、铜籽晶层和铜金属层。
在电容器101表面依次形成第一隔离介质207、铜扩散阻挡层208、铜籽晶层209和铜金属层210的过程中,首先采用化学沉积工艺在电容器101表面沉积一层SiO2薄膜作为第二隔离介质207;然后采用物理气相沉积工艺在SiO2薄膜表面依次沉积一层TaN薄膜和一层金属Co薄膜,分别作为铜扩散阻挡层208和铜籽晶层209;接着在铜籽晶层Co薄膜表面电镀金属铜材料作为铜金属层210,其中铜金属层210完全填充硅盲孔内部间隙,铜扩散阻挡层208、铜籽晶层209和铜金属层210构成铜互连102,用于实现外部芯片的垂直互连,所得结构如图8所示。
在本发明中采用SiO2薄膜作为第二隔离介质207、TaN薄膜作为铜扩散阻挡层208、金属Co作为铜籽晶层209,但是本发明不限定于此,可以选择SiO2、Si3N4、SiON、SiCOH、SiCOFH中的至少一种作为第二隔离介质207;可以选择可以选择TiN、TaN、ZrN、TiWN、MnSiO3中的至少一种作为铜扩散阻挡层208;可以选择Cu、Ru、Co、RuCo、CuRu、CuCo中的至少一种作为铜籽晶层209。
S4、在所述复合衬底顶部进行沉积处理以分别得到第一顶部接触层、第二顶部接触层和第一底部接触层,以使得所述第一顶部接触层和所述第二底部金属层均与所述电容器的两端电连接,所述第二顶部接触层与所述铜互联结构电连接。
在一些实施例中,如图17所示,所述步骤S4的过程包括:
S41、去除位于顶部的所述铜扩散阻挡层、所述铜籽晶层和所述铜金属层,以使得所述铜扩散阻挡层、所述铜籽晶层和所述铜金属层的表面均与所述第二隔离介质表面齐平。
进一步的,采用化学机械抛光的方法去除顶部铜金属层210、铜籽晶层209和铜扩散阻挡层208,使得铜金属层210与第二隔离介质207齐平,所得结构如图9所示。
S42、在所述第二隔离介质表面两侧分别刻蚀得到第一凹槽和第二凹槽。
进一步的,采用光刻和刻蚀工艺去除左侧部分第二隔离介质207,从而露出顶部金属电极206,以得到得到第一凹槽105;接着采用光刻和刻蚀工艺去除右侧部分第二隔离介质207、顶部金属电极206和绝缘介质205,从而露出底部金属电极层204,以得到第二凹槽106,,所得结构如图10所示。
S43、在所述第二隔离介质表面沉积一层所述第一粘附层,所述第一粘附层填充在所述第一凹槽和所述第二凹槽内部,且所述第一粘附层覆盖所述第二隔离介质顶部表面。
S44、在所述第一粘附层表面沉积一层第一籽晶层,并在所述第一籽晶层表面生长一层中间层。
在一些实施例中,采用物理气相沉积工艺在上述结构的上表面依次沉积一层Ti薄膜和一层Cu薄膜,分别作为第一粘附层211和第一籽晶层212,所得结构如图11所示,同时用物理气相沉积工艺在Cu薄膜表面生长一层Ni薄膜作为中间层213。
S45、分别刻蚀位于所述第一凹槽顶部、所述第二凹槽顶部和所述铜互连顶部的所述中间层,分别得到第一顶部接触层的图案、第一底部接触层的图案和第二顶部接触层的图案。
进一步的,采用光刻和刻蚀工艺以刻蚀所述中间层213,分别得到第一顶部接触层的图案、第一底部接触层的图案和第二顶部接触层的图案,所得结构如图12所示。
S46、在所述第一顶部接触层的图案、所述第一底部接触层的图案和所述第二顶部接触层的图案均沉积一层金属凸点材料,以分别得到第一顶部接触凸点、第一底部接触凸点和第二顶部金属接触凸点,并去除所述中间层和位于所述中间层底部的所述第一粘附层和第一籽晶层,以得到所述第一顶部接触层、所述第一底部接触层和所述第二顶部接触层。
进一步的,采用电镀工艺在第一籽晶层表面电镀Cu材料;随后去除中间层213、部分第一籽晶层212和部分第一粘附层211,从而分别形成电容器101的顶部金属接触凸点214、电容器101的底部金属接触凸点216以及铜互连102的顶部金属接触凸点215,所得结构如图13所示。
优选的是,采用干法蚀刻,如离子铣蚀刻、等离子蚀刻、反应离子蚀刻、激光烧蚀,或者通过使用蚀刻剂溶液的湿法蚀刻中的至少一种去除中间层213、部分第一籽晶层212和部分第一粘附层211。
在一些实施例中,所述第一粘附层211包括Ti、Ta中的至少一种,所述第一籽晶层212包括Cu、Ru、Co、RuCo、CuRu、CuCo中的至少一种。
在又一些实施例中,第一粘附层211和第一籽晶层212的制备工艺也可以选择化学气相沉积、电子束蒸发、脉冲激光沉积等工艺,由于上述工艺为现有技术中的工艺技术,此处不再赘述。
S5、在所述铜互连底端沉积第二底部接触层,以使得第二底部接触层与所述铜互连电连接。
在一些实施例中,如图18所示,所述步骤S5的过程包括:
S51、去除所述衬底层底部、局部所述第一隔离介质、局部所述底部金属电极层、局部第二隔离介质、局部铜扩散阻挡层、局部底部金属电极层、局部第二隔离介质、局部铜扩散阻挡层、局部铜籽晶层、局部铜金属层,以使得所述通孔成上下贯通。
具体的,采用机械磨削加化学机械抛光的方法去除上述结构背面的部分硅衬底200、部分第一隔离介质203、部分底部金属电极层204、部分绝缘介质205、部分顶部金属电极层206、部分第二隔离介质207、部分铜扩散阻挡层208、部分铜籽晶层209、部分铜金属层210,直至所述复合衬底103的厚度满足要求,并且通孔100上下贯通所述复合衬底103,所得结构如图14所示。
S52、在所述衬底层底部沉积一层第三隔离介质,并刻蚀所述第三隔离介质得到第三凹槽,以使得所述第三隔离介质覆盖除了所述铜互连底部之外的其它区域。
S53、在所述第三凹槽内部依次沉积第二粘附层和第二籽晶层,并在所述第二籽晶层表面电镀一层金属材料作为第二底部接触凸点,以制备得到第二底部接触层。
在一些实施例中,采用化学气相沉积工艺在通孔100的背面(即底部)沉积一层Si3N4薄膜作为第三隔离介质217,然后采用光刻和刻蚀工艺形成第三隔离介质217的图案,也就是第三隔离介质217只覆盖除了铜互连102(即铜扩散阻挡层208、铜籽晶层209以及铜金属层210)底部的其它区域;最后采用与铜互连102的顶部金属接触相同的工艺,在裸露的铜互连102底部依次沉积Ti薄膜和Cu薄膜,以及电镀Cu材料,分别作为第二粘附层218、第二籽晶层219和金属接触凸点220,所得结构如图15所示。
需要说明的是,在本发明中采用Si3N4薄膜作为第三隔离介质,Ti薄膜作为第二粘附层,金属Cu薄膜作为第二籽晶层,但是本发明不限定于此,可以选择SiO2、Si3N4、SiON、SiCOH、SiCOFH中的至少一种作为第三隔离介质;可以选择Ti、Ta中的至少一种作为第二粘附层;可以选择Cu、Ru、Co、RuCo、CuRu、CuCo中的至少一种作为第二籽晶层;第二粘附层218和第二籽晶层219的制备方法也可以选择化学气相沉积、电子束蒸发、脉冲激光沉积等工艺。
与现有技术相比,上述制备方法制备得到带有电容器和铜互连的TSV结构,并通过第一顶部接触层、第二顶部接触层、第一底部接触层和第二底部接触层实现TSV结构与外部芯片之间的上下导通连接,而且由于通孔和沟槽具有较大的比表面积,使得制备的电容器具有极高的电容密度,有利于将上述电容器作为滤波、旁路、震荡以及能量存储应用器件,另一方面,制备得到的铜互连和电容器之间有效隔离,不易产生相互影响,使得整个TSV结构作为芯片之间垂直互连的导电通道,提高了芯片导通连接速度。
虽然在上文中详细说明了本发明的实施方式,但是对于本领域的技术人员来说显而易见的是,能够对这些实施方式进行各种修改和变化。但是,应理解,这种修改和变化都属于权利要求书中所述的本发明的范围和精神之内。而且,在此说明的本发明可有其它的实施方式,并且可通过多种方式实施或实现。
Claims (14)
1.一种多功能TSV结构,其特征在于,包括:
复合衬底,所述复合衬底内部设置有上下导通的通孔,所述复合衬底包括衬底层,所述衬底层顶部设置有多个复合层,所述复合层包括锗硅材料层和硅材料层;
沟槽,所述沟槽设置在所述通孔内壁;
电容器,所述电容器设置在所述沟槽外壁,且所述电容器将所述沟槽完全填充;
铜互连,所述铜互连设置在所述通孔内部并贯穿所述复合衬底,且所述铜互连设置在所述电容器外壁;
其中,所述电容器上分别设置有第一顶部接触层和第一底部接触层,所述铜互连上下两端分别连接有第二顶部接触层和第二底部接触层。
2.根据权利要求1所述的多功能TSV结构,其特征在于,所述电容器包括设置在所述沟槽外壁的第一隔离介质,所述第一隔离介质表面设置有底部金属电极层,所述底部金属电极层表面设置有绝缘介质,所述绝缘介质表面设置有顶部金属电极层。
3.根据权利要求2所述的多功能TSV结构,其特征在于,所述顶部金属电极层表面设置有第二隔离介质,所述铜互连包括铜扩散阻挡层、铜籽晶层和铜金属层,所述铜扩散阻挡层设置在远离所述沟槽内部的所述第二隔离介质的侧壁上,所述铜籽晶层设置在所述铜扩散阻挡层表面,所述铜金属层设置在所述铜籽晶层表面。
4.根据权利要求3所述的多功能TSV结构,其特征在于,所述铜扩散阻挡层的高度、所述铜籽晶层的高度和所述铜金属层的高度均不超过所述第二隔离介质的高度。
5.根据权利要求3所述的多功能TSV结构,其特征在于,所述复合衬底顶部设置有第一凹槽和第二凹槽,所述第一凹槽贯穿所述第二隔离介质,所述第二凹槽贯穿所述第二隔离介质、所述顶部金属电极层和所述绝缘介质,所述第一顶部接触层设置在所述第一凹槽内,所述第一底部接触层设置在所述第二凹槽内。
6.根据权利要求5所述的多功能TSV结构,其特征在于,所述第一顶部接触层包括设置在所述第一凹槽内部的第一粘附层,所述第一粘附层底部与所述顶部金属电极层连接,所述第一粘附层顶部设置有第一籽晶层,所述第一籽晶层顶部设置有第一顶部接触凸点;所述第一底部接触层包括设置在所述第二凹槽内部的第一粘附层,位于所述第二凹槽内部的第一粘附层底部与所述底部金属电极层接触,顶部设置有第一籽晶层,位于所述第二凹槽上方的所述第一籽晶层顶部设置有第二顶部接触凸点。
7.根据权利要求3所述的多功能TSV结构,其特征在于,所述第二顶部接触层包括设置在所述铜互连顶端的第一粘附层,所述第一粘附层覆盖所述铜扩散阻挡层、所述铜籽晶层和所述铜金属层的表面,所述第一粘附层顶部表面设置有第一籽晶层,所述第一籽晶层表面设置有第一底部接触凸点,所述复合衬底底部设置有第三隔离介质,所述第三隔离介质设置有位于所述铜互连底部的第三凹槽,所述第三凹槽内部设置有第二粘附层,所述第二粘附层均覆盖所述铜扩散阻挡层、所述铜籽晶层和所述铜金属层的表面,所述第二粘附层底部设置有第二籽晶层,所述第二籽晶层底部设置有第二底部接触凸点。
8.一种多功能TSV结构的制备方法,其特征在于,用于制备如权利要求 1-7中任一项所述的多功能TSV结构,包括如下步骤:
S1、选择衬底层并在所述衬底层表面生长多层复合层以得到复合衬底;
S2、在所述复合衬底中刻蚀得到未导通的通孔,在所述通孔内壁形成沟槽;
S3、在所述沟槽内壁沉积处理以得到电容器和铜互连;
S4、在所述复合衬底顶部进行沉积处理以分别得到第一顶部接触层、第二顶部接触层和第一底部接触层,以使得所述第一顶部接触层和所述第一底部接触层均与所述电容器的两端电连接,所述第二顶部接触层与所述铜互连结构电连接;
S5、在所述铜互连底端沉积第二底部接触层,以使得第二底部接触层与所述铜互连电连接。
9.根据权利要求8所述的多功能TSV结构的制备方法,其特征在于,所述S1过程包括:
选择单晶硅作为衬底层,在所述衬底层表面交替生长多层锗硅材料层和多层硅材料层得到多层所述复合层,直至多层所述复合层的厚度和层数达到预设要求,得到成型后的所述复合衬底。
10.根据权利要求9所述的多功能TSV结构的制备方法,其特征在于,所述S2的过程包括:
S21、定义出所述通孔的通孔图形,并根据所述通孔图形刻蚀所述复合衬底,直至得到贯穿每一层所述复合层并贯穿部分所述衬底层的所述通孔;
S22、去除所述通孔内壁的部分所述锗硅材料层,在所述通孔内壁形成所述沟槽。
11.根据权利要求8所述的多功能TSV结构的制备方法,其特征在于,所述步骤S3中所述电容器的制备过程包括:
在所述沟槽内壁沉积一层第一隔离介质;
在所述第一隔离介质表面依次沉积一层底部金属电极层、绝缘介质和顶部金属电极层;
除位于所述通孔底部的所述底部金属电极层、所述绝缘介质和所述顶部金属电极层,以使所述衬底层在所述通孔内露出。
12.根据权利要求11所述的多功能TSV结构的制备方法,其特征在于,所述步骤S3中所述铜互连的制备过程包括:
在所述电容器表面沉积一层第二隔离介质,所述第二隔离介质覆盖所述电容器表面和位于所述通孔内的所述衬底层表面;
在所述第二隔离介质表面依次沉积一层铜扩散阻挡层、铜籽晶层和铜金属层。
13.根据权利要求12所述的多功能TSV结构的制备方法,其特征在于,所述S4的过程包括:
S41、去除位于顶部的所述铜扩散阻挡层、所述铜籽晶层和所述铜金属层,以使得所述铜扩散阻挡层、所述铜籽晶层和所述铜金属层的表面均与所述第二隔离介质表面齐平;
S42、在所述第二隔离介质表面两侧分别刻蚀得到第一凹槽和第二凹槽;
S43、在所述第二隔离介质表面沉积一层第一粘附层,所述第一粘附层填充在所述第一凹槽和所述第二凹槽内部,且所述第一粘附层覆盖所述第二隔离介质顶部表面;
S44、在所述第一粘附层表面沉积一层第一籽晶层,并在所述第一籽晶层表面生长一层中间层;
S45、分别刻蚀位于所述第一凹槽顶部、所述第二凹槽顶部和所述铜互连顶部的所述中间层,分别得到第一顶部接触层的图案、第一底部接触层的图案和第二顶部接触层的图案;
S46、在所述第一顶部接触层的图案、所述第一底部接触层的图案和所述第二顶部接触层的图案均沉积一层金属凸点材料,以分别得到第一顶部接触凸点、第一底部接触凸点和第二顶部金属接触凸点,并去除所述中间层和位于所述中间层底部的所述第一粘附层和第一籽晶层,以得到所述第一顶部接触层、所述第一底部接触层和所述第二顶部接触层。
14.根据权利要求12所述的多功能TSV结构的制备方法,其特征在于,所述S5的过程包括:
S51、去除局部所述衬底层、局部所述第一隔离介质、局部所述底部金属电极层、局部所述第二隔离介质、局部所述铜扩散阻挡层、局部所述绝缘介质、局部所述顶部金属电极层、局部所述铜籽晶层、局部所述铜金属层,以使得所述通孔成上下贯通;
S52、在所述衬底层底部沉积一层第三隔离介质,并刻蚀所述第三隔离介质得到第三凹槽,以使得所述第三隔离介质覆盖除了所述铜互连底部之外的其它区域;
S53、在所述第三凹槽内部依次沉积第二粘附层和第二籽晶层,并在所述第二籽晶层表面电镀一层金属材料作为第二底部接触凸点,以制备得到第二底部接触层。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202011329697.9A CN112466842B (zh) | 2020-11-24 | 2020-11-24 | 一种多功能tsv结构及其制备方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202011329697.9A CN112466842B (zh) | 2020-11-24 | 2020-11-24 | 一种多功能tsv结构及其制备方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN112466842A CN112466842A (zh) | 2021-03-09 |
CN112466842B true CN112466842B (zh) | 2022-10-21 |
Family
ID=74798641
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202011329697.9A Active CN112466842B (zh) | 2020-11-24 | 2020-11-24 | 一种多功能tsv结构及其制备方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN112466842B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113707655A (zh) * | 2021-08-25 | 2021-11-26 | 长鑫存储技术有限公司 | 支撑叠层、电容、及电容的制备方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW201025501A (en) * | 2008-12-31 | 2010-07-01 | Ind Tech Res Inst | Method of manufacturing through-silicon-via and through-silicon-via structure |
WO2012013162A1 (zh) * | 2010-07-30 | 2012-02-02 | 昆山智拓达电子科技有限公司 | 一种硅通孔互连结构及其制造方法 |
CN111769077A (zh) * | 2020-06-18 | 2020-10-13 | 复旦大学 | 一种用于三维集成电路封装的硅通孔结构及其制造方法 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9196671B2 (en) * | 2012-11-02 | 2015-11-24 | International Business Machines Corporation | Integrated decoupling capacitor utilizing through-silicon via |
KR102114340B1 (ko) * | 2013-07-25 | 2020-05-22 | 삼성전자주식회사 | Tsv 구조 및 디커플링 커패시터를 구비한 집적회로 소자 및 그 제조 방법 |
-
2020
- 2020-11-24 CN CN202011329697.9A patent/CN112466842B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW201025501A (en) * | 2008-12-31 | 2010-07-01 | Ind Tech Res Inst | Method of manufacturing through-silicon-via and through-silicon-via structure |
WO2012013162A1 (zh) * | 2010-07-30 | 2012-02-02 | 昆山智拓达电子科技有限公司 | 一种硅通孔互连结构及其制造方法 |
CN111769077A (zh) * | 2020-06-18 | 2020-10-13 | 复旦大学 | 一种用于三维集成电路封装的硅通孔结构及其制造方法 |
Also Published As
Publication number | Publication date |
---|---|
CN112466842A (zh) | 2021-03-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN111769097B (zh) | 一种用于三维互连的硅通孔结构及其制造方法 | |
US20220208749A1 (en) | Semiconductor devices and methods of manufacture thereof | |
US9472504B2 (en) | Semiconductor having a high aspect ratio via | |
CN102420210A (zh) | 具有硅通孔(tsv)的器件及其形成方法 | |
JP2022509272A (ja) | 新規性のあるキャパシタ構造およびそれを形成する方法 | |
CN112466842B (zh) | 一种多功能tsv结构及其制备方法 | |
US20200020711A1 (en) | Memory device and method of fabricating the same | |
CN112018071B (zh) | 一种多功能tsv结构及其制备方法 | |
CN112151496B (zh) | 一种内嵌电感的tsv结构及其制备方法 | |
CN111769077B (zh) | 一种用于三维集成电路封装的硅通孔结构及其制造方法 | |
CN111769075B (zh) | 一种用于系统级封装的tsv无源转接板及其制造方法 | |
US11881442B2 (en) | SOI active transfer board for three-dimensional packaging and preparation method thereof | |
CN111769078B (zh) | 一种用于系统级封装的tsv无源转接板制备方法 | |
CN112466839B (zh) | 一种锗硅-硅通孔结构及其制备方法 | |
CN112466840B (zh) | 一种tsv结构及其制备方法 | |
CN112466841B (zh) | 一种内嵌电容器的tsv结构及其制备方法 | |
CN112435984B (zh) | 半导体衬底、制备方法以及电子元器件 | |
US20230025859A1 (en) | Semiconductor structure and method for forming same | |
CN112466845B (zh) | 一种硅通孔结构及其制备方法 | |
CN111900127B (zh) | 一种用于三维系统级封装的tsv无源转接板制备方法 | |
CN114864490A (zh) | 一种三维集成的滤波器制备方法及其结构 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |