CN112018071B - 一种多功能tsv结构及其制备方法 - Google Patents

一种多功能tsv结构及其制备方法 Download PDF

Info

Publication number
CN112018071B
CN112018071B CN202010754764.5A CN202010754764A CN112018071B CN 112018071 B CN112018071 B CN 112018071B CN 202010754764 A CN202010754764 A CN 202010754764A CN 112018071 B CN112018071 B CN 112018071B
Authority
CN
China
Prior art keywords
tsv
layer
top metal
copper
metal contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010754764.5A
Other languages
English (en)
Other versions
CN112018071A (zh
Inventor
朱宝
陈琳
孙清清
张卫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fudan University
Shanghai IC Manufacturing Innovation Center Co Ltd
Original Assignee
Fudan University
Shanghai IC Manufacturing Innovation Center Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fudan University, Shanghai IC Manufacturing Innovation Center Co Ltd filed Critical Fudan University
Priority to CN202010754764.5A priority Critical patent/CN112018071B/zh
Publication of CN112018071A publication Critical patent/CN112018071A/zh
Application granted granted Critical
Publication of CN112018071B publication Critical patent/CN112018071B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明公开了一种多功能TSV结构及其制备方法。该多功能TSV结构包括通过绝缘介质进行隔离的高密度电容器和TSV互连结构，TSV互连结构不仅充当芯片之间垂直互连的导电通道，同时还作为电容器的基底。由于TSV结构具有高深宽比，所以具有较大的比表面积，从而在TSV结构内部制备电容器可以获得较高的电容密度，这有利于电容器作为滤波、旁路、震荡以及能量存储应用器件。

Description

一种多功能TSV结构及其制备方法
技术领域
本发明涉及集成电路封装领域，具体涉及一种多功能TSV结构及其制备方法。
背景技术
随着集成电路工艺技术的高速发展，微电子封装技术逐渐成为制约半导体技术发展的主要因素。为了实现电子封装的高密度化，获得更优越的性能和更低的总体成本，技术人员研究出一系列先进的封装技术。其中三维封装技术具有良好的电学性能以及较高的可靠性，同时能实现较高的封装密度，被广泛应用于各种高速电路以及小型化系统中。硅通孔(TSV)技术是三维集成电路中堆叠芯片实现互连的一种新技术，通过在硅圆片上制作出许多垂直互连TSV结构来实现不同芯片之间的电互连。TSV技术能够使芯片在三维方向堆叠的密度最大、芯片之间的互连线最短、外形尺寸最小，并且大大改善芯片速度和低功耗的性能，是目前电子封装技术中最引人注目的一种技术。
然而目前所制备的TSV结构，其功能局限在作为上下芯片之间的互连通道，并没有其它的功能。由于TSV结构具有较大的深宽比，所以具有较大的比表面积，这是制备高密度电容的良好基底。作为集成电路中一种重要的无源器件，电容器可以作为滤波电容、旁路电容、耦合电容或者能量存储电容，这些电容都需要高电容密度。
发明内容
为了解决上述问题，本发明公开一种多功能TSV结构，包括：硅衬底；贯通硅衬底的TSV；高密度电容器，由硅衬底、绝缘介质和顶部金属电极构成，其中，绝缘介质覆盖TSV的上表面和侧壁，顶部金属电极覆盖绝缘介质表面；第一隔离介质和第二隔离介质，其中，第一隔离介质覆盖顶部金属电极表面；第二隔离介质覆盖硅衬底、绝缘介质、顶部金属电极以及第一隔离介质的下表面；其中，所述第一隔离介质在一侧形成第一开口，使部分所述顶部金属电极露出，所述绝缘介质、顶部金属电极和所述第一隔离介质在另一侧形成第二开口，使部分硅衬底露出；
TSV互连结构，包括铜扩散阻挡层、铜籽晶层以及铜金属层，用于垂直互连上下芯片，其中，铜扩散阻挡层形成在所述TSV的侧壁；铜籽晶层覆盖所述铜扩散阻挡层表面；铜金属层覆盖铜扩散阻挡层表面，并完全填充TSV；
高密度电容器的顶部金属接触，包括粘附层、第二籽晶层和金属接触凸点，形成在所述第一开口处，与所述顶部金属电极相接触；
高密度电容器的底部金属接触，包括粘附层、第二籽晶层和金属接触凸点，形成在所述第二开口处，与所述硅衬底相接触；
TSV互连结构的顶部金属接触，包括粘附层、籽晶层和金属接触凸点，覆盖TSV互连结构的上表面；
TSV互连结构的底部金属接触，包括粘附层、籽晶层和金属接触凸点，覆盖覆盖TSV互连结构的下表面。
本发明的多功能TSV结构中，优选为，所述绝缘介质Al2O3、ZrO2、TiO2、HfO2、La2O3、HfZrO、HfAlO、HfTiO中的至少一种。
本发明的多功能TSV结构中，优选为，所述顶部金属电极是TaN、TiN、WN、MoN、Ni和Ru的至少一种。
本发明的多功能TSV结构中，优选为，所述第一隔离介质、所述第二隔离介质是SiO2、Si3N4、SiON、SiCOH、SiCOFH中的至少一种。
本发明的多功能TSV结构中，优选为，所述铜扩散阻挡层为TiN、TaN、ZrN、TiWN、MnSiO3中的至少一种。
本发明还公开一种多功能TSV结构制备方法，包括以下步骤：
在硅衬底上光刻、刻蚀形成硅盲孔；
在所述硅盲孔表面沉积绝缘介质和顶部金属电极，其中，所述硅衬底、所述绝缘介质和所述顶部金属电极构成高密度电容器，所述硅衬底作为高密度电容器的底部电极；
在顶部金属电极表面依次形成第一隔离介质、铜扩散阻挡层、铜籽晶层和铜金属层，化学机械抛光去除顶部铜金属层、铜籽晶层和铜扩散阻挡层，使之与第一隔离介质齐平，其中，铜扩散阻挡层、铜籽晶层和铜金属层构成TSV互连结构；
形成高密度电容器的顶部金属接触、底部金属接触以及TSV互连结构的顶部金属接触，其中，所述高密度电容器的顶部金属接触与所述顶部金属电极相接触，所述高密度电容器的底部金属接触与所述衬底相接触，所述TSV互连结构的顶部金属接触覆盖TSV互连结构的上表面；
减薄硅衬底，去除部分所述绝缘介质、部分所述顶部金属电极、部分所述第一隔离介质、部分所述铜扩散阻挡层、部分所述铜籽晶层、部分所述铜金属层，直至获得所需厚度的硅衬底，且所述硅盲孔上下贯通形成TSV；
在TSV互连结构的下表面形成第二隔离介质，并进行光刻、刻蚀，使第二隔离介质只覆盖除TSV互连结构下表面外的其它区域；
形成TSV互连结构的底部金属接触，使之覆盖TSV互连结构的下表面。
本发明的多功能TSV结构制备方法中，优选为，形成高密度电容器的顶部金属接触、底部金属接触以及TSV互连结构的顶部金属接触的步骤具体包括：
采用光刻和刻蚀工艺去除一侧部分第一隔离介质，从而露出顶部金属电极；
采用光刻和刻蚀工艺去除另一侧部分第一隔离介质、顶部金属电极和绝缘介质，从而露出硅衬底；
在上述结构的上表面依次沉积粘附层和籽晶层；
在籽晶层表面生长一层Ni薄膜，接着采用光刻和刻蚀工艺形成高密度电容器的顶部、底部金属接触以及TSV互连结构的顶部金属接触的图案；
采用电镀工艺在籽晶层表面电镀金属材料，刻蚀去除Ni薄膜、部分籽晶层和部分粘附层，从而分别形成高密度电容器的顶部金属接触凸点、高密度电容器的底部金属接触凸点以及TSV互连结构的顶部金属接触凸点。
本发明的多功能TSV结构中，优选为，所述绝缘介质是Al2O3、ZrO2、TiO2、HfO2、La2O3、HfZrO、HfAlO、HfTiO中的至少一种。
本发明的多功能TSV结构中，优选为，所述顶部金属电极是TaN、TiN、WN、MoN、Ni和Ru的至少一种。
本发明的多功能TSV结构中，优选为，所述第一隔离介质、所述第二隔离介质是SiO2、Si3N4、SiON、SiCOH、SiCOFH中的至少一种。
本发明具有以下技术效果：1)TSV结构不仅充当芯片之间垂直互连的导电通道，同时还作为电容器的基底。2)由于TSV结构具有高深宽比，所以具有较大的比表面积，从而在TSV结构内部制备电容器可以获得较高的电容密度，这有利于电容器作为滤波、旁路、震荡以及能量存储应用器件。3)高密度电容器与TSV铜互连结构通过绝缘介质进行隔离，相互之间没有影响。
附图说明
图1是本发明的多功能TSV结构的制备方法的流程图。
图2～图11是多功能TSV结构制备方法的各步骤的结构示意图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，应当理解，此处所描述的具体实施例仅用以解释本发明，并不用于限定本发明。所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
在本发明的描述中，需要说明的是，术语“上”、“下”、“垂直”“水平”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性。
此外，在下文中描述了本发明的许多特定的细节，例如器件的结构、材料、尺寸、处理工艺和技术，以便更清楚地理解本发明。但正如本领域的技术人员能够理解的那样，可以不按照这些特定的细节来实现本发明。除非在下文中特别指出，器件中的各个部分可以由本领域的技术人员公知的材料构成，或者可以采用将来开发的具有类似功能的材料。
以下结合附图1-11和实施例对本发明的技术方案做进一步的说明。图1是多功能TSV结构制备方法的流程图，图2-11示出了多功能TSV结构制备方法各步骤的结构示意图。如图1所示，具体制备步骤为：
步骤S1：刻蚀形成硅盲孔并沉积绝缘介质和顶部金属电极。首先，在硅衬底(200)上表面旋涂光刻胶，并通过曝光和显影工艺形成硅盲孔图案；然后以光刻胶为掩膜，通过干法蚀刻，如离子铣蚀刻、等离子蚀刻、反应离子蚀刻、激光烧蚀，或者通过使用蚀刻剂溶液的湿法蚀刻进行图案化，从而在硅衬底(200)上形成硅盲孔，所得结构如图2所示。接着，采用物理气相沉积方法在硅盲孔内部依次沉积一层Al2O3薄膜和一层TiN薄膜，分别作为绝缘介质(201)和顶部金属电极202，所得结构如图3所示。此外，硅衬底(200)、绝缘介质(201)和顶部金属电极202构成高密度电容器。其中，硅衬底(200)作为高密度电容器的底部电极。在本发明中采用Al2O3薄膜作为绝缘介质，TiN薄膜作为顶部金属电极，但是本发明并不限定于此，可以选择Al2O3、ZrO2、TiO2、HfO2、La2O3、HfZrO、HfAlO、HfTiO中的至少一种作为绝缘介质层；可以选择TaN、TiN、WN、MoN、Ni和Ru的至少一种作为顶部金属电极。绝缘介质和顶部金属电极的生长方式可以选择物理气相沉积、化学气相沉积、原子层沉积和脉冲激光沉积中的至少一种。
步骤S2：在顶部金属电极表面依次形成第一隔离介质、铜扩散阻挡层、铜籽晶层和铜金属层。首先，采用化学沉积工艺在顶部金属电极202表面沉积一层SiO2薄膜作为第一隔离介质203；然后，采用物理气相沉积工艺在第一隔离介质203表面依次沉积一层TaN薄膜和一层金属Co薄膜，分别作为铜扩散阻挡层204和铜籽晶层205；接着在铜籽晶层Co薄膜205表面电镀金属铜材料作为铜金属层206。其中，铜金属层206完全填充硅盲孔内部间隙，所得结构如图4所示。此外，铜扩散阻挡层204、铜籽晶层205和铜金属层206构成TSV互连结构，用于垂直互连上下芯片。在本发明中采用SiO2薄膜作为第一隔离介质、TaN薄膜作为铜扩散阻挡层、金属Co作为铜籽晶层，但是本发明不限定于此，可以选择SiO2、Si3N4、SiON、SiCOH、SiCOFH中的至少一种作为第一隔离介质；可以选择可以选择TiN、TaN、ZrN、TiWN、MnSiO3中的至少一种作为铜扩散阻挡层；可以选择Cu、Ru、Co、RuCo、CuRu、CuCo中的至少一种作为铜籽晶层。
步骤S3：形成高密度电容器的顶部、底部金属接触以及TSV互连结构的顶部金属接触。首先，采用化学机械抛光的方法去除顶部铜金属层206、铜籽晶层205和铜扩散阻挡层204，使得铜金属层206与第一隔离介质203齐平，所得结构如图5所示。然后，采用光刻和刻蚀工艺去除左侧部分第一隔离介质203，从而露出顶部金属电极202；接着，采用光刻和刻蚀工艺去除右侧部分第一隔离介质203、顶部金属电极202和绝缘介质201，从而露出硅衬底200，所得结构如图6所示。随后，采用物理气相沉积工艺在上述结构的上表面依次沉积一层Ti薄膜和一层Cu薄膜，分别作为粘附层207和籽晶层208，所得结构如图7所示。进一步，采用物理气相沉积工艺在籽晶层Cu薄膜208表面生长一层Ni薄膜209；接着，采用光刻和刻蚀工艺形成高密度电容器的顶部金属接触、底部金属接触以及TSV互连结构的顶部金属接触的图案，所得结构如图8所示。进一步，采用电镀工艺在籽晶层Cu薄膜208表面电镀CuSn材料；随后通过干法蚀刻，如离子铣蚀刻、等离子蚀刻、反应离子蚀刻、激光烧蚀，或者通过使用蚀刻剂溶液的湿法蚀刻去除Ni薄膜209、部分籽晶层208和部分粘附层207，从而分别形成高密度电容器的顶部金属接触凸点210、高密度电容器的底部金属接触凸点211以及TSV互连结构的顶部金属接触凸点212，所得结构如图9所示。在本发明中采用Ti薄膜作为粘附层，金属Cu薄膜作为籽晶层，但是本发明不限定于此，可以选择Ti、Ta中的至少一种作为粘附层；可以选择Cu、Ru、Co、RuCo、CuRu、CuCo中的至少一种作为籽晶层。粘附层和籽晶层的制备方法也可以选择化学气相沉积、电子束蒸发、脉冲激光沉积等工艺。
步骤S4：减薄硅衬底形成贯通硅衬底的TSV结构并形成TSV互连结构的底部金属接触。首先，采用机械磨削加化学机械抛光的方法去除底部部分硅衬底200、部分绝缘介质(201)、部分顶部金属电极202、部分第一隔离介质203、部分铜扩散阻挡层204、部分铜籽晶层205、部分铜金属层206，直至获得所需厚度的硅衬底，而且硅盲孔上下贯通形成TSV，所得结构如图10所示。然后，采用化学气相沉积工艺在TSV结构的下表面沉积一层Si3N4薄膜作为第二隔离介质213。然后，光刻、刻蚀第二隔离介质213，使第二隔离介质213只覆盖除了TSV互连结构底部的其它区域，即铜扩散阻挡层204、铜籽晶层205以及铜金属层206。最后，采用与形成TSV互连结构的顶部金属接触相同的工艺，在裸露的TSV互连结构底部依次沉积Ti薄膜和Cu薄膜，以及电镀CuSn材料，分别作为粘附层214、籽晶层215和金属接触凸点216，所得结构如图11所示。在本发明中采用Si3N4薄膜作为第二隔离介质，Ti薄膜作为粘附层，金属Cu薄膜作为籽晶层，但是本发明不限定于此，可以选择SiO2、Si3N4、SiON、SiCOH、SiCOFH中的至少一种作为第二隔离介质；可以选择Ti、Ta中的至少一种作为粘附层；可以选择Cu、Ru、Co、RuCo、CuRu、CuCo中的至少一种作为籽晶层。粘附层和籽晶层的制备方法也可以选择化学气相沉积、电子束蒸发、脉冲激光沉积等工艺。
图11是本发明的多功能TSV结构的示意图。如图11所示，多功能TSV结构包括：
硅衬底200；
贯通硅衬底200的TSV；
高密度电容器，由硅衬底200、绝缘介质201和顶部金属电极202构成，其中，绝缘介质201覆盖TSV的上表面和侧壁，顶部金属电极202覆盖绝缘介质201表面；
第一隔离介质203和第二隔离介质213，其中，第一隔离介质203覆盖顶部金属电极202表面；第二隔离介质213覆盖硅衬底200、绝缘介质201、顶部金属电极202以及第一隔离介质203的下表面；其中，所述第一隔离介质203在一侧形成第一开口，使部分所述顶部金属电极202露出，所述绝缘介质201、顶部金属电极202和所述第一隔离介质203在另一侧形成第二开口，使部分硅衬底200露出；
TSV互连结构，由铜扩散阻挡层204、铜籽晶层205以及铜金属层206构成，用于垂直互连上下芯片，其中，铜扩散阻挡层204形成在所述TSV的侧壁；铜籽晶层205覆盖所述铜扩散阻挡层204表面；铜金属层206覆盖铜扩散阻挡层204表面，并完全填充TSV；
高密度电容器的顶部金属接触，包括粘附层207、第二籽晶层208和金属接触凸点210，形成在所述第一开口处，与所述顶部金属电极202相接触；
高密度电容器的底部金属接触，包括粘附层207、第二籽晶层208和金属接触凸点211，形成在所述第二开口处，与所述硅衬底200相接触；
TSV互连结构的顶部金属接触，包括粘附层207、籽晶层208和金属接触凸点212，覆盖铜扩散阻挡层204、铜籽晶层205以及铜金属层206上表面；
TSV互连结构的底部金属接触，包括粘附层214、籽晶层215和金属接触凸点216，覆盖铜扩散阻挡层204、铜籽晶层205以及铜金属层206下表面的。
优选地，绝缘介质是Al2O3、ZrO2、TiO2、HfO2、La2O3、HfZrO、HfAlO、HfTiO中的至少一种。顶部金属电极是TaN、TiN、WN、MoN、Ni和Ru的至少一种。第一隔离介质、第二隔离介质是SiO2、Si3N4、SiON、SiCOH、SiCOFH中的至少一种。铜扩散阻挡层为TiN、TaN、ZrN、TiWN、MnSiO3中的至少一种。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。

Claims (10)

1.一种多功能TSV结构，其特征在于，
包括：
硅衬底(200)；
贯通硅衬底(200)的TSV；
高密度电容器，由硅衬底(200)、绝缘介质(201)和顶部金属电极(202)构成，其中，所述绝缘介质(201)覆盖所述TSV的上表面和侧壁，所述顶部金属电极(202)覆盖所述绝缘介质(201)表面；
第一隔离介质(203)和第二隔离介质(213)，其中，所述第一隔离介质(203)覆盖所述顶部金属电极(202)表面；所述第二隔离介质(213)覆盖所述硅衬底(200)、所述绝缘介质(201)、所述顶部金属电极(202)以及所述第一隔离介质(203)的下表面；其中，所述第一隔离介质(203)在一侧形成第一开口，使部分所述顶部金属电极(202)露出，所述绝缘介质(201)、所述顶部金属电极(202)和所述第一隔离介质(203)在另一侧形成第二开口，使部分所述硅衬底(200)露出；
TSV互连结构，包括铜扩散阻挡层(204)、铜籽晶层(205)以及铜金属层(206)，用于垂直互连上下芯片，其中，所述铜扩散阻挡层(204)形成在所述TSV的侧壁；所述铜籽晶层(205)覆盖所述铜扩散阻挡层(204)表面；所述铜金属层(206)覆盖所述铜扩散阻挡层(204)表面，并完全填充所述TSV；
高密度电容器的顶部金属接触，包括粘附层(207)、第二籽晶层(208)和金属接触凸点(210)，形成在所述第一开口处，与所述顶部金属电极(202)相接触；
高密度电容器的底部金属接触，包括粘附层(207)、第二籽晶层(208)和金属接触凸点(211)，形成在所述第二开口处，与所述硅衬底(200)相接触；
TSV互连结构的顶部金属接触，包括粘附层(207)、籽晶层(208)和金属接触凸点(212)，覆盖所述TSV互连结构的上表面；
TSV互连结构的底部金属接触，包括粘附层(214)、籽晶层(215)和金属接触凸点(216)，覆盖所述TSV互连结构的下表面。
2.根据权利要求1所述的多功能TSV结构，其特征在于，
所述绝缘介质是Al2O3、ZrO2、TiO2、HfO2、La2O3、HfZrO、HfAlO、HfTiO中的至少一种。
3.根据权利要求1所述的多功能TSV结构，其特征在于，
所述顶部金属电极是TaN、TiN、WN、MoN、Ni和Ru的至少一种。
4.根据权利要求1所述的多功能TSV结构，其特征在于，
所述第一隔离介质、所述第二隔离介质是SiO2、Si3N4、SiON、SiCOH、SiCOFH中的至少一种。
5.根据权利要求1所述的多功能TSV结构，其特征在于，
所述铜扩散阻挡层为TiN、TaN、ZrN、TiWN、MnSiO3中的至少一种。
6.一种多功能TSV结构制备方法，其特征在于，
包括以下步骤：
在硅衬底(200)上光刻、刻蚀形成硅盲孔；
在所述硅盲孔表面沉积绝缘介质(201)和顶部金属电极(202)，其中，所述硅衬底(200)、所述绝缘介质(201)和所述顶部金属电极(202)构成高密度电容器，所述硅衬底(200)作为高密度电容器的底部电极；
在所述顶部金属电极(202)表面依次形成第一隔离介质(203)、铜扩散阻挡层(204)、铜籽晶层(205)和铜金属层(206)，化学机械抛光去除所述顶部铜金属层(206)、所述铜籽晶层(205)和所述铜扩散阻挡层(204)，使之与所述第一隔离介质(203)齐平，其中，所述铜扩散阻挡层(204)、所述铜籽晶层(205)和所述铜金属层(206)构成TSV互连结构；
形成高密度电容器的顶部金属接触、底部金属接触以及TSV互连结构的顶部金属接触，其中，所述高密度电容器的顶部金属接触与所述顶部金属电极(202)相接触，所述高密度电容器的底部金属接触与所述衬底(200)相接触，所述TSV互连结构的顶部金属接触覆盖所述TSV互连结构的上表面；
减薄硅衬底，去除部分所述绝缘介质(201)、部分所述顶部金属电极(202)、部分所述第一隔离介质(203)、部分所述铜扩散阻挡层(204)、部分所述铜籽晶层(205)、部分所述铜金属层(206)，直至获得所需厚度的硅衬底，且所述硅盲孔上下贯通形成TSV；
在TSV互连结构的下表面形成第二隔离介质(213)，并进行光刻、刻蚀，使第二隔离介质(213)只覆盖除TSV互连结构下表面外的其它区域；
形成TSV互连结构的底部金属接触，使之覆盖所述TSV互连结构的下表面。
7.根据权利要求6所述的多功能TSV结构制备方法，其特征在于，
形成高密度电容器的顶部金属接触、底部金属接触以及TSV互连结构的顶部金属接触的步骤具体包括：
采用光刻和刻蚀工艺去除一侧部分第一隔离介质(203)，从而露出顶部金属电极(202)；
采用光刻和刻蚀工艺去除另一侧部分第一隔离介质(203)、顶部金属电极(202)和绝缘介质(201)，从而露出硅衬底(200)；
在上述结构的上表面依次沉积粘附层(207)和籽晶层(208)；
在籽晶层(208)表面生长一层Ni薄膜(209)，接着采用光刻和刻蚀工艺形成高密度电容器的顶部、底部金属接触以及TSV互连结构的顶部金属接触的图案；
采用电镀工艺在籽晶层(208)表面电镀金属材料，刻蚀去除Ni薄膜(209)、部分籽晶层(208)和部分粘附层(207)，从而分别形成高密度电容器的顶部金属接触凸点(210)、高密度电容器的底部金属接触凸点(211)以及TSV互连结构的顶部金属接触凸点(212)。
8.根据权利要求6所述的多功能TSV结构制备方法，其特征在于，
所述绝缘介质是Al2O3、ZrO2、TiO2、HfO2、La2O3、HfZrO、HfAlO、HfTiO中的至少一种。
9.根据权利要求6所述的多功能TSV结构，其特征在于，
所述顶部金属电极是TaN、TiN、WN、MoN、Ni和Ru的至少一种。
10.根据权利要求6所述的多功能TSV结构，其特征在于，
所述第一隔离介质、所述第二隔离介质是SiO2、Si3N4、SiON、SiCOH、SiCOFH中的至少一种。
CN202010754764.5A 2020-07-31 2020-07-31 一种多功能tsv结构及其制备方法 Active CN112018071B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010754764.5A CN112018071B (zh) 2020-07-31 2020-07-31 一种多功能tsv结构及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010754764.5A CN112018071B (zh) 2020-07-31 2020-07-31 一种多功能tsv结构及其制备方法

Publications (2)

Publication Number Publication Date
CN112018071A CN112018071A (zh) 2020-12-01
CN112018071B true CN112018071B (zh) 2022-04-12

Family

ID=73499093

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010754764.5A Active CN112018071B (zh) 2020-07-31 2020-07-31 一种多功能tsv结构及其制备方法

Country Status (1)

Country Link
CN (1) CN112018071B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114566478B (zh) * 2022-04-28 2022-08-05 武汉大学 一种低热应力、高电性能的同轴双环tsv结构及制备方法
CN118471932B (zh) * 2024-07-09 2024-10-01 武汉新芯集成电路股份有限公司 半导体器件及其制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008282884A (ja) * 2007-05-08 2008-11-20 Matsushita Electric Ind Co Ltd 半導体装置及び半導体装置の容量形成方法
CN102683318A (zh) * 2012-05-25 2012-09-19 无锡纳能科技有限公司 硅电容器内部多层电极连接结构及连接方法
CN103367312A (zh) * 2011-12-27 2013-10-23 马克西姆综合产品公司 具有集成在其中的沟槽电容器结构的半导体装置
CN104409442A (zh) * 2014-11-28 2015-03-11 中国科学院上海微系统与信息技术研究所 一种深槽结构电容及其制造方法
CN108389847A (zh) * 2018-05-09 2018-08-10 宁波大学 一种基于同轴硅通孔阵列的三维电容器及其制作方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008282884A (ja) * 2007-05-08 2008-11-20 Matsushita Electric Ind Co Ltd 半導体装置及び半導体装置の容量形成方法
CN103367312A (zh) * 2011-12-27 2013-10-23 马克西姆综合产品公司 具有集成在其中的沟槽电容器结构的半导体装置
CN102683318A (zh) * 2012-05-25 2012-09-19 无锡纳能科技有限公司 硅电容器内部多层电极连接结构及连接方法
CN104409442A (zh) * 2014-11-28 2015-03-11 中国科学院上海微系统与信息技术研究所 一种深槽结构电容及其制造方法
CN108389847A (zh) * 2018-05-09 2018-08-10 宁波大学 一种基于同轴硅通孔阵列的三维电容器及其制作方法

Also Published As

Publication number Publication date
CN112018071A (zh) 2020-12-01

Similar Documents

Publication Publication Date Title
CN111769097B (zh) 一种用于三维互连的硅通孔结构及其制造方法
CN101091243B (zh) 单掩模通孔的方法和装置
US20090212438A1 (en) Integrated circuit device comprising conductive vias and method of making the same
CN111769095B (zh) 基于高功能密度硅通孔结构的三维电容电感及制备方法
CN112018070B (zh) 一种纳米电容三维集成结构及其制备方法
CN112018071B (zh) 一种多功能tsv结构及其制备方法
KR20010006086A (ko) 집적 회로의 커패시터
US7470969B2 (en) Semiconductor device and fabrication method thereof
WO2022000433A1 (zh) 一种用于三维封装的soi有源转接板及其制备方法
CN112151496B (zh) 一种内嵌电感的tsv结构及其制备方法
CN112466842B (zh) 一种多功能tsv结构及其制备方法
US6284619B1 (en) Integration scheme for multilevel metallization structures
CN111769077B (zh) 一种用于三维集成电路封装的硅通孔结构及其制造方法
CN111769075B (zh) 一种用于系统级封装的tsv无源转接板及其制造方法
CN113035797B (zh) 封装结构及其制造方法
CN112466841B (zh) 一种内嵌电容器的tsv结构及其制备方法
JP2022075547A (ja) 集積回路構造体および集積回路構造体を製造する方法（ｍｉｍキャパシタ構造体）
CN112466840B (zh) 一种tsv结构及其制备方法
CN112466839B (zh) 一种锗硅-硅通孔结构及其制备方法
US12125749B2 (en) Semiconductor structure and method for forming same
CN112435984B (zh) 半导体衬底、制备方法以及电子元器件
US20230025859A1 (en) Semiconductor structure and method for forming same
CN113035809B (zh) 硅通孔结构、封装结构及其制造方法
CN113035810B (zh) 硅通孔结构、封装结构及其制造方法
CN114864490A (zh) 一种三维集成的滤波器制备方法及其结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant