CN108389847A - 一种基于同轴硅通孔阵列的三维电容器及其制作方法 - Google Patents

一种基于同轴硅通孔阵列的三维电容器及其制作方法 Download PDF

Info

Publication number
CN108389847A
CN108389847A CN201810437750.3A CN201810437750A CN108389847A CN 108389847 A CN108389847 A CN 108389847A CN 201810437750 A CN201810437750 A CN 201810437750A CN 108389847 A CN108389847 A CN 108389847A
Authority
CN
China
Prior art keywords
metal
silicon
medium layer
layer
coaxial
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810437750.3A
Other languages
English (en)
Other versions
CN108389847B (zh
Inventor
钱利波
何锡涛
励达
桑吉飞
叶益迭
夏桦康
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ningbo University
Original Assignee
Ningbo University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ningbo University filed Critical Ningbo University
Priority to CN201810437750.3A priority Critical patent/CN108389847B/zh
Publication of CN108389847A publication Critical patent/CN108389847A/zh
Application granted granted Critical
Publication of CN108389847B publication Critical patent/CN108389847B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7687—Thin films associated with contacts of capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开了一种基于同轴硅通孔阵列的三维电容器，包括片上冗余的多个同轴硅通孔，同轴硅通孔阵列由N×N个同轴硅通孔以方块阵列形式构成，每个同轴硅通孔包括自内而外依次同轴设置的硅芯、金属内芯、Al2O3介质层、金属外芯和二氧化硅绝缘层，每个同轴硅通孔以表面覆盖有金属内芯的硅芯作为内芯，相对于全金属填充的传统同轴硅通孔，该结构大幅减少了金属内芯的电镀时间，且其金属内芯和金属外芯采用一次电镀工艺形成，简化了整个同轴硅通孔的制备工艺流程，极大降低了整个同轴硅通孔的制备时间和成本，从而提高了三维电容器的制作效率，该三维电容器的电容密度高、电镀时间短、制作成本低，其等效电容密度约为700pF/mm2。

Description

一种基于同轴硅通孔阵列的三维电容器及其制作方法
技术领域
本发明涉及微电子器件技术领域，具体是一种基于同轴硅通孔阵列的三维电容器及其制作方法。
背景技术
电容器是电子学三大基本无源器件之一，广泛应用于现代通信系统的各类电路模块，其主要的工作原理是以电场能的形式储存能量，实现旁路、去耦、滤波、补偿等作用。随着现代通信系统的迅速发展，人们对大电容值的集成电容器的需求日益迫切。
硅通孔（Through Silicon Via, TSV）是三维集成电路的重要组成单元，它实现了层间芯片的垂直互连通信，大幅缩短片上互连线长，降低互连时延。传统TSV主要通过在硅衬底内部刻蚀通孔，之后沉积二氧化硅隔离介质与电镀填充铜芯形成。此类硅通孔制备简单，但TSV-TSV的孔间电磁干扰严重，且由硅衬底产生的信号损耗非常显著。为解决TSV的信号完整性问题，业界引入了同轴硅通孔技术（Coaxial TSV, C-TSV）。类似于同轴电缆，C-TSV由金属内芯与金属外芯两部分构成，并通过在金属内外层间填充绝缘介质实现电隔离。由于金属内芯与接地的金属外芯实现了一个封闭的电磁结构，因此C-TSV具有非常出众的信号传输特性与抗干扰能力。但已有C-TSV制备工艺复杂（S. Adamshick, et al.,Feasibility of coaxial through silicon via 3D integration, ElectronicsLetters, vol. 49, no. 16, pp.1028-1030, Aug. 2013.），涉及金属外芯电镀、金属内芯电镀等多道电镀工艺，且需要较长的电镀时间以充分电镀填充金属内芯。此外，在C-TSV的生产制备过程中，为了提高C-TSV的良率，三维集成电路的工艺厂家提出了最小通孔密度规则，即C-TSV数目在一定范围内要求大于某一个数。为了满足这一设计规则，经常需要插入大量冗余的C-TSV。这些冗余C-TSV并未用于片内信号传输，但造成片上面积的开销。
鉴于现有技术的不足，同时考虑到C-TSV本身具有典型的平板电容器结构特性，而单个C-TSV电容器的容值较低，本发明提出一种基于同轴硅通孔阵列的三维电容器及其制作方法，将众多的冗余C-TSV以阵列形式连接，形成一个实用的高容值三维电容器，其金属外芯相当于平板电容器负极，金属内芯相当于平板电容器正极。
发明内容
本发明所要解决的技术问题是，针对现有技术的不足，提供一种基于同轴硅通孔阵列的三维电容器及其制作方法，该三维电容器包括片上冗余的多个同轴硅通孔，每个同轴硅通孔包括自内而外依次同轴设置的硅芯、金属内芯、Al2O3介质层、金属外芯和二氧化硅绝缘层，每个同轴硅通孔以表面覆盖有金属内芯的硅芯作为内芯，相对于传统全金属填充的同轴硅通孔结构，该结构无需采用耗时的铜填充技术，大幅减少了内芯的电镀步骤和电镀时间，且其金属内芯和金属外芯采用一次电镀工艺形成，简化了整个同轴硅通孔的制备工艺流程，极大降低了整个同轴硅通孔的制备时间和成本，从而提高了三维电容器的制作效率。由于同轴硅通孔的金属外芯接地，同轴硅通孔可以作为片上电容器，用于片上电路的旁路、去耦、滤波、补偿，但单个同轴硅通孔电容的容值普遍较低，因此本发明采用了同轴硅通孔阵列结构，进一步提高整个三维电容器的容值。
本发明解决上述技术问题所采用的技术方案为：一种基于同轴硅通孔阵列的三维电容器，包括硅衬底和贯通硅衬底上下表面设置的同轴硅通孔阵列，所述的同轴硅通孔阵列由N×N个同轴硅通孔以方块阵列形式构成；每个所述的同轴硅通孔包括自内而外依次同轴设置的硅芯、金属内芯、Al2O3介质层、金属外芯和二氧化硅绝缘层；所述的N×N个同轴硅通孔的金属内芯的上端分别经第一金属互连线并行连接，所述的N×N个同轴硅通孔的金属内芯的下端分别经第二金属互连线并行连接，所述的第一金属互连线和所述的第二金属互连线为三维电容器的输入电极；所述的N×N个同轴硅通孔的金属外芯的上端分别经第三金属互连线并行连接，所述的N×N个同轴硅通孔的金属外芯的下端分别经第四金属互连线并行连接，所述的第三金属互连线和所述的第四金属互连线为三维电容器的输出电极，该输出电极接地；所述的第一金属互连线和所述的第三金属互连线埋设在第一绝缘介质层内，所述的第一绝缘介质层设置于所述的硅衬底的上表面，所述的第二金属互连线和所述的第四金属互连线埋设在第二绝缘介质层内，所述的第二绝缘介质层设置于所述的硅衬底的下表面。
作为优选，所述的第一金属互连线设置在所述的第三金属互连线的上方，所述的第一金属互连线的下端连接有多根并行的第一金属接触线，每根所述的第一金属接触线的下端与一个所述的同轴硅通孔的金属内芯的上端连接，所述的第三金属互连线的下端连接有多根并行的第二金属接触线，每根所述的第二金属接触线的下端与一个所述的同轴硅通孔的金属外芯的上端连接；所述的第二金属互连线设置在所述的第四金属互连线的下方，所述的第二金属互连线的上端连接有多根并行的第三金属接触线，每根所述的第三金属接触线的上端与一个所述的同轴硅通孔的金属内芯的下端连接，所述的第四金属互连线的上端连接有多根并行的第四金属接触线，每根所述的第四金属接触线的上端与一个所述的同轴硅通孔的金属外芯的下端连接。
作为优选，所述的第一绝缘介质层包括自上而下依次设置的第一二氧化硅介质层、第一隔离介质层和第一玻璃介质层，所述的第二绝缘介质层包括自下而上依次设置的第二二氧化硅介质层、第二隔离介质层和第二玻璃介质层。
进一步地，所述的第一隔离介质层和所述的第二隔离介质层均由第一二氧化硅层、玻璃纤维层和第二二氧化硅层构成，所述的第一玻璃介质层为硼硅酸盐玻璃介质层、磷硅酸盐玻璃介质层和硼磷硅酸盐玻璃介质层中的任一种。
作为优选，所述的第一金属互连线、所述的第二金属互连线、所述的第三金属互连线和所述的第四金属互连线均为铜。
上述基于同轴硅通孔阵列的三维电容器的制作方法，包括以下步骤：
（1）准备一硅衬底，采用离子反应刻蚀的方法在硅衬底上刻蚀N×N个上部开口的环形的硅盲孔，在每个硅盲孔的中心保留一段硅衬底材料作为硅芯，该N×N个硅盲孔构成方块阵列；
（2）采用化学气相沉积的方法在每个硅盲孔的内表面沉积二氧化硅，形成二氧化硅绝缘层；
（3）采用电镀的方法在每个硅盲孔内硅芯的外表面和二氧化硅绝缘层的表面同时电镀金属，以在硅芯的外表面形成的镀层作为金属内芯，该金属内芯将硅芯完全包裹，以在二氧化硅绝缘层的表面形成的镀层作为金属外芯；
（4）采用化学气相沉积的方法在每个硅盲孔内的金属内芯和金属外芯之间的环形间隙内沉积三氧化二铝，形成Al2O3介质层，该Al2O3介质层填满金属内芯和金属外芯之间的环形间隙；
（5）对硅衬底与N×N个硅盲孔的上表面进行化学机械抛光，直至硅衬底的上表面与N×N个硅盲孔的上表面平齐；
（6）采用化学气相沉积的方法在硅衬底的上表面先后分三次沉积形成第一绝缘介质层，其中，第一次沉积后，先利用光刻技术在第一次沉积得到的第一绝缘介质上采用离子反应刻蚀的方法刻蚀出与N×N个硅盲孔内的金属外芯一一对应的N×N个第三金属接触孔，再采用电镀的方法在第一次沉积得到的第一绝缘介质的表面和第三金属接触孔内电镀金属，形成第三金属互连线；第二次沉积后，先利用光刻技术在第一次和第二次沉积得到的第一绝缘介质上采用离子反应刻蚀的方法刻蚀出与N×N个硅盲孔内的金属内芯一一对应的N×N个第一金属接触孔，再采用电镀的方法在第二次沉积得到的第一绝缘介质的表面和第一金属接触孔内电镀金属，形成第一金属互连线；第三次沉积后，形成完整的第一绝缘介质层，对该第一绝缘介质层的表面进行化学机械抛光；
（7）对硅衬底的下部进行减薄，直至露出硅盲孔，再对硅衬底与N×N个硅盲孔的下表面进行化学机械抛光，直至硅衬底的下表面与N×N个硅盲孔的下表面平齐；
（8）采用化学气相沉积的方法在硅衬底的下表面先后分三次沉积形成第二绝缘介质层，其中，第一次沉积后，先利用光刻技术在第一次沉积得到的第二绝缘介质上采用离子反应刻蚀的方法刻蚀出与N×N个硅盲孔内的金属外芯一一对应的N×N个第四金属接触孔，再采用电镀的方法在第一次沉积得到的第二绝缘介质的表面和第四金属接触孔内电镀金属，形成第四金属互连线；第二次沉积后，先利用光刻技术在第一次和第二次沉积得到的第二绝缘介质上采用离子反应刻蚀的方法刻蚀出与N×N个硅盲孔内的金属内芯一一对应的N×N个第二金属接触孔，再采用电镀的方法在第二次沉积得到的第二绝缘介质的表面和第二金属接触孔内电镀金属，形成第二金属互连线；第三次沉积后，形成完整的第二绝缘介质层，对该第二绝缘介质层的表面进行化学机械抛光，即得到基于同轴硅通孔阵列的三维电容器。
作为优选，步骤（6）中，采用化学气相沉积的方法在硅衬底的上表面先后分三次沉积形成第一绝缘介质层，其中，第一次沉积在硅衬底的上表面形成第一玻璃介质层，形成第一玻璃介质层后，先利用光刻技术在第一玻璃介质层上刻蚀出N×N个第三金属接触孔，再采用电镀的方法在第一玻璃介质层的表面和第三金属接触孔内电镀金属，形成第三金属互连线；第二次沉积在第一玻璃介质层的表面形成第一隔离介质层，形成第一隔离介质层后，先利用光刻技术在第一隔离介质层上刻蚀出N×N个第一金属接触孔，再采用电镀的方法在第一隔离介质层的表面和第一金属接触孔内电镀金属，形成第一金属互连线；第三次沉积在第一隔离介质层的表面形成第一二氧化硅介质层，对该第一二氧化硅介质层的表面进行化学机械抛光；步骤（8）中，采用化学气相沉积的方法在硅衬底的下表面先后分三次沉积形成第二绝缘介质层，其中，第一次沉积在硅衬底的下表面形成第二玻璃介质层，形成第二玻璃介质层后，先利用光刻技术在第二玻璃介质层上刻蚀出N×N个第四金属接触孔，再采用电镀的方法在第二玻璃介质层的表面和第四金属接触孔内电镀金属，形成第四金属互连线；第二次沉积在第二玻璃介质层的表面形成第二隔离介质层，形成第二隔离介质层后，先利用光刻技术在第二隔离介质层上刻蚀出N×N个第二金属接触孔，再采用电镀的方法在第二隔离介质层的表面和第二金属接触孔内电镀金属，形成第二金属互连线；第三次沉积在第二隔离介质层的表面形成第二二氧化硅介质层，对该第二二氧化硅介质层的表面进行化学机械抛光，即得到基于同轴硅通孔阵列的三维电容器。
进一步地，所述的第一隔离介质层和所述的第二隔离介质层均由第一二氧化硅层、玻璃纤维层和第二二氧化硅层构成，所述的第一玻璃介质层为硼硅酸盐玻璃介质层、磷硅酸盐玻璃介质层和硼磷硅酸盐玻璃介质层中的任一种；沉积形成第一玻璃介质层或第二玻璃介质层时，在硅衬底上先后沉积形成第一二氧化硅层、玻璃纤维层和第二二氧化硅层，即得到第一玻璃介质层或第二玻璃介质层。
作为优选，所述的第一金属互连线、所述的第二金属互连线、所述的第三金属互连线和所述的第四金属互连线均为铜。
作为优选，步骤（1）、（6）、（8）中采用SF6气体进行刻蚀，以C4F8气体进行侧壁钝化保护，刻蚀和钝化交替进行，刻蚀阶段的射频功率为25～30W、感应耦合等离子体功率为700～800W，钝化阶段的射频功率为10～15W、SF6气体流量为4～6标准毫升/分钟、C4F8气体流量为95～105标准毫升/分钟；步骤（2）、（4）、（6）、（8）中的化学气相沉积采用等离子体增强化学气相沉积，利用射频诱导的方法产生大面积辉光冷等离子体进行介质沉积，射频功率为300W，氩气流量为5标准毫升/分钟，氧气流量为15标准毫升/分钟；步骤（3）、（6）、（8）中的电镀采用直流精密电源，加载的电流密度为0.2安培/平方英尺，电解液采用甲基磺酸铜溶液，该电解液中添加的加速剂与抑制剂的浓度比率为1.5:9，其中加速剂为聚二硫二丙烷磺酸钠，抑制剂为聚乙二醇。
与现有技术相比，本发明的优点在于：
（1）本发明公开的三维电容器具有电容密度高、电镀时间短与制作成本低的优点，其等效电容密度约为700pF/mm2；该三维电容器包括片上冗余的多个同轴硅通孔，每个同轴硅通孔包括自内而外依次同轴设置的硅芯、金属内芯、Al2O3介质层、金属外芯和二氧化硅绝缘层，每个同轴硅通孔以表面覆盖有金属内芯的硅芯作为内芯，由于金属电镀厚度与电镀时间直接相关，本结构仅需在硅芯表面电镀一层薄金属覆盖层作为金属内芯，该金属内芯即可与金属外芯形成一个平行板电容器；相对于全金属填充的传统同轴硅通孔，该结构大幅减少了金属内芯的电镀时间，且其金属内芯和金属外芯采用一次电镀工艺形成，简化了整个同轴硅通孔的制备工艺流程，极大降低了整个同轴硅通孔的制备时间和成本，从而提高了三维电容器的制作效率。
（2）由于同轴硅通孔的金属外芯接地，其表面覆盖有金属内芯的硅芯可与金属外芯构成平板电容器，从而同轴硅通孔可以作为片上电容器，用于片上电路的旁路、去耦、滤波、补偿，但单个同轴硅通孔电容的容值普遍较低，因此本发明采用了同轴硅通孔阵列结构，进一步提高整个三维电容器的容值。
附图说明
图1为实施例中三维电容器的结构示意图；
图2为实施例1的三维电容器的电容值与频率的关系特性曲线图。
具体实施方式
以下结合附图实施例对本发明作进一步详细描述。
实施例1的基于同轴硅通孔阵列的三维电容器，如图1所示，包括硅衬底1和贯通硅衬底1上下表面设置的同轴硅通孔阵列，同轴硅通孔阵列由4×4个同轴硅通孔2以方块阵列形式构成；每个同轴硅通孔2包括自内而外依次同轴设置的硅芯21、金属内芯22、Al2O3介质层23、金属外芯24和二氧化硅绝缘层25；4×4个同轴硅通孔2的金属内芯22的上端分别经第一金属互连线3并行连接，4×4个同轴硅通孔2的金属内芯22的下端分别经第二金属互连线4并行连接，第一金属互连线3和第二金属互连线4为三维电容器的输入电极；4×4个同轴硅通孔2的金属外芯24的上端分别经第三金属互连线5并行连接，4×4个同轴硅通孔2的金属外芯24的下端分别经第四金属互连线6并行连接，第三金属互连线5和第四金属互连线6为三维电容器的输出电极，该输出电极接地；第一金属互连线3和第三金属互连线5埋设在第一绝缘介质层7内，第一绝缘介质层7设置于硅衬底1的上表面，第二金属互连线4和第四金属互连线6埋设在第二绝缘介质层8内，第二绝缘介质层8设置于硅衬底1的下表面。
实施例1中，第一金属互连线3设置在第三金属互连线5的上方，第一金属互连线3的下端连接有多根并行的第一金属接触线（Metal contact）31，每根第一金属接触线31的下端与一个同轴硅通孔2的金属内芯22的上端连接，第三金属互连线5的下端连接有多根并行的第二金属接触线（Metal contact）51，每根第二金属接触线51的下端与一个同轴硅通孔2的金属外芯24的上端连接；第二金属互连线4设置在第四金属互连线6的下方，第二金属互连线4的上端连接有多根并行的第三金属接触线（Metal contact）41，每根第三金属接触线41的上端与一个同轴硅通孔2的金属内芯22的下端连接，第四金属互连线6的上端连接有多根并行的第四金属接触线（Metal contact）61，每根第四金属接触线61的上端与一个同轴硅通孔2的金属外芯24的下端连接。
实施例1中，第一绝缘介质层7包括自上而下依次设置的第一二氧化硅介质层71、第一隔离介质层72和第一玻璃介质层73，第二绝缘介质层8包括自下而上依次设置的第二二氧化硅介质层81、第二隔离介质层82和第二玻璃介质层83。
上述基于同轴硅通孔阵列的三维电容器的制作方法，包括以下步骤：
（1）准备一硅衬底1，采用离子反应刻蚀的方法在硅衬底1上刻蚀4×4个上部开口的环形的硅盲孔，在每个硅盲孔的中心保留一段硅衬底材料作为硅芯21，该4×4个硅盲孔构成方块阵列，本实施例中，硅盲孔的高度为300μm、直径为62.2μm、孔间距为67μm，硅芯21的直径为40μm；
（2）采用化学气相沉积的方法在每个硅盲孔的内表面沉积二氧化硅，形成单边厚度为0.1μm的二氧化硅绝缘层25；
（3）采用电镀的方法在每个硅盲孔内硅芯21的外表面和二氧化硅绝缘层25的表面同时电镀金属，以在硅芯21的外表面形成的镀层作为金属内芯22，该金属内芯22将硅芯21完全包裹，以在二氧化硅绝缘层25的表面形成的镀层作为金属外芯24，本实施例中，金属内芯22和金属外芯24的单边厚度均为5μm；
（4）采用化学气相沉积的方法在每个硅盲孔内的金属内芯22和金属外芯24之间的环形间隙内沉积三氧化二铝，形成厚度为1μm的Al2O3介质层23，该Al2O3介质层23填满金属内芯22和金属外芯24之间的环形间隙；
（5）对硅衬底1与4×4个硅盲孔的上表面进行化学机械抛光，直至硅衬底1的上表面与4×4个硅盲孔的上表面平齐；
（6）采用化学气相沉积的方法在硅衬底1的上表面先后分三次沉积形成第一绝缘介质层7，其中，第一次沉积在硅衬底1的上表面形成厚度为1μm的第一玻璃介质层73，形成第一玻璃介质层73后，先利用光刻技术在第一玻璃介质层73上采用离子反应刻蚀的方法刻蚀出4×4个第三金属接触孔52，再采用电镀的方法在第一玻璃介质层73的表面和第三金属接触孔52内电镀金属，形成厚度为0.65μm、宽度为0.35μm的第三金属互连线5；第二次沉积在第一玻璃介质层73的表面形成厚度为0.65μm、宽度为0.35μm的第一隔离介质层72，形成第一隔离介质层72后，先利用光刻技术在第一隔离介质层72上采用离子反应刻蚀的方法刻蚀出4×4个第一金属接触孔32，再采用电镀的方法在第一隔离介质层72的表面和第一金属接触孔32内电镀金属，形成厚度为0.65μm、宽度为0.35μm的第一金属互连线3；第三次沉积在第一隔离介质层72的表面形成厚度为10μm的第一二氧化硅介质层71，对该第一二氧化硅介质层71的表面进行化学机械抛光；
（7）对硅衬底1的下部进行减薄，直至露出硅盲孔，再对硅衬底1与4×4个硅盲孔的下表面进行化学机械抛光，直至硅衬底1的下表面与4×4个硅盲孔的下表面平齐，同轴硅通孔2的高度为200μm；
（8）采用化学气相沉积的方法在硅衬底1的下表面先后分三次沉积形成第二绝缘介质层8，其中，第一次沉积在硅衬底1的下表面形成厚度为1μm的第二玻璃介质层83，形成第二玻璃介质层83后，先利用光刻技术在第二玻璃介质层83上采用离子反应刻蚀的方法刻蚀出4×4个第四金属接触孔62，再采用电镀的方法在第二玻璃介质层83的表面和第四金属接触孔62内电镀金属，形成厚度为0.65μm、宽度为0.35μm的第四金属互连线6；第二次沉积在第二玻璃介质层83的表面形成厚度为0.65μm的第二隔离介质层82，形成第二隔离介质层82后，先利用光刻技术在第二隔离介质层82上采用离子反应刻蚀的方法刻蚀出4×4个第二金属接触孔42，再采用电镀的方法在第二隔离介质层82的表面和第二金属接触孔42内电镀金属，形成厚度为0.65μm、宽度为0.35μm的第二金属互连线4；第三次沉积在第二隔离介质层82的表面形成厚度为10μm的第二二氧化硅介质层81，对该第二二氧化硅介质层81的表面进行化学机械抛光，即得到基于同轴硅通孔阵列的三维电容器。
实施例1中，第一隔离介质层72和第二隔离介质层82均由第一二氧化硅层、玻璃纤维层和第二二氧化硅层（图中均未示出）构成，第一玻璃介质层73为硼磷硅酸盐玻璃介质层；沉积形成第一玻璃介质层73或第二玻璃介质层83时，在硅衬底1上先后沉积形成第一二氧化硅层、玻璃纤维层和第二二氧化硅层，即得到第一玻璃介质层73或第二玻璃介质层83。
实施例1中，第一金属互连线3、第二金属互连线4、第三金属互连线5和第四金属互连线6均为铜。
实施例1中，步骤（1）、（6）、（8）中采用SF6气体进行刻蚀，以C4F8气体进行侧壁钝化保护，刻蚀和钝化交替进行，刻蚀阶段的射频功率为25～30W、感应耦合等离子体功率为700～800W，钝化阶段的射频功率为10～15W、SF6气体流量为4～6标准毫升/分钟、C4F8气体流量为95～105标准毫升/分钟；步骤（2）、（4）、（6）、（8）中的化学气相沉积采用等离子体增强化学气相沉积，利用射频诱导的方法产生大面积辉光冷等离子体进行介质沉积，射频功率为300W，氩气流量为5标准毫升/分钟，氧气流量为15标准毫升/分钟；步骤（3）、（6）、（8）中的电镀采用直流精密电源，加载的电流密度为0.2安培/平方英尺，电解液采用甲基磺酸铜溶液，该电解液中添加的加速剂与抑制剂的浓度比率为1.5:9，其中加速剂为聚二硫二丙烷磺酸钠，抑制剂为聚乙二醇。
实施例1的三维电容器的电容值与频率的关系特性曲线如图2所示，在10GHz的工作频率下，电容器容值约为 48.5pF。实施例1的三维电容器的占据面积为263×263μm2，换算得到的等效电容密度为700pF/mm2。
实施例2的基于同轴硅通孔阵列的三维电容器，与实施例1的三维电容器的结构和制作方法基本相同，不同之处在于，实施例2中，硅盲孔的高度为100μm、直径为19μm、孔间距为14μm，硅芯21的直径为10μm，金属内芯22和金属外芯24的单边厚度均为2μm，Al2O3介质层23的厚度为0.4μm，二氧化硅绝缘层25仍为0.1μm；该尺寸结构适用于制备芯片级C-TSV。

Claims (10)

1.一种基于同轴硅通孔阵列的三维电容器，其特征在于包括硅衬底和贯通硅衬底上下表面设置的同轴硅通孔阵列，所述的同轴硅通孔阵列由N×N个同轴硅通孔以方块阵列形式构成；每个所述的同轴硅通孔包括自内而外依次同轴设置的硅芯、金属内芯、Al2O3介质层、金属外芯和二氧化硅绝缘层；所述的N×N个同轴硅通孔的金属内芯的上端分别经第一金属互连线并行连接，所述的N×N个同轴硅通孔的金属内芯的下端分别经第二金属互连线并行连接，所述的第一金属互连线和所述的第二金属互连线为三维电容器的输入电极；所述的N×N个同轴硅通孔的金属外芯的上端分别经第三金属互连线并行连接，所述的N×N个同轴硅通孔的金属外芯的下端分别经第四金属互连线并行连接，所述的第三金属互连线和所述的第四金属互连线为三维电容器的输出电极，该输出电极接地；所述的第一金属互连线和所述的第三金属互连线埋设在第一绝缘介质层内，所述的第一绝缘介质层设置于所述的硅衬底的上表面，所述的第二金属互连线和所述的第四金属互连线埋设在第二绝缘介质层内，所述的第二绝缘介质层设置于所述的硅衬底的下表面。
2.根据权利要求1所述的一种基于同轴硅通孔阵列的三维电容器，其特征在于所述的第一金属互连线设置在所述的第三金属互连线的上方，所述的第一金属互连线的下端连接有多根并行的第一金属接触线，每根所述的第一金属接触线的下端与一个所述的同轴硅通孔的金属内芯的上端连接，所述的第三金属互连线的下端连接有多根并行的第二金属接触线，每根所述的第二金属接触线的下端与一个所述的同轴硅通孔的金属外芯的上端连接；所述的第二金属互连线设置在所述的第四金属互连线的下方，所述的第二金属互连线的上端连接有多根并行的第三金属接触线，每根所述的第三金属接触线的上端与一个所述的同轴硅通孔的金属内芯的下端连接，所述的第四金属互连线的上端连接有多根并行的第四金属接触线，每根所述的第四金属接触线的上端与一个所述的同轴硅通孔的金属外芯的下端连接。
3.根据权利要求1所述的一种基于同轴硅通孔阵列的三维电容器，其特征在于所述的第一绝缘介质层包括自上而下依次设置的第一二氧化硅介质层、第一隔离介质层和第一玻璃介质层，所述的第二绝缘介质层包括自下而上依次设置的第二二氧化硅介质层、第二隔离介质层和第二玻璃介质层。
4.根据权利要求3所述的一种基于同轴硅通孔阵列的三维电容器，其特征在于所述的第一隔离介质层和所述的第二隔离介质层均由第一二氧化硅层、玻璃纤维层和第二二氧化硅层构成，所述的第一玻璃介质层为硼硅酸盐玻璃介质层、磷硅酸盐玻璃介质层和硼磷硅酸盐玻璃介质层中的任一种。
5.根据权利要求1所述的一种基于同轴硅通孔阵列的三维电容器，其特征在于所述的第一金属互连线、所述的第二金属互连线、所述的第三金属互连线和所述的第四金属互连线均为铜。
6.权利要求1-2中任一项所述的基于同轴硅通孔阵列的三维电容器的制作方法，其特征在于，包括以下步骤：
（1）准备一硅衬底，采用离子反应刻蚀的方法在硅衬底上刻蚀N×N个上部开口的环形的硅盲孔，在每个硅盲孔的中心保留一段硅衬底材料作为硅芯，该N×N个硅盲孔构成方块阵列；
（2）采用化学气相沉积的方法在每个硅盲孔的内表面沉积二氧化硅，形成二氧化硅绝缘层；
（3）采用电镀的方法在每个硅盲孔内硅芯的外表面和二氧化硅绝缘层的表面同时电镀金属，以在硅芯的外表面形成的镀层作为金属内芯，该金属内芯将硅芯完全包裹，以在二氧化硅绝缘层的表面形成的镀层作为金属外芯；
（4）采用化学气相沉积的方法在每个硅盲孔内的金属内芯和金属外芯之间的环形间隙内沉积三氧化二铝，形成Al2O3介质层，该Al2O3介质层填满金属内芯和金属外芯之间的环形间隙；
（5）对硅衬底与N×N个硅盲孔的上表面进行化学机械抛光，直至硅衬底的上表面与N×N个硅盲孔的上表面平齐；
（6）采用化学气相沉积的方法在硅衬底的上表面先后分三次沉积形成第一绝缘介质层，其中，第一次沉积后，先利用光刻技术在第一次沉积得到的第一绝缘介质上采用离子反应刻蚀的方法刻蚀出与N×N个硅盲孔内的金属外芯一一对应的N×N个第三金属接触孔，再采用电镀的方法在第一次沉积得到的第一绝缘介质的表面和第三金属接触孔内电镀金属，形成第三金属互连线；第二次沉积后，先利用光刻技术在第一次和第二次沉积得到的第一绝缘介质上采用离子反应刻蚀的方法刻蚀出与N×N个硅盲孔内的金属内芯一一对应的N×N个第一金属接触孔，再采用电镀的方法在第二次沉积得到的第一绝缘介质的表面和第一金属接触孔内电镀金属，形成第一金属互连线；第三次沉积后，形成完整的第一绝缘介质层，对该第一绝缘介质层的表面进行化学机械抛光；
（7）对硅衬底的下部进行减薄，直至露出硅盲孔，再对硅衬底与N×N个硅盲孔的下表面进行化学机械抛光，直至硅衬底的下表面与N×N个硅盲孔的下表面平齐；
（8）采用化学气相沉积的方法在硅衬底的下表面先后分三次沉积形成第二绝缘介质层，其中，第一次沉积后，先利用光刻技术在第一次沉积得到的第二绝缘介质上采用离子反应刻蚀的方法刻蚀出与N×N个硅盲孔内的金属外芯一一对应的N×N个第四金属接触孔，再采用电镀的方法在第一次沉积得到的第二绝缘介质的表面和第四金属接触孔内电镀金属，形成第四金属互连线；第二次沉积后，先利用光刻技术在第一次和第二次沉积得到的第二绝缘介质上采用离子反应刻蚀的方法刻蚀出与N×N个硅盲孔内的金属内芯一一对应的N×N个第二金属接触孔，再采用电镀的方法在第二次沉积得到的第二绝缘介质的表面和第二金属接触孔内电镀金属，形成第二金属互连线；第三次沉积后，形成完整的第二绝缘介质层，对该第二绝缘介质层的表面进行化学机械抛光，即得到基于同轴硅通孔阵列的三维电容器。
7.根据权利要求6所述的基于同轴硅通孔阵列的三维电容器的制作方法，其特征在于，步骤（6）中，采用化学气相沉积的方法在硅衬底的上表面先后分三次沉积形成第一绝缘介质层，其中，第一次沉积在硅衬底的上表面形成第一玻璃介质层，形成第一玻璃介质层后，先利用光刻技术在第一玻璃介质层上刻蚀出N×N个第三金属接触孔，再采用电镀的方法在第一玻璃介质层的表面和第三金属接触孔内电镀金属，形成第三金属互连线；第二次沉积在第一玻璃介质层的表面形成第一隔离介质层，形成第一隔离介质层后，先利用光刻技术在第一隔离介质层上刻蚀出N×N个第一金属接触孔，再采用电镀的方法在第一隔离介质层的表面和第一金属接触孔内电镀金属，形成第一金属互连线；第三次沉积在第一隔离介质层的表面形成第一二氧化硅介质层，对该第一二氧化硅介质层的表面进行化学机械抛光；步骤（8）中，采用化学气相沉积的方法在硅衬底的下表面先后分三次沉积形成第二绝缘介质层，其中，第一次沉积在硅衬底的下表面形成第二玻璃介质层，形成第二玻璃介质层后，先利用光刻技术在第二玻璃介质层上刻蚀出N×N个第四金属接触孔，再采用电镀的方法在第二玻璃介质层的表面和第四金属接触孔内电镀金属，形成第四金属互连线；第二次沉积在第二玻璃介质层的表面形成第二隔离介质层，形成第二隔离介质层后，先利用光刻技术在第二隔离介质层上刻蚀出N×N个第二金属接触孔，再采用电镀的方法在第二隔离介质层的表面和第二金属接触孔内电镀金属，形成第二金属互连线；第三次沉积在第二隔离介质层的表面形成第二二氧化硅介质层，对该第二二氧化硅介质层的表面进行化学机械抛光，即得到基于同轴硅通孔阵列的三维电容器。
8.根据权利要求7所述的基于同轴硅通孔阵列的三维电容器的制作方法，其特征在于，所述的第一隔离介质层和所述的第二隔离介质层均由第一二氧化硅层、玻璃纤维层和第二二氧化硅层构成，所述的第一玻璃介质层为硼硅酸盐玻璃介质层、磷硅酸盐玻璃介质层和硼磷硅酸盐玻璃介质层中的任一种；沉积形成第一玻璃介质层或第二玻璃介质层时，在硅衬底上先后沉积形成第一二氧化硅层、玻璃纤维层和第二二氧化硅层，即得到第一玻璃介质层或第二玻璃介质层。
9.根据权利要求6所述的基于同轴硅通孔阵列的三维电容器的制作方法，其特征在于，所述的第一金属互连线、所述的第二金属互连线、所述的第三金属互连线和所述的第四金属互连线均为铜。
10.根据权利要求6所述的基于同轴硅通孔阵列的三维电容器的制作方法，其特征在于，步骤（1）、（6）、（8）中采用SF6气体进行刻蚀，以C4F8气体进行侧壁钝化保护，刻蚀和钝化交替进行，刻蚀阶段的射频功率为25～30W、感应耦合等离子体功率为700～800W，钝化阶段的射频功率为10～15W、SF6气体流量为4～6标准毫升/分钟、C4F8气体流量为95～105标准毫升/分钟；步骤（2）、（4）、（6）、（8）中的化学气相沉积采用等离子体增强化学气相沉积，利用射频诱导的方法产生大面积辉光冷等离子体进行介质沉积，射频功率为300W，氩气流量为5标准毫升/分钟，氧气流量为15标准毫升/分钟；步骤（3）、（6）、（8）中的电镀采用直流精密电源，加载的电流密度为0.2安培/平方英尺，电解液采用甲基磺酸铜溶液，该电解液中添加的加速剂与抑制剂的浓度比率为1.5:9，其中加速剂为聚二硫二丙烷磺酸钠，抑制剂为聚乙二醇。
CN201810437750.3A 2018-05-09 2018-05-09 一种基于同轴硅通孔阵列的三维电容器及其制作方法 Active CN108389847B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810437750.3A CN108389847B (zh) 2018-05-09 2018-05-09 一种基于同轴硅通孔阵列的三维电容器及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810437750.3A CN108389847B (zh) 2018-05-09 2018-05-09 一种基于同轴硅通孔阵列的三维电容器及其制作方法

Publications (2)

Publication Number Publication Date
CN108389847A true CN108389847A (zh) 2018-08-10
CN108389847B CN108389847B (zh) 2023-07-21

Family

ID=63071479

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810437750.3A Active CN108389847B (zh) 2018-05-09 2018-05-09 一种基于同轴硅通孔阵列的三维电容器及其制作方法

Country Status (1)

Country Link
CN (1) CN108389847B (zh)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110288888A (zh) * 2019-07-30 2019-09-27 国网上海市电力公司 一种电缆护层接地环流模拟装置及换位箱的改造方法
CN110459528A (zh) * 2019-07-25 2019-11-15 成都嘉纳海威科技有限责任公司 一种新型射频传输结构
CN110556351A (zh) * 2019-09-16 2019-12-10 西安电子科技大学昆山创新研究院 一种基于硅通孔的分支耦合器
WO2020181527A1 (zh) * 2019-03-13 2020-09-17 深圳市汇顶科技股份有限公司 电容器及其制作方法
CN111769808A (zh) * 2020-06-18 2020-10-13 复旦大学 一种基于三维电容电感的低通滤波器及制备方法
CN111834313A (zh) * 2020-07-29 2020-10-27 华进半导体封装先导技术研发中心有限公司 一种有源芯片高密度tsv结构及制作方法
CN112018071A (zh) * 2020-07-31 2020-12-01 复旦大学 一种多功能tsv结构及其制备方法
CN112397444A (zh) * 2020-11-16 2021-02-23 西安电子科技大学 一种低串扰的硅通孔结构及其制作方法
CN112687617A (zh) * 2020-12-24 2021-04-20 中国电子科技集团公司第十三研究所 绝缘子针的制备方法及绝缘子针
CN113206196A (zh) * 2021-04-28 2021-08-03 上海交通大学 基于硅通孔技术的三维mim电容器及其制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105390480A (zh) * 2015-10-23 2016-03-09 西安理工大学 基于硅通孔阵列的三维高值集成电容器及其制作方法
US20160181201A1 (en) * 2014-12-23 2016-06-23 Mediatek Inc. Semiconductor package assembly with through silicon via interconnect
CN107402593A (zh) * 2017-08-10 2017-11-28 宁波大学 一种基于硅通孔阵列的无片外电容ldo电路
CN107768346A (zh) * 2017-11-17 2018-03-06 杭州电子科技大学 一种运用垂直螺旋式硅通孔电感的新型超紧凑无源谐振器
CN208127200U (zh) * 2018-05-09 2018-11-20 宁波大学 一种基于同轴硅通孔阵列的三维电容器

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160181201A1 (en) * 2014-12-23 2016-06-23 Mediatek Inc. Semiconductor package assembly with through silicon via interconnect
CN105390480A (zh) * 2015-10-23 2016-03-09 西安理工大学 基于硅通孔阵列的三维高值集成电容器及其制作方法
CN107402593A (zh) * 2017-08-10 2017-11-28 宁波大学 一种基于硅通孔阵列的无片外电容ldo电路
CN107768346A (zh) * 2017-11-17 2018-03-06 杭州电子科技大学 一种运用垂直螺旋式硅通孔电感的新型超紧凑无源谐振器
CN208127200U (zh) * 2018-05-09 2018-11-20 宁波大学 一种基于同轴硅通孔阵列的三维电容器

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11276750B2 (en) 2019-03-13 2022-03-15 Shenzhen GOODIX Technology Co., Ltd. Capacitor and method for fabricating the same
WO2020181527A1 (zh) * 2019-03-13 2020-09-17 深圳市汇顶科技股份有限公司 电容器及其制作方法
CN110459528A (zh) * 2019-07-25 2019-11-15 成都嘉纳海威科技有限责任公司 一种新型射频传输结构
CN110288888A (zh) * 2019-07-30 2019-09-27 国网上海市电力公司 一种电缆护层接地环流模拟装置及换位箱的改造方法
CN110288888B (zh) * 2019-07-30 2024-01-30 国网上海市电力公司 一种电缆护层接地环流模拟装置及换位箱的改造方法
CN110556351A (zh) * 2019-09-16 2019-12-10 西安电子科技大学昆山创新研究院 一种基于硅通孔的分支耦合器
CN111769808A (zh) * 2020-06-18 2020-10-13 复旦大学 一种基于三维电容电感的低通滤波器及制备方法
CN111834313A (zh) * 2020-07-29 2020-10-27 华进半导体封装先导技术研发中心有限公司 一种有源芯片高密度tsv结构及制作方法
CN112018071A (zh) * 2020-07-31 2020-12-01 复旦大学 一种多功能tsv结构及其制备方法
CN112018071B (zh) * 2020-07-31 2022-04-12 复旦大学 一种多功能tsv结构及其制备方法
CN112397444A (zh) * 2020-11-16 2021-02-23 西安电子科技大学 一种低串扰的硅通孔结构及其制作方法
CN112687617A (zh) * 2020-12-24 2021-04-20 中国电子科技集团公司第十三研究所 绝缘子针的制备方法及绝缘子针
CN112687617B (zh) * 2020-12-24 2022-07-22 中国电子科技集团公司第十三研究所 绝缘子针的制备方法及绝缘子针
CN113206196A (zh) * 2021-04-28 2021-08-03 上海交通大学 基于硅通孔技术的三维mim电容器及其制备方法

Also Published As

Publication number Publication date
CN108389847B (zh) 2023-07-21

Similar Documents

Publication Publication Date Title
CN108389847A (zh) 一种基于同轴硅通孔阵列的三维电容器及其制作方法
WO2016091222A1 (zh) 玻璃基板上埋入无源元件的圆片级制造方法
CN112864026B (zh) 激光结合hf湿刻蚀加工tgv通孔的工艺
CN102103979B (zh) 一种制作利用硅通孔构成的三维硅基无源电路的方法
CN101179037A (zh) 高深宽比三维垂直互连及三维集成电路的实现方法
CN101638212A (zh) 微机电系统圆片级真空封装导线互连结构及其制造方法
CN102082114A (zh) 双大马士革结构的形成方法
KR20140086375A (ko) 글라스 기반 프로브 카드용 스페이스 트랜스포머의 제조방법 및 이에 의해 제조된 글라스 기반 프로브 카드용 스페이스 트랜스포머
CN104952789A (zh) 一种含高深宽比tsv的转接板的制作方法
CN109928359B (zh) 微结构封装方法及封装器件
CN105470225A (zh) 基于穿硅电容的三维容性耦合互连结构的制作方法
CN108511327A (zh) 一种无需临时键合的超薄硅转接板的制作方法
CN109461699A (zh) 一种同轴tsv结构转接板及其制作方法
CN105390480B (zh) 基于硅通孔阵列的三维高值集成电容器及其制作方法
CN208127200U (zh) 一种基于同轴硅通孔阵列的三维电容器
CN103474365A (zh) 一种半导体封装方法
CN111968953A (zh) 硅通孔结构及其制备方法
CN112599491A (zh) 基于低热应力硅通孔的硅基板
CN107871673B (zh) 一种厚介质层薄膜多层封装基板制作方法
CN116130413A (zh) 基于改进硅通孔技术的多层芯片三维堆叠封装方法
CN111029699A (zh) 微带传输装置及制备方法
CN102496579B (zh) 一种在转接板上实现电绝缘的方法
CN102956543B (zh) 一种硅通孔的制作方法
CN112397444A (zh) 一种低串扰的硅通孔结构及其制作方法
CN210575940U (zh) 一种新型射频传输结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant