CN105390480A - 基于硅通孔阵列的三维高值集成电容器及其制作方法 - Google Patents

基于硅通孔阵列的三维高值集成电容器及其制作方法 Download PDF

Info

Publication number
CN105390480A
CN105390480A CN201510697588.5A CN201510697588A CN105390480A CN 105390480 A CN105390480 A CN 105390480A CN 201510697588 A CN201510697588 A CN 201510697588A CN 105390480 A CN105390480 A CN 105390480A
Authority
CN
China
Prior art keywords
silicon via
metal
interconnecting wires
via metal
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510697588.5A
Other languages
English (en)
Other versions
CN105390480B (zh
Inventor
王凤娟
余宁梅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xian University of Technology
Original Assignee
Xian University of Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xian University of Technology filed Critical Xian University of Technology
Priority to CN201510697588.5A priority Critical patent/CN105390480B/zh
Publication of CN105390480A publication Critical patent/CN105390480A/zh
Application granted granted Critical
Publication of CN105390480B publication Critical patent/CN105390480B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/642—Capacitive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)

Abstract

本发明公开了基于硅通孔阵列的三维高值集成电容器，包括半导体衬底，贯通半导体衬底的上下表面设置有若干个通孔，在通孔的内侧表面上设置有绝缘层，在通孔的绝缘层内填充有硅通孔金属；在半导体衬底的上表面设置有顶层介质，在半导体衬底的下表面设置有底层介质；硅通孔金属分为两组，其中第一组硅通孔金属相互连接构成电极一，第二组硅通孔金属相互连接构成电极二；电极一、电极二中的一个为电容器的正极，另一个为电容器的负极。本发明还公开了该基于硅通孔阵列的三维高值集成电容器的制作方法。本发明利用硅通孔金属和硅衬底之间的寄生电容，大幅度提高了集成电容器的容值，解决现有技术中二维结构的平板电容的容值小的问题。

Description

基于硅通孔阵列的三维高值集成电容器及其制作方法
技术领域
本发明属于微电子器件技术领域，具体涉及一种基于硅通孔阵列的三维高值集成电容器，本发明还涉及该种电容器的制作方法。
背景技术
电容器是三大无源器件之一，是现代通信系统中各类电路的重要组成部分，广泛应用于模拟、模数混合、射频和微波集成电路中，可用来实现过滤、补偿等功能。传统集成电容器通过将一层介质加在导体之间实现，例如，在硅衬底上沉积的多晶硅层可作为电容器极板，在该极板之间的氧化物层作为介电物质。此外，还可以使用集成电路的金属互连层来构成电容器。这些电容器都是二维结构的平板电容构成，其电容值非常小，随着现代通信系统的迅速发展，人们对大电容值的集成电容器的需求日益迫切。硅通孔是一种穿透硅衬底的三维金属结构，采用硅通孔技术可以实现垂直方向的三维集成，大幅提高了电路的集成度，提高了电路系统的质量和性能，近年来得到了较大发展，工艺技术也日渐成熟，为集成电容器的设计和制造提供了新的方法。
发明内容
本发明的目的是提供一种基于硅通孔阵列的三维高值集成电容器，大幅度提高集成电容器的容值，解决现有技术中二维结构的平板电容的容值小的问题。
本发明的另一目的是提供上述电容器的制作方法。
本发明所采用的技术方案是：
基于硅通孔阵列的三维高值集成电容器，包括半导体衬底，贯通半导体衬底的上下表面设置有若干个通孔，在通孔的内侧表面上设置有绝缘层，在通孔的绝缘层内填充有硅通孔金属；在半导体衬底的上表面设置有顶层介质，在半导体衬底的下表面设置有底层介质；硅通孔金属分为两组，其中第一组硅通孔金属相互连接构成电极一，第二组硅通孔金属相互连接构成电极二；电极一、电极二中的一个为电容器的正极，另一个为电容器的负极。
本发明的特点还在于：
第一组硅通孔金属在半导体衬底的下表面通过金属互连线c相互连接、并且在在半导体衬底的上表面通过金属互连线a相互连接；第二组硅通孔金属在半导体衬底的下表面通过金属互连线d相互连接、并且在在半导体衬底的上表面通过金属互连线b相互连接；金属互连线c及金属互连线d设置在底层介质内，金属互连线a及金属互连线b设置在顶层介质内；金属互连线a的一端从顶层介质中穿出作为电极一的引出线；金属互连线b的一端从顶层介质中穿出作为电极二的引出线。
硅通孔金属在半导体衬底的表面排列成一个方块矩阵，当方块矩阵的行数与列数为奇数时，第一组硅通孔金属包括位于方块矩阵对角线上的硅通孔金属、以及位于与对角线平行且相互间隔设置的45°线上的硅通孔金属、以及位于另外两个顶点处的硅通孔金属，其余的硅通孔金属组成第二组硅通孔金属；当方块矩阵的行数与列数为偶数时，第一组硅通孔金属包括位于方块矩阵对角线上的硅通孔金属以及位于与对角线平行且相互间隔设置的45°线上的硅通孔金属，其余的硅通孔金属组成第二组硅通孔金属。
半导体衬底为硅衬底；硅通孔金属为铜或铝中的一种；顶层介质及底层介质为二氧化硅层、氮化硅层、氮氧化硅层中的一种；绝缘层为二氧化硅层、氮化硅层、氮氧化硅层中的一种；金属互连线a、金属互连线b、金属互连线c及金属互连线d同为铜导线或者铝导线中的一种。
半导体衬底将绝缘层完全包裹；绝缘层将硅通孔金属完全包裹。
本发明的另一个技术方案是：
基于硅通孔阵列的三维高值集成电容器的制作方法，具体按照以下步骤实施：
步骤1、在半导体衬底上通过反应离子的方式刻蚀若干个贯通半导体衬底上下表面的通孔；
步骤2、在步骤1通孔的内表面通过化学气相淀积法制备绝缘层；
步骤3、在步骤2制备有绝缘层的通孔内部通过物理气相淀积法制备硅通孔金属，直至硅通孔金属将通孔完全填充为止，硅通孔金属分为两组；
步骤4、对半导体衬底和硅通孔金属的上、下表面进行减薄，然后再对半导体衬底和硅通孔金属的上、下表面进行化学机械抛光，直到半导体衬底和硅通孔金属的上、下表面平整为止；
步骤5、在半导体衬底和硅通孔金属的上表面通过化学气相淀积法制备顶层介质并对顶层介质的上表面进行化学机械抛光；
步骤6、在步骤5制备的顶层介质内制作金属互连线a及金属互连线b，使第一组硅通孔金属通过金属互连线a相互连接形成电极一，并且金属互连线a的一端从顶层介质中穿出作为电极一的引出线；使第二组硅通孔金属通过金属互连线b相互连接形成电极二，并且金属互连线b的一端从顶层介质中穿出作为电极二的引出线；电极一、电极二中的一个为电容器的正极，另一个为电容器的负极；最后再对顶层介质的上表面进行化学机械抛光；
步骤7、在半导体衬底和硅通孔金属的下表面通过高密度等离子体化学气相淀积法制备底层介质并对底层介质的下表面进行化学机械抛光；
步骤8、在步骤7制备的底层介质内制作金属互连线c及金属互连线d，使第一组硅通孔金属通过金属互连线c相互连接，并且使第二组硅通孔金属通过金属互连线d相互连接，最后再对底层介质的下表面进行化学机械抛光；即完成该基于硅通孔阵列的三维高值集成电容器的制作。
本发明另一个技术方案的特点还在于：
步骤3中所述的硅通孔金属在半导体衬底的表面排列成一个方块矩阵，两组硅通孔金属分别为：当方块矩阵的行数与列数为奇数时，第一组硅通孔金属包括位于方块矩阵对角线上的硅通孔金属、以及位于与对角线平行且相互间隔设置的45°线上的硅通孔金属、以及位于另外两个顶点处的硅通孔金属，其余的硅通孔金属组成第二组硅通孔金属；当方块矩阵的行数与列数为偶数时，第一组硅通孔金属包括位于方块矩阵对角线上的硅通孔金属以及位于与对角线平行且相互间隔设置的45°线上的硅通孔金属，其余的硅通孔金属组成第二组硅通孔金属。
步骤1中刻蚀所采用的反应气体为氟化物或氯化物气体，反应气体压强为15～30帕斯卡，反应气体流量为10～40毫升/分钟，射频功率范围是200～350瓦，刻蚀温度为150℃；步骤2中所述的化学气相淀积法的淀积温度为300～400℃，射频功率为400～550瓦，反应气体流速为200～300毫升/分钟，等离子体压强为60～133帕斯卡，所制备的绝缘层的厚度为0.1～1微米；步骤5中所述的化学气相淀积法的淀积温度为300～400℃，射频功率为400～550瓦，反应气体流速为200～300毫升/分钟，等离子体压强为60～133帕斯卡；步骤7中所述的高密度等离子体化学气相淀积法的淀积温度为300～400℃，射频功率为400～550瓦，反应气体流速为200～300毫升/分钟，等离子体压强为60～133帕斯卡。
步骤6中及所述步骤8中制作的金属互连线a、金属互连线b、金属互连线c及金属互连线d同为铜导线或者铝导线中的一种；当金属互连线a、金属互连线b、金属互连线c及金属互连线d为铜导线时，采用大马士革工艺制作而成；当金属互连线a、金属互连线b、金属互连线c及金属互连线d为铝导线时，采用铝互连线工艺制作而成。
半导体衬底为硅衬底；硅通孔金属为铜或铝中的一种；顶层介质及底层介质为二氧化硅层、氮化硅层、氮氧化硅层中的一种；绝缘层为二氧化硅层、氮化硅层、氮氧化硅层中的一种；半导体衬底将绝缘层完全包裹；绝缘层将硅通孔金属完全包裹。
本发明的有益效果是：本发明的基于硅通孔阵列的三维高值集成电容器，利用硅通孔金属和硅衬底之间的寄生电容，使硅通孔金属排列组成一个方块阵列，从而使得这个硅通孔金属阵列里，对于不在阵列边上的硅通孔金属，每一个硅通孔金属周围都有四个等距的硅通孔金属，对于在阵列边上但是不在阵列四个角上的硅通孔金属，每一个硅通孔金属周围都有三个等距的硅通孔金属，对于在阵列四个角上的硅通孔金属，每一个硅通孔周围都有两个等距的硅通孔金属。这样就实现了每个硅通孔金属周围都有尽量多的、间距尽可能小的硅通孔金属。并且本发明采用金属互连线以特定的连接方式将硅通孔金属分为两组分别相连，形成电容器的两个电极，大大提高了集成电容器的容值，从而实现了高值集成电容器。本发明的电容器可广泛用于模拟集成电路、模/数混合集成电路和射频/微波电路中。
附图说明
图1为本发明基于硅通孔阵列的三维高值集成电容器的结构示意图；
图2为图1的A-A剖视图；
图3为本发明基于硅通孔阵列的三维高值集成电容器的制作方法的工艺流程图一；
图4为本发明基于硅通孔阵列的三维高值集成电容器的制作方法的工艺流程图二；
图5为本发明基于硅通孔阵列的三维高值集成电容器的制作方法的工艺流程图三；
图6为本发明基于硅通孔阵列的三维高值集成电容器的制作方法的工艺流程图四；
图7为本发明基于硅通孔阵列的三维高值集成电容器的制作方法的工艺流程图五；
图8为本发明基于硅通孔阵列的三维高值集成电容器的制作方法的工艺流程图六；
图9为本发明基于硅通孔阵列的三维高值集成电容器的制作方法的工艺流程图七。
图中，101.顶层介质，102.金属互连线a，103.金属互连线b，201.半导体衬底，202.绝缘层，203.硅通孔金属，301.底层介质，302.金属互连线c，303.金属互连线d。
具体实施方式
下面结合附图与具体实施方式对本发明作进一步详细描述：
基于硅通孔阵列的三维高值集成电容器，如图1、图2所示，包括半导体衬底201，贯通半导体衬底201的上下表面设置有若干个通孔，在通孔的内侧表面上设置有绝缘层202，在通孔的绝缘层202内填充有硅通孔金属203；在半导体衬底201的上表面设置有顶层介质101，在半导体衬底201的下表面设置有底层介质301；硅通孔金属203分为两组，其中第一组硅通孔金属203相互连接构成电极一，第二组硅通孔金属203相互连接构成电极二，电极一、电极二中的一个为电容器的正极，另一个为电容器的负极。硅通孔金属203在半导体衬底201的表面排列成一个方块矩阵，当方块矩阵的行数与列数为奇数时，第一组硅通孔金属203包括位于方块矩阵对角线上的硅通孔金属203、以及位于与对角线平行且相互间隔设置的45°线上的硅通孔金属203、以及位于另外两个顶点处的硅通孔金属203，其余的硅通孔金属203组成第二组硅通孔金属203；当方块矩阵的行数与列数为偶数时，第一组硅通孔金属203包括位于方块矩阵对角线上的硅通孔金属203以及位于与对角线平行且相互间隔设置的45°线上的硅通孔金属203，其余的硅通孔金属203组成第二组硅通孔金属203。第一组硅通孔金属203在半导体衬底201的下表面通过金属互连线c302相互连接、并且在在半导体衬底201的上表面通过金属互连线a102相互连接；第二组硅通孔金属203在半导体衬底201的下表面通过金属互连线d303相互连接、并且在在半导体衬底201的上表面通过金属互连线b103相互连接；金属互连线c302及金属互连线d303设置在底层介质301内，金属互连线a102及金属互连线b103设置在顶层介质101内；金属互连线a102的一端从顶层介质101中穿出作为电极一的引出线；金属互连线b103的一端从顶层介质101中穿出作为电极二的引出线。上述半导体衬底201为硅衬底；硅通孔金属203为铜或铝中的一种；顶层介质101及底层介质301为二氧化硅层、氮化硅层、氮氧化硅层中的一种；绝缘层202为二氧化硅层、氮化硅层、氮氧化硅层中的一种；金属互连线a102、金属互连线b103、金属互连线c302及金属互连线d303同为铜导线或者铝导线中的一种。半导体衬底201将绝缘层202完全包裹；绝缘层202将硅通孔金属203完全包裹。
本发明的基于硅通孔阵列的三维高值集成电容器，利用硅通孔金属和硅衬底之间的寄生电容，使硅通孔金属排列组成一个方块阵列，从而使得这个硅通孔金属阵列里，对于不在阵列边上的硅通孔金属，每一个硅通孔金属周围都有四个等距的硅通孔金属，对于在阵列边上但是不在阵列四个角上的硅通孔金属，每一个硅通孔金属周围都有三个等距的硅通孔金属，对于在阵列四个角上的硅通孔金属，每一个硅通孔周围都有两个等距的硅通孔金属。这样就实现了每个硅通孔金属周围都有尽量多的、间距尽可能小的硅通孔金属。并且本发明采用金属互连线以特定的连接方式将硅通孔金属分为两组分别相连，形成电容器的两个电极，大大提高了集成电容器的容值，从而实现了高值集成电容器。本发明的电容器可广泛用于模拟集成电路、模/数混合集成电路和射频/微波电路中。
该基于硅通孔阵列的三维高值集成电容器的制作方法具体按照以下步骤实施(参见图3～图9)：
步骤1、在半导体衬底201上通过反应离子的方式刻蚀若干个贯通半导体衬底201上下表面的通孔；其中，刻蚀所采用的反应气体为氟化物或氯化物气体，反应气体压强为15～30帕斯卡，反应气体流量为10～40毫升/分钟，射频功率范围是200～350瓦，刻蚀温度为150℃；
步骤2、在步骤1所述通孔的内表面通过化学气相淀积法制备绝缘层202；其中，化学气相淀积法的淀积温度为300～400℃，射频功率为400～550瓦，反应气体流速为200～300毫升/分钟，等离子体压强为60～133帕斯卡，所制备的绝缘层202的厚度为0.1～1微米；
步骤3、在步骤2制备有绝缘层202的通孔内部通过物理气相淀积法制备硅通孔金属203，直至硅通孔金属203将所述通孔完全填充为止，硅通孔金属203分为两组，硅通孔金属203在半导体衬底201的表面排列成一个方块矩阵，两组硅通孔金属203分别为：当方块矩阵的行数与列数为奇数时，第一组硅通孔金属203包括位于方块矩阵对角线上的硅通孔金属203、以及位于与对角线平行且相互间隔设置的45°线上的硅通孔金属203、以及位于另外两个顶点处的硅通孔金属203，其余的硅通孔金属203组成第二组硅通孔金属203；当方块矩阵的行数与列数为偶数时，第一组硅通孔金属203包括位于方块矩阵对角线上的硅通孔金属203以及位于与对角线平行且相互间隔设置的45°线上的硅通孔金属203，其余的硅通孔金属203组成第二组硅通孔金属203；
步骤4、对半导体衬底201和硅通孔金属203的上、下表面进行减薄，然后再对半导体衬底201和硅通孔金属203的上、下表面进行化学机械抛光，直到半导体衬底201和硅通孔金属203的上、下表面平整为止；
步骤5、在半导体衬底201和硅通孔金属203的上表面通过化学气相淀积法制备顶层介质101并对顶层介质101的上表面进行化学机械抛光；其中，化学气相淀积法的淀积温度为300～400℃，射频功率为400～550瓦，反应气体流速为200～300毫升/分钟，等离子体压强为60～133帕斯卡；
步骤6、在步骤5制备的顶层介质101内制作金属互连线a102及金属互连线b103，使第一组硅通孔金属203通过金属互连线a102相互连接形成电极一，并且金属互连线a102的一端从顶层介质101中穿出作为电极一的引出线；使第二组硅通孔金属203通过金属互连线b103相互连接形成电极二，并且金属互连线b103的一端从顶层介质101中穿出作为电极二的引出线；电极一、电极二中的一个为电容器的正极，另一个为电容器的负极；最后再对顶层介质101的上表面进行化学机械抛光；
步骤7、在半导体衬底201和硅通孔金属203的下表面通过高密度等离子体化学气相淀积法制备底层介质301并对底层介质301的下表面进行化学机械抛光；其中，高密度等离子体化学气相淀积法的淀积温度为300～400℃，射频功率为400～550瓦，反应气体流速为200～300毫升/分钟，等离子体压强为60～133帕斯卡。
步骤8、在步骤7制备的底层介质301内制作金属互连线c302及金属互连线d303，使第一组硅通孔金属203通过金属互连线c302相互连接，并且使第二组硅通孔金属203通过金属互连线d303相互连接，最后再对底层介质301的下表面进行化学机械抛光；即完成该基于硅通孔阵列的三维高值集成电容器的制作。
实施例1
步骤1、在半导体衬底201上通过反应离子的方式刻蚀若干个贯通半导体衬底201上下表面的通孔，半导体衬底201的厚度为50微米，通孔的直径为3微米，上述这些通孔在半导体衬底201的表面排列成一个五行五列的方块矩阵；其中，刻蚀所采用的反应气体为氟化物或氯化物气体，反应气体压强为15帕斯卡，反应气体流量为10毫升/分钟，射频功率范围是200瓦，刻蚀温度为150℃；
步骤2、在步骤1所述通孔的内表面通过化学气相淀积法制备绝缘层202；其中，化学气相淀积法的淀积温度为300℃，射频功率为400瓦，反应气体流速为200毫升/分钟，等离子体压强为60帕斯卡，所制备的绝缘层202的厚度为0.1微米；
步骤3、在步骤2制备有绝缘层202的通孔内部通过物理气相淀积法制备硅通孔金属203，直至硅通孔金属203将所述通孔完全填充为止，硅通孔金属203分为两组，两组硅通孔金属203分别为：第一组硅通孔金属203包括位于方块矩阵对角线上的硅通孔金属203、以及位于与对角线平行且相互间隔设置的45°线上的硅通孔金属203、以及位于另外两个顶点处的硅通孔金属203，其余的硅通孔金属203组成第二组硅通孔金属203；
步骤4、对半导体衬底201和硅通孔金属203的上、下表面进行减薄，然后再对半导体衬底201和硅通孔金属203的上、下表面进行化学机械抛光，直到半导体衬底201和硅通孔金属203的上、下表面平整为止；
步骤5、在半导体衬底201和硅通孔金属203的上表面通过化学气相淀积法制备顶层介质101并对顶层介质101的上表面进行化学机械抛光；其中，化学气相淀积法的淀积温度为300℃，射频功率为400瓦，反应气体流速为200毫升/分钟，等离子体压强为60帕斯卡，所制备的顶层介质101的厚度为1微米；
步骤6、在步骤5制备的顶层介质101内制作金属互连线a102及金属互连线b103，使第一组硅通孔金属203通过金属互连线a102相互连接形成电极一，并且金属互连线a102的一端从顶层介质101中穿出作为电极一的引出线；使第二组硅通孔金属203通过金属互连线b103相互连接形成电极二，并且金属互连线b103的一端从顶层介质101中穿出作为电极二的引出线，电极一、电极二中的一个为电容器的正极，另一个为电容器的负极；金属互连线a102及金属互连线b103的宽度略大于通孔的内径，需要将硅通孔金属203全部覆盖住；最后再对顶层介质101的上表面进行化学机械抛光；
步骤7、在半导体衬底201和硅通孔金属203的下表面通过高密度等离子体化学气相淀积法制备底层介质301并对底层介质301的下表面进行化学机械抛光；其中，高密度等离子体化学气相淀积法的淀积温度为300℃，射频功率为400瓦，反应气体流速为200毫升/分钟，等离子体压强为60帕斯卡，所制备的底层介质301的厚度为1微米。
步骤8、在步骤7制备的底层介质301内制作金属互连线c302及金属互连线d303，使第一组硅通孔金属203通过金属互连线c302相互连接，并且使第二组硅通孔金属203通过金属互连线d303相互连接，金属互连线c302及金属互连线d303的宽度略大于通孔的内径，需要将硅通孔金属203全部覆盖住；最后再对底层介质301的下表面进行化学机械抛光；即完成该基于硅通孔阵列的三维高值集成电容器的制作。
实施例2
步骤1、在半导体衬底201上通过反应离子的方式刻蚀若干个贯通半导体衬底201上下表面的通孔，半导体衬底201的厚度为100微米，通孔的直径为6微米，上述这些通孔在半导体衬底201的表面排列成一个六行六列的方块矩阵；其中，刻蚀所采用的反应气体为氟化物或氯化物气体，反应气体压强为20帕斯卡，反应气体流量为25毫升/分钟，射频功率范围是260瓦，刻蚀温度为150℃；
步骤2、在步骤1所述通孔的内表面通过化学气相淀积法制备绝缘层202；其中，化学气相淀积法的淀积温度为350℃，射频功率为500瓦，反应气体流速为250毫升/分钟，等离子体压强为80帕斯卡，所制备的绝缘层202的厚度为0.5微米；
步骤3、在步骤2制备有绝缘层202的通孔内部通过物理气相淀积法制备硅通孔金属203，直至硅通孔金属203将所述通孔完全填充为止，硅通孔金属203分为两组，两组硅通孔金属203分别为：第一组硅通孔金属203包括位于方块矩阵对角线上的硅通孔金属203以及位于与对角线平行且相互间隔设置的45°线上的硅通孔金属203，其余的硅通孔金属203组成第二组硅通孔金属203；
步骤4、对半导体衬底201和硅通孔金属203的上、下表面进行减薄，然后再对半导体衬底201和硅通孔金属203的上、下表面进行化学机械抛光，直到半导体衬底201和硅通孔金属203的上、下表面平整为止；
步骤5、在半导体衬底201和硅通孔金属203的上表面通过化学气相淀积法制备顶层介质101并对顶层介质101的上表面进行化学机械抛光；其中，化学气相淀积法的淀积温度为350℃，射频功率为500瓦，反应气体流速为250毫升/分钟，等离子体压强为80帕斯卡，所制备的顶层介质101的厚度为6微米；
步骤6、在步骤5制备的顶层介质101内制作金属互连线a102及金属互连线b103，使第一组硅通孔金属203通过金属互连线a102相互连接形成电极一，并且金属互连线a102的一端从顶层介质101中穿出作为电极一的引出线；使第二组硅通孔金属203通过金属互连线b103相互连接形成电极二，并且金属互连线b103的一端从顶层介质101中穿出作为电极二的引出线，电极一、电极二中的一个为电容器的正极，另一个为电容器的负极；金属互连线a102及金属互连线b103的宽度略大于通孔的内径，需要将硅通孔金属203全部覆盖住；最后再对顶层介质101的上表面进行化学机械抛光；
步骤7、在半导体衬底201和硅通孔金属203的下表面通过高密度等离子体化学气相淀积法制备底层介质301并对底层介质301的下表面进行化学机械抛光；其中，高密度等离子体化学气相淀积法的淀积温度为350℃，射频功率为500瓦，反应气体流速为250毫升/分钟，等离子体压强为80帕斯卡，所制备的底层介质301的厚度为6微米。
步骤8、在步骤7制备的底层介质301内制作金属互连线c302及金属互连线d303，使第一组硅通孔金属203通过金属互连线c302相互连接，并且使第二组硅通孔金属203通过金属互连线d303相互连接，金属互连线c302及金属互连线d303的宽度略大于通孔的内径，需要将硅通孔金属203全部覆盖住；最后再对底层介质301的下表面进行化学机械抛光；即完成该基于硅通孔阵列的三维高值集成电容器的制作。
实施例3
步骤1、在半导体衬底201上通过反应离子的方式刻蚀若干个贯通半导体衬底201上下表面的通孔，半导体衬底201的厚度为200微米，通孔的直径为10微米，上述这些通孔在半导体衬底201的表面排列成一个七行七列的方块矩阵；其中，刻蚀所采用的反应气体为氟化物或氯化物气体，反应气体压强为30帕斯卡，反应气体流量为40毫升/分钟，射频功率范围是350瓦，刻蚀温度为150℃；
步骤2、在步骤1所述通孔的内表面通过化学气相淀积法制备绝缘层202；其中，化学气相淀积法的淀积温度为400℃，射频功率为550瓦，反应气体流速为300毫升/分钟，等离子体压强为133帕斯卡，所制备的绝缘层202的厚度为1微米；
步骤3、在步骤2制备有绝缘层202的通孔内部通过物理气相淀积法制备硅通孔金属203，直至硅通孔金属203将所述通孔完全填充为止，硅通孔金属203分为两组，两组硅通孔金属203分别为：第一组硅通孔金属203包括位于方块矩阵对角线上的硅通孔金属203、以及位于与对角线平行且相互间隔设置的45°线上的硅通孔金属203、以及位于另外两个顶点处的硅通孔金属203，其余的硅通孔金属203组成第二组硅通孔金属203；
步骤4、对半导体衬底201和硅通孔金属203的上、下表面进行减薄，然后再对半导体衬底201和硅通孔金属203的上、下表面进行化学机械抛光，直到半导体衬底201和硅通孔金属203的上、下表面平整为止；
步骤5、在半导体衬底201和硅通孔金属203的上表面通过化学气相淀积法制备顶层介质101并对顶层介质101的上表面进行化学机械抛光；其中，化学气相淀积法的淀积温度为400℃，射频功率为550瓦，反应气体流速为300毫升/分钟，等离子体压强为133帕斯卡，所制备的顶层介质101的厚度为10微米；
步骤6、在步骤5制备的顶层介质101内制作金属互连线a102及金属互连线b103，使第一组硅通孔金属203通过金属互连线a102相互连接形成电极一，并且金属互连线a102的一端从顶层介质101中穿出作为电极一的引出线；使第二组硅通孔金属203通过金属互连线b103相互连接形成电极二，并且金属互连线b103的一端从顶层介质101中穿出作为电极二的引出线，电极一、电极二中的一个为电容器的正极，另一个为电容器的负极；金属互连线a102及金属互连线b103的宽度略大于通孔的内径，需要将硅通孔金属203全部覆盖住；最后再对顶层介质101的上表面进行化学机械抛光；
步骤7、在半导体衬底201和硅通孔金属203的下表面通过高密度等离子体化学气相淀积法制备底层介质301并对底层介质301的下表面进行化学机械抛光；其中，高密度等离子体化学气相淀积法的淀积温度为400℃，射频功率为550瓦，反应气体流速为300毫升/分钟，等离子体压强为133帕斯卡，所制备的底层介质301的厚度为10微米。
步骤8、在步骤7制备的底层介质301内制作金属互连线c302及金属互连线d303，使第一组硅通孔金属203通过金属互连线c302相互连接，并且使第二组硅通孔金属203通过金属互连线d303相互连接，金属互连线c302及金属互连线d303的宽度略大于通孔的内径，需要将硅通孔金属203全部覆盖住；最后再对底层介质301的下表面进行化学机械抛光；即完成该基于硅通孔阵列的三维高值集成电容器的制作。
上述步骤6中及步骤8中制作的金属互连线a102、金属互连线b103、金属互连线c302及金属互连线d303同为铜导线或者铝导线中的一种；当金属互连线a102、金属互连线b103、金属互连线c302及金属互连线d303为铜导线时，采用大马士革工艺制作而成；当金属互连线a102、金属互连线b103、金属互连线c302及金属互连线d303为铝导线时，采用铝互连线工艺制作而成。半导体衬底201为硅衬底；硅通孔金属203为铜或铝中的一种；顶层介质101及底层介质301为二氧化硅层、氮化硅层、氮氧化硅层中的一种；绝缘层202为二氧化硅层、氮化硅层、氮氧化硅层中的一种；半导体衬底201将绝缘层202完全包裹；绝缘层202将硅通孔金属203完全包裹。

Claims (10)

1.基于硅通孔阵列的三维高值集成电容器，其特征在于，包括半导体衬底(201)，贯通半导体衬底(201)的上下表面设置有若干个通孔，在通孔的内侧表面上设置有绝缘层(202)，在通孔的绝缘层(202)内填充有硅通孔金属(203)；在半导体衬底(201)的上表面设置有顶层介质(101)，在半导体衬底(201)的下表面设置有底层介质(301)；所述的硅通孔金属(203)分为两组，其中第一组硅通孔金属(203)相互连接构成电极一，第二组硅通孔金属(203)相互连接构成电极二；电极一、电极二中的一个为电容器的正极，另一个为电容器的负极。
2.根据权利要求1所述的基于硅通孔阵列的三维高值集成电容器，其特征在于，所述的第一组硅通孔金属(203)在半导体衬底(201)的下表面通过金属互连线c(302)相互连接、并且在在半导体衬底(201)的上表面通过金属互连线a(102)相互连接；所述的第二组硅通孔金属(203)在半导体衬底(201)的下表面通过金属互连线d(303)相互连接、并且在在半导体衬底(201)的上表面通过金属互连线b(103)相互连接；所述的金属互连线c(302)及金属互连线d(303)设置在所述的底层介质(301)内，所述的金属互连线a(102)及金属互连线b(103)设置在所述的顶层介质(101)内；金属互连线a(102)的一端从顶层介质(101)中穿出作为电极一的引出线；金属互连线b(103)的一端从顶层介质(101)中穿出作为电极二的引出线。
3.根据权利要求1或2所述的基于硅通孔阵列的三维高值集成电容器，其特征在于，所述的硅通孔金属(203)在半导体衬底(201)的表面排列成一个方块矩阵，当所述方块矩阵的行数与列数为奇数时，所述的第一组硅通孔金属(203)包括位于所述方块矩阵对角线上的硅通孔金属(203)、以及位于与对角线平行且相互间隔设置的45°线上的硅通孔金属(203)、以及位于另外两个顶点处的硅通孔金属(203)，其余的硅通孔金属(203)组成所述的第二组硅通孔金属(203)；当所述方块矩阵的行数与列数为偶数时，所述的第一组硅通孔金属(203)包括位于所述方块矩阵对角线上的硅通孔金属(203)以及位于与对角线平行且相互间隔设置的45°线上的硅通孔金属(203)，其余的硅通孔金属(203)组成所述的第二组硅通孔金属(203)。
4.根据权利要求3所述的基于硅通孔阵列的三维高值集成电容器，其特征在于，所述的半导体衬底(201)为硅衬底；所述的硅通孔金属(203)为铜或铝中的一种；所述的顶层介质(101)及底层介质(301)为二氧化硅层、氮化硅层、氮氧化硅层中的一种；所述的绝缘层(202)为二氧化硅层、氮化硅层、氮氧化硅层中的一种；所述的金属互连线a(102)、金属互连线b(103)、金属互连线c(302)及金属互连线d(303)同为铜导线或者铝导线中的一种。
5.根据权利要求3所述的基于硅通孔阵列的三维高值集成电容器，其特征在于，所述的半导体衬底(201)将绝缘层(202)完全包裹；所述的绝缘层(202)将硅通孔金属(203)完全包裹。
6.一种制作权利要求1-5中任一项所述的基于硅通孔阵列的三维高值集成电容器的制作方法，其特征在于，具体按照以下步骤实施：
步骤1、在半导体衬底(201)上通过反应离子的方式刻蚀若干个贯通半导体衬底(201)上下表面的通孔；
步骤2、在步骤1所述通孔的内表面通过化学气相淀积法制备绝缘层(202)；
步骤3、在步骤2制备有绝缘层(202)的通孔内部通过物理气相淀积法制备硅通孔金属(203)，直至硅通孔金属(203)将所述通孔完全填充为止，所述的硅通孔金属(203)分为两组；
步骤4、对半导体衬底(201)和硅通孔金属(203)的上、下表面进行减薄，然后再对半导体衬底(201)和硅通孔金属(203)的上、下表面进行化学机械抛光，直到半导体衬底(201)和硅通孔金属(203)的上、下表面平整为止；
步骤5、在半导体衬底(201)和硅通孔金属(203)的上表面通过化学气相淀积法制备顶层介质(101)并对顶层介质(101)的上表面进行化学机械抛光；
步骤6、在步骤5制备的顶层介质(101)内制作金属互连线a(102)及金属互连线b(103)，使第一组硅通孔金属(203)通过金属互连线a(102)相互连接形成电极一，并且金属互连线a(102)的一端从顶层介质(101)中穿出作为电极一的引出线；使第二组硅通孔金属(203)通过金属互连线b(103)相互连接形成电极二，并且金属互连线b(103)的一端从顶层介质(101)中穿出作为电极二的引出线，电极一、电极二中的一个为电容器的正极，另一个为电容器的负极；最后再对顶层介质(101)的上表面进行化学机械抛光；
步骤7、在半导体衬底(201)和硅通孔金属(203)的下表面通过高密度等离子体化学气相淀积法制备底层介质(301)并对底层介质(301)的下表面进行化学机械抛光；
步骤8、在步骤7制备的底层介质(301)内制作金属互连线c(302)及金属互连线d(303)，使第一组硅通孔金属(203)通过金属互连线c(302)相互连接，并且使第二组硅通孔金属(203)通过金属互连线d(303)相互连接，最后再对底层介质(301)的下表面进行化学机械抛光；即完成该基于硅通孔阵列的三维高值集成电容器的制作。
7.根据权利要求6所述的基于硅通孔阵列的三维高值集成电容器的制作方法，其特征在于，步骤3中所述的硅通孔金属(203)在半导体衬底(201)的表面排列成一个方块矩阵，所述的两组硅通孔金属(203)分别为：当所述方块矩阵的行数与列数为奇数时，所述的第一组硅通孔金属(203)包括位于所述方块矩阵对角线上的硅通孔金属(203)、以及位于与对角线平行且相互间隔设置的45°线上的硅通孔金属(203)、以及位于另外两个顶点处的硅通孔金属(203)，其余的硅通孔金属(203)组成所述的第二组硅通孔金属(203)；当所述方块矩阵的行数与列数为偶数时，所述的第一组硅通孔金属(203)包括位于所述方块矩阵对角线上的硅通孔金属(203)以及位于与对角线平行且相互间隔设置的45°线上的硅通孔金属(203)，其余的硅通孔金属(203)组成所述的第二组硅通孔金属(203)。
8.根据权利要求6所述的基于硅通孔阵列的三维高值集成电容器的制作方法，其特征在于，所述步骤1中刻蚀所采用的反应气体为氟化物或氯化物气体，反应气体压强为15～30帕斯卡，反应气体流量为10～40毫升/分钟，射频功率范围是200～350瓦，刻蚀温度为150℃；步骤2中所述的化学气相淀积法的淀积温度为300～400℃，射频功率为400～550瓦，反应气体流速为200～300毫升/分钟，等离子体压强为60～133帕斯卡，所制备的绝缘层(202)的厚度为0.1～1微米；步骤5中所述的化学气相淀积法的淀积温度为300～400℃，射频功率为400～550瓦，反应气体流速为200～300毫升/分钟，等离子体压强为60～133帕斯卡；步骤7中所述的高密度等离子体化学气相淀积法的淀积温度为300～400℃，射频功率为400～550瓦，反应气体流速为200～300毫升/分钟，等离子体压强为60～133帕斯卡。
9.根据权利要求6所述的基于硅通孔阵列的三维高值集成电容器的制作方法，其特征在于，所述步骤6中及所述步骤8中制作的金属互连线a(102)、金属互连线b(103)、金属互连线c(302)及金属互连线d(303)同为铜导线或者铝导线中的一种；当金属互连线a(102)、金属互连线b(103)、金属互连线c(302)及金属互连线d(303)为铜导线时，采用大马士革工艺制作而成；当金属互连线a(102)、金属互连线b(103)、金属互连线c(302)及金属互连线d(303)为铝导线时，采用铝互连线工艺制作而成。
10.根据权利要求6所述的基于硅通孔阵列的三维高值集成电容器的制作方法，其特征在于，所述的半导体衬底(201)为硅衬底；所述的硅通孔金属(203)为铜或铝中的一种；所述的顶层介质(101)及底层介质(301)为二氧化硅层、氮化硅层、氮氧化硅层中的一种；所述的绝缘层(202)为二氧化硅层、氮化硅层、氮氧化硅层中的一种；所述的半导体衬底(201)将绝缘层(202)完全包裹；所述的绝缘层(202)将硅通孔金属(203)完全包裹。
CN201510697588.5A 2015-10-23 2015-10-23 基于硅通孔阵列的三维高值集成电容器及其制作方法 Expired - Fee Related CN105390480B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510697588.5A CN105390480B (zh) 2015-10-23 2015-10-23 基于硅通孔阵列的三维高值集成电容器及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510697588.5A CN105390480B (zh) 2015-10-23 2015-10-23 基于硅通孔阵列的三维高值集成电容器及其制作方法

Publications (2)

Publication Number Publication Date
CN105390480A true CN105390480A (zh) 2016-03-09
CN105390480B CN105390480B (zh) 2017-11-28

Family

ID=55422592

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510697588.5A Expired - Fee Related CN105390480B (zh) 2015-10-23 2015-10-23 基于硅通孔阵列的三维高值集成电容器及其制作方法

Country Status (1)

Country Link
CN (1) CN105390480B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108389847A (zh) * 2018-05-09 2018-08-10 宁波大学 一种基于同轴硅通孔阵列的三维电容器及其制作方法
CN108987374A (zh) * 2018-06-22 2018-12-11 西安理工大学 一种基于tsv和rdl的三维电容器
CN109522649A (zh) * 2018-11-16 2019-03-26 西安电子科技大学 基于正交试验的硅通孔tsv阵列温度优化方法
CN109585415A (zh) * 2018-11-12 2019-04-05 西安理工大学 一种基于tsv的环式螺旋电感器
CN110047819A (zh) * 2019-03-29 2019-07-23 西安理工大学 一种基于tsv的电感值可调的磁芯电感器
CN117878106A (zh) * 2024-03-12 2024-04-12 苏州苏纳光电有限公司 硅电容电极结构及硅电容

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1596463A (zh) * 2001-11-30 2005-03-16 因芬尼昂技术股份公司 电容器及制造电容器之方法
US20080142976A1 (en) * 2006-07-24 2008-06-19 Ibiden Co., Ltd. Interposer and electronic device using the same
CN104600059A (zh) * 2015-02-03 2015-05-06 华进半导体封装先导技术研发中心有限公司 一种带有ipd的tsv孔结构及其加工方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1596463A (zh) * 2001-11-30 2005-03-16 因芬尼昂技术股份公司 电容器及制造电容器之方法
US20080142976A1 (en) * 2006-07-24 2008-06-19 Ibiden Co., Ltd. Interposer and electronic device using the same
CN104600059A (zh) * 2015-02-03 2015-05-06 华进半导体封装先导技术研发中心有限公司 一种带有ipd的tsv孔结构及其加工方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108389847A (zh) * 2018-05-09 2018-08-10 宁波大学 一种基于同轴硅通孔阵列的三维电容器及其制作方法
CN108987374A (zh) * 2018-06-22 2018-12-11 西安理工大学 一种基于tsv和rdl的三维电容器
CN108987374B (zh) * 2018-06-22 2020-06-26 西安理工大学 一种基于tsv和rdl的三维电容器
CN109585415A (zh) * 2018-11-12 2019-04-05 西安理工大学 一种基于tsv的环式螺旋电感器
CN109522649A (zh) * 2018-11-16 2019-03-26 西安电子科技大学 基于正交试验的硅通孔tsv阵列温度优化方法
CN109522649B (zh) * 2018-11-16 2023-03-14 西安电子科技大学 基于正交试验的硅通孔tsv阵列温度优化方法
CN110047819A (zh) * 2019-03-29 2019-07-23 西安理工大学 一种基于tsv的电感值可调的磁芯电感器
CN117878106A (zh) * 2024-03-12 2024-04-12 苏州苏纳光电有限公司 硅电容电极结构及硅电容

Also Published As

Publication number Publication date
CN105390480B (zh) 2017-11-28

Similar Documents

Publication Publication Date Title
CN105390480A (zh) 基于硅通孔阵列的三维高值集成电容器及其制作方法
CN102569250B (zh) 高密度电容器及其电极引出方法
EP3627558B1 (en) Double-sided capacitor and manufacturing method therefor
CN100539016C (zh) 金属-绝缘体-金属电容器及其制造方法
CN104682910A (zh) 一种互感耦合滤波器
CN110164851B (zh) 三维固态电容器的制造方法、三维固态电容器及电子设备
US20050245022A1 (en) Stacked capacitor array and fabrication method for a stacked capacitor array
US10147548B2 (en) Capacitors using porous alumina structures
US9343237B2 (en) Vertical metal insulator metal capacitor
US20080237806A1 (en) Through-electrode and semiconductor device
CN202905470U (zh) 多层硅基电容器电极连接结构
US11063113B2 (en) Capacitor and method for fabricating the same
US20210005610A1 (en) Capacitor and manufacturing method therefor
CN103700645A (zh) Mom电容及其制作方法
CN203071060U (zh) 一种圆片级三维高密度电容结构
US20100052095A1 (en) Inductor for semiconductor device and method of fabricating the same
CN102446709A (zh) 一种金属-氮化硅-金属电容的制造方法
CN103956326A (zh) 无源集成转接板的制作方法及所对应的无源集成转接板
CN115588577A (zh) 一种端电极电容器及其制备方法
CN102592968B (zh) 一种多层金属-氮化硅-金属电容的制造方法
CN205050841U (zh) 一种三维立体高密度薄膜积层电容
CN102222702B (zh) 电容器及其形成方法
CN105097769B (zh) 一种三维集成电路的器件及其制备方法
CN108766899A (zh) 集成电路的制造方法及其结构
CN117316931B (zh) 隔离电容以及隔离电容的制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20171128

Termination date: 20201023