CN202905470U - 多层硅基电容器电极连接结构 - Google Patents
多层硅基电容器电极连接结构 Download PDFInfo
- Publication number
- CN202905470U CN202905470U CN 201220517257 CN201220517257U CN202905470U CN 202905470 U CN202905470 U CN 202905470U CN 201220517257 CN201220517257 CN 201220517257 CN 201220517257 U CN201220517257 U CN 201220517257U CN 202905470 U CN202905470 U CN 202905470U
- Authority
- CN
- China
- Prior art keywords
- internal electrode
- electrode layer
- odd
- electrode
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
本实用新型涉及一种多层硅基电容器电极连接结构，属于高密度硅基电容器的技术领域。按照本实用新型提供的技术方案，所述多层硅基电容器电极连接结构，包括衬底；所述衬底内设置若干槽型的面积扩张区域；在所述衬底的面积扩张区域内设置若干内部电极层；所述内部电极层包括奇数内部电极层及与所述奇数内部电极层交替分布的偶数内部电极层，所述偶数内部电极层与奇数内部电极层间设置介质层；衬底的上表面上设置互连电极层，所述互连电极层包括用于与偶数内部电极层电连接的偶数互连电极及用于与奇数内部电极层电连接的奇数互连电极，所述偶数互连电极与奇数互连电极间绝缘隔离。本实用新型结构紧凑，减少工艺所需光刻次数，降低制作成本。
Description
技术领域
本实用新型涉及一种连接结构，尤其是一种多层硅基电容器电极连接结构，属于高密度硅基电容器的技术领域。
背景技术
电容器应用范围很广，从节能灯、手机到其它几乎所有的电子产品上，都可见到电容器被大量地广泛地使用，常见的传统电容器有MLCC（Multi-layer ceramic capacitors）、铝电解电容、钽电容、超级电容等，随着电子产品微型化、高性能、低成本的发展趋势，将被动元件集成到硅片上或进行集成封装的研发越来越受到重视。高密度硅基电容器解决了传统电容器容量与性能不能兼顾的问题，目前已经在DC/DC转换、超小型去耦、特殊环境、高可靠性领域得到应用。
相对传统电容器，硅基电容器具有高电容密度、高精度和高可靠性的优势。MLCC采用K值几千以上的铁电材料和多层结构来提高电容密度，硅基电容器采用高深宽比3D结构和非铁电的介质材料来实现高电容密度，铁电高K材料的温度稳定性比非铁电介质材料的差，因而硅基电容器在具有高电容密度的同时也具备高精度、小温度系数。同时，硅基电容器采用半导体工艺制作，具有极低的漏电流、极高的可靠性，产品特性一致性好，适合应用在对节能、可靠性要求较高的场合。硅基电容器可靠性是普通MLCC的10倍以上，产品可耐250℃高温度，在高温环境下产品可靠性高于MLCC产品1000倍以上；最薄的硅基电容器产品厚度可以做到80um，而目前最先进的MLCC厚度仅能做到220um，超薄的外形适合进行集成封装以及对产品尺寸要求较小的应用场合。
但相对于传统电容器，硅基电容器制造成本较高，制约了其推广使用。同集成电路一样，降低成本可通过进一步提高电容密度，增加单位晶圆的芯片产出数来实现。除提高3D结构的深宽比来提高电容密度外，还可采用在衬底上制作多层电容进行并联连接。但现有的电极连接结构及连接方法，随着电容层数的增多，需要相应增加光刻次数，造成单位电容容量制造成本的降低效果减弱。
发明内容
本实用新型的目的是克服现有技术中存在的不足，提供一种多层硅基电容器电极连接结构，其结构紧凑，减少工艺所需光刻次数，降低制作成本。
按照本实用新型提供的技术方案，所述多层硅基电容器电极连接结构，包括衬底；所述衬底内设置若干槽型的面积扩张区域；在所述衬底的面积扩张区域内设置若干内部电极层；所述内部电极层包括奇数内部电极层及与所述奇数内部电极层交替分布的偶数内部电极层，所述偶数内部电极层与奇数内部电极层间设置介质层；衬底的上表面上设置互连电极层，所述互连电极层包括用于与偶数内部电极层电连接的偶数互连电极及用于与奇数内部电极层电连接的奇数互连电极，所述偶数互连电极与奇数互连电极间绝缘隔离。
所述偶数互连电极通过衬底上的第一绝缘层及钝化保护层与奇数互连电极绝缘隔离。
所述偶数互连电极通过所述偶数互连电极下方的第二绝缘层与奇数内部电极层电绝缘；奇数互连电极通过所述奇数互连电极下方的第二绝缘层与偶数内部电极层电绝缘。
所述衬底的材料包括硅。所述奇数内部电极层与偶数内部电极层分别由两种具有不同选择性刻蚀的材料制成。
本实用新型的优点：采用本实用新型方法制作得到的多层硅基电容器，内部电极结构形成需要3次光刻，即内部电极与互连电极接触区域光刻、偶数内部电极与互联电极接触区域光刻、奇数内部电极与互联电极接触区域光刻，2次减薄工艺，工艺步骤与电容的层数无关，当电容层数较多时，可显著降低制造成本。
附图说明
图1是现有技术的电极连接结构。
图2~图13为形成本实用新型电极连接结构的具体实施工艺步骤，其中：
图2为本实用新型在衬底上形成凸起的内部电极与互连电极接触区域和面积扩张区域后的剖视图。
图3为本实用新型得到多层交替分布的奇数内部电极层、偶数内部电极层、介质层后的剖视图。
图4为本实用新型表面上形成第一绝缘层后的剖视图。
图5为本实用新型进行减薄处理后得到裸露内部电极后的剖视图。
图6为本实用新型选择性地掩蔽和光刻内部电极与互连电极接触区域，裸露偶数内部电极与互连电极接触区域后的剖面图。
图7为本实用新型选择性刻蚀奇数内部电极后的剖视图。
图8为本实用新型选择性地掩蔽和光刻内部电极与互连电极接触区域，裸露奇数内部电极与互连电极接触区域后的剖面图。
图9为本实用新型选择性刻蚀偶数内部电极后的剖视图。
图10为本实用新型形成第二绝缘层后的剖视图。
图11为本实用新型进行减薄处理，使位于内部电极与互连电极接触区域的内部电极层选择性裸露后的剖视图。
图12为本实用新型淀积互连电极层，选择性地掩蔽和刻蚀互连电极层后的剖视图。
图13为本实用新型淀积钝化保护层，选择性地掩蔽和刻蚀钝化保护层，形成偶数互连电极和奇数互连电极接触垫后的剖视图。
附图标记说明；1-衬底、2-内部电极与互连电极接触区域、3-面积扩张区域、4-奇数内部电极层、5-偶数内部电极层、6-介质层、7-第一绝缘层、8-光刻胶、9-第二绝缘层、10-偶数互联电极、11-奇数互联电极及12-钝化保护层。
具体实施方式
下面结合具体附图和实施例对本实用新型作进一步说明。
图1所示的是现有技术电极连接结构，为得到具有较高电容密度的硅基电容器，需要在衬底1上形成面积扩张区域3（为图示清楚，图中仅画出了一个孔状结构的扩张区域3，实际产品中可能有几万个到几亿个孔或柱结构），其中每一介质层6与相邻的奇数内部电极层4和偶数内部电极层5形成一层电容器，偶数互联电极10与所有偶数内部电极层5连接，奇数互联电极11与所有奇数内部电极层4连接，从而实现各层电容器的并联连接。图1中示出了介质层6为7层、奇数内部电极层4及偶数内部电极层5均为4层，即形成8层内部电极结构。为得到图示电极连接结构，需要对内部电极层和介质层进行8次光刻。当结构中有更多层的介质和内部电极层时，工艺实现上需要更多的光刻次数。光刻次数的增多将增加工艺的难度和制造成本，造成单位电容容量制造成本的降低效果减弱。
如图13所示：为本实用新型形成电极连接结构的示意图，本实用新型包括衬底1；所述衬底1内设置若干槽型的面积扩张区域3；在所述衬底1的面积扩张区域3内设置若干内部电极层；所述内部电极层包括奇数内部电极层4及与所述奇数内部电极层4交替分布的偶数内部电极层5，所述偶数内部电极层5与奇数内部电极层4间设置介质层6；衬底1的上表面上设置互连电极层，所述互连电极层包括用于与偶数内部电极层5电连接的偶数互连电极10及用于与奇数内部电极层4电连接的奇数互连电极11，所述偶数互连电极10与奇数互连电极11间绝缘隔离。
具体地，通过预先在衬底1表面形成凸起的内部电极与互连电极接触区域2和面积扩张区域3（实际实施时，衬底1中可能有几万个到几亿个孔或柱结构的面积扩张区域3，本实用新型实施例中以面积扩张区域3呈槽型为例说明）；在衬底1表面再生长若干奇数内部电极层4、介质层6、偶数内部电极层5，介质层6位于相邻奇数内部电极层4及偶数内部电极层5之间，每一介质层6与相邻的奇数内部电极层4和偶数内部电极层5形成一层电容器，其中奇数内部电极层4和偶数内部电极层5采用不同的材料形成，利用材料性质的不同，可互相进行择性刻蚀；形成第一绝缘层7后，采用减薄处理使内部电极层裸露，然后分别对偶数内部电极与互连电极接触区域2光刻以及奇数内部电极层4选择性刻蚀、奇数内部电极与互联电极接触区域2光刻以及偶数内部电极层5选择性刻蚀；形成第二绝缘层9和减薄处理，得到奇数内部电极层4和偶数内部电极层5分别在不同内部电极与互连电极接触区域裸露的结构；所述衬底1的上方设有互连电极层，所述互连电极层包括用于与偶数内部电极层5电连接的偶数互连电极10及用于与奇数内部电极层4电连接的奇数互连电极11，所述奇数互连电极10与偶数互连电极11间绝缘隔离。
如图2~图13所示：上述电极结构的多层硅基电容器可以通过下述工艺步骤实现，具体为：
a、为了得到较高的电容密度和减少光刻次数，预先在衬底1表面形成凸起的内部电极与互连电极接触区域2和面积扩张区域3，这些凸起区域在后续减薄工艺过程中能够使内部电极层局部裸露出来，起着内部电极与互连电极接触区域2的作用，如图2所示；衬底1的材料为硅，通过选择性地掩蔽和刻蚀衬底1，能形成所需的内部电极与互连电极接触区域2及面积扩张区域3，面积扩张区域3呈槽型，且内部形状台阶，以增大形成电容器结构的面积；
b、在衬底1上反复淀积奇数内部电极层4、介质层6、偶数内部电极层5，得到多层电容结构，其中奇数内部电极层4、偶数内部电极层5采用不同的导电材料，该电极材料可以采用不同的刻蚀化学反应彼此进行选择性刻蚀，如图3所示；本实用新型实施例中，奇数内部电极层4位于面积扩张区域3的底部，奇数内部电极层4与偶数内部电极层5交替分布，奇数内部电极层4通过介质层6与偶数内部电极层5间隔离，形成电容结构；
c、在上述衬底1的表面上形成第一绝缘层7，可选择具有良好流动性的材料，通过回流工艺填充于上述结构的凹槽内，而保持表面比较平坦，也可通过在第一绝缘层7上旋涂光刻胶进行平坦化，如图4所示；在淀积形成奇数内部电极层4、介质层6及偶数内部电极层5后，在衬底1上形成一个凹槽；第一绝缘体7填充在凹槽内，并覆盖在最外侧偶数内部电极层5上；
d、对上述结构进行减薄处理，减薄工艺可以是对材料无选择性的CMP工艺，也可以采用对材料无选择性的刻蚀工艺，使内部电极层与互联电极接触区域2位置的地方裸露，如图5所示；
e、在上述衬底1的表面上所需区域涂覆光刻胶8，并选择性光刻暴露偶数内部电极层5与偶数互联电极10接触区域，如图6所示；
f、利用奇数内部电极层4与偶数内部电极层5材料的不同性质，选择性刻蚀奇数内部互联电极层4，使奇数内部互联电极层4裸露的区域凹陷在表面内，如图7所示；
g、去除残留的光刻胶8，在上述衬底1上重新涂光刻胶8，并选择性光刻暴露奇数内部电极层4与奇数互联电极11接触区域，如图8所示；
h、利用奇数内部电极层4与偶数内部电极层5材料的不同性质，选择性刻蚀偶数内部互联电极层层5，使偶数内部互联电极层5裸露的区域凹陷在表面内，如图9所示；
e~f步骤中奇数内部电极层4和偶数内部电极层5加工顺序也可先进行步骤g、步骤h，再进行步骤e、步骤f；
i、去除残留的光刻胶8，在上述结构表面形成第二绝缘层9，所述第二绝缘层9可选择具有良好流动性的材料，通过回流工艺填充于上述结构的凹槽内，而保持表面比较平坦，也可通过在第二绝缘层9上旋涂光刻胶进行平坦化，如图10所示；当进行上述步骤后，在所需形成偶数互连电极10的接触区域，第二绝缘层9填充在相应的凹陷表面内，以避免偶数互连电极10与奇数内部电极层4的连接接触；同时在所需形成奇数互连电极11的接触区域，第二绝缘层9也填充在相应的凹陷表面内，以避免奇数互连电极11与偶数内部互连电极5间的连接接触；
j、对上述结构进行减薄处理，减薄工艺可以是对材料无选择性的CMP工艺，也可以采用对材料无选择性的刻蚀工艺，使位于内部电极与互连电极接触区域2的内部电极层选择性裸露，其中偶数内部电极层5与偶数互连电极10接触区域裸露偶数内部电极层5，奇数内部电极层4与奇数互连电极11接触区域裸露奇数内部电极层4，如图11所示；形成互连电极后，偶数互连电极10通过所述偶数互连电极10下方的第二绝缘层9与奇数内部电极层4电绝缘；奇数互连电极11通过所述奇数互连电极11下方的第二绝缘层9与偶数内部电极层5电绝缘。
k、在上述结构的表面上淀积钝化保护层12，选择性地掩蔽和刻蚀钝化保护层12，形成偶数互连电极10和奇数互连电极11的接触垫。所述偶数互连电极10通过衬底1上的第一绝缘层7及钝化保护层12与奇数互连电极11绝缘隔离。
现有多层硅基电容器制造工艺，每增加一层电容需要增加一次光刻，采用本实用新型工艺方法的电容器，光刻次数不随电容层数的不同而变化。当电容层数较多时，本实用新型所需光刻次数远小于现有方法的光刻次数。光刻次数的减少将显著降低硅基电容器的制造成本，从而有利于硅基电容器更大范围替代传统电容器。
采用本实用新型方法制作得到的多层硅基电容器，内部电极结构形成需要3次光刻，即内部电极与互连电极接触区域光刻、偶数内部电极与互联电极接触区域光刻、奇数内部电极与互联电极接触区域光刻，2次减薄工艺，工艺步骤与电容的层数无关，当电容层数较多时，可显著降低制造成本。
Claims (5)
1.一种多层硅基电容器电极连接结构，包括衬底（1）；其特征是：所述衬底（1）内设置若干槽型的面积扩张区域（3）；在所述衬底（1）的面积扩张区域（3）内设置若干内部电极层；所述内部电极层包括奇数内部电极层（4）及与所述奇数内部电极层（4）交替分布的偶数内部电极层（5），所述偶数内部电极层（5）与奇数内部电极层（4）间设置介质层（6）；衬底（1）的上表面上设置互连电极层，所述互连电极层包括用于与偶数内部电极层（5）电连接的偶数互连电极（10）及用于与奇数内部电极层（4）电连接的奇数互连电极（11），所述偶数互连电极（10）与奇数互连电极（11）间绝缘隔离。
2.根据权利要求1所述的多层硅基电容器电极连接结构，其特征是：所述偶数互连电极（10）通过衬底（1）上的第一绝缘层（7）及钝化保护层（12）与奇数互连电极（11）绝缘隔离。
3.根据权利要求1所述的多层硅基电容器电极连接结构，其特征是：所述偶数互连电极（10）通过所述偶数互连电极（10）下方的第二绝缘层（9）与奇数内部电极层（4）电绝缘；奇数互连电极（11）通过所述奇数互连电极（11）下方的第二绝缘层（9）与偶数内部电极层（5）电绝缘。
4.根据权利要求1所述的多层硅基电容器电极连接结构，其特征是：所述衬底（1）的材料包括硅。
5.根据权利要求1所述的多层硅基电容器电极连接结构，其特征是：所述奇数内部电极层（4）与偶数内部电极层（5）分别由两种具有不同选择性刻蚀的材料制成。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 201220517257 CN202905470U (zh) | 2012-10-10 | 2012-10-10 | 多层硅基电容器电极连接结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 201220517257 CN202905470U (zh) | 2012-10-10 | 2012-10-10 | 多层硅基电容器电极连接结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN202905470U true CN202905470U (zh) | 2013-04-24 |
Family
ID=48126108
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 201220517257 Expired - Lifetime CN202905470U (zh) | 2012-10-10 | 2012-10-10 | 多层硅基电容器电极连接结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN202905470U (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110301046A (zh) * | 2019-04-30 | 2019-10-01 | 长江存储科技有限责任公司 | 用于形成具有背面字线的三维存储器件的方法 |
| US10714490B1 (en) | 2019-04-30 | 2020-07-14 | Yangtze Memory Technologies Co., Ltd. | Three-dimensional memory device having bent backside word lines |
| CN111788649A (zh) * | 2020-01-08 | 2020-10-16 | 深圳市汇顶科技股份有限公司 | 电容器及其制作方法 |
| CN117651480A (zh) * | 2024-01-29 | 2024-03-05 | 荣耀终端有限公司 | 电容器的制备方法、电容器及电子设备 |
| CN117976609A (zh) * | 2024-04-01 | 2024-05-03 | 苏州凌存科技有限公司 | 一种三维结构及三维结构的制备方法 |
-
2012
- 2012-10-10 CN CN 201220517257 patent/CN202905470U/zh not_active Expired - Lifetime
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110301046A (zh) * | 2019-04-30 | 2019-10-01 | 长江存储科技有限责任公司 | 用于形成具有背面字线的三维存储器件的方法 |
| CN110301046B (zh) * | 2019-04-30 | 2020-06-26 | 长江存储科技有限责任公司 | 用于形成具有背面字线的三维存储器件的方法 |
| US10714490B1 (en) | 2019-04-30 | 2020-07-14 | Yangtze Memory Technologies Co., Ltd. | Three-dimensional memory device having bent backside word lines |
| US10770478B1 (en) | 2019-04-30 | 2020-09-08 | Yangtze Memory Technologies Co., Ltd. | Methods for forming three-dimensional memory device having bent backside word lines |
| CN111788649A (zh) * | 2020-01-08 | 2020-10-16 | 深圳市汇顶科技股份有限公司 | 电容器及其制作方法 |
| CN117651480A (zh) * | 2024-01-29 | 2024-03-05 | 荣耀终端有限公司 | 电容器的制备方法、电容器及电子设备 |
| CN117976609A (zh) * | 2024-04-01 | 2024-05-03 | 苏州凌存科技有限公司 | 一种三维结构及三维结构的制备方法 |
| CN117976609B (zh) * | 2024-04-01 | 2024-05-31 | 苏州凌存科技有限公司 | 一种三维结构及三维结构的制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1113401C (zh) | 集成电路中的电容器及其制造方法 | |
| KR100873542B1 (ko) | 반도체 다이 내 전압 의존도가 낮은 고밀도 합성 ｍｉｍ커패시터 | |
| JP4621630B2 (ja) | 集積回路用容量性構造およびその製造方法 | |
| US6777777B1 (en) | High density composite MIM capacitor with flexible routing in semiconductor dies | |
| CN202905470U (zh) | 多层硅基电容器电极连接结构 | |
| CN102569250B (zh) | 高密度电容器及其电极引出方法 | |
| TWI440140B (zh) | 記憶體電容結構與其製作方法 | |
| KR100663001B1 (ko) | 반도체 소자의 캐패시터 구조 및 그 제조 방법 | |
| JP2005286255A (ja) | 半導体装置およびその製造方法 | |
| CN101819922A (zh) | 金属-绝缘体-金属电容器及其制造方法 | |
| CN101295633A (zh) | 金属-绝缘体-金属电容器及其制造方法 | |
| KR100652298B1 (ko) | 반도체 소자의 ｍｉｍ 캐패시터 제조 방법 | |
| CN103247592B (zh) | Mom电容器及其制作方法 | |
| EP3627576B1 (en) | Capacitor and manufacturing method for same | |
| JP2004214649A (ja) | Ｍｉｍｃａｐ（金属・絶縁体・金属キャパシタ）と抵抗器を同一レベルに形成する方法 | |
| CN105390480A (zh) | 基于硅通孔阵列的三维高值集成电容器及其制作方法 | |
| CN104377191A (zh) | 与集成电路工艺兼容的电容结构及其制备方法 | |
| CN103700645A (zh) | Mom电容及其制作方法 | |
| CN105575945A (zh) | 一种mom电容及其制作方法 | |
| KR101146225B1 (ko) | 반도체 소자 제조방법 | |
| CN101924101B (zh) | 半导体无源器件的结构的制作方法 | |
| US20100052095A1 (en) | Inductor for semiconductor device and method of fabricating the same | |
| CN102446709B (zh) | 一种金属-氮化硅-金属电容的制造方法 | |
| CN214956872U (zh) | 一种硅基电容半导体结构 | |
| CN104022015A (zh) | Mim双电容器结构及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20180207 Address after: Room 203, seat A, information industry park, No. 21, Changjiang Road, new Wu District, Wuxi, Jiangsu Patentee after: WUXI ZHONGWEI MICROCHIPS Co.,Ltd. Address before: 214072 Jiangsu city of Wuxi province DiCui Binhu District Liyuan Development Zone, Road No. 100 building No. 2 building 2003 room 530 Patentee before: Wuxi Nano Energy Technology Co.,Ltd. |
|
| TR01 | Transfer of patent right | ||
| CX01 | Expiry of patent term |
Granted publication date: 20130424 |
|
| CX01 | Expiry of patent term |