CN105575945A - 一种mom电容及其制作方法 - Google Patents
一种mom电容及其制作方法 Download PDFInfo
- Publication number
- CN105575945A CN105575945A CN201610119664.9A CN201610119664A CN105575945A CN 105575945 A CN105575945 A CN 105575945A CN 201610119664 A CN201610119664 A CN 201610119664A CN 105575945 A CN105575945 A CN 105575945A
- Authority
- CN
- China
- Prior art keywords
- conductor layer
- electrode
- metal level
- mom capacitor
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 73
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 13
- 229910052751 metal Inorganic materials 0.000 claims abstract description 102
- 239000002184 metal Substances 0.000 claims abstract description 102
- 239000004065 semiconductor Substances 0.000 claims abstract description 52
- 239000000758 substrate Substances 0.000 claims abstract description 50
- 239000004020 conductor Substances 0.000 claims description 211
- 238000000034 method Methods 0.000 claims description 31
- 239000000463 material Substances 0.000 claims description 14
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 12
- 229910052782 aluminium Inorganic materials 0.000 claims description 12
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 12
- 229910052802 copper Inorganic materials 0.000 claims description 12
- 239000010949 copper Substances 0.000 claims description 12
- 229910000838 Al alloy Inorganic materials 0.000 claims description 6
- 229910000881 Cu alloy Inorganic materials 0.000 claims description 6
- 229910045601 alloy Inorganic materials 0.000 claims description 6
- 239000000956 alloy Substances 0.000 claims description 6
- 239000004411 aluminium Substances 0.000 claims description 6
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 6
- 229910052721 tungsten Inorganic materials 0.000 claims description 6
- 239000010937 tungsten Substances 0.000 claims description 6
- 239000010410 layer Substances 0.000 description 194
- 238000010586 diagram Methods 0.000 description 14
- 238000000151 deposition Methods 0.000 description 6
- 238000005530 etching Methods 0.000 description 6
- 238000001259 photo etching Methods 0.000 description 6
- 238000005457 optimization Methods 0.000 description 5
- 230000008021 deposition Effects 0.000 description 3
- 238000002360 preparation method Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
- H01L23/5223—Capacitor integral with wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/86—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions
- H01L28/88—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions made by patterning layers, e.g. by etching conductive layers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明公开了一种MOM电容及其制作方法，所述MOM电容包括：位于半导体衬底上的介质层；位于所述介质层中的多个金属层；连接所述半导体衬底与近邻金属层的通孔导线层；近邻所述半导体衬底的金属层设置有第一电极和第二电极，所述第一电极和所述第二电极呈指状结构且相对交错排布；所述通孔导线层包括第一导线层和第二导线层，所述第一导线层与所述第一电极对应连接，所述第二导线层与所述第二电极对应连接。本发明提供的MOM电容，在不改变MOM电容面积的前提下，有效地提高了MOM电容的电容值。
Description
技术领域
本发明实施例涉及半导体制造技术领域，尤其涉及一种MOM电容及其制作方法。
背景技术
在半导体集成电路中，与晶体管电路制作在同一芯片上的集成电容被广泛地应用。有两种常见的电容制作方法：一是制作平板电容；二是利用后道金属线来制作侧向电容，即MOM(metal-oxide-metal，金属-氧化物-金属)电容。制作平板电容一般需要新增光刻层次，同时电容介质层击穿电压与电容大小是无法调和的矛盾量，而且平板电容一般都需要较大的面积，不利于器件的集成。而侧向电容是指采用指状结构和叠层相结合的方法可以在相对较小的面积上制作容量更大的电容。此外，在制作侧向MOM电容时，无需额外的光刻胶层和掩模，从而制作工艺相对更简单，成本更低。但是，由于受到金属线间距离的限制，此现有技术中的侧向MOM电容无法做大，且稳定度较差。
随着器件小型化的发展，如何在不增加器件体积的前提下，进一步增加MOM电容的电容值以及稳定度就成为本领域技术人员亟待解决的问题之一。
发明内容
本发明提供了一种MOM电容及其制作方法，以进一步增加MOM电容的电容值以及稳定度。
第一方面，本发明实施例提供了一种MOM电容，所述MOM电容包括：位于半导体衬底上的介质层；
位于所述介质层中的多个金属层；
连接所述半导体衬底与近邻金属层的通孔导线层；
近邻所述半导体衬底的金属层设置有第一电极和第二电极，所述第一电极和所述第二电极呈指状结构且相对交错排布；所述通孔导线层包括第一导线层和第二导线层，所述第一导线层与所述第一电极对应连接，所述第二导线层与所述第二电极对应连接。
进一步地，所述MOM电容还包括：连接相邻所述金属层的通孔导线层；每个金属层设置有第一电极和第二电极，同一金属层中的所述第一电极和所述第二电极呈指状结构且相对交错排布；每个通孔导线层包括第一导线层和第二导线层，所述第一导线层与对应的所述第一电极连接，所述第二导线层与对应的所述第二电极连接。
优选的，连接所述半导体衬底与近邻金属层的所述通孔导线层上的所述第一导线层，和/或，连接相邻所述金属层的所述通孔导线层上的所述第一导线层与对应连接的所述第一电极的形状相同；连接所述半导体衬底与近邻金属层的所述通孔导线层上的所述第二导线层，和/或，连接相邻所述金属层的所述通孔导线层上的所述第二导线层与对应连接的所述第二电极的形状相同。
进一步地，所述MOM电容还包括：在所述第一电极和所述第二电极上分别设置的引出端子。
示例性的，所述第一电极和所述第二电极的材料为铝、铝合金、铜和铜合金中的任意一种；所述第一导线层和所述第二导线层的材料为钨、铜、铝和铝合金中的任意一种。
第二方面，本发明实施例还提供了一种MOM电容的制作方法，该方法包括：
在半导体衬底上形成介质层；
在所述介质层中形成多个金属层；
所述半导体衬底与近邻金属层之间设置有通孔导线层；
近邻所述半导体衬底的金属层设置有第一电极和第二电极，所述第一电极和所述第二电极呈指状结构且相对交错排布；所述通孔导线层设置有第一导线层和第二导线层，所述第一导线层与所述第一电极对应连接，所述第二导线层与所述第二电极对应连接。
进一步地，所述方法还包括：相邻所述金属层之间设置有通孔导线层；每个金属层设置有第一电极和第二电极，同一金属层中的所述第一电极和所述第二电极呈指状结构且相对交错排布；每个通孔导线层包括第一导线层和第二导线层，所述第一导线层与对应的所述第一电极连接，所述第二导线层与对应的所述第二电极连接。
优选的，连接所述半导体衬底与近邻金属层的所述通孔导线层上的所述第一导线层，和/或，连接相邻所述金属层的所述通孔导线层上的所述第一导线层与对应连接的所述第一电极的形状相同；连接所述半导体衬底与近邻金属层的所述通孔导线层上的所述第二导线层，和/或，连接相邻所述金属层的所述通孔导线层上的所述第二导线层与对应连接的所述第二电极的形状相同。
进一步地，所述方法还包括：在所述第一电极和所述第二电极上分别设置引出端子。
本发明提供的MOM电容，包括位于半导体衬底上的介质层、位于所述介质层中的多个金属层、连接所述半导体衬底与近邻金属层的通孔导线层，在近邻所述半导体衬底的金属层上设置的第一电极和第二电极，且所述第一电极和所述第二电极呈指状结构且相对交错排布，在所述通孔导线层设置的第一导线层和第二导线层，且所述第一导线层与所述第一电极对应连接，所述第二导线层与所述第二电极对应连接，因此，通过在通孔导线层设置与近邻的第一电极和第二电极一一对应的第一导线层和第二导线层，且所述第一导线层与所述第一电极对应连接，所述第二导线层与所述第二电极对应连接，增加了整个MOM电容中极板的面积，在不改变MOM电容面积的前提下，有效地提高了MOM电容的电容值。
附图说明
图1是本发明实施例一提供的一种MOM电容的俯视结构示意图；
图2是本发明实施例一提供的沿图1中的BB方向得到的剖视结构示意图；
图3是本发明实施例一提供的一种MOM电容的剖视结构示意图；
图4是本发明实施例二提供的一种MOM电容的俯视结构示意图；
图5是本发明实施例二提供的沿图4中的BB方向得到的剖视结构示意图；
图6是本发明实施例二提供的一种MOM电容的剖视结构示意图；
图7是本发明实施例三提供的一种MOM电容的俯视结构示意图。
具体实施方式
下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。
实施例一
图1为本发明实施例一提供的一种MOM电容的俯视结构示意图，图2为沿图1中的BB方向的剖视结构示意图，结合图1和图2，所述MOM电容具体包括：
位于半导体衬底600上的介质层100；
位于介质层100中的多个金属层700(本实施例中的图2示例性的只表示出了一个金属层700)；
连接半导体衬底600与近邻金属层700的通孔导线层800；
近邻半导体衬底600的金属层700设置有第一电极200和第二电极300，第一电极200呈指状结构，第二电极300呈指状结构、且第一电极200的指状结构和第二电极300的指状结构相对交错排布；通孔导线层800包括第一导线层400和第二导线层500，第一导线层400与第一电极200对应连接，第二导线层500与第二电极300对应连接。
其中，在本实施例中示例性的设置第一导线层400和第二导线层500的形状为圆柱体，而并非对本发明实施例的限定，只要保证第一导线层400与第一电极200对应连接，第二导线层500与第二电极300对应连接即可。本实施例中，近邻金属层700是指与半导体衬底600距离最近的金属层。
优选的，第一电极200和第二电极300的材料可以为铝、铝合金、铜和铜合金中的任意一种；第一导线层400和第二导线层500的材料可以为钨、铜、铝和铝合金中的任意一种，当然，本领域的技术人员都知道第一电极200、第二电极300、第一导线层400和第二导线层500的材料还可以选择其他导电材料，例如可直接采用在金属氧化物场效应晶体管工艺中所使用的金属材料，
本实施例提供的MOM电容，通过在连接所述半导体衬底与近邻金属层的通孔导线层上设置的第一导线层和第二导线层与在近邻所述半导体衬底的金属层上设置的第一电极和第二电极一一对应连接，增加了整个MOM电容中极板的面积，在不改变MOM电容面积的前提下，有效地提高了MOM电容的电容值。此外，由于所述MOM电容的第一电极、第二电极以及通孔导线层均利用工艺现有流程制作，因此无需新增光刻层次和工艺步骤。
在上述实施例的基础上，本实施例进行了进一步优化，在多个金属层上分别设置第一电极和第二电极，以及在多个通孔层上分别设置第一导线层和第二导线层，这样优化的好处是可以进一步增加MOM电容的电容值，优化后所述MOM电容的俯视结构与图1类似，因此不再详述；图3为相邻金属层间设置有通孔导线层的MOM电容的剖视结构示意图，如图3所示，所述MOM电容具体包括：
连接相邻金属层700的通孔导线层800；每个金属层700设置有第一电极200和第二电极300，同一金属层中的第一电极200和第二电极300呈指状结构且相对交错排布；每个通孔导线层800包括第一导线层400和第二导线层500，第一导线层400与对应的第一电极200连接，第二导线层500与对应的第二电极300连接。需要说明的是，图3示例性的展示两层金属层，而并非对本实施例的限定。
通过在每个金属层上设置有第一电极和第二电极，且在连接相邻金属层的通孔导线层上分别设置第一导线层和第二导线层，第一导线层与对应的第一电极连接，第二导线层与对应的第二电极连接，从而进一步增加了整个MOM电容中极板的面积，在不改变MOM电容面积的前提下，有效地提高了MOM电容的电容值。且所述MOM电容的第一电极、第二电极以及通孔导线层都是利用工艺现有流程制作，无需新增光刻层次和工艺步骤。
实施例二
图4为本发明实施例二提供的一种MOM电容的俯视结构示意图，图5为沿图4中的BB方向的剖视结构示意图；在实施例一的基础上，本实施例进行了进一步优化，将第一导线层和第二导线层的形状优化为指状结构，这样优化的好处是可以进一步增加MOM电容的电容值，结合图4和图5，所述MOM电容具体包括：
位于半导体衬底600上的介质层100；
位于介质层100中的多个金属层700(图4只表示出了一个金属层700)；
连接半导体衬底600与近邻金属层700的通孔导线层800；
近邻半导体衬底600的金属层700设置有第一电极200和第二电极300，第一电极200呈指状结构，第二电极300呈指状结构、且第一电极200的指状结构和第二电极300的指状结构相对交错排布；通孔导线层800包括第一导线层400和第二导线层500，第一导线层400与第一电极200对应连接，第二导线层500与第二电极300对应连接。
示例性的，连接半导体衬底600与近邻金属层700的通孔导线层800上的第一导线层400与对应连接的第一电极200的形状相同，即第一导线层400也为指状结构；连接半导体衬底600与近邻金属层700的通孔导线层800上的第二导线层500与对应连接的第二电极300的形状相同，即第二导线层500也为指状结构。
本实施例提供的MOM电容，在实施例一的基础上，通过将设置在通孔导线层上的第一导线层和第二导线层的形状设置为指状结构，进一步增加了整个MOM电容中极板的面积，在不改变MOM电容面积的前提下，有效地提高了MOM电容的电容值。
在上述实施例的基础上，本实施例进行了进一步优化，将多个通孔层上分别设置的第一导线层和第二导线层的形状优化为指状结构，这样优化的好处是可以进一步增加MOM电容的电容值，优化后所述MOM电容的俯视结构与图4类似，因此不再详述；图6为相邻金属层间设置有通孔导线层的MOM电容的剖视结构示意图，如图6所示，所述MOM电容具体包括：
连接半导体衬底600与近邻金属层700的通孔导线层800上的第一导线层400，和/或，连接相邻金属层700的通孔导线层800上的第一导线层400与对应连接的第一电极200的形状相同，即第一导线层400的形状为指状结构；连接半导体衬底600与近邻金属层700的通孔导线层800上的第二导线层500，和/或，连接相邻金属层700的通孔导线层800上的第二导线层500与对应连接的第二电极300的形状相同，即第二导线层500的形状为指状结构。需要说明的是，图6示例性的展示两层金属层，而并非对本实施例的限定。
在上述实施例的基础上，所述MOM电容还可以包括：在第一电极200和第二电极300上分别设置的引出端子201和301。参见图7所示的MOM电容的俯视结构示意图。其中，所述引出端子201和301可以在每一层金属层上的第一电极200和第二电极300上分别设置，也可以只在某一层金属层上的第一电极200和第二电极300上分别设置，其结果是一样的，因为金属层之间是通过通孔导线层电连接的。
实施例三
本发明实施例三提供了一种MOM电容的制作方法，在上述实施例的基础上，所述方法具体包括：
在半导体衬底上形成介质层；所述介质层中形成有多个金属层；所述半导体衬底与近邻金属层之间设置有通孔导线层；近邻所述半导体衬底的金属层设置有第一电极和第二电极，所述第一电极和所述第二电极呈指状结构且相对交错排布；所述通孔导线层设置有第一导线层和第二导线层，所述第一导线层与所述第一电极对应连接，所述第二导线层与所述第二电极对应连接。
其中，所述半导体衬底可以为硅衬底，所述介质层可以采用绝缘氧化物材料，如：氧化硅。
在一种实施方式中，可以先在半导体衬底上形成介质层，然后通过曝光刻蚀工艺在所述介质层中形成通孔导线图案，然后沉积形成通孔导线层(包括第一导线层和第二导线层)；接着沉积金属层，然后通过曝光刻蚀工艺使金属层形成第一电极和第二电极。其中，所述第一导线层与所述第一电极对应连接，所述第二导线层与所述第二电极对应连接。
本实施例提供的所述MOM电容的制作方法，由于所述MOM电容的第一电极、第二电极以及通孔导线层均利用工艺现有流程制作，无需新增光刻层次和工艺步骤，因此制作方法简单，成本低。
优选的，所述第一电极和所述第二电极的材料为铝、铝合金、铜和铜合金中的任意一种；所述第一导线层和所述第二导线层的材料为钨、铜、铝和铝合金中的任意一种。
进一步地，所述方法还包括：
在相邻所述金属层之间设置通孔导线层；每个金属层设置有第一电极和第二电极，同一金属层中的所述第一电极和所述第二电极呈指状结构且相对交错排布；每个通孔导线层包括第一导线层和第二导线层，所述第一导线层与对应的所述第一电极连接，所述第二导线层与对应的所述第二电极连接。
在另一种实施方式中，可以先在半导体衬底上形成介质层；然后通过曝光刻蚀工艺在所述介质层中形成通孔导线图案，然后沉积形成通孔导线层(包括第一导线层和第二导线层)；接着沉积金属层，然后通过曝光刻蚀工艺使金属层形成第一电极和第二电极；然后再继续沉积介质层，通过曝光刻蚀工艺在所述介质层中形成通孔导线图案，沉积形成通孔导线层(包括第一导线层和第二导线层)；接着再沉积金属层，通过曝光刻蚀工艺使金属层形成第一电极和第二电极。如此反复，在相邻金属层之间设置通孔导线层，且每个通孔导线层包括第一导线层和第二导线层，每个金属层设置有第一电极和第二电极，其中，所述第一导线层与所述第一电极对应连接，所述第二导线层与所述第二电极对应连接。由于本实施例提供的所述MOM电容制作方法均利用工艺现有流程制作第一电极、第二电极以及通孔导线层，因此无需新增光刻层次和工艺步骤。
优选的，连接所述半导体衬底与近邻金属层的所述通孔导线层上的所述第一导线层，和/或，连接相邻所述金属层的所述通孔导线层上的所述第一导线层与对应连接的所述第一电极的形状相同；连接所述半导体衬底与近邻金属层的所述通孔导线层上的所述第二导线层，和/或，连接相邻所述金属层的所述通孔导线层上的所述第二导线层与对应连接的所述第二电极的形状相同。
进一步地，所述方法还可以包括：在所述第一电极和所述第二电极上分别设置引出端子。
优选的，所述第一电极和所述第二电极的材料为铝、铝合金、铜和铜合金中的任意一种；所述第一导线层和所述第二导线层的材料为钨、铜、铝和铝合金中的任意一种。
在上述实施例的技术方案的基础上，本实施例提供一种MOM电容的制作方法，通过在连接所述半导体衬底与近邻金属层的通孔导线层上设置第一导线层和第二导线层，且所述第一导线层和第二导线层与在近邻所述半导体衬底的金属层上设置的第一电极和第二电极一一对应连接，增加了整个MOM电容中极板的面积，在不改变MOM电容面积的前提下，有效地提高了MOM电容的电容值。且通孔导线层和金属层可以工艺现有流程制作，不需要增加新的光刻工艺，因此制作方法简单，成本低。
注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。
Claims (10)
1.一种MOM电容，其特征在于，包括：
位于半导体衬底上的介质层；
位于所述介质层中的多个金属层；
连接所述半导体衬底与近邻金属层的通孔导线层；
近邻所述半导体衬底的金属层设置有第一电极和第二电极，所述第一电极和所述第二电极呈指状结构且相对交错排布；所述通孔导线层包括第一导线层和第二导线层，所述第一导线层与所述第一电极对应连接，所述第二导线层与所述第二电极对应连接。
2.根据权利要求1所述的MOM电容，其特征在于，还包括：连接相邻所述金属层的通孔导线层；每个金属层设置有第一电极和第二电极，同一金属层中的所述第一电极和所述第二电极呈指状结构且相对交错排布；每个通孔导线层包括第一导线层和第二导线层，所述第一导线层与对应的所述第一电极连接，所述第二导线层与对应的所述第二电极连接。
3.根据权利要求2所述的MOM电容，其特征在于，连接所述半导体衬底与近邻金属层的所述通孔导线层上的所述第一导线层，和/或，连接相邻所述金属层的所述通孔导线层上的所述第一导线层与对应连接的所述第一电极的形状相同；连接所述半导体衬底与近邻金属层的所述通孔导线层上的所述第二导线层，和/或，连接相邻所述金属层的所述通孔导线层上的所述第二导线层与对应连接的所述第二电极的形状相同。
4.根据权利要求1所述的MOM电容，其特征在于，还包括：在所述第一电极和所述第二电极上分别设置的引出端子。
5.根据权利要求1所述的MOM电容，其特征在于，所述第一电极和所述第二电极的材料为铝、铝合金、铜和铜合金中的任意一种；所述第一导线层和所述第二导线层的材料为钨、铜、铝和铝合金中的任意一种。
6.一种MOM电容的制作方法，其特征在于，包括：
在半导体衬底上形成介质层；
在所述介质层中形成多个金属层；
所述半导体衬底与近邻金属层之间设置有通孔导线层；
近邻所述半导体衬底的金属层设置有第一电极和第二电极，所述第一电极和所述第二电极呈指状结构且相对交错排布；所述通孔导线层设置有第一导线层和第二导线层，所述第一导线层与所述第一电极对应连接，所述第二导线层与所述第二电极对应连接。
7.根据权利要求6所述的方法，其特征在于，还包括：
相邻所述金属层之间设置有通孔导线层；每个金属层设置有第一电极和第二电极，同一金属层中的所述第一电极和所述第二电极呈指状结构且相对交错排布；每个通孔导线层包括第一导线层和第二导线层，所述第一导线层与对应的所述第一电极连接，所述第二导线层与对应的所述第二电极连接。
8.根据权利要求7所述的方法，其特征在于：
连接所述半导体衬底与近邻金属层的所述通孔导线层上的所述第一导线层，和/或，连接相邻所述金属层的所述通孔导线层上的所述第一导线层与对应连接的所述第一电极的形状相同；连接所述半导体衬底与近邻金属层的所述通孔导线层上的所述第二导线层，和/或，连接相邻所述金属层的所述通孔导线层上的所述第二导线层与对应连接的所述第二电极的形状相同。
9.根据权利要求6所述的方法，其特征在于，还包括：在所述第一电极和所述第二电极上分别设置引出端子。
10.根据权利要求6所述的方法，其特征在于，所述第一电极和所述第二电极的材料为铝、铝合金、铜和铜合金中的任意一种；所述第一导线层和所述第二导线层的材料为钨、铜、铝和铝合金中的任意一种。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610119664.9A CN105575945A (zh) | 2016-03-03 | 2016-03-03 | 一种mom电容及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610119664.9A CN105575945A (zh) | 2016-03-03 | 2016-03-03 | 一种mom电容及其制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN105575945A true CN105575945A (zh) | 2016-05-11 |
Family
ID=55885907
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610119664.9A Pending CN105575945A (zh) | 2016-03-03 | 2016-03-03 | 一种mom电容及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105575945A (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109585423A (zh) * | 2018-12-03 | 2019-04-05 | 华大半导体有限公司 | 一种提高芯片系统级可靠性的结构 |
| CN110649030A (zh) * | 2019-09-27 | 2020-01-03 | 长江存储科技有限责任公司 | 一种3d nand及其制作方法 |
| CN111653545A (zh) * | 2020-06-28 | 2020-09-11 | 华虹半导体(无锡)有限公司 | 高密度电容器件及其制作方法 |
| CN116884956A (zh) * | 2023-09-06 | 2023-10-13 | 合肥晶合集成电路股份有限公司 | 一种电容器测试结构、制作方法以及测试方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101388390A (zh) * | 2007-09-12 | 2009-03-18 | 和舰科技(苏州)有限公司 | 一种新型mim电容器 |
| CN102110684A (zh) * | 2009-12-24 | 2011-06-29 | 中芯国际集成电路制造(上海)有限公司 | 半导体电容装置 |
| US20120043595A1 (en) * | 2010-08-19 | 2012-02-23 | Dong-Ryul Chang | Capacitor device and method of fabricating the same |
| CN102903612A (zh) * | 2012-09-19 | 2013-01-30 | 上海集成电路研发中心有限公司 | 一种金属-氧化物-金属电容的制造方法 |
| US20130249055A1 (en) * | 2007-12-20 | 2013-09-26 | Mediatek Inc. | Semiconductor capacitor |
| CN103700645A (zh) * | 2014-01-07 | 2014-04-02 | 上海华虹宏力半导体制造有限公司 | Mom电容及其制作方法 |
-
2016
- 2016-03-03 CN CN201610119664.9A patent/CN105575945A/zh active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101388390A (zh) * | 2007-09-12 | 2009-03-18 | 和舰科技(苏州)有限公司 | 一种新型mim电容器 |
| US20130249055A1 (en) * | 2007-12-20 | 2013-09-26 | Mediatek Inc. | Semiconductor capacitor |
| CN102110684A (zh) * | 2009-12-24 | 2011-06-29 | 中芯国际集成电路制造(上海)有限公司 | 半导体电容装置 |
| US20120043595A1 (en) * | 2010-08-19 | 2012-02-23 | Dong-Ryul Chang | Capacitor device and method of fabricating the same |
| CN102903612A (zh) * | 2012-09-19 | 2013-01-30 | 上海集成电路研发中心有限公司 | 一种金属-氧化物-金属电容的制造方法 |
| CN103700645A (zh) * | 2014-01-07 | 2014-04-02 | 上海华虹宏力半导体制造有限公司 | Mom电容及其制作方法 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109585423A (zh) * | 2018-12-03 | 2019-04-05 | 华大半导体有限公司 | 一种提高芯片系统级可靠性的结构 |
| CN110649030A (zh) * | 2019-09-27 | 2020-01-03 | 长江存储科技有限责任公司 | 一种3d nand及其制作方法 |
| CN111653545A (zh) * | 2020-06-28 | 2020-09-11 | 华虹半导体(无锡)有限公司 | 高密度电容器件及其制作方法 |
| CN111653545B (zh) * | 2020-06-28 | 2022-04-05 | 华虹半导体(无锡)有限公司 | 高密度电容器件及其制作方法 |
| CN116884956A (zh) * | 2023-09-06 | 2023-10-13 | 合肥晶合集成电路股份有限公司 | 一种电容器测试结构、制作方法以及测试方法 |
| CN116884956B (zh) * | 2023-09-06 | 2023-12-26 | 合肥晶合集成电路股份有限公司 | 一种电容器测试结构、制作方法以及测试方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5939766A (en) | High quality capacitor for sub-micrometer integrated circuits | |
| TWI515889B (zh) | 去耦電容元件、系統單晶片元件、與製程相容的去耦電容之形成方法 | |
| US10102972B2 (en) | Method of forming capacitor structure | |
| US7859039B2 (en) | X-shaped semiconductor capacitor structure | |
| TWI292204B (en) | Semiconductor device and method for manufacturing the same | |
| US7009832B1 (en) | High density metal-to-metal maze capacitor with optimized capacitance matching | |
| US7990676B2 (en) | Density-conforming vertical plate capacitors exhibiting enhanced capacitance and methods of fabricating the same | |
| US20060234464A1 (en) | Method for fabricating an integrated circuit comprising a three-dimensional capacitor | |
| CN105575945A (zh) | 一种mom电容及其制作方法 | |
| US7810234B2 (en) | Method of forming a thin film capacitor | |
| WO2001091144A1 (en) | Structure and method for fabrication of an improved capacitor | |
| CN202905470U (zh) | 多层硅基电容器电极连接结构 | |
| JP4148069B2 (ja) | マイクロストリップライン構造を有する基板、マイクロストリップライン構造を有する半導体装置、及びマイクロストリップライン構造を有する基板の製造方法 | |
| CN108172565B (zh) | 一种mom电容及集成电路 | |
| CN103700645A (zh) | Mom电容及其制作方法 | |
| KR100881488B1 (ko) | Ｍｉｍ 캐패시터를 갖는 반도체 소자 및 그의 제조방법 | |
| US7485945B2 (en) | Integrated capacitor structure | |
| US20090296313A1 (en) | Capacitor structure and metal layer layout thereof | |
| KR100668220B1 (ko) | 반도체 소자용 인덕터 | |
| US20030157805A1 (en) | Thick traces from multiple damascene layers | |
| US8766417B2 (en) | Integrated circuit chip with reduced IR drop | |
| KR20060127502A (ko) | 반도체 소자 제조방법 | |
| CN102446709B (zh) | 一种金属-氮化硅-金属电容的制造方法 | |
| CN100479162C (zh) | 半导体元件及其制造方法 | |
| US6813138B1 (en) | Embedded microelectronic capacitor equipped with geometrically-centered electrodes and method of fabrication |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20160511 |
|
| RJ01 | Rejection of invention patent application after publication |