JP2005286255A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP2005286255A JP2005286255A JP2004101586A JP2004101586A JP2005286255A JP 2005286255 A JP2005286255 A JP 2005286255A JP 2004101586 A JP2004101586 A JP 2004101586A JP 2004101586 A JP2004101586 A JP 2004101586A JP 2005286255 A JP2005286255 A JP 2005286255A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- film
- lower electrode
- insulating film
- interlayer insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 82
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 28
- 239000003990 capacitor Substances 0.000 claims abstract description 97
- 239000010949 copper Substances 0.000 claims description 106
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 102
- 229910052802 copper Inorganic materials 0.000 claims description 102
- 239000011229 interlayer Substances 0.000 claims description 67
- 239000010410 layer Substances 0.000 claims description 66
- 239000004020 conductor Substances 0.000 claims description 55
- 239000000463 material Substances 0.000 claims description 50
- 238000000034 method Methods 0.000 claims description 32
- 239000000758 substrate Substances 0.000 claims description 13
- 229910052782 aluminium Inorganic materials 0.000 claims description 5
- 230000002093 peripheral effect Effects 0.000 claims description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims 1
- 238000010030 laminating Methods 0.000 claims 1
- 229910052751 metal Inorganic materials 0.000 abstract description 47
- 239000002184 metal Substances 0.000 abstract description 47
- 230000004888 barrier function Effects 0.000 abstract description 16
- 239000012212 insulator Substances 0.000 abstract 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 17
- 230000008569 process Effects 0.000 description 16
- 238000001312 dry etching Methods 0.000 description 11
- 229910004298 SiO 2 Inorganic materials 0.000 description 9
- 238000000206 photolithography Methods 0.000 description 8
- 229910004129 HfSiO Inorganic materials 0.000 description 6
- -1 SiOC Inorganic materials 0.000 description 6
- 229910006501 ZrSiO Inorganic materials 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 6
- 229910052814 silicon oxide Inorganic materials 0.000 description 6
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 5
- 230000003071 parasitic effect Effects 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- 229910052721 tungsten Inorganic materials 0.000 description 3
- 238000009825 accumulation Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000007772 electrode material Substances 0.000 description 2
- 238000009713 electroplating Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000003870 refractory metal Substances 0.000 description 2
- 229910018125 Al-Si Inorganic materials 0.000 description 1
- 229910018520 Al—Si Inorganic materials 0.000 description 1
- 229910018565 CuAl Inorganic materials 0.000 description 1
- 229910016344 CuSi Inorganic materials 0.000 description 1
- 229910018594 Si-Cu Inorganic materials 0.000 description 1
- 229910020177 SiOF Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910008465 Si—Cu Inorganic materials 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/01—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate comprising only passive thin-film or thick-film elements formed on a common insulating substrate
- H01L27/016—Thin-film circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
- H01L23/5223—Capacitor integral with wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
- Y10S257/923—Active solid-state devices, e.g. transistors, solid-state diodes with means to optimize electrical conductor current carrying capacity, e.g. particular conductor aspect ratio
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
- Y10S257/924—Active solid-state devices, e.g. transistors, solid-state diodes with passive device, e.g. capacitor, or battery, as integral part of housing or housing element, e.g. cap
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
【課題】 信頼性の高いＭＩＭ構造を有するキャパシタを設けた半導体装置を提供する。
【解決手段】 下部電極２２０は、主にＡｌにより構成されているため、バリアメタルよりも電気抵抗値が低く、応力値も低い。したがって、電荷蓄積量および下部電極と絶縁膜との密着性への影響を抑制しつつ、コンタクト２１９による連結のために下部電極２２０の面積を広くとることが可能となる上、電気抵抗値を低くするために下部電極２２０の厚さを増すことができる。この結果、本実施形態によれば、従来にない大容量のＭＩＭキャパシタを歩留まり良く製造することができる。
【選択図】 図１
【解決手段】 下部電極２２０は、主にＡｌにより構成されているため、バリアメタルよりも電気抵抗値が低く、応力値も低い。したがって、電荷蓄積量および下部電極と絶縁膜との密着性への影響を抑制しつつ、コンタクト２１９による連結のために下部電極２２０の面積を広くとることが可能となる上、電気抵抗値を低くするために下部電極２２０の厚さを増すことができる。この結果、本実施形態によれば、従来にない大容量のＭＩＭキャパシタを歩留まり良く製造することができる。
【選択図】 図１
Description
本発明は、ＭＩＭ構造のキャパシタを搭載した半導体装置に関する。
ＲＦアナログデバイスは、高い周波数信号を扱う能動素子と、抵抗、キャパシタ等の受動素子とを含む構成を有する。ＲＦアナログデバイスは、高速動作性の向上および低消費電力化の観点から、寄生抵抗、寄生容量の削減が求められる。このため、キャパシタ素子においては、従来のＭＯＳ型キャパシタに比し、寄生抵抗、寄生容量が著しく小さいＭＩＭ（Metal-Insulator-Metal）キャパシタが広く利用されている。
一方、こうしたＲＦアナログデバイスをロジックデバイス中に組み込みワンチップ化した構造も開発されている。かかる構造を実現するには、両デバイスの構造および製造プロセスの統合を図る必要がある。ロジックデバイスでは、素子高速動作性および低消費電力化の観点から、銅配線を多層に積層した構造が一般的に利用されている。こうした銅多層配線構造に、ＭＩＭキャパシタの構造やプロセスを如何に適合させるかが重要な技術的課題となる。
ここで、銅多層配線構造にＭＩＭキャパシタを適用する場合、銅配線の一部をＭＩＭキャパシタの電極としても用いることが考えられる。ところが、銅配線は、通常、ダマシンプロセスにより形成されるため、ディッシングが生じる等、表面の平坦性を充分に得ることが困難であった。このディッシングの問題は、キャパシタの電極部のように広い表面積のＣｕ層を形成しようとするときには特に顕著となり、ＭＩＭキャパシタの電極部をＣｕ膜で形成することは非常に困難であった。
一方、特許文献１記載の技術には、ＭＩＭキャパシタの下層電極の下面にＣｕ配線構造を接続させ、Ｃｕ配線を介して下層電極に電荷を供給する構成とした半導体装置が開示されている。同文献に記載された半導体装置を図７に示す。図７に示すように、銅配線３４ａ〜ｄの上に、ＴｉＮ膜３８、ＳｉＯ２膜３９およびＴｉＮ膜４０が、それぞれ１００ｎｍ、４０ｎｍ、１５０ｎｍ程度の膜厚で順次形成されており、ＴｉＮ膜３８がＭＩＭの下部電極になっている。
ところが、上記公報記載のキャパシタは、以下のような課題を有していた。
第一に、銅配線上にバリアメタルを介してキャパシタ下層電極が積層した構造を有するため、依然、下層電極の平坦性が困難であった。第二に、バリアメタルは通常、高抵抗材料からなるため、下部電極の抵抗が高くなるという課題を有していた。膜厚を厚くすることで低抵抗化を図ることも考えられるが、ＴｉＮなどのバリアメタルは、一般に内部応力が高く、膜厚を厚くすることにも限界があった。第三に、バリアメタルが高抵抗、高内部応力であるため、大面積化することが困難であり、大きな容量を有するキャパシタを形成することが難しかった。
以上のように、配線の上部にＭＩＭキャパシタを設ける構成においては、下部電極の平坦性が損なわれたり、下部電極の材料の選択に制限が加わる結果、所望の性能を有するキャパシタを得ることが困難となっていた。
本発明は、上記事情に鑑みなされたものであって、その目的とするところは、信頼性の高いＭＩＭ構造を有するキャパシタを設けた半導体装置を提供することにある。
本発明によれば、半導体基板と、半導体基板の上部に設けられた下部配線と、該下部配線を埋めこむ第１層間絶縁膜と、第１層間絶縁膜上に設けられた下部電極、その上部に設けられる上部電極、および、これらの電極に挟まれた誘電膜を有するＭＩＭキャパシタと、ＭＩＭキャパシタを埋めこむ第２層間絶縁膜と、第２層間絶縁膜の上部に設けられた上部配線と、を含み、下部電極が上部配線と電気的に接続されていることを特徴とする半導体装置が提供される。
本発明は、下部配線と上部配線との間に挟まれた領域にＭＩＭキャパシタを設けた半導体装置に関するものである。下部電極が第１層間絶縁膜上に形成されるため、下部電極の平坦性が良好となる。また、第１層間絶縁膜中に、下部配線と下部電極とを接続する部材を設けず、下部電極が上部配線と電気的に接続された構成としているため、下部電極の材料選択の自由度が向上する。この結果、下部電極の低抵抗化、大面積化を図ることができる。従来技術においては、下部電極は、下部配線と接する形で設けられており、下部銅配線やその上に設けられたバリアメタル上に下部電極を形成していたため、下部電極の材料選択に一定の制限があったが、本発明では下部電極を上部配線と接続する形態としているため、このような制限が解消される。
本発明において、上部配線とは、第２層間絶縁膜の上部にある配線群全体をさすこととする。
また、上部電極と下部電極とが、異なる導電材料により構成されていてもよい。ここで、上部電極と下部電極では要求される特性が異なる場合がある。たとえば、下部電極は上部配線と接続するために面積を広くすることが好ましく、そのため低抵抗材料などを用いることが望ましい場合がある。また、上部電極は容量膜上に形成される関係で、当該容量膜上に良好に形成できる材料を用いることが望ましい場合がある。上部電極と下部電極とが異なる導電材料により構成されることにより、たとえば、ＭＩＭキャパシタの電極形成プロセス（電極形状に加工するエッチング等）に好適となるように、各電極の材料をそれぞれ独立に選択することができる。また、各電極と同一水準に、同一プロセスにて抵抗やインダクタ等の素子を形成する場合、これらの素子の設計に合わせて電極材料を選択することも可能となる。
本発明において、下部電極および上部電極は、同じ上部配線から接続されていてもよいし、異なる上部配線から接続されていてもよい。
また、上層配線は銅配線であってもよく、下層配線は銅配線であってもよい。
本発明において、銅配線とは、銅のみにより構成される配線だけでなく、銅を主成分として構成される配線のことをも含むこととする。
また、下部電極は、上部電極の外周縁よりも外方へ張り出した部分を有し、第１接続プラグは、上記部分と接続してもよい。こうすることにより、下部電極と上部配線とを第１接続プラグにより好適に接続することができる。
また、下部電極と同一レベルに設けられ、下部電極と同一材料および同一膜厚からなる第１抵抗体を備えてもよいし、上部電極と同一レベルに設けられ、上部電極と同一材料および同一膜厚からなる第２抵抗体を備えてもよい。この構成によれば、ＭＩＭキャパシタと抵抗を含み、製造効率に優れた半導体装置が実現される。
また、下部電極と同一レベルに設けられ、下部電極と同一材料および同一膜厚からなる複数の第１導電体と、上部配線と第１導電体とを接続する複数のビアとにより構成されるインダクタを備えてもよい。この構成によれば、ＭＩＭキャパシタとインダクタを含み、製造効率に優れた半導体装置が実現される。
本発明によれば、半導体基板の上部に下部配線を形成する工程と、下部配線を埋めこむ第１層間絶縁膜を形成する工程と、第１層間絶縁膜上に、下部電極、誘電膜および上部電極が積層してなるＭＩＭキャパシタを形成する工程と、ＭＩＭキャパシタを埋めこむ第２層間絶縁膜を形成する工程と、第２層間絶縁膜中に、下部電極に到達するビアホールを形成する工程と、ビアホールを導電膜で埋め込み、接続プラグを形成する工程と、第２層間絶縁膜の上部に、接続プラグと接続する上部配線を形成する工程とを含むことを特徴とする半導体装置の製造方法が提供される。
本発明によれば、信頼性の高いＭＩＭ構造を有するキャパシタを設けた半導体装置を提供することができる。
以下、本発明の実施の形態について図面を用いて説明する。なお、すべての図面において、同様な構成要素には、同様の符号を付し、適宜説明を省略する。
第一の実施形態
本実施形態に係る半導体装置は、多層銅配線を含むロジック回路素子中に、ＭＩＭキャパシタ、抵抗素子といった受動素子を設けた構造を具備する。
本実施形態に係る半導体装置は、多層銅配線を含むロジック回路素子中に、ＭＩＭキャパシタ、抵抗素子といった受動素子を設けた構造を具備する。
図１は、本実施形態に係る半導体装置２００の構成を示す断面図である。
半導体装置２００は、シリコン基板（不図示）、第１銅配線層２０２、層間絶縁膜２０６、受動素子層２５０、第２銅配線層２３９が、この順に積層された構成を有する。第１銅配線層２０２および第２銅配線層２３９は、それぞれ、たとえば６層〜１０層などの多層配線中の銅配線である。第１銅配線層２０２は、トランジスタが形成された層の直上にある第１層目の銅配線層に対応する。第２銅配線層２３９は、トランジスタが形成された層の直上にある第２層目の銅配線層に対応する。
第１銅配線層２０２は、絶縁膜２０４中に下部銅配線２１４が埋設された構成を有している。また、第２銅配線層２３９は、絶縁膜２３０中に上部銅配線２３８が埋設された構成を有している。
本実施形態では、これらの銅配線層の間に、ＭＩＭキャパシタ、抵抗素子といった受動素子を設けられた受動素子層２５０が配置されている。受動素子層２５０の厚さは、０．８μｍ〜２μｍ程度である。
ビアプラグ２４０は上部銅配線２３８と第２抵抗素子２１８との間を電気的に接続し、ビアプラグ２４１は上部銅配線２３８と第１抵抗素子２２４との間を電気的に接続し、ビアプラグ２４３は上部銅配線２３８と下部銅配線２１４との間を電気的に接続している。また、コンタクト２１７は上部銅配線２３８と上部電極２１６との間を電気的に接続し、コンタクト２１９は上部銅配線２３８と下部電極２２０との間を電気的に接続している。
受動素子層２５０は、上記構成の第１銅配線層２０２および第２銅配線層２３９に挟まれた位置に設けられている。受動素子層２５０には、ＭＩＭ構造を有するキャパシタ２６０、第２抵抗素子２１８および第１抵抗素子２２４といった受動素子が形成されており、さらに、ダミー金属膜２２６ａ、ダミー金属膜２２６ｂが形成されている。
キャパシタ２６０は、上部電極２１６、下部電極２２０、および、これら２つの電極に挟まれ容量膜として機能する誘電体膜２１０から構成されている。下部電極２２０は、上部電極２１６の外周縁よりも外方へ張り出した部分を有し、この張り出した部分と上部銅配線２３８とがコンタクト２１９を介して接合している。また、上部電極２１６は、上部銅配線２３８とコンタクト２１７を介して接合している。
下部電極２２０はＴｉ、ＴｉＮ、Ａｌ、Ｔｉ、ＴｉＮが下からこの順で積層した金属膜からなっている。このようなＡｌを含む多層金属膜により下部電極を構成することで、下部電極の低抵抗化を図ることができる。また、電極抵抗が低減される結果、電極面積を増大させ容量の向上を図ることが可能となる。ここで、Ａｌ層の厚さは、１００ｎｍ程度以上であればよく、１００ｎｍ〜２００ｎｍの範囲が好ましい。下部電極２２０全体の厚さとしては、たとえば、４００ｎｍ程度とするのがよい。
上部電極２１６は、たとえば、高融点金属からなるバリアメタルにより構成されている。こうすることにより、上部電極２１６は数十Ωから数キロΩの抵抗値を有し、ＭＩＭキャパシタを構成する上部電極の抵抗体としての機能を発揮することができる。なお、本実施形態においては、上部電極２１６を構成する材料としてＴａＮを用いているが、たとえば、ＴｉＮ、Ｔａ、Ｗなどを用いてもよい。
誘電体膜２１０は、キャパシタの容量膜として機能する。誘電体膜２１０を構成する材料としては、ＳｉＯ２、ＳｉＯＮ、ＳｉＯＣ、ＳｉＮ、Ｔａ２Ｏ５等のほか、ＺｒＯｘ、ＨｆＯｘ、ＺｒＳｉＯｘ、ＨｆＳｉＯｘ、Ａｌ２Ｏ３等のいわゆるＨｉｇｈ−Ｋ材料や、ＰＺＴ、ＰＬＺＴ等のペロブスカイト構造を有する材料等を用いることができる。誘電体膜２１０の膜厚は、材料に応じて適宜選択されるが、たとえば、２０ｎｍ〜１００ｎｍ程度とする。本実施形態では、材料としてＳｉＯ２を用い、膜厚を５０ｎｍとしている。
ここで、下部電極２２０、誘電体膜２１０および上部電極２１６の合計厚みは、０．５μｍ以下とすることが好ましい。こうすることにより、ビアホール２３６の歩留まりを向上させることができる。また、下部電極２２０と上部電極２１６の厚みは、電気抵抗値上昇による影響を考慮し、厚めに設定されるのが好ましい。そのため、誘電体膜２１０の厚みを薄く設定することが好ましく、その結果、ＭＩＭキャパシタの容量の設計可能範囲を広くとることができる。また、合計厚みは、０．３μｍ以下とすることがより好ましい。こうすることにより、受動素子層２５０全体の平坦性が良好となり、その上に積層される多層配線を歩留まり良く形成することができる。
第１抵抗素子２２４は、キャパシタ２６０の下部電極２２０と同一工程で形成される。この結果、第１抵抗素子２２４と下部電極２２０とは、同一レベルに設けられ、同一材料および同一膜厚となっている。第１抵抗素子２２４は、ビアプラグ２４１により上部銅配線２３８と接続されている。
第２抵抗素子２１８は、キャパシタ２６０の上部電極２１６と同一工程で形成される。この結果、第２抵抗素子２１８と上部電極２１６とは、同一レベルに設けられ、同一材料および同一膜厚となっている。第２抵抗素子２１８は、キャパシタ２６０と同じ積層構造を有する構造体の上部電極を利用した形態となっており、この上部電極をビアプラグ２４０により上部銅配線２３８と接続し抵抗体として利用したものである。なお、第２抵抗素子２１８の下部に配置されている下部電極２２２は、配線に接続されておらず浮遊電位となっており、素子として機能していない。
以上のように、第１抵抗素子２２４は、下部電極２２０と同じＡｌを含む金属膜により構成され、第２抵抗素子２１８は、上部電極２１６と同じＴａＮにより構成されている。本実施形態によれば、このように材料の異なる２種類の抵抗素子を、キャパシタ２６０形成と同一プロセスで形成することができる。
ダミー金属膜２２６ａおよびダミー金属膜２２６ｂは、下部電極２２０、下部電極２２２および第１抵抗素子２２４と同一材料、同一膜厚で形成されている。ダミー金属膜２２６ａおよびダミー金属膜２２６ｂは、配線に接続されておらず浮遊電位となっており、素子として機能していない。
次に、図1に示した半導体装置２００の製造工程について説明する。
図２〜図４は、本実施形態に係る半導体装置２００の製造工程を示す断面図である。
はじめに、図２（ａ）に示すように、第１銅配線層２０２および層間絶縁膜２０６を積層し、その上にＡｌ含有多層膜２０８、誘電体膜２１０および上部導電膜２１２をこの順で積層した構造を得る。はじめに、ダマシンプロセスを用いて絶縁膜２０４中に下部銅配線２１４が埋設された配線層を得る。次いでその上に、ＣＶＤ法などにより層間絶縁膜２０６を成膜する。その後、スパッタリング法を用い、Ｔｉ、ＴｉＮ、Ａｌ、Ｔｉ、ＴｉＮをこの順で成膜することにより、５層構造のＡｌ含有多層膜２０８を成膜する。このＡｌ含有多層膜２０８の上に、ＣＶＤ法などを用いて誘電体膜２１０を成膜し、その上に、スパッタリング法などを用いて上部導電膜２１２を成膜する（図２（ａ））。ここで、層間絶縁膜２０６および誘電体膜２１０を構成する材料としては、ＳｉＯ２、ＳｉＯＮ、ＳｉＯＣ、ＳｉＮ、Ｔａ２Ｏ５等のほか、ＺｒＯｘ、ＨｆＯｘ、ＺｒＳｉＯｘ、ＨｆＳｉＯｘ、Ａｌ２Ｏ３等のいわゆるＨｉｇｈ−Ｋ材料や、ＰＺＴ、ＰＬＺＴ等のペロブスカイト構造を有する材料などを用いることができる。ここで、層間絶縁膜２０６および誘電体膜２１０の膜厚は、材料に応じて適宜選択されるが、本実施形態では、層間絶縁膜２０６の材料としてＳｉＯＦを用い、誘電体膜２１０の材料としてＳｉＯ２を用いている。また、膜厚をそれぞれ、０．１μｍ、５０ｎｍとしている。第１銅配線層２０２は、下部銅配線２１４および絶縁膜２０４を内部に有する。
Ａｌ含有多層膜２０８は、図中下から、Ｔｉ、ＴｉＮ、Ａｌ、Ｔｉ、ＴｉＮがこの順に積層された構造を有し、Ａｌの層を主として構成されている。ここで、Ａｌの層の厚さとしては、１００ｎｍ程度以上であればよく、１００ｎｍ〜２００ｎｍの範囲内が好ましく用いられる。また、Ａｌ含有多層膜２０８の厚さとしては、たとえば、４００ｎｍ程度が用いられる。
上部導電膜２１２は、たとえば、高融点金属からなるバリアメタルにより構成されている。本実施形態においてはＴａＮを用いているが、たとえば、ＴｉＮ、Ｔａ、Ｗなどを用いてもよい。
ここで、上部導電膜２１２と、誘電体膜２１０と、Ａｌ含有多層膜２０８とを合わせた厚さは、０．５μｍ以下が好ましい。こうすることにより、キャパシタ２６０の容量の設計可能範囲を広くとることができる。また、０．３μｍ以下とすることがより好ましい。こうすることにより、受動素子層２５０全体の平坦性が良好となり、その上に積層される多層配線を歩留まり良く形成することができる。
後述する上部電極２１６などを形成する領域を画定するために、上部導電膜２１２上にレジスト膜を形成し、フォトリソグラフィーにより、レジストパターンを形成する。次にレジストパターンをマスクとして、選択的にドライエッチングすることによりキャパシタ２６０を構成する上部電極２１６、抵抗体として用いる第２抵抗素子２１８を形成する（図２（ｂ））。
後述する下部電極２２０などを形成する領域を画定するために、誘電体膜２１０と上部電極２１６と第２抵抗素子２１８との上に、レジスト膜を形成し、フォトリソグラフィーにより、レジストパターンを形成する。次にレジストパターンをマスクとして、選択的にドライエッチングすることにより、誘電体膜２１０の一部を除去すると同時に、キャパシタ２６０を構成する下部電極２２０、浮遊電極とする下部電極２２２、抵抗体として用いる第１抵抗素子２２４、配線としては用いずダミーとするダミー金属膜２２６ａ、ダミー金属膜２２６ｂを形成する（図２（ｃ））。
ＣＶＤ法などを用いて、層間絶縁膜２２８を成膜後、たとえば、ＣＭＰ技術などを用いて、層間絶縁膜２２８を平坦化する（図３（ａ））。層間絶縁膜２２８を構成する材料としては、ＳｉＯ２、ＳｉＯＮ、ＳｉＯＣ、ＳｉＮ、Ｔａ２Ｏ５等のほか、ＺｒＯｘ、ＨｆＯｘ、ＺｒＳｉＯｘ、ＨｆＳｉＯｘ、Ａｌ２Ｏ３等のいわゆるＨｉｇｈ−Ｋ材料や、ＰＺＴ、ＰＬＺＴ等のペロブスカイト構造を有する材料などが用いられる。ここで、層間絶縁膜２０６と層間絶縁膜２２８とを合わせた厚さは、０．８μｍ〜２μｍ程度である。
層間絶縁膜２２８上に、たとえば、ＣＶＤ法などを用いて、絶縁膜２３０を成膜する（図３（ｂ））。絶縁膜２３０を構成する材料としては、ＳｉＯ２、ＳｉＯＮ、ＳｉＯＣ、ＳｉＮ、Ｔａ２Ｏ５等のほか、ＺｒＯｘ、ＨｆＯｘ、ＺｒＳｉＯｘ、ＨｆＳｉＯｘ、Ａｌ２Ｏ３等のいわゆるＨｉｇｈ−Ｋ材料や、ＰＺＴ、ＰＬＺＴ等のペロブスカイト構造を有する材料などが用いられる。
絶縁膜２３０内に銅配線用溝２３２を形成する領域を画定するために、絶縁膜２３０上にレジスト膜を形成し、フォトリソグラフィーにより、レジストパターンを形成する。次にレジストパターンをマスクとして、ドライエッチングすることにより、絶縁膜２３０の一部が除去されて、銅配線用溝２３２が形成される（図３（ｃ））。
銅配線用溝２３２を埋め込むように、絶縁膜２３０上にレジスト膜を成膜する。次に、フォトリソグラフィーにより、レジスト膜上にレジストパターンを形成する。ついで、レジストパターンをマスクとして、ドライエッチングすることにより、層間絶縁膜２２８の一部、層間絶縁膜２０６の一部を除去する。この手順により、ビアホール２３６を形成する。（図４（ａ））。
ビアホール２３６および銅配線用溝２３２内に、それぞれスパッタリング法などにより、たとえば、Ｗ、ＷＮ、Ｔａ、ＴａＮ、Ｔｉ、ＴｉＮなどからなるバリアメタルを成膜する（不図示）。次に、バリアメタル上に、ビアホール２３６および銅配線用溝２３２を埋め込むように、たとえば、電界めっき法などにより銅膜を成膜する。ついで、ＣＭＰ技術などを用いて銅膜の表面を平坦化し、その後、不要なバリアメタルおよび銅膜を除去することにより、コンタクト２１７、コンタクト２１９、ビアプラグ２４０、ビアプラグ２４１、ビアプラグ２４３と、上記コンタクトおよびビアプラグが連結された上部銅配線２３８とを同時に形成する。（図４（ｂ））。
本実施形態における半導体装置２００の効果について以下に説明する。
本実施形態において、ＭＩＭ構造を有するキャパシタ２６０は、多層配線層を構成する第１銅配線層２０２と第２銅配線層２３９との間の層に設けられている。このため、製造効率に優れ、素子レイアウト効率に優れる半導体装置を実現できる。ロジック回路素子等における多層配線パターンの設計にあっては、以前に作成した回路パターンを用いつつ必要な箇所を修正する手法がしばしば採用される。本実施形態によれば、こうした手法を好適に実現することができる。すなわち、受動素子の回路パターンを変更しようとしたとき、受動素子層２５０のみを設計変更すればよく、かかる設計変更は、他の配線層に影響を与えることがない。したがって、特許文献１記載の技術に代表される従来技術のように、多層配線層の最上層に配線と混在させた形態でＭＩＭキャパシタを設ける構成と比較し、素子設計のリードタイムを大幅に短縮し得る製造効率に優れる構造の半導体装置を実現できる。また、銅配線層中のスペースに受動素子を設ける構成に比べ、受動素子のレイアウトの自由度が向上する。
また、本実施形態では、キャパシタ２６０の下部電極２２０が、コンタクト２１９を介して上部銅配線２３８と接続した構造を採用する。そして、上部電極２１６の面積よりも下部電極２２０の面積を広くし、下部電極２２０の外縁部が上部電極２１６の外縁部よりも外側に張り出す形態とし、この張り出し部分にコンタクト２１９の底部が接続する構造を採用している。このため、素子設計のリードタイムを大幅に短縮できるとともに、製造効率に優れる半導体装置が実現される。
受動回路の用途によっては、多層配線の下層に配置することが望まれる場合がある。ところが、下層に位置する配線層は一般に配線密度が高く、余剰スペースに受動素子を配置することは困難である。そこで本実施形態では、下部銅配線と上部銅配線との間に受動素子層２５０を介在させた構成としている。こうした受動素子層を介在させるにあたっては、周辺の銅配線との電気的接続を如何に確保するかが重要な技術的課題となるが、本実施形態では、キャパシタ２６０の上部電極２１６および下部電極２２０を、それぞれ、コンタクトを介して上部銅配線２３８と接続する構造としている。このため、受動素子層２５０を設けることによる膜厚の増大が最小限に抑制される。また、キャパシタ２６０の各電極に電圧を印加するための配線を上部配線の側にだけ設ければ済み、受動素子層２５０を設けることによる配線パターンの設計変更を最小限にすることができる。また、上部銅配線２３８と接続するコンタクトを、他の素子に配設されたビアプラグ（ビアプラグ２４０、２４１）や、上部銅配線２３８と下部銅配線２１４とを接続するビアプラグ２４３と同一工程で形成でき、製造効率にも優れる。
ここで、上記のように下部電極２２０を大きくすると、下部電極２２０の電気抵抗値が高くなり、所望の電荷蓄積量を得ることが困難になる上、複数のキャパシタ間で容量のばらつきが生じることとなる。この結果、ＭＩＭ構造を有するキャパシタ２６０を電池として用いる際の電源安定性や、ＬＣ回路を構成する素子として用いる際の高速動作性を得ることが難しくなる。こうしたことを解決するために、下部電極２２０を厚くして下部電極２２０の電気抵抗値を低くすることも考えられるが、従来のようにＴｉＮ、Ｔｉなどのバリアメタルで下部電極を形成した構造では、下部電極の厚さを増すと内部応力が大きくなってしまい、周囲に設けられる絶縁膜との密着性が低下するという問題が生じる。これに対して本実施形態における下部電極２２０は、主にＡｌにより構成されているため、バリアメタルよりも電気抵抗値が低く、応力値も低い。したがって、電荷蓄積量および下部電極と絶縁膜との密着性への影響を抑制しつつ、コンタクト２１９による連結のために下部電極２２０の面積を広くとることが可能となる上、電気抵抗値を低くするために下部電極２２０の厚さを増すことができる。この結果、本実施形態によれば、従来にない大容量のＭＩＭキャパシタを歩留まり良く製造することができる。
また、本実施形態において、Ａｌ含有多層膜２０８は、平坦化された層間絶縁膜２０６上に成膜されているので、Ａｌ含有多層膜２０８、誘電体膜２１０および上部導電膜２１２を平坦に成膜することができる。このため、ＭＩＭ構造を有するキャパシタ２６０を構成する上部電極２１６と、下部電極２２０と、その間に挟まれる誘電体膜２１０の平坦性を向上させることができ、所望の容量のキャパシタ２６０を得ることができる。この結果、キャパシタ２６０を電池として用いる際の電源安定性や、キャパシタ２６０をＬＣ回路を構成する素子として用いる際の高速動作性を得ることができるため、信頼性の高いＭＩＭ構造を有するキャパシタを備える半導体装置２００が実現される。
さらに、本実施形態において、Ａｌ含有多層膜２０８をドライエッチングして、下部電極２２０などを形成する際に、銅配線間を接続するビアプラグ２４３の近傍に、配線には用いないダミーのダミー金属膜２２６ａおよびダミー金属膜２２６ｂが形成されている。このため、層間絶縁膜２２８を形成する際には、第１抵抗素子２２４だけでなく、ダミー金属膜２２６ａおよびダミー金属膜２２６ｂの上にも形成されることとなる。それゆえ、ダミー金属膜を形成せずに、キャパシタや抵抗素子上に層間絶縁膜が形成される場合と比較して、キャパシタ２６０や第２抵抗素子２１８上に形成される層間絶縁膜の高さと、ダミー金属膜上に形成される層間絶縁膜の高さの差を小さくすることができる。そのため、ＣＭＰ技術などにより層間絶縁膜２２８を平坦化することができ、層間絶縁膜２２８の上層に設けられる絶縁膜２３０および上部銅配線２３８を平坦化することが可能になる。したがって、銅配線用溝２３２やビアホール２３６を寸法精度良く形成することができる。この結果、上部銅配線２３８と各電極および抵抗素子とを正確に接続することができるため、信頼性の高いＭＩＭ構造を有するキャパシタを設けた半導体装置２００が実現される。
また、本実施形態において、キャパシタ２６０を構成する、上部電極２１６の膜厚と、誘電体膜２１０と、下部電極２２０との膜厚の合計値を、０．５μｍ以下としている。ここで、下部電極２２０と上部電極２１６の厚みは、電気抵抗値上昇によるＭＩＭキャパシタ容量の設計可能範囲への影響を考慮し、厚めに設定されるのが好ましい。そのため、容量膜である誘電体膜２１０の厚みを薄く設定することが好ましい。ここで、容量膜の厚みの薄いキャパシタは容量値の設計範囲を広く設定することができる。このため、キャパシタ２６０について、所望のキャパシタ容量を得ることができる。また、ビアホール２３６を形成する際の歩留まりを向上させることができる。したがって、ＭＩＭ構造を有するキャパシタ２６０を有する半導体装置２００の製造プロセスにおける製造安定性を向上させつつ、キャパシタ２６０を電池として用いる際の電源安定性や、キャパシタ２６０をＬＣ回路を構成する素子として用いる際の高速動作性を得ることができる。
また、本実施形態において、上部電極は主にＴａＮにより構成され、下部電極は主にＡｌにより構成されている。ここで、回路には色々な抵抗値を有する抵抗体を配置することが必要である。本実施形態においては、上部電極を構成する材料と、下部電極を構成する材料とを異なる材料とすることにより、抵抗体を構成する材料の面積や厚さを変えることなく、上部電極の抵抗値と下部電極の抵抗値とを異なるものとしている。この結果、集積度向上を図りつつ、抵抗値の異なる抵抗体を回路に配置することにより、信頼性の高いＭＩＭ構造を有するキャパシタを設けた半導体装置２００が実現される。
また、本実施形態において、抵抗体として用いられる第２抵抗素子２１８と第１抵抗素子２２４は、第２銅配線層２３９と第１銅配線層２０２との間にある層間絶縁膜２２８中に形成されている。しかし、特許文献１に代表される従来の技術においては、抵抗体は、ＭＩＭ構造を有するキャパシタと同じ層ではなく、基板に近い層に設けられていた。このため、基板と抵抗体との間に発生する寄生容量の影響を受けてしまい、所望の抵抗値を得ることができなかった。この傾向は、高周波領域において特に顕著である。一方、本実施形態においては、抵抗体が層間絶縁膜２２８中に形成されているので、基板との間に発生する寄生容量の影響を抑制することができる。したがって、第１抵抗素子２２４と第２抵抗素子２１８は所望の抵抗値を得ることができる。
また、本実施形態においては、第２抵抗素子２１８や第１抵抗素子２２４のように、抵抗値の異なる抵抗体を、ＭＩＭ構造を有するキャパシタの上部電極２１６および下部電極２２０を形成する際に、それぞれ同一平面上に、同時に形成している。したがって、ＭＩＭ構造を有するキャパシタ２６０を搭載する半導体装置２００に抵抗値の異なる抵抗体を形成するプロセスを簡略化することができる。
また、本実施形態において、誘電体膜２１０上に形成された上部導電膜２１２をドライエッチングすることによって、上部電極２１６と第２抵抗素子２１８とが同時に形成されている。また、層間絶縁膜２０６上に形成されたＡｌ含有多層膜２０８をドライエッチングすることによって、下部電極２２０、下部電極２２２、第１抵抗素子２２４、ダミー金属膜２２６ａおよびダミー金属膜２２６ｂが同時に形成されている。したがって、ＭＩＭ構造を有するキャパシタ２６０を搭載する半導体装置２００を製造するプロセスを簡略化することができる。
第二の実施形態
本実施形態に係る半導体装置は、ＭＩＭキャパシタを有する層と同層にインダクタが設けられている。
本実施形態に係る半導体装置は、ＭＩＭキャパシタを有する層と同層にインダクタが設けられている。
図５は、本実施形態に係る半導体装置３００の構成を示す断面図であり、図６は、図５のインダクタ２７０を上面から見た構造を示す図である。図５において、インダクタ２７０は、下部電極２２０と同一レベルに設けられた第１導体２４２、第２導体２４４と、第３導体２４６、第４導体２４８、ビアプラグ２４５、上部銅配線２３８とにより構成されている。ここで、第１導体２４２の端部とビアプラグ２４５、第２導体２４４の端部とビアプラグ２４５、第３導体２４６の端部とビアプラグ２４５、第４導体２４８の端部とビアプラグ２４５とがそれぞれ接続されている。図６において、上部銅配線２３８、ビアプラグ２４５、第１導体２４２、ビアプラグ２４５、上部銅配線２３８、ビアプラグ２４５、第２導体２４４、ビアプラグ２４５、上部銅配線２３８、ビアプラグ２４５、第３導体２４６、ビアプラグ２４５、上部銅配線２３８、ビアプラグ２４５、第４導体２４８、ビアプラグ２４５、上部銅配線２３８が、この順に連結され、インダクタ２７０を形成している。すなわち、インダクタ２７０は、基板面と略水平な方向の軸の周りに導体が巻回した構造を有している。したがって、インダクタ２７０に通電すると、基板面と略水平な方向に磁界が発生する。
次に、図５を用いて、半導体装置３００の製造工程について説明する。半導体装置３００の製造工程は、インダクタ２７０を構成する、第１導体２４２、第２導体２４４、第３導体２４６および第４導体２４８を形成する点、およびビアプラグ２４５を上記インダクタ２７０を構成する電極に接続する点で、第一の実施形態と異なる。
第一の実施形態で説明した図２（ａ）の工程の後、上部導電膜２１２上にレジスト膜を形成し、フォトリソグラフィーにより、レジストパターンを形成する。次にレジストパターンをマスクとして、上部導電膜２１２を選択的にドライエッチングすることにより上部電極２１６、第１抵抗素子２１８を形成する。
次に、下部電極を形成する領域を画定するために、誘電体膜２１０と上部電極２１６と第２抵抗素子２１８との上に、レジスト膜を形成し、フォトリソグラフィーにより、レジストパターンを形成する。次にレジストパターンをマスクとして、ドライエッチングすることにより、誘電体膜２１０の一部を除去すると同時に、キャパシタ２６０を構成する下部電極２２０、浮遊電極とする下部電極２２２、抵抗体として用いる第１抵抗素子２２４、配線としては用いずダミーとするダミー金属膜２２６ａ、ダミー金属膜２２６ｂ、インダクタを構成する第１導体２４２、第２導体２４４、第３導体２４６および第４導体２４８を形成する。
ついで、ＣＶＤ法などを用いて、層間絶縁膜２２８を成膜後、たとえば、ＣＭＰ技術などを用いて、層間絶縁膜２２８を平坦化する。層間絶縁膜２２８を構成する材料としては、ＳｉＯ２、ＳｉＯＮ、ＳｉＯＣ、ＳｉＮ、Ｔａ２Ｏ５等のほか、ＺｒＯｘ、ＨｆＯｘ、ＺｒＳｉＯｘ、ＨｆＳｉＯｘ、Ａｌ２Ｏ３等のいわゆるＨｉｇｈ−Ｋ材料や、ＰＺＴ、ＰＬＺＴ等のペロブスカイト構造を有する材料などが用いられる。ここで、層間絶縁膜２０６と層間絶縁膜２２８とを合わせた厚さは、０．８μｍ〜２μｍ程度である。
次に、層間絶縁膜２２８上に、ＣＶＤ法などを用いて、絶縁膜２３０を成膜する。絶縁膜２３０を構成する材料としては、ＳｉＯ２、ＳｉＯＮ、ＳｉＯＣ、ＳｉＮ、Ｔａ２Ｏ５等のほか、ＺｒＯｘ、ＨｆＯｘ、ＺｒＳｉＯｘ、ＨｆＳｉＯｘ、Ａｌ２Ｏ３等のいわゆるＨｉｇｈ−Ｋ材料や、ＰＺＴ、ＰＬＺＴ等のペロブスカイト構造を有する材料などが用いられる。
ついで、絶縁膜２３０内に銅配線用溝２３２を形成する領域を画定するために、絶縁膜２３０上にレジスト膜を形成し、フォトリソグラフィーにより、レジストパターンを形成する。次にレジストパターンをマスクとして、ドライエッチングすることにより、絶縁膜２３０の一部が除去されて、銅配線用溝２３２が形成される。
銅配線用溝２３２を埋め込むように、絶縁膜２３０上にレジスト膜を成膜する。次に、フォトリソグラフィーにより、レジスト膜上にレジストパターンを形成する。ついで、レジストパターンをマスクとして、ドライエッチングすることにより、層間絶縁膜２２８の一部、層間絶縁膜２０６の一部を除去する。この手順により、ビアホール２３６を形成する。
ビアホール２３６および銅配線用溝２３２内に、それぞれスパッタリング法により、たとえば、Ｗ、ＷＮ、Ｔａ、ＴａＮ、Ｔｉ、ＴｉＮなどからなるバリアメタルを成膜する。次に、バリアメタル上に、ビアホール２３６および銅配線用溝２３２を埋め込むように、たとえば、電界めっき法により銅膜を成膜する。ついで、たとえば、ＣＭＰ技術を用いて銅膜の表面を平坦化し、その後、不要なバリアメタルおよび銅膜を除去することにより、コンタクト２１７、コンタクト２１９、ビアプラグ２４０、ビアプラグ２４１、ビアプラグ２４３、ビアプラグ２４５と、上記コンタクトとビアプラグが連結された上部銅配線２３８とを同時に形成する。
本実施形態において、半導体装置３００に、インダクタ２７０を設けた構造としたことの効果について以下に説明する。
本実施形態において、インダクタ２７０は、第２銅配線層２３９と第１銅配線層２０２との間の層に基板とほぼ水平に設けられている。そのため、多層銅配線層間のスペースを有効に活用して、インダクタ２７０をレイアウトするとともに、ＭＩＭ構造を有するキャパシタ２６０を設けることが可能になる。このため、コイル形成のためのスペースを別途準備する必要がなく、コイルを簡易に形成することができるとともに、デッドスペースを利用してコイルを形成することができるので、省スペース化ができる。また、コイルの磁束が基材に水平な方向に生じるので、半導体装置３００に含まれる他の部材との干渉を低減することができる。これにより、コイルの設置場所を考慮することなく他の部材の設計を行うことができ、レイアウトの自由度を高めることができる。したがって、信頼性の高いＭＩＭ構造を有するキャパシタ２６０およびインダクタ２７０などを用いたＬＣＲ回路を備えた半導体装置３００が実現できる。
また、本実施形態において、インダクタ２７０を構成する、第１導体２４２、第２導体２４４、第３導体２４６および第４導体２４８は、Ａｌ含有多層膜２０８をドライエッチングすることによって、キャパシタ２６０を構成する下部電極２２０などと同時に同一平面状に形成されている。したがって、ＭＩＭ構造を有するキャパシタ２６０およびインダクタ２７０などを用いたＬＣＲ回路を備えた半導体装置３００を製造するプロセスを簡略化することができる。
以上、本発明を実施の形態に基づいて説明した。この実施の形態はあくまで例示であり、種々の変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。
たとえば、上記実施形態においては、ダミーのダミー金属膜２２６ａおよびダミー金属膜２２６ｂを設けて層間絶縁膜２２８を平坦化する形態について説明したが、ダミーのダミー金属膜２２６ａおよびダミー金属膜２２６ｂを設けずに、上部電極の膜厚と下部電極の膜厚の合計値を０．３μｍ以下とすることで、層間絶縁膜２２８を平坦化してもよい。上部電極の膜厚と下部電極の膜厚の合計値を０．３μｍ以下とすることにより、下部電極２２０などを形成した後に成膜される層間絶縁膜２２８の高低差が小さくなり、ＣＭＰ技術などにより層間絶縁膜２２８を平坦化することができる。そのため、層間絶縁膜２２８の上層に設けられる絶縁膜２３０および上部銅配線２３８を平坦化することが可能になる。したがって、ビアホール２３６を所望の位置に形成することができる。この結果、上部銅配線２３８と下部電極２２０とを正確に接続することができるため、信頼性の高いＭＩＭ構造を有するキャパシタを設けた半導体装置２００を製造することができる。
また、上記実施形態においては、下部銅配線２１４と上部銅配線２３８を用いる形態について説明したが、たとえば、ＣｕＡｌ、ＣｕＳｉなどのように、銅を主成分とする配線などであってもよい。
また、上記実施形態においては、Ａｌ含有多層膜２０８が、図中下から、Ｔｉ、ＴｉＮ、Ａｌ、Ｔｉ、ＴｉＮの順に積層された形態について説明したが、Ａｌ単独であってもよい。
また、上記実施形態においては、Ａｌ含有多層膜２０８を構成する主な材料として、Ａｌを用いた形態について説明したが、Ａｌ−Ｓｉ、Ａｌ−Ｓｉ−Ｃｕなどを主な材料として用いてもよい。
また、上記実施形態においては、上部導電膜２１２を構成する材料としてＴａＮを用いた形態について説明したが、Ｗ、ＷＮ、Ｔａ、Ｔｉ、ＴｉＮなどを用いてもよい。
また、上記実施形態においては、Ａｌ含有多層膜２０８を構成する主な材料としてＡｌ、上部導電膜２１２を構成する材料としてＴａＮを用いた形態について説明したが、上部導電膜２１２を構成する材料の抵抗値よりも層間絶縁膜２０６の上に形成される膜を構成する材料の抵抗値が低ければよい。
また、上記実施形態においては、デュアルダマシンプロセスを用いた形態について説明したが、シングルダマシンプロセスを用いてもよい。
また、上記実施形態においては、ビアプラグを構成する材料として銅を用いる形態について説明したが、シングルダマシンプロセスを用いた場合には、ビアプラグとして、たとえば、タングステンなどを用いてもよい。
また、上記実施形態においては、第１導体２４２、第２導体２４４、第３導体２４６、第４導体２４８の４個の導体を用いてインダクタ２７０を形成する形態について説明したが、たとえば、６個や８個などの導体を用いてインダクタを形成してもよい。
２００ 半導体装置
２０２ 第１銅配線層
２０４ 絶縁膜
２０６ 層間絶縁膜
２０８ Ａｌ含有多層膜
２１０ 誘電体膜
２１２ 上部導電膜
２１４ 下部銅配線
２１６ 上部電極
２１７ コンタクト
２１８ 第２抵抗素子
２１９ コンタクト
２２０ 下部電極
２２２ 下部電極
２２４ 第１抵抗素子
２２６ａ ダミー金属膜
２２６ｂ ダミー金属膜
２２８ 層間絶縁膜
２３０ 絶縁膜
２３２ 銅配線用溝
２３６ ビアホール
２３８ 上部銅配線
２３９ 第２銅配線層
２４０ ビアプラグ
２４１ ビアプラグ
２４２ 第１導体
２４３ ビアプラグ
２４４ 第２導体
２４５ ビアプラグ
２４６ 第３導体
２４８ 第４導体
２５０ 受動素子層
２６０ キャパシタ
２７０ インダクタ
２０２ 第１銅配線層
２０４ 絶縁膜
２０６ 層間絶縁膜
２０８ Ａｌ含有多層膜
２１０ 誘電体膜
２１２ 上部導電膜
２１４ 下部銅配線
２１６ 上部電極
２１７ コンタクト
２１８ 第２抵抗素子
２１９ コンタクト
２２０ 下部電極
２２２ 下部電極
２２４ 第１抵抗素子
２２６ａ ダミー金属膜
２２６ｂ ダミー金属膜
２２８ 層間絶縁膜
２３０ 絶縁膜
２３２ 銅配線用溝
２３６ ビアホール
２３８ 上部銅配線
２３９ 第２銅配線層
２４０ ビアプラグ
２４１ ビアプラグ
２４２ 第１導体
２４３ ビアプラグ
２４４ 第２導体
２４５ ビアプラグ
２４６ 第３導体
２４８ 第４導体
２５０ 受動素子層
２６０ キャパシタ
２７０ インダクタ
Claims (18)
- 半導体基板と、
前記半導体基板の上部に設けられた下部配線と、
該下部配線を埋めこむ第１層間絶縁膜と、
前記第１層間絶縁膜上に設けられた下部電極、その上部に設けられる上部電極、および、これらの電極に挟まれた誘電膜を有するＭＩＭキャパシタと、
前記ＭＩＭキャパシタを埋めこむ第２層間絶縁膜と、
前記第２層間絶縁膜の上部に設けられた上部配線と、
を含み、
前記下部電極が前記上部配線と電気的に接続されていることを特徴とする半導体装置。 - 請求項１に記載の半導体装置において、
前記上部電極と前記下部電極とが、異なる導電材料により構成されていることを特徴とする半導体装置。 - 請求項１または２に記載の半導体装置において、
前記下部配線が銅配線であることを特徴とする半導体装置。 - 請求項１乃至３いずれかに記載の半導体装置において、
前記上部配線が銅配線であることを特徴とする半導体装置。 - 請求項１乃至４いずれかに記載の半導体装置において、
前記第２層間絶縁膜中に設けられ、前記下部電極と前記上部配線とを電気的に接続する第１接続プラグと、
前記第２層間絶縁膜中に設けられ、前記上部電極と前記上部配線とを電気的に接続する第２接続プラグと、
を含むことを特徴とする半導体装置。 - 請求項１乃至５いずれかに記載の半導体装置において、
前記下部電極は、前記上部電極の外周縁よりも外方へ張り出した部分を有し、
前記第１接続プラグは、前記部分と接続することを特徴とする半導体装置。 - 請求項１乃至６いずれかに記載の半導体装置において、
前記上部電極が、前記上部配線と電気的に接続されていることを特徴とする半導体装置。 - 請求項１乃至７いずれかに記載の半導体装置において、
前記下部電極はアルミニウム含有膜を含むことを特徴とする半導体装置。 - 請求項１乃至８いずれかに記載の半導体装置において、
前記下部電極の厚みが、３００〜５００ｎｍであることを特徴とする半導体装置。 - 請求項１乃至９いずれかに記載の半導体装置において、
前記下部電極と同一レベルに設けられ、前記下部電極と同一材料および同一膜厚からなる第１抵抗体を備えることを特徴とする半導体装置。 - 請求項１乃至１０いずれかに記載の半導体装置において、
前記上部電極と同一レベルに設けられ、前記上部電極と同一材料および同一膜厚からなる第２抵抗体を備えることを特徴とする半導体装置。 - 請求項１乃至１１いずれかに記載の半導体装置において、
第１抵抗体と第２抵抗体とが、異なる材料からなることを特徴とする半導体装置。 - 請求項１乃至１２いずれかに記載の半導体装置において、
前記ＭＩＭキャパシタと同層に、前記ＭＩＭキャパシタと同じ層構造の構造体を有し、
該構造体を構成する一方の電極は配線に接続せず、他方の電極を前記上部配線と接続して抵抗体として用いたことを特徴とする半導体装置。 - 請求項１乃至１３いずれかに記載の半導体装置において、
前記下部電極と同一レベルに設けられ、前記下部電極と同一材料および同一膜厚からなる複数の第１導電体と、
前記上部配線と前記第１導電体とを接続する複数のビアと、
により構成されるインダクタを備えることを特徴とする半導体装置。 - 半導体基板の上部に下部配線を形成する工程と、
前記下部配線を埋めこむ第１層間絶縁膜を形成する工程と、
前記第１層間絶縁膜上に、下部電極、誘電膜および上部電極が積層してなるＭＩＭキャパシタを形成する工程と、
前記ＭＩＭキャパシタを埋めこむ第２層間絶縁膜を形成する工程と、
前記第２層間絶縁膜中に、前記下部電極に到達するビアホールを形成する工程と、
前記ビアホールを導電膜で埋め込み、接続プラグを形成する工程と、
前記第２層間絶縁膜の上部に、前記接続プラグと接続する上部配線を形成する工程と、
を含むことを特徴とする半導体装置の製造方法。 - 請求項１５に記載の半導体装置の製造方法において、
前記ＭＩＭキャパシタを形成する工程は、
前記第１層間絶縁膜上に、第１導電体膜を形成する工程と、
前記第１導電体膜を選択的に除去し、前記ＭＩＭキャパシタの下部電極を形成するとともに、該下部電極と同一レベルに設けられた第１抵抗体を形成する工程と、
を含むことを特徴とする半導体装置の製造方法。 - 請求項１５または１６に記載の半導体装置の製造方法において、
前記ＭＩＭキャパシタを形成する工程は、
前記第１層間絶縁膜の上部に、第２導電体膜を形成する工程と、
前記第２導電体膜を選択的に除去し、前記ＭＩＭキャパシタの上部電極を形成するとともに、該上部電極と同一レベルに設けられた第２抵抗体を形成する工程と、
を含むことを特徴とする半導体装置の製造方法。 - 請求項１５乃至１７いずれかに記載の半導体装置の製造方法において、
前記ＭＩＭキャパシタを形成する工程は、
前記第１層間絶縁膜上に、第１導電体膜を形成する工程と、
前記第１導電体膜上に誘電体膜を形成する工程と、
前記誘電体膜上に、第２導電体膜を形成する工程と、
前記第２導電体膜を選択的に除去し、前記ＭＩＭキャパシタの上部電極を形成する工程と、
前記誘電体膜を選択的に除去する工程と、
前記第１導電体膜を選択的に除去し、前記ＭＩＭキャパシタの下部電極を形成するとともに、該下部電極と同一レベルに設けられた複数の第１導電体を形成する工程と、
前記第２層間絶縁膜中に、複数の第１導電体に到達する複数のホールを設ける工程と、
前記ホールを導電材料で埋め込み、プラグを形成する工程と、
前記第１導電体、前記プラグおよび前記上部配線からなるインダクタを形成する工程と、
を含むことを特徴とする半導体装置の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004101586A JP4707330B2 (ja) | 2004-03-30 | 2004-03-30 | 半導体装置およびその製造方法 |
| US11/090,112 US7202567B2 (en) | 2004-03-30 | 2005-03-28 | Semiconductor device and manufacturing method for the same |
| US11/681,850 US7494867B2 (en) | 2004-03-30 | 2007-03-05 | Semiconductor device having MIM capacitive elements and manufacturing method for the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004101586A JP4707330B2 (ja) | 2004-03-30 | 2004-03-30 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005286255A true JP2005286255A (ja) | 2005-10-13 |
| JP4707330B2 JP4707330B2 (ja) | 2011-06-22 |
Family
ID=35053382
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004101586A Expired - Lifetime JP4707330B2 (ja) | 2004-03-30 | 2004-03-30 | 半導体装置およびその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US7202567B2 (ja) |
| JP (1) | JP4707330B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2018186285A (ja) * | 2018-07-03 | 2018-11-22 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| JP2020205342A (ja) * | 2019-06-17 | 2020-12-24 | ローム株式会社 | チップ部品 |
Families Citing this family (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4308691B2 (ja) * | 2004-03-19 | 2009-08-05 | 富士通マイクロエレクトロニクス株式会社 | 半導体基板および半導体基板の製造方法 |
| JP2005347511A (ja) * | 2004-06-03 | 2005-12-15 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| US8791006B2 (en) * | 2005-10-29 | 2014-07-29 | Stats Chippac, Ltd. | Semiconductor device and method of forming an inductor on polymer matrix composite substrate |
| US8669637B2 (en) * | 2005-10-29 | 2014-03-11 | Stats Chippac Ltd. | Integrated passive device system |
| US8158510B2 (en) | 2009-11-19 | 2012-04-17 | Stats Chippac, Ltd. | Semiconductor device and method of forming IPD on molded substrate |
| US8409970B2 (en) | 2005-10-29 | 2013-04-02 | Stats Chippac, Ltd. | Semiconductor device and method of making integrated passive devices |
| US8188590B2 (en) | 2006-03-30 | 2012-05-29 | Stats Chippac Ltd. | Integrated circuit package system with post-passivation interconnection and integration |
| JP5027441B2 (ja) * | 2006-05-11 | 2012-09-19 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| US8124490B2 (en) * | 2006-12-21 | 2012-02-28 | Stats Chippac, Ltd. | Semiconductor device and method of forming passive devices |
| US7608538B2 (en) * | 2007-01-05 | 2009-10-27 | International Business Machines Corporation | Formation of vertical devices by electroplating |
| US7813811B2 (en) * | 2007-02-08 | 2010-10-12 | Neuropace, Inc. | Refillable reservoir lead systems |
| US7863706B2 (en) * | 2007-06-28 | 2011-01-04 | Stats Chippac Ltd. | Circuit system with circuit element |
| JP2009141237A (ja) * | 2007-12-10 | 2009-06-25 | Panasonic Corp | 半導体装置及びその製造方法 |
| JP5287175B2 (ja) * | 2008-11-26 | 2013-09-11 | 三菱電機株式会社 | 半導体装置の製造方法 |
| FR2943783B1 (fr) * | 2009-03-31 | 2011-06-10 | Commissariat Energie Atomique | Pixel de bolometre dote d'un condensateur d'integration mim |
| US8766417B2 (en) | 2009-05-04 | 2014-07-01 | Mediatek Inc. | Integrated circuit chip with reduced IR drop |
| US8476745B2 (en) * | 2009-05-04 | 2013-07-02 | Mediatek Inc. | Integrated circuit chip with reduced IR drop |
| TWI395292B (zh) * | 2009-12-31 | 2013-05-01 | Advanced Semiconductor Eng | 半導體封裝結構及其製造方法 |
| US8878338B2 (en) * | 2012-05-31 | 2014-11-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Capacitor for interposers and methods of manufacture thereof |
| JP6077240B2 (ja) * | 2012-08-21 | 2017-02-08 | ラピスセミコンダクタ株式会社 | 抵抗構造体、集積回路および抵抗構造体の製造方法 |
| CN105190865B (zh) * | 2013-03-25 | 2017-12-19 | 旭化成微电子株式会社 | 半导体装置及半导体装置的制造方法 |
| US9966426B2 (en) | 2015-09-14 | 2018-05-08 | Qualcomm Incorporated | Augmented capacitor structure for high quality (Q)-factor radio frequency (RF) applications |
| US10879172B2 (en) * | 2018-08-14 | 2020-12-29 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor structure |
| US11437331B2 (en) * | 2019-10-17 | 2022-09-06 | Taiwan Semiconductor Manufacturing Co., Ltd. | Chip structure and method for forming the same |
| CN111509122B (zh) * | 2020-04-20 | 2023-09-22 | 上海航天电子通讯设备研究所 | 一种内埋置无源阻容元件的lcp封装基板及制作方法 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10125864A (ja) * | 1996-10-14 | 1998-05-15 | Samsung Electron Co Ltd | 半導体装置の製造方法 |
| JPH11214620A (ja) * | 1998-01-23 | 1999-08-06 | Toshiba Corp | 半導体コンデンサおよびこれを備えた半導体装置並びにその製造方法 |
| JPH11354723A (ja) * | 1998-06-11 | 1999-12-24 | Kobe Steel Ltd | 強誘電体キャパシタ及びその製造方法 |
| JP2001267320A (ja) * | 2000-03-14 | 2001-09-28 | Toshiba Corp | 半導体装置及びその製造方法 |
| JP2002164506A (ja) * | 2000-11-27 | 2002-06-07 | Toshiba Corp | 半導体装置及びその製造方法 |
| JP2004080049A (ja) * | 2003-10-06 | 2004-03-11 | Toshiba Corp | 半導体装置及びその製造方法 |
| JP2004096061A (ja) * | 2002-07-11 | 2004-03-25 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5926359A (en) * | 1996-04-01 | 1999-07-20 | International Business Machines Corporation | Metal-insulator-metal capacitor |
| JP3967544B2 (ja) * | 1999-12-14 | 2007-08-29 | 株式会社東芝 | Ｍｉｍキャパシタ |
| JP4947849B2 (ja) * | 2001-05-30 | 2012-06-06 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
| US6410386B1 (en) * | 2001-06-15 | 2002-06-25 | Silicon Integrated Systems Corp. | Method for forming a metal capacitor in a damascene process |
| JP4226804B2 (ja) * | 2001-06-25 | 2009-02-18 | 株式会社東芝 | 半導体装置及びその製造方法 |
| JP2003100757A (ja) * | 2001-09-27 | 2003-04-04 | Toshiba Corp | 半導体装置およびその製造方法 |
| JP2003264235A (ja) | 2002-03-08 | 2003-09-19 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| JP2003318269A (ja) * | 2002-04-24 | 2003-11-07 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| US6746914B2 (en) * | 2002-05-07 | 2004-06-08 | Chartered Semiconductor Manufacturing Ltd. | Metal sandwich structure for MIM capacitor onto dual damascene |
| US6720608B2 (en) * | 2002-05-22 | 2004-04-13 | United Microelectronics Corp. | Metal-insulator-metal capacitor structure |
| KR100505658B1 (ko) * | 2002-12-11 | 2005-08-03 | 삼성전자주식회사 | ＭＩＭ(Ｍｅｔａｌ-Ｉｎｓｕｌａｔｏｒ-Ｍｅｔａｌ)커패시터를 갖는 반도체 소자 |
| KR100585115B1 (ko) * | 2003-12-10 | 2006-05-30 | 삼성전자주식회사 | 금속-절연체-금속 커패시터를 포함하는 반도체 소자 및 그제조방법 |
| US6919244B1 (en) * | 2004-03-10 | 2005-07-19 | Motorola, Inc. | Method of making a semiconductor device, and semiconductor device made thereby |
-
2004
- 2004-03-30 JP JP2004101586A patent/JP4707330B2/ja not_active Expired - Lifetime
-
2005
- 2005-03-28 US US11/090,112 patent/US7202567B2/en active Active
-
2007
- 2007-03-05 US US11/681,850 patent/US7494867B2/en active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10125864A (ja) * | 1996-10-14 | 1998-05-15 | Samsung Electron Co Ltd | 半導体装置の製造方法 |
| JPH11214620A (ja) * | 1998-01-23 | 1999-08-06 | Toshiba Corp | 半導体コンデンサおよびこれを備えた半導体装置並びにその製造方法 |
| JPH11354723A (ja) * | 1998-06-11 | 1999-12-24 | Kobe Steel Ltd | 強誘電体キャパシタ及びその製造方法 |
| JP2001267320A (ja) * | 2000-03-14 | 2001-09-28 | Toshiba Corp | 半導体装置及びその製造方法 |
| JP2002164506A (ja) * | 2000-11-27 | 2002-06-07 | Toshiba Corp | 半導体装置及びその製造方法 |
| JP2004096061A (ja) * | 2002-07-11 | 2004-03-25 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| JP2004080049A (ja) * | 2003-10-06 | 2004-03-11 | Toshiba Corp | 半導体装置及びその製造方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2018186285A (ja) * | 2018-07-03 | 2018-11-22 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| JP2020205342A (ja) * | 2019-06-17 | 2020-12-24 | ローム株式会社 | チップ部品 |
| JP7323343B2 (ja) | 2019-06-17 | 2023-08-08 | ローム株式会社 | チップ部品 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20070148825A1 (en) | 2007-06-28 |
| JP4707330B2 (ja) | 2011-06-22 |
| US7494867B2 (en) | 2009-02-24 |
| US20050218520A1 (en) | 2005-10-06 |
| US7202567B2 (en) | 2007-04-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4707330B2 (ja) | 半導体装置およびその製造方法 | |
| JP6046282B2 (ja) | 金属絶縁体金属キャパシタ構造 | |
| US7538005B2 (en) | Semiconductor device and method for fabricating the same | |
| US7479424B2 (en) | Method for fabricating an integrated circuit comprising a three-dimensional capacitor | |
| JP2011139092A (ja) | 集積回路キャパシタ構造 | |
| TW200826278A (en) | Capacitor structure for integrated circuit | |
| US7796372B2 (en) | Manufacture of 3 dimensional MIM capacitors in the last metal level of an integrated circuit | |
| JP2011165966A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2011086769A (ja) | 電源配線構造の設計方法、半導体装置の製造方法、および、半導体装置 | |
| US20110227194A1 (en) | Method for forming a three-dimensional structure of metal-insulator-metal type | |
| US6979854B2 (en) | Thin-film capacitor device, mounting module for the same, and method for fabricating the same | |
| JP5090688B2 (ja) | 半導体装置 | |
| JP2010140972A (ja) | 半導体装置 | |
| JP2010141097A (ja) | 半導体装置及びその製造方法 | |
| JP2002353303A (ja) | 半導体装置およびその製造方法 | |
| JP2010135515A (ja) | 半導体装置およびその製造方法 | |
| JP2004119461A (ja) | 半導体装置及びその製造方法 | |
| JP2010040775A (ja) | 半導体装置及びその製造方法 | |
| KR100548522B1 (ko) | 커패시터 구조물을 갖는 반도체 장치 | |
| KR100685877B1 (ko) | 반도체 소자 및 그 제조방법 | |
| JP2006310894A (ja) | 半導体装置及びその製造方法 | |
| TW202042365A (zh) | 整合式rc架構及其製造方法 | |
| JP2005129816A (ja) | Ｍｉｍ容量素子を備えた半導体装置とその製造方法 | |
| JP2006210952A (ja) | 半導体装置及びその製造方法 | |
| JP2006351748A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070208 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100302 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100311 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100426 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100720 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101221 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110214 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110308 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110315 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4707330 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |