JP2002353303A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JP2002353303A JP2002353303A JP2001154442A JP2001154442A JP2002353303A JP 2002353303 A JP2002353303 A JP 2002353303A JP 2001154442 A JP2001154442 A JP 2001154442A JP 2001154442 A JP2001154442 A JP 2001154442A JP 2002353303 A JP2002353303 A JP 2002353303A
- Authority
- JP
- Japan
- Prior art keywords
- insulating layer
- wiring line
- semiconductor device
- wiring
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【課題】 配線容量が小さく製造が容易で信頼性が高い
半導体装置、およびその製造方法を提供する。 【解決手段】 回路素子を含む半導体基板１１と半導体
基板１１の上方に配置された複数の配線ライン層１２と
を備え、隣接する２つの配線ライン層１２の層間に配置
された絶縁層１３と、隣接する２つの配線ライン層１２
の配線ライン１２ａを接続するように絶縁層１３を貫通
するプラグ１４とを含み、配線ライン１２ａ間には複数
の空気層１６が存在している。
半導体装置、およびその製造方法を提供する。 【解決手段】 回路素子を含む半導体基板１１と半導体
基板１１の上方に配置された複数の配線ライン層１２と
を備え、隣接する２つの配線ライン層１２の層間に配置
された絶縁層１３と、隣接する２つの配線ライン層１２
の配線ライン１２ａを接続するように絶縁層１３を貫通
するプラグ１４とを含み、配線ライン１２ａ間には複数
の空気層１６が存在している。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置および
その製造方法に関する。
その製造方法に関する。
【０００２】
【従来の技術】近年の半導体装置では、配線の高密度化
や多層化が著しい。しかし、配線の高密度化や多層化に
ともなって、配線同士の相互作用による電気信号の遅延
が生じることになる。その結果、半導体装置の動作速度
のさらなる向上や消費電力の低減が難しいという問題が
指摘されている。
や多層化が著しい。しかし、配線の高密度化や多層化に
ともなって、配線同士の相互作用による電気信号の遅延
が生じることになる。その結果、半導体装置の動作速度
のさらなる向上や消費電力の低減が難しいという問題が
指摘されている。
【０００３】この問題を解決するための１つの方法とし
て、配線容量を低減する方法があり、従来から、配線間
に空気領域を設けたエアーギャップ構造または空中配線
構造が提案されている。
て、配線容量を低減する方法があり、従来から、配線間
に空気領域を設けたエアーギャップ構造または空中配線
構造が提案されている。
【０００４】
【発明が解決しようとする課題】しかしながら、従来の
エアーギャップ構造や空中配線構造では、以下の問題が
あり、さらなる改良が求められてきた。
エアーギャップ構造や空中配線構造では、以下の問題が
あり、さらなる改良が求められてきた。
【０００５】たとえば、特開平１０−２２９１２１号公
報に開示されているエアーギャップ構造を用いた従来の
半導体装置について、模式的な断面図を図７に示す。こ
の半導体装置では、上層絶縁膜１０１を形成する際に、
下層絶縁膜１０２上に形成された配線１０３の角部に発
生するオーバーハングが重なることによってエアーギャ
ップ１０４が形成される。しかし、この方法では、形成
されるエアーギャップ１０４の形状が配線間隔や絶縁膜
の形成装置などによって大きく変化する。このため、こ
の方法では、配線間の誘電率のばらつきが大きくなると
いう問題があった。
報に開示されているエアーギャップ構造を用いた従来の
半導体装置について、模式的な断面図を図７に示す。こ
の半導体装置では、上層絶縁膜１０１を形成する際に、
下層絶縁膜１０２上に形成された配線１０３の角部に発
生するオーバーハングが重なることによってエアーギャ
ップ１０４が形成される。しかし、この方法では、形成
されるエアーギャップ１０４の形状が配線間隔や絶縁膜
の形成装置などによって大きく変化する。このため、こ
の方法では、配線間の誘電率のばらつきが大きくなると
いう問題があった。
【０００６】また、特開平９−１１６００４号公報に開
示されている空中配線構造を用いた従来の半導体装置に
ついて、模式的な断面図を図８に示す。この半導体装置
では、絶縁膜１１１と配線層１１２とポリイミド膜１１
３とが積層されており、隣接する配線層１１２の間に配
置されたポリイミド膜１１３によってエアーギャップ１
１４が形成される。しかし、この方法では、ポリイミド
膜１１３を配線層１１２に信頼性よく接着することが困
難であるという問題があった。
示されている空中配線構造を用いた従来の半導体装置に
ついて、模式的な断面図を図８に示す。この半導体装置
では、絶縁膜１１１と配線層１１２とポリイミド膜１１
３とが積層されており、隣接する配線層１１２の間に配
置されたポリイミド膜１１３によってエアーギャップ１
１４が形成される。しかし、この方法では、ポリイミド
膜１１３を配線層１１２に信頼性よく接着することが困
難であるという問題があった。
【０００７】また、特開平１０−２３０４３０号公報に
開示されている空中配線構造を用いた従来の半導体装置
の製造方法について、製造工程の断面図を図９に示す。
この製造方法では、まず図９（ａ）に示すように、半導
体基板１２１上に、プラグ１２２が形成された仮設絶縁
膜１２３と、絶縁膜１２４と、配線層１２５とをこの順
番で繰り返し積層する。配線層１２５は、仮設絶縁膜１
２５ａと仮設絶縁膜１２５ａに埋め込まれた配線ライン
１２５ｂとを含む。その後、図９（ｂ）に示すように、
絶縁膜１２４と仮設絶縁膜１２３および１２５ａとを貫
通する開口部１２６を形成する。最後に、図９（ｃ）に
示すように、開口部１２６を介して、アッシングによっ
て仮設絶縁膜１２３および仮設絶縁膜１２５ａを除去
し、空中配線構造を形成する。しかし、この方法では、
配線が多層になった場合に、直径が小さく深い開口部１
２６を形成することが容易ではない。また、すべての仮
設絶縁膜を除去できるような開口部１２６を形成するた
めに、配線のレイアウトを特別に設計することが必要と
なることが多い。さらに、この方法で形成される構造で
は、隣接する配線層がプラグ１２２のみによって支えら
れるため、機械的強度が十分でなかった。
開示されている空中配線構造を用いた従来の半導体装置
の製造方法について、製造工程の断面図を図９に示す。
この製造方法では、まず図９（ａ）に示すように、半導
体基板１２１上に、プラグ１２２が形成された仮設絶縁
膜１２３と、絶縁膜１２４と、配線層１２５とをこの順
番で繰り返し積層する。配線層１２５は、仮設絶縁膜１
２５ａと仮設絶縁膜１２５ａに埋め込まれた配線ライン
１２５ｂとを含む。その後、図９（ｂ）に示すように、
絶縁膜１２４と仮設絶縁膜１２３および１２５ａとを貫
通する開口部１２６を形成する。最後に、図９（ｃ）に
示すように、開口部１２６を介して、アッシングによっ
て仮設絶縁膜１２３および仮設絶縁膜１２５ａを除去
し、空中配線構造を形成する。しかし、この方法では、
配線が多層になった場合に、直径が小さく深い開口部１
２６を形成することが容易ではない。また、すべての仮
設絶縁膜を除去できるような開口部１２６を形成するた
めに、配線のレイアウトを特別に設計することが必要と
なることが多い。さらに、この方法で形成される構造で
は、隣接する配線層がプラグ１２２のみによって支えら
れるため、機械的強度が十分でなかった。
【０００８】上記問題を解決するため、本発明は、配線
容量が小さく製造が容易で信頼性が高い半導体装置、お
よびその製造方法を提供することを目的とする。
容量が小さく製造が容易で信頼性が高い半導体装置、お
よびその製造方法を提供することを目的とする。
【０００９】
【課題を解決するための手段】上記目的を達成するた
め、本発明の半導体装置は、回路素子を含む半導体基板
と前記半導体基板の上方に配置された複数の配線ライン
層とを備える半導体装置であって、隣接する２つの前記
配線ライン層の層間に配置された絶縁層と、隣接する２
つの前記配線ライン層の配線ラインを接続するように前
記絶縁層を貫通するプラグとを含み、前記配線ライン間
には複数の空気層が存在していることを特徴とする。上
記半導体装置では、配線ライン間に空気層が形成されて
いるため、配線容量を小さくできる。また、上記半導体
装置は、本発明の製造方法で容易に製造できる。また、
上記半導体装置は、配線ライン層の層間に絶縁層が形成
されているため、信頼性が高い。
め、本発明の半導体装置は、回路素子を含む半導体基板
と前記半導体基板の上方に配置された複数の配線ライン
層とを備える半導体装置であって、隣接する２つの前記
配線ライン層の層間に配置された絶縁層と、隣接する２
つの前記配線ライン層の配線ラインを接続するように前
記絶縁層を貫通するプラグとを含み、前記配線ライン間
には複数の空気層が存在していることを特徴とする。上
記半導体装置では、配線ライン間に空気層が形成されて
いるため、配線容量を小さくできる。また、上記半導体
装置は、本発明の製造方法で容易に製造できる。また、
上記半導体装置は、配線ライン層の層間に絶縁層が形成
されているため、信頼性が高い。
【００１０】上記半導体装置では、表面に配置された表
面絶縁層と前記表面絶縁層上に形成された金属パッドと
をさらに備え、前記金属パッドは前記配線ラインに電気
的に接続され、前記表面絶縁層に隣接する前記絶縁層と
前記表面絶縁層との間であって前記金属パッドの下方に
位置する部分が、絶縁物および前記配線ラインから選ば
れる少なくとも１つで充填されていてもよい。上記構成
によれば、ワイヤーボンディングを行う際に、金属パッ
ドの下層の配線ライン層がダメージを受けることを防止
できるため、信頼性が特に高い半導体装置が得られる。
面絶縁層と前記表面絶縁層上に形成された金属パッドと
をさらに備え、前記金属パッドは前記配線ラインに電気
的に接続され、前記表面絶縁層に隣接する前記絶縁層と
前記表面絶縁層との間であって前記金属パッドの下方に
位置する部分が、絶縁物および前記配線ラインから選ば
れる少なくとも１つで充填されていてもよい。上記構成
によれば、ワイヤーボンディングを行う際に、金属パッ
ドの下層の配線ライン層がダメージを受けることを防止
できるため、信頼性が特に高い半導体装置が得られる。
【００１１】上記半導体装置では、前記配線ラインが銅
からなるものでもよい。上記構成によれば、配線抵抗を
低減でき、動作速度が高く消費電力が小さい半導体装置
を実現できる。
からなるものでもよい。上記構成によれば、配線抵抗を
低減でき、動作速度が高く消費電力が小さい半導体装置
を実現できる。
【００１２】また、本発明の半導体装置の製造方法は、
回路素子を含む半導体基板上に、配線ラインと前記配線
ライン間を充填するように配置された第１の絶縁物とを
備える配線層を形成する第１の工程と、前記絶縁物に到
達する貫通孔と前記配線ラインに到達するビアホールと
が形成された絶縁層を前記配線層上に形成する第２の工
程と、少なくとも前記ビアホール上に溝が形成された仮
設絶縁層を、前記絶縁層上および前記貫通孔内に形成す
る第３の工程と、前記ビアホールおよび前記溝に金属を
充填することによって、上層の配線ラインと前記上層の
配線ラインおよび前記プラグの間を充填するように配置
された第２の絶縁物とを備える上層の配線層、および、
前記配線ラインを層間で接続するプラグを形成する第４
の工程と、前記第２の絶縁物に到達する貫通孔を備える
表面絶縁層を、前記上層の配線層上に形成する第５の工
程と、前記貫通孔を介して前記第１および第２の絶縁物
を除去する第６の工程とを備える。上記半導体装置の製
造方法によれば、配線容量が小さく製造が容易で信頼性
が高い半導体装置を製造できる。
回路素子を含む半導体基板上に、配線ラインと前記配線
ライン間を充填するように配置された第１の絶縁物とを
備える配線層を形成する第１の工程と、前記絶縁物に到
達する貫通孔と前記配線ラインに到達するビアホールと
が形成された絶縁層を前記配線層上に形成する第２の工
程と、少なくとも前記ビアホール上に溝が形成された仮
設絶縁層を、前記絶縁層上および前記貫通孔内に形成す
る第３の工程と、前記ビアホールおよび前記溝に金属を
充填することによって、上層の配線ラインと前記上層の
配線ラインおよび前記プラグの間を充填するように配置
された第２の絶縁物とを備える上層の配線層、および、
前記配線ラインを層間で接続するプラグを形成する第４
の工程と、前記第２の絶縁物に到達する貫通孔を備える
表面絶縁層を、前記上層の配線層上に形成する第５の工
程と、前記貫通孔を介して前記第１および第２の絶縁物
を除去する第６の工程とを備える。上記半導体装置の製
造方法によれば、配線容量が小さく製造が容易で信頼性
が高い半導体装置を製造できる。
【００１３】上記製造方法では、前記第５の工程の前
に、前記第２、第３、および第４の工程をこの順序で複
数回繰り返してもよい。上記構成によれば、多層の配線
層を備える半導体装置を製造できる。
に、前記第２、第３、および第４の工程をこの順序で複
数回繰り返してもよい。上記構成によれば、多層の配線
層を備える半導体装置を製造できる。
【００１４】上記製造方法では、前記第１および第２の
絶縁物が、アモルファスカーボン、ポリイミド、または
ポリアリルエーテルであってもよい。上記構成によれ
ば、第６の工程において第１および第２の絶縁物を容易
に除去できる。
絶縁物が、アモルファスカーボン、ポリイミド、または
ポリアリルエーテルであってもよい。上記構成によれ
ば、第６の工程において第１および第２の絶縁物を容易
に除去できる。
【００１５】上記製造方法では、前記配線ラインが銅か
らなるものでもよい。
らなるものでもよい。
【００１６】上記製造方法では、前記第５の工程ののち
に、前記表面絶縁層上に金属パッドを形成する工程をさ
らに備え、前記表面絶縁層を形成する直前の前記第４の
工程は、前記金属パッドの下方に位置する部分の全面に
環状に閉じた配線ラインを形成する工程と前記閉じた配
線ライン内に前記第２の絶縁物を充填する工程とを含
み、前記第５の工程において、前記閉じた配線ライン内
の上方に位置する前記表面絶縁層には貫通孔を形成しな
いものでもよい。
に、前記表面絶縁層上に金属パッドを形成する工程をさ
らに備え、前記表面絶縁層を形成する直前の前記第４の
工程は、前記金属パッドの下方に位置する部分の全面に
環状に閉じた配線ラインを形成する工程と前記閉じた配
線ライン内に前記第２の絶縁物を充填する工程とを含
み、前記第５の工程において、前記閉じた配線ライン内
の上方に位置する前記表面絶縁層には貫通孔を形成しな
いものでもよい。
【００１７】上記製造方法では、前記第５の工程ののち
に、前記表面絶縁層上に金属パッドを形成する工程をさ
らに備え、前記表面絶縁層を形成する直前の前記第４の
工程において、前記金属パッドの下方に位置する部分の
全面に金属膜を形成してもよい。
に、前記表面絶縁層上に金属パッドを形成する工程をさ
らに備え、前記表面絶縁層を形成する直前の前記第４の
工程において、前記金属パッドの下方に位置する部分の
全面に金属膜を形成してもよい。
【００１８】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照しながら説明する。
て図面を参照しながら説明する。
【００１９】（実施形態１）実施形態１では、本発明の
半導体装置について一例を説明する。実施形態１の半導
体装置１０について、一部断面図を図１に示す。図１を
参照して、半導体装置１０は、半導体基板１１と、半導
体基板１１の上方に配置された複数の配線ライン層１２
と、貫通孔１３ａが形成された絶縁層１３と、プラグ１
４と、表面絶縁層１５とを含む。各層の厚さに特に限定
はないが、配線ライン層１２の厚さは、たとえば０．１
μｍ〜２．０μｍであり、絶縁層１３の厚さは、たとえ
ば０．１μｍ〜２．０μｍであり、表面絶縁層１５の厚
さは、たとえば０．１μｍ〜２．０μｍである。
半導体装置について一例を説明する。実施形態１の半導
体装置１０について、一部断面図を図１に示す。図１を
参照して、半導体装置１０は、半導体基板１１と、半導
体基板１１の上方に配置された複数の配線ライン層１２
と、貫通孔１３ａが形成された絶縁層１３と、プラグ１
４と、表面絶縁層１５とを含む。各層の厚さに特に限定
はないが、配線ライン層１２の厚さは、たとえば０．１
μｍ〜２．０μｍであり、絶縁層１３の厚さは、たとえ
ば０．１μｍ〜２．０μｍであり、表面絶縁層１５の厚
さは、たとえば０．１μｍ〜２．０μｍである。
【００２０】半導体基板１１には、トランジスタや、抵
抗、コンデンサなどの回路素子（図示せず）が形成され
ている。半導体基板１１には、一般的な半導体基板を用
いることができ、たとえば、Ｓｉ基板やＧａＡｓ基板を
用いることができる。
抗、コンデンサなどの回路素子（図示せず）が形成され
ている。半導体基板１１には、一般的な半導体基板を用
いることができ、たとえば、Ｓｉ基板やＧａＡｓ基板を
用いることができる。
【００２１】配線ライン層１２は、配線ライン１２ａを
含む。配線ライン１２ａは、銅やアルミニウムからな
る。配線ライン層１２の層数は、半導体装置によって異
なるが、たとえば、２層〜１０層程度である。配線ライ
ン１２ａ間には複数の空気層１６が存在し、これらの空
気層１６は貫通孔１３ａによって接続されている。空気
層１６は、以下の実施形態で説明するように、貫通孔１
３ａを介して第１の絶縁物３１および第２の絶縁物３４
（図３および４参照）を除去することによって形成され
る。
含む。配線ライン１２ａは、銅やアルミニウムからな
る。配線ライン層１２の層数は、半導体装置によって異
なるが、たとえば、２層〜１０層程度である。配線ライ
ン１２ａ間には複数の空気層１６が存在し、これらの空
気層１６は貫通孔１３ａによって接続されている。空気
層１６は、以下の実施形態で説明するように、貫通孔１
３ａを介して第１の絶縁物３１および第２の絶縁物３４
（図３および４参照）を除去することによって形成され
る。
【００２２】絶縁層１３は、隣接する２つの配線ライン
層１２の層間に配置されている。絶縁層１３の一部に
は、隣接する２つの配線ライン層１２の配線ライン１２
ａを層間で接続するためのプラグ１４が形成されてい
る。絶縁層１３はアッシングによって除去されにくい材
料を用いて形成でき、たとえば、ＳｉＮやＳｉＣからな
る。プラグ１４は、たとえば、銅やアルミニウムからな
り、一般的には配線ライン１２ａと同じ金属からなる。
層１２の層間に配置されている。絶縁層１３の一部に
は、隣接する２つの配線ライン層１２の配線ライン１２
ａを層間で接続するためのプラグ１４が形成されてい
る。絶縁層１３はアッシングによって除去されにくい材
料を用いて形成でき、たとえば、ＳｉＮやＳｉＣからな
る。プラグ１４は、たとえば、銅やアルミニウムからな
り、一般的には配線ライン１２ａと同じ金属からなる。
【００２３】表面絶縁層１５は、絶縁層のうち最上層に
形成された絶縁層である。表面絶縁層１５は、絶縁層１
３と同様の材料で形成できる。表面絶縁層１５の一部に
は、貫通孔１５ａが形成されている。
形成された絶縁層である。表面絶縁層１５は、絶縁層１
３と同様の材料で形成できる。表面絶縁層１５の一部に
は、貫通孔１５ａが形成されている。
【００２４】ハードマスク１７は、第１の絶縁物３１に
対して高いエッチング選択比を有する材料からなり、た
とえば、ＳｉＯ2、ＳｉＮ、またはＳｉＣからなる。
対して高いエッチング選択比を有する材料からなり、た
とえば、ＳｉＯ2、ＳｉＮ、またはＳｉＣからなる。
【００２５】半導体装置１０では、１つの配線ライン層
１２内において、配線ライン１２ａ間に空気層１６が形
成されているため、配線容量を小さくできる。なお、半
導体装置１０では、以下で説明する金属パッドの下方に
位置する部分を除いて、配線ライン１２ａ間のすべての
領域が空気層１６になっていることが好ましい。
１２内において、配線ライン１２ａ間に空気層１６が形
成されているため、配線容量を小さくできる。なお、半
導体装置１０では、以下で説明する金属パッドの下方に
位置する部分を除いて、配線ライン１２ａ間のすべての
領域が空気層１６になっていることが好ましい。
【００２６】また、半導体装置１０では、隣接する２つ
の配線ライン層１２が、絶縁層１３によって支持されて
いる。したがって、図９に示した従来の半導体装置とは
異なり、機械的強度が高い半導体装置が得られる。
の配線ライン層１２が、絶縁層１３によって支持されて
いる。したがって、図９に示した従来の半導体装置とは
異なり、機械的強度が高い半導体装置が得られる。
【００２７】また、半導体装置１０では、第１の絶縁物
３１および第２の絶縁物３４（図３および図４参照）を
除去するための貫通孔１３ａおよび１５ａを、絶縁層ご
とに異なる場所に形成してもよいため、製造が容易であ
る。
３１および第２の絶縁物３４（図３および図４参照）を
除去するための貫通孔１３ａおよび１５ａを、絶縁層ご
とに異なる場所に形成してもよいため、製造が容易であ
る。
【００２８】なお、半導体装置１０は、表面絶縁層１５
上に形成された金属パッドをさらに備えてもよい。金属
パッド１８を備える半導体装置１０ａおよび１０ｂにつ
いて、表面絶縁層１５付近の一部断面図を図２（ａ）お
よび（ｂ）にそれぞれ示す。
上に形成された金属パッドをさらに備えてもよい。金属
パッド１８を備える半導体装置１０ａおよび１０ｂにつ
いて、表面絶縁層１５付近の一部断面図を図２（ａ）お
よび（ｂ）にそれぞれ示す。
【００２９】金属パッド１８は、ワイヤボンディングを
行うためのパッドであり、配線ライン１２ａに電気的に
接続されている。半導体装置が金属パッド１８を備える
場合には、半導体装置１０ａおよび１０ｂに示すよう
に、表面絶縁層１５に隣接する絶縁層１３と表面絶縁層
１５との間であって、金属パッド１８の下方に位置する
部分が、絶縁物および配線ライン１２ａ（必要に応じて
さらにハードマスク）から選ばれる少なくとも１つで充
填されていることが好ましい。たとえば、半導体装置１
０ａでは、金属パッド１８の下方に位置する部分の全面
に配線ライン１２ａが形成されている。この部分の配線
ライン１２ａは、連続する金属膜の状態になっており、
金属パッド１８以上の面積を有する。また、半導体装置
１０ｂでは、金属パッド１８の下方に位置する部分に、
環状に閉じた配線ライン６１（図６（ｄ）参照）が形成
され、この閉じた配線ライン１２ａ内には絶縁物２１が
充填されている。閉じた配線ライン１２ａ内に充填され
る絶縁物２１は、以下の実施形態で説明する第２の絶縁
物３４と同様の材料で形成でき、具体的には、たとえ
ば、アモルファスカーボン、ポリイミド、またはポリア
リルエーテルで形成できる。
行うためのパッドであり、配線ライン１２ａに電気的に
接続されている。半導体装置が金属パッド１８を備える
場合には、半導体装置１０ａおよび１０ｂに示すよう
に、表面絶縁層１５に隣接する絶縁層１３と表面絶縁層
１５との間であって、金属パッド１８の下方に位置する
部分が、絶縁物および配線ライン１２ａ（必要に応じて
さらにハードマスク）から選ばれる少なくとも１つで充
填されていることが好ましい。たとえば、半導体装置１
０ａでは、金属パッド１８の下方に位置する部分の全面
に配線ライン１２ａが形成されている。この部分の配線
ライン１２ａは、連続する金属膜の状態になっており、
金属パッド１８以上の面積を有する。また、半導体装置
１０ｂでは、金属パッド１８の下方に位置する部分に、
環状に閉じた配線ライン６１（図６（ｄ）参照）が形成
され、この閉じた配線ライン１２ａ内には絶縁物２１が
充填されている。閉じた配線ライン１２ａ内に充填され
る絶縁物２１は、以下の実施形態で説明する第２の絶縁
物３４と同様の材料で形成でき、具体的には、たとえ
ば、アモルファスカーボン、ポリイミド、またはポリア
リルエーテルで形成できる。
【００３０】半導体装置１０ａまたは１０ｂによれば、
ワイヤボンディングの際に配線ライン層にダメージが生
じることを防止できるため、信頼性が特に高い半導体装
置が得られる。
ワイヤボンディングの際に配線ライン層にダメージが生
じることを防止できるため、信頼性が特に高い半導体装
置が得られる。
【００３１】なお、本発明の半導体装置では、他の配線
ライン１２ａと接続されていない擬似的な配線ラインを
形成して機械的強度を高めてもよい。
ライン１２ａと接続されていない擬似的な配線ラインを
形成して機械的強度を高めてもよい。
【００３２】（実施形態２）実施形態２では、本発明の
半導体装置の製造方法について一例を説明する。なお、
実施形態１で説明した部分と同様の部分については、同
一の符号を付して重複する説明を省略する。
半導体装置の製造方法について一例を説明する。なお、
実施形態１で説明した部分と同様の部分については、同
一の符号を付して重複する説明を省略する。
【００３３】実施形態２の製造方法について、製造工程
の一部断面図を図３に示す。この製造方法では、まず、
図３（ａ）に示すように、回路素子（図示せず）を含む
半導体基板１１上に、配線ライン１２ａと、配線ライン
１２ａ間を充填するように配置された第１の絶縁物３１
とを備える配線層３２を形成する（第１の工程）。第１
の絶縁物３１は、のちの工程で除去が可能な材料からな
り、たとえば、酸素プラズマアッシングで除去が可能
な、有機物または炭素系材料を用いることができる。具
体的には、アモルファスカーボン、ポリイミド、または
ポリアリルエーテルを用いることができる。第１の絶縁
物３１がアモルファスカーボンからなる場合にはＣＶＤ
法などによって形成でき、ポリイミドまたはポリアリル
エーテルからなる場合には前駆体溶液の塗布と熱硬化と
によって形成できる。配線層３２の形成方法を図５に示
す。
の一部断面図を図３に示す。この製造方法では、まず、
図３（ａ）に示すように、回路素子（図示せず）を含む
半導体基板１１上に、配線ライン１２ａと、配線ライン
１２ａ間を充填するように配置された第１の絶縁物３１
とを備える配線層３２を形成する（第１の工程）。第１
の絶縁物３１は、のちの工程で除去が可能な材料からな
り、たとえば、酸素プラズマアッシングで除去が可能
な、有機物または炭素系材料を用いることができる。具
体的には、アモルファスカーボン、ポリイミド、または
ポリアリルエーテルを用いることができる。第１の絶縁
物３１がアモルファスカーボンからなる場合にはＣＶＤ
法などによって形成でき、ポリイミドまたはポリアリル
エーテルからなる場合には前駆体溶液の塗布と熱硬化と
によって形成できる。配線層３２の形成方法を図５に示
す。
【００３４】配線層３２の形成では、まず、図５（ａ）
に示すように、半導体基板１１上に第１の絶縁物３１か
らなる層を形成し、第１の絶縁物３１上にハードマスク
１７を形成する。ハードマスク１７は、第１の絶縁物３
１に対して高いエッチング選択比を有する材料からな
り、たとえば、ＳｉＯ2、ＳｉＮ、またはＳｉＣからな
る。次に、図５（ｂ）に示すように、ハードマスク１７
を用いて第１の絶縁物３１の一部をエッチングする。次
に、図５（ｃ）に示すように、金属層５１を形成する。
次に、図５（ｄ）に示すように、ハードマスク１７上の
金属層５１を除去して配線ライン１２ａを形成すること
によって配線層３２が形成される。金属層５１の除去
は、たとえば、化学的機械的研磨法（Ｃｈｅｍｉｃａｌ
Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ。以下、
ＣＭＰという場合がある）によって行うことができる。
に示すように、半導体基板１１上に第１の絶縁物３１か
らなる層を形成し、第１の絶縁物３１上にハードマスク
１７を形成する。ハードマスク１７は、第１の絶縁物３
１に対して高いエッチング選択比を有する材料からな
り、たとえば、ＳｉＯ2、ＳｉＮ、またはＳｉＣからな
る。次に、図５（ｂ）に示すように、ハードマスク１７
を用いて第１の絶縁物３１の一部をエッチングする。次
に、図５（ｃ）に示すように、金属層５１を形成する。
次に、図５（ｄ）に示すように、ハードマスク１７上の
金属層５１を除去して配線ライン１２ａを形成すること
によって配線層３２が形成される。金属層５１の除去
は、たとえば、化学的機械的研磨法（Ｃｈｅｍｉｃａｌ
Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ。以下、
ＣＭＰという場合がある）によって行うことができる。
【００３５】このようにして配線層３２を形成したの
ち、図３（ｂ）に示すように、第１の絶縁物３１に到達
する貫通孔１３ａと配線ライン１２ａに到達するビアホ
ール１３ｂとが形成された絶縁層１３を、配線層３２上
に形成する（第２の工程）。絶縁層１３は、たとえば、
のちの工程で第１の絶縁物３１および第２の絶縁物３４
を除去する際にエッチングされにくい材料からなる。具
体的には、たとえば、ＳｉＮ、ＳｉＯ2またはＳｉＣか
らなる。絶縁層１３は、たとえばＣＶＤ法で形成でき
る。ビアホール１３ｂは、のちの工程でプラグ１４が形
成される位置に形成される。貫通孔１３ａは、のちの工
程で上層の配線ライン１２ａが形成される部分、すなわ
ち溝３４ａが形成される部分には形成しない。貫通孔１
３ａおよびビアホール１３ｂは、リソグラフィーおよび
エッチングによって形成できる。
ち、図３（ｂ）に示すように、第１の絶縁物３１に到達
する貫通孔１３ａと配線ライン１２ａに到達するビアホ
ール１３ｂとが形成された絶縁層１３を、配線層３２上
に形成する（第２の工程）。絶縁層１３は、たとえば、
のちの工程で第１の絶縁物３１および第２の絶縁物３４
を除去する際にエッチングされにくい材料からなる。具
体的には、たとえば、ＳｉＮ、ＳｉＯ2またはＳｉＣか
らなる。絶縁層１３は、たとえばＣＶＤ法で形成でき
る。ビアホール１３ｂは、のちの工程でプラグ１４が形
成される位置に形成される。貫通孔１３ａは、のちの工
程で上層の配線ライン１２ａが形成される部分、すなわ
ち溝３４ａが形成される部分には形成しない。貫通孔１
３ａおよびビアホール１３ｂは、リソグラフィーおよび
エッチングによって形成できる。
【００３６】次に、図３（ｃ）に示すように、少なくと
もビアホール１３ｂ上に溝３４ａが形成された、第２の
絶縁物３４からなる仮設絶縁層３３を絶縁層１３上およ
び貫通孔１３ａ内に形成する（第３の工程）。第２の絶
縁物３４には、第１の絶縁物３１で説明した材料を用い
ることができる。溝３４ａは、ハードマスク１７を用い
たエッチングによって形成できる。
もビアホール１３ｂ上に溝３４ａが形成された、第２の
絶縁物３４からなる仮設絶縁層３３を絶縁層１３上およ
び貫通孔１３ａ内に形成する（第３の工程）。第２の絶
縁物３４には、第１の絶縁物３１で説明した材料を用い
ることができる。溝３４ａは、ハードマスク１７を用い
たエッチングによって形成できる。
【００３７】次に、図３（ｄ）に示すように、ビアホー
ル１３ｂおよび溝３４ａに金属を充填することによっ
て、上層の配線ライン１２ａと上層の配線ライン１２ａ
およびプラグ１４の間を充填するように配置された第２
の絶縁物３４とを備える上層の配線層３５、および、下
層の配線ライン１２ａと下層の配線ライン１２ａとを層
間で接続するプラグ１４を形成する（第４の工程）。上
層の配線ライン１２ａおよびビアプラグ１４はデュアル
ダマシン法で形成でき、具体的には図５（ｃ）および
（ｄ）と同様の工程で形成できる。
ル１３ｂおよび溝３４ａに金属を充填することによっ
て、上層の配線ライン１２ａと上層の配線ライン１２ａ
およびプラグ１４の間を充填するように配置された第２
の絶縁物３４とを備える上層の配線層３５、および、下
層の配線ライン１２ａと下層の配線ライン１２ａとを層
間で接続するプラグ１４を形成する（第４の工程）。上
層の配線ライン１２ａおよびビアプラグ１４はデュアル
ダマシン法で形成でき、具体的には図５（ｃ）および
（ｄ）と同様の工程で形成できる。
【００３８】次に、上記第２、第３、および第４の工程
を複数回繰り返すことによって、図４（ｅ）に示すよう
に複数の配線層３５を形成する。そして、図４（ｅ）に
示すように、第２の絶縁物３４に到達する貫通孔１５ａ
を備える表面絶縁層１５を形成する（第５の工程）。表
面絶縁層１５は、第１の絶縁物３１および第２の絶縁物
３４を除去する際にエッチングされにくい材料からな
り、絶縁層１３と同様の材料で形成できる。
を複数回繰り返すことによって、図４（ｅ）に示すよう
に複数の配線層３５を形成する。そして、図４（ｅ）に
示すように、第２の絶縁物３４に到達する貫通孔１５ａ
を備える表面絶縁層１５を形成する（第５の工程）。表
面絶縁層１５は、第１の絶縁物３１および第２の絶縁物
３４を除去する際にエッチングされにくい材料からな
り、絶縁層１３と同様の材料で形成できる。
【００３９】最後に、図４（ｆ）に示すように、貫通孔
１３ａおよび１５ａを介して第１の絶縁物３１および第
２の絶縁物３４を除去する（第６の工程）。第１の絶縁
物３１および第２の絶縁物３４が有機物または炭素系材
料からなる場合には、酸素プラズマアッシングによって
両者を除去できる。第１の絶縁物３１および第２の絶縁
物３４が除去された部分は空気層１６となる。このよう
にして、実施形態１で説明した半導体装置１０を製造で
きる。
１３ａおよび１５ａを介して第１の絶縁物３１および第
２の絶縁物３４を除去する（第６の工程）。第１の絶縁
物３１および第２の絶縁物３４が有機物または炭素系材
料からなる場合には、酸素プラズマアッシングによって
両者を除去できる。第１の絶縁物３１および第２の絶縁
物３４が除去された部分は空気層１６となる。このよう
にして、実施形態１で説明した半導体装置１０を製造で
きる。
【００４０】なお、図２に示した半導体装置１０ａを製
造する場合には、金属パッド１８に隣接する配線ライン
層１２、すなわち最上層の配線ライン層１２において、
金属パッド１８の下方の位置の全面に配線ライン１２ａ
を形成すればよい。また、図２に示した半導体装置１０
ｂを製造する場合には、図６に示すように製造できる。
造する場合には、金属パッド１８に隣接する配線ライン
層１２、すなわち最上層の配線ライン層１２において、
金属パッド１８の下方の位置の全面に配線ライン１２ａ
を形成すればよい。また、図２に示した半導体装置１０
ｂを製造する場合には、図６に示すように製造できる。
【００４１】図６（ａ）〜（ｄ）は工程断面図であり、
図６（ｅ）〜（ｈ）はそれに対応する上面図である。ま
ず、図６（ａ）および（ｄ）に示すように、絶縁層１３
上に、ダマシン法によって配線層３５を形成する。具体
的には、環状の配線ライン６１を含む配線ライン１２ａ
を形成し、環状に閉じた配線ライン６１の内部および配
線ライン１２ａ間を、第２の絶縁物３４で充填する。次
に、図６（ｂ）および（ｅ）に示すように、配線層３５
上に、貫通孔１５ａが形成された表面絶縁層１５を形成
する。このとき、閉じた配線ライン６１内の上方には、
貫通孔１５ａを形成しない。次に、図６（ｃ）および
（ｆ）に示すように、配線ライン１２ａに電気的に接続
された金属パッド１８を形成する。最後に、図６（ｄ）
および（ｇ）に示すように、第１の絶縁物３１および第
２の絶縁物３４を除去することによって半導体装置１０
ｂが完成する。このとき、閉じた配線ライン６１の上方
には貫通孔１５ａが形成されていないため、閉じた配線
ライン６１内の第２の絶縁物３４は除去されずに残る。
図６（ｅ）〜（ｈ）はそれに対応する上面図である。ま
ず、図６（ａ）および（ｄ）に示すように、絶縁層１３
上に、ダマシン法によって配線層３５を形成する。具体
的には、環状の配線ライン６１を含む配線ライン１２ａ
を形成し、環状に閉じた配線ライン６１の内部および配
線ライン１２ａ間を、第２の絶縁物３４で充填する。次
に、図６（ｂ）および（ｅ）に示すように、配線層３５
上に、貫通孔１５ａが形成された表面絶縁層１５を形成
する。このとき、閉じた配線ライン６１内の上方には、
貫通孔１５ａを形成しない。次に、図６（ｃ）および
（ｆ）に示すように、配線ライン１２ａに電気的に接続
された金属パッド１８を形成する。最後に、図６（ｄ）
および（ｇ）に示すように、第１の絶縁物３１および第
２の絶縁物３４を除去することによって半導体装置１０
ｂが完成する。このとき、閉じた配線ライン６１の上方
には貫通孔１５ａが形成されていないため、閉じた配線
ライン６１内の第２の絶縁物３４は除去されずに残る。
【００４２】上記実施形態２の製造方法によれば、実施
形態１で説明した半導体装置１０を容易に製造できる。
この製造方法では、貫通孔を形成する位置についての制
限が少ないため設計が容易である。また、図９に示した
方法とは異なり、深い開口部を形成する必要がないた
め、製造が容易である。さらに、上記製造方法では、デ
ュアルダマシン工程を用いることができるため、多層配
線を備える半導体装置を従来の製造方法よりも容易に形
成できる。
形態１で説明した半導体装置１０を容易に製造できる。
この製造方法では、貫通孔を形成する位置についての制
限が少ないため設計が容易である。また、図９に示した
方法とは異なり、深い開口部を形成する必要がないた
め、製造が容易である。さらに、上記製造方法では、デ
ュアルダマシン工程を用いることができるため、多層配
線を備える半導体装置を従来の製造方法よりも容易に形
成できる。
【００４３】以上、本発明の実施の形態について例を挙
げて説明したが、本発明は、上記実施の形態に限定され
ず本発明の技術的思想に基づき他の実施形態に適用する
ことができる。
げて説明したが、本発明は、上記実施の形態に限定され
ず本発明の技術的思想に基づき他の実施形態に適用する
ことができる。
【００４４】
【発明の効果】以上説明したように、本発明の半導体装
置によれば、配線容量が小さく製造が容易で信頼性が高
い半導体装置が得られる。
置によれば、配線容量が小さく製造が容易で信頼性が高
い半導体装置が得られる。
【００４５】また、本発明の半導体装置の製造方法によ
れば、配線容量が小さく製造が容易で信頼性が高い半導
体装置を製造できる。
れば、配線容量が小さく製造が容易で信頼性が高い半導
体装置を製造できる。
【図１】 本発明の半導体装置について一例を示す一部
断面図である。
断面図である。
【図２】 本発明の半導体装置について（ａ）他の一例
および（ｂ）その他の一例を示す一部断面図である。
および（ｂ）その他の一例を示す一部断面図である。
【図３】 本発明の半導体装置の製造方法について一例
を示す工程図である。
を示す工程図である。
【図４】 図３の続きを示す工程図である。
【図５】 本発明の半導体装置の製造方法について一部
の工程を示す工程図である。
の工程を示す工程図である。
【図６】 本発明の半導体装置の製造方法について一部
の工程を示す工程図である。
の工程を示す工程図である。
【図７】 従来の半導体装置について一例を示す断面図
である。
である。
【図８】 従来の半導体装置について他の一例を示す断
面図である。
面図である。
【図９】 従来の半導体装置の製造方法について一例を
示す工程図である。
示す工程図である。
１０、１０ａ、１０ｂ 半導体装置 １１ 半導体基板 １２ 配線ライン層 １２ａ 配線ライン １３ 絶縁層 １３ａ、１５ａ 貫通孔 １４ プラグ １５ 表面絶縁層 １６ 空気層 １７ ハードマスク １８ 金属パッド ２１ 絶縁物 ３１ 第１の絶縁物 ３２ 配線層 ３３ 仮設絶縁層 ３４ 第２の絶縁層 ３５ 上層の配線層 ５１ 金属層
Claims (9)
- 【請求項１】 回路素子を含む半導体基板と前記半導体
基板の上方に配置された複数の配線ライン層とを備える
半導体装置であって、 隣接する２つの前記配線ライン層の層間に配置された絶
縁層と、隣接する２つの前記配線ライン層の配線ライン
を接続するように前記絶縁層を貫通するプラグとを含
み、 前記配線ライン間には複数の空気層が存在していること
を特徴とする半導体装置。 - 【請求項２】 表面に配置された表面絶縁層と前記表面
絶縁層上に形成された金属パッドとをさらに備え、 前記金属パッドは前記配線ラインに電気的に接続され、 前記表面絶縁層に隣接する前記絶縁層と前記表面絶縁層
との間であって前記金属パッドの下方に位置する部分
が、絶縁物および前記配線ラインから選ばれる少なくと
も１つで充填されている請求項１に記載の半導体装置。 - 【請求項３】 前記配線ラインが銅からなる請求項１ま
たは２に記載の半導体装置。 - 【請求項４】 回路素子を含む半導体基板上に、配線ラ
インと前記配線ライン間を充填するように配置された第
１の絶縁物とを備える配線層を形成する第１の工程と、 前記絶縁物に到達する貫通孔と前記配線ラインに到達す
るビアホールとが形成された絶縁層を前記配線層上に形
成する第２の工程と、 少なくとも前記ビアホール上に溝が形成された仮設絶縁
層を、前記絶縁層上および前記貫通孔内に形成する第３
の工程と、 前記ビアホールおよび前記溝に金属を充填することによ
って、上層の配線ラインと前記上層の配線ラインおよび
前記プラグの間を充填するように配置された第２の絶縁
物とを備える上層の配線層、および、前記配線ラインを
層間で接続するプラグを形成する第４の工程と、 前記第２の絶縁物に到達する貫通孔を備える表面絶縁層
を、前記上層の配線層上に形成する第５の工程と、 前記貫通孔を介して前記第１および第２の絶縁物を除去
する第６の工程とを備える半導体装置の製造方法。 - 【請求項５】 前記第５の工程の前に、前記第２、第
３、および第４の工程をこの順序で複数回繰り返す請求
項４に記載の半導体装置の製造方法。 - 【請求項６】 前記第１および第２の絶縁物が、アモル
ファスカーボン、ポリイミド、またはポリアリルエーテ
ルである請求項４または５に記載の半導体装置の製造方
法。 - 【請求項７】 前記配線ラインが銅からなる請求項４な
いし６のいずれかに記載の半導体装置の製造方法。 - 【請求項８】 前記第５の工程ののちに、前記表面絶縁
層上に金属パッドを形成する工程をさらに備え、 前記表面絶縁層を形成する直前の前記第４の工程は、前
記金属パッドの下方に位置する部分の全面に環状に閉じ
た配線ラインを形成する工程と前記閉じた配線ライン内
に前記第２の絶縁物を充填する工程とを含み、 前記第５の工程において、前記閉じた配線ライン内の上
方に位置する前記表面絶縁層には貫通孔を形成しない請
求項４ないし７のいずれかに記載の半導体装置の製造方
法。 - 【請求項９】 前記第５の工程ののちに、前記表面絶縁
層上に金属パッドを形成する工程をさらに備え、 前記表面絶縁層を形成する直前の前記第４の工程におい
て、前記金属パッドの下方に位置する部分の全面に金属
膜を形成する請求項４ないし７のいずれかに記載の半導
体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001154442A JP4436989B2 (ja) | 2001-05-23 | 2001-05-23 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001154442A JP4436989B2 (ja) | 2001-05-23 | 2001-05-23 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002353303A true JP2002353303A (ja) | 2002-12-06 |
| JP4436989B2 JP4436989B2 (ja) | 2010-03-24 |
Family
ID=18998783
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001154442A Expired - Fee Related JP4436989B2 (ja) | 2001-05-23 | 2001-05-23 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4436989B2 (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007019508A (ja) * | 2005-07-08 | 2007-01-25 | Stmicroelectronics (Crolles 2) Sas | 相互接続配線内における複数のエアギャップの横方向分布の制御 |
| JP2007305986A (ja) * | 2006-05-08 | 2007-11-22 | Internatl Business Mach Corp <Ibm> | 固体及び気体誘電体の組み合わせによって離間された相互接続した導電性配線及びビアを含む多層相互接続構造を形成する方法、及び、空隙を含む複数レベルの相互接続構造（空隙を含む多層相互接続構造及びその製造方法） |
| WO2009104233A1 (ja) * | 2008-02-18 | 2009-08-27 | パナソニック株式会社 | 半導体装置及びその製造方法 |
| US7786589B2 (en) | 2006-12-06 | 2010-08-31 | Kabushiki Kaisha Toshiba | Semiconductor device and method for manufacturing semiconductor device |
| JPWO2015079648A1 (ja) * | 2013-11-29 | 2017-03-16 | パナソニックＩｐマネジメント株式会社 | 半導体装置 |
| WO2018037667A1 (ja) * | 2016-08-25 | 2018-03-01 | ソニーセミコンダクタソリューションズ株式会社 | 半導体装置、撮像装置、および半導体装置の製造方法 |
| WO2019135333A1 (ja) * | 2018-01-05 | 2019-07-11 | ソニーセミコンダクタソリューションズ株式会社 | 半導体装置 |
-
2001
- 2001-05-23 JP JP2001154442A patent/JP4436989B2/ja not_active Expired - Fee Related
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007019508A (ja) * | 2005-07-08 | 2007-01-25 | Stmicroelectronics (Crolles 2) Sas | 相互接続配線内における複数のエアギャップの横方向分布の制御 |
| JP2007305986A (ja) * | 2006-05-08 | 2007-11-22 | Internatl Business Mach Corp <Ibm> | 固体及び気体誘電体の組み合わせによって離間された相互接続した導電性配線及びビアを含む多層相互接続構造を形成する方法、及び、空隙を含む複数レベルの相互接続構造（空隙を含む多層相互接続構造及びその製造方法） |
| US7786589B2 (en) | 2006-12-06 | 2010-08-31 | Kabushiki Kaisha Toshiba | Semiconductor device and method for manufacturing semiconductor device |
| WO2009104233A1 (ja) * | 2008-02-18 | 2009-08-27 | パナソニック株式会社 | 半導体装置及びその製造方法 |
| JPWO2015079648A1 (ja) * | 2013-11-29 | 2017-03-16 | パナソニックＩｐマネジメント株式会社 | 半導体装置 |
| JPWO2018037667A1 (ja) * | 2016-08-25 | 2019-06-20 | ソニーセミコンダクタソリューションズ株式会社 | 半導体装置、撮像装置、および半導体装置の製造方法 |
| WO2018037667A1 (ja) * | 2016-08-25 | 2018-03-01 | ソニーセミコンダクタソリューションズ株式会社 | 半導体装置、撮像装置、および半導体装置の製造方法 |
| US10910416B2 (en) | 2016-08-25 | 2021-02-02 | Sony Semiconductor Solutions Corporation | Semiconductor device, image pickup device, and method for manufacturing semiconductor device |
| US20210118922A1 (en) * | 2016-08-25 | 2021-04-22 | Sony Semiconductor Solutions Corporation | Semiconductor device, image pickup device, and method for manufacturing semiconductor device |
| US11621283B2 (en) | 2016-08-25 | 2023-04-04 | Sony Semiconductor Solutions Corporation | Semiconductor device, image pickup device, and method for manufacturing semiconductor device |
| WO2019135333A1 (ja) * | 2018-01-05 | 2019-07-11 | ソニーセミコンダクタソリューションズ株式会社 | 半導体装置 |
| CN111542917A (zh) * | 2018-01-05 | 2020-08-14 | 索尼半导体解决方案公司 | 半导体装置 |
| JPWO2019135333A1 (ja) * | 2018-01-05 | 2020-12-17 | ソニーセミコンダクタソリューションズ株式会社 | 半導体装置 |
| US11271027B2 (en) | 2018-01-05 | 2022-03-08 | Sony Semiconductor Solutions Corporation | Semiconductor device |
| JP7143329B2 (ja) | 2018-01-05 | 2022-09-28 | ソニーセミコンダクタソリューションズ株式会社 | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4436989B2 (ja) | 2010-03-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4844391B2 (ja) | 半導体装置並びに配線基板及びその製造方法 | |
| WO2010109746A1 (ja) | 半導体装置及びその製造方法 | |
| JP2003282573A (ja) | 半導体装置のボンディングパッド構造とその製造法 | |
| KR102423309B1 (ko) | 반도체 장치, 촬상 장치, 및 반도체 장치의 제조 방법 | |
| US7796372B2 (en) | Manufacture of 3 dimensional MIM capacitors in the last metal level of an integrated circuit | |
| KR20010067071A (ko) | 공기 유전체 형성용 반-희생 다이어몬드 | |
| JP4436989B2 (ja) | 半導体装置の製造方法 | |
| JP3575448B2 (ja) | 半導体装置 | |
| JP2011253898A (ja) | 半導体装置及び製造方法 | |
| US8247289B2 (en) | Capacitor and manufacturing method thereof | |
| KR100679257B1 (ko) | 매립형 커패시터의 제조방법 | |
| JP2004079924A (ja) | 半導体装置 | |
| KR20140134132A (ko) | 반도체 소자 및 그 형성 방법 | |
| US8722527B2 (en) | Integrated circuit manufacturing method and integrated circuit | |
| KR100720518B1 (ko) | 반도체 소자 및 그 제조방법 | |
| JP2002353304A (ja) | 半導体装置、及びその製造方法 | |
| JP2757665B2 (ja) | 半導体装置 | |
| JP2004235586A (ja) | 半導体装置 | |
| JP5582879B2 (ja) | 半導体装置及びその製造方法 | |
| US20070145599A1 (en) | Metal-insulator-metal (MIM) capacitor and methods of manufacturing the same | |
| JPH1197530A (ja) | 半導体装置およびその製造方法 | |
| JP2006114723A (ja) | 半導体装置及びその製造方法 | |
| KR100674897B1 (ko) | 저유전율 막을 층간 절연막으로 사용한 반도체 소자 및 그형성 방법 | |
| JPH0758204A (ja) | 半導体装置の製造方法 | |
| KR101037420B1 (ko) | 반도체 소자의 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071228 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090917 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090924 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091113 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091210 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100104 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130108 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |