JP7143329B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP7143329B2
JP7143329B2 JP2019563944A JP2019563944A JP7143329B2 JP 7143329 B2 JP7143329 B2 JP 7143329B2 JP 2019563944 A JP2019563944 A JP 2019563944A JP 2019563944 A JP2019563944 A JP 2019563944A JP 7143329 B2 JP7143329 B2 JP 7143329B2
Authority
JP
Japan
Prior art keywords
semiconductor device
film
interlayer film
wiring
interlayer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019563944A
Other languages
English (en)
Other versions
JPWO2019135333A1 (ja
Inventor
寛之 川島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Publication of JPWO2019135333A1 publication Critical patent/JPWO2019135333A1/ja
Application granted granted Critical
Publication of JP7143329B2 publication Critical patent/JP7143329B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53257—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a refractory metal
    • H01L23/53266—Additional layers associated with refractory-metal layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Description

本開示は、半導体装置に関する。
近年、半導体装置の微細化に伴って、半導体装置の動作速度を低下させる配線遅延が増大している。具体的には、半導体装置において、配線の断面積が小さくなることで配線抵抗が増加するため、配線抵抗と配線間容量との積に比例する遅延（ＲＣ遅延ともいう）が増大している。
このような配線遅延を低減するために、配線間の層間膜をより低誘電率化することが検討されている。しかし、今のところ、十分な低誘電率を実現する層間膜材料は見出されていない。
そこで、配線間の材料を除去し、配線間を比誘電率１の中空層（エアギャップともいう）とすることで、配線間の誘電率をより低減することが検討されている。
例えば、以下の特許文献１には、配線間の絶縁膜を除去してエアギャップ構造を形成する際に、配線にダメージを与えない構造を設けることが開示されている。
特開２００６－１９４０１号公報
しかし、特許文献１に開示された技術では、エアギャップが形成された空間に機械強度の低い薄膜が突出するため、エアギャップに突出した薄膜が崩落する可能性があった。また、特許文献１に開示された技術では、配線間の間隔が広い場合、エアギャップによって、半導体装置全体の機械強度が低下するため、半導体装置の信頼性が低下する可能性があった。
そこで、本開示では、機械強度及び信頼性を維持しつつ、配線間容量を低減することが可能な、新規かつ改良された半導体装置を提案する。
本開示によれば、複数の層間膜と複数の拡散防止膜とが交互に積層され、前記層間膜の内部に配線が設けられた多層配線層と、前記多層配線層の一面に設けられたビア絶縁層を貫通して設けられ、前記多層配線層の前記配線と電気的に接続されたコンタクトビアと、前記多層配線層の一面と対向する他面から前記層間膜及び前記拡散防止膜を少なくとも１つ以上貫通して設けられたスルーホールと、前記スルーホールと接続し、前記コンタクトビアを露出させるように、少なくとも１つ以上の前記層間膜に設けられた空隙と、を備える、半導体装置が提供される。
本開示によれば、積層方向及び面内方向の所定の領域の層間膜を除去することで、半導体基板と配線とを接続するコンタクトビアの周囲の領域に空隙を形成することができる。
以上説明したように本開示によれば、半導体装置の機械強度及び信頼性を維持しつつ、配線間容量を低減することが可能である。
なお、上記の効果は必ずしも限定的なものではなく、上記の効果とともに、又は上記の効果に代えて、本明細書に示されたいずれかの効果、又は本明細書から把握され得る他の効果が奏されてもよい。
本開示の第１の実施形態に係る半導体装置を積層方向に切断した断面図である。 同実施形態に係る半導体装置の製造方法の一工程を示す断面図である。 同実施形態に係る半導体装置の製造方法の一工程を示す断面図である。 同実施形態に係る半導体装置の製造方法の一工程を示す断面図である。 同実施形態に係る半導体装置の製造方法の一工程を示す断面図である。 同実施形態に係る半導体装置の製造方法の一工程を示す断面図である。 同実施形態に係る半導体装置の製造方法の一工程を示す断面図である。 同実施形態に係る半導体装置の製造方法の一工程を示す断面図である。 同実施形態の第１の変形例に係る半導体装置を積層方向に切断した断面図である。 同実施形態の第２の変形例に係る半導体装置を積層方向に切断した断面図である。 同実施形態の第３の変形例に係る半導体装置を積層方向に切断した断面図である。 同実施形態の第３の変形例に係る半導体装置を積層方向に切断した断面図である。 同実施形態の第３の変形例に係る半導体装置を積層方向に切断した断面図である。 同実施形態の第４の変形例に係る半導体装置を積層方向に切断した断面図である。 本開示の第２の実施形態に係る半導体装置を積層方向に切断した断面図である。 同実施形態に係る半導体装置の製造方法の一工程を示す断面図である。 同実施形態に係る半導体装置の製造方法の一工程を示す断面図である。 同実施形態に係る半導体装置の製造方法の一工程を示す断面図である。 同実施形態に係る半導体装置の製造方法の一工程を示す断面図である。 同実施形態に係る半導体装置の製造方法の一工程を示す断面図である。 同実施形態の変形例に係る半導体装置を積層方向に切断した断面図である。 本開示の第３の実施形態に係る半導体装置を積層方向に切断した断面図である。 同実施形態の半導体装置の各配線の積層構造を示す模式図である。 同実施形態の半導体装置の各配線の積層構造を示す模式図である。 図１１で示すＡ－ＡＡ線で切断した断面を示す断面図である。 図１１で示すＢ－ＢＢ線で切断した断面を示す断面図である。 図１２で示すＣ－ＣＣ線で切断した断面を示す断面図である。 内視鏡手術システムの概略的な構成の一例を示す図である。 カメラヘッド及びＣＣＵの機能構成の一例を示すブロック図である。 体内情報取得システムの概略的な構成の一例を示すブロック図である。 車両制御システムの概略的な構成の一例を示すブロック図である。 車外情報検出部及び撮像部の設置位置の一例を示す説明図である。
以下に添付図面を参照しながら、本開示の好適な実施の形態について詳細に説明する。なお、本明細書及び図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複説明を省略する。
以下の説明にて参照する各図面では、説明の便宜上、一部の構成部材の大きさを誇張して表現している場合がある。したがって、各図面において図示される構成部材同士の相対的な大きさは、必ずしも実際の構成部材同士の大小関係を正確に表現するものではない。また、以下の説明では、基板又は層が積層される方向を上方向と表すことがある。
なお、説明は以下の順序で行うものとする。
１．第１の実施形態
１．１．構成例
１．２．製造方法
１．３．変形例
２．第２の実施形態
２．１．構成例
２．２．製造方法
２．３．変形例
３．第３の実施形態
４．応用例
４．１．第１の応用例
４．２．第２の応用例
４．３．第３の応用例
＜１．第１の実施形態＞
（１．１．構成例）
まず、図１を参照して、本開示の第１の実施形態に係る半導体装置の構成について説明する。図１は、本実施形態に係る半導体装置を積層方向に切断した断面図である。なお、図１は、本実施形態に係る半導体装置１の断面の一部を示したものであり、半導体装置１は、図示しない範囲にも延伸していることは言うまでもない。
図１に示すように、半導体装置１は、ビア絶縁層６００と、第１～第３層間膜１１０、１２０、１３０及び第１～第４拡散防止膜２１０、２２０、２３０、２４０を交互に積層した多層配線層１０１と、を備える。
ビア絶縁層６００には、コンタクトビア６１０及び第０配線６２０が設けられ、第１～第３層間膜１１０、１２０、１３０には、それぞれ第１～第３配線３１０、３２０、３３０が設けられる。第１～第３配線３１０、３２０、３３０は、互いに第２～第３貫通ビア４２０、４３０によって電気的に接続されている。
以下では、第１～第３層間膜１１０、１２０、１３０をまとめて層間膜１００とも称し、第１～第４拡散防止膜２１０、２２０、２３０、２４０をまとめて拡散防止膜２００とも称する。また、第１～第３配線３１０、３２０、３３０をまとめて配線３００とも称し、第２～第３貫通ビア４２０、４３０をまとめて貫通ビア４００とも称する。
すなわち、半導体装置１は、配線３００及び貫通ビア４００を含む層間膜１００と、拡散防止膜２００とを交互に積層した多層配線層１０１を含む。
なお、図１では、多層配線層１０１は、第１～第３層間膜１１０、１２０、１３０と、第１～第４拡散防止膜２１０、２２０、２３０、２４０とが交互に積層された構造を示したが、本開示に係る技術は、かかる例示に限定されない。例えば、多層配線層１０１は、４つ又は５つ以上の層間膜１００を含んでもよい。また、多層配線層１０１は、同数の層間膜１００及び拡散防止膜２００にて構成されてもよい。
層間膜１００は、配線３００を互いに電気的に絶縁し、半導体装置１を構成する主要な層部材である。層間膜１００は、比較的エッチングが容易な（具体的には、後述する拡散防止膜２００よりもエッチングが容易な）絶縁材料で構成され、例えば、ＳｉＯ２等の絶縁材料で構成されてもよい。また、層間膜１００は、有機樹脂、又はカーボンドープＳｉＯ２若しくは多孔質シリカなどのｌｏｗ－ｋ材料などで構成されてもよい。
拡散防止膜２００は、層間膜１００の各々を挟持するように設けられ、配線３００を構成する金属の表面拡散を抑制し、かつ上層の部材を加工する際のストッパーとして機能する。拡散防止膜２００は、具体的には、層間膜１００よりもエッチング耐性（例えば、フッ素化合物に対するエッチング耐性）が高い絶縁材料で構成され、例えば、ＳｉＮｘ、ＳｉＣＮ、ＳｉＯＮ、ＳｉＣ等の絶縁材料で構成されてもよい。
なお、層間膜１００及び拡散防止膜２００を構成する材料は、拡散防止膜２００に対する層間膜１００のエッチング選択性が高くなるように選択されればよく、様々な組み合わせが考えられ得る。したがって、層間膜１００及び拡散防止膜２００を構成する材料は、上記に限定されず、他の材料の組み合わせを用いることも可能である。
配線３００は、半導体装置１に設けられた能動素子又は受動素子の間で電流又は電圧を伝達する。配線３００は、導電材料で構成され、第１金属又は第１金属の合金などで構成されてもよい。第１金属は、低抵抗かつ加工が容易な金属であり、例えば、銅（Ｃｕ）、アルミニウム（Ａｌ）、コバルト（Ｃｏ）、又はこれらの金属の合金（ＣｏＷＢ等）などである。配線３００がＣｕで構成される場合、ダマシン法等を用いることで、配線３００を容易に形成することができる。また、配線３００がＡｌで構成される場合、ハロゲンガスによるドライエッチングを用いることで、配線３００を容易に形成することができる。
貫通ビア４００は、異なる層間膜１００に設けられた配線３００同士を電気的に接続する。具体的には、第２貫通ビア４２０は、第１配線３１０及び第２配線３２０を電気的に接続し、第３貫通ビア４３０は、第２配線３２０及び第３配線３３０を電気的に接続する。貫通ビア４００は、導電材料で構成され、配線３００と同様に、第１金属又は第１金属の合金で構成されてもよい。例えば、貫通ビア４００は、銅（Ｃｕ）、アルミニウム（Ａｌ）、コバルト（Ｃｏ）、又はこれらの金属の合金（ＣｏＷＢ等）などで構成されてもよい。
ビア絶縁層６００は、多層配線層１０１の一面に絶縁材料で設けられ、コンタクトビア６１０の各々を電気的に絶縁する。ビア絶縁層６００は、層間膜１００と同様に、比較的エッチングが容易な（具体的には、拡散防止膜２００よりもエッチングが容易な）絶縁材料で構成されてもよい。ビア絶縁層６００は、例えば、ＳｉＯ２等の絶縁材料で構成されてもよく、有機樹脂、又はカーボンドープＳｉＯ２若しくは多孔質シリカなどのｌｏｗ－ｋ材料などで構成されてもよい。
コンタクトビア６１０は、ビア絶縁層６００及び第１拡散防止膜２１０を貫通し、第１層間膜１１０の内部に突出して設けられ、図示しない半導体基板と、第１配線３１０とを電気的に接続する。具体的には、コンタクトビア６１０は、ビア絶縁層６００の多層配線層１０１が設けられる一面と対向する他面に設けられた半導体基板（図示せず）又は該半導体基板上に設けられた電極等と、第１配線３１０とを電気的に接続する。例えば、コンタクトビア６１０は、導電材料で構成され、配線３００等を構成する第１金属とは異なる第２金属又は第２金属の合金で構成されてもよい。第２金属は、半導体基板への金属原子の拡散が少ない、コンタクトビア６１０の形成時の埋め込み性が高い、及び耐熱性が高い等の特性を有する金属であり、例えば、タングステン（Ｗ）などであってもよい。
なお、コンタクトビア６１０は、半導体装置１の機械強度を確保するために、ビア絶縁層６００及び第１層間膜１１０にフローティング状態で設けられてもよい。このような場合、コンタクトビア６１０は、半導体装置１の層間を支持する柱状部材として機能する。
第０配線６２０は、第１層間膜１１０の内部かつ第１拡散防止膜２１０の上に設けられ、半導体装置１に設けられた能動素子又は受動素子と、コンタクトビア６１０とを電気的に接続する。第０配線６２０は、導電材料で構成され、コンタクトビア６１０と同様に第２金属又は第２金属の合金で構成されてもよい。例えば、第０配線６２０は、タングステン（Ｗ）又はタングステン合金などで構成されてもよい。
コンタクトビア６１０及び第０配線６２０は、配線３００よりも半導体基板に近い位置に設けられるため、第１金属よりも半導体基板への影響が少ない第２金属で構成され得る。コンタクトビア６１０及び第０配線６２０が第２金属で形成される場合、コンタクトビア６１０及び第０配線６２０の表面には、原子に対するバリア性が高い金属で形成されたバリアメタル層が設けられてもよい。バリアメタル層は、例えば、タンタル（Ｔａ）、チタン（Ｔｉ）、ルテニウム（Ｒｕ）、コバルト（Ｃｏ）若しくはマンガン（Ｍｎ）等の金属又はこれらの金属の窒化物又は酸化物にて構成されてもよい。
ただし、バリアメタル層は、後述する空隙５３０を形成するエッチングの際に、ダメージを受けてしまう可能性がある。そのため、コンタクトビア６１０及び第０配線６２０の表面にバリアメタル層を設ける場合、バリアメタル層をさらに覆うように、拡散防止膜２００と同様の材料で形成される保護膜を設けてもよい。
本実施形態に係る半導体装置１には、スルーホール５１０、保護側壁５２０及び空隙５３０がさらに設けられる。空隙５３０は、コンタクトビア６１０を露出させるように第１層間膜１１０及び第２層間膜１２０に設けられる。スルーホール５１０は、第４拡散防止膜２４０、第３層間膜１３０及び第３拡散防止膜２３０を貫通して設けられ、空隙５３０と外部空間とを連通する。保護側壁５２０は、スルーホール５１０の内側の側面に設けられる。
なお、図１では図示しないが、第４拡散防止膜２４０の上には、スルーホール５１０による開口を塞ぐ封止層が設けられてもよい。封止層は、例えば、ＳｉＯｘ、ＳｉＮｘ、ＳｉＣＮ、ＳｉＯＮ若しくはＳｉＣ等の無機絶縁材料又は有機樹脂で構成され、スルーホール５１０及び空隙５３０への水分等の侵入を防止することができる。
スルーホール５１０は、多層配線層１０１のビア絶縁層６００が設けられた一面と対向する他面に設けられた層間膜１００、及び該層間膜１００を挟持する拡散防止膜２００を貫通して設けられる。具体的には、スルーホール５１０は、第３層間膜１３０と、第３層間膜１３０を挟持する第３拡散防止膜２３０及び第４拡散防止膜２４０とを貫通して設けられる。スルーホール５１０の開口は、任意の平面形状で形成されてもよい。例えば、スルーホール５１０の開口は、少なくとも一辺が５０ｎｍ～３００ｎｍの略四角形形状、又は直径が５０ｎｍ～３００ｎｍの略円形状にて形成されてもよい。
保護側壁５２０は、スルーホール５１０の内部の側面に設けられ、スルーホール５１０によって露出した第３層間膜１３０の側面を保護する。保護側壁５２０は、例えば、層間膜１００よりもエッチング耐性（例えば、フッ素化合物に対するエッチング耐性）が高い絶縁材料で構成され、例えば、ＳｉＮｘ、ＳｉＣＮ、ＳｉＯＮ、ＳｉＯＣ又はＳｉＣ等の絶縁材料で構成されてもよい。また、保護側壁５２０は、酸化アルミニウム（Ａｌ２Ｏ３）、酸化チタン（ＴｉＯ２）、五酸化二タンタル（Ｔａ２Ｏ５）、酸化ハフニウム（ＨｆＯ２）、酸化ジルコン（ＺｒＯ２）又は酸化ランタン（Ｌａ２Ｏ３）などのｈｉｇｈ－ｋ材料で形成されてもよく、金属材料で形成されてもよい。なお、保護側壁５２０が金属材料で形成される場合、保護側壁５２０は、フローティング状態となるように形成される。
保護側壁５２０は、空隙５３０を形成する際に、第３層間膜１３０がエッチングされないように保護する機能を果たす。具体的には、空隙５３０は、スルーホール５１０を介してエッチング液又はエッチング蒸気を導入し、第１層間膜１１０及び第２層間膜１２０をエッチング（ウエットエッチング又はヴェイパーエッチング）することで形成される。このとき、保護側壁５２０は、エッチング液又はエッチング蒸気によって第３層間膜１３０がエッチングされることを防止する。このような内部の側面が保護側壁５２０で覆われたスルーホール５１０を形成することで、半導体装置１は、多層配線層１０１の内部に層間膜１００に空隙５３０を形成することができる。なお、保護側壁５２０は、例えば、５ｎｍ～３０ｎｍの薄膜であってもよい。
空隙５３０は、コンタクトビア６１０を露出させるように多層配線層１０１の少なくとも１つ以上の層間膜１００に設けられ、コンタクトビア６１０又は配線３００の各々の間の空間を比誘電率が１である中空にする。具体的には、空隙５３０は、第１層間膜１１０及び第２層間膜１２０に設けられ、コンタクトビア６１０の一部、第１配線３１０及び第２配線３２０の各々の間の空間を中空にする。これによれば、空隙５３０は、コンタクトビア６１０又は配線３００の各々の間に形成される寄生容量を低減させることができる。
本実施形態に係る半導体装置１では、空隙５３０は、少なくともコンタクトビア６１０を露出させるように第１層間膜１１０に設けられる。この構成によれば、半導体装置１は、トランジスタ等が形成される半導体基板に近い領域の配線間容量を低減させることができるため、信号の変換効率及びスイッチング特性等の半導体装置１の基本的な性能を向上させることができる。
なお、空隙５３０は、例えば、ウエットエッチング又はヴェイパーエッチングを用いて、スルーホール５１０を介してエッチング液又はエッチング蒸気を導入し、第１層間膜１１０及び第２層間膜１２０をエッチングすることで形成することができる。
このとき、多層配線層１０１の積層方向で空隙５３０が形成される領域は、拡散防止膜２００で囲われた領域に制限される。これは、拡散防止膜２００は、層間膜１００よりもエッチング耐性が高く、エッチングが進行しにくいためである。また、多層配線層１０１の面内方向で空隙５３０が形成される領域は、エッチング量によって制御される。すなわち、スルーホール５１０から導入されたエッチング液又はエッチング蒸気は、スルーホール５１０の直下から等方的に広がって層間膜１００をエッチングするため、空隙５３０の面内方向の領域は、エッチング量によって制御することができる。
なお、層間膜１００のエッチングは、コンタクトビア６１０、貫通ビア４００及び配線３００がエッチングされない条件で行われる。したがって、空隙５３０が形成される領域にコンタクトビア６１０、貫通ビア４００又は配線３００が存在する場合、これらの構成は、空隙５３０の内部にそのまま残存することになる。また、コンタクトビア６１０、貫通ビア４００又は配線３００によって、層間膜１００が空間的に仕切られている場合、これらの構成によってエッチング液又はエッチング蒸気の進入が遮られ、空隙５３０が形成される領域は制限されることになる。
ここで、空隙５３０が複数の層間膜１００に設けられる場合、該複数の層間膜１００の間の拡散防止膜２００には、開口が形成される。具体的には、空隙５３０が第１層間膜１１０及び第２層間膜１２０に形成される場合、第１層間膜１１０及び第２層間膜１２０の間の第２拡散防止膜２２０には、開口が形成される。これにより、スルーホール５１０からエッチング液又はエッチング蒸気を導入した際に、開口を介してエッチング液又はエッチング蒸気が第２層間膜１２０から第１層間膜１１０まで拡散する。これにより、複数の層間膜１００に亘って空隙５３０が形成される。
このとき、拡散防止膜２００の開口は、空隙５３０に対して突出し、かつ配線３００の上に形成されていない領域が形成されないように形成される。これによれば、空隙５３０が形成された後に、空隙５３０に突出した拡散防止膜２００が崩落することを防止することができる。
なお、図１では、スルーホール５１０が１つのみ形成された場合を示したが、本開示に係る技術は、上記例示に限定されない。例えば、スルーホール５１０は、複数形成されてもよい。このような場合、複数のスルーホール５１０は、同一の空隙５３０を形成してもよく、それぞれ別の空隙５３０を形成してもよい。
以上にて説明した半導体装置１によれば、空隙５３０によって配線３００の各々の間を中空とすることができるため、配線間容量を低減することができる。したがって、半導体装置１は、配線３００における遅延を抑制することで、動作の高速化、及び低消費電力化を実現することができる。また、半導体装置１では、空隙５３０に突出する拡散防止膜２００が生じないため、機械強度が低い拡散防止膜２００が崩落することを防止することができる。
（１．２．製造方法）
次に、図２Ａ～図２Ｇを参照して、本実施形態に係る半導体装置１の製造方法について説明する。図２Ａ～図２Ｇは、本実施形態に係る半導体装置１の製造方法の一工程を示す断面図である。
まず、図２Ａに示すように、図示しない半導体基板の上に、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法によってビア絶縁層６００、第１拡散防止膜２１０、第１層間膜１１０及び第２拡散防止膜２２０が順次積層される。また、ビア絶縁層６００には、コンタクトビア６１０が設けられ、第１層間膜１１０には、第０配線６２０及び第１配線３１０が設けられる。
具体的には、まず、シリコン（Ｓｉ）等からなる半導体基板（図示せず）の上に、ＣＶＤ法によってビア絶縁層６００を形成する。次に、ビア絶縁層６００の上に、ＣＶＤ法によって第１拡散防止膜２１０を形成した後、所定の領域のビア絶縁層６００及び第１拡散防止膜２１０をエッチングにて除去する。エッチングによって形成された開口に、スパッタ法によって窒化チタン（ＴｉＮ）などのバリアメタル層を形成した後、タングステン（Ｗ）を埋め込むことで、コンタクトビア６１０及び第０配線６２０を形成する。
続いて、第１拡散防止膜２１０の上に、ＣＶＤ法によって第１層間膜１１０を形成した後、所定の領域の第１層間膜１１０をエッチングによって除去し、ダマシン法を用いて銅（Ｃｕ）などで埋め戻すことで、第１配線３１０を形成する。その後、第１層間膜１１０及び第１配線３１０上に、ＣＶＤ法によって全面に亘って第２拡散防止膜２２０を形成する。
なお、ビア絶縁層６００及び第１層間膜１１０は、フッ化水素酸によるエッチングが容易なＳｉＯｘ等で形成されてもよく、第１拡散防止膜２１０及び第２拡散防止膜２２０は、フッ化水素酸に対するエッチング耐性が高いＳｉＣ等で形成されてもよい。
次に、図２Ｂに示すように、フォトリソグラフィ法等を用いて、第２拡散防止膜２２０の一部が除去され、開口５３０Ａが形成される。開口５３０Ａは、後段の空隙５３０を形成する工程において、第２層間膜１２０から第１層間膜１１０へエッチング液を導入するための開口として機能する。
続いて、図２Ｃに示すように、第２拡散防止膜２２０の上に、ＣＶＤ法によって第２層間膜１２０、第３拡散防止膜２３０、第３層間膜１３０及び第４拡散防止膜２４０が順次積層される。また、第２層間膜１２０には、第２配線３２０及び第２貫通ビア４２０が設けられ、第３層間膜１３０には、第３配線３３０及び第３貫通ビア４３０が設けられる。
具体的には、第２拡散防止膜２２０の上に、ＣＶＤ法によって第２層間膜１２０を形成した後、所定の領域の第２層間膜１２０をエッチングによって除去し、ダマシン法を用いて銅（Ｃｕ）などで埋め戻すことで、第２配線３２０及び第２貫通ビア４２０を形成する。次に、同様に、第２配線３２０及び第２層間膜１２０の上に、ＣＶＤ法によって第３拡散防止膜２３０及び第３層間膜１３０を形成する。続いて、所定の領域の第３層間膜１３０をエッチングによって除去し、ダマシン法を用いて銅（Ｃｕ）などで埋め戻すことで、第３配線３３０及び第３貫通ビア４３０を形成する。その後、第３配線３３０及び第３層間膜１３０の上に、ＣＶＤ法によって第４拡散防止膜２４０が形成される。
なお、第２層間膜１２０及び第３層間膜１３０は、フッ化水素酸によるエッチングが容易なＳｉＯｘ等で形成されてもよく、第３拡散防止膜２３０及び第４拡散防止膜２４０は、フッ化水素酸に対するエッチング耐性が高いＳｉＣ等で形成されてもよい。
次に、図２Ｄに示すように、エッチング等を用いて、一部領域の第４拡散防止膜２４０及び第３層間膜１３０を除去することで、第３拡散防止膜２３０を露出させるスルーホール５１０を形成する。なお、スルーホール５１０が形成される領域は、例えば、第２配線３２０及び第３配線３３０が形成されていない領域である。スルーホール５１０の開口の平面形状は、例えば、５０ｎｍ～３００ｎｍ四方の正方形としてもよい。なお、スルーホール５１０は、複数設けられてもよいことは言うまでもない。
続いて、図２Ｅに示すように、ＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法を用いて、第４拡散防止膜２４０の上、及びスルーホール５１０の内部の側面に保護膜５２０Ａが形成される。保護膜５２０Ａは、例えば、フッ化水素酸に対するエッチング耐性が高く、層間膜１００に対してエッチング選択比が確保できるＳｉＣ等にて、５ｎｍ～３０ｎｍの膜厚で形成されてもよい。なお、保護膜５２０Ａは、ＡＬＤ法を用いて成膜されるため、第４拡散防止膜２４０の上、及びスルーホール５１０の内部の側面に一様に（コンフォーマルに）形成される。
次に、図２Ｆに示すように、保護膜５２０Ａを全面エッチバックすることによって、第４拡散防止膜２４０及び第３拡散防止膜２３０の上に形成されていた保護膜５２０Ａを除去し、第４拡散防止膜２４０及び第２層間膜１２０を露出させる。
全面エッチバックは、垂直異方性が高いエッチングにて行うことで、スルーホール５１０の内側に形成された保護膜５２０Ａを残しつつ、第４拡散防止膜２４０及び第３拡散防止膜２３０の上に形成されていた保護膜５２０Ａを除去することができる。これにより、スルーホール５１０の内部側面を覆う保護側壁５２０が形成される。第３層間膜１３０の上には第４拡散防止膜２４０が設けられるため、全面エッチバックによって第３層間膜１３０にダメージを与えることなく、保護側壁５２０を形成することができる。
続いて、図２Ｇに示すように、スルーホール５１０を介して、希フッ化水素酸の溶液又は蒸気を第２層間膜１２０及び第１層間膜１１０に導入することでエッチングを行い、空隙５３０を形成する。
このとき、保護側壁５２０、第１～第４拡散防止膜２１０、２２０、２３０、２４０は、フッ化水素酸へのエッチング耐性が高いＳｉＣ等で形成されているため、ほとんどエッチングが進行しない。また、コンタクトビア６１０、第０配線６２０、第１～第２配線３１０、３２０及び第２貫通ビア４２０は、銅（Ｃｕ）又はタングステン（Ｗ）などの金属材料で構成され、フッ化水素酸へのエッチング耐性が高いため、ほとんどエッチングが進行しない。これによれば、エッチングによって第１層間膜１１０及び第２層間膜１２０のみを除去し、空隙５３０を形成することができる。
したがって、半導体装置１の積層方向に空隙５３０が形成される領域は、第１拡散防止膜２２０及び第３拡散防止膜２３０にて挟持された領域に制御される。また、半導体装置１の面内方向に空隙５３０が形成される領域は、エッチング量によって制御される。ただし、コンタクトビア６１０、第０配線６２０、第１～第２配線３１０、３２０及び第２貫通ビア４２０が所定の領域を囲む壁状に形成されている場合は、空隙５３０が形成される領域は、これらの構成に囲まれる所定の領域に制御されてもよい。これによれば、半導体装置１は、配線間容量を低減したい領域のみに空隙５３０を形成することも可能である。
なお、第２拡散防止膜２２０は、第１配線３１０が形成された領域を端部とする領域に形成されており、空隙５３０に突出していない。そのため、半導体装置１では、空隙５３０を形成した後に、第２拡散防止膜２２０が崩落することを防止することができる。
以上の工程を経ることにより、本実施形態に係る半導体装置１を製造することができる。なお、空隙５３０への水分等の侵入を防ぐために、第４拡散防止膜２４０の上には、絶縁材料で構成される封止層がスルーホール５１０の開口を塞ぐために設けられてもよい。
上記の製造方法では、エッチングにフッ化水素酸を用い、フッ化水素酸に対してエッチングが容易な材料として層間膜１００にＳｉＯｘを用い、フッ化水素酸に対してエッチング耐性が高い材料として拡散防止膜２００にＳｉＣを用いた。しかしながら、本開示に係る技術は上記例示に限定されない。層間膜１００及び拡散防止膜２００に用いる材料の組み合わせは、拡散防止膜２００に対する層間膜１００のエッチング選択性が十分に確保できれば、任意の材料の組み合わせとすることが可能である。
（１．３．変形例）
次に、図３～図６を参照して、本実施形態に係る半導体装置１の変形例について説明する。図３は、第１の変形例に係る半導体装置１１を積層方向に切断した断面図であり、図４は、第２の変形例に係る半導体装置１２を積層方向に切断した断面図であり、図５Ａ～図５Ｃは、第３の変形例に係る半導体装置１３Ａ～１３Ｃを積層方向に切断した断面図であり、図６は、第４の変形例に係る半導体装置１４を積層方向に切断した断面図である。なお、図３～図６は、半導体装置の断面の一部を示したものであり、半導体装置は、図示しない範囲にも面内方向に延伸していることは言うまでもない。
（第１の変形例）
図３に示すように、第１の変形例に係る半導体装置１１では、空隙５３０によって露出した面に保護膜５４０が形成されてもよい。具体的には、空隙５３０によって露出されたコンタクトビア６１０、第０配線６２０、層間膜１００、拡散防止膜２００、配線３００及び貫通ビア４００の各面には、保護膜５４０が形成されてもよい。なお、その他の構成については、図１を参照して説明したとおりであるため、ここでの説明は省略する。
保護膜５４０は、例えば、任意の絶縁材料で構成され、例えば、ＳｉＯｘ、ＳｉＮｘ、ＳｉＣＮ、ＳｉＯＮ、ＳｉＯＣ又はＳｉＣ等の絶縁材料で構成されてもよい。保護膜５４０の膜厚は、例えば、２ｎｍ～５０ｎｍであってもよい。保護膜５４０は、配線３００及び貫通ビア４００において、エレクトロマイグレーション及び経時的絶縁破壊（Ｔｉｍｅ Ｄｅｐｅｎｄａｎｔ Ｄｉｅｌｅｃｔｒｉｃ Ｂｒｅａｋｄｏｗｎ：ＴＤＤＢ）を防止することで、配線信頼性を向上させることができる。このような保護膜５４０は、例えば、スルーホール５１０を介して空隙５３０の内部に原料ガスを導入し、ＡＬＤ法を行うことで形成することができる。
（第２の変形例）
次に、図４に示すように、第２の変形例に係る半導体装置１２では、層間膜１００が複数の異なる材料で形成されてもよい。具体的には、ビア絶縁層６００、第１層間膜１１０及び第２層間膜１２０は、第１材料で形成され、第３層間膜１３１は、第１材料とは異なる第２材料で形成されてもよい。例えば、ビア絶縁層６００、第１層間膜１１０及び第２層間膜１２０は、ＳｉＯｘなどの第１材料で形成されてもよく、第３層間膜１３１は、第１材料のＳｉＯｘよりも比誘電率が低い第２材料（いわゆる、上述したｌｏｗ－ｋ材料）で形成されてもよい。なお、その他の構成については、図１を参照して説明したとおりであるため、ここでの説明は省略する。
空隙５３０は、第２材料よりも比誘電率が高い第１材料で形成される層間膜１００の内部に設けられることで、配線３００の間に形成される寄生容量を効果的に低減することができる。ただし、空隙５３０は、第１材料よりも比誘電率が高い第２材料で形成される層間膜１００の内部に設けられてもよいことは言うまでもない。
また、第２材料（いわゆる、上述したｌｏｗ－ｋ材料）に対して、第１材料のエッチング選択性が高くなるように第１材料及び第２材料の組み合わせを選択する場合、保護側壁５２０を形成せずとも空隙５３０を形成することが可能になる。具体的には、空隙５３０を形成する際のエッチングによって、第２材料で形成された第３層間膜１３１がエッチングされなくなるため、保護側壁５２０を形成せずとも空隙５３０を形成することが可能になる。
（第３の変形例）
続いて、図５Ａ～図５Ｃに示すように、第３の変形例に係る半導体装置１３Ａ～１３Ｃでは、４層以上の層間膜１００及び拡散防止膜２００が積層されてもよく、空隙５３０が１層～３層の層間膜１００に形成されてもよい。
ここで、第４層間膜１４０は、第１～第３層間膜１１０、１２０、１３０と同様の材料で構成されてもよい。第５拡散防止膜２５０は、第１～第４拡散防止膜２１０、２２０、２３０、２４０と同様の材料で構成されてもよい。第４配線３４０は、第１～第３配線３１０、３２０、３３０と同様の材料で構成されてもよい。第４貫通ビア４４０は、第２～第３貫通ビア４２０、４３０と同様の材料で構成されてもよい。また、その他の構成については、図１を参照して説明したとおりであるため、ここでの説明は省略する。
図５Ａに示すように、空隙５３０は、１層の層間膜１００に形成されてもよい。具体的には、空隙５３０は、第１層間膜１１０に形成されてもよい。このような場合、スルーホール５１０は、第２～第５拡散防止膜２２０、２３０、２４０、２５０及び第２～第４層間膜１２０、１３０、１４０を貫通して設けられることになる。
また、図５Ｂに示すように、空隙５３０は、２層の層間膜１００に形成されてもよい。具体的には、空隙５３０は、第１層間膜１１０及び第２層間膜１２０に形成されてもよい。このような場合、スルーホール５１０は、第３～第５拡散防止膜２３０、２４０、２５０及び第３～第４層間膜１３０、１４０を貫通して設けられることになる。
さらに、図５Ｃに示すように、空隙５３０は、３層の層間膜１００に形成されてもよい。具体的には、空隙５３０は、第１層間膜１１０、第２層間膜１２０及び第３層間膜１３０に形成されてもよい。このような場合、スルーホール５１０は、第４～第５拡散防止膜２４０、２５０及び第４層間膜１４０を貫通して設けられることになる。
ただし、本変形例に係る半導体装置１３Ａ～１３Ｃでは、いずれの場合でも、空隙５３０はコンタクトビア６１０及び第０配線６２０を露出させるように、少なくとも第１層間膜１１０に設けられる。これによれば、半導体装置１３Ａ～１３Ｃは、トランジスタ等が形成される半導体基板に近い領域の配線間容量を低減させることができるため、信号の変換効率及びスイッチング特性等の半導体装置１の基本的な性能を向上させることができる。
なお、本実施形態に係る半導体装置１の層間膜１００及び拡散防止膜２００の積層数は特に限定されない。すなわち、多層配線層１０１は、６層以上の層間膜１００及び拡散防止膜２００を積層することで形成されてもよい。空隙５３０が形成される層間膜１００の数は、より多い方が半導体装置１全体での配線間容量を低減することができるが、一方で空隙５３０が形成される層間膜１００の数は、より少ない方が半導体装置１全体での機械強度を維持することができる。したがって、空隙５３０が形成される層間膜１００の数は、配線間容量及び機械強度のバランスを考慮して、適宜調整されてもよい。
（第４の変形例）
さらに、図６に示すように、第４の変形例に係る半導体装置１４では、第１層間膜１１０の間にさらに拡散防止膜２１１が設けられてもよい。具体的には、第１層間膜１１０に設けられた第１配線３１０とコンタクトビア６１０との間には、拡散防止膜２１１がさらに設けられてもよい。
なお、拡散防止膜２１１は、第１～第４拡散防止膜２１０、２２０、２３０、２４０と同様の材料で構成されてもよい。また、その他の構成については、図１を参照して説明したとおりであるため、ここでの説明は省略する。
この構成によれば、拡散防止膜２１１によって、空隙５３０が形成される領域をより細かく制御することが可能になる。例えば、第１配線３１０とコンタクトビア６１０とで空隙５３０が形成される平面領域を変更することが可能になる。
＜２．第２の実施形態＞
（２．１．構成例）
次に、図７を参照して、本開示の第２の実施形態に係る半導体装置２の構成について説明する。図７は、本実施形態に係る半導体装置を積層方向に切断した断面図である。なお、図７は、本実施形態に係る半導体装置２の断面の一部を示したものであり、半導体装置２は、図示しない範囲にも延伸していることは言うまでもない。
図７に示すように、半導体装置２では、層間膜１００及び拡散防止膜２００を交互に積層した多層配線層１０１が一対の基板７１０、７２０に挟持され、スルーホール５１０は、基板７１０及びビア絶縁層６００を貫通して設けられる。
ここで、第４層間膜１４０は、第１～第３層間膜１１０、１２０、１３０と同様の材料で構成されてもよい。また、その他の構成については、図１を参照して説明したとおりであるため、ここでの説明は省略する。
本実施形態に係る半導体装置２では、層間膜１００及び拡散防止膜２００を交互に積層した多層配線層１０１を一対の基板７１０、７２０で挟持することにより、半導体装置２全体の機械強度を向上させることができる。
基板７１０は、半導体基板であり、例えば、シリコン（Ｓｉ）基板であってもよい。具体的には、基板７１０は、半導体装置１の主要機能を実現するための各種受動素子又は能動素子が設けられる基板である。例えば、基板７１０には、メモリ回路、ロジック回路、アンプ回路又はカラーセンサなどが設けられてもよい。
基板７２０は、層間膜１００及び拡散防止膜２００が交互に積層された多層配線層１０１を接合することができれば、いかなる材質の基板も使用可能である。基板７２０は、例えば、石英などのガラス基板、ポリイミド若しくはポリエステルなどの樹脂基板、又はシリコン（Ｓｉ）等の半導体基板であってもよい。
さらに、基板７１０、７２０は、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）等によって、薄膜化されていてもよい。本実施形態に係る半導体装置２は、空隙５３０が形成された場合でも全体としての機械強度を維持することができるため、基板７１０、７２０を薄膜化した場合でも十分な機械強度を確保することが可能である。
本実施形態に係る半導体装置２で示すように、スルーホール５１０は、層間膜１００及び拡散防止膜２００を交互に積層した多層配線層１０１のいずれの面から設けられてもよい。すなわち、スルーホール５１０は、第４層間膜１４０側から設けられてもよく、第１層間膜１１０側（すなわち、ビア絶縁層６００側）から設けられてもよい。いずれの場合でも、半導体装置２は、第１の実施形態と同様にスルーホール５１０を介して、多層配線層１０１の内部にコンタクトビア６１０又は第０配線６２０を露出させるような空隙５３０を形成することが可能である。
（２．２．製造方法）
続いて、図８Ａ～図８Ｅを参照して、本実施形態に係る半導体装置２の製造方法について説明する。図８Ａ～図８Ｅは、本実施形態に係る半導体装置２の製造方法の一工程を示す断面図である。
まず、図８Ａに示すように、ＣＶＤ法によってビア絶縁層６００、第１拡散防止膜２１０、第１層間膜１１０及び第２拡散防止膜２２０が順次積層される。また、ビア絶縁層６００には、コンタクトビア６１０が設けられ、第１層間膜１１０には、第０配線６２０及び第１配線３１０が設けられる。
具体的には、まず、ＣＶＤ法によってビア絶縁層６００を形成する。次に、ビア絶縁層６００の上に、ＣＶＤ法によって第１拡散防止膜２１０を形成した後、所定の領域のビア絶縁層６００及び第１拡散防止膜２１０をエッチングにて除去する。その後、エッチングによって形成された開口に、スパッタ法によって窒化チタン（ＴｉＮ）などのバリアメタル層を形成した後、タングステン（Ｗ）を埋め込むことで、コンタクトビア６１０及び第０配線６２０を形成する。
続いて、第１拡散防止膜２１０の上に、ＣＶＤ法によって第１層間膜１１０を形成した後、所定の領域の第１層間膜１１０をエッチングによって除去し、ダマシン法にて銅（Ｃｕ）などで埋め戻すことで、第１配線３１０を形成する。その後、第１層間膜１１０及び第１配線３１０上に、全面に亘ってＣＶＤ法によって第２拡散防止膜２２０を形成する。
なお、ビア絶縁層６００及び第１層間膜１１０は、フッ化水素酸によるエッチングが容易なＳｉＯｘ等で形成されてもよく、第１拡散防止膜２１０及び第２拡散防止膜２２０は、フッ化水素酸に対するエッチング耐性が高いＳｉＣ等で形成されてもよい。
次に、図８Ｂに示すように、フォトリソグラフィ法等を用いて、第２拡散防止膜２２０の一部が除去され、開口５３０Ａが形成される。開口５３０Ａは、後段の空隙５３０を形成する工程において、第２層間膜１２０から第１層間膜１１０へエッチング液を導入するための開口として機能する。
続いて、図８Ｃに示すように、第２拡散防止膜２２０の上に、ＣＶＤ法によって第２層間膜１２０、第３拡散防止膜２３０、第３層間膜１３０及び第４拡散防止膜２４０が順次積層される。また、第２層間膜１２０には、第２配線３２０及び第２貫通ビア４２０が設けられ、第３層間膜１３０には、第３配線３３０及び第３貫通ビア４３０が設けられる。
具体的には、第２拡散防止膜２２０の上に、ＣＶＤ法によって第２層間膜１２０を形成した後、所定の領域の第２層間膜１２０をエッチングによって除去し、ダマシン法にて銅（Ｃｕ）などで埋め戻すことで、第２配線３２０及び第２貫通ビア４２０を形成する。次に、同様に、第２配線３２０及び第２層間膜１２０の上に、ＣＶＤ法によって第３拡散防止膜２３０及び第３層間膜１３０を形成する。続いて、所定の領域の第３層間膜１３０をエッチングによって除去し、ダマシン法を用いて銅（Ｃｕ）などで埋め戻すことで、第３配線３３０及び第３貫通ビア４３０を形成する。その後、第３配線３３０及び第３層間膜１３０の上に、ＣＶＤ法によって第４拡散防止膜２４０が形成される。
なお、第２層間膜１２０及び第３層間膜１３０は、フッ化水素酸によるエッチングが容易なＳｉＯｘ等で形成されてもよく、第３拡散防止膜２３０及び第４拡散防止膜２４０は、フッ化水素酸に対するエッチング耐性が高いＳｉＣ等で形成されてもよい。
次に、図８Ｄに示すように、第４拡散防止膜２４０の上に、ＣＶＤ法によって第４層間膜１４０を積層した後、第４層間膜１４０の表面に基板７２０が接合され、ビア絶縁層６００側にも基板７１０が接合される。これにより、多層配線層１０１は、基板７１０、７２０によって挟持されることになる。その後、基板７１０側にスルーホール５１０及び保護膜５２１が形成される。
第４層間膜１４０は、フッ化水素酸によるエッチングが容易なＳｉＯｘ等で形成されてもよい。第５拡散防止膜２５０は、フッ化水素酸に対するエッチング耐性が高いＳｉＣ等で形成されてもよい。また、基板７１０、７２０は、シリコン（Ｓｉ）基板であってもよい。基板７１０、７２０は、多層配線層１０１を接合した後、ＣＭＰ等によって薄膜化されてもよい。
スルーホール５１０は、基板７１０及びビア絶縁層６００の一部領域をエッチングで除去することで形成される。また、保護膜５２０Ａは、ＡＬＤ法によって、基板７１０、スルーホール５１０の内側に一様に（コンフォーマルに）形成される。なお、スルーホール５１０の開口の平面形状は、５０ｎｍ～３００ｎｍ四方の正方形であってもよい。保護膜５２０Ａは、例えば、フッ化水素酸に対するエッチング耐性が高いＳｉＣ等にて、５ｎｍ～３０ｎｍの膜厚で形成されてもよい。
次に、図８Ｅに示すように、全面エッチバックすることによって、基板７１０上の保護膜５２０Ａと、第１層間膜１１０上の保護膜５２０Ａ及び第１拡散防止膜２１０とを除去する。その後、スルーホール５１０を介して、エッチング液又はエッチング蒸気を導入することで、第１層間膜１１０及び第２層間膜１２０のエッチングを行い、空隙５３０を形成する。なお、全面エッチバックは、例えば、垂直異方性が高いエッチングを行うことで実行することができる。
ここで、第１層間膜１１０及び第２層間膜１２０のエッチングは、希フッ化水素酸を用いたウエットエッチング又はヴェイパーエッチングを用いることで行うことができる。このとき、保護側壁５２０、第１～第３拡散防止膜２１０、２２０、２３０は、フッ化水素酸へのエッチング耐性が高いＳｉＣ等で形成されているため、ほとんどエッチングが進行しない。また、コンタクトビア６１０、第０配線６２０、第１配線３１０、第２配線３２０及び第１貫通ビア４１０は、銅（Ｃｕ）又はタングステン（Ｗ）などの金属材料で構成され、フッ化水素酸へのエッチング耐性が高いため、ほとんどエッチングが進行しない。これによれば、半導体装置２では、第１層間膜１１０及び第２層間膜１２０を選択的にエッチングし、空隙５３０を形成することができる。
以上の工程を経ることにより、本実施形態に係る半導体装置２を製造することができる。なお、空隙５３０への水分等の侵入を防ぐために、基板７１０の上には、絶縁材料で構成され、スルーホール５１０の開口を塞ぐ封止層が設けられてもよい。
本実施形態に係る半導体装置２の製造方法では、空隙５３０の形成は、ＣＭＰによる基板７１０、７２０の薄膜化後に行うことができる。このため、半導体装置２は、機械的なストレスが加えられるＣＭＰ工程において、空隙５３０に起因するクラック等の発生を抑制することができる。
（２．３．変形例）
さらに、図９を参照して、本実施形態に係る半導体装置２の変形例について説明する。図９は、本変形例に係る半導体装置２１を積層方向に切断した断面図である。なお、図９は、半導体装置の断面の一部を示したものであり、半導体装置は、図示しない範囲にも面内方向に延伸していることは言うまでもない。
図９に示すように、本変形例に係る半導体装置２１では、層間膜１００が複数の異なる材料で形成されてもよい。具体的には、ビア絶縁層６００及び第１層間膜の一部１１０は、第１材料で形成され、第１層間膜の残部１１１、第２層間膜１２１及び第３層間膜１３１は、第１材料とは異なる第２材料で形成されてもよい。例えば、ビア絶縁層６００及び第１層間膜の一部１１０は、ＳｉＯｘなどの第１材料で形成されてもよく、第１層間膜の残部１１１、第２層間膜１２１及び第３層間膜１３１は、第１材料のＳｉＯｘよりも比誘電率が低い第２材料（いわゆる、上述したｌｏｗ－ｋ材料）で形成されてもよい。なお、その他の構成については、図７を参照して説明したとおりであるため、ここでの説明は省略する。
空隙５３０は、第２材料よりも比誘電率が高い第１材料で形成される層間膜１００の内部に設けられることで、配線３００の間の容量を効果的に低減することができる。ただし、空隙５３０は、第１材料よりも比誘電率が高い第２材料で形成される層間膜１００の内部に設けられてもよいことは言うまでもない。
また、第２材料に対して、第１材料のエッチング選択性が高くなるように第１材料及び第２材料の組み合わせを選択する場合、第１材料で形成された層間膜１００にのみ空隙５３０を形成することが可能になる。具体的には、空隙５３０を形成する際のエッチングによって、第１材料で形成された第１層間膜の一部１１０にのみ空隙５３０を形成することが可能になる。このような場合、半導体装置２１では、空隙５３０が形成される領域をより簡易に制御することができる。
＜３．第３の実施形態＞
続いて、図１０～図１３Ｃを参照して、本開示の第３の実施形態に係る半導体装置３の構成について説明する。図１０は、本実施形態に係る半導体装置を積層方向に切断した断面図である。
図１０に示すように、半導体装置３は、第１基板１１００及び第２基板１２００が積層されて構成される積層型の固体撮像装置である。図１０における破線は、第１基板１１００及び第２基板１２００の貼り合わせ面を示している。
第１基板１１００は、例えば、画素部が設けられる画素基板であり、第２基板１２００は、半導体装置３の動作に係る各種の信号処理を行うための回路が設けられるロジック基板である。半導体装置３は、第１基板１１００の一面から入射した光を画素部にて光電変換し、光電変換した信号電荷を第２基板１２００で画素信号に変換する。半導体装置３は、いわゆる裏面照射型のＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ－Ｏｘｉｄｅ－Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）イメージセンサであってもよい。
第１基板１１００は、例えば、シリコン（Ｓｉ）からなる半導体基板１１７０と、半導体基板１１７０上に形成される多層配線層１１０１とから主として構成される。半導体基板１１７０には、画素が所定の配置に並べられた画素部、及び画素信号を処理する画素信号処理回路が設けられる。画素は、観察対象からの光（観察光）を受光し光電変換するフォトダイオード（ＰＤ）、及びＰＤによって取得された観察光に対応する画素信号を読み出すためのトランジスタ等を有する駆動回路から主に構成される。画素信号処理回路では、読み出された画素信号に対して、例えばアナログ－デジタル変換（ＡＤ変換）等の各種の信号処理が実行される。
画素部及び画素信号処理回路が形成された半導体基板１１７０の一面には、層間膜１１１０及び拡散防止膜１１２０が交互に積層される。層間膜１１１０の内部には、駆動回路のトランジスタを駆動するための駆動信号及び画素信号等の各種信号を伝達するための配線１１３０が形成される。これにより、多層配線層１１０１が形成される。多層配線層１１０１の最下層（最も半導体基板１１７０側の層）の配線は、例えばタングステン（Ｗ）等で形成されたコンタクトビア１１６０によって、画素部又は画素信号処理回路からの信号を取り出す電極１１８０等に電気的に接続される。本実施形態に係る半導体装置３では、コンタクトビア１１６０を露出させる領域に空隙１１５３、及び空隙１１５３を形成するためのスルーホール１１５１が設けられる。
第２基板１２００は、例えば、シリコンからなる半導体基板１２７０と、半導体基板１２７０上に形成される多層配線層１２０１とから主として構成される。半導体基板１２７０には、半導体装置３の動作に係る各種の信号処理が実行されるロジック回路が形成される。例えば、ロジック回路では、第１基板１１００の画素部を駆動するための駆動信号の制御（すなわち、画素部の駆動制御）、及び外部との信号のやり取りの制御が実行され得る。
ロジック回路が形成された半導体基板１２７０の一面には、層間膜１２１０及び拡散防止膜１２２０が交互に積層される。層間膜１２１０の内部には、ロジック回路の動作に係る各種信号を伝達するための配線層１２３０が形成される。これにより、多層配線層１２０１が形成される。多層配線層１２０１の最下層（最も半導体基板１２７０側の層）の配線は、例えばタングステン（Ｗ）等で形成されたコンタクトビア１２６０によって、ロジック回路からの信号を取り出す電極１２８０等と電気的に接続される。
なお、多層配線層１２０１には、外部との間で各種信号のやり取りを行うための外部入出力部（Ｉ／Ｏ部）として機能するパッド１２９０が形成されてもよい。パッド１２９０は、例えば、アルミニウム（Ａｌ）などで形成されてもよい。
ここで、多層配線層１１０１の最上層（最も半導体基板１１７０から離れた層）には、層間膜１１１０から金属面が露出するように電極が設けられる。また、多層配線層１２０１の最上層（最も半導体基板１２７０から離れた層）にも、同様に、層間膜１２１０から金属面が露出するように電極が設けられる。これらの電極は、第１基板１１００及び第２基板１２００を互いに貼り合わせる際に、互いの基板に設けられた信号線同士、グランド線同士及び電源線同士を電気的に接続するための電極接合構造１３４０を構成する。
このような第１基板１１００及び第２基板１２００の積層構造体において、半導体基板１１７０の多層配線層１１０１が設けられた一面と対向する他面側に、絶縁膜等を介して、カラーフィルタ層１３１０及びマイクロレンズアレイ１３３０が設けられる。
カラーフィルタ層１３１０は、複数のカラーフィルタが画素に対応するように配列されて構成される。マイクロレンズアレイ１３３０は、複数のマイクロレンズが画素に対応するように配列されて構成される。カラーフィルタ層１３１０及びマイクロレンズアレイ１３３０は、画素部の直上に形成され、１つの画素のＰＤに対して１つのカラーフィルタ及び１つのマイクロレンズが配設される。なお、各画素は、遮光性の画素定義膜１３２０にて互いに離隔される。
カラーフィルタ層１３１０の各カラーフィルタは、例えば赤色、緑色及び青色のいずれかの色を有する。カラーフィルタを通過した観察光が画素のフォトダイオードに入射し、画素信号が取得されることにより、観察対象について、各色の成分の画素信号が取得される。なお、１つのカラーフィルタに対応する１つの画素が副画素として機能し、複数の副画素によって１つの画素が形成されてもよい。例えば、赤色のカラーフィルタが設けられる赤色画素、緑色のカラーフィルタが設けられる緑色画素、青色のカラーフィルタが設けられる青色画素、及びカラーフィルタが設けられない白色画素の４色の副画素によって、１つの画素が形成されてもよい。
マイクロレンズアレイ１３３０は、各カラーフィルタの直上に各マイクロレンズが位置するように形成される。マイクロレンズアレイ１３３０が設けられることにより、マイクロレンズによって集光された観察光がカラーフィルタを介して画素のフォトダイオードに入射することとなる。これにより、マイクロレンズアレイ１３３０は、観察光の集光効率を向上させ、固体撮像装置の感度を向上させることができる。
続いて、図１１～１３Ｃを参照して、このような固体撮像装置である半導体装置３において、空隙１１５３が形成される具体的な位置について説明する。図１１及び図１２は、固体撮像装置である半導体装置３の各配線の積層構造を示す模式図である。なお、図１１及び図１２は、それぞれ紙面奥側が半導体基板１１７０側であり、図１１で示す平面構成の上に図１２で示す平面構成が配置される。
また、図１３Ａは、図１１で示すＡ－ＡＡ線で切断した断面を示す断面図である。図１３Ｂは、図１１で示すＢ－ＢＢ線で切断した断面を示す断面図である。図１３Ｃは、図１２で示すＣ－ＣＣ線で切断した断面を示す断面図である。
図１１に示すように、半導体基板１１７０には、画素ごとにフォトダイオードＰＤが設けられる。また、半導体基板１１７０には、所定の数の画素ごとに増幅トランジスタＡＭＰ、選択トランジスタＳＥＬ、及びリセットトランジスタ（図示せず）が設けられ、フォトダイオードＰＤで光電変換された信号電荷を画素信号に変換する。
具体的には、フォトダイオードＰＤ上には、転送ゲート３０８０が設けられる。転送ゲート３０８０は、フォトダイオードＰＤで光電変換された信号電荷をフローティングディフュージョン（ＦＤ）領域３０８３に転送する。フローティングディフュージョン（ＦＤ）領域３０８３に転送された信号電荷は、さらにＦＤ配線３０３３に伝達され、後段の増幅トランジスタＡＭＰのゲート電圧を制御する。なお、転送ゲート３０８０は、縦型トランジスタのゲート電極として機能し、転送ゲート３０８０のオンオフは、ビア３０６１、配線３０３１及びビア３０６２を介して、ＴＧ制御線３０３２によって制御される。
増幅トランジスタＡＭＰは、ＦＤ配線３０３３に蓄積された信号電荷によってオンオフが制御されるゲート電極３０８１を備える。増幅トランジスタＡＭＰは、ＦＤ配線３０３３に蓄積された信号電荷をソース及びドレイン間に流れる電流に変換する。変換された電流は、例えば、配線３０３４、ビア３０６４、配線３０３５、ビア３０６５を介して、図１２に示す垂直信号線又は電源線３０３６に伝達される。
選択トランジスタＳＥＬは、各画素の選択を制御する信号線からの信号によってオンオフが制御されるゲート電極３０８２を備える。選択トランジスタＳＥＬは、増幅トランジスタＡＭＰと直列で設けられ、増幅トランジスタＡＭＰのソース及びドレイン間に流れる電流を制御する。選択トランジスタＳＥＬのゲート電極３０８２への信号は、例えば、配線３０３８、ビア３０６７、配線３０３７及びビア３０６６を介して、伝達される。
ここで、図１３Ａに示すように、空隙１１５３は、フォトダイオードＰＤで光電変換された信号電荷が伝達されるＦＤ配線３０３３の周囲に設けられてもよい。また、このような場合、空隙１１５３は、転送ゲート３０８０のオンオフを制御するビア３０６１の周囲に設けられてもよい。半導体装置３は、このような領域に空隙１１５３を設けることにより、ＦＤ配線３０３３の配線間容量を低減することで、信号電荷を画素信号に変換する変換効率を向上させることができる。
また、図１３Ｂに示すように、空隙１１５３は、転送ゲート３０８０のオンオフを制御するＴＧ制御線３０３２の周囲に設けられてもよい。半導体装置３は、このような領域に空隙１１５３を設けることにより、ＴＧ制御線３０３２の配線間容量を低減することで、アナログ信号の伝達速度を高速化することができる。
さらに、図１３Ｃに示すように、空隙１１５３は、各画素に接続された垂直信号線又は電源線３０３６の周囲に設けられてもよい。半導体装置３は、このような領域に空隙１１５３を設けることにより、垂直信号線又は電源線３０３６の配線間容量を低減することで、アナログ信号の伝達速度を高速化することができる。
なお、空隙１１５３は、半導体基板１１７０又は半導体基板１１７０の上に設けられた電極と電気的に接続するコンタクトビアを露出される領域に少なくとも設けられる。このとき、空隙１１５３に露出されるコンタクトビアは、同一の信号を伝達するコンタクトビアが複数設けられてもよい。すなわち、コンタクトビアには、冗長性の確保のために設けられたダミーコンタクトビアが含まれていてもよい。空隙１１５３が設けられた領域は、他の領域よりも機械強度が低下するため、層間を支える支持部材として機能するようにコンタクトビアを他の領域よりも多く配置してもよい。このような領域としては、例えば、ＦＤ配線３０３３の周囲領域、及び転送ゲート３０８０に接続する領域などを例示することができる。
＜４．応用例＞
（４．１．第１の応用例）
本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本開示に係る技術は、内視鏡手術システムに適用されてもよい。
図１４は、本開示に係る技術（本技術）が適用され得る内視鏡手術システムの概略的な構成の一例を示す図である。
図１５では、術者（医師）１１１３１が、内視鏡手術システム１１０００を用いて、患者ベッド１１１３３上の患者１１１３２に手術を行っている様子が図示されている。図示するように、内視鏡手術システム１１０００は、内視鏡１１１００と、気腹チューブ１１１１１やエネルギー処置具１１１１２等の、その他の術具１１１１０と、内視鏡１１１００を支持する支持アーム装置１１１２０と、内視鏡下手術のための各種の装置が搭載されたカート１１２００と、から構成される。
内視鏡１１１００は、先端から所定の長さの領域が患者１１１３２の体腔内に挿入される鏡筒１１１０１と、鏡筒１１１０１の基端に接続されるカメラヘッド１１１０２と、から構成される。図示する例では、硬性の鏡筒１１１０１を有するいわゆる硬性鏡として構成される内視鏡１１１００を図示しているが、内視鏡１１１００は、軟性の鏡筒を有するいわゆる軟性鏡として構成されてもよい。
鏡筒１１１０１の先端には、対物レンズが嵌め込まれた開口部が設けられている。内視鏡１１１００には光源装置１１２０３が接続されており、当該光源装置１１２０３によって生成された光が、鏡筒１１１０１の内部に延設されるライトガイドによって当該鏡筒の先端まで導光され、対物レンズを介して患者１１１３２の体腔内の観察対象に向かって照射される。なお、内視鏡１１１００は、直視鏡であってもよいし、斜視鏡又は側視鏡であってもよい。
カメラヘッド１１１０２の内部には光学系及び撮像素子が設けられており、観察対象からの反射光（観察光）は当該光学系によって当該撮像素子に集光される。当該撮像素子によって観察光が光電変換され、観察光に対応する電気信号、すなわち観察像に対応する画像信号が生成される。当該画像信号は、ＲＡＷデータとしてカメラコントロールユニット（ＣＣＵ: Camera Control Unit）１１２０１に送信される。
ＣＣＵ１１２０１は、ＣＰＵ（Central Processing Unit）やＧＰＵ（Graphics
Processing Unit）等によって構成され、内視鏡１１１００及び表示装置１１２０２の動作を統括的に制御する。さらに、ＣＣＵ１１２０１は、カメラヘッド１１１０２から画像信号を受け取り、その画像信号に対して、例えば現像処理（デモザイク処理）等の、当該画像信号に基づく画像を表示するための各種の画像処理を施す。
表示装置１１２０２は、ＣＣＵ１１２０１からの制御により、当該ＣＣＵ１１２０１によって画像処理が施された画像信号に基づく画像を表示する。
光源装置１１２０３は、例えばＬＥＤ（light emitting diode）等の光源から構成され、術部等を撮影する際の照射光を内視鏡１１１００に供給する。
入力装置１１２０４は、内視鏡手術システム１１０００に対する入力インタフェースである。ユーザは、入力装置１１２０４を介して、内視鏡手術システム１１０００に対して各種の情報の入力や指示入力を行うことができる。例えば、ユーザは、内視鏡１１１００による撮像条件（照射光の種類、倍率及び焦点距離等）を変更する旨の指示等を入力する。
処置具制御装置１１２０５は、組織の焼灼、切開又は血管の封止等のためのエネルギー処置具１１１１２の駆動を制御する。気腹装置１１２０６は、内視鏡１１１００による視野の確保及び術者の作業空間の確保の目的で、患者１１１３２の体腔を膨らめるために、気腹チューブ１１１１１を介して当該体腔内にガスを送り込む。レコーダ１１２０７は、手術に関する各種の情報を記録可能な装置である。プリンタ１１２０８は、手術に関する各種の情報を、テキスト、画像又はグラフ等各種の形式で印刷可能な装置である。
なお、内視鏡１１１００に術部を撮影する際の照射光を供給する光源装置１１２０３は、例えばＬＥＤ、レーザ光源又はこれらの組み合わせによって構成される白色光源から構成することができる。ＲＧＢレーザ光源の組み合わせにより白色光源が構成される場合には、各色（各波長）の出力強度及び出力タイミングを高精度に制御することができるため、光源装置１１２０３において撮像画像のホワイトバランスの調整を行うことができる。また、この場合には、ＲＧＢレーザ光源それぞれからのレーザ光を時分割で観察対象に照射し、その照射タイミングに同期してカメラヘッド１１１０２の撮像素子の駆動を制御することにより、ＲＧＢそれぞれに対応した画像を時分割で撮像することも可能である。当該方法によれば、当該撮像素子にカラーフィルタを設けなくても、カラー画像を得ることができる。
また、光源装置１１２０３は、出力する光の強度を所定の時間ごとに変更するようにその駆動が制御されてもよい。その光の強度の変更のタイミングに同期してカメラヘッド１１１０２の撮像素子の駆動を制御して時分割で画像を取得し、その画像を合成することにより、いわゆる黒つぶれ及び白とびのない高ダイナミックレンジの画像を生成することができる。
また、光源装置１１２０３は、特殊光観察に対応した所定の波長帯域の光を供給可能に構成されてもよい。特殊光観察では、例えば、体組織における光の吸収の波長依存性を利用して、通常の観察時における照射光（すなわち、白色光）に比べて狭帯域の光を照射することにより、粘膜表層の血管等の所定の組織を高コントラストで撮影する、いわゆる狭帯域光観察（Narrow Band Imaging）が行われる。あるいは、特殊光観察では、励起光を照射することにより発生する蛍光により画像を得る蛍光観察が行われてもよい。蛍光観察では、体組織に励起光を照射し当該体組織からの蛍光を観察すること（自家蛍光観察）、又はインドシアニングリーン（ICG）等の試薬を体組織に局注するとともに当該体組織にその試薬の蛍光波長に対応した励起光を照射し蛍光像を得ること等を行うことができる。光源装置１１２０３は、このような特殊光観察に対応した狭帯域光及び／又は励起光を供給可能に構成され得る。
図１５は、図１４に示すカメラヘッド１１１０２及びＣＣＵ１１２０１の機能構成の一例を示すブロック図である。
カメラヘッド１１１０２は、レンズユニット１１４０１と、撮像部１１４０２と、駆動部１１４０３と、通信部１１４０４と、カメラヘッド制御部１１４０５と、を有する。ＣＣＵ１１２０１は、通信部１１４１１と、画像処理部１１４１２と、制御部１１４１３と、を有する。カメラヘッド１１１０２とＣＣＵ１１２０１とは、伝送ケーブル１１４００によって互いに通信可能に接続されている。
レンズユニット１１４０１は、鏡筒１１１０１との接続部に設けられる光学系である。鏡筒１１１０１の先端から取り込まれた観察光は、カメラヘッド１１１０２まで導光され、当該レンズユニット１１４０１に入射する。レンズユニット１１４０１は、ズームレンズ及びフォーカスレンズを含む複数のレンズが組み合わされて構成される。
撮像部１１４０２を構成する撮像素子は、１つ（いわゆる単板式）であってもよいし、複数（いわゆる多板式）であってもよい。撮像部１１４０２が多板式で構成される場合には、例えば各撮像素子によってＲＧＢそれぞれに対応する画像信号が生成され、それらが合成されることによりカラー画像が得られてもよい。あるいは、撮像部１１４０２は、３Ｄ（dimensional）表示に対応する右目用及び左目用の画像信号をそれぞれ取得するための１対の撮像素子を有するように構成されてもよい。３Ｄ表示が行われることにより、術者１１１３１は術部における生体組織の奥行きをより正確に把握することが可能になる。なお、撮像部１１４０２が多板式で構成される場合には、各撮像素子に対応して、レンズユニット１１４０１も複数系統設けられ得る。
また、撮像部１１４０２は、必ずしもカメラヘッド１１１０２に設けられなくてもよい。例えば、撮像部１１４０２は、鏡筒１１１０１の内部に、対物レンズの直後に設けられてもよい。
駆動部１１４０３は、アクチュエータによって構成され、カメラヘッド制御部１１４０５からの制御により、レンズユニット１１４０１のズームレンズ及びフォーカスレンズを光軸に沿って所定の距離だけ移動させる。これにより、撮像部１１４０２による撮像画像の倍率及び焦点が適宜調整され得る。
通信部１１４０４は、ＣＣＵ１１２０１との間で各種の情報を送受信するための通信装置によって構成される。通信部１１４０４は、撮像部１１４０２から得た画像信号をＲＡＷデータとして伝送ケーブル１１４００を介してＣＣＵ１１２０１に送信する。
また、通信部１１４０４は、ＣＣＵ１１２０１から、カメラヘッド１１１０２の駆動を制御するための制御信号を受信し、カメラヘッド制御部１１４０５に供給する。当該制御信号には、例えば、撮像画像のフレームレートを指定する旨の情報、撮像時の露出値を指定する旨の情報、並びに／又は撮像画像の倍率及び焦点を指定する旨の情報等、撮像条件に関する情報が含まれる。
なお、上記のフレームレートや露出値、倍率、焦点等の撮像条件は、ユーザによって適宜指定されてもよいし、取得された画像信号に基づいてＣＣＵ１１２０１の制御部１１４１３によって自動的に設定されてもよい。後者の場合には、いわゆるＡＥ（Auto Exposure）機能、ＡＦ（Auto Focus）機能及びＡＷＢ（Auto White Balance）機能が内視鏡１１１００に搭載されていることになる。
カメラヘッド制御部１１４０５は、通信部１１４０４を介して受信したＣＣＵ１１２０１からの制御信号に基づいて、カメラヘッド１１１０２の駆動を制御する。
通信部１１４１１は、カメラヘッド１１１０２との間で各種の情報を送受信するための通信装置によって構成される。通信部１１４１１は、カメラヘッド１１１０２から、伝送ケーブル１１４００を介して送信される画像信号を受信する。
また、通信部１１４１１は、カメラヘッド１１１０２に対して、カメラヘッド１１１０２の駆動を制御するための制御信号を送信する。画像信号や制御信号は、電気通信や光通信等によって送信することができる。
画像処理部１１４１２は、カメラヘッド１１１０２から送信されたＲＡＷデータである画像信号に対して各種の画像処理を施す。
制御部１１４１３は、内視鏡１１１００による術部等の撮像、及び、術部等の撮像により得られる撮像画像の表示に関する各種の制御を行う。例えば、制御部１１４１３は、カメラヘッド１１１０２の駆動を制御するための制御信号を生成する。
また、制御部１１４１３は、画像処理部１１４１２によって画像処理が施された画像信号に基づいて、術部等が映った撮像画像を表示装置１１２０２に表示させる。この際、制御部１１４１３は、各種の画像認識技術を用いて撮像画像内における各種の物体を認識してもよい。例えば、制御部１１４１３は、撮像画像に含まれる物体のエッジの形状や色等を検出することにより、鉗子等の術具、特定の生体部位、出血、エネルギー処置具１１１１２の使用時のミスト等を認識することができる。制御部１１４１３は、表示装置１１２０２に撮像画像を表示させる際に、その認識結果を用いて、各種の手術支援情報を当該術部の画像に重畳表示させてもよい。手術支援情報が重畳表示され、術者１１１３１に提示されることにより、術者１１１３１の負担を軽減することや、術者１１１３１が確実に手術を進めることが可能になる。
カメラヘッド１１１０２及びＣＣＵ１１２０１を接続する伝送ケーブル１１４００は、電気信号の通信に対応した電気信号ケーブル、光通信に対応した光ファイバ、又はこれらの複合ケーブルである。
ここで、図示する例では、伝送ケーブル１１４００を用いて有線で通信が行われていたが、カメラヘッド１１１０２とＣＣＵ１１２０１との間の通信は無線で行われてもよい。
以上、本開示に係る技術が適用され得る内視鏡手術システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、例えば、カメラヘッド１１１０２の撮像部１１４０２等に適用され得る。具体的には、本開示の第３の実施形態に係る半導体装置（固体撮像装置）は、カメラヘッド１１１０２の撮像部１１４０２等に適用され得る。カメラヘッド１１１０２の撮像部１１４０２に本開示に係る技術を適用することにより、よりノイズが少なく、より鮮明な術部画像を得ることができるため、術者が術部を確実に確認することが可能になる。また、より低レイテンシで術部画像を得ることができるため、術者が術部を触接観察している場合と同様の感覚で処置を行うことが可能になる。
なお、ここでは、一例として内視鏡手術システムについて説明したが、本開示に係る技術は、その他、例えば、顕微鏡手術システム等に適用されてもよい。
（４．２．第２の応用例）
本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本開示に係る技術は、内視鏡手術システムに適用されてもよい。
図１６は、本開示に係る技術（本技術）が適用され得る、カプセル型内視鏡を用いた患者の体内情報取得システムの概略的な構成の一例を示すブロック図である。
体内情報取得システム１０００１は、カプセル型内視鏡１０１００と、外部制御装置１０２００とから構成される。
カプセル型内視鏡１０１００は、検査時に、患者によって飲み込まれる。カプセル型内視鏡１０１００は、撮像機能及び無線通信機能を有し、患者から自然排出されるまでの間、胃や腸等の臓器の内部を蠕動運動等によって移動しつつ、当該臓器の内部の画像（以下、体内画像ともいう）を所定の間隔で順次撮像し、その体内画像についての情報を体外の外部制御装置１０２００に順次無線送信する。
外部制御装置１０２００は、体内情報取得システム１０００１の動作を統括的に制御する。また、外部制御装置１０２００は、カプセル型内視鏡１０１００から送信されてくる体内画像についての情報を受信し、受信した体内画像についての情報に基づいて、表示装置（図示せず）に当該体内画像を表示するための画像データを生成する。
体内情報取得システム１０００１では、このようにして、カプセル型内視鏡１０１００が飲み込まれてから排出されるまでの間、患者の体内の様子を撮像した体内画像を随時得ることができる。
カプセル型内視鏡１０１００と外部制御装置１０２００の構成及び機能についてより詳細に説明する。
カプセル型内視鏡１０１００は、カプセル型の筐体１０１０１を有し、その筐体１０１０１内には、光源部１０１１１、撮像部１０１１２、画像処理部１０１１３、無線通信部１０１１４、給電部１０１１５、電源部１０１１６、及び制御部１０１１７が収納されている。
光源部１０１１１は、例えばＬＥＤ（light emitting diode）等の光源から構成され、撮像部１０１１２の撮像視野に対して光を照射する。
撮像部１０１１２は、撮像素子、及び当該撮像素子の前段に設けられる複数のレンズからなる光学系から構成される。観察対象である体組織に照射された光の反射光（以下、観察光という）は、当該光学系によって集光され、当該撮像素子に入射する。撮像部１０１１２では、撮像素子において、そこに入射した観察光が光電変換され、その観察光に対応する画像信号が生成される。撮像部１０１１２によって生成された画像信号は、画像処理部１０１１３に提供される。
画像処理部１０１１３は、ＣＰＵ（Central Processing Unit）やＧＰＵ（Graphics
Processing Unit）等のプロセッサによって構成され、撮像部１０１１２によって生成された画像信号に対して各種の信号処理を行う。画像処理部１０１１３は、信号処理を施した画像信号を、ＲＡＷデータとして無線通信部１０１１４に提供する。
無線通信部１０１１４は、画像処理部１０１１３によって信号処理が施された画像信号に対して変調処理等の所定の処理を行い、その画像信号を、アンテナ１０１１４Ａを介して外部制御装置１０２００に送信する。また、無線通信部１０１１４は、外部制御装置１０２００から、カプセル型内視鏡１０１００の駆動制御に関する制御信号を、アンテナ１０１１４Ａを介して受信する。無線通信部１０１１４は、外部制御装置１０２００から受信した制御信号を制御部１０１１７に提供する。
給電部１０１１５は、受電用のアンテナコイル、当該アンテナコイルに発生した電流から電力を再生する電力再生回路、及び昇圧回路等から構成される。給電部１０１１５では、いわゆる非接触充電の原理を用いて電力が生成される。
電源部１０１１６は、二次電池によって構成され、給電部１０１１５によって生成された電力を蓄電する。図１６では、図面が煩雑になることを避けるために、電源部１０１１６からの電力の供給先を示す矢印等の図示を省略しているが、電源部１０１１６に蓄電された電力は、光源部１０１１１、撮像部１０１１２、画像処理部１０１１３、無線通信部１０１１４、及び制御部１０１１７に供給され、これらの駆動に用いられ得る。
制御部１０１１７は、ＣＰＵ等のプロセッサによって構成され、光源部１０１１１、撮像部１０１１２、画像処理部１０１１３、無線通信部１０１１４、及び、給電部１０１１５の駆動を、外部制御装置１０２００から送信される制御信号に従って適宜制御する。
外部制御装置１０２００は、ＣＰＵ、ＧＰＵ等のプロセッサ、又はプロセッサとメモリ等の記憶素子が混載されたマイクロコンピュータ若しくは制御基板等で構成される。外部制御装置１０２００は、カプセル型内視鏡１０１００の制御部１０１１７に対して制御信号を、アンテナ１０２００Ａを介して送信することにより、カプセル型内視鏡１０１００の動作を制御する。カプセル型内視鏡１０１００では、例えば、外部制御装置１０２００からの制御信号により、光源部１０１１１における観察対象に対する光の照射条件が変更され得る。また、外部制御装置１０２００からの制御信号により、撮像条件（例えば、撮像部１０１１２におけるフレームレート、露出値等）が変更され得る。また、外部制御装置１０２００からの制御信号により、画像処理部１０１１３における処理の内容や、無線通信部１０１１４が画像信号を送信する条件（例えば、送信間隔、送信画像数等）が変更されてもよい。
また、外部制御装置１０２００は、カプセル型内視鏡１０１００から送信される画像信号に対して、各種の画像処理を施し、撮像された体内画像を表示装置に表示するための画像データを生成する。当該画像処理としては、例えば現像処理（デモザイク処理）、高画質化処理（帯域強調処理、超解像処理、ＮＲ(Noise reduction)処理及び／又は手ブレ補正処理等）、並びに／又は拡大処理（電子ズーム処理）等、各種の信号処理を行うことができる。外部制御装置１０２００は、表示装置の駆動を制御して、生成した画像データに基づいて撮像された体内画像を表示させる。あるいは、外部制御装置１０２００は、生成した画像データを記録装置（図示せず）に記録させたり、印刷装置（図示せず）に印刷出力させてもよい。
以上、本開示に係る技術が適用され得る体内情報取得システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、撮像部１０１１２に適用され得る。具体的には、本開示の第３の実施形態に係る半導体装置（固体撮像装置）は、撮像部１０１１２等に適用され得る。撮像部１０１１２に本開示に係る技術を適用することにより、より鮮明な術部画像を得ることができるため、検査の精度が向上する。
（４．３．第３の応用例）
本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット等のいずれかの種類の移動体に搭載される装置として実現されてもよい。
図１７は、本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システムの概略的な構成例を示すブロック図である。
車両制御システム１２０００は、通信ネットワーク１２００１を介して接続された複数の電子制御ユニットを備える。図１７に示した例では、車両制御システム１２０００は、駆動系制御ユニット１２０１０、ボディ系制御ユニット１２０２０、車外情報検出ユニット１２０３０、車内情報検出ユニット１２０４０、及び統合制御ユニット１２０５０を備える。また、統合制御ユニット１２０５０の機能構成として、マイクロコンピュータ１２０５１、音声画像出力部１２０５２、及び車載ネットワークＩ／Ｆ（Interface）１２０５３が図示されている。
駆動系制御ユニット１２０１０は、各種プログラムにしたがって車両の駆動系に関連する装置の動作を制御する。例えば、駆動系制御ユニット１２０１０は、内燃機関又は駆動用モータ等の車両の駆動力を発生させるための駆動力発生装置、駆動力を車輪に伝達するための駆動力伝達機構、車両の舵角を調節するステアリング機構、及び、車両の制動力を発生させる制動装置等の制御装置として機能する。
ボディ系制御ユニット１２０２０は、各種プログラムにしたがって車体に装備された各種装置の動作を制御する。例えば、ボディ系制御ユニット１２０２０は、キーレスエントリシステム、スマートキーシステム、パワーウィンドウ装置、あるいは、ヘッドランプ、バックランプ、ブレーキランプ、ウィンカー又はフォグランプ等の各種ランプの制御装置として機能する。この場合、ボディ系制御ユニット１２０２０には、鍵を代替する携帯機から発信される電波又は各種スイッチの信号が入力され得る。ボディ系制御ユニット１２０２０は、これらの電波又は信号の入力を受け付け、車両のドアロック装置、パワーウィンドウ装置、ランプ等を制御する。
車外情報検出ユニット１２０３０は、車両制御システム１２０００を搭載した車両の外部の情報を検出する。例えば、車外情報検出ユニット１２０３０には、撮像部１２０３１が接続される。車外情報検出ユニット１２０３０は、撮像部１２０３１に車外の画像を撮像させるとともに、撮像された画像を受信する。車外情報検出ユニット１２０３０は、受信した画像に基づいて、人、車、障害物、標識又は路面上の文字等の物体検出処理又は距離検出処理を行ってもよい。
撮像部１２０３１は、光を受光し、その光の受光量に応じた電気信号を出力する光センサである。撮像部１２０３１は、電気信号を画像として出力することもできるし、測距の情報として出力することもできる。また、撮像部１２０３１が受光する光は、可視光であっても良いし、赤外線等の非可視光であっても良い。
車内情報検出ユニット１２０４０は、車内の情報を検出する。車内情報検出ユニット１２０４０には、例えば、運転者の状態を検出する運転者状態検出部１２０４１が接続される。運転者状態検出部１２０４１は、例えば運転者を撮像するカメラを含み、車内情報検出ユニット１２０４０は、運転者状態検出部１２０４１から入力される検出情報に基づいて、運転者の疲労度合い又は集中度合いを算出してもよいし、運転者が居眠りをしていないかを判別してもよい。
マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車内外の情報に基づいて、駆動力発生装置、ステアリング機構又は制動装置の制御目標値を演算し、駆動系制御ユニット１２０１０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車両の衝突回避あるいは衝撃緩和、車間距離に基づく追従走行、車速維持走行、車両の衝突警告、又は車両のレーン逸脱警告等を含むＡＤＡＳ（Advanced Driver Assistance System）の機能実現を目的とした協調制御を行うことができる。
また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車両の周囲の情報に基づいて駆動力発生装置、ステアリング機構又は制動装置等を制御することにより、運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で取得される車外の情報に基づいて、ボディ系制御ユニット１２０２０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で検知した先行車又は対向車の位置に応じてヘッドランプを制御し、ハイビームをロービームに切り替える等の防眩を図ることを目的とした協調制御を行うことができる。
音声画像出力部１２０５２は、車両の搭乗者又は車外に対して、視覚的又は聴覚的に情報を通知することが可能な出力装置へ音声及び画像のうちの少なくとも一方の出力信号を送信する。図１７の例では、出力装置として、オーディオスピーカ１２０６１、表示部１２０６２及びインストルメントパネル１２０６３が例示されている。表示部１２０６２は、例えば、オンボードディスプレイ及びヘッドアップディスプレイの少なくとも一つを含んでいてもよい。
図１８は、撮像部１２０３１の設置位置の例を示す図である。
図１８では、撮像部１２０３１として、撮像部１２１０１、１２１０２、１２１０３、１２１０４、１２１０５を有する。
撮像部１２１０１、１２１０２、１２１０３、１２１０４、１２１０５は、例えば、車両１２１００のフロントノーズ、サイドミラー、リアバンパ、バックドア及び車室内のフロントガラスの上部等の位置に設けられる。フロントノーズに備えられる撮像部１２１０１及び車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として車両１２１００の前方の画像を取得する。サイドミラーに備えられる撮像部１２１０２、１２１０３は、主として車両１２１００の側方の画像を取得する。リアバンパ又はバックドアに備えられる撮像部１２１０４は、主として車両１２１００の後方の画像を取得する。車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として先行車両又は、歩行者、障害物、信号機、交通標識又は車線等の検出に用いられる。
なお、図１８には、撮像部１２１０１ないし１２１０４の撮影範囲の一例が示されている。撮像範囲１２１１１は、フロントノーズに設けられた撮像部１２１０１の撮像範囲を示し、撮像範囲１２１１２，１２１１３は、それぞれサイドミラーに設けられた撮像部１２１０２，１２１０３の撮像範囲を示し、撮像範囲１２１１４は、リアバンパ又はバックドアに設けられた撮像部１２１０４の撮像範囲を示す。例えば、撮像部１２１０１ないし１２１０４で撮像された画像データが重ね合わせられることにより、車両１２１００を上方から見た俯瞰画像が得られる。
撮像部１２１０１ないし１２１０４の少なくとも１つは、距離情報を取得する機能を有していてもよい。例えば、撮像部１２１０１ないし１２１０４の少なくとも１つは、複数の撮像素子からなるステレオカメラであってもよいし、位相差検出用の画素を有する撮像素子であってもよい。
例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を基に、撮像範囲１２１１１ないし１２１１４内における各立体物までの距離と、この距離の時間的変化（車両１２１００に対する相対速度）を求めることにより、特に車両１２１００の進行路上にある最も近い立体物で、車両１２１００と略同じ方向に所定の速度（例えば、０km/h以上）で走行する立体物を先行車として抽出することができる。さらに、マイクロコンピュータ１２０５１は、先行車の手前に予め確保すべき車間距離を設定し、自動ブレーキ制御（追従停止制御も含む）や自動加速制御（追従発進制御も含む）等を行うことができる。このように運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を元に、立体物に関する立体物データを、２輪車、普通車両、大型車両、歩行者、電柱等その他の立体物に分類して抽出し、障害物の自動回避に用いることができる。例えば、マイクロコンピュータ１２０５１は、車両１２１００の周辺の障害物を、車両１２１００のドライバが視認可能な障害物と視認困難な障害物とに識別する。そして、マイクロコンピュータ１２０５１は、各障害物との衝突の危険度を示す衝突リスクを判断し、衝突リスクが設定値以上で衝突可能性がある状況であるときには、オーディオスピーカ１２０６１や表示部１２０６２を介してドライバに警報を出力することや、駆動系制御ユニット１２０１０を介して強制減速や回避操舵を行うことで、衝突回避のための運転支援を行うことができる。
撮像部１２１０１ないし１２１０４の少なくとも１つは、赤外線を検出する赤外線カメラであってもよい。例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在するか否かを判定することで歩行者を認識することができる。かかる歩行者の認識は、例えば赤外線カメラとしての撮像部１２１０１ないし１２１０４の撮像画像における特徴点を抽出する手順と、物体の輪郭を示す一連の特徴点にパターンマッチング処理を行って歩行者か否かを判別する手順によって行われる。マイクロコンピュータ１２０５１が、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在すると判定し、歩行者を認識すると、音声画像出力部１２０５２は、当該認識された歩行者に強調のための方形輪郭線を重畳表示するように、表示部１２０６２を制御する。また、音声画像出力部１２０５２は、歩行者を示すアイコン等を所望の位置に表示するように表示部１２０６２を制御してもよい。
以上、本開示に係る技術が適用され得る車両制御システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、撮像部１２０３１等に適用され得る。具体的には、本開示の第３の実施形態に係る半導体装置（固体撮像装置）は、撮像部１２０３１に適用することができる。撮像部１２０３１に本開示に係る技術を適用することにより、より見やすい撮影画像を得ることができるため、ドライバの疲労を軽減することが可能になる。また、より低レイテンシで撮影画像を得ることができるため、ドライバが周囲を直接観察している場合と同様の感覚で車両の運転を行うことが可能になる。
以上、添付図面を参照しながら本開示の好適な実施形態について詳細に説明したが、本開示の技術的範囲はかかる例に限定されない。本開示の技術分野における通常の知識を有する者であれば、特許請求の範囲に記載された技術的思想の範疇内において、各種の変更例又は修正例に想到し得ることは明らかであり、これらについても、当然に本開示の技術的範囲に属するものと了解される。
また、本明細書に記載された効果は、あくまで説明的又は例示的なものであって限定的ではない。つまり、本開示に係る技術は、上記の効果とともに、又は上記の効果に代えて、本明細書の記載から当業者には明らかな他の効果を奏しうる。
なお、以下のような構成も本開示の技術的範囲に属する。
（１）
複数の層間膜と複数の拡散防止膜とが交互に積層され、前記層間膜の内部に配線が設けられた多層配線層と、
前記多層配線層の一面に設けられたビア絶縁層を貫通して設けられ、前記多層配線層の前記配線と電気的に接続されたコンタクトビアと、
前記多層配線層の一面と対向する他面から前記層間膜及び前記拡散防止膜を少なくとも１つ以上貫通して設けられたスルーホールと、
前記スルーホールと接続し、前記コンタクトビアを露出させるように、少なくとも１つ以上の前記層間膜に設けられた空隙と、
を備える、半導体装置。
（２）
前記ビア絶縁層の前記多層配線層が設けられた一面と対向する他面には、半導体基板がさらに設けられる、前記（１）に記載の半導体装置。
（３）
前記半導体基板には、フォトダイオードが設けられる、前記（２）に記載の半導体装置。
（４）
前記空隙は、前記フォトダイオードから読み出された信号電荷を蓄積するＦＤ配線に接する領域に設けられる、前記（３）に記載の半導体装置。
（５）
前記空隙は、前記フォトダイオードからの信号電荷の読み出しを制御する転送トランジスタのゲートと電気的に接続するＴＧ制御線に接する領域にさらに設けられる、前記（３）又は（４）に記載の半導体装置。
（６）
前記コンタクトビアは、前記転送トランジスタのゲートと電気的に接続する、前記（５）に記載の半導体装置。
（７）
前記空隙は、前記フォトダイオードから読み出された信号電荷を画素信号に変換する画素回路と電気的に接続する垂直信号線又は電源線に接する領域にさらに設けられる、前記（３）～（６）のいずれか一項に記載の半導体装置。
（８）
前記多層配線層の前記他面側には、前記半導体基板と対向する基板がさらに設けられる、前記（２）～（７）のいずれか一項に記載の半導体装置。
（９）
前記コンタクトビアは、前記多層配線層の前記ビア絶縁層側に設けられた前記層間膜の内部に突出して設けられる、前記（１）～（８）のいずれか一項に記載の半導体装置。
（１０）
前記空隙は、少なくとも１つ以上の前記層間膜にさらに設けられる、前記（１）～（９）のいずれか一項に記載の半導体装置。
（１１）
前記空隙は、複数の前記層間膜にさらに設けられ、
前記空隙が設けられた前記層間膜の間の前記拡散防止膜には、一部に開口が設けられる、前記（１０）に記載の半導体装置。
（１２）
前記層間膜の各々は、第１材料又は前記第１材料よりも比誘電率が低い第２材料にて形成され、
前記空隙は、前記第１材料にて形成された前記層間膜に設けられる、前記（１１）に記載の半導体装置。
（１３）
前記配線は、第１金属にて形成され、前記コンタクトビアは、前記第１金属と異なる第２金属にて形成される、前記（１）～（１２）のいずれか一項に記載の半導体装置。
（１４）
前記層間膜の内部には、前記コンタクトビアと接続し、前記第２金属にて形成された配線がさらに設けられる、前記（１３）に記載の半導体装置。
（１５）
前記第１金属は、銅であり、前記第２金属は、タングステンである、前記（１３）又は（１４）に記載の半導体装置。
（１６）
前記第２金属にて形成された前記コンタクトビア及び前記配線の表面は、保護層で覆われている、前記（１４）又は（１５）に記載の半導体装置。
（１７）
前記スルーホールの内側には、保護側壁がさらに設けられる、前記（１）～（１６）のいずれか一項に記載の半導体装置。
（１８）
前記拡散防止膜及び前記保護側壁は、それぞれ前記層間膜よりもフッ素化合物に対するエッチング耐性が高い材料で形成される、前記（１７）に記載の半導体装置。
１、２、３、１１、１２、１３Ａ、１３Ｂ、１３Ｃ、１４、２１ 半導体装置
１００ 層間膜
１０１ 多層配線層
２００ 拡散防止膜
３００ 配線
４００ 貫通ビア
５１０ スルーホール
５２０ 保護側壁
５３０ 空隙
６００ ビア絶縁層
６１０ コンタクトビア
６２０ 第０配線
７１０、７２０ 基板

Claims (14)

  1. 複数の層間膜と複数の拡散防止膜とが交互に積層され、前記層間膜の内部に配線が設けられた多層配線層と、
    前記多層配線層の一面に設けられたビア絶縁層を貫通して設けられ、前記多層配線層の前記配線と電気的に接続されたコンタクトビアと、
    前記多層配線層の一面と対向する他面から前記層間膜及び前記拡散防止膜を少なくとも１つ以上貫通して設けられたスルーホールと、
    前記スルーホールと接続し、前記コンタクトビアを露出させるように、少なくとも１つ以上の前記層間膜に設けられた空隙と、
    を備え、
    前記ビア絶縁層の前記多層配線層が設けられた一面と対向する他面には、半導体基板がさらに設けられ、
    前記半導体基板には、フォトダイオードが設けられ、
    前記空隙は、前記フォトダイオードからの信号電荷の読み出しを制御する転送トランジスタのゲートと電気的に接続するＴＧ制御線に接する領域にさらに設けられ、
    前記コンタクトビアは、前記転送トランジスタのゲートと電気的に接続する、
    半導体装置。
  2. 前記空隙は、前記フォトダイオードから読み出された信号電荷を蓄積するＦＤ配線に接する領域に設けられる、請求項１に記載の半導体装置。
  3. 前記空隙は、前記フォトダイオードから読み出された信号電荷を画素信号に変換する画素回路と電気的に接続する垂直信号線又は電源線に接する領域にさらに設けられる、請求項１に記載の半導体装置。
  4. 前記多層配線層の前記他面側には、前記半導体基板と対向する基板がさらに設けられる、請求項１に記載の半導体装置。
  5. 前記コンタクトビアは、前記多層配線層の前記ビア絶縁層側に設けられた前記層間膜の内部に突出して設けられる、請求項１に記載の半導体装置。
  6. 前記空隙は、少なくとも１つ以上の前記層間膜にさらに設けられる、請求項１に記載の半導体装置。
  7. 前記空隙は、複数の前記層間膜にさらに設けられ、
    前記空隙が設けられた前記層間膜の間の前記拡散防止膜には、一部に開口が設けられる、請求項６に記載の半導体装置。
  8. 前記層間膜の各々は、第１材料又は前記第１材料よりも比誘電率が低い第２材料にて形成され、
    前記空隙は、前記第１材料にて形成された前記層間膜に設けられる、請求項７に記載の半導体装置。
  9. 前記配線は、第１金属にて形成され、前記コンタクトビアは、前記第１金属と異なる第２金属にて形成される、請求項１に記載の半導体装置。
  10. 前記層間膜の内部には、前記コンタクトビアと接続し、前記第２金属にて形成された配線がさらに設けられる、請求項９に記載の半導体装置。
  11. 前記第１金属は、銅であり、前記第２金属は、タングステンである、請求項９に記載の半導体装置。
  12. 前記第２金属にて形成された前記コンタクトビア及び前記配線の表面は、保護層で覆われている、請求項１０に記載の半導体装置。
  13. 前記スルーホールの内側には、保護側壁がさらに設けられる、請求項１に記載の半導体装置。
  14. 前記拡散防止膜及び前記保護側壁は、それぞれ前記層間膜よりもフッ素化合物に対するエッチング耐性が高い材料で形成される、請求項１３に記載の半導体装置。
JP2019563944A 2018-01-05 2018-11-30 半導体装置 Active JP7143329B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018000630 2018-01-05
JP2018000630 2018-01-05
PCT/JP2018/044305 WO2019135333A1 (ja) 2018-01-05 2018-11-30 半導体装置

Publications (2)

Publication Number Publication Date
JPWO2019135333A1 JPWO2019135333A1 (ja) 2020-12-17
JP7143329B2 true JP7143329B2 (ja) 2022-09-28

Family

ID=67143646

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019563944A Active JP7143329B2 (ja) 2018-01-05 2018-11-30 半導体装置

Country Status (5)

Country Link
US (1) US11271027B2 (ja)
JP (1) JP7143329B2 (ja)
CN (1) CN111542917A (ja)
DE (1) DE112018006764T5 (ja)
WO (1) WO2019135333A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11309266B2 (en) * 2020-05-28 2022-04-19 Nanya Technology Corporation Semiconductor device structure with air gap and method for forming the same
JP2022147587A (ja) * 2021-03-23 2022-10-06 ソニーセミコンダクタソリューションズ株式会社 撮像素子及び撮像装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001110745A (ja) 1999-10-13 2001-04-20 Applied Materials Inc 半導体集積回路を製造する方法
JP2001217312A (ja) 2000-02-07 2001-08-10 Sony Corp 半導体装置およびその製造方法
JP2002353303A (ja) 2001-05-23 2002-12-06 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2014154886A (ja) 2013-02-13 2014-08-25 Samsung Electronics Co Ltd 半導体素子及びその製造方法
JP2015038931A (ja) 2013-08-19 2015-02-26 ソニー株式会社 固体撮像素子および電子機器
WO2016158440A1 (ja) 2015-03-31 2016-10-06 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子および電子機器

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3962443B2 (ja) * 1997-03-05 2007-08-22 富士通株式会社 半導体装置とその製造方法
JP2962272B2 (ja) 1997-04-18 1999-10-12 日本電気株式会社 半導体装置の製造方法
JP2002353305A (ja) * 2001-05-29 2002-12-06 Sony Corp 半導体装置の製造方法
JP2006019401A (ja) 2004-06-30 2006-01-19 Renesas Technology Corp 半導体装置及びその製造方法
US7453109B2 (en) * 2004-09-03 2008-11-18 Canon Kabushiki Kaisha Solid-state image sensor and imaging system
JP4534062B2 (ja) * 2005-04-19 2010-09-01 ルネサスエレクトロニクス株式会社 半導体装置
FR2911432A1 (fr) * 2007-01-11 2008-07-18 Stmicroelectronics Crolles Sas Interconnexions d'un circuit electronique integre
US7871923B2 (en) * 2007-01-26 2011-01-18 Taiwan Semiconductor Maufacturing Company, Ltd. Self-aligned air-gap in interconnect structures
JP5235378B2 (ja) * 2007-10-24 2013-07-10 パナソニック株式会社 半導体装置
JP2012109496A (ja) * 2010-11-19 2012-06-07 Sony Corp 固体撮像素子、固体撮像素子の製造方法、および電子機器
JP2013232613A (ja) * 2012-04-05 2013-11-14 Sony Corp 配線基板及び電子機器
JP6856974B2 (ja) 2015-03-31 2021-04-14 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子および電子機器
JP2017005227A (ja) * 2015-06-16 2017-01-05 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US10910416B2 (en) * 2016-08-25 2021-02-02 Sony Semiconductor Solutions Corporation Semiconductor device, image pickup device, and method for manufacturing semiconductor device

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001110745A (ja) 1999-10-13 2001-04-20 Applied Materials Inc 半導体集積回路を製造する方法
JP2001217312A (ja) 2000-02-07 2001-08-10 Sony Corp 半導体装置およびその製造方法
JP2002353303A (ja) 2001-05-23 2002-12-06 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2014154886A (ja) 2013-02-13 2014-08-25 Samsung Electronics Co Ltd 半導体素子及びその製造方法
JP2015038931A (ja) 2013-08-19 2015-02-26 ソニー株式会社 固体撮像素子および電子機器
WO2016158440A1 (ja) 2015-03-31 2016-10-06 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子および電子機器

Also Published As

Publication number Publication date
WO2019135333A1 (ja) 2019-07-11
DE112018006764T5 (de) 2020-09-10
US20210066380A1 (en) 2021-03-04
CN111542917A (zh) 2020-08-14
JPWO2019135333A1 (ja) 2020-12-17
US11271027B2 (en) 2022-03-08

Similar Documents

Publication Publication Date Title
CN110520997B (zh) 半导体器件、半导体器件制造方法及电子设备
JP7037547B2 (ja) 半導体装置、半導体装置の製造方法、及び電子機器
TWI782058B (zh) 固體攝像裝置
JP2023057137A (ja) 固体撮像装置、及び電子機器
JP7128178B2 (ja) 半導体装置、半導体装置の製造方法、及び電子機器
JP7274477B2 (ja) 半導体装置及び半導体装置の製造方法
JP7419476B2 (ja) 半導体装置およびその製造方法、並びに電子機器
TW202101537A (zh) 攝像元件及攝像元件之製造方法
WO2018186198A1 (ja) 固体撮像装置、及び電子機器
JP7143329B2 (ja) 半導体装置
CN111133581B (zh) 摄像元件、其制造方法和电子设备
US20240096919A1 (en) Semiconductor device, imaging device, and manufacturing method
JP7136800B2 (ja) 半導体装置および半導体装置の製造方法、並びに撮像装置
WO2023074136A1 (ja) 半導体装置、機器及び半導体装置の製造方法
WO2023119840A1 (ja) 撮像素子、撮像素子の製造方法、電子機器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211108

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220614

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220809

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220823

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220914

R150 Certificate of patent or registration of utility model

Ref document number: 7143329

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150