JP2022147587A - 撮像素子及び撮像装置 - Google Patents

撮像素子及び撮像装置 Download PDF

Info

Publication number
JP2022147587A
JP2022147587A JP2021048895A JP2021048895A JP2022147587A JP 2022147587 A JP2022147587 A JP 2022147587A JP 2021048895 A JP2021048895 A JP 2021048895A JP 2021048895 A JP2021048895 A JP 2021048895A JP 2022147587 A JP2022147587 A JP 2022147587A
Authority
JP
Japan
Prior art keywords
semiconductor substrate
imaging device
insulating layer
substrate
imaging
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021048895A
Other languages
English (en)
Inventor
祐太 中村
Yuta Nakamura
宣年 藤井
Nobutoshi Fujii
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Priority to JP2021048895A priority Critical patent/JP2022147587A/ja
Priority to PCT/JP2022/008311 priority patent/WO2022202127A1/ja
Priority to US18/550,693 priority patent/US20240162268A1/en
Publication of JP2022147587A publication Critical patent/JP2022147587A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】複数の半導体基板が積層されて構成される撮像素子において、半導体基板同士の接続を容易に行う。【解決手段】撮像素子は、第１の半導体基板と、第２の半導体基板と、絶縁層と、接続部と、凹部とを有する。第１の半導体基板は、入射光の光電変換を行う光電変換部を備える。第２の半導体基板は、光電変換により生成される電荷に応じた画像信号を生成する画素回路を備えて裏面側に第１の半導体基板が積層される。絶縁層は、第１の半導体基板及び第２の半導体基板の間に配置される。接続部は、絶縁層を貫通するとともに第１の半導体基板と第２の半導体基板の裏面側とを接続する。凹部は、絶縁層における第２の半導体基板に隣接する面に配置されて接続部の周囲に形成される。【選択図】図６

Description

本開示は、撮像素子及び撮像装置に関する。
被写体の撮像を行う撮像素子において、複数の基板が積層されて構成された撮像素子が使用されている。この複数の基板には、例えば、光電変換を利用して被写体からの入射光を画像信号に変換する画素が形成される基板と画素の制御信号を生成する回路や画像信号を処理する回路が形成される基板とが該当する。画素には、アナログの画像信号を扱う回路が配置される。一方、画像信号を処理する回路には、高速に動作するデジタル回路が主に使用される。このように、性格の異なる回路をそれぞれ異なる基板に配置することにより、これらの回路に最適なプロセスを適用して基板を製造することができる。また、これらの基板を積層するため、撮像素子の面積を縮小することも可能となる。
例えば、入射光の光電変換を行う光電変換素子が配置される第１の半導体基板と光電変換素子により生成される信号を増幅する増幅トランジスタが配置される第２の半導体基板とを積層して画素を構成する撮像素子が提案されている（例えば、特許文献１参照）。この撮像素子では、第１の半導体基板及び第２の半導体基板が絶縁膜を介して積層される。これら第１の半導体基板及び第２の半導体基板は、絶縁膜に埋め込まれたコンタクトにより接続される。第２の半導体基板は、増幅トランジスタが配置される面の反対側の面に低抵抗の半導体領域を有する。この半導体領域にコンタクトが接合される。このコンタクトにより、第１の半導体基板及び第２の半導体基板の接地電位が共有される。
特開２０１５－０２８７８０号公報
しかしながら、上記の従来技術では、コンタクト（接続部）と第２の半導体基板との接続が困難になるという問題がある。上記の絶縁膜は第１の半導体基板に形成される。接続部は、この絶縁膜に形成された貫通孔に配置される。この接続部が配置された絶縁膜に第２の半導体基板が積層される際、接続部が第２の半導体基板の低抵抗の半導体領域に接触して接続される。しかし、接続部の高さにはばらつきがあるため、積層の際の第２の半導体基板の半導体領域との接合にもばらつきを生じる。このため、第１の半導体基板及び第２の半導体基板の接続が困難になるという問題がある。
そこで、本開示では、複数の半導体基板が積層されて構成される撮像素子及び撮像装置において、半導体基板同士の接続を容易に行う撮像素子及び撮像装置を提案する。
本開示の撮像素子は、第１の半導体基板と、第２の半導体基板と、絶縁層と、接続部と、凹部とを有する。第１の半導体基板は、入射光の光電変換を行う光電変換部を備える。第２の半導体基板は、上記光電変換により生成される電荷に応じた画像信号を生成する画素回路を備えて裏面側に上記第１の半導体基板が積層される。絶縁層は、上記第１の半導体基板及び上記第２の半導体基板の間に配置される。接続部は、上記絶縁層を貫通するとともに上記第１の半導体基板と上記第２の半導体基板の裏面側とを接続する。凹部は、上記絶縁層における上記第２の半導体基板に隣接する面に配置されて上記接続部の周囲に形成される。
本開示の一実施の形態に係る撮像装置の機能構成の一例を表すブロック図である。 図１に示した撮像装置の概略構成を表す平面模式図である。 図２に示したＩＩＩ－ＩＩＩ’線に沿った断面構成を表す模式図である。 本開示の実施形態に係る画素共有ユニットの構成の一例を表す等価回路図である。 本開示の第１の実施形態に係る画素の構成例を示す図である。 本開示の第１の実施形態に係る撮像装置の構成例を示す断面図である。 本開示の第１の実施形態に係る凹部の構成例を示す図である。 本開示の第１の実施形態に係る撮像装置の製造方法の一例を示す図である。 本開示の第１の実施形態に係る撮像装置の製造方法の一例を示す図である。 本開示の第１の実施形態に係る撮像装置の製造方法の一例を示す図である。 本開示の第１の実施形態に係る撮像装置の製造方法の一例を示す図である。 本開示の第１の実施形態に係る撮像装置の製造方法の一例を示す図である。 本開示の第１の実施形態に係る撮像装置の製造方法の一例を示す図である。 本開示の第１の実施形態に係る撮像装置の製造方法の一例を示す図である。 本開示の第１の実施形態に係る撮像装置の製造方法の一例を示す図である。 本開示の第１の実施形態に係る撮像装置の製造方法の一例を示す図である。 本開示の第１の実施形態に係る撮像装置の製造方法の一例を示す図である。 本開示の第１の実施形態に係る撮像装置の製造方法の一例を示す図である。 本開示の第１の実施形態に係る撮像装置の製造方法の一例を示す図である。 本開示の第１の実施形態に係る撮像装置の製造方法の他の例を示す図である。 本開示の第１の実施形態に係る撮像装置の製造方法の他の例を示す図である。 本開示の第１の実施形態に係る撮像装置の製造方法の他の例を示す図である。 本開示の第１の実施形態に係る凹部の効果を説明する図である。 本開示の第１の実施形態に係る凹部の効果を説明する図である。 本開示の第２の実施形態に係る画素の構成例を示す図である。 本開示の第２の実施形態に係る凹部の構成例を示す図である。 本開示の実施形態の第１の変形例に係る撮像装置の構成例を示す断面図である。 本開示の実施形態の第２の変形例に係る凹部の構成例を示す図である。 本開示の実施形態の第２の変形例に係る凹部の構成例を示す図である。 上記実施の形態およびその変形例に係る撮像装置１を備えた撮像システム７の概略構成の一例を表した図である。 撮像システム７における撮像動作のフローチャートの一例を表す図である。 本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システムの概略的な構成例を示すブロック図である。 撮像部１２０３１の設置位置の例を示す図である。 本開示に係る技術（本技術）が適用され得る内視鏡手術システムの概略的な構成の一例を示す図である。 図１９に示すカメラヘッド１１１０２及びＣＣＵ１１２０１の機能構成の一例を示すブロック図である。
以下に、本開示の実施形態について図面に基づいて詳細に説明する。説明は、以下の順に行う。なお、以下の各実施形態において、同一の部位には同一の符号を付することにより重複する説明を省略する。
１．第１の実施形態
２．第２の実施形態
３．第１の変形例
４．第２の変形例
５．適用例
６．移動体への応用例
７．内視鏡手術システムへの応用例
（１．第１の実施形態）
[撮像装置１の機能構成]
図１は、本開示の一実施の形態に係る撮像装置（撮像装置１）の機能構成の一例を示すブロック図である。
図１の撮像装置１は、例えば、入力部５１０Ａ、行駆動部５２０、タイミング制御部５３０、画素アレイ部５４０、列信号処理部５５０、画像信号処理部５６０および出力部５１０Ｂを含んでいる。
画素アレイ部５４０には、画素５４１がアレイ状に繰り返し配置されている。より具体的には、複数の画素を含んだ画素共有ユニット５３９が繰り返し単位となり、これが、行方向と列方向とからなるアレイ状に繰り返し配置されている。なお、本明細書では、便宜上、行方向をＨ方向、行方向と直交する列方向をＶ方向、と呼ぶ場合がある。図１の例において、１つの画素共有ユニット５３９が、４つの画素（画素５４１Ａ、５４１Ｂ、５４１Ｃ及び５４１Ｄ）を含んでいる。画素５４１Ａ、５４１Ｂ、５４１Ｃ及び５４１Ｄは各々、光電変換部１０１（後述の図６等に図示）を有している。画素共有ユニット５３９は、１つの画素回路（後述の図３の画素回路２１０）を共有する単位である。換言すれば、４つの画素（画素５４１Ａ、５４１Ｂ、５４１Ｃ及び５４１Ｄ）毎に、１つの画素回路（後述の画素回路２１０）を有している。この画素回路を時分割で動作させることにより、画素５４１Ａ、５４１Ｂ、５４１Ｃ及び５４１Ｄ各々の画素信号が順次読み出されるようになっている。画素５４１Ａ、５４１Ｂ、５４１Ｃ及び５４１Ｄは、例えば２行×２列で配置されている。画素アレイ部５４０には、画素５４１Ａ、５４１Ｂ、５４１Ｃ及び５４１Ｄとともに、複数の行駆動信号線５４２及び複数の垂直信号線（列読出し線）５４３が設けられている。行駆動信号線５４２は、画素アレイ部５４０において行方向に並んで配列された、複数の画素共有ユニット５３９各々に含まれる画素５４１を駆動する。画素共有ユニット５３９のうち、行方向に並んで配列された各画素を駆動する。後に図４を参照して詳しく説明するが、画素共有ユニット５３９には、複数のトランジスタが設けられている。これら複数のトランジスタをそれぞれ駆動するために、１つの画素共有ユニット５３９には複数の行駆動信号線５４２が接続されている。垂直信号線（列読出し線）５４３には、画素共有ユニット５３９が接続されている。画素共有ユニット５３９に含まれる画素５４１Ａ、５４１Ｂ、５４１Ｃ及び５４１Ｄ各々から、垂直信号線（列読出し線）５４３を介して画素信号が読み出される。
行駆動部５２０は、例えば、画素駆動するための行の位置を決める行アドレス制御部、言い換えれば、行デコーダ部と、画素５４１Ａ、５４１Ｂ、５４１Ｃ及び５４１Ｄを駆動するための信号を発生させる行駆動回路部とを含んでいる。
列信号処理部５５０は、例えば、垂直信号線５４３に接続され、画素５４１Ａ、５４１Ｂ、５４１Ｃ及び５４１Ｄ（画素共有ユニット５３９）とソースフォロア回路を形成する負荷回路部を備える。列信号処理部５５０は、垂直信号線５４３を介して画素共有ユニット５３９から読み出された信号を増幅する増幅回路部を有していてもよい。列信号処理部５５０は、ノイズ処理部を有していてもよい。ノイズ処理部では、例えば、光電変換の結果として画素共有ユニット５３９から読み出された信号から、系のノイズレベルが取り除かれる。
列信号処理部５５０は、例えば、アナログデジタルコンバータ（ＡＤＣ）を有している。アナログデジタルコンバータでは、画素共有ユニット５３９から読み出された信号もしくは上記ノイズ処理されたアナログ信号がデジタル信号に変換される。ＡＤＣは、例えば、コンパレータ部およびカウンタ部を含んでいる。コンパレータ部では、変換対象となるアナログ信号と、これと比較対象となる参照信号とが比較される。カウンタ部では、コンパレータ部での比較結果が反転するまでの時間が計測されるようになっている。列信号処理部５５０は、読出し列を走査する制御を行う水平走査回路部を含んでいてもよい。
タイミング制御部５３０は、装置へ入力された基準クロック信号やタイミング制御信号を基にして、行駆動部５２０および列信号処理部５５０へ、タイミングを制御する信号を供給する。
画像信号処理部５６０は、光電変換の結果得られたデータ、言い換えれば、撮像装置１における撮像動作の結果得られたデータに対して、各種の信号処理を施す回路である。画像信号処理部５６０は、例えば、画像信号処理回路部およびデータ保持部を含んでいる。画像信号処理部５６０は、プロセッサ部を含んでいてもよい。
画像信号処理部５６０において実行される信号処理の一例は、ＡＤ変換された撮像データが、暗い被写体を撮影したデータである場合には階調を多く持たせ、明るい被写体を撮影したデータである場合には階調を少なくするトーンカーブ補正処理である。この場合、撮像データの階調をどのようなトーンカーブに基づいて補正するか、トーンカーブの特性データを予め画像信号処理部５６０のデータ保持部に記憶させておくことが望ましい。
入力部５１０Ａは、例えば、上記基準クロック信号、タイミング制御信号および特性データなどを装置外部から撮像装置１へ入力するためのものである。タイミング制御信号は、例えば、垂直同期信号および水平同期信号などである。特性データは、例えば、画像信号処理部５６０のデータ保持部へ記憶させるためのものである。入力部５１０Ａは、例えば、入力端子５１１、入力回路部５１２、入力振幅変更部５１３、入力データ変換回路部５１４および電源供給部（不図示）を含んでいる。
入力端子５１１は、データを入力するための外部端子である。入力回路部５１２は、入力端子５１１へ入力された信号を撮像装置１の内部へと取り込むためのものである。入力振幅変更部５１３では、入力回路部５１２で取り込まれた信号の振幅が、撮像装置１の内部で利用しやすい振幅へと変更される。入力データ変換回路部５１４では、入力データのデータ列の並びが変更される。入力データ変換回路部５１４は、例えば、シリアルパラレル変換回路により構成されている。このシリアルパラレル変換回路では、入力データとして受け取ったシリアル信号がパラレル信号へと変換される。なお、入力部５１０Ａでは、入力振幅変更部５１３および入力データ変換回路部５１４が、省略されていてもよい。電源供給部は、外部から撮像装置１へ供給された電源をもとにして、撮像装置１の内部で必要となる各種の電圧に設定された電源を供給する。
撮像装置１が外部のメモリデバイスと接続されるとき、入力部５１０Ａには、外部のメモリデバイスからのデータを受け取るメモリインタフェース回路が設けられていてもよい。外部のメモリデバイスは、例えば、フラッシュメモリ、ＳＲＡＭおよびＤＲＡＭ等である。
出力部５１０Ｂは、画像データを装置外部へと出力する。この画像データは、例えば、撮像装置１で撮影された画像データ、および、画像信号処理部５６０で信号処理された画像データ等である。出力部５１０Ｂは、例えば、出力データ変換回路部５１５、出力振幅変更部５１６、出力回路部５１７および出力端子５１８を含んでいる。
出力データ変換回路部５１５は、例えば、パラレルシリアル変換回路により構成されており、出力データ変換回路部５１５では、撮像装置１内部で使用したパラレル信号がシリアル信号へと変換される。出力振幅変更部５１６は、撮像装置１の内部で用いた信号の振幅を変更する。変更された振幅の信号は、撮像装置１の外部に接続される外部デバイスで利用しやすくなる。出力回路部５１７は、撮像装置１の内部から装置外部へとデータを出力する回路であり、出力回路部５１７により、出力端子５１８に接続された撮像装置１外部の配線が駆動される。出力端子５１８では、撮像装置１から装置外部へとデータが出力される。出力部５１０Ｂでは、出力データ変換回路部５１５および出力振幅変更部５１６が、省略されていてもよい。
撮像装置１が外部のメモリデバイスと接続されるとき、出力部５１０Ｂには、外部のメモリデバイスへとデータを出力するメモリインタフェース回路が設けられていてもよい。外部のメモリデバイスは、例えば、フラッシュメモリ、ＳＲＡＭおよびＤＲＡＭ等である。
[撮像装置１の概略構成]
図２および図３は、撮像装置１の概略構成の一例を表したものである。撮像装置１は、３つの基板（第１の基板１００、第２の基板２００及び第３の基板３００）を備えている。図２は、第１の基板１００、第２の基板２００及び第３の基板３００各々の平面構成を模式的に表したものであり、図３は、互いに積層された第１の基板１００、第２の基板２００および第３の基板３００の断面構成を模式的に表している。図３は、図２に示したＩＩＩ－ＩＩＩ’線に沿った断面構成に対応する。撮像装置１は、３つの基板（第１の基板１００、第２の基板２００及び第３の基板３００）を貼り合わせて構成された３次元構造の撮像装置である。第１の基板１００は、半導体層１００Ｓおよび配線層１００Ｔを含む。第２の基板２００は、半導体層２００Ｓおよび配線層２００Ｔを含む。第３の基板３００は、半導体層３００Ｓおよび配線層３００Ｔを含む。ここで、第１の基板１００、第２の基板２００および第３の基板３００の各基板に含まれる配線とその周囲の層間絶縁膜を合せたものを、便宜上、それぞれの基板（第１の基板１００、第２の基板２００および第３の基板３００）に設けられた配線層（１００Ｔ、２００Ｔ、３００Ｔ）と呼ぶ。第１の基板１００、第２の基板２００および第３の基板３００は、この順に積層されており、積層方向に沿って、半導体層１００Ｓ、配線層１００Ｔ、半導体層２００Ｓ、配線層２００Ｔ、配線層３００Ｔおよび半導体層３００Ｓの順に配置されている。第１の基板１００、第２の基板２００および第３の基板３００の具体的な構成については後述する。図３に示した矢印は、撮像装置１への光Ｌの入射方向を表す。本明細書では、便宜上、以降の断面図で、撮像装置１における光入射側を「下」「下側」「下方」、光入射側と反対側を「上」「上側」「上方」と呼ぶ場合がある。また、本明細書では、便宜上、半導体層と配線層を備えた基板に関して、配線層の側を表面、半導体層の側を裏面と呼ぶ場合がある。なお、明細書の記載は、上記の呼び方に限定されない。撮像装置１は、例えば、フォトダイオードを有する第１の基板１００の裏面側から光が入射する、裏面照射型撮像装置となっている。
画素アレイ部５４０および画素アレイ部５４０に含まれる画素共有ユニット５３９は、ともに、第１の基板１００および第２の基板２００の双方を用いて構成されている。第１の基板１００には、画素共有ユニット５３９が有する複数の画素５４１Ａ、５４１Ｂ、５４１Ｃ及び５４１Ｄが設けられている。これらの画素５４１のそれぞれが、フォトダイオード（後述の光電変換部１０１）および転送トランジスタ（後述の電荷転送部１０２）を有している。第２の基板２００には、画素共有ユニット５３９が有する画素回路（後述の画素回路２１０）が設けられている。画素回路は、画素５４１Ａ、５４１Ｂ、５４１Ｃ及び５４１Ｄ各々のフォトダイオードから転送トランジスタを介して転送された画素信号を読み出し、あるいは、フォトダイオードをリセットする。この第２の基板２００は、このような画素回路に加えて、行方向に延在する複数の行駆動信号線５４２および列方向に延在する複数の垂直信号線５４３を有している。第２の基板２００は、更に、行方向に延在する電源線５４４を有している。第３の基板３００は、例えば、入力部５１０Ａ、行駆動部５２０、タイミング制御部５３０、列信号処理部５５０、画像信号処理部５６０および出力部５１０Ｂを有している。行駆動部５２０は、例えば、第１の基板１００、第２の基板２００および第３の基板３００の積層方向（以下、単に積層方向という）において、一部が画素アレイ部５４０に重なる領域に設けられている。より具体的には、行駆動部５２０は、積層方向において、画素アレイ部５４０のＨ方向の端部近傍に重なる領域に設けられている（図２）。列信号処理部５５０は、例えば、積層方向において、一部が画素アレイ部５４０に重なる領域に設けられている。より具体的には、列信号処理部５５０は、積層方向において、画素アレイ部５４０のＶ方向の端部近傍に重なる領域に設けられている（図２）。図示は省略するが、入力部５１０Ａおよび出力部５１０Ｂは、第３の基板３００以外の部分に配置されていてもよく、例えば、第２の基板２００に配置されていてもよい。あるいは、第１の基板１００の裏面（光入射面）側に入力部５１０Ａおよび出力部５１０Ｂを設けるようにしてもよい。なお、上記第２の基板２００に設けられた画素回路は、別の呼称として、画素トランジスタ回路、画素トランジスタ群、画素トランジスタ、画素読み出し回路または読出回路と呼ばれることもある。本明細書では、画素回路との呼称を用いる。
第１の基板１００と第２の基板２００とは、例えば、貫通電極（後述の図６の貫通電極２５２、２５３Ａ及び２５３Ｂ）により電気的に接続されている。第２の基板２００と第３の基板３００とは、例えば、コンタクト部２０１、２０２、３０１及び３０２を介して電気的に接続されている。第２の基板２００にコンタクト部２０１、２０２が設けられ、第３の基板３００にコンタクト部３０１、３０２が設けられている。第２の基板２００のコンタクト部２０１が第３の基板３００のコンタクト部３０１に接し、第２の基板２００のコンタクト部２０２が第３の基板３００のコンタクト部３０２に接している。第２の基板２００は、複数のコンタクト部２０１が設けられたコンタクト領域２０１Ｒと、複数のコンタクト部２０２が設けられたコンタクト領域２０２Ｒとを有している。第３の基板３００は、複数のコンタクト部３０１が設けられたコンタクト領域３０１Ｒと、複数のコンタクト部３０２が設けられたコンタクト領域３０２Ｒとを有している。コンタクト領域２０１Ｒ及び３０１Ｒは、積層方向において、画素アレイ部５４０と行駆動部５２０との間に設けられている（図３）。換言すれば、コンタクト領域２０１Ｒ及び３０１Ｒは、例えば、行駆動部５２０（第３の基板３００）と、画素アレイ部５４０（第２の基板２００）とが積層方向に重なる領域、もしくはこの近傍領域に設けられている。コンタクト領域２０１Ｒ及び３０１Ｒは、例えば、このような領域のうち、Ｈ方向の端部に配置されている（図２）。第３の基板３００では、例えば、行駆動部５２０の一部、具体的には行駆動部５２０のＨ方向の端部に重なる位置にコンタクト領域３０１Ｒが設けられている（図２、図３）。コンタクト部２０１及び３０１は、例えば、第３の基板３００に設けられた行駆動部５２０と、第２の基板２００に設けられた行駆動信号線５４２とを接続するものである。コンタクト部２０１及び３０１は、例えば、第３の基板３００に設けられた入力部５１０Ａと電源線５４４および基準電位線（後述の接地線）とを接続していてもよい。コンタクト領域２０２Ｒ及び３０２Ｒは、積層方向において、画素アレイ部５４０と列信号処理部５５０との間に設けられている（図３）。換言すれば、コンタクト領域２０２Ｒ及び３０２Ｒは、例えば、列信号処理部５５０（第３の基板３００）と画素アレイ部５４０（第２の基板２００）とが積層方向に重なる領域、もしくはこの近傍領域に設けられている。コンタクト領域２０２Ｒ及び３０２Ｒは、例えば、このような領域のうち、Ｖ方向の端部に配置されている（図２）。第３の基板３００では、例えば、列信号処理部５５０の一部、具体的には列信号処理部５５０のＶ方向の端部に重なる位置にコンタクト領域３０１Ｒが設けられている（図２、図３）。コンタクト部２０２及び３０２は、例えば、画素アレイ部５４０が有する複数の画素共有ユニット５３９各々から出力された画素信号（フォトダイオードでの光電変換の結果発生した電荷の量に対応した信号）を、第３の基板３００に設けられた列信号処理部５５０へと接続するためのものである。画素信号は、第２の基板２００から第３の基板３００に送られるようになっている。
図３は、上記のように、撮像装置１の断面図の一例である。第１の基板１００、第２の基板２００及び第３の基板３００は、配線層１００Ｔ、２００Ｔ及び３００Ｔを介して電気的に接続される。例えば、撮像装置１は、第２の基板２００と第３の基板３００とを電気的に接続する電気的接続部を有する。具体的には、導電材料で形成された電極でコンタクト部２０１、２０２、３０１及び３０２を形成する。導電材料は、例えば、銅（Ｃｕ）、アルミニウム（Ａｌ）及び金（Ａｕ）などの金属材料で形成される。コンタクト領域２０１Ｒ、２０２Ｒ、３０１Ｒ及び３０２Ｒは、例えば電極として形成された配線同士を直接接合することで、第２の基板２００と第３の基板３００とを電気的に接続する。これにより、第２の基板２００と第３の基板３００との信号の入力及び／又は出力を可能にする。
第２の基板２００と第３の基板３００とを電気的に接続する電気的接続部は、所望の箇所に設けることができる。例えば、図３においてコンタクト領域２０１Ｒ、２０２Ｒ、３０１Ｒ及び３０２Ｒとして述べたように、画素アレイ部５４０と積層方向に重なる領域に設けても良い。また、電気的接続部を画素アレイ部５４０と積層方向に重ならない領域に設けても良い。具体的には、画素アレイ部５４０の外側に配置された周辺部と、積層方向に重なる領域に設けても良い。
第１の基板１００および第２の基板２００には、例えば、接続孔部Ｈ１及びＨ２が設けられている。接続孔部Ｈ１及びＨ２は、第１の基板１００および第２の基板２００を貫通している（図３）。接続孔部Ｈ１及びＨ２は、画素アレイ部５４０（または画素アレイ部５４０に重なる部分）の外側に設けられている（図２）。例えば、接続孔部Ｈ１は、Ｈ方向において画素アレイ部５４０より外側に配置されており、接続孔部Ｈ２は、Ｖ方向において画素アレイ部５４０よりも外側に配置されている。例えば、接続孔部Ｈ１は、第３の基板３００に設けられた入力部５１０Ａに達しており、接続孔部Ｈ２は、第３の基板３００に設けられた出力部５１０Ｂに達している。接続孔部Ｈ１及びＨ２は、空洞でもよく、少なくとも一部に導電材料を含んでいても良い。例えば、入力部５１０Ａ及び／又は出力部５１０Ｂとして形成された電極に、ボンディングワイヤを接続する構成がある。または、入力部５１０Ａ及び／又は出力部５１０Ｂとして形成された電極と、接続孔部Ｈ１及びＨ２に設けられた導電材料とを接続する構成がある。接続孔部Ｈ１及びＨ２に設けられた導電材料は、接続孔部Ｈ１及びＨ２の一部または全部に埋め込まれていても良く、導電材料が接続孔部Ｈ１及びＨ２の側壁に形成されていても良い。
なお、図３では第３の基板３００に入力部５１０Ａ及び出力部５１０Ｂを設ける構造としたが、これに限定されない。例えば、配線層２００Ｔ及び３００Ｔを介して第３の基板３００の信号を第２の基板２００へ送ることで、入力部５１０Ａ及び／又は出力部５１０Ｂを第２の基板２００に設けることもできる。同様に、配線層１００Ｔ及び２００Ｔを介して、第２の基板２００の信号を第１の基板１０００へ送ることで、入力部５１０Ａ及び／又は出力部５１０Ｂを第１の基板１００に設けることもできる。
なお、撮像装置１及び画素アレイ部５４０は、特許請求の範囲に記載の撮像素子の一例である。列信号処理部５５０は、特許請求の範囲に記載の処理回路の一例である。
図４は、画素共有ユニットの構成の一例を表す等価回路図である。画素共有ユニット５３９は、複数の画素５４１（図４では、画素５４１Ａ、５４１Ｂ、５４１Ｃ及び５４１Ｄの４つの画素５４１を表す）と、この複数の画素５４１に接続された１の画素回路２１０と、画素回路２１０に接続された垂直信号線５４３とを含んでいる。画素回路２１０は、例えば、４つのトランジスタ、具体的には、増幅トランジスタ２１３、選択トランジスタ２１４、リセットトランジスタ２１１および容量切り替えトランジスタ２１２を含んでいる。上述のように、画素共有ユニット５３９は、１つの画素回路２１０を時分割で動作させることにより、画素共有ユニット５３９に含まれる４つの画素５４１（画素５４１Ａ、５４１Ｂ、５４１Ｃ及び５４１Ｄ）それぞれの画素信号を順次垂直信号線５４３へ出力する構成になっている。複数の画素５４１に１つの画素回路２１０が接続されており、この複数の画素５４１の画素信号が、１つの画素回路２１０により時分割で出力される態様を、「複数の画素５４１が１つの画素回路２１０を共有する」という。
画素５４１Ａ、５４１Ｂ、５４１Ｃ及び５４１Ｄは、互いに共通の構成要素を有している。
画素５４１Ａ、５４１Ｂ、５４１Ｃ及び５４１Ｄは、例えば、光電変換部１０１と、光電変換部１０１と電気的に接続された電荷転送部１０２と、電荷転送部１０２に電気的に接続された電荷保持部１０３とを有している。光電変換部１０１（光電変換部１０１Ａ、１０１Ｂ、１０１Ｃ及び１０１Ｄ）では、カソードが電荷転送部１０２のソースに電気的に接続されており、アノードが基準電位線（例えば接地線）に電気的に接続されている。光電変換部１０１は、入射した光を光電変換し、その受光量に応じた電荷を発生する。電荷転送部１０２（電荷転送部１０２Ａ、１０２Ｂ、１０２Ｃ及び１０２Ｄ）は、例えば、ｎチャネルＭＯＳトランジスタである。電荷転送部１０２では、ドレインが電荷保持部１０３に電気的に接続され、ゲートが駆動信号線（信号線ＴＧ１、ＴＧ２、ＴＧ３及びＴＧ４）に電気的に接続されている。この駆動信号線は、１つの画素共有ユニット５３９に接続された複数の行駆動信号線５４２（図１参照）のうちの一部である。電荷転送部１０２は、光電変換部１０１で発生した電荷を電荷保持部１０３へと転送する。電荷保持部１０３（電荷保持部１０３Ａ、１０３Ｂ、１０３Ｃ及び１０３Ｄ）は、ｐ型半導体層中に形成されたｎ型拡散層領域である。このような電荷保持部１０３は、フローティングディヒュージョン（ＦＤ：Floating Diffusion）と称される。電荷保持部１０３は、光電変換部１０１から転送された電荷を一時的に保持する電荷保持手段であり、かつ、その電荷量に応じた電圧を発生させる、電荷―電圧変換手段である。
１の画素共有ユニット５３９に含まれる４つの電荷保持部１０３（電荷保持部１０３Ａ、１０３Ｂ、１０３Ｃ及び１０３Ｄ）は、互いに電気的に接続されるとともに、増幅トランジスタ２１３のゲートおよび容量切り替えトランジスタ２１２のソースに電気的に接続されている。容量切り替えトランジスタ２１２のドレインはリセットトランジスタ２１１のソースに接続され、容量切り替えトランジスタ２１２のゲートは駆動信号線ＦＤＧに接続されている。この駆動信号線ＦＤＧは、１つの画素共有ユニット５３９に接続された複数の行駆動信号線５４２のうちの一部である。リセットトランジスタ２１１のドレインは電源線Ｖｄｄに接続され、リセットトランジスタ２１１のゲートは駆動信号線ＲＳＴに接続されている。この駆動信号線ＲＳＴは、１つの画素共有ユニット５３９に接続された複数の行駆動信号線５４２のうちの一部である。増幅トランジスタ２１３のゲートは電荷保持部１０３に接続され、増幅トランジスタ２１３のドレインは電源線Ｖｄｄに接続され、増幅トランジスタ２１３のソースは選択トランジスタ２１４のドレインに接続されている。選択トランジスタ２１４のソースは垂直信号線５４３に接続され、選択トランジスタ２１４のゲートは駆動信号線ＳＥＬに接続されている。この駆動信号線ＳＥＬは、１つの画素共有ユニット５３９に接続された複数の行駆動信号線５４２のうちの一部である。
電荷転送部１０２は、電荷転送部１０２がオン状態になると、光電変換部１０１の電荷を電荷保持部１０３に転送する。電荷転送部１０２のゲート（転送ゲート）は、例えば、いわゆる縦型電極を含んでおり、後述の図６に示すように、半導体層（後述の図６の半導体層１００Ｓ）の表面から光電変換部１０１に達する深さまで延在して設けられている。リセットトランジスタ２１１は、電荷保持部１０３の電位を所定の電位にリセットする。リセットトランジスタ２１１がオン状態になると、電荷保持部１０３の電位を電源線Ｖｄｄの電位にリセットする。選択トランジスタ２１４は、画素回路２１０からの画素信号の出力タイミングを制御する。増幅トランジスタ２１３は、画素信号として、電荷保持部１０３に保持された電荷のレベルに応じた電圧の信号を生成する。増幅トランジスタ２１３は、選択トランジスタ２１４を介して垂直信号線５４３に接続されている。この増幅トランジスタ２１３は、列信号処理部５５０において、垂直信号線５４３に接続された負荷回路部（図１参照）とともにソースフォロアを構成している。増幅トランジスタ２１３は、選択トランジスタ２１４がオン状態となると、電荷保持部１０３の電圧を、垂直信号線５４３を介して列信号処理部５５０に出力する。リセットトランジスタ２１１、増幅トランジスタ２１３および選択トランジスタ２１４は、例えば、ｎチャネルＭＯＳトランジスタである。
容量切り替えトランジスタ２１２は、電荷保持部１０３での電荷―電圧変換のゲインを変更する際に用いられる。一般に、暗い場所での撮影時には画素信号が小さい。Ｑ＝ＣＶに基づき、電荷電圧変換を行う際に、電荷保持部１０３の容量（ＦＤの容量Ｃ）が大きければ、増幅トランジスタ２１３で電圧に変換した際のＶが小さくなってしまう。一方、明るい場所では、画素信号が大きくなるので、ＦＤの容量Ｃが大きくなければ、電荷保持部１０３で、光電変換部１０１の電荷を受けきれない。さらに、増幅トランジスタ２１３で電圧に変換した際のＶが大きくなりすぎないように（言い換えると、小さくなるように）、ＦＤの容量Ｃが大きくなっている必要がある。これらを踏まえると、容量切り替えトランジスタ２１２をオンにしたときには、容量切り替えトランジスタ２１２分のゲート容量が増えるので、全体のＦＤの容量Ｃが大きくなる。一方、容量切り替えトランジスタ２１２をオフにしたときには、全体のＦＤの容量Ｃが小さくなる。このように、容量切り替えトランジスタ２１２をオンオフ切り替えることで、ＦＤの容量Ｃを可変にし、変換効率を切り替えることができる。容量切り替えトランジスタ２１２は、例えば、ｎチャネルＭＯＳトランジスタである。
なお、容量切り替えトランジスタ２１２を設けない構成も可能である。このとき、例えば、画素回路２１０は、例えば増幅トランジスタ２１３、選択トランジスタ２１４およびリセットトランジスタ２１１の３つのトランジスタで構成される。画素回路２１０は、例えば、増幅トランジスタ２１３、選択トランジスタ２１４、リセットトランジスタ２１１および容量切り替えトランジスタ２１２などの画素トランジスタの少なくとも１つを有する。
選択トランジスタ２１４は、電源線Ｖｄｄと増幅トランジスタ２１３との間に設けられていてもよい。この場合、リセットトランジスタ２１１のドレインが電源線Ｖｄｄおよび選択トランジスタ２１４のドレインに電気的に接続されている。選択トランジスタ２１４のソースが増幅トランジスタ２１３のドレインに電気的に接続されており、選択トランジスタ２１４のゲートが行駆動信号線５４２（図１参照）に電気的に接続されている。増幅トランジスタ２１３のソース（画素回路２１０の出力端）が垂直信号線５４３に電気的に接続されており、増幅トランジスタ２１３のゲートがリセットトランジスタ２１１のソースに電気的に接続されている。なお、図示は省略するが、１の画素回路２１０を共有する画素５４１の数は、４以外であってもよい。例えば、２つまたは８つの画素５４１が１の画素回路２１０を共有してもよい。
［画素の構成］
図５は、本開示の第１の実施形態に係る画素の構成例を示す図である。同図は、画素共有ユニット５３９を構成する画素（画素５４１Ａ、５４１Ｂ、５４１Ｃ及び５４１Ｄ）の構成例を表す平面図である。また、同図は、第２の基板２００の側から見た第１の基板１００及び第２の基板２００の構成を表した図である。
同図において、白抜きの領域は、第１の半導体基板１２０に形成された半導体領域を表す。また、点ハッチングが付された領域は、第１の半導体基板１２０に配置されたＭＯＳトランジスタのゲート電極（ゲート電極１３１Ａ等）を表す。また、網掛けのハッチングが付された領域は第１の半導体基板１２０の絶縁層（絶縁層１４１）の領域を表し、斜線のハッチングが付された領域は絶縁層１４１に形成された凹部（凹部１５１）の領域を表す。また、一点鎖線の矩形は、第１の半導体基板１２０のウェル領域及び第２の半導体基板２２０のウェル領域を接続する接続部（接続部２５１）を表す。また、二点鎖線の矩形は貫通電極（貫通電極２５２）を表す。また、点線の矩形は、第２の半導体基板２２０に配置されるリセットトランジスタ２１１、容量切り替えトランジスタ２１２、増幅トランジスタ２１３及び選択トランジスタ２１４の領域を表す。なお、同図の「ＲＳＴ」、「ＦＤＧ」、「ＡＭＰ」及び「ＳＥＬ」は、リセットトランジスタ２１１、容量切り替えトランジスタ２１２、増幅トランジスタ２１３及び選択トランジスタ２１４を表す。
前述のように、画素５４１Ａ、５４１Ｂ、５４１Ｃ及び５４１Ｄは、第１の基板１００に配置される。同図に表したように、画素５４１Ａ、５４１Ｂ、５４１Ｃ及び５４１Ｄは、２行２列に配置される。これらの中央部の近傍に電荷保持部１０３Ａ、１０３Ｂ、１０３Ｃ及び１０３Ｄが配置される。これら電荷保持部１０３Ａ、１０３Ｂ、１０３Ｃ及び１０３Ｄに隣接して、電荷転送部１０２Ａ、１０２Ｂ、１０２Ｃ及び１０２Ｄがそれぞれ配置される。便宜上、同図において１０２Ｃ、１０２Ｄ、１０３Ｃ及び１０３Ｄの記載を省略した。
第２の基板２００には、画素回路２１０が配置される。この画素回路２１０のリセットトランジスタ２１１及び容量切り替えトランジスタ２１２が隣接して配置され、増幅トランジスタ２１３及び選択トランジスタ２１４が隣接して配置される。また、リセットトランジスタ２１１及び容量切り替えトランジスタ２１２と増幅トランジスタ２１３及び選択トランジスタ２１４とは離隔して配置される。
絶縁層１４１には、凹部１５１が配置される。同図の凹部１５１は、第２の半導体基板２２０の素子（リセットトランジスタ２１１、容量切り替えトランジスタ２１２、増幅トランジスタ２１３及び選択トランジスタ２１４）の直下の領域とは異なる領域に形成される例を表したものである。絶縁層１４１の凹部１５１の構成の詳細については後述する。
［撮像装置の断面の構成］
図６は、本開示の第１の実施形態に係る撮像装置の構成例を示す断面図である。同図は、撮像装置１の構成例を表す断面図である。同図の撮像装置１は、第１の基板１００と、第２の基板２００と、第３の基板３００とを備える。前述のように、第１の基板１００は半導体層１００Ｓおよび配線層１００Ｔを含み、第２の基板２００は半導体層２００Ｓおよび配線層２００Ｔを含み、第３の基板３００は半導体層３００Ｓおよび配線層３００Ｔを含む。また、撮像装置１は、絶縁膜１８１と、カラーフィルタ１８２と、オンチップレンズ４０１とを更に備える。
半導体層１００Ｓは、第１の半導体基板１２０と、絶縁膜１２９と、分離部１７１とを備える。
第１の半導体基板１２０は、光電変換部１０１が配置される半導体の基板である。同図の第１の半導体基板１２０には、電荷転送部１０２及び電荷保持部１０３が更に配置される。同図には、光電変換部１０１Ａ及び１０１Ｂと電荷転送部１０２Ａ及び１０２Ｂと電荷保持部１０３Ａ及び１０３Ｂとを記載した。第１の半導体基板１２０は、例えば、シリコン（Ｓｉ）により構成することができる。光電変換部１０１等は、第１の半導体基板１２０に形成されたウェル領域に配置される。便宜上、同図の第１の半導体基板１２０は、ｐ型のウェル領域を構成するものと想定する。このｐ型のウェル領域にｎ型の半導体領域を配置することにより、素子（の拡散層）を形成することができる。
同図の第１の半導体基板１２０に記載された矩形がｎ型の半導体領域を表す。光電変換部１０１Ａは、ｎ型の半導体領域１２１Ａにより構成される。具体的には、ｎ型の半導体領域１２１Ａ及び周囲のｐ型のウェル領域の界面に形成されるｐｎ接合により構成されるフォトダイオードが光電変換部１０１Ａに該当する。同図に表したように、光電変換部１０１Ａは、第１の半導体基板１２０の裏面側寄りに形成される。光電変換部１０１Ｂも光電変換部１０１Ａと同様に構成される。
電荷保持部１０３Ａ及び１０３Ｂは、ｎ型の半導体領域１２２Ａ及び１２２Ｂによりそれぞれ構成される。これらｎ型の半導体領域１２２Ａ及び１２２Ｂが前述のＦＤを構成する。
電荷転送部１０２Ａは、半導体領域１２１Ａ及び１２２Ａ並びにゲート電極１３１Ａにより構成される。ｎ型の半導体領域１２１Ａ及び１２２Ａが電荷転送部１０２Ａのソース領域及びドレイン領域に該当する。同図に表したようにｎ型の半導体領域１２１Ａは第１の半導体基板１２０の裏面側寄りに形成され、ｎ型の半導体領域１２２Ａは第１の半導体基板１２０の表側の表面に形成される。ゲート電極１３１Ａは、第１の半導体基板１２０の表面側に配置されるとともにｎ型の半導体領域１２１Ａに達する深さの柱状部を備える。このゲート電極１３１Ａに駆動電圧を印加するとゲート電極１３１Ａに隣接するウェル領域にチャネルが形成され、ｎ型の半導体領域１２１Ａ及び１２２Ａの間が導通状態になる。すなわち、光電変換部１０１Ａ及び電荷保持部１０３Ａの間が導通し、光電変換部１０１Ａの電荷が電荷保持部１０３Ａに転送される。このように、電荷転送部１０２Ａは、半導体基板の厚さ方向に電荷を転送する縦型トランジスタにより構成される。
電荷転送部１０２Ａと同様に、電荷転送部１０２Ｂは、半導体領域１２１Ｂ及び１２２Ｂ並びにゲート電極１３１Ｂにより構成される。なお、ゲート電極１３１Ａ及び１３１Ｂは、不純物が注入された多結晶シリコンにより構成することができる。
なお、第１の半導体基板１２０には、半導体領域１２３Ａ及び１２３Ｂが配置される。これら半導体領域１２３Ａ及び１２３Ｂは、第１の半導体基板１２０のウェル領域に配置される半導体領域であり、このウェル領域と同じ導電型の比較的高い不純物濃度に構成される半導体領域である。
絶縁膜１２９は、第１の半導体基板１２０の表面側を絶縁する膜である。この絶縁膜１２９は、酸化シリコン（ＳｉＯ２）やＳｉＯ２と窒化シリコン（ＳｉＮ）との複合膜により構成することができる。なお、ゲート電極１３１Ａ及び１３１Ｂと第１の半導体基板１２０との間にも絶縁膜１２９が配置される。この絶縁膜１２９は、ゲート絶縁膜に該当する。ＳｉＯ２膜は、熱酸化により形成することができる。
分離部１７１は、画素５４１の境界に配置されて画素５４１を分離するものである。同図においては、画素５４１Ａ及び５４１Ｂが分離部１７１により分離される例を記載した。分離部１７１は、第１の半導体基板１２０の裏面側から表面側に貫通する溝部にＳｉＯ２等の絶縁物を埋め込むことにより構成することができる。
配線層１００Ｔは、絶縁層１４１と、パッド１３２及び１３３と、接続部２５１とを備える。絶縁層１４１は、第１の半導体基板１２０の表面側に配置されたゲート電極１３１やパッド１３２等を絶縁するものである。この絶縁層１４１は、例えば、ＳｉＯ２により構成することができる。パッド１３２及び１３３は、第１の半導体基板１２０の半導体領域に接続される電極である。パッド１３２は、電荷保持部１０３Ａ及び１０３Ｂ並びに不図示の電荷保持部１０３Ｃ及び１０３Ｄに接続される。このパッド１３２には、後述する貫通電極２５２が更に接続される。パッド１３３は、半導体領域１２３Ａ及び１２３Ｂ並びに不図示の画素５４１Ｃ及び５４１のそれぞれの半導体領域１２３に接続される。このパッド１３３には、接続部２５１が更に接続される。パッド１３２及び１３３は、不純物が注入された多結晶シリコンにより構成することができる。
なお、絶縁層１４１には、凹部１５１が配置される。この凹部１５１は、第２の半導体基板２２０に隣接する絶縁層１４１の表面に形成される。また、この凹部１５１は、後述する接続部２５１の周囲に形成される。この凹部１５１及び第２の半導体基板２２０の裏側の表面により空隙１５０が形成される。この空隙１５０は、真空にすることができる。凹部１５１の構成の詳細については後述する。
接続部２５１は、第１の半導体基板１２０及び第２の半導体基板２２０の基準電位（ウェル電位）を共通にするために、第１の半導体基板１２０及び第２の半導体基板２２０を接続するものである。同図の接続部２５１は、パッド１３３を介して半導体領域１２３及び後述する半導体領域２２８の間を接続する。接続部２５１は、不純物が注入された多結晶シリコンにより構成することができる。なお、接続部２５１は、ウェルコンタクトとも称される。後述するように、基準電位には、接地電位を適用することができる。また、接地電位以外の固定電位を基準電位に適用することもできる。
半導体層２００Ｓは、第２の半導体基板２２０と、絶縁膜２２９とを備える。
第２の半導体基板２２０は、画素回路２１０が配置される半導体の基板である。同図の第２の半導体基板２２０には、画素回路２１０のうちの容量切り替えトランジスタ２１２及び増幅トランジスタ２１３を記載した。第２の半導体基板２２０は、第１の半導体基板１２０と同様に、Ｓｉにより構成することができる。また、第１の半導体基板１２０と同様に、第２の半導体基板２２０には、ｐ型のウェル領域が形成される。便宜上、同図の第２の半導体基板２２０は、ｐ型のウェル領域を構成するものと想定する。
容量切り替えトランジスタ２１２は、ｎ型の半導体領域２２１及び２２２とゲート電極２３１とにより構成される。ｎ型の半導体領域２２１及び２２２は、何れか一方がソース領域となり、他方がドレイン領域となる。ｎ型の半導体領域２２１及び２２２の間におけるゲート電極２３１の直下のウェル領域にチャネルが形成される。なお、増幅トランジスタ２１３も同様の構成を採ることができる。なお、容量切り替えトランジスタ２１２や増幅トランジスタ２１３等の素子が形成される第２の半導体基板２２０の領域を素子領域２６０と称する。
第２の半導体基板２２０のウェル領域には、半導体領域２２７が更に配置される。この半導体領域２２７は、ウェル領域と同じ導電型の高い不純物濃度に構成される領域である。半導体領域２２７には、ウェル電位を供給するための接続部（コンタクトプラグ２４４）が接続される。
また、第２の半導体基板２２０には、基板分離領域２６２が配置される。この基板分離領域２６２は、第２の半導体基板２２０が除去されて構成された分離領域である。なお、基板分離領域２６２には、後述する絶縁層２４１が配置される。
同図の半導体領域２２８は、第２の半導体基板２２０の底部に配置されて第２の半導体基板２２０のウェル領域と同じ導電型の比較的高い不純物濃度に構成される半導体領域である。この半導体領域２２８を配置することにより、接続部２５１との間の接続抵抗を低減することができる。
絶縁膜２２９は、第２の半導体基板２２０の表面側を絶縁する膜である。この絶縁膜２２９は、絶縁膜１２９と同様に、ＳｉＯ２やＳｉＯ２とＳｉＮとの複合膜により構成することができる。なお、ＳｉＯ２膜は、熱酸化により形成することができる。この熱酸化は、高温プロセスと称される。
配線層２００Ｔは、絶縁層２４１と、配線２４２と、ビアプラグ２４３と、コンタクトプラグ２４４と、貫通電極２５２、２５３Ａ及び２５３Ｂと、コンタクト部２０１及び２０２とを備える。配線２４２は、第２の半導体基板２２０に配置された素子等に電気信号等を伝達する導体である。この配線２４２は、銅（Ｃｕ）等の金属により構成することができる。絶縁層２４１は、配線２４２等を絶縁するものである。この絶縁層２４１は、絶縁層１４１と同様に、ＳｉＯ２等により構成することができる。配線２４２及び絶縁層２４１は、多層に構成することができる。同図は、２層に構成される配線２４２及び絶縁層２４１を例として記載した。異なる層に配置された配線２４２同士は、ビアプラグ２４３により接続することができる。このビアプラグ２４３は、柱状の金属、例えば、柱状のＣｕにより構成することができる。また、配線２４２と第２の半導体基板２２０の半導体領域２２２やゲート電極２３１等との間はコンタクトプラグ２４４により接続することができる。このコンタクトプラグ２４４は、柱状の金属、例えば、柱状のタングステン（Ｗ）により構成することができる。
貫通電極２５２等は、配線２４２と第１の半導体基板１２０の表面側に配置された部材とを接続する柱状の電極である。貫通電極２５２は、パッド１３２に接続される。また、貫通電極２５３Ａ及び２５３Ｂは、それぞれゲート電極１３１Ａ及び１３１Ｂに接続される。これら貫通電極２５２等は、Ｗ等の金属により構成することができ、基板分離領域２６２に配置することができる。
コンタクト部２０１及び２０２は、前述のように、第３の基板３００のコンタクト部３０１及び３０３にそれぞれ接続されるものである。コンタクト部２０１は、コンタクトプラグ２４４を介して第２の半導体基板２２０のウェル領域に接続され、基準電位を伝達する。コンタクト部２０２は、信号等の伝達に使用される。
半導体層３００Ｓは、第３の半導体基板３２０を備える。この第３の半導体基板３２０には、前述の画像信号処理部５６０（不図示）等が配置される。また、第３の半導体基板３２０には、ウェル領域が形成される。このウェル領域に半導体領域３２１が配置される。半導体領域３２１は、半導体領域１２３と同様に、比較的高い不純物濃度に構成され、コンタクトプラグ３４４が接続される。
配線層３００Ｔは、絶縁層３４１、配線３４２、ビアプラグ３４３、コンタクトプラグ３４４並びにコンタクト部３０１及び３０２を備える。これらの構成は、絶縁層２４１、配線２４２、ビアプラグ２４３、コンタクトプラグ２４４並びにコンタクト部３０１及び３０２と同様であるため、説明を省略する。
同図に表したように、半導体領域２２７は、コンタクトプラグ２４４、配線２４２、ビアプラグ２４３、コンタクト部２０１、コンタクト部３０１、ビアプラグ３４３、配線３４２及びコンタクトプラグ３４４を介して第３の半導体基板３２０の半導体領域３２１に接続される。これにより、第２の半導体基板２２０のウェル領域と第３の半導体基板３２０のウェル領域とが電気的に接続され、基準電位が共通となる。この基準電位には、例えば、第３の半導体基板３２０に接続される電源回路の接地電位を適用することができる。また、接地電位以外の固定電位を基準電位に適用することもできる。このように、コンタクトプラグ２４４等を介して基準電位が第２の半導体基板２２０に供給される。
絶縁膜１８１は、第１の半導体基板１２０の裏面側を絶縁するとともに保護する膜である。この絶縁膜１８１は、例えば、ＳｉＯ２により構成することができる。カラーフィルタ１８２は、画素５４１毎に配置されて入射光のうちの所定の波長の光を透過する光学的なフィルタである。オンチップレンズ４０１は、画素５４１毎に配置されて入射光を光電変換部１０１に集光するレンズである。
［凹部の構成］
図７は、本開示の第１の実施形態に係る凹部の構成例を示す図である。同図は、凹部１５１の構成例を表す断面図である。同図は、積層する前の第１の半導体基板１２０及び第２の半導体基板２２０を記載した。同図の矢印は、撮像装置１の製造工程においてウェハ状の第１の半導体基板１２０に第２の半導体基板２２０が積層される様子を表したものである。
接続部２５１は、絶縁層１４１に形成された開口部１４９に多結晶シリコン等の導電部材を配置することにより形成することができる。この接続部２５１の周囲の絶縁層１４１の表面を除去することにより、凹部１５１を形成することができる。
凹部１５１は、絶縁層１４１の表面の接続部２５１の周囲に形成される凹部である。また、凹部１５１は、画素アレイ部５４０の周縁部５４９以外の領域に形成することができる。なお、周縁部５４９には、例えば、第１の半導体基板１２０の端部に隣接する領域が該当する。凹部１５１を絶縁層１４１の表面に配置することにより、接続部２５１が絶縁層１４１の表面から突出する構成にすることができる。第２の半導体基板２２０を第１の半導体基板１２０に積層する際、凹部１５１において接続部２５１の先端を絶縁層１４１の表面（凹部１５１の底面）より先に第２の半導体基板２２０の裏面側に接触させることができる。接続部２５１と第２の半導体基板２２０の裏面側との接続不良の発生を低減することができる。
また、凹部１５１を配置することにより、第１の半導体基板１２０及び第２の半導体基板２２０を積層した後に前述した空隙１５０を形成することができる。この空隙１５０は、絶縁層１４１を構成するＳｉＯ２より誘電率が低いため、接続部２５１等の配線の寄生容量を低減することができる。
また、凹部１５１は、第２の半導体基板２２０との積層後に素子領域２６０の直下となる領域１５９を除いた領域の絶縁層１４１に配置することができる。第２の半導体基板２２０の素子の直下に凹部１５１が形成されないため、素子の強度の低下を防ぐことができる。
また、同図の右側の凹部１５１は、１つの接続部２５１の周囲に形成される凹部１５１の例を表したものである。また、同図の左側の凹部１５１は、複数の接続部２５１の周囲に共通に形成される例を表したものである。凹部１５１に複数の接続部２５１が含まれる構成を採ることにより、比較的広い範囲に凹部１５１を配置することができる。
凹部１５１は、例えば、５ｎｍ以上の深さ（同図の「Ｄ」）に構成することができる。これにより、製造工程におけるばらつきに対してマージンを確保することができる。また、接続部２５１の凹部１５１の底面からの高さ（同図の「Ｈ」）は、例えば、５ｎｍ以上にすることができる。これにより、接続部２５１の高さばらつきに対するマージンを確保することができる。なお、同図において接続部２５１の高さＨが凹部１５１の深さＤに対して小さい場合（Ｈ＜Ｄ）であっても、接続部２５１及び第２の半導体基板２２０の接続は可能である。図８Ｈにおいて後述するように、第２の半導体基板２２０の積層の際に第２の半導体基板２２０が絶縁層１４１の表面に圧接されるためである。この圧接により第２の半導体基板２２０が撓み、接続部２５１の端部に第２の半導体基板２２０を接触させることができる。
なお、第２の半導体基板２２０の基板分離領域２６２の直下の凹部１５１には、第２の半導体基板２２０を積層した後の工程において、絶縁層２４１が配置される。
［撮像装置の製造方法］
図８Ａ－８Ｌは、本開示の第１の実施形態に係る撮像装置の製造方法の一例を示す図である。同図は、撮像装置１の製造工程の一例を表す図である。
まず、第１の半導体基板１２０にウェル領域及びｎ型の半導体領域１２１等を形成し、絶縁膜１２９を配置する。次に、ゲート電極１３１（不図示）等を配置する。次に、絶縁層１４１を配置する（図８Ａ）。
次に、絶縁層１４１の表面にレジスト６０３を配置する。このレジスト６０３には、接続部２５１を配置する領域に開口部６０４が形成される（図８Ｂ）。
次に、レジスト６０３をマスクとして使用して絶縁層１４１のエッチングを行う。このエッチングには、例えば、ドライエッチングを適用することができる。これにより、絶縁層１４１に開口部１４９が形成される（図８Ｃ）。
次に、開口部１４９を含む絶縁層１４１の表面に接続部２５１の材料膜６０５を配置する。これは、例えば、多結晶シリコンの膜をＣＶＤ（Chemical Vapor Deposition）等を使用して成膜することにより行うことができる（図８Ｄ）。
次に、開口部１４９以外に配置された材料膜６０５を除去する。これは、第１の半導体基板１２０の表面側を研削することにより行うことができる。この研削には、例えば、化学的機械的研磨（ＣＭＰ：Chemical Mechanical Polishing）を適用することができる。これにより、絶縁層１４１に埋め込まれた形状の接続部２５１を形成することができる（図８Ｅ）。なお、本工程においては、絶縁層１４１より材料膜６０５の方が高い研削選択比となるＣＭＰを想定する。これにより、研削後の接続部２５１は、端部が絶縁層１４１の表面と略同じ高さ、又は、端部が絶縁層１４１に埋もれる高さに構成される。
次に、絶縁層１４１の表面にレジスト６０６を配置する。このレジスト６０６には、凹部１５１を形成する領域に開口部６０７が形成される（図８Ｆ）。
次に、レジスト６０６をマスクとして使用して、絶縁層１４１のエッチングを行い、凹部１５１を形成する。このエッチングには、ドライエッチング又はウェットエッチングを適用することができる。また、このエッチングとして、接続部２５１の材料である多結晶シリコンに対して絶縁層１４１の材料であるＳｉＯ２の選択度が高いエッチングを適用することにより、エッチング後の凹部１５１の底面から突出する形状の接続部２５１を形成することができる（図８Ｇ）。
次に、第１の半導体基板１２０の表面側に第２の半導体基板２２０を貼り合わせて積層する。この貼り合わせは、絶縁層１４１の表面に第２の半導体基板２２０を重ねて圧接し、加熱することにより行うことができる。これにより、第１の半導体基板１２０及び第２の半導体基板２２０が接着されて積層される。この際、接続部２５１の端部が第２の半導体基板２２０の半導体領域２２８（不図示）に接続される。また、この積層により、空隙１５０が形成される。第１の半導体基板１２０及び第２の半導体基板２２０を積層する工程を真空中にて行うことにより、空隙１５０を真空にすることができる。（図８Ｈ）。
次に、第２の半導体基板２２０に基板分離領域２６２を形成する。これは、第２の半導体基板２２０をエッチングすることにより行うことができる。このエッチングには、ドライエッチングを適用することができる（図８Ｉ）。
次に、第２の半導体基板２２０に半導体領域２２１等を形成し、絶縁膜２２９や容量切り替えトランジスタ２１２等の素子を形成する。これにより素子領域２６０が形成される（図８Ｊ）。
次に、第２の半導体基板２２０の表面に絶縁層２４１を配置する。これは、例えば、ＣＶＤ等を使用してＳｉＯ２の膜を成膜することにより行うことができる（図８Ｋ）。この際、凹部１５１の一部が絶縁層２４１により埋められる。
次に、貫通電極２５２を配置する。これは、基板分離領域２６２の絶縁層１４１及び絶縁層２４１に貫通孔を形成し、多結晶シリコン等の貫通電極２５２の材料を埋め込むことにより行うことができる（図８Ｌ）。
その後、配線層２００Ｔを形成し、第３の半導体基板３２０を積層することにより、撮像装置１を製造することができる。
［撮像装置の他の製造方法］
図９Ａ－９Ｃは、本開示の第１の実施形態に係る撮像装置の製造方法の他の例を示す図である。同図は、図８Ａ－８Ｌと同様に、撮像装置１の製造工程の一例を表す図である。同図の製造方法は、凹部１５１の形成前の工程において形成された接続部２５１が絶縁層１４１の表面から突出した形状に構成される点で、図８Ａ－８Ｌの製造方法と異なる。
図９Ａは、図８Ｅと同様に、ＣＭＰにより接続部２５１を形成する工程を表したものである。このＣＭＰにおいて、絶縁層１４１より材料膜６０５の方が低い研削選択比となるＣＭＰを適用する場合、図９Ａに表したように、接続部２５１の端部が絶縁層１４１から突出した形状になる。また、接続部２５１の形成後の工程において、絶縁層１４１が研削されて接続部２５１が突出した形状になる場合もある。
図９Ｂにおいて、図８Ｆと同様に、絶縁層１４１の表面にレジスト６０６を配置する（図９Ｂ）。
次に、レジスト６０６をマスクとして使用して絶縁層１４１のエッチングを行う。このエッチングとして、接続部２５１の材料である多結晶シリコン及び絶縁層１４１の材料であるＳｉＯ２の選択度が低い条件においてエッチングを行う。これにより、絶縁層１４１と接続部２５１とが略同じレートにおいてエッチングされる。このエッチングにより、凹部１５１が形成されるとともに、凹部１５１の深さに対して低い高さの接続部２５１を形成することができる（図９Ｃ）。以降の製造工程には、図８Ｈ～８Ｌの工程を適用することができる。
このように、端部が絶縁層１４１から突出した形状の接続部２５１が配置される場合であっても凹部１５１と凹部１５１の深さに対して低い高さの接続部２５１とを形成することができる。
［凹部の効果］
図１０Ａ、１０Ｂは、本開示の第１の実施形態に係る凹部の効果を説明する図である。同図は、凹部１５１を適用しない場合に生じる不具合を表す図である。
図１０Ａは、接続部２５１が絶縁層１４１の表面から突出する形状に構成される場合を表したものである。この接続部２５１を備える第１の半導体基板１２０に第２の半導体基板２２０を貼り付けて積層すると、絶縁層１４１と第２の半導体基板２２０との間に隙間６２０を生じる。このため、第１の半導体基板１２０及び第２の半導体基板２２０の接着強度が低下する。後の行程における搬送等において、接続部２５１の破損を生じる可能性が高くなる。また、隙間６２０に空気等のガスが侵入する際には、加熱を伴う工程において隙間６２０のガスが膨張し、破損する可能性がある。
図１０Ｂは、接続部２５１が絶縁層１４１に埋もれた形状に構成される場合を表したものである。この場合には、この接続部２５１を備える第１の半導体基板１２０に第２の半導体基板２２０を貼り付けても、同図のように接続部２５１の端部が第２の半導体基板２２０の裏面側に届かない構成になる。このため、接続部２５１が第２の半導体基板２２０に接触できず、接続不良を生じる。
第１の半導体基板１２０の絶縁層１４１に凹部１５１を配置することにより、これらの不具合の発生を防ぐことができる。なお、接続部２５１は、第１の半導体基板１２０及び第２の半導体基板２２０のウェル領域以外の領域に接続され、基準電位以外の信号を伝達する構成を採ることもできる。この場合においても、接続部２５１の周囲に凹部１５１を配置することができる。
このように、本開示の第１の実施形態の撮像装置１は、第１の半導体基板１２０の絶縁層１４１における第２の半導体基板２２０に隣接する面の接続部２５１の周囲に凹部１５１を備える。これにより、接続部２５１の高さや絶縁層１４１の厚さ等がばらついた場合であっても、接続部２５１と第２の半導体基板２２０との間を接続することができる。第１の半導体基板１２０及び第２の半導体基板の積層を容易に行うことができる。
（２．第２の実施形態）
上述の第１の実施形態の撮像装置１は、素子領域２６０以外の領域に凹部１５１が形成されていた。これに対し、本開示の第２の実施形態の撮像装置１は、第１の半導体基板１２０の配線層１００Ｔに配線が配置され、当該配線が配置される領域以外の領域に凹部１５１が形成される点で、上述の第１の実施形態と異なる。
［画素の構成］
図１１は、本開示の第２の実施形態に係る画素の構成例を示す図である。同図は、図５と同様に、画素共有ユニット５３９を構成する画素（画素５４１Ａ、５４１Ｂ、５４１Ｃ及び５４１Ｄ）の構成例を表す平面図である。同図の画素は、配線層１００Ｔに配線１４２が配置される点で、図５の画素と異なる。同図には、４組の画素５４１Ａ、５４１Ｂ、５４１Ｃ及び５４１Ｄを記載した。なお、同図において、電荷保持部１０３、半導体領域１２３及び第２の半導体基板２２０に配置される素子等の記載を省略した。
同図の配線層１００Ｔは、配線１４２を備える。同図の白抜きの長方形が配線１４２を表す。この配線１４２は、隣接する画素共有ユニット５３９において画素の信号を共通に伝達する配線である。同図の配線１４２は、電荷転送部１０２のゲートの信号を伝達する例を表したものである。同図の左端の配線１４２は、同図の縦方向に隣接する２つの画素共有ユニット５３９のそれぞれの画素５４１Ａの電荷転送部１０２におけるゲート電極１３１同士を接続する配線である。配線１４２とゲート電極１３１との間には、コンタクトプラグ１４３が配置される。また、配線１４２には、貫通電極２５３が接続される。画素５４１Ｂ、５４１Ｃ及び５４１Ｄにおいても同様に配線１４２により接続される。このように、配線層１００Ｔに配線１４２を形成して２つの画素において信号を共有し、配線１４２に貫通電極２５３を接続することにより、２つの画素において貫通電極２５３を共有することができる。これにより、貫通電極２５３を削減することができる。配線１４２及びコンタクトプラグ１４３は、不純物が注入された多結晶シリコンにより構成することができる。
同図の凹部１５１は、配線１４２が配置される領域以外の領域に配置することができる。配線１４２に重なる位置に凹部１５１が形成されないため、配線１４２の近傍の絶縁層１４１の厚さの低下を防ぐことができ、配線１４２に対する絶縁層１４１の絶縁能力の低下を防ぐことができる。
また、同図の凹部１５１は、平面視において帯状に構成される例を表したものである。同図に表したように、配線１４２は、同図の縦方向に配線される。このため、凹部１５１は、配線１４２と平行な帯状に構成することができる。
［凹部の構成］
図１２は、本開示の第２の実施形態に係る凹部の構成例を示す図である。同図は、図７と同様に、凹部１５１の構成例を表す模式断面図である。同図は、積層する前の第１の半導体基板１２０の構成を表す図であり、凹部１５１の帯の方向に垂直な断面の構成を表す図である。なお、同図の点線の矩形は、第２の半導体基板２２０を積層した後に形成される貫通電極２５３を表したものである。なお、同図において、第１の半導体基板１２０における半導体領域１２３等の記載は、省略している。
同図の絶縁層１４１の領域１５８は、配線１４２が配置される領域を表す。この領域１５９とは異なる領域に、同図の凹部１５１が配置される。同図に表したように、配線１４２の上部に凹部１５１が配置されないため、配線１４２の上部における絶縁層１４１の膜厚の減少を防ぐことができる。
これ以外の撮像装置１の構成は本開示の第１の実施形態における撮像装置１の構成と同様であるため、説明を省略する。
このように、本開示の第２の実施形態の撮像装置１は、第１の半導体基板１２０の配線層２００Ｔにおける配線１４２が配置される領域以外の絶縁層１４１の領域に凹部１５１が配置される。これにより、配線１４２の上部の絶縁層１４１における絶縁能力の低下を防ぐことができる。
（３．第１の変形例）
上述の第１の実施形態の撮像装置１は、平面型のＭＯＳトランジスタによる増幅トランジスタ２１３を使用していたが、フィンＦＥＴを適用することもできる。
［撮像装置の断面の構成］
図１３は、本開示の実施形態の第１の変形例に係る撮像装置の構成例を示す断面図である。同図は、図６と同様に、撮像装置１の構成例を表す断面図である。同図の撮像装置１は、フィンＦＥＴによる増幅トランジスタ２１３を備える点で、図６の撮像装置１と異なる。
同図の増幅トランジスタ２１３は、直方体形状の半導体領域２２５の底面を除く３面にゲート絶縁膜を介してゲート電極２３２が配置される形状に構成される。このような形状の増幅トランジスタ２１３は、フィンＦＥＴ（Fin FET）と称される。また、同図の増幅トランジスタ２１３は、並置された２つの半導体領域２２５に共通にゲート電極２３２が配置されて構成される例を表したものである。このゲート電極２３２は、貫通電極２５２を介して電荷保持部１０３に隣接するパッド１３２に接続される。貫通電極２５２は、ゲート電極２３２及び絶縁層１４１を貫通する形状に構成され、側面においてゲート電極２３２に接続する。
なお、フィンＦＥＴの構成は、この例に限定されない。例えば、１つの半導体領域２２５にゲート電極２３２が配置されて構成されてもよい。また、３つ以上の半導体領域２２５を含んで構成されてもよい。また、貫通電極２５２をゲート電極２３２の側面と絶縁層２４１との間に配置し、貫通電極２５２の側面がゲート電極２３２の側面と接する形状に構成することもできる。この場合、ゲート電極２３２の側面は、１つ又は複数の半導体領域２２５の全体を覆う形状における２つの側面（同図のゲート電極２３２の右側及び左側の側面）の何れかの面が該当する。
同図の容量切り替えトランジスタ２１２は、平面型ゲート構造のＭＯＳトランジスタにより構成される。なお、同図の容量切り替えトランジスタ２１２は、ＳＴＩ（Shallow Trench Isolation）２２６により分離される例を表したものである。
なお、同図のパッド１３３は、裏側の全面が第１の半導体基板１２０に隣接する形状に構成されるとともに分離部１７１をまたぐ形状に配置される。このパッド１３３の下層の第１の半導体基板１２０に半導体領域１２３が形成される。同図の半導体領域１２３は、パッド１３３を構成する多結晶シリコンに含まれる不純物を第１の半導体基板１２０に拡散させることにより形成された半導体領域である。同図のパッド１３２も、パッド１３３と同様に、裏側全面が第１の半導体基板１２０に隣接するとともに分離部１７１をまたぐ形状に構成される。パッド１３２の下層の第１の半導体基板１２０に電荷保持部１０３を構成する半導体領域１２２が形成される。この半導体領域１２２もパッド１３２に含まれる不純物を第１の半導体基板１２０に拡散させることにより形成することができる。
（４．第２の変形例）
上述の第１の実施形態の撮像装置１は、素子領域２６０以外の領域に構成される凹部１５１を備えていたが、他の構成の凹部１５１を備えることもできる。
［凹部の構成］
図１４Ａ及び１４Ｂは、本開示の実施形態の第２の変形例に係る凹部の構成例を示す図である。同図は、凹部１５１の構成例を表す平面図である。
図１４Ａは、画素アレイ部５４０の周縁部５４９以外の領域に配置される凹部１５１の例を表したものである。また、同図の凹部１５１は、図５において説明した凹部１５１とは異なり、第２の半導体基板２２０の素子領域２６０の直下の領域にも形成される例を表したものである。凹部１５１を比較的広い面積に構成するとともに接続部２５１が配置される領域の外側に広く展延する形状に構成することにより、接続部２５１及び第２の半導体基板２２０の間の接合を容易に行うことができる。凹部１５１の端部から離れた位置に接続部２５１が配置されることとなり、第２の半導体基板２２０が接続部２５１の端部に接触可能に撓むためである。
図１４Ｂは、島状に構成される凹部１５１の例を表した図である。同図の凹部１５１は、１つの接続部２５１の周囲の比較的狭い範囲に形成される例を表したものである。第２の半導体基板２２０と接合する絶縁層１４１の領域を広くすることができ、積層後の第１の半導体基板１２０及び第２の半導体基板２２０の強度の低下を軽減することができる。
なお、凹部１５１の構成は、この例に限定されない。凹部１５１は、任意の形状に構成することができる。
これ以外の撮像装置１の構成は本開示の第１の実施形態における撮像装置１の構成と同様であるため、説明を省略する。
（５．適用例）
図１５は、上記実施の形態およびその変形例に係る撮像装置１を備えた撮像システム７の概略構成の一例を表したものである。
撮像システム７は、例えば、デジタルスチルカメラやビデオカメラ等の撮像装置や、スマートフォンやタブレット型端末等の携帯端末装置などの電子機器である。撮像システム７は、例えば、上記実施の形態およびその変形例に係る撮像装置１、ＤＳＰ回路７４３、フレームメモリ７４４、表示部７４５、記憶部７４６、操作部７４７および電源部７４８を備えている。撮像システム７において、上記実施の形態およびその変形例に係る撮像装置１、ＤＳＰ回路７４３、フレームメモリ７４４、表示部７４５、記憶部７４６、操作部７４７および電源部７４８は、バスライン７４９を介して相互に接続されている。
上記実施の形態およびその変形例に係る撮像装置１は、入射光に応じた画像データを出力する。ＤＳＰ回路７４３は、上記実施の形態およびその変形例に係る撮像装置１から出力される信号（画像データ）を処理する信号処理回路である。フレームメモリ７４４は、ＤＳＰ回路７４３により処理された画像データを、フレーム単位で一時的に保持する。表示部７４５は、例えば、液晶パネルや有機EL（Electro Luminescence）パネル等のパネル型表示装置からなり、上記実施の形態およびその変形例に係る撮像装置１で撮像された動画又は静止画を表示する。記憶部７４６は、上記実施の形態およびその変形例に係る撮像装置１で撮像された動画又は静止画の画像データを、半導体メモリやハードディスク等の記録媒体に記録する。操作部７４７は、ユーザによる操作に従い、撮像システム７が有する各種の機能についての操作指令を発する。電源部７４８は、上記実施の形態およびその変形例に係る撮像装置１、ＤＳＰ回路７４３、フレームメモリ７４４、表示部７４５、記憶部７４６および操作部７４７の動作電源となる各種の電源を、これら供給対象に対して適宜供給する。
次に、撮像システム７における撮像手順について説明する。
図１６は、撮像システム７における撮像動作のフローチャートの一例を表す。ユーザは、操作部７４７を操作することにより撮像開始を指示する（ステップＳ１０１）。すると、操作部７４７は、撮像指令を撮像装置１に送信する（ステップＳ１０２）。撮像装置１（具体的にはシステム制御回路３６）は、撮像指令を受けると、所定の撮像方式での撮像を実行する（ステップＳ１０３）。
撮像装置１は、撮像により得られた画像データをＤＳＰ回路７４３に出力する。ここで、画像データとは、フローティングディヒュージョンＦＤに一時的に保持された電荷に基づいて生成された画素信号の全画素分のデータである。ＤＳＰ回路７４３は、撮像装置１から入力された画像データに基づいて所定の信号処理（例えばノイズ低減処理など）を行う（ステップＳ１０４）。ＤＳＰ回路７４３は、所定の信号処理がなされた画像データをフレームメモリ７４４に保持させ、フレームメモリ７４４は、画像データを記憶部７４６に記憶させる（ステップＳ１０５）。このようにして、撮像システム７における撮像が行われる。
本適用例では、上記実施の形態およびその変形例に係る撮像装置１が撮像システム７に適用される。これにより、撮像装置１を小型化もしくは高精細化することができるので、小型もしくは高精細な撮像システム７を提供することができる。
（６．移動体への応用例）
本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット等のいずれかの種類の移動体に搭載される装置として実現されてもよい。
図１７は、本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システムの概略的な構成例を示すブロック図である。
車両制御システム１２０００は、通信ネットワーク１２００１を介して接続された複数の電子制御ユニットを備える。図１７に示した例では、車両制御システム１２０００は、駆動系制御ユニット１２０１０、ボディ系制御ユニット１２０２０、車外情報検出ユニット１２０３０、車内情報検出ユニット１２０４０、及び統合制御ユニット１２０５０を備える。また、統合制御ユニット１２０５０の機能構成として、マイクロコンピュータ１２０５１、音声画像出力部１２０５２、及び車載ネットワークＩ／Ｆ（Interface）１２０５３が図示されている。
駆動系制御ユニット１２０１０は、各種プログラムにしたがって車両の駆動系に関連する装置の動作を制御する。例えば、駆動系制御ユニット１２０１０は、内燃機関又は駆動用モータ等の車両の駆動力を発生させるための駆動力発生装置、駆動力を車輪に伝達するための駆動力伝達機構、車両の舵角を調節するステアリング機構、及び、車両の制動力を発生させる制動装置等の制御装置として機能する。
ボディ系制御ユニット１２０２０は、各種プログラムにしたがって車体に装備された各種装置の動作を制御する。例えば、ボディ系制御ユニット１２０２０は、キーレスエントリシステム、スマートキーシステム、パワーウィンドウ装置、あるいは、ヘッドランプ、バックランプ、ブレーキランプ、ウィンカー又はフォグランプ等の各種ランプの制御装置として機能する。この場合、ボディ系制御ユニット１２０２０には、鍵を代替する携帯機から発信される電波又は各種スイッチの信号が入力され得る。ボディ系制御ユニット１２０２０は、これらの電波又は信号の入力を受け付け、車両のドアロック装置、パワーウィンドウ装置、ランプ等を制御する。
車外情報検出ユニット１２０３０は、車両制御システム１２０００を搭載した車両の外部の情報を検出する。例えば、車外情報検出ユニット１２０３０には、撮像部１２０３１が接続される。車外情報検出ユニット１２０３０は、撮像部１２０３１に車外の画像を撮像させるとともに、撮像された画像を受信する。車外情報検出ユニット１２０３０は、受信した画像に基づいて、人、車、障害物、標識又は路面上の文字等の物体検出処理又は距離検出処理を行ってもよい。
撮像部１２０３１は、光を受光し、その光の受光量に応じた電気信号を出力する光センサである。撮像部１２０３１は、電気信号を画像として出力することもできるし、測距の情報として出力することもできる。また、撮像部１２０３１が受光する光は、可視光であっても良いし、赤外線等の非可視光であっても良い。
車内情報検出ユニット１２０４０は、車内の情報を検出する。車内情報検出ユニット１２０４０には、例えば、運転者の状態を検出する運転者状態検出部１２０４１が接続される。運転者状態検出部１２０４１は、例えば運転者を撮像するカメラを含み、車内情報検出ユニット１２０４０は、運転者状態検出部１２０４１から入力される検出情報に基づいて、運転者の疲労度合い又は集中度合いを算出してもよいし、運転者が居眠りをしていないかを判別してもよい。
マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車内外の情報に基づいて、駆動力発生装置、ステアリング機構又は制動装置の制御目標値を演算し、駆動系制御ユニット１２０１０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車両の衝突回避あるいは衝撃緩和、車間距離に基づく追従走行、車速維持走行、車両の衝突警告、又は車両のレーン逸脱警告等を含むＡＤＡＳ（Advanced Driver Assistance System）の機能実現を目的とした協調制御を行うことができる。
また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車両の周囲の情報に基づいて駆動力発生装置、ステアリング機構又は制動装置等を制御することにより、運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で取得される車外の情報に基づいて、ボディ系制御ユニット１２０２０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で検知した先行車又は対向車の位置に応じてヘッドランプを制御し、ハイビームをロービームに切り替える等の防眩を図ることを目的とした協調制御を行うことができる。
音声画像出力部１２０５２は、車両の搭乗者又は車外に対して、視覚的又は聴覚的に情報を通知することが可能な出力装置へ音声及び画像のうちの少なくとも一方の出力信号を送信する。図１７の例では、出力装置として、オーディオスピーカ１２０６１、表示部１２０６２及びインストルメントパネル１２０６３が例示されている。表示部１２０６２は、例えば、オンボードディスプレイ及びヘッドアップディスプレイの少なくとも一つを含んでいてもよい。
図１８は、撮像部１２０３１の設置位置の例を示す図である。
図１８では、撮像部１２０３１として、撮像部１２１０１、１２１０２、１２１０３、１２１０４、１２１０５を有する。
撮像部１２１０１、１２１０２、１２１０３、１２１０４、１２１０５は、例えば、車両１２１００のフロントノーズ、サイドミラー、リアバンパ、バックドア及び車室内のフロントガラスの上部等の位置に設けられる。フロントノーズに備えられる撮像部１２１０１及び車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として車両１２１００の前方の画像を取得する。サイドミラーに備えられる撮像部１２１０２、１２１０３は、主として車両１２１００の側方の画像を取得する。リアバンパ又はバックドアに備えられる撮像部１２１０４は、主として車両１２１００の後方の画像を取得する。車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として先行車両又は、歩行者、障害物、信号機、交通標識又は車線等の検出に用いられる。
なお、図１８には、撮像部１２１０１ないし１２１０４の撮影範囲の一例が示されている。撮像範囲１２１１１は、フロントノーズに設けられた撮像部１２１０１の撮像範囲を示し、撮像範囲１２１１２，１２１１３は、それぞれサイドミラーに設けられた撮像部１２１０２，１２１０３の撮像範囲を示し、撮像範囲１２１１４は、リアバンパ又はバックドアに設けられた撮像部１２１０４の撮像範囲を示す。例えば、撮像部１２１０１ないし１２１０４で撮像された画像データが重ね合わせられることにより、車両１２１００を上方から見た俯瞰画像が得られる。
撮像部１２１０１ないし１２１０４の少なくとも１つは、距離情報を取得する機能を有していてもよい。例えば、撮像部１２１０１ないし１２１０４の少なくとも１つは、複数の撮像素子からなるステレオカメラであってもよいし、位相差検出用の画素を有する撮像素子であってもよい。
例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を基に、撮像範囲１２１１１ないし１２１１４内における各立体物までの距離と、この距離の時間的変化（車両１２１００に対する相対速度）を求めることにより、特に車両１２１００の進行路上にある最も近い立体物で、車両１２１００と略同じ方向に所定の速度（例えば、０km/h以上）で走行する立体物を先行車として抽出することができる。さらに、マイクロコンピュータ１２０５１は、先行車の手前に予め確保すべき車間距離を設定し、自動ブレーキ制御（追従停止制御も含む）や自動加速制御（追従発進制御も含む）等を行うことができる。このように運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を元に、立体物に関する立体物データを、２輪車、普通車両、大型車両、歩行者、電柱等その他の立体物に分類して抽出し、障害物の自動回避に用いることができる。例えば、マイクロコンピュータ１２０５１は、車両１２１００の周辺の障害物を、車両１２１００のドライバが視認可能な障害物と視認困難な障害物とに識別する。そして、マイクロコンピュータ１２０５１は、各障害物との衝突の危険度を示す衝突リスクを判断し、衝突リスクが設定値以上で衝突可能性がある状況であるときには、オーディオスピーカ１２０６１や表示部１２０６２を介してドライバに警報を出力することや、駆動系制御ユニット１２０１０を介して強制減速や回避操舵を行うことで、衝突回避のための運転支援を行うことができる。
撮像部１２１０１ないし１２１０４の少なくとも１つは、赤外線を検出する赤外線カメラであってもよい。例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在するか否かを判定することで歩行者を認識することができる。かかる歩行者の認識は、例えば赤外線カメラとしての撮像部１２１０１ないし１２１０４の撮像画像における特徴点を抽出する手順と、物体の輪郭を示す一連の特徴点にパターンマッチング処理を行って歩行者か否かを判別する手順によって行われる。マイクロコンピュータ１２０５１が、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在すると判定し、歩行者を認識すると、音声画像出力部１２０５２は、当該認識された歩行者に強調のための方形輪郭線を重畳表示するように、表示部１２０６２を制御する。また、音声画像出力部１２０５２は、歩行者を示すアイコン等を所望の位置に表示するように表示部１２０６２を制御してもよい。
以上、本開示に係る技術が適用され得る車両制御システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、撮像部１２０３１に適用され得る。具体的には、図１の撮像装置１は、撮像部１２０３１に適用することができる。撮像部１２０３１に本開示に係る技術を適用することにより、撮像部１２０３１を小型化することができる。
（７．内視鏡手術システムへの応用例）
本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本開示に係る技術は、内視鏡手術システムに適用されてもよい。
図１９は、本開示に係る技術（本技術）が適用され得る内視鏡手術システムの概略的な構成の一例を示す図である。
図１９では、術者（医師）１１１３１が、内視鏡手術システム１１０００を用いて、患者ベッド１１１３３上の患者１１１３２に手術を行っている様子が図示されている。図示するように、内視鏡手術システム１１０００は、内視鏡１１１００と、気腹チューブ１１１１１やエネルギー処置具１１１１２等の、その他の術具１１１１０と、内視鏡１１１００を支持する支持アーム装置１１１２０と、内視鏡下手術のための各種の装置が搭載されたカート１１２００と、から構成される。
内視鏡１１１００は、先端から所定の長さの領域が患者１１１３２の体腔内に挿入される鏡筒１１１０１と、鏡筒１１１０１の基端に接続されるカメラヘッド１１１０２と、から構成される。図示する例では、硬性の鏡筒１１１０１を有するいわゆる硬性鏡として構成される内視鏡１１１００を図示しているが、内視鏡１１１００は、軟性の鏡筒を有するいわゆる軟性鏡として構成されてもよい。
鏡筒１１１０１の先端には、対物レンズが嵌め込まれた開口部が設けられている。内視鏡１１１００には光源装置１１２０３が接続されており、当該光源装置１１２０３によって生成された光が、鏡筒１１１０１の内部に延設されるライトガイドによって当該鏡筒の先端まで導光され、対物レンズを介して患者１１１３２の体腔内の観察対象に向かって照射される。なお、内視鏡１１１００は、直視鏡であってもよいし、斜視鏡又は側視鏡であってもよい。
カメラヘッド１１１０２の内部には光学系及び撮像素子が設けられており、観察対象からの反射光（観察光）は当該光学系によって当該撮像素子に集光される。当該撮像素子によって観察光が光電変換され、観察光に対応する電気信号、すなわち観察像に対応する画像信号が生成される。当該画像信号は、ＲＡＷデータとしてカメラコントロールユニット（ＣＣＵ: Camera Control Unit）１１２０１に送信される。
ＣＣＵ１１２０１は、ＣＰＵ（Central Processing Unit）やＧＰＵ（Graphics Processing Unit）等によって構成され、内視鏡１１１００及び表示装置１１２０２の動作を統括的に制御する。さらに、ＣＣＵ１１２０１は、カメラヘッド１１１０２から画像信号を受け取り、その画像信号に対して、例えば現像処理（デモザイク処理）等の、当該画像信号に基づく画像を表示するための各種の画像処理を施す。
表示装置１１２０２は、ＣＣＵ１１２０１からの制御により、当該ＣＣＵ１１２０１によって画像処理が施された画像信号に基づく画像を表示する。
光源装置１１２０３は、例えばＬＥＤ（light emitting diode）等の光源から構成され、術部等を撮影する際の照射光を内視鏡１１１００に供給する。
入力装置１１２０４は、内視鏡手術システム１１０００に対する入力インタフェースである。ユーザは、入力装置１１２０４を介して、内視鏡手術システム１１０００に対して各種の情報の入力や指示入力を行うことができる。例えば、ユーザは、内視鏡１１１００による撮像条件（照射光の種類、倍率及び焦点距離等）を変更する旨の指示等を入力する。
処置具制御装置１１２０５は、組織の焼灼、切開又は血管の封止等のためのエネルギー処置具１１１１２の駆動を制御する。気腹装置１１２０６は、内視鏡１１１００による視野の確保及び術者の作業空間の確保の目的で、患者１１１３２の体腔を膨らめるために、気腹チューブ１１１１１を介して当該体腔内にガスを送り込む。レコーダ１１２０７は、手術に関する各種の情報を記録可能な装置である。プリンタ１１２０８は、手術に関する各種の情報を、テキスト、画像又はグラフ等各種の形式で印刷可能な装置である。
なお、内視鏡１１１００に術部を撮影する際の照射光を供給する光源装置１１２０３は、例えばＬＥＤ、レーザ光源又はこれらの組み合わせによって構成される白色光源から構成することができる。ＲＧＢレーザ光源の組み合わせにより白色光源が構成される場合には、各色（各波長）の出力強度及び出力タイミングを高精度に制御することができるため、光源装置１１２０３において撮像画像のホワイトバランスの調整を行うことができる。また、この場合には、ＲＧＢレーザ光源それぞれからのレーザ光を時分割で観察対象に照射し、その照射タイミングに同期してカメラヘッド１１１０２の撮像素子の駆動を制御することにより、ＲＧＢそれぞれに対応した画像を時分割で撮像することも可能である。当該方法によれば、当該撮像素子にカラーフィルタを設けなくても、カラー画像を得ることができる。
また、光源装置１１２０３は、出力する光の強度を所定の時間ごとに変更するようにその駆動が制御されてもよい。その光の強度の変更のタイミングに同期してカメラヘッド１１１０２の撮像素子の駆動を制御して時分割で画像を取得し、その画像を合成することにより、いわゆる黒つぶれ及び白とびのない高ダイナミックレンジの画像を生成することができる。
また、光源装置１１２０３は、特殊光観察に対応した所定の波長帯域の光を供給可能に構成されてもよい。特殊光観察では、例えば、体組織における光の吸収の波長依存性を利用して、通常の観察時における照射光（すなわち、白色光）に比べて狭帯域の光を照射することにより、粘膜表層の血管等の所定の組織を高コントラストで撮影する、いわゆる狭帯域光観察（Narrow Band Imaging）が行われる。あるいは、特殊光観察では、励起光を照射することにより発生する蛍光により画像を得る蛍光観察が行われてもよい。蛍光観察では、体組織に励起光を照射し当該体組織からの蛍光を観察すること（自家蛍光観察）、又はインドシアニングリーン（ICG）等の試薬を体組織に局注するとともに当該体組織にその試薬の蛍光波長に対応した励起光を照射し蛍光像を得ること等を行うことができる。光源装置１１２０３は、このような特殊光観察に対応した狭帯域光及び／又は励起光を供給可能に構成され得る。
図２０は、図１９に示すカメラヘッド１１１０２及びＣＣＵ１１２０１の機能構成の一例を示すブロック図である。
カメラヘッド１１１０２は、レンズユニット１１４０１と、撮像部１１４０２と、駆動部１１４０３と、通信部１１４０４と、カメラヘッド制御部１１４０５と、を有する。ＣＣＵ１１２０１は、通信部１１４１１と、画像処理部１１４１２と、制御部１１４１３と、を有する。カメラヘッド１１１０２とＣＣＵ１１２０１とは、伝送ケーブル１１４００によって互いに通信可能に接続されている。
レンズユニット１１４０１は、鏡筒１１１０１との接続部に設けられる光学系である。鏡筒１１１０１の先端から取り込まれた観察光は、カメラヘッド１１１０２まで導光され、当該レンズユニット１１４０１に入射する。レンズユニット１１４０１は、ズームレンズ及びフォーカスレンズを含む複数のレンズが組み合わされて構成される。
撮像部１１４０２を構成する撮像素子は、１つ（いわゆる単板式）であってもよいし、複数（いわゆる多板式）であってもよい。撮像部１１４０２が多板式で構成される場合には、例えば各撮像素子によってＲＧＢそれぞれに対応する画像信号が生成され、それらが合成されることによりカラー画像が得られてもよい。あるいは、撮像部１１４０２は、３Ｄ（dimensional）表示に対応する右目用及び左目用の画像信号をそれぞれ取得するための１対の撮像素子を有するように構成されてもよい。３Ｄ表示が行われることにより、術者１１１３１は術部における生体組織の奥行きをより正確に把握することが可能になる。なお、撮像部１１４０２が多板式で構成される場合には、各撮像素子に対応して、レンズユニット１１４０１も複数系統設けられ得る。
また、撮像部１１４０２は、必ずしもカメラヘッド１１１０２に設けられなくてもよい。例えば、撮像部１１４０２は、鏡筒１１１０１の内部に、対物レンズの直後に設けられてもよい。
駆動部１１４０３は、アクチュエータによって構成され、カメラヘッド制御部１１４０５からの制御により、レンズユニット１１４０１のズームレンズ及びフォーカスレンズを光軸に沿って所定の距離だけ移動させる。これにより、撮像部１１４０２による撮像画像の倍率及び焦点が適宜調整され得る。
通信部１１４０４は、ＣＣＵ１１２０１との間で各種の情報を送受信するための通信装置によって構成される。通信部１１４０４は、撮像部１１４０２から得た画像信号をＲＡＷデータとして伝送ケーブル１１４００を介してＣＣＵ１１２０１に送信する。
また、通信部１１４０４は、ＣＣＵ１１２０１から、カメラヘッド１１１０２の駆動を制御するための制御信号を受信し、カメラヘッド制御部１１４０５に供給する。当該制御信号には、例えば、撮像画像のフレームレートを指定する旨の情報、撮像時の露出値を指定する旨の情報、並びに／又は撮像画像の倍率及び焦点を指定する旨の情報等、撮像条件に関する情報が含まれる。
なお、上記のフレームレートや露出値、倍率、焦点等の撮像条件は、ユーザによって適宜指定されてもよいし、取得された画像信号に基づいてＣＣＵ１１２０１の制御部１１４１３によって自動的に設定されてもよい。後者の場合には、いわゆるＡＥ（Auto Exposure）機能、ＡＦ（Auto Focus）機能及びＡＷＢ（Auto White Balance）機能が内視鏡１１１００に搭載されていることになる。
カメラヘッド制御部１１４０５は、通信部１１４０４を介して受信したＣＣＵ１１２０１からの制御信号に基づいて、カメラヘッド１１１０２の駆動を制御する。
通信部１１４１１は、カメラヘッド１１１０２との間で各種の情報を送受信するための通信装置によって構成される。通信部１１４１１は、カメラヘッド１１１０２から、伝送ケーブル１１４００を介して送信される画像信号を受信する。
また、通信部１１４１１は、カメラヘッド１１１０２に対して、カメラヘッド１１１０２の駆動を制御するための制御信号を送信する。画像信号や制御信号は、電気通信や光通信等によって送信することができる。
画像処理部１１４１２は、カメラヘッド１１１０２から送信されたＲＡＷデータである画像信号に対して各種の画像処理を施す。
制御部１１４１３は、内視鏡１１１００による術部等の撮像、及び、術部等の撮像により得られる撮像画像の表示に関する各種の制御を行う。例えば、制御部１１４１３は、カメラヘッド１１１０２の駆動を制御するための制御信号を生成する。
また、制御部１１４１３は、画像処理部１１４１２によって画像処理が施された画像信号に基づいて、術部等が映った撮像画像を表示装置１１２０２に表示させる。この際、制御部１１４１３は、各種の画像認識技術を用いて撮像画像内における各種の物体を認識してもよい。例えば、制御部１１４１３は、撮像画像に含まれる物体のエッジの形状や色等を検出することにより、鉗子等の術具、特定の生体部位、出血、エネルギー処置具１１１１２の使用時のミスト等を認識することができる。制御部１１４１３は、表示装置１１２０２に撮像画像を表示させる際に、その認識結果を用いて、各種の手術支援情報を当該術部の画像に重畳表示させてもよい。手術支援情報が重畳表示され、術者１１１３１に提示されることにより、術者１１１３１の負担を軽減することや、術者１１１３１が確実に手術を進めることが可能になる。
カメラヘッド１１１０２及びＣＣＵ１１２０１を接続する伝送ケーブル１１４００は、電気信号の通信に対応した電気信号ケーブル、光通信に対応した光ファイバ、又はこれらの複合ケーブルである。
ここで、図示する例では、伝送ケーブル１１４００を用いて有線で通信が行われていたが、カメラヘッド１１１０２とＣＣＵ１１２０１との間の通信は無線で行われてもよい。
以上、本開示に係る技術が適用され得る内視鏡手術システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、内視鏡１１１００や、カメラヘッド１１１０２の撮像部１１４０２に適用され得る。具体的には、図１の撮像装置１は、撮像部１１４０２に適用することができる。撮像部１１４０２に本開示に係る技術を適用することにより、撮像部１１４０２を小型化することができる。
なお、ここでは、一例として内視鏡手術システムについて説明したが、本開示に係る技術は、その他、例えば、顕微鏡手術システム等に適用されてもよい。
なお、本開示の第２の実施形態の構成は、他の実施形態に適用することができる。具体的には、図１１の帯状の凹部１５１は、図７において説明した第２の半導体基板２２０の素子領域２６０の直下となる領域１５９を除いた領域に配置することができる。
なお、上述の実施形態は、本技術を可視光の撮像を行う撮像装置に適用する例を表したものである。本技術は、これ以外の素子及び装置に適用することができる。例えば、本技術は、赤外光の撮像を行う撮像素子に適用することができる。また、例えば、本技術は、対象物までの距離を測定する測距センサに適用することもできる。本技術は、これら以外の複数の半導体基板を積層して構成される半導体素子に適用することもできる。
（効果）
撮像素子（撮像装置１）は、第１の半導体基板１２０と、第２の半導体基板２２０と、絶縁層１４１と、接続部２５１と、凹部１５１とを有する。第１の半導体基板１２０は、入射光の光電変換を行う光電変換部１０１を備える。第２の半導体基板２２０は、光電変換により生成される電荷に応じた画像信号を生成する画素回路を備えて裏面側に第１の半導体基板１２０が積層される。絶縁層１４１は、第１の半導体基板１２０及び第２の半導体基板２２０の間に配置される。接続部２５１は、絶縁層１４１を貫通するとともに第１の半導体基板１２０と第２の半導体基板２２０の裏面側とを接続する。凹部１５１は、絶縁層１４１における第２の半導体基板２２０に隣接する面に配置されて接続部２５１の周囲に形成される。これにより、凹部１５１の底面において接続部２５１が突出する形状に構成することができる。第１の半導体基板１２０及び第２の半導体基板２２０の積層の際、接続部２５１の端部と第２の半導体基板２２０とを接触させることができる。
また、接続部２５１は、接続される第１の半導体基板１２０及び第２のそれぞれの基準電位を共通にしてもよい。これにより、接続部２５１により基準電位を供給することができる。
また、凹部１５１は、第２の半導体基板２２０の裏面側との間に空隙１５０を形成してもよい。
また、空隙１５０は、真空に構成されてもよい。これにより、撮像素子の製造の際の加熱を伴う製造工程における破損を防ぐことができる。
また、凹部１５１は、第２の半導体基板２２０に形成される素子の直下の領域とは異なる領域の絶縁層１４１に形成されてもよい。これにより、素子の強度の低下を防ぐことができる。
また、絶縁層１４１に配置されて第１の半導体基板１２０に接続される配線をさらに有し、凹部１５１は、配線が配置される領域とは異なる領域の絶縁層１４１に形成されてもよい。これにより、配線１４２における絶縁層１４１の絶縁能力の低下を防ぐことができる。
また、凹部１５１は、複数の接続部２５１の周囲に共通に形成されてもよい。これにより、大面積の凹部１５１を形成することができる。
また、凹部１５１は、帯状に構成されてもよい。
また、凹部１５１は、５ｎｍ以上の深さに構成されてもよい。これにより、製造工程におけるばらつきに対してマージンを確保することができる。
また、接続部２５１は、凹部１５１の底面から５ｎｍ以上の高さに構成されてもよい。これにより、接続部２５１の高さばらつきに対するマージンを確保することができる。
また、接続部２５１は、シリコンを含んで構成されてもよい。これにより、高温プロセスを適用することができる。
また、絶縁層１４１は、酸化物により構成されてもよい。
また、第２の半導体基板２２０は、接続部２５１が接続される高い不純物濃度の半導体領域１２３を備えてもよい。これにより、接続抵抗を低減することができる。
ことができる。
撮像装置１は、第１の半導体基板１２０と、第２の半導体基板２２０と、絶縁層１４１と、接続部２５１と、凹部１５１と、列信号処理部５５０とを有する。第１の半導体基板１２０は、入射光の光電変換を行う光電変換部１０１を備える。第２の半導体基板２２０は、光電変換により生成される電荷に応じた画像信号を生成する画素回路を備えて裏面側に第１の半導体基板１２０が積層される。絶縁層１４１は、第１の半導体基板１２０及び第２の半導体基板２２０の間に配置される。接続部２５１は、絶縁層１４１を貫通するとともに第１の半導体基板１２０と第２の半導体基板２２０の裏面側とを接続する。凹部１５１は、絶縁層１４１における第２の半導体基板２２０に隣接する面に配置されて接続部２５１の周囲に形成される。列信号処理部５５０は、生成される画像信号を処理する。第１の半導体基板１２０及び第２の半導体基板２２０の積層の際、接続部２５１の端部と第２の半導体基板２２０とを接触させることができる。
なお、本明細書に記載された効果はあくまで例示であって限定されるものでは無く、また他の効果があってもよい。
なお、本技術は以下のような構成も取ることができる。
（１）
入射光の光電変換を行う光電変換部を備える第１の半導体基板と、
前記光電変換により生成される電荷に応じた画像信号を生成する画素回路を備えて裏面側に前記第１の半導体基板が積層される第２の半導体基板と、
前記第１の半導体基板及び前記第２の半導体基板の間に配置される絶縁層と、
前記絶縁層を貫通するとともに前記第１の半導体基板と前記第２の半導体基板の裏面側とを接続する接続部と、
前記絶縁層における前記第２の半導体基板に隣接する面に配置されて前記接続部の周囲に形成される凹部と
を有する撮像素子。
（２）
前記接続部は、前記接続される前記第１の半導体基板及び前記第２の半導体基板のそれぞれの基準電位を共通にする前記（１）に記載の撮像素子。
（３）
前記凹部は、前記第２の半導体基板の裏面側との間に空隙を形成する前記（１）又は（２）に記載の撮像素子。
（４）
前記空隙は、真空に構成される前記（３）に記載の撮像素子。
（５）
前記凹部は、前記第２の半導体基板に形成される素子の直下の領域とは異なる領域の前記絶縁層に形成される前記（１）から（４）の何れかに記載の撮像素子。
（６）
前記絶縁層に配置されて前記第１の半導体基板に接続される配線をさらに有し、
前記凹部は、前記配線が配置される領域とは異なる領域の前記絶縁層に形成される
前記（１）から（５）の何れかに記載の撮像素子。
（７）
前記凹部は、複数の前記接続部の周囲に共通に形成される前記（１）から（６）の何れかに記載の撮像素子。
（８）
前記凹部は、帯状に構成される前記（７）に記載の撮像素子。
（９）
前記凹部は、５ｎｍ以上の深さに構成される前記（１）から（８）の何れかに記載の撮像素子。
（１０）
前記接続部は、前記凹部の底面から５ｎｍ以上の高さに構成される前記（１）から（９）の何れかに記載の撮像素子。
（１１）
前記接続部は、シリコンを含んで構成される前記（１）から（１０）の何れかに記載の撮像素子。
（１２）
前記絶縁層は、酸化物により構成される前記（１）から（１１）の何れかに記載の撮像素子。
（１３）
前記第２の半導体基板は、前記接続部が接続される高い不純物濃度の半導体領域を備える前記（１）から（１２）の何れかに記載の撮像素子。
（１４）
前記第１の半導体基板に隣接して配置されるパッドを更に有し、
前記接続部は、前記パッドを介して前記第１の半導体基板に接続される
前記（１）から（１３）の何れかに記載の撮像素子。
（１５）
前記パッドに含まれる不純物が前記第１の半導体基板に拡散することにより形成される半導体領域を更に有する前記（１４）に記載の撮像素子。
（１６）
前記画素回路は、フィンＦＥＴを備える前記（１）から（１５）の何れかに記載の撮像素子。
（１７）
入射光の光電変換を行う光電変換部を備える第１の半導体基板と、
前記光電変換により生成される電荷に応じた画像信号を生成する画素回路を備えて裏面側に前記第１の半導体基板が積層される第２の半導体基板と、
前記第１の半導体基板及び前記第２の半導体基板の間に配置される絶縁層と、
前記絶縁層を貫通するとともに前記第１の半導体基板と前記第２の半導体基板の裏面側とを接続する接続部と、
前記絶縁層における前記第２の半導体基板に隣接する面に配置されて前記接続部の周囲に形成される凹部と、
前記生成される画像信号を処理する処理回路と
を有する撮像装置。
１ 撮像装置
１００ 第１の基板
１００Ｓ、２００Ｓ、３００Ｓ 半導体層
１００Ｔ、２００Ｔ、３００Ｔ 配線層
１０１、１０１Ａ、１０１Ｂ、１０１Ｃ、１０１Ｄ 光電変換部
１０２、１０２Ａ、１０２Ｂ、１０２Ｃ、１０２Ｄ 電荷転送部
１０３、１０３Ａ、１０３Ｂ、１０３Ｃ、１０３Ｄ 電荷保持部
１２０ 第１の半導体基板
１２１Ａ、１２１Ｂ、１２２Ａ、１２２Ｂ、１２３、１２３Ａ、２２１、２２２、２２７、２２８、３２１ 半導体領域
１３２、１３３ パッド
１４１、２４１、３４１ 絶縁層
１４２、２４２、３４２ 配線
１４３、２４４、３４４ コンタクトプラグ
１５０ 空隙
１５１ 凹部
１５８、１５９ 領域
２００ 第２の基板
２１０ 画素回路
２２０ 第２の半導体基板
２１３ 増幅トランジスタ
２５１ 接続部
２５２、２５３、２５３Ａ、２５３Ｂ 貫通電極
２６０ 素子領域
３００ 第３の基板
３２０ 第３の半導体基板
５４０ 画素アレイ部
５４１、５４１Ａ、５４１Ｂ、５４１Ｃ、５４１Ｄ 画素
５５０ 列信号処理部
１１４０２、１２０３１、１２１０１～１２１０５ 撮像部

Claims (17)

  1. 入射光の光電変換を行う光電変換部を備える第１の半導体基板と、
    前記光電変換により生成される電荷に応じた画像信号を生成する画素回路を備えて裏面側に前記第１の半導体基板が積層される第２の半導体基板と、
    前記第１の半導体基板及び前記第２の半導体基板の間に配置される絶縁層と、
    前記絶縁層を貫通するとともに前記第１の半導体基板と前記第２の半導体基板の裏面側とを接続する接続部と、
    前記絶縁層における前記第２の半導体基板に隣接する面に配置されて前記接続部の周囲に形成される凹部と
    を有する撮像素子。
  2. 前記接続部は、前記接続される前記第１の半導体基板及び前記第２の半導体基板のそれぞれの基準電位を共通にする請求項１に記載の撮像素子。
  3. 前記凹部は、前記第２の半導体基板の裏面側との間に空隙を形成する請求項１に記載の撮像素子。
  4. 前記空隙は、真空に構成される請求項３に記載の撮像素子。
  5. 前記凹部は、前記第２の半導体基板に形成される素子の直下の領域とは異なる領域の前記絶縁層に形成される請求項１に記載の撮像素子。
  6. 前記絶縁層に配置されて前記第１の半導体基板に接続される配線をさらに有し、
    前記凹部は、前記配線が配置される領域とは異なる領域の前記絶縁層に形成される
    請求項１に記載の撮像素子。
  7. 前記凹部は、複数の前記接続部の周囲に共通に形成される請求項１に記載の撮像素子。
  8. 前記凹部は、帯状に構成される請求項７に記載の撮像素子。
  9. 前記凹部は、５ｎｍ以上の深さに構成される請求項１に記載の撮像素子。
  10. 前記接続部は、前記凹部の底面から５ｎｍ以上の高さに構成される請求項１に記載の撮像素子。
  11. 前記接続部は、シリコンを含んで構成される請求項１に記載の撮像素子。
  12. 前記絶縁層は、酸化物により構成される請求項１に記載の撮像素子。
  13. 前記第２の半導体基板は、前記接続部が接続される高い不純物濃度の半導体領域を備える請求項１に記載の撮像素子。
  14. 前記第１の半導体基板に隣接して配置されるパッドを更に有し、
    前記接続部は、前記パッドを介して前記第１の半導体基板に接続される
    請求項１に記載の撮像素子。
  15. 前記パッドに含まれる不純物が前記第１の半導体基板に拡散することにより形成される半導体領域を更に有する請求項１４に記載の撮像素子。
  16. 前記画素回路は、フィンＦＥＴを備える請求項１に記載の撮像素子。
  17. 入射光の光電変換を行う光電変換部を備える第１の半導体基板と、
    前記光電変換により生成される電荷に応じた画像信号を生成する画素回路を備えて裏面側に前記第１の半導体基板が積層される第２の半導体基板と、
    前記第１の半導体基板及び前記第２の半導体基板の間に配置される絶縁層と、
    前記絶縁層を貫通するとともに前記第１の半導体基板と前記第２の半導体基板の裏面側とを接続する接続部と、
    前記絶縁層における前記第２の半導体基板に隣接する面に配置されて前記接続部の周囲に形成される凹部と、
    前記生成される画像信号を処理する処理回路と
    を有する撮像装置。
JP2021048895A 2021-03-23 2021-03-23 撮像素子及び撮像装置 Pending JP2022147587A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2021048895A JP2022147587A (ja) 2021-03-23 2021-03-23 撮像素子及び撮像装置
PCT/JP2022/008311 WO2022202127A1 (ja) 2021-03-23 2022-02-28 撮像素子及び撮像装置
US18/550,693 US20240162268A1 (en) 2021-03-23 2022-02-28 Imaging element and imaging device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021048895A JP2022147587A (ja) 2021-03-23 2021-03-23 撮像素子及び撮像装置

Publications (1)

Publication Number Publication Date
JP2022147587A true JP2022147587A (ja) 2022-10-06

Family

ID=83395537

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021048895A Pending JP2022147587A (ja) 2021-03-23 2021-03-23 撮像素子及び撮像装置

Country Status (3)

Country Link
US (1) US20240162268A1 (ja)
JP (1) JP2022147587A (ja)
WO (1) WO2022202127A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024090081A1 (ja) * 2022-10-25 2024-05-02 ソニーセミコンダクタソリューションズ株式会社 増幅回路、コンパレータおよび固体撮像装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018092991A (ja) * 2016-11-30 2018-06-14 キヤノン株式会社 半導体装置、電子機器、半導体装置の製造方法、ウエハ、ウエハの製造方法
CN111542917A (zh) * 2018-01-05 2020-08-14 索尼半导体解决方案公司 半导体装置
JP7274477B2 (ja) * 2018-06-27 2023-05-16 ソニーセミコンダクタソリューションズ株式会社 半導体装置及び半導体装置の製造方法
JP2020182112A (ja) * 2019-04-25 2020-11-05 ソニーセミコンダクタソリューションズ株式会社 撮像装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024090081A1 (ja) * 2022-10-25 2024-05-02 ソニーセミコンダクタソリューションズ株式会社 増幅回路、コンパレータおよび固体撮像装置

Also Published As

Publication number Publication date
WO2022202127A1 (ja) 2022-09-29
US20240162268A1 (en) 2024-05-16

Similar Documents

Publication Publication Date Title
US11985443B2 (en) Solid-state image sensor
WO2020090403A1 (ja) 固体撮像素子および撮像装置
KR20210141935A (ko) 촬상 소자 및 반도체 소자
US20220367540A1 (en) Imaging device
JP2023169424A (ja) 固体撮像素子
US20230411429A1 (en) Imaging device and light-receiving element
US20220367552A1 (en) Solid-state imaging device
WO2022202127A1 (ja) 撮像素子及び撮像装置
WO2022172711A1 (ja) 光電変換素子および電子機器
US20230378219A1 (en) Imaging device and electronic apparatus
US20230095332A1 (en) Imaging element and semiconductor chip
US20220367539A1 (en) Imaging device
WO2022124188A1 (ja) 撮像素子及び撮像装置
WO2022138914A1 (ja) 撮像素子及び撮像装置
WO2023058484A1 (ja) 撮像装置
WO2024014209A1 (ja) 撮像装置
US20240055460A1 (en) Solid-state imaging device
WO2023249116A1 (ja) 撮像素子及び電子機器
WO2023106316A1 (ja) 受光装置
US20240006432A1 (en) Imaging device
WO2023106308A1 (ja) 受光装置
WO2022249678A1 (ja) 固体撮像装置およびその製造方法
WO2023136174A1 (ja) 固体撮像装置および電子機器
WO2023249016A1 (ja) 撮像素子および撮像装置
WO2023248926A1 (ja) 撮像素子及び電子機器