JP7274477B2 - 半導体装置及び半導体装置の製造方法 - Google Patents

半導体装置及び半導体装置の製造方法 Download PDF

Info

Publication number
JP7274477B2
JP7274477B2 JP2020527394A JP2020527394A JP7274477B2 JP 7274477 B2 JP7274477 B2 JP 7274477B2 JP 2020527394 A JP2020527394 A JP 2020527394A JP 2020527394 A JP2020527394 A JP 2020527394A JP 7274477 B2 JP7274477 B2 JP 7274477B2
Authority
JP
Japan
Prior art keywords
wiring
inter
insulating layer
layer
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020527394A
Other languages
English (en)
Other versions
JPWO2020004065A1 (ja
Inventor
雅希 羽根田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Publication of JPWO2020004065A1 publication Critical patent/JPWO2020004065A1/ja
Application granted granted Critical
Publication of JP7274477B2 publication Critical patent/JP7274477B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/1469—Assemblies, i.e. hybrid integration
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors

Description

本開示は、半導体装置及び半導体装置の製造方法に関する。
近年、半導体装置の配線の微細化に伴って、半導体装置の動作速度を低下させる配線遅延が増大している。具体的には、微細化に伴って配線の断面積が小さくなり、配線抵抗が増加するため、配線抵抗及び配線間容量の積に比例する遅延（ＲＣ遅延ともいう）が増大してしまう。
そのため、配線間容量を低減するために、配線間をより低誘電率化することが検討されている。具体的には、配線間の絶縁材料を除去し、配線間を比誘電率が１の空隙（エアギャップともいう）とすることで、配線間の誘電率をより低減することが検討されている。
例えば、以下の非特許文献１には、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）等の非コンフォーマルな堆積成膜を用いて、配線間の空間が堆積物で埋め込まれる前に配線上部を堆積物で閉じてしまうことで、配線間に空隙を形成する方法が開示されている。
K. Fischer, et.al., "Low-k interconnect stack with multi-layer air gap andtri-metal-insulator-metal capacitors for 14nm high volume manufacturing", 2015IEEE International Interconnect Technology Conference and 2015 IEEEMaterialsfor Advanced Metallization Conference (IITC/MAM), 2015
しかし、非特許文献１に開示の技術では、配線間の距離が長くなるにつれて、配線間の空間が堆積物で埋まってしまうようになるため、配線間に空隙を形成することが困難になる。そのため、配線間の距離に依らずに、任意のレイアウトの配線間に空隙を形成することが可能な技術が求められていた。
そこで、本開示では、任意のレイアウトで設けられた配線の配線間容量を低減することが可能な、新規かつ改良された半導体装置及び半導体装置の製造方法を提案する。
本開示によれば、基板上に設けられ、前記基板と反対側に凹部を有する第１配線間絶縁層と、前記第１配線間絶縁層の前記凹部の内部に設けられた第１配線層と、前記第１配線層及び前記第１配線間絶縁層の凹凸形状に沿って設けられた封止膜と、前記第１配線間絶縁層の上に前記凹部を覆うように設けられ、前記凹部に向き合う面が平坦である第２配線間絶縁層と、前記第２配線間絶縁層と、前記第１配線層及び前記第１配線間絶縁層との間に設けられた空隙と、を備える、半導体装置が提供される。
また、本開示によれば、基板上に、前記基板と反対側に第１配線層を埋め込んだ第１配線間絶縁層を形成することと、前記第１配線間絶縁層に凹部を形成し、前記凹部の内部にて前記第１配線層を露出させることと、前記第１配線層及び前記第１配線間絶縁層の凹凸形状に沿って封止膜を設けることと、前記第１配線間絶縁層の上に前記凹部を覆うように、前記凹部に向き合う面が平坦である第２配線間絶縁層を設け、前記第２配線間絶縁層と、前記第１配線層及び前記第１配線間絶縁層との間に空隙を形成することと、を含む、半導体装置の製造方法が提供される。
本開示によれば、第１配線間絶縁層の凹凸面と、第２配線間絶縁層の平坦面とを貼り合わせることによって、第１配線間絶縁層の凹部の内部を空隙とすることができる。したがって、半導体装置１では、第１配線間絶縁層の凹部の内部に任意のレイアウトで設けられた第１配線層の周囲を空隙とすることができる。
以上説明したように本開示によれば、任意のレイアウトで設けられた配線の配線間容量がより低減された半導体装置を提供することができる。
なお、上記の効果は必ずしも限定的なものではなく、上記の効果とともに、または上記の効果に代えて、本明細書に示されたいずれかの効果、または本明細書から把握され得る他の効果が奏されてもよい。
本開示の第１の実施形態に係る半導体装置の構造例を模式的に示す縦断面図である。 図１の半導体装置において、層間絶縁膜に貫通ビアが形成される場合の構造例を模式的に示す縦断面図である。 同実施形態に係る半導体装置の製造方法の概要を説明する模式的な縦断面図である。 同実施形態に係る半導体装置の製造方法の一工程を説明する模式的な縦断面図である。 同実施形態に係る半導体装置の製造方法の一工程を説明する模式的な縦断面図である。 同実施形態に係る半導体装置の製造方法の一工程を説明する模式的な縦断面図である。 同実施形態に係る半導体装置の製造方法の一工程を説明する模式的な縦断面図である。 第１の変形例に係る半導体装置の構造例を模式的に示す縦断面図である。 第２の変形例に係る半導体装置の構造例を模式的に示す縦断面図である。 第３の変形例に係る半導体装置の構造例を模式的に示す縦断面図である。 本開示の第２の実施形態に係る固体撮像装置の第１の構造例を模式的に示す縦断面図である。 同実施形態に係る固体撮像装置の画素回路を模式的に示す説明図である。 同実施形態に係る固体撮像装置の第１の構造例の平面配置を模式的に示す平面断面図である。 同実施形態に係る固体撮像装置の第１の構造例の平面配置を模式的に示す平面断面図である。 同実施形態に係る固体撮像装置の第２の構造例を模式的に示す縦断面図である。 同実施形態に係る固体撮像装置の第３の構造例を模式的に示す縦断面図である。 同実施形態に係る固体撮像装置の第４の構造例を模式的に示す縦断面図である。 内視鏡手術システムの概略的な構成の一例を示す図である。 カメラヘッド及びＣＣＵの機能構成の一例を示すブロック図である。 車両制御システムの概略的な構成の一例を示すブロック図である。 車外情報検出部及び撮像部の設置位置の一例を示す説明図である。
以下に添付図面を参照しながら、本開示の好適な実施の形態について詳細に説明する。なお、本明細書及び図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複説明を省略する。
以下の説明にて参照する各図面では、説明の便宜上、一部の構成部材の大きさを誇張して表現している場合がある。したがって、各図面において図示される構成部材同士の相対的な大きさは、必ずしも実際の構成部材同士の大小関係を正確に表現するものではない。また、以下の説明では、基板又は層が積層される方向を上方向と表すことがある。
なお、説明は以下の順序で行うものとする。
１．第１の実施形態
１．１．半導体装置の構造例
１．２．半導体装置の製造方法例
１．３．半導体装置の変形例
２．第２の実施形態
２．１．固体撮像装置の第１の構造例
２．２．固体撮像装置の第２の構造例
２．３．固体撮像装置の第３の構造例
２．４．固体撮像装置の第４の構造例
３．応用例
＜１．第１の実施形態＞
（１．１．半導体装置の構造例）
まず、図１及び図２を参照して、本開示の第１実施形態に係る半導体装置の構造例について説明する。図１は、本開示の第１の実施形態に係る半導体装置の構造例を模式的に示す縦断面図である。
図１に示すように、半導体装置１は、基板１００と、層間絶縁膜１１０と、第１配線間絶縁層１２０と、第１配線層１３０と、バリア層１３１と、キャップ層１３２と、封止膜１４０と、第２配線間絶縁層２２０と、層間絶縁膜２１１、２１２と、を備える。半導体装置１では、第２配線間絶縁層２２０の平坦面と、第１配線間絶縁層１２０及び第１配線層１３０の凹凸形状とによって空隙１５０が形成されている。
基板１００は、半導体装置１の各構成が設けられる支持体である。具体的には、基板１００は、剛性を有し、表面が平坦な板状部材であれば、公知の基板を使用することが可能であり、各種のガラス基板、樹脂基板、又は半導体基板などを使用することが可能である。例えば、基板１００は、高歪点ガラス、ソーダガラス、ホウケイ酸ガラス、サファイアガラス又は石英ガラス等で形成されるガラス基板であってもよく、ポリメタクリル酸メチル、ポリビニルアルコール、ポリイミド又はポリカーボネート等の樹脂で形成される樹脂基板であってもよく、Ｓｉ、Ｇｅ、ＧａＡｓ、ＧａＮ又はＳｉＣなどで形成される半導体基板であってもよい。
層間絶縁膜１１０は、基板１００の上に設けられ、基板１００及び第１配線層１３０を互いに離隔する。具体的には、基板１００が半導体基板である場合、層間絶縁膜１１０は、基板１００に形成されたトランジスタ等の各種素子と、第１配線層１３０とが導通しないように互いを電気的に絶縁する。また、層間絶縁膜１１０は、層間絶縁膜１１０の上に形成される各構成に、基板１００の表面形状の影響が及ばないようするために設けられてもよい。例えば、層間絶縁膜１１０は、カーボンドープＳｉＯ２若しくは多孔質シリカなどの低誘電率材料（いわゆるｌｏｗ－ｋ材料）、ＳｉＯ２、ＳｉＣＮ、ＳｉＮ、ＳｉＯＣ又はＳｉＯＣＮ等の絶縁材料で構成されてもよい。
なお、基板１００が半導体基板である場合、基板１００と第１配線層１３０との間に寄生容量が生じる。このような寄生容量を低減するためには、層間絶縁膜１１０は、低誘電率材料（いわゆるｌｏｗ－ｋ材料）で構成されてもよい。
第１配線間絶縁層１２０は、絶縁材料で構成され、層間絶縁膜１１０の上に設けられる。第１配線間絶縁層１２０は、第２配線間絶縁層２２０を支持することで、半導体装置１の積層構造を形成する。また、第１配線間絶縁層１２０には、第１配線層１３０を内部に含む凹部が形成され、第１配線間絶縁層１２０は、該凹部の側壁にて第２配線間絶縁層２２０を支持することによって、該凹部の内部に空隙１５０を形成する。これによれば、第１配線間絶縁層１２０は、第１配線層１３０の周囲を比誘電率が１の空隙１５０とすることができるため、第１配線層１３０の配線間容量を低減することができる。
第１配線間絶縁層１２０は、例えば、カーボンドープＳｉＯ２若しくは多孔質シリカなどの低誘電率材料（いわゆるｌｏｗ－ｋ材料）、ＳｉＯ２又はＳｉＯＣ等の絶縁材料で構成されてもよい。ただし、第１配線層１３０の配線間容量を低減するためには、第１配線間絶縁層１２０は、低誘電率材料（いわゆるｌｏｗ－ｋ材料）、ＳｉＯ２又はＳｉＯＣ等の比誘電率が低い絶縁材料で構成されることが好ましい。
第１配線層１３０は、半導体装置１に含まれる各素子を電気的に接続する配線であり、第１配線間絶縁層１２０の内部に埋め込まれるように複数設けられる。具体的には、第１配線層１３０は、第１配線間絶縁層１２０に形成された凹部の内部に任意のレイアウトにて設けられ、第１配線間絶縁層１２０に形成された凹部の底面から凸となるように設けられる。第１配線層１３０の周囲には、第１配線間絶縁層１２０の凹部と第２配線間絶縁層２２０とによって形成された空隙１５０が設けられる。これにより、第１配線層１３０の配線間を比誘電率が１の空隙１５０とすることができるため、第１配線層１３０の配線間容量を低減することができる。
第１配線層１３０は、第１配線間絶縁層１２０の内部に埋め込まれるように設けられるため、第１配線層１３０の高さは、第１配線間絶縁層１２０の高さ以下となる。そのため、一部の第１配線層１３０の上には、第２配線間絶縁層２２０の表面に設けられた層間絶縁膜２１２との間に空隙１５０が設けられることがあり得る。このような場合、第１配線層１３０の配線間容量をさらに低減することができる。一方、第２配線間絶縁層２２０の表面の層間絶縁膜２１２と接する第１配線層１３０がより多い場合には、半導体装置１の全体での機械強度をより高くすることができる。
第１配線層１３０は、導電材料で構成され、例えば、銅（Ｃｕ）、アルミニウム（Ａｌ）、ルテニウム（Ｒｕ）若しくはコバルト（Ｃｏ）、又はこれらの金属の合金（例えば、Ｃｕ－Ｍｎ合金又はＡｌ－Ｃｕ合金など）で構成されてもよい。例えば、第１配線層１３０が銅（Ｃｕ）又は銅合金で構成される場合、第１配線層１３０は、ダマシン法を用いて、第１配線間絶縁層１２０の内部に埋め込まれるように形成することが容易となる。
バリア層１３１は、原子に対するバリア性が高い金属で構成され、第１配線層１３０の上面（すなわち、第２配線間絶縁層に向く側の面）以外の表面に設けられる。より具体的には、バリア層１３１は、製造工程において、第１配線層１３０が第１配線間絶縁層１２０と接触する表面に設けられ、第１配線層１３０を構成する導電材料が第１配線間絶縁層１２０に拡散することを防止する。バリア層１３１は、例えば、タンタル（Ｔａ）、チタン（Ｔｉ）、マンガン（Ｍｎ）、ルテニウム（Ｒｕ）若しくはコバルト（Ｃｏ）、又はこれらの金属の窒化物又は酸化物にて構成されてもよい。バリア層１３１は、第１配線層１３０及び第１配線間絶縁層１２０を構成する材料と反応せず、かつこれらの材料との密着性が高い金属材料で構成されることが好ましい。
キャップ層１３２は、水分又は酸素等の透過性が低い材料で構成され、第１配線層１３０及び第１配線間絶縁層１２０の上に設けられる。具体的には、キャップ層１３２は、第２配線間絶縁層２２０と層間絶縁膜２１２を介して接する第１配線層１３０の上面、及び第１配線間絶縁層１２０の凹部の側壁の上面に設けられる。すなわち、キャップ層１３２は、第１配線層１３０又は第１配線間絶縁層１２０と、第２配線間絶縁層２２０とが層間絶縁膜２１２を介して接する領域に設けられ得る。キャップ層１３２は、製造工程において、第１配線層１３０及び第１配線間絶縁層１２０が水分又は酸素等によって酸化されることで特性、信頼性及び密着性が低下することを防止することができる。
キャップ層１３２は、例えば、ＳｉＯ２、ＳｉＣ、ＳｉＣＮ、ＳｉＯＣ、ＳｉＯＮ又はＡｌＮ等で単層膜又は積層膜として構成されてもよい。キャップ層１３２は、後述する封止膜１４０と同じ材料で構成されてもよく、封止膜１４０と異なる材料で構成されてもよい。
封止膜１４０は、水分又は酸素等の透過性が低い材料で構成され、第１配線層１３０及び第１配線間絶縁層１２０の凹凸形状に沿って設けられる。具体的には、封止膜１４０は、第１配線間絶縁層１２０の凹部の内部表面、該凹部の内部に設けられた第１配線層１３０の表面、及びキャップ層１３２の上面に設けられる。封止膜１４０は、空隙１５０に残存する水分又は酸素等にて第１配線層１３０が酸化されることで第１配線層１３０の電気抵抗が増加したり、第１配線層１３０の信頼性が低下したりすることを防止することができる。封止膜１４０は、例えば、ＳｉＯ２、ＳｉＣ、ＳｉＣＮ、ＳｉＯＣ、ＳｉＯＮ又はＡｌＮ等で単層膜又は積層膜として構成されてもよい。
空隙１５０は、第１配線間絶縁層１２０及び第１配線層１３０の凹凸形状と、第２配線間絶縁層２２０の平坦面とによって形成された空間に設けられる。空隙１５０の内部は、例えば、真空であってもよく、大気が含まれていてもよく、窒素等の不活性ガスが封入されていてもよい。
第２配線間絶縁層２２０は、絶縁材料で構成され、第１配線間絶縁層１２０の上にキャップ層１３２、封止膜１４０及び層間絶縁膜２１２を介して設けられる。具体的には、第２配線間絶縁層２２０は、第１配線間絶縁層１２０の凹部に向き合う面が平坦となっており、第１配線間絶縁層１２０の上に層状に積層されることで、第１配線間絶縁層１２０の凹部との間に空隙１５０を形成する。すなわち、第２配線間絶縁層２２０は、第１配線間絶縁層１２０の凹部の側壁の上面に平坦に設けられることで、該凹部に蓋をするように設けられる。これにより、第２配線間絶縁層２２０は、第１配線間絶縁層１２０の凹部の内部に比誘電率が１の空隙１５０を形成することができる。ここで、第２配線間絶縁層２２０の面が平坦であるとは、第２配線間絶縁層２２０の該当する面に凹部、凸部又は構造体が設けられていないことを表してもよい。
第２配線間絶縁層２２０は、例えば、カーボンドープＳｉＯ２若しくは多孔質シリカなどの低誘電率材料（いわゆるｌｏｗ－ｋ材料）、ＳｉＯ２又はＳｉＯＣ等の絶縁材料で構成されてもよい。ただし、第２配線間絶縁層２２０の内部に配線層が設けられる場合、第２配線間絶縁層２２０は、該配線層の配線間容量を低減するためには、低誘電率材料（いわゆるｌｏｗ－ｋ材料）、ＳｉＯ２又はＳｉＯＣ等の比誘電率が低い絶縁材料で構成されることが好ましい。なお、第２配線間絶縁層２２０は、第１配線間絶縁層１２０と同じ材料で形成されてもよく、異なる材料で形成されてもよい。
層間絶縁膜２１１、２１２は、絶縁材料で構成され、第２配線間絶縁層２２０の両主面にそれぞれ設けられる。層間絶縁膜２１１、２１２は、例えば、第２配線間絶縁層２２０と他の層（例えば、封止膜１４０）との接合強度を向上させる機能、又は上層又は下層の部材をエッチング加工する際のストッパー機能等を奏する。なお、場合によっては、層間絶縁膜２１１、２１２の両方又はいずれか一方は、設けられなくともよい。
層間絶縁膜２１１、２１２は、例えば、カーボンドープＳｉＯ２若しくは多孔質シリカなどの低誘電率材料（いわゆるｌｏｗ－ｋ材料）、ＳｉＯ２、ＳｉＣＮ、ＳｉＮ、ＳｉＯＣ又はＳｉＯＣＮ等の絶縁材料で構成されてもよい。層間絶縁膜２１１、２１２が低誘電率材料（いわゆるｌｏｗ－ｋ材料）で形成される場合、層間絶縁膜２１１、２１２は、半導体装置１の寄生容量をより低減することが可能である。また、層間絶縁膜２１１、２１２がシリコン酸化膜又はシリコン窒化膜（例えば、ＳｉＯ２、ＳｉＣＮ、ＳｉＮ、ＳｉＯＣ又はＳｉＯＣＮ等）で形成される場合、層間絶縁膜２１１、２１２は、第１配線間絶縁層１２０と第２配線間絶縁層２２０との接合強度をより向上させることが可能である。層間絶縁膜２１１、２１２は、互いに同じ材料で形成されてもよく、異なる材料で形成されてもよい。また、層間絶縁膜２１１、２１２は、層間絶縁膜１１０、第２配線間絶縁層２２０又は第１配線間絶縁層１２０と同じ材料で形成されてもよく、異なる材料で形成されてもよい。
このような構造によれば、半導体装置１は、第１配線間絶縁層１２０の凹凸面と、第２配線間絶縁層２２０の平坦面とを積層させることによって、第１配線間絶縁層１２０の凹部の内部を空隙１５０とすることができる。したがって、半導体装置１では、第１配線間絶縁層１２０の凹部に設けられた空隙１５０の中に第１配線層１３０が形成されることになる。よって、半導体装置１は、第１配線層１３０が任意のレイアウトで形成された場合でも、第１配線層１３０の周囲を比誘電率が１の空隙１５０とすることができるため、第１配線層１３０の配線間容量を低減することができる。
また、半導体装置１は、第１配線層１３０の上に、第１配線層１３０の凹凸形状に沿って封止膜１４０を形成することができる。したがって、半導体装置１は、空隙１５０に対して第１配線層１３０が露出されることを防止し、空隙１５０に含まれ得る酸素又は水分によって第１配線層１３０が酸化されることを防止することができる。これによれば、半導体装置１は、酸化によって第１配線層１３０の電気抵抗が増加したり、第１配線層１３０と第１配線間絶縁層１２０との密着性が低下したりすることを防止することができる。
なお、基板１００が半導体基板である場合、第１配線層１３０は、層間絶縁膜１１０に形成された貫通ビアを介して、基板１００に形成されたトランジスタ等の各種素子と電気的に接続していてもよい。このような半導体装置１Ａの構造について、図２を参照して説明する。図２は、層間絶縁膜１１０に貫通ビア１６０が形成される場合の半導体装置１Ａの構造例を模式的に示す縦断面図である。
図２に示すように、貫通ビア１６０は、第１配線層１３０の下から第１配線間絶縁層１２０及び層間絶縁膜１１０を貫通して基板１００に達するように設けられる。これにより、貫通ビア１６０は、基板１００に設けられた各種素子と、第１配線層１３０とを電気的に接続することができる。貫通ビア１６０は、基板１００に設けられた各種素子、及び第１配線層１３０の配置に基づいて適宜設けられればよく、貫通ビア１６０の数及び配置は特に限定されない。貫通ビア１６０は、導電材料で構成され、例えば、銅（Ｃｕ）、アルミニウム（Ａｌ）、タングステン（Ｗ）、タンタル（Ｔａ）、チタン（Ｔｉ）、ルテニウム（Ｒｕ）若しくはコバルト（Ｃｏ）、又はこれらの金属の合金で構成されてもよい。
貫通ビア１６０は、図２以外の図面に示す半導体装置１では図示されないが、これらの図面に示す半導体装置１でも、基板１００に設けられた各種素子と、第１配線層１３０とを電気的に接続する貫通ビア１６０が設けられてもよいことは言うまでもない。
（１．２．半導体装置の製造方法例）
次に、図３～図４Ｄを参照して、本実施形態に係る半導体装置１の製造方法の一例について説明する。
まず、図３を参照して、本実施形態に係る半導体装置１の製造方法の概要について説明する。図３は、本実施形態に係る半導体装置１の製造方法の概要を説明する模式的な縦断面図である。
図３に示すように、半導体装置１は、複数の基板を貼り合わせることで形成することができる。具体的には、まず、層間絶縁膜１１０、第１配線間絶縁層１２０、第１配線層１３０、バリア層１３１、キャップ層１３２及び封止膜１４０が設けられた基板１００と、第２配線間絶縁層２２０、及び層間絶縁膜２１１、２１２が設けられた対向基板２００とを用意する。次に、第１配線間絶縁層１２０及び第１配線層１３０と、第２配線間絶縁層２２０とが互いに向き合うように、基板１００と対向基板２００とを貼り合わせることで、半導体装置１を形成することができる。
このとき、基板１００の第１配線間絶縁層１２０の貼り合わせ面には凹部が形成されており、対向基板２００の第２配線間絶縁層２２０の貼り合わせ面は平坦となっている。そのため、半導体装置１は、第１配線間絶縁層１２０及び第２配線間絶縁層２２０の貼り合わせ面に空隙１５０を形成することができる。
続いて、図４Ａ～図４Ｄを参照して、本実施形態に係る半導体装置１の製造方法の詳細について説明する。図４Ａ～図４Ｄは、本実施形態に係る半導体装置１の製造方法の各工程を説明する模式的な縦断面図である。
まず、図４Ａに示すように、基板１００の上に層間絶縁膜１１０及び第１配線間絶縁層１２０を形成した後、ダマシン法を用いて第１配線間絶縁層１２０に埋め込まれた第１配線層１３０を形成し、キャップ層１３２を形成する。
具体的には、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｏｔｉｏｎ）等を用いて、基板１００の上に層間絶縁膜１１０及び第１配線間絶縁層１２０を順に成膜する。基板１００は、例えば、シリコン基板であってもよい。層間絶縁膜１１０は、例えば、ＳｉＯ２で形成されてもよく、第１配線間絶縁層１２０は、低誘電率材料（いわゆるｌｏｗ－ｋ材料）で形成されてもよい。
次に、リソグラフィ等を用いて第１配線間絶縁層１２０に開口を形成し、該開口の内部にバリア層１３１を形成した上で、該開口を埋め込むように銅（Ｃｕ）等の導電材料を成膜する。その後、開口以外の第１配線間絶縁層１２０の上に形成された銅（Ｃｕ）等の導電材料をＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈ）又は全面エッチバック等で除去し、平坦化することで第１配線層１３０を形成する。続いて、平坦化された第１配線間絶縁層１２０及び第１配線層１３０の上にキャップ層１３２を形成する。バリア層１３１は、例えば、窒化タンタル（ＴａＮ）又は窒化チタン（ＴｉＮ）等で形成されてもよい。また、キャップ層１３２は、上述した材料で形成されてもよい。
続いて、図４Ｂに示すように、キャップ層１３２の上にパターニングされたマスク層１５１を形成する。
具体的には、リソグラフィ等を用いて空隙１５０を設けない領域を覆うようにパターニングされた（すなわち、空隙１５０を設ける領域を開口させた）マスク層１５１を形成する。マスク層１５１は、例えば、フォトレジスト等であってもよく、酸化膜又は窒化膜等のハードマスクとフォトレジストの積層体であってもよい。
なお、マスク層１５１は、第１配線間絶縁層１２０の上の領域に設けられてもよく、第１配線層１３０の上の領域に設けられてもよい。第１配線間絶縁層１２０の上にマスク層１５１を設けた領域の間の領域が、第１配線間絶縁層１２０に凹部が形成される領域となる。また、第１配線層１３０の上にマスク層１５１を設けた領域には、後段の工程にて第２配線間絶縁層２２０に形成される配線と、第１配線層１３０とを電気的に接続する貫通ビアが形成される。
次に、図４Ｃに示すように、第１配線層１３０の周囲の第１配線間絶縁層１２０を選択的に除去することで、第１配線間絶縁層１２０に凹部１５３を形成した後、第１配線層１３０及び第１配線間絶縁層１２０の上に封止膜１４０を形成する。
具体的には、図４Ｂで示したマスク層１５１を用いてエッチングを行うことで、マスク層１５１に覆われていない領域の第１配線間絶縁層１２０及び第１配線層１３０を除去し、第１配線間絶縁層１２０に凹部を形成する。このとき、第１配線間絶縁層１２０のエッチングレートが第１配線層１３０のエッチングレートよりも大きくなるようにエッチングを行うことで、第１配線層１３０の周囲の第１配線間絶縁層１２０を選択的に除去することができる。第１配線間絶縁層１２０に形成された凹部の深さは、例えば、３０ｎｍ～４００ｎｍとしてもよい。また、この後、キャップ層１３２の全体又は一部の層を除去する工程を行ってもよい。
続いて、第１配線層１３０及び第１配線間絶縁層１２０の上に、第１配線層１３０及び第１配線間絶縁層１２０の凹凸形状に沿って封止膜１４０をコンフォーマルに形成する。このようなコンフォーマルな成膜は、例えば、ＣＶＤ、ＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）又はｐ－ＣＶＤ（プラズマＣＶＤ）等を用いることで行うことが可能である。
続いて、図４Ｄに示すように、層間絶縁膜２１１、第２配線間絶縁層２２０及び層間絶縁膜２１２を積層した対向基板２００を第１配線層１３０及び第１配線間絶縁層１２０に貼り合わせることで、第１配線層１３０の周囲に空隙１５０を形成する。
具体的には、まず、ＣＶＤ等を用いて、対向基板２００の上に層間絶縁膜２１１、第２配線間絶縁層２２０及び層間絶縁膜２１２を順に積層する。対向基板２００は、例えば、シリコン基板であってもよい。第２配線間絶縁層２２０は、低誘電率材料（いわゆるｌｏｗ－ｋ材料）で形成されてもよく、層間絶縁膜２１１、２１２は、例えば、ＳｉＯ２で形成されてもよい。
次に、凹部が形成された第１配線間絶縁層１２０と、一主面が平坦な第２配線間絶縁層２２０とが互いに向き合うように、基板１００と対向基板２００とを貼り合わせる。これにより、第１配線間絶縁層１２０及び第２配線間絶縁層２２０の間に空隙１５０を形成することができる。
なお、基板１００と対向基板２００とを貼り合わせる工程の前に、基板１００又は対向基板２００の貼り合わせ面には、プラズマ照射又は水分噴射等を行ってもよい。これによれば、基板１００及び対向基板２００の接合面である封止膜１４０及び層間絶縁膜２１２を活性化させることで、接合強度を向上させることができる。また、基板１００と対向基板２００とを貼り合わせる工程は、真空中で行われてもよい。これによれば、空隙１５０に残存する酸素又は水分を少なくすることができるため、第１配線層１３０が酸化されることをより抑制することができる。さらに、基板１００と対向基板２００とを貼り合わせる工程の後に、熱処理工程を行ってもよい。これによれば、基板１００及び対向基板２００の接合面である封止膜１４０及び層間絶縁膜２１２の接合強度をさらに向上させることができる。
図４Ｄで示す工程の後、対向基板２００を層間絶縁膜２１１から剥離することで、図１で示した半導体装置１を形成することができる。具体的には、全面エッチング又はバックグラインダ等を用いて、対向基板２００を層間絶縁膜２１１から除去又は剥離することができる。
以上の製造方法では、対向基板２００の貼り合わせ面である第２配線間絶縁層２２０又は層間絶縁膜２１２が平坦かつ絶縁性であるため、第１配線層１３０とのアライメントを考慮することなく、対向基板２００と基板１００とを貼り合わせることが可能となる。したがって、このような製造方法によれば、より高い生産性にて半導体装置１を製造することが可能である。
（１．３．半導体装置の変形例）
続いて、図５Ａ～図５Ｃを参照して、本実施形態に係る半導体装置１の変形例について説明する。図５Ａ～図５Ｃは、第１～第３の変形例に係る半導体装置の構造例を模式的に示す縦断面図である。
（第１の変形例）
図５Ａに示すように、第１の変形例に係る半導体装置２Ａは、第２配線間絶縁層２２０の内部に第２配線層２３０が設けられ、貫通ビア２３５によって第２配線層２３０及び第１配線層１３０が電気的に接続されている点が半導体装置１と異なる。第１の変形例に係る半導体装置２Ａによれば、配線の引き回しをより多層化することが可能である。
具体的には、第２配線層２３０は、第２配線間絶縁層２２０の第１配線間絶縁層１２０の凹部と向き合う面と対向する面側に埋め込まれるように設けられる。第２配線層２３０は、特に制限なく、任意のレイアウトで形成することが可能である。第２配線層２３０は、導電材料で構成され、例えば、銅（Ｃｕ）、アルミニウム（Ａｌ）、ルテニウム（Ｒｕ）若しくはコバルト（Ｃｏ）、又はこれらの金属の合金（例えば、Ｃｕ－Ｍｎ合金又はＡｌ－Ｃｕ合金など）で構成されてもよい。例えば、第２配線層２３０が銅（Ｃｕ）又は銅合金で構成される場合、第２配線層２３０は、ダマシン法を用いて、第２配線間絶縁層２２０の内部に埋め込まれるように容易に形成することが可能となる。
バリア層２３１は、原子に対するバリア性が高い金属で構成され、第２配線層２３０及び第２配線間絶縁層２２０が接触する面の第２配線層２３０の表面に設けられる。キャップ層２３２は、水分又は酸素等の透過性が低い材料で構成され、第２配線層２３０及び第２配線間絶縁層２２０の上に設けられる。バリア層２３１及びキャップ層２３２の機能及び材料については、バリア層１３１及びキャップ層１３２と実質的に同様であるから、ここでの説明は省略する。
貫通ビア２３５は、第２配線層２３０の下から第２配線間絶縁層２２０、層間絶縁膜２１２、封止膜１４０及びキャップ層１３２を貫通して第１配線層１３０に達するように設けられる。これにより、貫通ビア２３５は、第１配線層１３０と、第２配線層２３０とを電気的に接続することができる。貫通ビア２３５は、第１配線層１３０が層間絶縁膜２１２、封止膜１４０及びキャップ層１３２を介して第２配線間絶縁層２２０と接する領域に設けられる。第１配線層１３０が第２配線間絶縁層２２０と接する領域では、第１配線層１３０及び第２配線間絶縁層２２０の間に空隙１５０が形成されないため、貫通ビア２３５をより容易に形成することが可能である。
なお、その他の各構成については、図１を参照して説明した半導体装置１の各構成と実質的に同様であるから、ここでの説明は省略する。
このような半導体装置２Ａによれば、配線の引き回しをより多層化することが可能である。
（第２の変形例）
図５Ｂに示すように、第２の変形例に係る半導体装置２Ｂは、凹部の内部に第１配線層１３０及び空隙１５０が形成された第１配線間絶縁層１２０がさらに繰り返し形成されている点が半導体装置２Ａと異なる。第２の変形例に係る半導体装置２Ｂによれば、複数層に形成された配線の各々の配線間容量を低減することが可能である。
具体的には、第１配線間絶縁層１２０の上には、第３配線間絶縁層３２０が層間絶縁膜３１２を介して設けられ、第３配線間絶縁層３２０の平坦面、及び第１配線間絶縁層１２０の凹部によって空隙１５０が形成されている。また、第３配線間絶縁層３２０には、第３配線層３３０、バリア層３３１、キャップ層３３２及び封止膜３４０が設けられ、これらの構成によって第１配線間絶縁層１２０と同様に空隙３５０が形成されている。図５Ｂに示す半導体装置２Ｂでは、第１配線層１３０及び第３配線層３３０はレイアウトが同じになっているが、第１配線層１３０及び第３配線層３３０は互いに独立したレイアウトであってもよい。
第３配線層３３０は、第３配線層３３０の下から第３配線間絶縁層３２０、層間絶縁膜３１２、封止膜１４０及びキャップ層１３２を貫通して設けられた貫通ビア３２５によって、第１配線層１３０と電気的に接続しており、第２配線層２３０の下から第２配線間絶縁層２２０、層間絶縁膜２１２、封止膜３４０及びキャップ層３３２を貫通して設けられた貫通ビア２２５によって、第２配線層２３０と電気的に接続している。これによれば、配線間に空隙１５０、３５０が設けられた第１配線層１３０並びに第３配線層３３０、及び第２配線層２３０を互いに電気的に接続することが可能である。
なお、第３配線間絶縁層３２０、第３配線層３３０、バリア層３３１、キャップ層３３２、封止膜３４０及び貫通ビア３３５の各構成については、第１配線間絶縁層１２０、第１配線層１３０、バリア層１３１、キャップ層１３２、封止膜１４０及び貫通ビア２３５の各構成と実質的に同様であるため、ここでの説明は省略する。
このような半導体装置２Ｂによれば、複数層に形成された配線の各々の配線間容量を低減することが可能である。
（第３の変形例）
図５Ｃに示すように、第３の変形例に係る半導体装置２Ｃは、第５配線間絶縁層５２０、第５配線層５３０、第４配線間絶縁層４２０及び第４配線層４３０等が形成され、所定の機能を有する回路が形成された半導体基板５００がさらに貼り合わせられている点が半導体装置２Ｂと異なる。第３の変形例に係る半導体装置２Ｃによれば、異なる機能を有する回路が形成された基板を積層した積層型半導体装置において、配線間容量を低減することが可能である。例えば、基板１００には、複数の画素を配列した画素回路が設けられ、半導体基板５００には、画素部にて光電変換された画素信号を情報処理するロジック回路が設けられてもよい。
半導体基板５００には、トランジスタ等の各種素子が形成される。半導体基板５００は、Ｓｉ、Ｇｅ、ＧａＡｓ、ＧａＮ又はＳｉＣなどで形成されてもよい。
半導体基板５００の積層構造は、どのような積層構造であってもよい。例えば、半導体基板５００の上に層間絶縁膜５１１を介して第５配線間絶縁層５２０が設けられ、第５配線間絶縁層５２０の内部に埋め込まれるように第５配線層５３０が設けられ、第５配線層５３０及び第５配線間絶縁層５２０の上にキャップ層５１３を介して第４配線間絶縁層４１０が設けられ、第４配線間絶縁層４１０に埋め込まれるように第４配線層４３０が設けられてもよい。このとき、第５配線層５３０と第５配線間絶縁層５２０との接触面、及び第４配線層４３０と第４配線間絶縁層４２０との接触面には、それぞれバリア層５３１、４３１が設けられていてもよい。
ここで、第４配線層４３０は、第４配線間絶縁層４２０の表面に露出するように設けられ、同様に、第２配線層２３０は、第２配線間絶縁層２２０の表面に露出するように設けられる。これにより、第２配線層２３０及び第４配線層４３０は、互いに表面に露出した導電材料同士（例えば、銅又は銅合金）を熱処理等によって接合することで電気的接続を形成することができる。これによれば、第２配線層２３０及び第４配線層４３０の間に貫通ビア等を形成せずとも、第２配線層２３０及び第４配線層４３０を電気的に接続することができるため、半導体装置２Ｃの製造工程をより簡略化することができる。
なお、第４配線間絶縁層４２０及び第５配線間絶縁層５２０は第１配線間絶縁層１２０と実質的に同様であり、第４配線層４３０及び第５配線層５３０は第１配線層１３０と実質的に同様であり、層間絶縁膜５１１は、層間絶縁膜３１２と実質的に同様であり、キャップ層５１２はキャップ層１３２と実質的に同様であり、バリア層４３１、５３１は、バリア層１３１と実質的に同様であるため、ここでの説明は省略する。
このような半導体装置２Ｃによれば、積層型半導体装置において、空隙１５０、３５０を形成することで配線の配線間容量を低減することが可能である。
＜２．第２の実施形態＞
（２．１．固体撮像装置の第１の構造例）
次に、図６Ａ～図７Ｂを参照して、本開示の第２の実施形態に係る固体撮像装置の第１の構造例について説明する。図６Ａは、本実施形態に係る固体撮像装置の第１の構造例を模式的に示す縦断面図である。図６Ｂは、本実施形態に係る固体撮像装置の画素回路を模式的に示す説明図である。図７Ａ及び図７Ｂは、本実施形態に係る固体撮像装置の第１の構造例の平面配置を模式的に示す平面断面図である。
図６Ａに示すように、固体撮像装置１０は、シリコン基板等の半導体基板７００の上に、層間絶縁膜７１０、７３７、７５７、及び配線間絶縁層７２０、７３０、７４０、７５０、７６０が積層されることで構成される。配線間絶縁層７２０、７３０、７４０、７５０には、それぞれ銅又は銅合金等で形成される配線層７２３、７３３、７４３、７５３が設けられる。配線層７２３、７３３、７４３、７５３は、例えば、配線間絶縁層７３０、７４０、７５０をそれぞれ貫通する貫通ビア７３２、７４２、７５２によって電気的に接続される。なお、配線層７２３、７３３、７４３、７５３と、配線間絶縁層７２０、７３０、７４０、７５０との接触面には、バリア層７２１、７３１、７４１、７５１が設けられてもよく、配線層７３３、７５３の上面には、キャップ層７３６、７５６が設けられてもよい。
半導体基板７００には、フォトダイオード（図示せず）、電源（図示せず）、及びフローティングディフュージョン７１１等が形成され、半導体基板７００の上には転送トランジスタ、リセットトランジスタ、増幅トランジスタ及び選択トランジスタ等を含む複数のトランジスタ７１２が形成される。すなわち、半導体基板７００には、固体撮像装置１０の画素部が設けられる。固体撮像装置１０の画素部は、例えば、図６Ｂに示す画素回路を備えていてもよい。
具体的には、図６Ｂに示すように、本実施形態に係る固体撮像装置１０は、複数の画素１２が規則性をもって２次元配列された撮像部１３（いわゆる画素部）と、撮像部１３の周辺に配置された周辺回路、すなわち垂直駆動部１４、水平転送部１５及び出力部１６とを有して構成される。画素１２は、それぞれ１つのフォトダイオードＰＤと、フローティングディフュージョンＦＤと、転送トランジスタＴｒ１、リセットトランジスタＴｒ２、増幅トランジスタＴｒ３、及び選択トランジスタＴｒ４の４つのトランジスタと、にて構成されてもよい。なお、フローティングディフュージョンＦＤと、転送トランジスタＴｒ１、リセットトランジスタＴｒ２、増幅トランジスタＴｒ３、及び選択トランジスタＴｒ４の４つのトランジスタとは、必ずしもフォトダイオードＰＤと同じ基板に設けられずともよい。例えば、フローティングディフュージョンＦＤ、及び４つのトランジスタのすべて又は一部は、フォトダイオードＰＤが設けられた基板と異なる基板に設けられてもよい。
フォトダイオードＰＤは、入射光を光電変換することで、信号電荷を生成する光電変換素子である。転送トランジスタＴｒ１は、フォトダイオードＰＤに蓄積された信号電荷を後述するフローティングディフュージョンＦＤに読み出すトランジスタである。フローティングディフュージョンＦＤは、転送トランジスタＴｒ１及びリセットトランジスタＴｒ２間に設けられた信号電荷を蓄積する領域である。リセットトランジスタＴｒ２は、フローティングディフュージョンＦＤの電位を規定の値に設定するためのトランジスタである。増幅トランジスタＴｒ３は、フローティングディフュージョンＦＤに読み出された信号電荷を電気的に増幅するためのトランジスタである。選択トランジスタＴｒ４は、固体撮像装置１０の画素部の１行を選択することで、増幅された画素信号を垂直信号線１８に読み出すためのトランジスタである。なお、図示しないが、画素１２の構成によっては、選択トランジスタは設けられなくともよい。
これらの構成は、互いに電気的に接続されることで、画素１２の回路を形成する。具体的には、転送トランジスタＴｒ１のソースがフォトダイオードＰＤに接続され、転送トランジスタＴｒ１のドレインがリセットトランジスタＴｒ２のソースに接続される。転送トランジスタＴｒ１及びリセットトランジスタＴｒ２間のフローティングディフュージョンＦＤ（転送トランジスタＴｒ１のドレイン領域、及びリセットトランジスタＴｒ２のソース領域に相当する）は、増幅トランジスタＴｒ３のゲートに接続される。増幅トランジスタＴｒ３のソースは選択トランジスタＴｒ４のドレインに接続される。リセットトランジスタＴｒ２のドレイン及び増幅トランジスタＴｒ３のドレインは、電源に接続される。また、選択トランジスタＴｒ４のソースが垂直信号線１８に接続される。
また、これらの構成は、以下のような動作によって画素１２から画素信号を出力する。具体的には、まず、転送トランジスタＴｒ１のゲートとリセットトランジスタＴｒ２のゲートをオン状態にすることで、フォトダイオードＰＤの電荷を全て空にする。次に、転送トランジスタＴｒ１のゲートとリセットトランジスタＴｒ２のゲートをオフ状態にして電荷蓄積を行う。続いて、フォトダイオードＰＤの電荷を読み出す直前にリセットトランジスタＴｒ２のゲートをオン状態にすることで、フローティングディフュージョンＦＤの電位をリセットする。その後、リセットトランジスタＴｒ２のゲートをオフ状態にし、転送トランジスタＴｒ１のゲートをオン状態にすることで、フォトダイオードＰＤからの電荷をフローティングディフュージョンＦＤへ転送する。増幅トランジスタＴｒ３ではゲートに電荷が印加されたことを受けて信号電荷を電気的に増幅する。一方、選択トランジスタＴｒ４は、読み出し対象の画素のみ、フローティングディフュージョンＦＤのリセット時からオン状態になることで、増幅トランジスタＴｒ３にて電荷－電圧変換された画像信号を垂直信号線１８に読み出す。
垂直駆動部１４は、１行に配列された画素のリセットトランジスタＴｒ２のゲートに共通に印加される行リセット信号φＲＳＴを供給する。また、垂直駆動部１４は、同じく１行の画素の転送トランジスタＴｒ１のゲートに共通に印加される行転送信号φＴＲＧを供給する。さらに、垂直駆動部１４は、同じく１行の選択トランジスタＴｒ４のゲートに共通に印加される行選択信号φＳＥＬを供給する。
水平転送部１５は、例えば、各列の垂直信号線１８に接続されたアナログ／デジタル変換器１９と、列選択回路ＳＷ（例えば、スイッチ）と、水平転送線２０（例えばデータビット線と同数の配線で構成されたバス配線）と、を有して構成される。出力部１６は、例えば、水平転送線２０からの出力を処理する信号処理回路２１と、出力バッファ２２とを有して構成される。
このような固体撮像装置１０では、各行の画素１２の信号がアナログ／デジタル変換器１９の各々にてアナログ／デジタル変換され、順次選択される列選択回路ＳＷを通じて水平転送線２０に読み出され、順次、水平転送される。水平転送線２０に読み出された画像データは、信号処理回路２１を通じて出力バッファ２２より出力される。
図６Ａに戻って説明を続けると、配線層７２３は、配線間絶縁層７２０の凹部の内部に設けられ、配線層７２３の周囲には、配線間絶縁層７２０の凹部及び層間絶縁膜７３７にて形成される空隙７２５が設けられる。また、配線層７４３は、配線間絶縁層７４０の凹部の内部に設けられ、配線層７４３の周囲には、配線間絶縁層７４０の凹部及び層間絶縁膜７５７にて形成される空隙７４５が設けられる。これによれば、固体撮像装置１０では、配線層７２３、７４３の配線間容量をより低減することが可能である。
配線間容量が低減される配線層７２３、７４３は、例えば、ＦＤ（フローティングディフュージョン）配線又は垂直信号線であってもよい。このような構成について図７Ａ及び図７Ｂを参照して説明する。
図７Ａに示すように、配線層７４３は、垂直信号線であり、マトリクス状に配列された画素の各々を一方向（例えば、列方向）に延伸して接続する配線であってもよい。このとき、空隙７４５は、配線層７４３に接続する貫通ビア７５２の間の領域に設けられてもよい。固体撮像装置１０は、空隙７４５によって配線層７４３の配線間容量を低減することで、アナログ信号の伝達速度を高速化することができる。
図７Ｂに示すように、配線層７２３は、ＦＤ配線であり、フォトダイオードで光電変換された信号電荷が複数のトランジスタ７１２に伝達される経路の配線であってもよい。このとき、空隙７２５は、配線層７２３に接続する貫通ビア７３２の周囲を除いた領域に設けられてもよい。固体撮像装置１０は、空隙７２５によって配線層７２３の配線間容量を低減することで、信号電荷を画素信号に変換する際の変換効率をより向上させることができる。配線層７２３は、各画素のフォトダイオード及び各種トランジスタのレイアウトに応じて、複雑なレイアウトで設けられる。そのため、任意のレイアウトの配線であっても配線間に空隙を形成することが可能な本開示に係る技術を用いることで、配線層７２３の配線間により確実に空隙７２５を設けることが可能である。
（２．２．固体撮像装置の第２の構造例）
次に、図８を参照して、本実施形態に係る固体撮像装置の第２の構造例について説明する。図８は、本実施形態に係る固体撮像装置の第２の構造例を模式的に示す縦断面図である。
固体撮像装置では、ＰＤ（フォトダイオード）２００１９が、半導体基板２００１８の裏面（図では上面）側から入射する入射光２０００１を受光する。ＰＤ２００１９の上方には、平坦化膜２００１３、ＣＦ（カラーフィルタ）２００１２、マイクロレンズ２００１１が設けられており、各部を順次介して入射した入射光２０００１は、受光面２００１７に受光されることで光電変換される。
例えば、ＰＤ２００１９では、電荷（電子）を蓄積する電荷蓄積領域として、ｎ型半導体領域２００２０が形成されている。ＰＤ２００１９では、ｎ型半導体領域２００２０は、半導体基板２００１８のｐ型半導体領域２００１６、２００４１の内部に設けられている。ｎ型半導体領域２００２０の半導体基板２００１８の表面（下面）側には、裏面（上面）側よりも不純物濃度が高いｐ型半導体領域２００４１が設けられている。つまり、ＰＤ２００１９は、ＨＡＤ（Ｈｏｌｅ－Ａｃｃｕｍｕｌａｔｉｏｎ Ｄｉｏｄｅ）構造になっており、ｐ型半導体領域２００１６、２００４１は、ｎ型半導体領域２００２０の上面側と下面側との各界面において、暗電流が発生することを抑制するように形成されている。
半導体基板２００１８の内部には、複数の画素２００１０の間を電気的に分離する画素分離部２００３０が設けられており、この画素分離部２００３０で区画された領域にＰＤ２００１９が設けられている。図中、上面側から、固体撮像装置を見た場合、画素分離部２００３０は、例えば、複数の画素２００１０の間に介在するように、格子状に形成されている。ＰＤ２００１９は、この画素分離部２００３０で区画された領域内に形成されている。
各ＰＤ２００１９では、アノードが接地されており、固体撮像装置においてＰＤ２００１９が蓄積した信号電荷（例えば、電子）は、図示せぬ転送Ｔｒ（ＭＯＳ ＦＥＴ）等を介して読み出され、電気信号として、図示せぬＶＳＬ（垂直信号線）へ出力される。なお、転送ＴｒからＶＳＬまでの間には、第１の構造例にて説明したような複数のＴｒと、ＦＤを含む画素回路が設けられていてもよい。
配線層２００５０は、半導体基板２００１８のうち、遮光膜２００１４、ＣＦ２００１２、マイクロレンズ２００１１等の各部が設けられた裏面（上面）とは反対側の表面（下面）に設けられる。
配線層２００５０は、配線２００５１と絶縁層２００５２とを含み、絶縁層２００５２内において配線２００５１が各素子に電気的に接続するように形成されている。配線層２００５０は、いわゆる多層配線の層になっており、絶縁層２００５２を構成する層間絶縁膜と配線２００５１とが交互に複数回積層されて形成されている。ここでは、配線２００５１として、転送Ｔｒ等のＰＤ２００１９から電荷を読み出すためのＴｒへの配線、又はＶＳＬ等の各配線が絶縁層２００５２を介して積層されている。
配線層２００５０のＰＤ２００１９が設けられている側に対して反対側の面には、支持基板２００６１が設けられている。例えば、厚みが数百μｍのシリコン半導体からなる基板が支持基板２００６１として設けられている。
遮光膜２００１４は、半導体基板２００１８の裏面（図では上面）の側に設けられている。
遮光膜２００１４は、半導体基板２００１８の上方から半導体基板２００１８の裏面へ向かう入射光２０００１の一部を遮光するように構成されている。
遮光膜２００１４は、半導体基板２００１８の内部に設けられた画素分離部２００３０の上方に設けられている。ここでは、遮光膜２００１４は、半導体基板２００１８の裏面（上面）上において、シリコン酸化膜等の絶縁膜２００１５を介して、凸形状に突き出るように設けられている。これに対して、半導体基板２００１８の内部に設けられたＰＤ２００１９の上方においては、ＰＤ２００１９に入射光２０００１が入射するように、遮光膜２００１４は、設けられておらず、開口している。
つまり、図中、上面側から、固体撮像装置を見た場合、遮光膜２００１４の平面形状は、格子状になっており、入射光２０００１が受光面２００１７へ通過する開口が形成されている。
遮光膜２００１４は、光を遮光する遮光材料で形成されている。例えば、チタン（Ｔｉ）膜とタングステン（Ｗ）膜とを順次積層することで、遮光膜２００１４が形成されている。この他に、遮光膜２００１４は、例えば、窒化チタン（ＴｉＮ）膜とタングステン（Ｗ）膜とを順次積層することで形成することができる。
遮光膜２００１４は、平坦化膜２００１３によって被覆されている。平坦化膜２００１３は、光を透過する絶縁材料を用いて形成されている。
画素分離部２００３０は、溝部２００３１、固定電荷膜２００３２、及び、絶縁膜２００３３を有する。
固定電荷膜２００３２は、半導体基板２００１８の裏面（上面）の側において、複数の画素２００１０の間を区画している溝部２００３１を覆うように形成されている。
具体的には、固定電荷膜２００３２は、半導体基板２００１８において裏面（上面）側に形成された溝部２００３１の内側の面を一定の厚みで被覆するように設けられている。そして、その固定電荷膜２００３２で被覆された溝部２００３１の内部を埋め込むように、絶縁膜２００３３が設けられている（充填されている）。
ここでは、固定電荷膜２００３２は、半導体基板２００１８との界面部分において正電荷（ホール）蓄積領域が形成されて暗電流の発生が抑制されるように、負の固定電荷を有する高誘電体を用いて形成されている。固定電荷膜２００３２が負の固定電荷を有するように形成されていることで、その負の固定電荷によって、半導体基板２００１８との界面に電界が加わり、正電荷（ホール）蓄積領域が形成される。
固定電荷膜２００３２は、例えば、ハフニウム酸化膜（ＨｆＯ２膜）で形成することができる。また、固定電荷膜２００３２は、その他、例えば、ハフニウム、ジルコニウム、アルミニウム、タンタル、チタン、マグネシウム、イットリウム、ランタノイド元素等の酸化物の少なくとも１つを含むように形成することができる。
ここで、本開示に係る技術は、以上のような固体撮像装置の配線層２００５０に適用することができる。
（２．３．固体撮像装置の第３の構造例）
続いて、図９を参照して、本実施形態に係る固体撮像装置の第３の構造例について説明する。図９は、本実施形態に係る固体撮像装置の第３の構造例を模式的に示す縦断面図である。
図９は、積層型の固体撮像装置の構成例を示している。固体撮像装置２３０２０は、図９に示すように、センサダイ２３０２１とロジックダイ２３０２４との２枚のダイが積層され、電気的に接続されて、１つの半導体チップとして構成されている。
センサダイ２３０２１には、画素領域となる画素を構成するＰＤ（フォトダイオード）や、ＦＤ（フローティングディフュージョン）、Ｔｒ（ＭＯＳ ＦＥＴ）、及び、制御回路となるＴｒ等が形成される。さらに、センサダイ２３０２１には、複数層、本例では３層の配線２３１１０を有する配線層２３１０１が形成される。なお、制御回路（となるＴｒ）は、センサダイ２３０２１ではなく、ロジックダイ２３０２４に構成することができる。なお、センサダイ２３０２１には、第１の構造例にて説明したような複数のＴｒと、ＦＤとを含む画素回路が設けられていてもよい。
ロジックダイ２３０２４には、ロジック回路を構成するＴｒが形成される。さらに、ロジックダイ２３０２４には、複数層、本例では３層の配線２３１７０を有する配線層２３１６１が形成される。また、ロジックダイ２３０２４には、内壁面に絶縁膜２３１７２が形成された接続孔２３１７１が形成され、接続孔２３１７１内には、配線２３１７０等と接続される接続導体２３１７３が埋め込まれる。
センサダイ２３０２１とロジックダイ２３０２４とは、互いの配線層２３１０１及び２３１６１が向き合うように貼り合わされ、これにより、センサダイ２３０２１とロジックダイ２３０２４とが積層された積層型の固体撮像装置２３０２０が構成されている。
固体撮像装置２３０２０は、配線２３１１０及び２３１７０が直接接触するように、センサダイ２３０２１とロジックダイ２３０２４とを重ね合わせ、所要の加重をかけながら加熱し、配線２３１１０及び２３１７０を直接接合することで構成される。これにより、センサダイ２３０２１とロジックダイ２３０２４とが、配線層２３１０１、及び、配線層２３１６１を介して、電気的に接続される。
本開示に係る技術は、以上のような固体撮像装置２３０２０の配線層２３１０１、２３１６１に適用することができる。
（２．４．固体撮像装置の第４の構造例）
次に、図１０を参照して、本実施形態に係る固体撮像装置の第４の構造例について説明する。図１０は、本実施形態に係る固体撮像装置の第４の構造例を模式的に示す縦断面図である。
図１０は、積層型の固体撮像装置の構成例を示している。固体撮像装置２３４０１は、センサダイ２３４１１と、ロジックダイ２３４１２と、メモリダイ２３４１３との３枚のダイが積層された３層の積層構造になることで、電気的に接続されて、１つの半導体チップとして構成されている。
図１０では、センサダイ２３４１１の下に、ロジックダイ２３４１２及びメモリダイ２３４１３が、その順番で積層されているが、ロジックダイ２３４１２及びメモリダイ２３４１３は、逆順、すなわち、メモリダイ２３４１３及びロジックダイ２３４１２の順番で、センサダイ２３４１１の下に積層することができる。
ロジックダイ２３４１２には、ロジック回路を構成するＴｒが形成される。
メモリダイ２３４１３は、例えば、ロジックダイ２３４１２で行われる信号処理において一時的に必要となるデータの記憶を行うメモリ回路を有する。
センサダイ２３４１１には、画素の光電変換部となるＰＤ、及び画素Ｔｒのソース／ドレイン領域が形成されている。センサダイ２３４１１には、第１の構造例にて説明したような複数のＴｒと、ＦＤとを含む画素回路が設けられていてもよい。
ＰＤの周囲にはゲート絶縁膜を介してゲート電極が形成され、ゲート電極と対のソース／ドレイン領域により画素Ｔｒ２３４２１、画素Ｔｒ２３４２２が形成されている。
ＰＤに隣接する画素Ｔｒ２３４２１が転送Ｔｒであり、その画素Ｔｒ２３４２１を構成する対のソース／ドレイン領域の一方がＦＤになっている。
また、センサダイ２３４１１には、層間絶縁膜が形成され、層間絶縁膜には、接続孔が形成される。接続孔には、画素Ｔｒ２３４２１、及び、画素Ｔｒ２３４２２に接続する接続導体２３４３１が形成されている。
さらに、センサダイ２３４１１には、各接続導体２３４３１に接続する複数層の配線２３４３２を有する配線層２３４３３が形成されている。
また、センサダイ２３４１１の配線層２３４３３の最下層には、外部接続用の電極となるアルミパッド２３４３４が形成されている。すなわち、センサダイ２３４１１では、配線２３４３２よりもロジックダイ２３４１２との接着面２３４４０に近い位置にアルミパッド２３４３４が形成されている。アルミパッド２３４３４は、外部との信号の入出力に係る配線の一端として用いられる。
さらに、センサダイ２３４１１には、ロジックダイ２３４１２との電気的接続に用いられるコンタクト２３４４１が形成されている。コンタクト２３４４１は、ロジックダイ２３４１２のコンタクト２３４５１に接続されるとともに、センサダイ２３４１１のアルミパッド２３４４２にも接続されている。
そして、センサダイ２３４１１には、センサダイ２３４１１の裏面側（上側）からアルミパッド２３４４２に達するようにパッド孔２３４４３が形成されている。
本開示に係る技術は、以上のような固体撮像装置２３４０１の配線層２３４３３に適用することができる。
＜３．応用例＞ （内視鏡手術システムへの応用）
本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本開示に係る技術は、内視鏡手術システムに応用されてもよい。
図１１は、本開示に係る技術（本技術）が適用され得る内視鏡手術システムの概略的な構成の一例を示す図である。
図１１では、術者（医師）１１１３１が、内視鏡手術システム１１０００を用いて、患者ベッド１１１３３上の患者１１１３２に手術を行っている様子が図示されている。図示するように、内視鏡手術システム１１０００は、内視鏡１１１００と、気腹チューブ１１１１１やエネルギー処置具１１１１２等の、その他の術具１１１１０と、内視鏡１１１００を支持する支持アーム装置１１１２０と、内視鏡下手術のための各種の装置が搭載されたカート１１２００と、から構成される。
内視鏡１１１００は、先端から所定の長さの領域が患者１１１３２の体腔内に挿入される鏡筒１１１０１と、鏡筒１１１０１の基端に接続されるカメラヘッド１１１０２と、から構成される。図示する例では、硬性の鏡筒１１１０１を有するいわゆる硬性鏡として構成される内視鏡１１１００を図示しているが、内視鏡１１１００は、軟性の鏡筒を有するいわゆる軟性鏡として構成されてもよい。
鏡筒１１１０１の先端には、対物レンズが嵌め込まれた開口部が設けられている。内視鏡１１１００には光源装置１１２０３が接続されており、当該光源装置１１２０３によって生成された光が、鏡筒１１１０１の内部に延設されるライトガイドによって当該鏡筒の先端まで導光され、対物レンズを介して患者１１１３２の体腔内の観察対象に向かって照射される。なお、内視鏡１１１００は、直視鏡であってもよいし、斜視鏡又は側視鏡であってもよい。
カメラヘッド１１１０２の内部には光学系及び撮像素子が設けられており、観察対象からの反射光（観察光）は当該光学系によって当該撮像素子に集光される。当該撮像素子によって観察光が光電変換され、観察光に対応する電気信号、すなわち観察像に対応する画像信号が生成される。当該画像信号は、ＲＡＷデータとしてカメラコントロールユニット（ＣＣＵ: Camera Control Unit）１１２０１に送信される。
ＣＣＵ１１２０１は、ＣＰＵ（Central Processing Unit）やＧＰＵ（GraphicsProcessing Unit）等によって構成され、内視鏡１１１００及び表示装置１１２０２の動作を統括的に制御する。さらに、ＣＣＵ１１２０１は、カメラヘッド１１１０２から画像信号を受け取り、その画像信号に対して、例えば現像処理（デモザイク処理）等の、当該画像信号に基づく画像を表示するための各種の画像処理を施す。
表示装置１１２０２は、ＣＣＵ１１２０１からの制御により、当該ＣＣＵ１１２０１によって画像処理が施された画像信号に基づく画像を表示する。
光源装置１１２０３は、例えばＬＥＤ（light emitting diode）等の光源から構成され、術部等を撮影する際の照射光を内視鏡１１１００に供給する。
入力装置１１２０４は、内視鏡手術システム１１０００に対する入力インタフェースである。ユーザは、入力装置１１２０４を介して、内視鏡手術システム１１０００に対して各種の情報の入力や指示入力を行うことができる。例えば、ユーザは、内視鏡１１１００による撮像条件（照射光の種類、倍率及び焦点距離等）を変更する旨の指示等を入力する。
処置具制御装置１１２０５は、組織の焼灼、切開又は血管の封止等のためのエネルギー処置具１１１１２の駆動を制御する。気腹装置１１２０６は、内視鏡１１１００による視野の確保及び術者の作業空間の確保の目的で、患者１１１３２の体腔を膨らめるために、気腹チューブ１１１１１を介して当該体腔内にガスを送り込む。レコーダ１１２０７は、手術に関する各種の情報を記録可能な装置である。プリンタ１１２０８は、手術に関する各種の情報を、テキスト、画像又はグラフ等各種の形式で印刷可能な装置である。
なお、内視鏡１１１００に術部を撮影する際の照射光を供給する光源装置１１２０３は、例えばＬＥＤ、レーザ光源又はこれらの組み合わせによって構成される白色光源から構成することができる。ＲＧＢレーザ光源の組み合わせにより白色光源が構成される場合には、各色（各波長）の出力強度及び出力タイミングを高精度に制御することができるため、光源装置１１２０３において撮像画像のホワイトバランスの調整を行うことができる。また、この場合には、ＲＧＢレーザ光源それぞれからのレーザ光を時分割で観察対象に照射し、その照射タイミングに同期してカメラヘッド１１１０２の撮像素子の駆動を制御することにより、ＲＧＢそれぞれに対応した画像を時分割で撮像することも可能である。当該方法によれば、当該撮像素子にカラーフィルタを設けなくても、カラー画像を得ることができる。
また、光源装置１１２０３は、出力する光の強度を所定の時間ごとに変更するようにその駆動が制御されてもよい。その光の強度の変更のタイミングに同期してカメラヘッド１１１０２の撮像素子の駆動を制御して時分割で画像を取得し、その画像を合成することにより、いわゆる黒つぶれ及び白とびのない高ダイナミックレンジの画像を生成することができる。
また、光源装置１１２０３は、特殊光観察に対応した所定の波長帯域の光を供給可能に構成されてもよい。特殊光観察では、例えば、体組織における光の吸収の波長依存性を利用して、通常の観察時における照射光（すなわち、白色光）に比べて狭帯域の光を照射することにより、粘膜表層の血管等の所定の組織を高コントラストで撮影する、いわゆる狭帯域光観察（Narrow Band Imaging）が行われる。あるいは、特殊光観察では、励起光を照射することにより発生する蛍光により画像を得る蛍光観察が行われてもよい。蛍光観察では、体組織に励起光を照射し当該体組織からの蛍光を観察すること（自家蛍光観察）、又はインドシアニングリーン（ICG）等の試薬を体組織に局注するとともに当該体組織にその試薬の蛍光波長に対応した励起光を照射し蛍光像を得ること等を行うことができる。光源装置１１２０３は、このような特殊光観察に対応した狭帯域光及び／又は励起光を供給可能に構成され得る。
図１２は、図１１に示すカメラヘッド１１１０２及びＣＣＵ１１２０１の機能構成の一例を示すブロック図である。
カメラヘッド１１１０２は、レンズユニット１１４０１と、撮像部１１４０２と、駆動部１１４０３と、通信部１１４０４と、カメラヘッド制御部１１４０５と、を有する。ＣＣＵ１１２０１は、通信部１１４１１と、画像処理部１１４１２と、制御部１１４１３と、を有する。カメラヘッド１１１０２とＣＣＵ１１２０１とは、伝送ケーブル１１４００によって互いに通信可能に接続されている。
レンズユニット１１４０１は、鏡筒１１１０１との接続部に設けられる光学系である。鏡筒１１１０１の先端から取り込まれた観察光は、カメラヘッド１１１０２まで導光され、当該レンズユニット１１４０１に入射する。レンズユニット１１４０１は、ズームレンズ及びフォーカスレンズを含む複数のレンズが組み合わされて構成される。
撮像部１１４０２を構成する撮像素子は、１つ（いわゆる単板式）であってもよいし、複数（いわゆる多板式）であってもよい。撮像部１１４０２が多板式で構成される場合には、例えば各撮像素子によってＲＧＢそれぞれに対応する画像信号が生成され、それらが合成されることによりカラー画像が得られてもよい。あるいは、撮像部１１４０２は、３Ｄ（dimensional）表示に対応する右目用及び左目用の画像信号をそれぞれ取得するための１対の撮像素子を有するように構成されてもよい。３Ｄ表示が行われることにより、術者１１１３１は術部における生体組織の奥行きをより正確に把握することが可能になる。なお、撮像部１１４０２が多板式で構成される場合には、各撮像素子に対応して、レンズユニット１１４０１も複数系統設けられ得る。
また、撮像部１１４０２は、必ずしもカメラヘッド１１１０２に設けられなくてもよい。例えば、撮像部１１４０２は、鏡筒１１１０１の内部に、対物レンズの直後に設けられてもよい。
駆動部１１４０３は、アクチュエータによって構成され、カメラヘッド制御部１１４０５からの制御により、レンズユニット１１４０１のズームレンズ及びフォーカスレンズを光軸に沿って所定の距離だけ移動させる。これにより、撮像部１１４０２による撮像画像の倍率及び焦点が適宜調整され得る。
通信部１１４０４は、ＣＣＵ１１２０１との間で各種の情報を送受信するための通信装置によって構成される。通信部１１４０４は、撮像部１１４０２から得た画像信号をＲＡＷデータとして伝送ケーブル１１４００を介してＣＣＵ１１２０１に送信する。
また、通信部１１４０４は、ＣＣＵ１１２０１から、カメラヘッド１１１０２の駆動を制御するための制御信号を受信し、カメラヘッド制御部１１４０５に供給する。当該制御信号には、例えば、撮像画像のフレームレートを指定する旨の情報、撮像時の露出値を指定する旨の情報、並びに／又は撮像画像の倍率及び焦点を指定する旨の情報等、撮像条件に関する情報が含まれる。
なお、上記のフレームレートや露出値、倍率、焦点等の撮像条件は、ユーザによって適宜指定されてもよいし、取得された画像信号に基づいてＣＣＵ１１２０１の制御部１１４１３によって自動的に設定されてもよい。後者の場合には、いわゆるＡＥ（Auto Exposure）機能、ＡＦ（Auto Focus）機能及びＡＷＢ（Auto White Balance）機能が内視鏡１１１００に搭載されていることになる。
カメラヘッド制御部１１４０５は、通信部１１４０４を介して受信したＣＣＵ１１２０１からの制御信号に基づいて、カメラヘッド１１１０２の駆動を制御する。
通信部１１４１１は、カメラヘッド１１１０２との間で各種の情報を送受信するための通信装置によって構成される。通信部１１４１１は、カメラヘッド１１１０２から、伝送ケーブル１１４００を介して送信される画像信号を受信する。
また、通信部１１４１１は、カメラヘッド１１１０２に対して、カメラヘッド１１１０２の駆動を制御するための制御信号を送信する。画像信号や制御信号は、電気通信や光通信等によって送信することができる。
画像処理部１１４１２は、カメラヘッド１１１０２から送信されたＲＡＷデータである画像信号に対して各種の画像処理を施す。
制御部１１４１３は、内視鏡１１１００による術部等の撮像、及び、術部等の撮像により得られる撮像画像の表示に関する各種の制御を行う。例えば、制御部１１４１３は、カメラヘッド１１１０２の駆動を制御するための制御信号を生成する。
また、制御部１１４１３は、画像処理部１１４１２によって画像処理が施された画像信号に基づいて、術部等が映った撮像画像を表示装置１１２０２に表示させる。この際、制御部１１４１３は、各種の画像認識技術を用いて撮像画像内における各種の物体を認識してもよい。例えば、制御部１１４１３は、撮像画像に含まれる物体のエッジの形状や色等を検出することにより、鉗子等の術具、特定の生体部位、出血、エネルギー処置具１１１１２の使用時のミスト等を認識することができる。制御部１１４１３は、表示装置１１２０２に撮像画像を表示させる際に、その認識結果を用いて、各種の手術支援情報を当該術部の画像に重畳表示させてもよい。手術支援情報が重畳表示され、術者１１１３１に提示されることにより、術者１１１３１の負担を軽減することや、術者１１１３１が確実に手術を進めることが可能になる。
カメラヘッド１１１０２及びＣＣＵ１１２０１を接続する伝送ケーブル１１４００は、電気信号の通信に対応した電気信号ケーブル、光通信に対応した光ファイバ、又はこれらの複合ケーブルである。
ここで、図示する例では、伝送ケーブル１１４００を用いて有線で通信が行われていたが、カメラヘッド１１１０２とＣＣＵ１１２０１との間の通信は無線で行われてもよい。
以上、本開示に係る技術が適用され得る内視鏡手術システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、例えば、カメラヘッド１１１０２の撮像部１１４０２等に適用され得る。具体的には、図６Ａ等に示した固体撮像装置１０は、撮像部１０４０２に適用することができる。撮像部１０４０２に本開示に係る技術を適用することにより、より鮮明な術部画像をより低レイテンシで得ることができるため、術者が術部を直接観察している場合と同様の感覚で処置を行うことが可能になる。
なお、ここでは、一例として内視鏡手術システムについて説明したが、本開示に係る技術は、その他、例えば、顕微鏡手術システム等に適用されてもよい。
（移動体への応用例）
例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット等のいずれかの種類の移動体に搭載される装置として実現されてもよい。
図１３は、本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システムの概略的な構成例を示すブロック図である。
車両制御システム１２０００は、通信ネットワーク１２００１を介して接続された複数の電子制御ユニットを備える。図１３に示した例では、車両制御システム１２０００は、駆動系制御ユニット１２０１０、ボディ系制御ユニット１２０２０、車外情報検出ユニット１２０３０、車内情報検出ユニット１２０４０、及び統合制御ユニット１２０５０を備える。また、統合制御ユニット１２０５０の機能構成として、マイクロコンピュータ１２０５１、音声画像出力部１２０５２、及び車載ネットワークＩ／Ｆ（Interface）１２０５３が図示されている。
駆動系制御ユニット１２０１０は、各種プログラムにしたがって車両の駆動系に関連する装置の動作を制御する。例えば、駆動系制御ユニット１２０１０は、内燃機関又は駆動用モータ等の車両の駆動力を発生させるための駆動力発生装置、駆動力を車輪に伝達するための駆動力伝達機構、車両の舵角を調節するステアリング機構、及び、車両の制動力を発生させる制動装置等の制御装置として機能する。
ボディ系制御ユニット１２０２０は、各種プログラムにしたがって車体に装備された各種装置の動作を制御する。例えば、ボディ系制御ユニット１２０２０は、キーレスエントリシステム、スマートキーシステム、パワーウィンドウ装置、あるいは、ヘッドランプ、バックランプ、ブレーキランプ、ウィンカー又はフォグランプ等の各種ランプの制御装置として機能する。この場合、ボディ系制御ユニット１２０２０には、鍵を代替する携帯機から発信される電波又は各種スイッチの信号が入力され得る。ボディ系制御ユニット１２０２０は、これらの電波又は信号の入力を受け付け、車両のドアロック装置、パワーウィンドウ装置、ランプ等を制御する。
車外情報検出ユニット１２０３０は、車両制御システム１２０００を搭載した車両の外部の情報を検出する。例えば、車外情報検出ユニット１２０３０には、撮像部１２０３１が接続される。車外情報検出ユニット１２０３０は、撮像部１２０３１に車外の画像を撮像させるとともに、撮像された画像を受信する。車外情報検出ユニット１２０３０は、受信した画像に基づいて、人、車、障害物、標識又は路面上の文字等の物体検出処理又は距離検出処理を行ってもよい。
撮像部１２０３１は、光を受光し、その光の受光量に応じた電気信号を出力する光センサである。撮像部１２０３１は、電気信号を画像として出力することもできるし、測距の情報として出力することもできる。また、撮像部１２０３１が受光する光は、可視光であっても良いし、赤外線等の非可視光であっても良い。
車内情報検出ユニット１２０４０は、車内の情報を検出する。車内情報検出ユニット１２０４０には、例えば、運転者の状態を検出する運転者状態検出部１２０４１が接続される。運転者状態検出部１２０４１は、例えば運転者を撮像するカメラを含み、車内情報検出ユニット１２０４０は、運転者状態検出部１２０４１から入力される検出情報に基づいて、運転者の疲労度合い又は集中度合いを算出してもよいし、運転者が居眠りをしていないかを判別してもよい。
マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車内外の情報に基づいて、駆動力発生装置、ステアリング機構又は制動装置の制御目標値を演算し、駆動系制御ユニット１２０１０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車両の衝突回避あるいは衝撃緩和、車間距離に基づく追従走行、車速維持走行、車両の衝突警告、又は車両のレーン逸脱警告等を含むＡＤＡＳ（Advanced Driver Assistance System）の機能実現を目的とした協調制御を行うことができる。
また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車両の周囲の情報に基づいて駆動力発生装置、ステアリング機構又は制動装置等を制御することにより、運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で取得される車外の情報に基づいて、ボディ系制御ユニット１２０２０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で検知した先行車又は対向車の位置に応じてヘッドランプを制御し、ハイビームをロービームに切り替える等の防眩を図ることを目的とした協調制御を行うことができる。
音声画像出力部１２０５２は、車両の搭乗者又は車外に対して、視覚的又は聴覚的に情報を通知することが可能な出力装置へ音声及び画像のうちの少なくとも一方の出力信号を送信する。図１３の例では、出力装置として、オーディオスピーカ１２０６１、表示部１２０６２及びインストルメントパネル１２０６３が例示されている。表示部１２０６２は、例えば、オンボードディスプレイ及びヘッドアップディスプレイの少なくとも一つを含んでいてもよい。
図１４は、撮像部１２０３１の設置位置の例を示す図である。
図１４では、撮像部１２０３１として、撮像部１２１０１、１２１０２、１２１０３、１２１０４、１２１０５を有する。
撮像部１２１０１、１２１０２、１２１０３、１２１０４、１２１０５は、例えば、車両１２１００のフロントノーズ、サイドミラー、リアバンパ、バックドア及び車室内のフロントガラスの上部等の位置に設けられる。フロントノーズに備えられる撮像部１２１０１及び車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として車両１２１００の前方の画像を取得する。サイドミラーに備えられる撮像部１２１０２、１２１０３は、主として車両１２１００の側方の画像を取得する。リアバンパ又はバックドアに備えられる撮像部１２１０４は、主として車両１２１００の後方の画像を取得する。車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として先行車両又は、歩行者、障害物、信号機、交通標識又は車線等の検出に用いられる。
なお、図１４には、撮像部１２１０１ないし１２１０４の撮影範囲の一例が示されている。撮像範囲１２１１１は、フロントノーズに設けられた撮像部１２１０１の撮像範囲を示し、撮像範囲１２１１２，１２１１３は、それぞれサイドミラーに設けられた撮像部１２１０２，１２１０３の撮像範囲を示し、撮像範囲１２１１４は、リアバンパ又はバックドアに設けられた撮像部１２１０４の撮像範囲を示す。例えば、撮像部１２１０１ないし１２１０４で撮像された画像データが重ね合わせられることにより、車両１２１００を上方から見た俯瞰画像が得られる。
撮像部１２１０１ないし１２１０４の少なくとも１つは、距離情報を取得する機能を有していてもよい。例えば、撮像部１２１０１ないし１２１０４の少なくとも１つは、複数の撮像素子からなるステレオカメラであってもよいし、位相差検出用の画素を有する撮像素子であってもよい。
例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を基に、撮像範囲１２１１１ないし１２１１４内における各立体物までの距離と、この距離の時間的変化（車両１２１００に対する相対速度）を求めることにより、特に車両１２１００の進行路上にある最も近い立体物で、車両１２１００と略同じ方向に所定の速度（例えば、０km/h以上）で走行する立体物を先行車として抽出することができる。さらに、マイクロコンピュータ１２０５１は、先行車の手前に予め確保すべき車間距離を設定し、自動ブレーキ制御（追従停止制御も含む）や自動加速制御（追従発進制御も含む）等を行うことができる。このように運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を元に、立体物に関する立体物データを、２輪車、普通車両、大型車両、歩行者、電柱等その他の立体物に分類して抽出し、障害物の自動回避に用いることができる。例えば、マイクロコンピュータ１２０５１は、車両１２１００の周辺の障害物を、車両１２１００のドライバが視認可能な障害物と視認困難な障害物とに識別する。そして、マイクロコンピュータ１２０５１は、各障害物との衝突の危険度を示す衝突リスクを判断し、衝突リスクが設定値以上で衝突可能性がある状況であるときには、オーディオスピーカ１２０６１や表示部１２０６２を介してドライバに警報を出力することや、駆動系制御ユニット１２０１０を介して強制減速や回避操舵を行うことで、衝突回避のための運転支援を行うことができる。
撮像部１２１０１ないし１２１０４の少なくとも１つは、赤外線を検出する赤外線カメラであってもよい。例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在するか否かを判定することで歩行者を認識することができる。かかる歩行者の認識は、例えば赤外線カメラとしての撮像部１２１０１ないし１２１０４の撮像画像における特徴点を抽出する手順と、物体の輪郭を示す一連の特徴点にパターンマッチング処理を行って歩行者か否かを判別する手順によって行われる。マイクロコンピュータ１２０５１が、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在すると判定し、歩行者を認識すると、音声画像出力部１２０５２は、当該認識された歩行者に強調のための方形輪郭線を重畳表示するように、表示部１２０６２を制御する。また、音声画像出力部１２０５２は、歩行者を示すアイコン等を所望の位置に表示するように表示部１２０６２を制御してもよい。
以上、本開示に係る技術が適用され得る車両制御システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、例えば、撮像部１２０３１等に適用され得る。具体的には、図６Ａ等に示した固体撮像装置１０は、撮像部１２０３１に適用することができる。撮像部１２０３１に本開示に係る技術を適用することにより、より鮮明な撮影画像を得ることができるため、車両制御システムの画像認識の精度を向上させることができる。
以上、添付図面を参照しながら本開示の好適な実施形態について詳細に説明したが、本開示の技術的範囲はかかる例に限定されない。本開示の技術分野における通常の知識を有する者であれば、請求の範囲に記載された技術的思想の範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、これらについても、当然に本開示の技術的範囲に属するものと了解される。
また、本明細書に記載された効果は、あくまで説明的または例示的なものであって限定的ではない。つまり、本開示に係る技術は、上記の効果とともに、または上記の効果に代えて、本明細書の記載から当業者には明らかな他の効果を奏しうる。
なお、以下のような構成も本開示の技術的範囲に属する。
（１）
基板上に設けられ、前記基板と反対側に凹部を有する第１配線間絶縁層と、
前記第１配線間絶縁層の前記凹部の内部に設けられた第１配線層と、
前記第１配線層及び前記第１配線間絶縁層の凹凸形状に沿って設けられた封止膜と、
前記第１配線間絶縁層の上に前記凹部を覆うように設けられ、前記凹部に向き合う面が平坦である第２配線間絶縁層と、
前記第２配線間絶縁層と、前記第１配線層及び前記第１配線間絶縁層との間に設けられた空隙と、
を備える、半導体装置。
（２）
前記第１配線層は、前記凹部の底面から凸となるように設けられる、前記（１）に記載の半導体装置。
（３）
一部の前記第１配線層の高さは、前記第１配線間絶縁層の高さよりも低く、
前記空隙は、前記第２配線間絶縁層と、一部の前記第１配線層との間にさらに設けられる、
前記（２）に記載の半導体装置。
（４）
前記第１配線層は、前記凹部の内部に複数設けられ、
前記空隙は、複数の前記第１配線層の間に連続して設けられる、
前記（１）～（３）のいずれか一項に記載の半導体装置。
（５）
前記第１配線間絶縁層と、前記第２配線間絶縁層との間の接合面には、前記封止膜が設けられる、前記（１）～（４）のいずれか一項に記載の半導体装置。
（６）
前記第２配線間絶縁層の表面には、シリコン酸化膜又はシリコン窒化膜が設けられる、前記（１）～（５）のいずれか一項に記載の半導体装置。
（７）
前記第１配線間絶縁層と接する前記第１配線層の表面には、チタン、タンタル、ルテニウム又はコバルトのいずれかの元素を含むバリア層が設けられる、前記（１）～（６）のいずれか一項に記載の半導体装置。
（８）
前記第２配線間絶縁層の上には、第２配線層がさらに設けられ、
前記第２配線間絶縁層と、前記第１配線層とが接する領域には、前記第２配線間絶縁層を貫通して設けられ、前記第２配線層と、前記第１配線層とを電気的に接続する貫通ビアがさらに設けられる、
前記（１）～（７）のいずれか一項に記載の半導体装置。
（９）
前記第２配線間絶縁層は、前記基板と反対側に凹部を有し、
前記第２配線層は、前記第２配線間絶縁層の前記凹部の内部に設けられ、
前記第２配線間絶縁層の上には、前記第２配線間絶縁層の前記凹部を覆うように設けられ、前記凹部と対向する面が平坦である第３配線間絶縁層がさらに設けられ、
前記第３配線間絶縁層と、前記第２配線層及び前記第２配線間絶縁層との間には、空隙がさらに設けられる、
前記（８）に記載の半導体装置。
（１０）
所定の機能を有する回路が形成された半導体基板と、前記半導体基板上に積層された多層配線層と、を有する積層基板をさらに備え、
前記積層基板は、前記多層配線層と、前記第２配線間絶縁層が設けられた側の面とが対向するように前記基板と貼り合わされる、
前記（１）～（９）のいずれか一項に記載の半導体装置。
（１１）
前記半導体基板又は前記基板には、複数の画素を配列した画素部が設けられる、前記（１０）に記載の半導体装置。
（１２）
前記半導体基板には、ロジック回路が設けられ、
前記基板には、前記画素部が設けられる、
前記（１１）に記載の半導体装置。
（１３）
前記第１配線層は、前記複数の画素の各々に対応する光電変換素子からの電荷を蓄積するフローティングディフュージョン配線を含む、前記（１２）に記載の半導体装置。
（１４）
前記第１配線層は、前記複数の画素からの画素信号を伝送する垂直信号線を含む、前記（１２）又は（１３）に記載の半導体装置。
（１５）
基板上に、前記基板と反対側に第１配線層を埋め込んだ第１配線間絶縁層を形成することと、
前記第１配線間絶縁層に凹部を形成し、前記凹部の内部にて前記第１配線層を露出させることと、
前記第１配線層及び前記第１配線間絶縁層の凹凸形状に沿って封止膜を設けることと、
前記第１配線間絶縁層の上に前記凹部を覆うように、前記凹部に向き合う面が平坦である第２配線間絶縁層を設け、前記第２配線間絶縁層と、前記第１配線層及び前記第１配線間絶縁層との間に空隙を形成することと、
を含む、半導体装置の製造方法。
１ 半導体装置
１００ 基板
１１０ 層間絶縁膜
１２０ 第１配線間絶縁層
１３０ 第１配線層
１３１ バリア層
１３２ キャップ層
１４０ 封止膜
１５０ 空隙
２００ 対向基板
２１１、２１２ 層間絶縁膜
２２０ 第２配線間絶縁層
１６０ 貫通ビア

Claims (14)

  1. 基板上に設けられ、前記基板と反対側に凹部を有する第１配線間絶縁層と、
    前記第１配線間絶縁層の前記凹部の内部に設けられた第１配線層と、
    前記第１配線層及び前記第１配線間絶縁層の凹凸形状に沿って設けられた封止膜と、
    前記第１配線間絶縁層の上に前記凹部を覆うように設けられ、前記凹部に向き合う面が平坦である第２配線間絶縁層と、
    前記第２配線間絶縁層と、前記第１配線層及び前記第１配線間絶縁層との間に設けられた空隙と、
    を備え、
    一部の前記第１配線層の高さは、前記第１配線間絶縁層の高さよりも低く、
    前記第２配線間絶縁層と前記一部の第１配線層との間に挟まれるように、他の空隙がさらに設けられている、
    半導体装置。
  2. 前記第１配線層は、前記凹部の底面から凸となるように設けられる、請求項１に記載の半導体装置。
  3. 前記第１配線層は、前記凹部の内部に複数設けられ、
    前記空隙は、複数の前記第１配線層の間に連続して設けられる、
    請求項１又は２に記載の半導体装置。
  4. 前記第１配線間絶縁層と、前記第２配線間絶縁層との間の接合面には、前記封止膜が設けられる、請求項１～３のいずれか１項に記載の半導体装置。
  5. 前記第２配線間絶縁層の表面には、シリコン酸化膜又はシリコン窒化膜が設けられる、請求項１～４のいずれか１項に記載の半導体装置。
  6. 前記第１配線間絶縁層と接する前記第１配線層の表面には、チタン、タンタル、ルテニウム又はコバルトのいずれかの元素を含むバリア層が設けられる、請求項１～５のいずれか１項に記載の半導体装置。
  7. 前記第２配線間絶縁層の上には、第２配線層がさらに設けられ、
    前記第２配線間絶縁層と、前記第１配線層とが接する領域には、前記第２配線間絶縁層を貫通して設けられ、前記第２配線層と、前記第１配線層とを電気的に接続する貫通ビアがさらに設けられる、
    請求項１～６のいずれか１項に記載の半導体装置。
  8. 前記第２配線間絶縁層は、前記基板と反対側に凹部を有し、
    前記第２配線層は、前記第２配線間絶縁層の前記凹部の内部に設けられ、
    前記第２配線間絶縁層の上には、前記第２配線間絶縁層の前記凹部を覆うように設けられ、前記凹部と対向する面が平坦である第３配線間絶縁層がさらに設けられ、
    前記第３配線間絶縁層と、前記第２配線層及び前記第２配線間絶縁層との間には、空隙がさらに設けられる、
    請求項７に記載の半導体装置。
  9. 所定の機能を有する回路が形成された半導体基板と、前記半導体基板上に積層された多層配線層と、を有する積層基板をさらに備え、
    前記積層基板は、前記多層配線層と、前記第２配線間絶縁層が設けられた側の面とが対向するように前記基板と貼り合わされる、
    請求項１～８のいずれか１項に記載の半導体装置。
  10. 前記半導体基板又は前記基板には、複数の画素を配列した画素部が設けられる、請求項９に記載の半導体装置。
  11. 前記半導体基板には、ロジック回路が設けられ、
    前記基板には、前記画素部が設けられる、
    請求項１０に記載の半導体装置。
  12. 前記第１配線層は、前記複数の画素の各々に対応する光電変換素子からの電荷を蓄積するフローティングディフュージョン配線を含む、請求項１１に記載の半導体装置。
  13. 前記第１配線層は、前記複数の画素からの画素信号を伝送する垂直信号線を含む、請求項１１又は１２に記載の半導体装置。
  14. 基板上に、前記基板と反対側に第１配線層を埋め込んだ第１配線間絶縁層を形成することと、
    前記第１配線間絶縁層に凹部を形成し、前記凹部の内部にて前記第１配線層を露出させることと、
    前記第１配線層及び前記第１配線間絶縁層の凹凸形状に沿って封止膜を設けることと、
    前記第１配線間絶縁層の上に前記凹部を覆うように、前記凹部に向き合う面が平坦である第２配線間絶縁層を設け、前記第２配線間絶縁層と、前記第１配線層及び前記第１配線間絶縁層との間に空隙を形成することと、
    を含み、
    一部の前記第１配線層の高さが、前記第１配線間絶縁層の高さよりも低くなるように、前記第１配線層を形成し、前記第２配線間絶縁層と前記一部の第１配線層との間に挟まれるように、他の空隙をさらに形成することをさらに含む、
    半導体装置の製造方法。
JP2020527394A 2018-06-27 2019-06-13 半導体装置及び半導体装置の製造方法 Active JP7274477B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018121524 2018-06-27
JP2018121524 2018-06-27
PCT/JP2019/023520 WO2020004065A1 (ja) 2018-06-27 2019-06-13 半導体装置及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPWO2020004065A1 JPWO2020004065A1 (ja) 2021-08-02
JP7274477B2 true JP7274477B2 (ja) 2023-05-16

Family

ID=68986467

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020527394A Active JP7274477B2 (ja) 2018-06-27 2019-06-13 半導体装置及び半導体装置の製造方法

Country Status (6)

Country Link
US (2) US11515351B2 (ja)
JP (1) JP7274477B2 (ja)
CN (1) CN112219274A (ja)
DE (1) DE112019003245T5 (ja)
TW (1) TWI823955B (ja)
WO (1) WO2020004065A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11515351B2 (en) * 2018-06-27 2022-11-29 Sony Semiconductor Solutions Corporation Semiconductor device and method of manufacturing semiconductor device
US11569250B2 (en) 2020-06-29 2023-01-31 Taiwan Semiconductor Manufacturing Company Limited Ferroelectric memory device using back-end-of-line (BEOL) thin film access transistors and methods for forming the same
US11508615B2 (en) * 2020-07-30 2022-11-22 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device structure and methods of forming the same
JP2022092661A (ja) * 2020-12-11 2022-06-23 日本航空電子工業株式会社 デバイス及びデバイスの製造方法
JP2022147587A (ja) * 2021-03-23 2022-10-06 ソニーセミコンダクタソリューションズ株式会社 撮像素子及び撮像装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013165147A (ja) 2012-02-10 2013-08-22 Renesas Electronics Corp 半導体装置および半導体装置の製造方法
WO2016158440A1 (ja) 2015-03-31 2016-10-06 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子および電子機器
WO2018037667A1 (ja) 2016-08-25 2018-03-01 ソニーセミコンダクタソリューションズ株式会社 半導体装置、撮像装置、および半導体装置の製造方法
JP2018092991A (ja) 2016-11-30 2018-06-14 キヤノン株式会社 半導体装置、電子機器、半導体装置の製造方法、ウエハ、ウエハの製造方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08125016A (ja) * 1994-10-24 1996-05-17 Sony Corp 半導体装置の製造方法
JP3962443B2 (ja) 1997-03-05 2007-08-22 富士通株式会社 半導体装置とその製造方法
TWI227043B (en) * 2000-09-01 2005-01-21 Koninkl Philips Electronics Nv Method of manufacturing a semiconductor device
JP2003347401A (ja) * 2002-05-30 2003-12-05 Mitsubishi Electric Corp 多層配線構造を有する半導体装置およびその製造方法
KR100570060B1 (ko) * 2003-12-29 2006-04-10 주식회사 하이닉스반도체 반도체소자의 랜딩플러그콘택 형성 방법
JP4413021B2 (ja) * 2004-01-22 2010-02-10 三洋電機株式会社 半導体装置およびその製造方法
JP3880600B2 (ja) * 2004-02-10 2007-02-14 松下電器産業株式会社 半導体装置およびその製造方法
JP3881660B2 (ja) * 2004-02-12 2007-02-14 株式会社東芝 半導体装置及びその製造方法
JP2009188250A (ja) * 2008-02-07 2009-08-20 Panasonic Corp 半導体装置及びその製造方法
JP4929254B2 (ja) * 2008-09-02 2012-05-09 株式会社東芝 半導体装置の製造方法
JP5734757B2 (ja) * 2011-06-16 2015-06-17 株式会社東芝 半導体装置及びその製造方法
US9059199B2 (en) * 2013-01-07 2015-06-16 Avogy, Inc. Method and system for a gallium nitride vertical transistor
US8927442B1 (en) * 2013-07-25 2015-01-06 International Business Machines Corporation SiCOH hardmask with graded transition layers
JP6856974B2 (ja) 2015-03-31 2021-04-14 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子および電子機器
US9553093B1 (en) * 2015-12-11 2017-01-24 International Business Machines Corporation Spacer for dual epi CMOS devices
US9761509B2 (en) * 2015-12-29 2017-09-12 United Microelectronics Corp. Semiconductor device with throgh-substrate via and method for fabrication the semiconductor device
US11515351B2 (en) * 2018-06-27 2022-11-29 Sony Semiconductor Solutions Corporation Semiconductor device and method of manufacturing semiconductor device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013165147A (ja) 2012-02-10 2013-08-22 Renesas Electronics Corp 半導体装置および半導体装置の製造方法
WO2016158440A1 (ja) 2015-03-31 2016-10-06 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子および電子機器
WO2018037667A1 (ja) 2016-08-25 2018-03-01 ソニーセミコンダクタソリューションズ株式会社 半導体装置、撮像装置、および半導体装置の製造方法
JP2018092991A (ja) 2016-11-30 2018-06-14 キヤノン株式会社 半導体装置、電子機器、半導体装置の製造方法、ウエハ、ウエハの製造方法

Also Published As

Publication number Publication date
US20210118935A1 (en) 2021-04-22
CN112219274A (zh) 2021-01-12
US11901392B2 (en) 2024-02-13
US11515351B2 (en) 2022-11-29
US20230073800A1 (en) 2023-03-09
WO2020004065A1 (ja) 2020-01-02
JPWO2020004065A1 (ja) 2021-08-02
TWI823955B (zh) 2023-12-01
DE112019003245T5 (de) 2021-04-08
TW202015207A (zh) 2020-04-16

Similar Documents

Publication Publication Date Title
JP7274477B2 (ja) 半導体装置及び半導体装置の製造方法
CN110476228B (zh) 半导体装置、制造半导体装置的方法和电子设备
WO2018194030A1 (ja) 半導体素子およびその製造方法、並びに電子機器
JP7128178B2 (ja) 半導体装置、半導体装置の製造方法、及び電子機器
TW201909440A (zh) 固體攝像裝置
JP7419476B2 (ja) 半導体装置およびその製造方法、並びに電子機器
TW202101537A (zh) 攝像元件及攝像元件之製造方法
WO2020179494A1 (ja) 半導体装置および撮像装置
WO2021124974A1 (ja) 撮像装置
JP7143329B2 (ja) 半導体装置
WO2023135934A1 (ja) 撮像素子および撮像素子の製造方法
WO2022254824A1 (ja) 撮像素子
WO2022014400A1 (ja) 配線構造およびその製造方法、ならびに撮像装置
WO2023042462A1 (ja) 光検出装置、光検出装置の製造方法、及び電子機器
WO2023058484A1 (ja) 撮像装置
WO2024024573A1 (ja) 撮像装置及び電子機器
WO2023026559A1 (ja) 光検出装置及び電子機器
US20240096919A1 (en) Semiconductor device, imaging device, and manufacturing method
WO2020116040A1 (ja) 半導体装置及び電子機器
TW202220228A (zh) 半導體裝置及其製造方法
TW202322237A (zh) 半導體裝置、機器及半導體裝置之製造方法
TW202410687A (zh) 攝像裝置及電子機器
TW202339237A (zh) 受光裝置
CN114467177A (zh) 半导体元件和电子设备

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220519

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221220

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230130

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230404

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230501

R150 Certificate of patent or registration of utility model

Ref document number: 7274477

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150