JP2003347401A - 多層配線構造を有する半導体装置およびその製造方法 - Google Patents

多層配線構造を有する半導体装置およびその製造方法

Info

Publication number
JP2003347401A
JP2003347401A JP2002156935A JP2002156935A JP2003347401A JP 2003347401 A JP2003347401 A JP 2003347401A JP 2002156935 A JP2002156935 A JP 2002156935A JP 2002156935 A JP2002156935 A JP 2002156935A JP 2003347401 A JP2003347401 A JP 2003347401A
Authority
JP
Japan
Prior art keywords
interlayer film
film
wiring
layer
interlayer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2002156935A
Other languages
English (en)
Inventor
Shingo Tomohisa
伸吾 友久
Mutsumi Tsuda
睦 津田
Tetsuo Fukada
哲生 深田
Masakazu Taki
正和 滝
Kenji Shintani
賢治 新谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2002156935A priority Critical patent/JP2003347401A/ja
Priority to TW091124633A priority patent/TW569387B/zh
Priority to US10/283,286 priority patent/US20030222349A1/en
Priority to KR10-2003-0004674A priority patent/KR20030093912A/ko
Publication of JP2003347401A publication Critical patent/JP2003347401A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【課題】 配線層の強度向上と信号の伝達速度向上とを
両立可能な多層配線構造を有する半導体装置およびその
製造方法を提供する。 【解決手段】 同じ高さに位置に配置された複数の配線
層２は、拡散防止絶縁層４によって横方向に連結されて
いる。異なる高さ位置に配置された配線層２同士は、プ
ラグ部２ａを介して縦方向に電気的に接続されている。
第２の層間膜５は配線層２の真下領域にのみ配置され、
かつ配線層２と拡散防止絶縁層４とを縦方向に連結して
いる。複数の配線層２の各々の横側には、中空空間２０
もしくは２．５以下の誘電率を有する低誘電率の層間膜
７が位置している。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、多層配線構造を有
する半導体装置およびその製造方法に関し、特に、信号
遅延を低減した高速配線の多層配線構造を有する半導体
装置およびその製造方法に関するものである。
【０００２】
【従来の技術】多層配線において信号伝達速度の高速化
が求められるようになっており、その手段として、配線
金属に銅を用いる手法や、層間膜を低誘電率化する手法
が挙げられている。
【０００３】図３１は、従来の多層配線構造を有する半
導体装置の配線パターンレイアウトを示す平面図であ
る。また図３２および図３３は、図３１のＸＸＸＩＩ−
ＸＸＸＩＩ線およびＸＸＸＩＩＩ−ＸＸＸＩＩＩ線のそ
れぞれに沿う概略断面図である。
【０００４】図３１〜図３３を参照して、半導体基板１
０１上に多層配線構造が形成されている。この多層配線
構造は、複数の配線層１０２が多層的に配置されること
により構成されている。
【０００５】半導体基板１０１上には、層間絶縁膜１０
６が形成されており、この層間絶縁膜１０６には溝１０
６ｃが形成されている。この溝１０６ｃ内に銅（Ｃｕ）
よりなる配線層１０２が埋め込まれており、その配線層
１０２の周囲には銅の拡散を防止するための拡散防止バ
リア膜１０３が形成されている。この上層に、拡散防止
絶縁層１０４と層間絶縁膜１０６とが積層して形成され
ている。
【０００６】この層間絶縁膜１０６には、上述と同様、
溝１０６ｃが形成されている。層間絶縁膜１０６と拡散
防止絶縁層１０４とには、溝１０６ｃの底面から配線層
１０２に達するビアホール１０６ｂが形成されている。
この溝１０６ｃおよびビアホール１０６ｂ内に、銅より
なる配線層１０２が埋め込まれており、その配線層１０
２の周囲には銅の拡散を防止するための拡散防止バリア
膜１０３が形成されている。なお、本願明細書において
は配線層１０２の溝１０６ｃ内を埋め込む部分を配線部
と呼び、ビアホール１０６ｂ内を埋め込む部分をビアプ
ラグ部と呼ぶ。
【０００７】下層の配線層１０２と上層の配線層１０２
とは、上層の配線層１０２のビアプラグ部を介して電気
的に接続されている。このようにして複数の配線層が２
層以上積層されている。
【０００８】従来の多層配線構造では、配線部およびビ
アプラグ部に起因する寄生抵抗と寄生容量を低減するた
めに、配線層１０２の材料として抵抗値が低く信頼性の
高い銅が用いられている。また、配線層１０２間に配置
する層間絶縁膜１０６の材料には、シリコン酸化膜ある
いはシリコン酸化膜よりも誘電率の低い絶縁材料などが
用いられている。
【０００９】配線層１０２に銅を用いる場合、銅を寸法
・形状の制御性良く加工(ドライエッチング)することが
困難なため、ダマシンプロセスが主流となっている。
【００１０】図３４および図３５は、ダマシンプロセス
を説明するための概略断面図である。図３４を参照し
て、あらかじめ層間絶縁膜１０６に溝１０６ａが形成さ
れる。図３５を参照して、その溝１０６ａ内を埋め込む
ように銅層１０２が形成される。この後に、化学的機械
的研磨（Chemical Mechanical Polishing：ＣＭＰ）法
によって平坦化を行うことにより、銅１０２が溝１０６
ａ内にのみ残存されて配線部１０２が形成される。
【００１１】また、多層構造を形成する場合、上記工程
の後に層間絶縁膜を形成してビアホールを開口し、その
ビアホールに銅を埋め込み、ＣＭＰ法を行うことでビア
プラグ部を形成し、その後に配線層を形成する手法を採
ることもできる。しかし、製造コストや、微細化にとも
なうアライメントの関係から、上記手法ではなく、デュ
アルダマシン構造を用いた製造方法が用いられる。
【００１２】図３６〜図３９は、デュアルダマシン構造
を用いた製造方法を工程順に示す概略断面図である。図
３６を参照して、下層に配線層１０２が形成された状態
で、その上方に拡散防止絶縁層１０４と層間絶縁膜１０
６とが積層して形成される。この層間絶縁膜１０６に、
通常の写真製版技術およびエッチング技術によりビアホ
ール１０６ｂが形成される。
【００１３】図３７を参照して、層間絶縁膜１０６上
に、通常の写真製版技術によりレジストパターン１３３
が形成される。このレジストパターン１３３をマスクと
して層間絶縁膜１０６にエッチングが施される。
【００１４】図３８を参照して、このエッチングによ
り、配線部を埋め込むための溝１０６ｃが層間絶縁膜１
０６に形成される。この後、レジストパターン１３３が
除去される。
【００１５】図３９を参照して、ビアホール１０６ｂ下
の拡散防止絶縁層１０４を除去した後、溝１０６ｃとビ
アホール１０６ｂとの内壁に沿って拡散防止バリア膜１
０３が形成される。この溝１０６とビアホール１０６ｂ
とを埋め込むように銅層１０２が形成された後に、ＣＭ
Ｐ法により平坦化が行われる。これにより、銅層１０２
が溝１０６ｃとビアホール１０６ｂとに残存されること
により、ビアプラグを有する上部配線層１０２が形成さ
れる。
【００１６】また、銅は、銅より以前に配線部に用いら
れていたアルミニウム（Ａｌ）に比べて酸化されやす
く、かつその原子が酸化シリコンなどの膜中を拡散しや
すい。このため、銅の酸化防止および拡散防止を目的と
して、一般に保護膜１０３により銅部分の全体を被覆し
た構造が採用される。すなわち、配線層１０２と層間絶
縁膜１０６との境界である溝１０６ｂおよびビアホール
１０６ｃの内壁には、保護膜１０３が配置される。
【００１７】この際、配線層１０２の上面以外を被覆す
る保護膜１０３としては、保護膜１０３による配線抵抗
の上昇を抑えるために、主に窒化チタン膜、窒化タンタ
ル膜などの導電性の拡散防止バリア膜が用いられる。一
方、配線層１０２の上面を被覆する保護膜として、図４
０のように配線層１０２の上面のみに選択的に保護膜１
０３ａを形成することは工程の複雑化をもたらす。この
ため、上記の導電性のバリア膜１０３ａの代りに、図４
１のように絶縁性を有する窒化シリコン膜もしくはＳｉ
Ｃの拡散防止絶縁層１０４を全面に設ける構造が一般的
に用いられる。
【００１８】
【発明が解決しようとする課題】しかしながら、層間絶
縁膜１０６の低誘電率化に対応する材料開発は困難を伴
い、また低誘電率の層間絶縁膜１０６を用いることによ
る、デバイス製造プロセス(たとえばエッチングなど)と
の整合性をとることに新たな困難が生じている。
【００１９】特に、低誘電率の層間絶縁膜の材料として
は、有機高分子材料、シリコン系の無機高分子材料など
を用いることが一般的である。しかし、それらの材料
は、従来の酸化シリコン膜などと比較して、機械的強度
が低いため、ＣＭＰ耐性が大きな問題となり、また酸素
プラズマによるフォトレジストの除去時にダメージを受
けやすいという問題も生じることになる。
【００２０】さらに、信号伝達速度の高速化を求めた場
合、層間絶縁膜が存在しない構造、つまり比誘電率が１
となる中空配線構造が最も望ましい形態として考えられ
ている。
【００２１】中空配線構造に関しては、基本的な構造と
して、配線間の層間絶縁膜を除去し、かつ配線同士が別
の層で接続された構成が、たとえばM.B.Anand et al.,
"NURA:A Feasible, Gas-Dielectric Interconnect Pro
cess", 1996 Symposium on VLSI Technology Digest of
Technical Papers, pp.82-83によって提案されてい
る。
【００２２】また、ＣＭＰ時を含めた機械的強度の向上
のため、特開２００１−２１７３１２号公報では、野上
らにより、配線金属を絶縁層よりなる支柱で支える構造
が提案されている。しかし、この公報に開示された構造
では、配線の一部にのみ支柱となる絶縁層が配置されて
いるだけであるため、配線単独の強度はそれほど高くな
い。よって、配線の内部応力による変形などが生じやす
く、それにより配線が断線したり、湾曲などにより配線
が他の配線と短絡したりする。また、この公報に開示さ
れた方法では、支柱となる絶縁層の作製の際に、層間絶
縁膜の深さとパターン形成に制約があるという問題もあ
る。
【００２３】また、特開平１０−２９４３１６号公報で
は、佐々木らにより、配線下層に１層の絶縁膜を残す構
成が記されている。しかし、この公報に記載された構造
では、配線下層の絶縁膜が１層であるため、下層全体に
層間絶縁膜を残存させた場合には上下配線間の実効誘電
率が高くなってしまい、１部にのみ層間絶縁膜を残存さ
せた場合には同一高さに配置された配線間の連結力が小
さくなり多層配線全体としての強度が低くなる。また、
この公報には、配線をマスクとして、絶縁膜をエッチン
グする方法も開示されているが、この場合にはマスクと
なる配線が長時間プラズマなどにさらされるため、配線
特性の劣化が懸念される。また、配線形成後にレジスト
マスクを用いて層間絶縁膜のエッチングを行う方法で
は、アライメントずれによりレジストマスクから配線部
が露出した場合には、配線の露出部分にて配線特性が劣
化したり、除去すべき層間絶縁膜の部分うち除去できな
い部分が生じるなどの問題がある。
【００２４】また、特開平１１−１２６８２０号公報で
は、関口により、図４２に示す構造が開示されている。
図４２を参照して、この構成では、トランジスタＴｒの
形成された半導体基板２０１上に多層配線構造が形成さ
れている。その多層配線構造では、複数の配線層２０２
がシリコン酸化膜２０４により横方向に連結されてお
り、複数の配線層２０２がプラグにより縦方向に接続さ
れている。なお、配線層２０２の周囲はバリアメタル膜
１０３に覆われている。しかし、この公報に記載された
構造では、配線層２０２のプラグ部を除く配線部の真下
領域は中空空間となっているため、配線の内部応力によ
る変形などが生じやすく、それにより配線層２０２が断
線したり、湾曲などにより配線層２０２が他の配線層２
０２と短絡したりする。
【００２５】それゆえ本発明の１の目的は、配線層の強
度向上と信号の伝達速度向上とを両立可能な多層配線構
造を有する半導体装置を提供することである。
【００２６】本発明の他の目的は、配線層の強度向上と
信号の伝達速度向上とを両立可能な多層配線構造を有す
る半導体装置を、配線特性の劣化を生じさせることな
く、少ない制約の下で製造できる半導体装置の製造方法
を提供することである。
【００２７】
【課題を解決するための手段】本発明の多層配線構造を
有する半導体装置は、複数の配線層と、絶縁層と、層間
絶縁膜とを備えている。複数の配線層は、それぞれが異
なる高さ位置と同じ高さ位置とに配置されている。絶縁
層は、同じ高さ位置に配置された複数の配線層を横方向
に連結するためのものである。複数の配線層の各々はプ
ラグ部を有し、異なる高さ位置に配置された配線層同士
はプラグ部を介して縦方向に電気的に接続されている。
層間絶縁膜は、配線層の真下領域にのみ配置され、かつ
配線層と絶縁層とを連結している。複数の配線層の各々
の側壁の横方向には、中空空間および２．５以下の誘電
率を有する低誘電率の絶縁層の少なくともいずれかが位
置している。
【００２８】本発明の多層配線構造を有する半導体装置
によれば、層間絶縁膜により配線層と絶縁層とが縦方向
に連結されている。これにより、第２の配線層の強度を
向上でき、配線の内部応力による変形などが抑制される
ため、第２の配線層が断線したり、湾曲などにより第２
の配線層が他の配線層と短絡したりすることを抑制でき
る。また、配線レイアウトにより、広い範囲で上層また
は下層の配線がないような配線部分にも、その配線部分
の下側に第２の層間膜を配置することでその配線層の強
度を向上させることもできる。また、中空空間を形成す
ることにより、この空間内を低誘電率とすることが可能
となる。このため、配線層内を伝達する信号の伝達速度
を向上することができる。これにより、配線層の強度向
上と信号の伝達速度向上とを両立することが可能とな
る。
【００２９】上記の多層配線構造を有する半導体装置に
おいて好ましくは、層間絶縁膜の側壁面は、層間絶縁膜
の真上に位置する配線層の側壁面と実質的に連続した面
を構成している。
【００３０】これにより、配線層の下側全体を層間絶縁
膜により支えることができるため、第２の配線層が断線
したり、湾曲などにより第２の配線層が他の配線層と短
絡したりすることをさらに抑制できる。
【００３１】上記の多層配線構造を有する半導体装置に
おいて好ましくは、層間絶縁膜の幅は、層間絶縁膜の真
上に位置する配線層の幅よりも小さい。
【００３２】このように層間絶縁膜の幅を配線部の幅よ
りも微細にすることにより、上下配線間の実効誘電率の
低減が可能となる。
【００３３】上記の多層配線構造を有する半導体装置に
おいて好ましくは、層間絶縁膜は、第１の層間絶縁膜
と、第１の層間絶縁膜の側面を覆う第２の層間絶縁膜と
を有し、第１および第２の層間絶縁膜は互いに異なる材
質よりなっている。
【００３４】これにより、第１の層間絶縁膜の材質とし
て埋め込み性の良い材質を選択できるなど、第１の層間
絶縁膜の材質の選択の幅を広げることができる。
【００３５】本発明の多層配線構造を有する半導体装置
の製造方法は、以下の工程を備えている。
【００３６】まず第１の配線層上に第１の層間膜が形成
される。第１の層間膜に孔が形成される。その孔に第２
の層間膜が埋め込まれる。配線用溝とその配線用溝の底
面から第１の配線層に達するプラグ用孔とが孔内で第２
の層間膜に形成される。配線用溝およびプラグ用孔を埋
め込むことで、第１の配線層に電気的に接続された第２
の配線層が形成される。第２の配線層および第２の層間
膜の周囲の第１の層間膜が除去されて中空空間が形成さ
れる。
【００３７】本発明の多層配線構造を有する半導体装置
の製造方法によれば、第２の層間膜を残存させるように
第１の層間膜のみが除去されるため、第２の配線層下を
第２の層間膜により支えることができる。これにより、
第２の配線層の強度を向上でき、配線の内部応力による
変形などが抑制されるため、第２の配線層の湾曲などに
より第２の配線層が他の配線層と短絡したり断線したり
することを抑制できる。また、配線レイアウトにより、
広い範囲で上層または下層の配線がないような配線部分
にも、その配線部分の下側に第２の層間膜を配置するこ
とでその配線層の強度を向上させることもできる。ま
た、中空空間を形成することにより、この空間内を低誘
電率とすることが可能となる。このため、配線層内を伝
達する信号の伝達速度を向上することができる。これに
より、配線層の強度向上と信号の伝達速度向上とを両立
することが可能となる。
【００３８】また、支柱となる第２の層間膜は、第１の
層間膜を貫通した孔内に埋め込まれて形成される。この
孔は第１の層間膜を貫通させればよく、ゆえにその深さ
やパターン形成に制約はほとんどない。
【００３９】また第１の層間膜の孔内に第２の層間膜と
第２の配線層とが形成されるため、容易に第１の層間膜
と第２の配線層とを同一の平面パターンで形成すること
ができる。第２の配線層をマスクとして第２の層間膜の
エッチングする工程がないため、マスクとなる第２の配
線層が長時間プラズマなどにさらされることもなく、そ
れによる配線特性の劣化もない。また、第２の配線層の
形成後に、レジストマスクを用いて第２の層間膜をエッ
チングすることもないため、アライメントずれによる配
線部の露出による配線特性の劣化や、配線間層間膜のう
ち除去できない部分が生じることもない。
【００４０】上記の多層配線構造を有する半導体装置の
製造方法において好ましくは、孔の形成時にマスクとし
て用いられるフォトレジストの平面パターン形状と、配
線用溝の形成時にマスクとして用いられるフォトレジス
トの平面パターン形状とが同じ形状である。
【００４１】これにより、溝の形成時にマスクとして用
いられるフォトレジストの形成に用いられるフォトマス
ク（レチクル）のパターンと、配線用溝の形成時にマス
クとして用いられるフォトレジストの形成に用いられる
フォトマスクのパターンとが同じとなる。このため、同
一のフォトマスクを用いて、溝の形成時のフォトレジス
トと配線用溝の形成時のフォトレジストとを形成するこ
とができる。よって、パターニング用のフォトマスクの
枚数を削減できる。
【００４２】上記の多層配線構造を有する半導体装置の
製造方法において好ましくは、孔は、第１の層間膜の上
方から下方に向かうにつれて開口寸法が小さくなるテー
パ形状に形成される。
【００４３】これにより、孔内に埋め込まれる第２の層
間膜の量を少なくできるため、上下配線間の実効誘電率
を低減することが可能となる。
【００４４】上記の多層配線構造を有する半導体装置の
製造方法において好ましくは、孔が形成された後、第１
の層間膜の上面と孔の内壁面とを覆う第３の層間膜が形
成される。第１の層間膜の上面および孔の底面が露出す
るまで第３の層間膜をエッチングすることにより、孔の
側壁面にのみ第３の層間膜が残されて側壁層が形成され
る。第２の層間膜は、側壁面に側壁層が形成された孔を
埋め込むように形成される。第１の層間膜を除去する工
程において、側壁層は除去されずに残存する。
【００４５】このように側壁層を設けたことで、第１の
層間膜のエッチング除去時に層間膜をエッチングストッ
パー層として機能させれることができる。これにより、
第２の層間膜にはエッチングストッパー層として機能を
持たせる必要がなくなり、第２の層間膜の材質として埋
め込み性の良い材質を選択できるなど、第２の層間膜の
材質の選択の幅を広げることができる。
【００４６】上記の多層配線構造を有する半導体装置の
製造方法において好ましくは、孔が形成された後、第１
の層間膜の上面と孔の内壁面とを覆う第３の層間膜が形
成される。第１の層間膜の上面および孔の底面が露出す
るまで第３の層間膜をエッチングすることにより、孔の
側壁面にのみ第３の層間膜が残されて側壁層が形成され
る。第２の層間膜は、側壁面に側壁層が形成された孔を
埋め込むように形成される。第１の層間膜を除去する工
程において、側壁層は同時に除去されて第２の層間膜の
側壁が露出する。
【００４７】これにより、第２の層間膜の量を少なくで
きるため、配線間の容量をより低減することが可能とな
る。
【００４８】上記の多層配線構造を有する半導体装置の
製造方法において好ましくは、第１の層間膜は不純物を
ドープされたシリコン酸化膜であり、第２の層間膜は不
純物をドープされていないシリコン酸化膜である。
【００４９】このように材料を選択することで第１の層
間膜と第２の層間膜とのエッチング選択性を容易に確保
することができる。
【００５０】上記の多層配線構造を有する半導体装置の
製造方法において好ましくは、第１の層間膜を除去する
工程は、少なくとも気相のフッ酸を含む反応性ガスを用
いて行なわれる。
【００５１】これにより、不純物をドープされたシリコ
ン酸化膜を良好にエッチングすることができる。
【００５２】上記の多層配線構造を有する半導体装置の
製造方法において好ましくは、第１の層間膜の材質は導
電性の材質よりなる。
【００５３】これにより、第１の層間膜の機械的強度を
高くすることができるため、第１の層間膜の上面を平坦
化するためにＣＭＰ法を用いた場合に残渣やスクラッチ
の発生を抑制することができる。このため、ＣＭＰおよ
びバリア膜や配線層膜の形成を容易に行うことができ
る。
【００５４】上記の多層配線構造を有する半導体装置の
製造方法において好ましくは、配線用溝およびプラグ用
孔の形成のためのエッチング時において第２の層間膜の
エッチング速度が第１の層間膜のエッチング速度よりも
速くなるように第２の層間膜材質が選ばれている。
【００５５】第２の工程における、支持用の絶縁膜形成
時において、第１の層間膜と異なる膜質を用いることに
よって、第４の工程における、配線間をつなぐビアエッ
チング時に、所望のビア径より大きなビア径のレジスト
パターンを用いて、所望のビア径のエッチングが可能と
なるセルフアラインコンタクトホール形成が可能とな
る。このことにより、アライメントずれに対するマージ
ンが増加する。
【００５６】上記の多層配線構造を有する半導体装置の
製造方法において好ましくは、第１の層間膜を除去する
ことにより形成される中空空間の少なくとも一部に第４
の層間膜が埋め込まれる。
【００５７】このように中空空間が形成された構造に対
し、新たに低誘電率層間膜を形成することにより、装置
全体の強度をより向上することができる。
【００５８】
【発明の実施の形態】以下、本発明の実施の形態につい
て図に基づいて説明する。
【００５９】（実施の形態１）図１は、本発明の実施の
形態１における多層配線構造を有する半導体装置の構成
を概略的に示す断面図である。図１を参照して、本実施
の形態の構成は、デュアルダマシン構造において、層間
膜としては配線支持用の層間絶縁膜だけを残し、他の領
域の層間膜を除去することによって得られる中空配線構
造を有している。
【００６０】具体的には、それぞれ異なる高さ位置およ
び同じ高さ位置に配置された複数の配線層２よりなる多
層配線構造が、たとえばシリコンよりなる半導体基板１
上に形成されている。これら複数の配線層２の各々はた
とえば銅よりなっており、その側壁面および底壁面は拡
散バリア層３により覆われている。
【００６１】同じ高さ位置に配置された複数の配線層２
は、配線層２の上面に接する拡散防止絶縁層４により横
方向に連結されている。また、２層目以降の配線層２
（つまり半導体基板１に接する１層目の配線層２を除
く）の各々は、プラグ部２ａと配線部２ｂとを有してい
る。上層の配線層２はそのプラグ部２ａを介して下層の
配線層２と縦方向に電気的に接続されている。
【００６２】２層目以降の各配線層２の配線部２ｂの真
下領域のみに第２の層間膜５が位置している。この第２
の層間膜５は各配線層２の真下の拡散バリア層３とその
下に位置する拡散防止絶縁層４とを縦方向に連結してお
り、配線層２を下から支えている。複数の配線層２の各
々の側壁の横方向には中空空間２０が位置している。
【００６３】２層目以降の配線層２の各々の側壁面とそ
の真下に位置する第２の層間絶縁膜の側壁面とは、実質
的に連続した面を構成している。なお、配線層２の側壁
面および底壁面に拡散バリア層３が形成されているとき
には、上記の「配線層２の側壁面」とは、配線層２だけ
でなく、拡散バリア層３を含めた側壁面を意味する（つ
まり拡散バリア層３の側壁面と第２の層間絶縁膜の側壁
面とが実質的に連続した面を構成している）。
【００６４】次に、本実施の形態の製造方法について説
明する。この製造方法については、多層配線構造におけ
る任意の１層について考え、下部には、同様の方法を用
いて形成された金属配線（ここでは銅を用いた配線を例
とする）部が存在している状態を想定して説明する。
【００６５】図２〜図１２は、本発明の実施の形態１に
おける多層配線構造の半導体装置の製造方法を工程順に
示す概略断面図である。図２を参照して、半導体基板１
上に、溝６ｃを有する層間膜６が形成され、その溝６ｃ
内に銅よりなる配線層２が形成される。なお、配線層２
の側壁および底壁には、銅の拡散を防ぐための拡散防止
バリア膜３が形成されている。拡散防止バリア膜３とし
ては、窒化タンタルなどが用いられることが多いが、銅
の層間膜への拡散を防ぐことのできる材料であれば、そ
の成膜方法や材料は問わない。
【００６６】図３を参照して、配線層２および層間膜６
上に、拡散防止絶縁層４がＣＶＤ（Chemical Vapor Dep
osition）法により形成される。この拡散防止絶縁層４
は、銅の酸化・拡散を防ぐ目的で形成される層であり、
ＳｉＮ、ＳｉＣなどの材質からなることが多いが、銅の
酸化・拡散を防ぐ絶縁膜であれば膜種および成膜方法は
問わない。
【００６７】この拡散防止絶縁層４上に、たとえばボロ
ンとリンとを不純物としてドープさせたシリコン酸化膜
（ＢＰＳＧ：Boron-doped Phospho-Silicate Glass）で
構成される第１の層間膜６がＣＶＤ法などを用いて堆積
される。この後、通常の写真製版技術を用いて、第１の
層間膜６上にレジストパターン３１が形成される。この
レジストパターン３１をマスクとして第１の層間膜６に
ドライエッチングなどが施される。この後、レジストパ
ターン３１の剥離が行なわれる。
【００６８】図４を参照して、上記のエッチングによ
り、異方的に第１の層間膜６が加工されて、孔６ａが形
成される。
【００６９】図５を参照して、ＣＶＤ法などを用いて、
不純物をドープされていないシリコン酸化膜で構成され
る第２の層間膜５が孔６ａ内に堆積される。その後、Ｃ
ＭＰ法などにより、第２の層間膜５と第１の層間膜６と
の上面が平坦化される。この時、第１の層間膜６と第２
の層間膜５とが個別に平坦化されてもよい。また、平坦
化の方法として、ドライエッチングなどが用いられても
よい。これにより、孔６ａ内にのみ第２の層間膜５が残
存される。
【００７０】図６を参照して、通常の写真製版技術を用
いて、第１および第２の層間膜５、６上にレジストパタ
ーン３２が形成される。このレジストパターン３２をマ
スクとして孔６ａ内の第２の層間膜５にドライエッチン
グなどが施される。このドライエッチング時には、拡散
防止絶縁層４がエッチングストッパーとして機能する。
この後、レジストパターン３２の剥離が行なわれる。
【００７１】図７を参照して、上記のエッチングによ
り、異方的に第２の層間膜６が加工されて、拡散防止絶
縁層４の表面に達するビアホール６ｂが形成される。
【００７２】図８を参照して、通常の写真製版技術を用
いて、第１および第２の層間膜５、６上にレジストパタ
ーン３３が形成される。このレジストパターン３３をマ
スクとして第２の層間膜５にドライエッチングなどが施
される。
【００７３】図９を参照して、上記のエッチングによ
り、第２の層間膜５が所定量除去されて、溝６ｃが形成
される。この後、レジストパターン３３の剥離が行なわ
れる。そして、ビアホール６ｂの底に位置する拡散防止
絶縁層４がエッチングにより除去されて、下層配線層２
に達するビアホール６ｂが形成される。
【００７４】図１０を参照して、ビアホール６ｂおよび
溝６ｃ内に、拡散防止バリア膜３と配線金属層２とが形
成され、ＣＭＰ法などによって平坦化される。これによ
り、ビアホール６ｂおよび溝６ｃ内のみに配線金属層２
が残存されて、プラグ部２ａおよび配線部２ｂを有する
配線層２が形成される。
【００７５】図１１を参照して、配線層２の酸化防止お
よび拡散防止のために拡散防止絶縁層４が表面全面に形
成されることにより、多層配線構造の中の１層の配線構
造が形成される。なお、この拡散防止絶縁層４は、上層
の配線層の形成時においてエッチングストッパーとして
働く。上記の工程を繰り返し行うことにより、図１２に
示すような所望の配線数の多層配線構造が形成される。
【００７６】図１２を参照して、この後、開口パターン
を有するレジストパターン４１が最上層に形成され、そ
のレジストパターン４１をマスクとして、多層配線の最
上層から最下層までエッチングが施される。これによ
り、配線に重ならないように開口部４０が形成される。
この開口部４０を介して、各層の第１の層間膜６が除去
される。これにより、図１に示すような中空配線の多層
配線構造を製造することができる。
【００７７】なお、図１３、１４に示すように拡散防止
絶縁層４の成膜後に、各層毎に拡散防止絶縁層４に開口
４ａが形成されてもよい。この開口４ａは、図１３に示
すようにレジストパターン３４を形成し、このレジスト
パターン３４をマスクとして図１４に示すようにエッチ
ングを行なうことにより形成できる。
【００７８】このようにして図１５に示すように拡散防
止絶縁層４の各部に開口４ａを形成しておけば、各層の
第１の層間膜６を除去するときにエッチャントが開口４
ａを介して各部に行き渡り易くなる。これにより、第１
の層間膜６の除去工程での時間短縮や、除去性の向上が
見込める。
【００７９】また図１３〜１５では１層毎に拡散防止絶
縁層４に開口４ａを設ける場合について説明したが、２
層毎、３層毎のように適宜プロセスが容易になるように
開口が形成されてもよい。図１６は２層毎に拡散防止絶
縁層４に開口４ｂを設けた場合を示している。この場合
には、図１３〜１５の場合に比べて、多くの開口部を形
成することが可能であり、かつ１層毎に開口４ａを形成
するよりも工程数やコストを削減することが可能とな
る。
【００８０】ここまでの記述では、第１の層間膜６にＢ
ＰＳＧ、第２の層間膜５に不純物がドープされていない
シリコン酸化膜を用いた場合について説明したが、第１
の層間膜６を除去する工程において、第２の層間膜５が
除去され難い材質であれば、第１の層間膜６の材質と第
２の層間膜５の材質との組合わせはどのような組み合わ
せでも可能である。
【００８１】しかし、第１の層間膜６を除去する工程に
おいて、第１の層間膜６は除去されやすく、かつ拡散防
止絶縁層４は除去され難い材質である必要がある。ま
た、図４〜図５のプロセスにおける第１の層間膜６と第
２の層間膜５とをＣＭＰ法により平坦化する際に困難が
生じないように、ＣＭＰ法に対して第１の層間膜６は第
２の層間膜５と同様の研磨特性が得られる材料であるこ
とが好ましい。また、図６〜図９のプロセスに示される
デュアルダマシン形状を形成する工程において必要とな
るエッチングプロセスに対しても第１の層間膜６は第２
の層間膜５と同様のエッチング特性が得られる方が望ま
しい。
【００８２】以上のことから、第１の層間膜６には不純
物のドープされたシリコン酸化膜、第２の層間膜５には
ＣＶＤ法により形成されたシリコン酸化膜やＣＶＤ法に
より形成されたＴＥＯＳ（Tetra Etyle Ortho Silicat
e）のような不純物のドープされていないシリコン酸化
膜を用いることができ、これにより各工程におけるプロ
セスの確立が容易になる。
【００８３】上記のように、第１の層間膜６に不純物の
ドープされたシリコン酸化膜を用いた場合には、第１の
層間膜６の除去には、気相のフッ酸（ＨＦ）を用いるエ
ッチングを使用することが可能であり、前記のように各
工程におけるプロセスの確立が容易になる。
【００８４】（実施の形態２）図１７〜図１９は、本発
明の実施の形態２における多層配線構造を有する半導体
装置の製造方法を工程順に示す概略断面図である。図１
７を参照して、本実施の形態においては、実施の形態１
において図３に示されるレジストパターン３１の平面パ
ターン形状が、図８に示されるレジストパターン３３の
平面パターン形状と同じとされる。このレジストパター
ン３１をマスクとして第１の層間膜６をエッチングする
ことにより、図１８に示す形状の孔６ａが形成され、実
施の形態１と同様の後工程を経ることにより図１９に示
すように配線層２が形成される。
【００８５】なお、これ以外の製造工程については上述
した実施の形態１の工程とほぼ同じであるため、その説
明を省略する。
【００８６】本実施の形態では、実施の形態１における
図３に示されるレジストパターン３１の平面パターン形
状と図８に示されるレジストパターン３３の平面パター
ン形状とを同じとしたことにより、双方のレジストパタ
ーン３１、３３を同一のフォトマスク（レチクル）を用
いて形成することができる。このため、写真製版技術に
おけるフォトマスクを削減することができ、また配線層
２の下方には第２の層間膜５が沿う配置になり、強度の
向上が見込まれる。
【００８７】（実施の形態３）図２０および図２１は、
本発明の実施の形態３における多層配線構造を有する半
導体装置の製造方法を工程順に示す概略断面図である。
【００８８】まず本実施の形態の製造方法は、図２、図
１７の工程を経る。この後、図２０に示すように孔６ａ
が上方から下方に向けて開口寸法が減少するテーパ形状
に形成される。この後、実施の形態１と同様の後工程を
経ることにより、図２１に示すような配線層２が形成さ
れる。
【００８９】なお、これ以外の製造工程については上述
した実施の形態１および２の工程とほぼ同じであるた
め、その説明を省略する。
【００９０】本実施の形態では、孔６ａをテーパ形状と
したことにより、配線層２を支持する第２の層間膜５の
幅を配線層２の幅よりも細くすることが可能となり、上
下配線間の容量低減が可能となる。
【００９１】（実施の形態４）図２２〜図２４は、本発
明の実施の形態４における多層配線構造を有する半導体
装置の製造方法を工程順に示す概略断面図である。
【００９２】まず本実施の形態の製造方法は、図２、図
１７および図１８の工程を経る。この後、図２２に示す
ように第３の層間膜７ａが比較的薄く形成される。この
第３の層間膜７ａは、第１の層間膜６を除去する工程に
おいて、第１の層間膜６とエッチング速度がほぼ等しい
材質で構成され、たとえば第１の層間膜６と同一の材料
であるＢＰＳＧや、リンのみをドープされたＰＳＧなど
から構成される。この後、第１の層間膜６の表面が露出
するまで全面エッチバックが行なわれる。
【００９３】図２３を参照して、上記のエッチバックに
より、第３の層間膜７ａは孔６ａの側壁にサイドウォー
ル形状の側壁層として残存される。この後、実施の形態
１と同様の後工程を経ることにより図２４に示す配線層
２が形成される。
【００９４】なお、これ以外の製造工程については上述
した実施の形態１および２の工程とほぼ同じであるた
め、その説明を省略する。
【００９５】本実施の形態では、孔６ａの側壁にサイド
ウォール形状の側壁層７ａを形成したことにより、配線
層２を支持する第２の層間膜５の幅を配線層２の幅より
も細くすることができ、上下配線間の容量低減が可能と
なる。
【００９６】また、第３の層間膜７ａを第１の層間膜６
とエッチング速度がほぼ等しい材質で構成することによ
り、第１の層間膜６の除去時に同時に第３の層間膜７ａ
も除去することが可能となる。
【００９７】（実施の形態５）図２５〜図２７は、本発
明の実施の形態５における多層配線構造を有する半導体
装置の製造方法を工程順に示す概略断面図である。
【００９８】まず本実施の形態の製造方法は、図２、図
１７および図１８の工程を経る。この後、図２５に示す
ように第３の層間膜７ｂが比較的薄く形成される。この
第３の層間膜７ｂは、第１の層間膜６のエッチング時に
ほとんどエッチングされない（つまりエッチング速度が
小さい）材質で構成され、たとえばシリコン窒化膜など
から構成される。この後、第１の層間膜６の表面が露出
するまで全面エッチバックが行なわれる。
【００９９】図２６を参照して、上記のエッチバックに
より、第３の層間膜７ｂは孔６ａの側壁にサイドウォー
ル形状の側壁層として残存される。この後、実施の形態
１と同様の後工程を経ることにより図２７に示す配線層
２が形成される。
【０１００】なお、これ以外の製造工程については上述
した実施の形態１および２の工程とほぼ同じであるた
め、その説明を省略する。
【０１０１】本実施の形態では、中空空間を形成すべく
第１の層間膜６を除去する工程において、第２の層間膜
５が第３の層間膜７ａによって保護されている。このた
め、第２の層間膜５の材料として、第１の層間膜６の除
去時に除去され難い材質とする必要がなくなり、埋め込
み性および平坦性の良い材料を選択することが可能とな
る。これにより、層間膜の形成工程が容易になることが
期待できる。
【０１０２】また、第１の層間膜６と第２の層間膜５と
のエッチング選択性を考慮する必要がないため、第２の
層間膜５の材質の選択肢が多くなる。たとえば、第２の
層間膜５に、第１の層間膜６と同じＢＰＳＧを用いるこ
とも可能である。
【０１０３】ここでは、第１の層間膜６を除去する工程
として、気相のフッ酸（ＨＦ）ガスを用いる場合とし
て、第１の層間膜６にＢＰＳＧ、第２の層間膜５にシリ
コン酸化膜、第３の層間膜７ｂにシリコン窒化膜をそれ
ぞれ用いたが、第３の層間膜７ｂは、第１の層間膜６を
除去する工程において第１の層間膜６と比べてエッチン
グ速度が小さい材料であれば良く、第２の層間膜５と同
一の材料である、シリコン酸化膜でもかまわない。
【０１０４】（実施の形態６）実施の形態１〜５では第
１の層間膜６として絶縁性の材質を用いていたが、第１
の層間膜６はたとえばアルミニウムなどの導電性の材料
であってもよい。
【０１０５】これにより、図１０に示される、配線層２
の平坦化の際に、第１の層間膜６と配線層２との機械的
強度などのＣＭＰ特性を近くすることができるため、Ｃ
ＭＰ時の残渣やスクラッチの発生が抑制できる効果が見
込まれる。
【０１０６】また、導電性があることから、銅のメッキ
成膜のために必要となるシード層の皮膜性が低い場合で
も、メッキ成膜が可能なため、微細化に対する適用性も
向上できる。
【０１０７】（実施の形態７）図２８および図２９は、
本発明の実施の形態７における多層配線構造を有する半
導体装置の製造方法を工程順に示す概略断面図である。
【０１０８】第２の層間膜５と第１の層間膜６とをエッ
チング特性の異なる材料、たとえば、酸化シリコン系
(ＴＥＯＳなど)と有機系材料を用いることにより、ビア
エッチング用のマスクを大きく形成し、セルフアライン
的にエッチングを行い、また、配線形成用のパターずれ
に対しても、セルフアライン的なエッチングを行うこと
ができ、アライメントずれに対するマージンを持たせる
ことも可能である。
【０１０９】この方法を用いる場合の第１の層間膜６と
第２の層間膜５との材質の組み合わせが多く存在する
が、それらに関して、第１の層間膜６に有機系低誘電率
層間膜、第２の層間膜５にシリコン酸化膜系(ＳｉＯ2、
ＴＥＯＳ、ＢＰＴＥＯＳなど)を用いた場合には、デュ
アルダマシン構造を形成する際のエッチングには、Ｃ4
Ｆ8などのＣＦ系プラズマなどによるエッチングを行う
ことにより、第１の層間膜６をエッチングすることな
く、第２の層間膜５のみのエッチングが可能であり、最
後に行う、第１の層間膜６の除去には、酸素プラズマな
どが利用できる。
【０１１０】逆に、第１の層間膜６にシリコン酸化膜系
を用い、第２の層間膜５に有機系低誘電率層間膜を用い
た場合には、ＣＭＰ工程における機械的強度の向上が見
込め、デュアルダマシン構造を形成する際のエッチング
には、Ｏ2、Ｎ2、Ｈ2などのプラズマによるエッチング
を行うことにより、第１の層間膜６をエッチングするこ
となく、第２の層間膜５のみのエッチングが可能であ
り、最後に行う、第１の層間膜６の除去には、フッ酸系
水溶液などが利用できる。
【０１１１】例えば、第１の層間膜６にシリコン酸化膜
を用いて、第２の層間膜５に有機系低誘電率層間膜を用
いた場合について記述する。
【０１１２】第２の層間膜５を成膜し、ＣＭＰ法などに
より平坦化する工程までは、実施の形態１に記述の図２
〜図５までの工程と同様である。その後、ビアホール用
のレジストパターニングにおいて、上記のような層間膜
の組み合わせにすると、第２の層間膜５を対象とするビ
アホールエッチング時に、酸素もしくは水素を用いたエ
ッチングを行うことができる。このようなエッチングを
行った場合、第１の層間膜６は、ほとんどエッチングさ
れない。したがって、実施の形態１に記述の図６におけ
るレジストパターン３２を図２８に示すレジストパター
ン３２ａのような大きな開口パターンを有するように形
成することができる。
【０１１３】このように大きな開口パターンを有するレ
ジストパターン３２ａを用いることにより、図２９に示
すようにビアホール６ｂ1として開口される部分は、必
要とされる大きさよりも小さくなることはなく、またア
ライメントずれに対するマージンも大きくなる利点があ
る。
【０１１４】他にも、第１の層間膜６と第２の層間膜５
との材質の組みあわせとして、第１の層間膜６に有機系
膜、第２の層間膜５にシリコン酸化膜系を用いた場合に
は、フルオロカーボン系のプラズマを用いて、第１の層
間膜６をほとんどエッチングすることなく、第２の層間
膜５のエッチングすることが可能である。
【０１１５】（実施の形態８）図３０は、本発明の実施
の形態８における多層配線構造を有する半導体装置の製
造方法を示す概略断面図である。
【０１１６】図１に示すような中空構造を作製した後、
図３０に示すように、新たに低誘電率層間膜として第４
の層間膜７を形成することにより、加工の困難な層間膜
や、機械的強度の弱い層間膜を用いた構造を作製するこ
とも可能である。この方法を用いることにより、半導体
装置全体の強度が増すことから、装置全体の信頼性の向
上が見込める。
【０１１７】なお、この第４の層間膜７は、２．５以下
の誘電率を有している。また、この第４の層間膜７は、
ＣＶＤ法や、スピンコートによる回転塗布法により形成
することができ、ＣＶＤ法により形成される場合にはた
とえばＳｉＯＣ膜より形成され、スピンコートによる回
転塗布法により形成される場合にはたとえばポリアリル
エーテルより形成することができる。
【０１１８】本実施の形態では、配線層２の横側の空間
のすべてが第４の層間膜７により埋め込まれている必要
はなく、中空空間が部分的に残っていてもよい。
【０１１９】また、実施の形態１中に記述したように、
１層ごとあるいは、２層ごとなどのように第１の層間膜
６を除去する場合には、第１の層間膜６の除去後、第４
の層間膜７が形成されてもよく、その際には、第４の層
間膜７の形成後に平坦化することも可能である。
【０１２０】なお、今回開示した上記実施の形態はすべ
ての点で例示であって制限的なものではない。本発明の
範囲は上記した説明ではなくて特許請求の範囲によって
示され、特許請求の範囲と均等の意味および範囲内での
すべての変更を含むものである。
【０１２１】
【発明の効果】以上説明したように本発明の多層配線構
造を有する半導体装置によれば、層間絶縁膜により配線
層と絶縁層とが縦方向に連結されている。これにより、
第２の配線層の強度を向上でき、配線の内部応力による
変形などが抑制されるため、第２の配線層が断線した
り、湾曲などにより第２の配線層が他の配線層と短絡し
たりすることを抑制できる。また、配線レイアウトによ
り、広い範囲で上層または下層の配線がないような配線
部分にも、その配線部分の下側に第２の層間膜を配置す
ることでその配線層の強度を向上させることもできる。
また、中空空間を形成することにより、この空間内を低
誘電率とすることが可能となる。このため、配線層内を
伝達する信号の伝達速度を向上することができる。これ
により、配線層の強度向上と信号の伝達速度向上とを両
立することが可能となる。
【０１２２】上記の多層配線構造を有する半導体装置に
おいて好ましくは、層間絶縁膜の側壁面は、層間絶縁膜
の真上に位置する配線層の側壁面と実質的に連続した面
を構成している。これにより、配線層の下側全体を層間
絶縁膜により支えることができるため、第２の配線層が
断線したり、湾曲などにより第２の配線層が他の配線層
と短絡したりすることをさらに抑制できる。
【０１２３】上記の多層配線構造を有する半導体装置に
おいて好ましくは、層間絶縁膜の幅は、層間絶縁膜の真
上に位置する配線層の幅よりも小さい。このように層間
絶縁膜の幅を配線部の幅よりも微細にすることにより、
上下配線間の実効誘電率の低減が可能となる。
【０１２４】上記の多層配線構造を有する半導体装置に
おいて好ましくは、層間絶縁膜は、第１の層間絶縁膜
と、第１の層間絶縁膜の側面を覆う第２の層間絶縁膜と
を有し、第１および第２の層間絶縁膜は互いに異なる材
質よりなっている。これにより、第２の層間膜の材質と
して埋め込み性の良い材質を選択できるなど、第２の層
間膜の材質の選択の幅を広げることができる。
【０１２５】本発明の多層配線構造を有する半導体装置
の製造方法によれば、第２の層間膜を残存させるように
第１の層間膜のみが除去されるため、第２の配線層下を
第２の層間膜により支えることができる。これにより、
第２の配線層の強度を向上でき、配線の内部応力による
変形などが抑制されるため、第２の配線層の湾曲などに
より第２の配線層が他の配線層と短絡したり断線したり
することを抑制できる。また、配線レイアウトにより、
広い範囲で上層または下層の配線がないような配線部分
にも、その配線部分の下側に第２の層間膜を配置するこ
とでその配線層の強度を向上させることもできる。ま
た、中空空間を形成することにより、この空間内を低誘
電率とすることが可能となる。このため、配線層内を伝
達する信号の伝達速度を向上することができる。これに
より、配線層の強度向上と信号の伝達速度向上とを両立
することが可能となる。
【０１２６】また、支柱となる第２の層間膜は、第１の
層間膜を貫通した孔内に埋め込まれて形成される。この
孔は第１の層間膜を貫通させればよく、ゆえにその深さ
やパターン形成に制約はほとんどない。
【０１２７】また第１の層間膜の孔内に第２の層間膜と
第２の配線層とが形成されるため、容易に第１の層間膜
と第２の配線層とを同一の平面パターンで形成すること
ができる。第２の配線層をマスクとして第２の層間膜の
エッチングする工程がないため、マスクとなる第２の配
線層が長時間プラズマなどにさらされることもなく、そ
れによる配線特性の劣化もない。また、第２の配線層の
形成後に、レジストマスクを用いて第２の層間膜をエッ
チングすることもないため、アライメントずれによる配
線部の露出による配線特性の劣化や、配線間層間膜のう
ち除去できない部分が生じることもない。
【０１２８】上記の多層配線構造を有する半導体装置の
製造方法において好ましくは、孔の形成時にマスクとし
て用いられるフォトレジストの平面パターン形状と、配
線用溝の形成時にマスクとして用いられるフォトレジス
トの平面パターン形状とが同じ形状である。これによ
り、溝の形成時にマスクとして用いられるフォトレジス
トの形成に用いられるフォトマスク（レチクル）のパタ
ーンと、配線用溝の形成時にマスクとして用いられるフ
ォトレジストの形成に用いられるフォトマスクのパター
ンとが同じとなる。このため、同一のフォトマスクを用
いて、溝の形成時のフォトレジストと配線用溝の形成時
のフォトレジストとを形成することができる。よって、
パターニング用のフォトマスクの枚数を削減できる。
【０１２９】上記の多層配線構造を有する半導体装置の
製造方法において好ましくは、孔は、第１の層間膜の上
方から下方に向かうにつれて開口寸法が小さくなるテー
パ形状に形成される。これにより、孔内に埋め込まれる
第２の層間膜の量を少なくできるため、上下配線間の実
効誘電率を低減することが可能となる。
【０１３０】上記の多層配線構造を有する半導体装置の
製造方法において好ましくは、孔が形成された後、第１
の層間膜の上面と孔の内壁面とを覆う第３の層間膜が形
成される。第１の層間膜の上面および孔の底面が露出す
るまで第３の層間膜をエッチングすることにより、孔の
側壁面にのみ第３の層間膜が残されて側壁層が形成され
る。第２の層間膜は、側壁面に側壁層が形成された孔を
埋め込むように形成される。第１の層間膜を除去する工
程において、側壁層は除去されずに残存する。このよう
に側壁層を設けたことで、第１の層間膜のエッチング除
去時に層間膜をエッチングストッパー層として機能させ
れることができる。これにより、第２の層間膜にはエッ
チングストッパー層として機能を持たせる必要がなくな
り、第２の層間膜の材質として埋め込み性の良い材質を
選択できるなど、第２の層間膜の材質の選択の幅を広げ
ることができる。
【０１３１】上記の多層配線構造を有する半導体装置の
製造方法において好ましくは、孔が形成された後、第１
の層間膜の上面と孔の内壁面とを覆う第３の層間膜が形
成される。第１の層間膜の上面および孔の底面が露出す
るまで第３の層間膜をエッチングすることにより、孔の
側壁面にのみ第３の層間膜が残されて側壁層が形成され
る。第２の層間膜は、側壁面に側壁層が形成された孔を
埋め込むように形成される。第１の層間膜を除去する工
程において、側壁層は同時に除去されて第２の層間膜の
側壁が露出する。これにより、第２の層間膜の量を少な
くできるため、配線間の容量をより低減することが可能
となる。
【０１３２】上記の多層配線構造を有する半導体装置の
製造方法において好ましくは、第１の層間膜は不純物を
ドープされたシリコン酸化膜であり、第２の層間膜は不
純物をドープされていないシリコン酸化膜である。この
ように材料を選択することで第１の層間膜と第２の層間
膜とのエッチング選択性を容易に確保することができ
る。
【０１３３】上記の多層配線構造を有する半導体装置の
製造方法において好ましくは、第１の層間膜を除去する
工程は、少なくとも気相のフッ酸を含む反応性ガスを用
いて行なわれる。これにより、不純物をドープされたシ
リコン酸化膜を良好にエッチングすることができる。
【０１３４】上記の多層配線構造を有する半導体装置の
製造方法において好ましくは、第１の層間膜の材質は導
電性の材質よりなる。これにより、第１の層間膜の機械
的強度を高くすることができるため、第１の層間膜の上
面を平坦化するためにＣＭＰ法を用いた場合に残渣やス
クラッチの発生を抑制することができる。このため、Ｃ
ＭＰおよびバリア膜や配線層膜の形成を容易に行うこと
ができる。
【０１３５】上記の多層配線構造を有する半導体装置の
製造方法において好ましくは、配線用溝およびプラグ用
孔の形成のためのエッチング時において第２の層間膜の
エッチング速度が第１の層間膜のエッチング速度よりも
速くなるように第２の層間膜材質が選ばれている。第２
の工程における、支持用の絶縁膜形成時において、第１
の層間膜と異なる膜質を用いることによって、第４の工
程における、配線間をつなぐビアエッチング時に、所望
のビア径より大きなビア径のレジストパターンを用い
て、所望のビア径のエッチングが可能となるセルフアラ
インコンタクトホール形成が可能となる。このことによ
り、アライメントずれに対するマージンが増加する。
【０１３６】上記の多層配線構造を有する半導体装置の
製造方法において好ましくは、第１の層間膜を除去する
ことにより形成される中空空間の少なくとも一部に第４
の層間膜が埋め込まれる。このように中空空間が形成さ
れた構造に対し、新たに低誘電率層間膜を形成すること
により、装置全体の強度をより向上することができる。
【図面の簡単な説明】
【図１】 本発明の実施の形態１における多層配線構造
を有する半導体装置の構成を概略的に示す断面図であ
る。
【図２】 本発明の実施の形態１における多層配線構造
を有する半導体装置の製造方法の第１工程を示す概略断
面図である。
【図３】 本発明の実施の形態１における多層配線構造
を有する半導体装置の製造方法の第２工程を示す概略断
面図である。
【図４】 本発明の実施の形態１における多層配線構造
を有する半導体装置の製造方法の第３工程を示す概略断
面図である。
【図５】 本発明の実施の形態１における多層配線構造
を有する半導体装置の製造方法の第４工程を示す概略断
面図である。
【図６】 本発明の実施の形態１における多層配線構造
を有する半導体装置の製造方法の第５工程を示す概略断
面図である。
【図７】 本発明の実施の形態１における多層配線構造
を有する半導体装置の製造方法の第６工程を示す概略断
面図である。
【図８】 本発明の実施の形態１における多層配線構造
を有する半導体装置の製造方法の第７工程を示す概略断
面図である。
【図９】 本発明の実施の形態１における多層配線構造
を有する半導体装置の製造方法の第８工程を示す概略断
面図である。
【図１０】 本発明の実施の形態１における多層配線構
造を有する半導体装置の製造方法の第９工程を示す概略
断面図である。
【図１１】 本発明の実施の形態１における多層配線構
造を有する半導体装置の製造方法の第１０工程を示す概
略断面図である。
【図１２】 本発明の実施の形態１における多層配線構
造を有する半導体装置の製造方法の第１１工程を示す概
略断面図である。
【図１３】 各層毎に拡散防止絶縁層に開口を形成する
方法の第１工程を示す概略断面図である。
【図１４】 各層毎に拡散防止絶縁層に開口を形成する
方法の第２工程を示す概略断面図である。
【図１５】 各層毎に拡散防止絶縁層に開口を形成した
状態を示す概略断面図である。
【図１６】 ２層毎に拡散防止絶縁層に開口を形成した
状態を示す概略断面図である。
【図１７】 本発明の実施の形態２における多層配線構
造を有する半導体装置の製造方法の第１工程を示す概略
断面図である。
【図１８】 本発明の実施の形態２における多層配線構
造を有する半導体装置の製造方法の第２工程を示す概略
断面図である。
【図１９】 本発明の実施の形態２における多層配線構
造を有する半導体装置の製造方法の第３工程を示す概略
断面図である。
【図２０】 本発明の実施の形態３における多層配線構
造を有する半導体装置の製造方法の第１工程を示す概略
断面図である。
【図２１】 本発明の実施の形態３における多層配線構
造を有する半導体装置の製造方法の第２工程を示す概略
断面図である。
【図２２】 本発明の実施の形態４における多層配線構
造を有する半導体装置の製造方法の第１工程を示す概略
断面図である。
【図２３】 本発明の実施の形態４における多層配線構
造を有する半導体装置の製造方法の第２工程を示す概略
断面図である。
【図２４】 本発明の実施の形態４における多層配線構
造を有する半導体装置の製造方法の第３工程を示す概略
断面図である。
【図２５】 本発明の実施の形態５における多層配線構
造を有する半導体装置の製造方法の第１工程を示す概略
断面図である。
【図２６】 本発明の実施の形態５における多層配線構
造を有する半導体装置の製造方法の第２工程を示す概略
断面図である。
【図２７】 本発明の実施の形態５における多層配線構
造を有する半導体装置の製造方法の第３工程を示す概略
断面図である。
【図２８】 本発明の実施の形態７における多層配線構
造を有する半導体装置の製造方法の第１工程を示す概略
断面図である。
【図２９】 本発明の実施の形態７における多層配線構
造を有する半導体装置の製造方法の第２工程を示す概略
断面図である。
【図３０】 本発明の実施の形態８における多層配線構
造を有する半導体装置の製造方法を示す概略断面図であ
る。
【図３１】 従来の多層配線構造を有する半導体装置の
配線パターンレイアウトを示す平面図である。
【図３２】 図３１のＸＸＸＩＩ−ＸＸＸＩＩ線に沿う
概略断面図である。
【図３３】 図３１のＸＸＸＩＩＩ−ＸＸＸＩＩＩ線に
沿う概略断面図である。
【図３４】 ダマシンプロセスを説明するための第１工
程を示す概略断面図である。
【図３５】 ダマシンプロセスを説明するための第２工
程を示す概略断面図である。
【図３６】 デュアルダマシン構造を用いた製造方法の
第１工程を示す概略断面図である。
【図３７】 デュアルダマシン構造を用いた製造方法の
第２工程を示す概略断面図である。
【図３８】 デュアルダマシン構造を用いた製造方法の
第３工程を示す概略断面図である。
【図３９】 デュアルダマシン構造を用いた製造方法の
第４工程を示す概略断面図である。
【図４０】 配線層の上面に保護膜を形成した様子を示
す概略断面図である。
【図４１】 配線層の上面に保護膜を形成した様子を示
す概略断面図である。
【図４２】 特開平１１−１２６８２０号公報に開示さ
れた多層配線構造を有する半導体装置の構成を概略的に
示す断面図である。
【符号の説明】
１ 半導体基板、２ 配線層、２ａ プラグ部、２ｂ
配線部、３ 拡散バリア膜、４ 拡散防止絶縁層、４
ａ，４ｂ 開口、５，６，７，７ａ，７ｂ 層間膜、６
ｂ ビアホール、６ａ 孔、６ｃ 溝、２０ 中空空
間、３１，３２，３２ａ，３３，３４，４１ レジスト
パターン、４０ 開口部。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 深田 哲生 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内 (72)発明者 滝 正和 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内 (72)発明者 新谷 賢治 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内 Ｆターム(参考） 5F033 HH11 HH21 HH32 JJ01 JJ11 JJ21 JJ32 KK11 KK21 KK32 MM01 MM02 MM12 MM13 NN06 NN07 NN32 QQ09 QQ11 QQ19 QQ25 QQ34 QQ35 QQ37 QQ48 RR04 RR14 RR15 RR25 RR30 SS04 SS11 SS22 XX01 XX15 XX17 XX21 XX24 XX27 XX28 XX31 XX34

Claims (14)

    【特許請求の範囲】
  1. 【請求項１】 それぞれが異なる高さ位置と同じ高さ位
    置とに配置された複数の配線層と、 同じ高さ位置に配置された複数の前記配線層を横方向に
    連結するための絶縁層とを備え、 前記複数の配線層の各々はプラグ部を有し、異なる高さ
    位置に配置された前記配線層同士は前記プラグ部を介し
    て縦方向に電気的に接続されており、さらに前記配線層
    の真下領域にのみ配置され、かつ前記配線層と前記絶縁
    層とを連結するための層間絶縁膜を備え、 前記複数の配線層の各々の側壁の横方向には、中空空間
    および２．５以下の誘電率を有する低誘電率の絶縁層の
    少なくともいずれかが位置している、多層配線構造を有
    する半導体装置。
  2. 【請求項２】 前記層間絶縁膜の側壁面は、前記層間絶
    縁膜の真上に位置する前記配線層の側壁面と実質的に連
    続した面を構成していることを特徴とする、請求項１に
    記載の多層配線構造を有する半導体装置。
  3. 【請求項３】 前記層間絶縁膜の幅は、前記層間絶縁膜
    の真上に位置する前記配線層の幅よりも小さいことを特
    徴とする、請求項１に記載の多層配線構造を有する半導
    体装置。
  4. 【請求項４】 前記層間絶縁膜は、第１の層間絶縁膜
    と、前記第１の層間絶縁膜の側面を覆う第２の層間絶縁
    膜とを有し、前記第１および第２の層間絶縁膜は互いに
    異なる材質よりなっていることを特徴とする、請求項１
    に記載の多層配線構造を有する半導体装置。
  5. 【請求項５】 第１の配線層上に第１の層間膜を形成す
    る工程と、 前記第１の層間膜に孔を形成する工程と、 前記孔に第２の層間膜を埋め込む工程と、 配線用溝と、前記配線用溝の底面から前記第１の配線層
    に達するプラグ用孔とを前記孔内で前記第２の層間膜に
    形成する工程と、 前記配線用溝および前記プラグ用孔を埋め込むことで、
    前記第１の配線層に電気的に接続された第２の配線層を
    形成する工程と、 前記第２の配線層および前記第２の層間膜の周囲の前記
    第１の層間膜を除去して中空空間を形成する工程とを備
    えた、多層配線構造を有する半導体装置の製造方法。
  6. 【請求項６】 前記孔の形成時にマスクとして用いられ
    るフォトレジストの平面パターン形状と、前記配線用溝
    の形成時にマスクとして用いられるフォトレジストの平
    面パターン形状とが同じ形状であることを特徴とする、
    請求項５に記載の多層配線構造を有する半導体装置の製
    造方法。
  7. 【請求項７】 前記孔は、前記第１の層間膜の上方から
    下方に向かうにつれて開口寸法が小さくなるテーパ形状
    に形成されることを特徴とする、請求項５に記載の多層
    配線構造を有する半導体装置の製造方法。
  8. 【請求項８】 前記孔が形成された後、前記第１の層間
    膜の上面と前記孔の内壁面とを覆う第３の層間膜を形成
    する工程と、 前記第１の層間膜の上面および前記孔の底面が露出する
    まで前記第３の層間膜をエッチングすることにより、前
    記孔の側壁面にのみ前記第３の層間膜を残して側壁層を
    形成する工程とをさらに備え、 前記第２の層間膜は、側壁面に前記側壁層が形成された
    前記孔を埋め込むように形成され、 前記第１の層間膜を除去する工程において、前記側壁層
    は除去されずに残存することを特徴とする、請求項５に
    記載の多層配線構造を有する半導体装置の製造方法。
  9. 【請求項９】 前記孔が形成された後、前記第１の層間
    膜の上面と前記孔の内壁面とを覆う第３の層間膜を形成
    する工程と、 前記第１の層間膜の上面および前記孔の底面が露出する
    まで前記第３の層間膜をエッチングすることにより、前
    記孔の側壁面にのみ前記第３の層間膜を残して側壁層を
    形成する工程とをさらに備え、 前記第２の層間膜は、側壁面に前記側壁層が形成された
    前記孔を埋め込むように形成され、 前記第１の層間膜を除去する工程において、前記側壁層
    は同時に除去されて前記第２の層間膜の側壁が露出する
    ことを特徴とする、請求項５に記載の多層配線構造を有
    する半導体装置の製造方法。
  10. 【請求項１０】 前記第１の層間膜は不純物をドープさ
    れたシリコン酸化膜であり、前記第２の層間膜は不純物
    をドープされていないシリコン酸化膜であることを特徴
    とする、請求項５〜９のいずれかに記載の多層配線構造
    を有する半導体装置の製造方法。
  11. 【請求項１１】 前記第１の層間膜を除去する工程は、
    少なくとも気相フッ酸を含む反応性ガスを用いることを
    特徴とする、請求項５〜１０のいずれかに記載の多層配
    線構造を有する半導体装置の製造方法。
  12. 【請求項１２】 前記第１の層間膜の材質は導電性の材
    質よりなることを特徴とする、請求項５〜９および１１
    のいずれかに記載の多層配線構造を有する半導体装置の
    製造方法。
  13. 【請求項１３】 前記配線用溝および前記プラグ用孔の
    形成のためのエッチング時において前記第２の層間膜の
    エッチング速度が前記第１の層間膜のエッチング速度よ
    りも速くなるように前記第２の層間膜の材質が選ばれて
    いることを特徴とする、請求項５〜１２のいずれかに記
    載の多層配線構造を有する半導体装置の製造方法。
  14. 【請求項１４】 前記第１の層間膜を除去することによ
    り形成される前記中空空間の少なくとも一部に第４の層
    間膜を埋め込む工程をさらに備えたことを特徴とする、
    請求項５〜１３のいずれかに記載の多層配線構造を有す
    る半導体装置の製造方法。
JP2002156935A 2002-05-30 2002-05-30 多層配線構造を有する半導体装置およびその製造方法 Withdrawn JP2003347401A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2002156935A JP2003347401A (ja) 2002-05-30 2002-05-30 多層配線構造を有する半導体装置およびその製造方法
TW091124633A TW569387B (en) 2002-05-30 2002-10-24 Semiconductor device with multilayer interconnection structure and method of manufacturing the same
US10/283,286 US20030222349A1 (en) 2002-05-30 2002-10-30 Semiconductor device with multilayer interconnection structure
KR10-2003-0004674A KR20030093912A (ko) 2002-05-30 2003-01-24 다층 배선 구조를 갖는 반도체 장치 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002156935A JP2003347401A (ja) 2002-05-30 2002-05-30 多層配線構造を有する半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2003347401A true JP2003347401A (ja) 2003-12-05

Family

ID=29561503

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002156935A Withdrawn JP2003347401A (ja) 2002-05-30 2002-05-30 多層配線構造を有する半導体装置およびその製造方法

Country Status (4)

Country Link
US (1) US20030222349A1 (ja)
JP (1) JP2003347401A (ja)
KR (1) KR20030093912A (ja)
TW (1) TW569387B (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005175479A (ja) * 2003-12-08 2005-06-30 Internatl Business Mach Corp <Ibm> ライン・レベル・エア・ギャップ
JP2007027734A (ja) * 2005-07-12 2007-02-01 Stmicroelectronics (Crolles 2) Sas 相互接続エアキャビティの集積化制御および信頼性向上
JP2007220742A (ja) * 2006-02-14 2007-08-30 Sony Corp 半導体装置およびその製造方法
JP2008166756A (ja) * 2006-12-21 2008-07-17 Commiss Energ Atom カーボンナノチューブに基づく層間配線要素
WO2009104233A1 (ja) * 2008-02-18 2009-08-27 パナソニック株式会社 半導体装置及びその製造方法
US7592685B2 (en) 2004-01-30 2009-09-22 International Business Machines Corporation Device and methodology for reducing effective dielectric constant in semiconductor devices
US7750473B2 (en) 2006-12-19 2010-07-06 Kabushiki Kaisha Toshiba LSI wiring pattern for reduced deformation and cracking

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100519795B1 (ko) * 2003-02-07 2005-10-10 삼성전자주식회사 다층배선 형성을 위한 포토마스크 세트 및 이를 사용하여제조된 반도체장치
US20070296064A1 (en) * 2006-06-22 2007-12-27 Gates Stephen M Electronic structures utilizing etch resistant boron and phosphorus materials and methods to form same
EP3506342A4 (en) 2016-08-25 2019-08-28 Sony Semiconductor Solutions Corporation SEMICONDUCTOR COMPONENT, IMAGE RECORDING DEVICE AND METHOD FOR PRODUCING A SEMICONDUCTOR CONSTRUCTION ELEMENT
CN112219274B (zh) * 2018-06-27 2024-09-17 索尼半导体解决方案公司 半导体装置和半导体装置的制造方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005175479A (ja) * 2003-12-08 2005-06-30 Internatl Business Mach Corp <Ibm> ライン・レベル・エア・ギャップ
US7592685B2 (en) 2004-01-30 2009-09-22 International Business Machines Corporation Device and methodology for reducing effective dielectric constant in semiconductor devices
US7892940B2 (en) 2004-01-30 2011-02-22 International Business Machines Corporation Device and methodology for reducing effective dielectric constant in semiconductor devices
US8129286B2 (en) 2004-01-30 2012-03-06 International Business Machines Corporation Reducing effective dielectric constant in semiconductor devices
JP2007027734A (ja) * 2005-07-12 2007-02-01 Stmicroelectronics (Crolles 2) Sas 相互接続エアキャビティの集積化制御および信頼性向上
JP2007220742A (ja) * 2006-02-14 2007-08-30 Sony Corp 半導体装置およびその製造方法
JP4735314B2 (ja) * 2006-02-14 2011-07-27 ソニー株式会社 半導体装置およびその製造方法
US7750473B2 (en) 2006-12-19 2010-07-06 Kabushiki Kaisha Toshiba LSI wiring pattern for reduced deformation and cracking
JP2008166756A (ja) * 2006-12-21 2008-07-17 Commiss Energ Atom カーボンナノチューブに基づく層間配線要素
WO2009104233A1 (ja) * 2008-02-18 2009-08-27 パナソニック株式会社 半導体装置及びその製造方法

Also Published As

Publication number Publication date
US20030222349A1 (en) 2003-12-04
KR20030093912A (ko) 2003-12-11
TW569387B (en) 2004-01-01

Similar Documents

Publication Publication Date Title
US6177329B1 (en) Integrated circuit structures having gas pockets and method for forming integrated circuit structures having gas pockets
US7056822B1 (en) Method of fabricating an interconnect structure employing air gaps between metal lines and between metal layers
JP5898991B2 (ja) 半導体装置および半導体装置の製造方法
US6297149B1 (en) Methods for forming metal interconnects
JP5635301B2 (ja) 半導体装置及びその製造方法
US6372635B1 (en) Method for making a slot via filled dual damascene low k interconnect structure without middle stop layer
US6914318B2 (en) Interconnect structure with an enlarged air gaps disposed between conductive structures or surrounding a conductive structure within the same
US6372631B1 (en) Method of making a via filled dual damascene structure without middle stop layer
JP2003347401A (ja) 多層配線構造を有する半導体装置およびその製造方法
KR100389927B1 (ko) 다층 배선 구조를 구비한 반도체 소자 및 그 제조 방법
US20040056359A1 (en) Interconnect structure with an enlarged air gaps disposed between conductive structures or surrounding a conductive structure within the same
US6429116B1 (en) Method of fabricating a slot dual damascene structure without middle stop layer
KR100558008B1 (ko) 반도체 소자의 배선 방법
JP2011171623A (ja) 半導体装置及びその製造方法
JP5303139B2 (ja) 半導体装置及びその製造方法
US10790227B2 (en) Semiconductor device with interconnect structure and fabrication method thereof
KR100590205B1 (ko) 반도체 장치의 배선 구조체 및 그 형성 방법
KR100723524B1 (ko) 금속 화학기계적 연마과정에서 절연막 침식이 감소된반도체 소자 및 그의 제조방법
KR100886642B1 (ko) 캐패시터의 제조 방법
JP4232215B2 (ja) 半導体装置の製造方法
US6599823B1 (en) Method for improving package bonding between multi-level interconnection lines and low K inter-metal dielectric
US7083899B2 (en) Method for manufacturing a semiconductor device
KR19980064633A (ko) 다층 배선 구조를 갖는 반도체 장치 및 그 제조 방법
JP2003110017A (ja) 半導体装置およびその製造方法
KR100776141B1 (ko) 반도체 장치의 금속 배선 형성 방법

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20050802