JP4735314B2 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP4735314B2
JP4735314B2 JP2006036898A JP2006036898A JP4735314B2 JP 4735314 B2 JP4735314 B2 JP 4735314B2 JP 2006036898 A JP2006036898 A JP 2006036898A JP 2006036898 A JP2006036898 A JP 2006036898A JP 4735314 B2 JP4735314 B2 JP 4735314B2
Authority
JP
Japan
Prior art keywords
wiring
insulating film
interlayer insulating
protective film
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006036898A
Other languages
English (en)
Other versions
JP2007220742A (ja
Inventor
啓司 井上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2006036898A priority Critical patent/JP4735314B2/ja
Publication of JP2007220742A publication Critical patent/JP2007220742A/ja
Application granted granted Critical
Publication of JP4735314B2 publication Critical patent/JP4735314B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は、半導体装置およびその製造方法に関し、特に、上下の配線がエアギャップを介在させて配置された半導体装置およびその製造方法に関する。
LSIの高集積化および高性能化に伴い、素子の微細化および多層構造化が進んでいる。増大する配線遅延を低減するためには、配線抵抗および容量に影響を与えるパラメータ(配線膜厚)、配線容量に影響を与えるパラメータ(層間膜厚、比誘電率)および配線抵抗に影響を与えるパラメータ(配線抵抗率)などを適切な割合でスケーリングする必要がある。
配線材料は、大きな電圧降下なく電気信号を伝播するために、抵抗率が低いことが望ましい。従来広く用いられているAlに対し、抵抗率が低いものはAu,Cu,Agなどが挙げられる。なかでも、Cuは、Alよりも融点が高く、エレクトロマイグレーション現象の活性化エネルギーが大きいことからもAlに比べて信頼性が向上することが報告されている。
しかし、Cuを微細配線に使用するには、ドライエッチング法において、下地となる絶縁膜に対して高い選択比でCuをエッチングする適当なガスが存在しないため、一般的にダマシン(Damascene)法によって埋め込み配線を形成する。特に、接続孔と配線とを同時に埋め込むデュアルダマシン(dual damascene)法は、リソグラフィーにおけるアライメントマージンの拡大や工程短縮化の観点から有用である。
世代が進むに従い、配線遅延の影響が大きくなるなかで、層間膜として低誘電率材料(low−k材)が使用されており、究極的には、層間膜を可能な限り除去した、エアギャップ(air gap)による集積技術が提案されている(例えば、特許文献1参照)。
特開2005−183730号公報
しかしながら、エアギャップ構造を用いた場合には、バリアメタルが完全に露出する。バリアメタルとして使用されるTaNは、非常に活性であり、空気中に露出すると容易に酸化が進む。バリアメタルがすべて酸化してしまうと、アモルファス状の酸化膜に変化し、耐酸化性が著しく劣化する。最終的には、Cuが酸化されてしまい、CuはCuイオンとなる。これにより、後の層間膜形成時の熱によって、銅配線中を容易にCuイオンが拡散し、ボイドを発生させることになる。
このように、エアギャップを採用した場合には、バリアメタルおよび銅の酸化によって、配線信頼性を劣化させる恐れがある。
本発明は上記の事情に鑑みてなされたものであり、その目的は、エアギャップ構造において酸化に起因する配線信頼性劣化を抑制することができる半導体装置およびその製造方法を提供することにある。
上記の目的を達成するため、本発明の半導体装置は、基板上に形成された第1層間絶縁膜と、前記第1層間絶縁膜内に形成された第1配線と、前記第1配線の上に形成された触媒層と、前記第1層間絶縁膜および前記触媒層の上部に、前記第1層間絶縁膜に接して形成された第1保護膜と、前記第1保護膜の上層に形成され、前記第1保護膜との間にエアギャップを介在させて配置された第2保護膜と、前記第2保護膜の上部に、前記第2保護膜に接して形成された第2層間絶縁膜と、前記第2層間絶縁膜内に形成された第2配線と、前記エアギャップ内に形成され、前記第1保護膜および前記第2保護膜を貫通して前記第1配線と前記第2配線とを接続する、前記触媒層を成長核として成長したカーボンナノチューブとを有し、前記第1配線は前記第1保護膜によって、前記第2配線は前記第2保護膜によって、前記エアギャップに対して非露出の状態に保持される。
上記の本発明では、第1配線と第2配線の間には、エアギャップが設けられている。これにより、配線間の比誘電率は空気に近い値となる。エアギャップ内には、第1配線と第2配線を繋ぐカーボンナノチューブが形成されている。カーボンナノチューブは、酸素による変化の少ない材料であるため、酸化により腐食しにくい。
上記の目的を達成するため、本発明の半導体装置の製造方法は、基板上に第1層間絶縁膜を形成する工程と、前記第1層間絶縁膜に配線溝を形成し、該配線溝内に第1配線を形成する工程と、前記第1配線の表面上に触媒層を形成する工程と、前記第1層間絶縁膜および前記触媒層の上部に、第1保護膜、ギャップ用絶縁膜および第2保護膜を順に形成する工程と、前記第1保護膜、前記ギャップ用絶縁膜および前記第2保護膜に接続孔を形成して前記触媒層の表面を露出する工程と、前記接続孔に、前記触媒層からカーボンナノチューブを成長させて埋め込む工程と、前記カーボンナノチューブおよび前記第2保護膜の上部に第2層間絶縁膜を形成する工程と、前記第2層間絶縁膜に配線溝を形成し、該配線溝内に前記カーボンナノチューブに接続する第2配線を形成する工程と、前記ギャップ用絶縁膜を除去してエアギャップを形成する工程とを有する。
上記の本発明では、ギャップ用絶縁膜の接続孔にカーボンナノチューブを埋め込み、第2配線を形成した後、ギャップ用絶縁膜を除去する。ギャップ用絶縁膜の除去により、エアギャップが形成される。これにより、第1配線と第2配線とがカーボンナノチューブにより接続され、エアギャップを有する半導体装置が製造される。
本発明の半導体装置およびその製造方法によれば、エアギャップ構造において酸化に起因する配線信頼性劣化を抑制することができる。
以下に、本発明の実施の形態について、図面を参照して説明する。
(第1実施形態)
図1は、本実施形態に係る半導体装置の断面図である。
シリコンからなる基板1には、不図示のトランジスタ等の素子が形成されている。基板1上には、層間絶縁膜2が形成されている。層間絶縁膜2は、例えば、酸化シリコン膜よりも誘電率の低い低誘電率膜であることが好ましい。このような低誘電率膜としては、アリルエーテル系樹脂あるいはSiOCなどがある。低誘電率膜は、多孔質構造のものもある。層間絶縁膜2は、異なる低誘電率膜の積層膜であってもよい。また、層間絶縁膜2は、酸化シリコン膜、あるいはフッ素含有の酸化シリコン膜であってもよい。アリルエーテル系樹脂などの低誘電率膜は、酸化シリコン膜等に比べてヤング率が低く、比較的疎な膜である。
層間絶縁膜2には、バリアメタル3および第1導電層4からなる第1配線5が形成されている。バリアメタル3は、TaあるいはTaNからなる。なお、バリアメタル3は、マンガン化合物膜であってもよい。マンガン化合物膜は、例えば、CuMnをアニール処理することによって形成される。第1導電層4は、例えばCuである。
層間絶縁膜2および第1配線5上には、保護膜7が形成されている。保護膜7は、第1導電層4を構成するCuの拡散防止、およびCuの酸化防止のために設けられている。保護膜7は、例えばSiCあるいはSiCNからなる。
保護膜7上には、エアギャップ20を介して保護膜9が形成されている。保護膜9上には、層間絶縁膜12が形成されている。層間絶縁膜12内には、バリアメタル14および第2導電層15からなる第2配線16が形成されている。第2配線16および層間絶縁膜12上には、保護膜17が形成されている。
保護膜9,17は、Cuの拡散防止、および第2配線16の酸化防止のために設けられている。層間絶縁膜12は、例えば、上記した層間絶縁膜2と同様の材料からなる。バリアメタル14は、TaあるいはTaNからなる。なお、バリアメタル14は、マンガン化合物膜であってもよい。第2導電層15は、例えばCuである。
第1配線5の上面には、触媒層6が形成されている。触媒層6上には、カーボンナノチューブ11が形成されている。第1配線5および第2配線16は、カーボンナノチューブ11を介して電気的に接続されている。
触媒層6は、カーボンナノチューブ11の成長核となる。触媒層6は、例えばPdからなる。なお、触媒層6は、Co,Ni、Fe、Mo等の金属あるいはこれらを含む金属間化合物であってもよい。
カーボンナノチューブ11は、炭素原子がsp結合した6員環よりなるグラファイトのシートを巻いた円筒状の形状をしており、内部には長手方向に沿って空洞が形成される。カーボンナノチューブ11は、第1配線5および第2配線16を接続するプラグとして機能し、エアギャップ20に露出している。カーボンナノチューブ11は、大気に露呈しても、変化する可能性が少ない安定な材料である。このため、カーボンナノチューブ11の酸化による腐食の可能性は低い。
また、カーボンナノチューブ11は、断線することなく流すことができる最大電流密度が1平方センチあたり100万アンペアと銅配線より100倍以上大きいという特徴を有している。また、熱伝導についても伝導率で銅の10倍高い。電気抵抗の観点からは、カーボンナノチューブ内を流れる電子は、不純物や格子振動(フォノン)との散乱現象のない、いわゆる弾道電子輸送を実現することができる。さらに、カーボンナノチューブの直径は、0.4nm〜100nmまで広範囲で、その直径は自己組織的に形成されることから1本の長さ方向で揺らぎが極めて少ないという特徴を有する。これらの特徴から、カーボンナノチューブ11をプラグとして適用した場合には、高電流密度に起因するマイグレーション現象が少なく、高信頼でかつ極めて微細なプラグを実現できる。
上記の本実施形態に係る半導体装置では、カーボンナノチューブ11の周囲をエアギャップ20としている。これにより、配線間の比誘電率を空気に近い値にまで下げることができ、配線容量を低減することができる。このエアギャップ20に露出するプラグとして、カーボンナノチューブ11を用いることにより、酸化による腐食を防止することができる。これにより、配線信頼性を向上させることができる。また、第1配線5および第2配線16をカーボンナノチューブ11で接続することにより、銅を用いた場合に比べて電気抵抗を低くすることができる。また、第1配線5および第2配線16はエアギャップ20に接触していないことから、配線の酸化による腐食を防止することができる。
次に、上記の本実施形態に係る半導体装置の製造方法について、図2〜図6を参照して説明する。
図2(a)に示すように、基板1に不図示のトランジスタ等の素子を形成した後、基板1上に層間絶縁膜2を形成する。層間絶縁膜2の形成では、例えば、上記した低誘電率膜をCVD法あるいは塗布法により形成する。続いて、層間絶縁膜2に配線溝を形成し、当該配線溝内にバリアメタル3および第1導電層4からなる第1配線5を形成する。第1配線5の形成では、配線溝内を含む全面にバリアメタル3および第1導電層4を形成した後、層間絶縁膜2上の不要な第1導電層4およびバリアメタル3をCMPにより除去する。バリアメタル3として、例えばスパッタリング法によりTaあるいはTaNを形成する。第1導電層4として、例えばスパッタリング法により銅のシード層を形成した後、めっき法によりCuを形成する。
次に、図2(b)に示すように、第1配線5上に触媒層6を形成する。例えば、無電解めっき法により、Pdからなる触媒層6を第1配線5上に選択的に形成する。無電解めっき法を用いることにより、第1配線5上のみに均一な膜厚の触媒層6を形成することができる。
次に、図3(a)に示すように、触媒層6および層間絶縁膜2上に、保護膜7、ギャップ用絶縁膜8、保護膜9を順に形成する。保護膜7として、例えばCVD法によりSiCN膜を形成する。ギャップ用絶縁膜8として、例えばCVD法により酸化シリコン膜を形成する。保護膜9として、例えばCVD法によりSiCN膜を形成する。
次に、図3(b)に示すように、保護膜7、ギャップ用絶縁膜8および保護膜9に、触媒層6に達する接続孔10を形成する。例えば、保護膜9上にリソグラフィ技術によりレジストマスクを形成し、レジストマスクを用いて保護膜9、ギャップ用絶縁膜8および保護膜7をエッチングすることにより、接続孔10が形成される。
次に、図4(a)に示すように、触媒層6を成長核としてカーボンナノチューブ11を成長させる。例えば、熱CVD法、プラズマCVD法によりカーボンナノチューブ11を形成する。より詳細には、熱CVD法を用いて、アセチレン、メタン等の炭化水素系ガスを原料ガスとし、水素ガスをキャリアガスとして、加熱温度を400℃〜900℃、好ましくは400℃〜600℃、圧力を1kPaに設定し、かつ基板1に−400Vのバイアスをかけて層厚方向に電界を発生させる。これにより、カーボンナノチューブ11が層厚方向に成長して接続孔10を充填する。
次に、図4(b)に示すように、CMP(Chemical Mechanical Polishing)法により、接続孔10からはみ出した余分なカーボンナノチューブ11を除去する。
次に、図5(a)に示すように、カーボンナノチューブ11および保護膜9上に、例えば、CVD法あるいは塗布法により上記した低誘電率材料からなる層間絶縁膜12を形成する。続いて、リソグラフィ技術によりレジストマスクを形成し、当該レジストマスクを用いて層間絶縁膜12をエッチングして、層間絶縁膜12に配線溝13を形成する。その後、レジストマスクを除去する。
次に、図5(b)に示すように、当該配線溝13内を含む全面に、バリアメタル14および第2導電層15を形成する。バリアメタル14として、例えばスパッタリング法によりTaあるいはTaNを形成する。第2導電層15として、例えばスパッタリング法により銅のシード層を形成した後、めっき法によりCuを形成する。
次に、図6(a)に示すように、層間絶縁膜12上の不要な第2導電層15およびバリアメタル14をCMPにより除去する。これにより、バリアメタル14および第2導電層15からなる第2配線16が層間絶縁膜12内に形成される。
次に、図6(b)に示すように、第2配線16および層間絶縁膜12上に、保護膜17を形成する。保護膜17として、例えばCVD法によりSiCN膜を形成する。
続いて、HFなどの薬液に基板1を浸漬することによって、ギャップ用絶縁膜8を除去して、エアギャップ20を形成する(図1参照)。
以降の工程としては、上記の工程を繰り返すことにより、多層配線構造の半導体装置が完成する。
以上説明したように、本実施形態に係る半導体装置の製造方法によれば、第1配線5と第2配線16とがカーボンナノチューブ11により接続され、エアギャップ20を有する半導体装置を製造することができる。その結果、容量を低減し、かつ配線信頼性を向上させた半導体装置を製造することができる。
(第2実施形態)
図7は、第2実施形態に係る半導体装置の断面図である。本実施形態では、触媒層6は、プラグの領域のみ、すなわちカーボンナノチューブ11の下面にのみ触媒層6が形成されている。
シリコンからなる基板1には、不図示のトランジスタ等の素子が形成されている。基板1上には、層間絶縁膜2が形成されている。層間絶縁膜2の材料は、第1実施形態で説明した通りである。
層間絶縁膜2には、バリアメタル3および第1導電層4からなる第1配線5が形成されている。バリアメタル3は、TaあるいはTaNからなる。なお、バリアメタル3は、マンガン化合物膜であってもよい。マンガン化合物膜は、例えば、CuMnをアニール処理することによって形成される。第1導電層4は、例えばCuである。
層間絶縁膜2および第1配線5上には、保護膜7が形成されている。保護膜7は、第1導電層4を構成するCuの拡散防止、およびCuの酸化防止のために設けられている。保護膜7は、例えばSiCあるいはSiCNからなる。
保護膜7上には、エアギャップ20を介して保護膜9が形成されている。保護膜9上には、層間絶縁膜12が形成されている。層間絶縁膜12内には、バリアメタル14および第2導電層15からなる第2配線16が形成されている。第2配線16および層間絶縁膜12上には、保護膜17が形成されている。
保護膜9,17は、Cuの拡散防止、および第2配線16の酸化防止のために設けられている。層間絶縁膜12は、例えば、上記した層間絶縁膜2と同様の材料からなる。バリアメタル14は、TaあるいはTaNからなる。なお、バリアメタル14は、マンガン化合物膜であってもよい。第2導電層15は、例えばCuである。
第1配線5の上面であって、プラグとなる部位のみに、触媒層6が形成されている。触媒層6上には、カーボンナノチューブ11が形成されている。第1配線5および第2配線16は、カーボンナノチューブ11を介して電気的に接続されている。
触媒層6は、カーボンナノチューブ11の成長核となる。触媒層6は、例えばPdからなる。なお、触媒層6は、Co,Ni、Fe、Mo等の金属あるいはこれらを含む金属間化合物であってよい。
カーボンナノチューブ11は、炭素原子がsp結合した6員環よりなるグラファイトのシートを巻いた円筒状の形状をしており、内部には長手方向に沿って空洞が形成される。カーボンナノチューブ11は、第1配線5および第2配線16を接続するプラグとして機能し、エアギャップ20に露出している。カーボンナノチューブ11は、大気に露呈しても、変化する可能性が少ない安定な材料である。このため、カーボンナノチューブ11の酸化による腐食の可能性は低い。カーボンナノチューブ11のその他の特性については、第1実施形態で説明した通りである。
上記の本実施形態に係る半導体装置では、カーボンナノチューブ11の周囲をエアギャップ20としている。これにより、配線間の比誘電率を空気に近い値にまで下げることができ、配線容量を低減することができる。このエアギャップ20に露出するプラグとして、カーボンナノチューブ11を用いることにより、酸化による腐食を防止することができる。これにより、配線信頼性を向上させることができる。また、第1配線5および第2配線16をカーボンナノチューブ11で接続することにより、銅を用いた場合に比べて電気抵抗を低くすることができる。また、第1配線5および第2配線16はエアギャップ20に接触していないことから、配線の酸化による腐食を防止することができる。
次に、本実施形態に係る半導体装置の製造方法について、図8〜図12を参照して説明する。
図8(a)に示すように、基板1に不図示のトランジスタ等の素子を形成した後、基板1上に層間絶縁膜2を形成する。層間絶縁膜2の形成では、例えば、上記した低誘電率膜をCVD法あるいは塗布法により形成する。続いて、層間絶縁膜2に配線溝を形成し、当該配線溝内にバリアメタル3および第1導電層4からなる第1配線5を形成する。第1配線5の形成では、配線溝内を含む全面にバリアメタル3および第1導電層4を形成した後、層間絶縁膜2上の不要な第1導電層4およびバリアメタル3をCMPにより除去する。バリアメタル3として、例えばスパッタリング法によりTaあるいはTaNを形成する。第1導電層4として、例えばスパッタリング法により銅のシード層を形成した後、めっき法によりCuを形成する。
次に、図8(b)に示すように、第1配線5および層間絶縁膜2上に、保護膜7、ギャップ用絶縁膜8、保護膜9を順に形成する。保護膜7として、例えばCVD法によりSiCN膜を形成する。ギャップ用絶縁膜8として、例えばCVD法により酸化シリコン膜を形成する。保護膜9として、例えばCVD法によりSiCN膜を形成する。
次に、図9(a)に示すように、保護膜7、ギャップ用絶縁膜8および保護膜9に、第1配線5に達する接続孔10を形成する。例えば、保護膜9上にリソグラフィ技術によりレジストマスクを形成し、レジストマスクを用いて保護膜9、ギャップ用絶縁膜8および保護膜7をエッチングすることにより、接続孔10が形成される。
次に、図9(b)に示すように、接続孔10の底部に露出した第1配線5上に触媒層6を形成する。例えば、無電解めっき法により、Pdからなる触媒層6を第1配線5上に選択的に形成する。無電解めっき法を用いることにより、接続孔10の底部のみに均一な膜厚の触媒層6を形成することができる。
次に、図10(a)に示すように、触媒層6を成長核としてカーボンナノチューブ11を成長させる。例えば、熱CVD法、プラズマCVD法によりカーボンナノチューブ11を形成する。より詳細には、熱CVD法を用いて、アセチレン、メタン等の炭化水素系ガスを原料ガスとし、水素ガスをキャリアガスとして、加熱温度を400℃〜900℃、好ましくは400℃〜600℃、圧力を1kPaに設定し、かつ基板1に−400Vのバイアスをかけて層厚方向に電界を発生させる。これにより、カーボンナノチューブ11が層厚方向に成長して接続孔10を充填する。
次に、図10(b)に示すように、CMP法により、接続孔10からはみ出した余分なカーボンナノチューブ11を除去する。
次に、図11(a)に示すように、カーボンナノチューブ11および保護膜9上に、例えば、CVD法あるいは塗布法により上記した低誘電率材料からなる層間絶縁膜12を形成する。続いて、リソグラフィ技術によりレジストマスクを形成し、当該レジストマスクを用いて層間絶縁膜12をエッチングして、層間絶縁膜12に配線溝13を形成する。その後、レジストマスクを除去する。
次に、図11(b)に示すように、当該配線溝13内を含む全面に、バリアメタル14および第2導電層15を形成する。バリアメタル14として、例えばスパッタリング法によりTaあるいはTaNを形成する。第2導電層15として、例えばスパッタリング法により銅のシード層を形成した後、めっき法によりCuを形成する。
次に、図12(a)に示すように、層間絶縁膜12上の不要な第2導電層15およびバリアメタル14をCMPにより除去する。これにより、バリアメタル14および第2導電層15からなる第2配線16が層間絶縁膜12内に形成される。
次に、図12(b)に示すように、第2配線16および層間絶縁膜12上に、保護膜17を形成する。保護膜17として、例えばCVD法によりSiCN膜を形成する。
続いて、HFなどの薬液に基板1を浸漬することによって、ギャップ用絶縁膜8を除去して、エアギャップ20を形成する(図7参照)。
以降の工程としては、上記の工程を繰り返すことにより、多層配線構造の半導体装置が完成する。
以上説明したように、本実施形態に係る半導体装置の製造方法によれば、第1配線5と第2配線16とがカーボンナノチューブ11により接続され、エアギャップ20を有する半導体装置を製造することができる。その結果、容量を低減し、かつ配線信頼性を向上させた半導体装置を製造することができる。
本発明は、上記の実施形態の説明に限定されない。
本実施形態で挙げた材料、製造条件は一例であり、これに限定されるものではない。また、多層配線構造のうち、1つの層のみエアギャップ20を適用しても、複数の層にエアギャップ20を適用してもよい。
その他、本発明の要旨を逸脱しない範囲で、種々の変更が可能である。
第1実施形態に係る半導体装置の断面図である。 第1実施形態に係る半導体装置の製造における工程断面図である。 第1実施形態に係る半導体装置の製造における工程断面図である。 第1実施形態に係る半導体装置の製造における工程断面図である。 第1実施形態に係る半導体装置の製造における工程断面図である。 第1実施形態に係る半導体装置の製造における工程断面図である。 第2実施形態に係る半導体装置の断面図である。 第2実施形態に係る半導体装置の製造における工程断面図である。 第2実施形態に係る半導体装置の製造における工程断面図である。 第2実施形態に係る半導体装置の製造における工程断面図である。 第2実施形態に係る半導体装置の製造における工程断面図である。 第2実施形態に係る半導体装置の製造における工程断面図である。
符号の説明
1…基板、2…層間絶縁膜、3…バリアメタル、4…第1導電層、5…第1配線、6…触媒層、7…保護膜、8…ギャップ用絶縁膜、9…保護膜、10…接続孔、11…カーボンナノチューブ、12…層間絶縁膜、13…配線溝、14…バリアメタル、15…第2導電層、16…第2配線、17…保護膜、20…エアギャップ

Claims (5)

  1. 基板上に形成された第1層間絶縁膜と、
    前記第1層間絶縁膜内に形成された第1配線と、
    前記第1配線の上に形成された触媒層と、
    前記第1層間絶縁膜および前記触媒層の上部に、前記第1層間絶縁膜に接して形成された第1保護膜と、
    前記第1保護膜の上層に形成され、前記第1保護膜との間にエアギャップを介在させて配置された第2保護膜と、
    前記第2保護膜の上部に、前記第2保護膜に接して形成された第2層間絶縁膜と、
    前記第2層間絶縁膜内に形成された第2配線と、
    前記エアギャップ内に形成され、前記第1保護膜および前記第2保護膜を貫通して前記第1配線と前記第2配線とを接続する、前記触媒層を成長核として成長したカーボンナノチューブとを有し、
    前記第1配線は前記第1保護膜によって、前記第2配線は前記第2保護膜によって、前記エアギャップに対して非露出の状態に保持される、
    半導体装置。
  2. 前記第1層間絶縁膜および前記第2層間絶縁膜は、酸化シリコン膜よりも誘電率の低い低誘電率膜である、
    請求項1記載の半導体装置。
  3. 前記第1保護膜および前記第2保護膜は炭窒化ケイ素(SiCN)である、
    請求項1記載の半導体装置。
  4. 基板上に第1層間絶縁膜を形成する工程と、
    前記第1層間絶縁膜に配線溝を形成し、該配線溝内に第1配線を形成する工程と、
    前記第1配線の表面上に触媒層を形成する工程と、
    前記第1層間絶縁膜および前記触媒層の上部に、第1保護膜、ギャップ用絶縁膜および第2保護膜を順に形成する工程と、
    前記第1保護膜、前記ギャップ用絶縁膜および前記第2保護膜に接続孔を形成して前記触媒層の表面を露出する工程と、
    前記接続孔に、前記触媒層からカーボンナノチューブを成長させて埋め込む工程と、
    前記カーボンナノチューブおよび前記第2保護膜の上部に第2層間絶縁膜を形成する工程と、
    前記第2層間絶縁膜に配線溝を形成し、該配線溝内に前記カーボンナノチューブに接続する第2配線を形成する工程と、
    前記ギャップ用絶縁膜を除去してエアギャップを形成する工程とを有する
    半導体装置の製造方法。
  5. 基板上に第1層間絶縁膜を形成する工程と、
    前記第1層間絶縁膜に配線溝を形成し、該配線溝内に第1配線を形成する工程と、
    前記第1層間絶縁膜および前記第1配線の上部に、第1保護膜、ギャップ用絶縁膜および第2保護膜を順に形成する工程と、
    前記第1保護膜、前記ギャップ用絶縁膜および前記第2保護膜に接続孔を形成して前記第1配線の表面を露出する工程と、
    前記第1配線の表面上に触媒層を形成する工程と、
    前記接続孔に、前記触媒層からカーボンナノチューブを成長させて埋め込む工程と、
    前記カーボンナノチューブおよび前記第2保護膜の上部に第2層間絶縁膜を形成する工程と、
    前記第2層間絶縁膜に配線溝を形成し、該配線溝内に前記カーボンナノチューブに接続する第2配線を形成する工程と、
    前記ギャップ用絶縁膜を除去してエアギャップを形成する工程する
    半導体装置の製造方法。
JP2006036898A 2006-02-14 2006-02-14 半導体装置およびその製造方法 Expired - Fee Related JP4735314B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006036898A JP4735314B2 (ja) 2006-02-14 2006-02-14 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006036898A JP4735314B2 (ja) 2006-02-14 2006-02-14 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2007220742A JP2007220742A (ja) 2007-08-30
JP4735314B2 true JP4735314B2 (ja) 2011-07-27

Family

ID=38497727

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006036898A Expired - Fee Related JP4735314B2 (ja) 2006-02-14 2006-02-14 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP4735314B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2919111B1 (fr) * 2007-07-17 2009-10-09 Commissariat Energie Atomique Procede de fabrication d'une connexion electrique a base de nanotubes et ayant des cavites d'air
JP5572944B2 (ja) * 2008-12-18 2014-08-20 富士通株式会社 配線構造体の製造方法及び配線構造体
JP2011187901A (ja) * 2010-03-11 2011-09-22 Canon Inc 半導体デバイスの製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003347401A (ja) * 2002-05-30 2003-12-05 Mitsubishi Electric Corp 多層配線構造を有する半導体装置およびその製造方法
JP2004288833A (ja) * 2003-03-20 2004-10-14 Fujitsu Ltd 炭素元素円筒型構造体へのオーミック接続構造及びその作製方法
JP2004336054A (ja) * 2003-05-01 2004-11-25 Samsung Electronics Co Ltd カーボンナノチューブを利用した半導体素子の配線形成方法およびその方法により製造された半導体素子
JP2005123607A (ja) * 2003-09-30 2005-05-12 Interuniv Micro Electronica Centrum Vzw エアーギャップを選択的に形成する方法及び当該方法により得られる装置
JP2005175435A (ja) * 2003-09-30 2005-06-30 Interuniv Micro Electronica Centrum Vzw エアーギャップを選択的に形成する方法及び当該方法により作製された装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003347401A (ja) * 2002-05-30 2003-12-05 Mitsubishi Electric Corp 多層配線構造を有する半導体装置およびその製造方法
JP2004288833A (ja) * 2003-03-20 2004-10-14 Fujitsu Ltd 炭素元素円筒型構造体へのオーミック接続構造及びその作製方法
JP2004336054A (ja) * 2003-05-01 2004-11-25 Samsung Electronics Co Ltd カーボンナノチューブを利用した半導体素子の配線形成方法およびその方法により製造された半導体素子
JP2005123607A (ja) * 2003-09-30 2005-05-12 Interuniv Micro Electronica Centrum Vzw エアーギャップを選択的に形成する方法及び当該方法により得られる装置
JP2005175435A (ja) * 2003-09-30 2005-06-30 Interuniv Micro Electronica Centrum Vzw エアーギャップを選択的に形成する方法及び当該方法により作製された装置

Also Published As

Publication number Publication date
JP2007220742A (ja) 2007-08-30

Similar Documents

Publication Publication Date Title
JP5550515B2 (ja) グラフェン配線およびその製造方法
JP4549002B2 (ja) カーボンナノチューブからなる電気的に導電性の接続を有する電子部品とその製造方法
JP5395542B2 (ja) 半導体装置
US8710672B2 (en) Semiconductor device and method of manufacturing the same
US7250366B2 (en) Carbon nanotubes with controlled diameter, length, and metallic contacts
JP2008258187A (ja) 電子デバイス及びその製造方法
US9484302B2 (en) Semiconductor devices and methods of manufacture thereof
JP2012080014A (ja) 装置
JP5583236B1 (ja) グラフェン配線
US8338822B2 (en) Electrical connection structure having elongated carbon structures with fine catalyst particle layer
US9431346B2 (en) Graphene-metal E-fuse
JP5583237B1 (ja) グラフェン配線とその製造方法
US8598708B2 (en) Carbon nanotube-based interconnection element
JP2005072171A (ja) 半導体装置およびその製造方法
TWI513378B (zh) 改善窄銅填孔之導電性的方法及結構
JP5701920B2 (ja) 半導体装置及びその製造方法
JP5233147B2 (ja) 電子デバイス及びその製造方法
KR20200011197A (ko) 나노결정질 그래핀 캡층을 포함하는 인터커넥트 구조체 및 이 인터커넥트 구조체를 포함하는 전자 소자
JP4735314B2 (ja) 半導体装置およびその製造方法
US9184133B2 (en) Graphene wiring and semiconductor device
TWI474973B (zh) 於介層窗內使用離子束選擇性成長奈米管
JP2006108210A (ja) 配線接続構造およびその形成方法
JP2008016464A (ja) 半導体装置及び半導体装置の製造方法
US20080067681A1 (en) Interconnection structure and manufacturing method thereof
JP3924501B2 (ja) 集積回路装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081105

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101028

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101102

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101217

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110329

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110411

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140513

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees