KR20200011197A - 나노결정질 그래핀 캡층을 포함하는 인터커넥트 구조체 및 이 인터커넥트 구조체를 포함하는 전자 소자 - Google Patents

나노결정질 그래핀 캡층을 포함하는 인터커넥트 구조체 및 이 인터커넥트 구조체를 포함하는 전자 소자 Download PDF

Info

Publication number
KR20200011197A
KR20200011197A KR1020180086013A KR20180086013A KR20200011197A KR 20200011197 A KR20200011197 A KR 20200011197A KR 1020180086013 A KR1020180086013 A KR 1020180086013A KR 20180086013 A KR20180086013 A KR 20180086013A KR 20200011197 A KR20200011197 A KR 20200011197A
Authority
KR
South Korea
Prior art keywords
layer
cap layer
conductive wiring
trench
interconnect structure
Prior art date
Application number
KR1020180086013A
Other languages
English (en)
Other versions
KR102532605B1 (ko
Inventor
변경은
신건욱
김용훈
신현진
송현재
이창석
김창현
조연주
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020180086013A priority Critical patent/KR102532605B1/ko
Priority to US16/215,899 priority patent/US10971451B2/en
Priority to EP18212973.4A priority patent/EP3599638A1/en
Priority to CN201910012228.5A priority patent/CN110752204B/zh
Priority to JP2019135421A priority patent/JP2020017728A/ja
Publication of KR20200011197A publication Critical patent/KR20200011197A/ko
Priority to US16/884,590 priority patent/US11217531B2/en
Priority to US17/165,246 priority patent/US11682622B2/en
Application granted granted Critical
Publication of KR102532605B1 publication Critical patent/KR102532605B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53276—Conductive materials containing carbon, e.g. fullerenes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53271—Conductive materials containing semiconductor material, e.g. polysilicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1606—Graphene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02601—Nanoparticles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53257—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a refractory metal
    • H01L23/53266—Additional layers associated with refractory-metal layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Carbon And Carbon Compounds (AREA)

Abstract

인터커넥트 구조체 및 이 인터커넥트 구조체를 포함하는 전자 소자가 개시된다. 개시된 인터커넥트 구조체는 적어도 하나의 트렌치가 형성된 유전체층; 상기 트렌치의 내부를 채우도록 마련되는 도전성 배선; 및 상기 도전성 배선의 적어도 일면에 마련되는 것으로, 나노 수준 크기의 결정들을 포함하는 나노결정질 그래핀을 포함하는 캡층;을 포함한다.

Description

나노결정질 그래핀 캡층을 포함하는 인터커넥트 구조체 및 이 인터커넥트 구조체를 포함하는 전자 소자{Interconnect structure having nanocrystalline graphene cap layer and electronic device including the interconnect structure}
인터커넥트 구조체에 관한 것으로, 상세하게는 나노결정질 그래핀으로 이루어진 캡층을 포함하는 인터커넥트 구조체 및 이 인터커넥트 구조체를 포함하는 전자 소자에 관한 것이다.
최근에는 반도체 소자들의 고집적화를 위해 반도체 소자들의 크기가 점점 줄어드는 추세에 있으며, 이를 위해서는 인터커넥트 구조체에서 구리 배선의 선폭이 줄어들 필요가 있다. 한편, 구리 배선의 선폭이 줄어들게 되면 구리 배선 내의 전류 밀도가 증가하게 되고, 그 결과 구리 배선의 저항이 커지게 된다. 그리고, 이러한 구리 배선의 저항 증가는 구리 원자의 일렉트로마이그레이션 (electromigration)을 유발함으로써 구리 배선 내에 결함(defect)이 발생될 수 있다. 따라서, 구리 배선의 저항을 낮추고, 일렉트로마이그레이션을 방지하기 위해서는 구리 배선에 일렉트로마이그레이션 저항(electromigration resistance)을 향상시킬 수 있는 캡층을 마련할 필요가 있다.
예시적인 실시예는 나노결정질 그래핀으로 이루어진 캡층을 포함하는 인터커넥트 구조체 및 이 인터커넥트 구조체를 포함하는 전자 소자를 제공한다.
일 측면에 있어서,
적어도 하나의 트렌치(trench)가 형성된 유전체층;
상기 트렌치의 내부를 채우도록 마련되는 도전성 배선(conductive interconnect); 및
상기 도전성 배선의 적어도 일면에 마련되는 것으로, 나노 수준 크기의 결정들을 포함하는 나노결정질 그래핀(nanocrystalline graphene)을 포함하는 캡층(cap layer);을 포함하는 인터커넥트 구조체가 제공된다.
상기 나노결정질 그래핀은 예를 들면, 0.5nm ~ 100nm 크기의 결정들을 포함할 수 있다. 그리고, 상기 나노결정질 그래핀에서 전체 탄소에 대한 sp2 결합 구조(bonding structure)를 가지는 탄소의 비율이 50% ~ 99% 가 될 수 있다.
상기 나노결정질 그래핀은 예를 들면, 1at% ~ 20at% (atomic percent)의 수소를 포함할 수 있다. 상기 나노결정질 그래핀은 예를 들면, 1.6g/cc ~ 2.1g/cc의 밀도를 가질 수 있다.
상기 유전체층은 기판에 마련될 수 있다. 이 경우, 상기 트렌치는 상기 기판에 접촉하도록 형성되거나 또는 상기 기판에 접촉하지 않도록 형성될 수 있다.
상기 도전성 배선은 금속 또는 금속 합금을 포함할 수 있다. 상기 도전성 배선은 예를 들면, Cu, Ru, Al, Co, W, Mo, Ti, Ta, Ni, Pt, Cr 또는 이들의 합금을 포함할 수 있다.
상기 인터커넥트 구조체는 상기 트렌치의 내부에서 상기 도전성 배선을 덮도록 마련되는 배리어층(barrier layer)을 더 포함할 수 있다. 상기 배리어층은 단층 또는 복층 구조를 가질 수 있다.
상기 배리어층은 상기 도전성 배선의 상면을 노출시키도록 마련될 수 있다.
상기 캡층은 상기 도전성 배선의 상면을 덮도록 마련될 수 있다. 상기 캡층은 상기 도전성 배선 주위의 상기 배리어층의 상면도 추가적으로 덮도록 마련될 수 있다. 상기 캡층은 상기 배리어층 주위의 상기 유전체층의 상면도 추가적으로 덮도록 마련될 수 있다.
상기 도전성 배선과 상기 캡층 사이에는 금속 함유층이 더 마련될 수 있다.
상기 캡층은 상기 도전성 배선의 상면을 덮도록 마련되는 제1 캡층; 및 상기 도전성 배선과 상기 배리어층 사이에 마련되는 제2 캡층;을 포함할 수 있다.
상기 캡층은 상기 도전성 배선의 상면을 덮도록 마련되는 제1 캡층; 및 상기 트렌치의 내부에서 상기 배리어층의 외면을 덮도록 마련되는 제2 캡층;을 포함할 수 있다.
상기 배리어층은 상기 도전성 배선의 전 표면을 덮도록 마련될 수 있다. 상기 캡층은 상기 배리어층의 노출된 상면을 덮도록 마련되는 제1 캡층; 및 상기 트렌치의 내부에서 상기 배리어층의 외면을 덮도록 마련되는 제2 캡층;을 포함할 수 있다.
다른 측면에 있어서,
기판; 및
상기 기판에 마련되는 인터커넥트 구조체;를 포함하고,
상기 인터커넥트 구조체는,
상기 기판에 마련되며, 적어도 하나의 트렌치가 형성된 유전체층;
상기 트렌치의 내부를 채우도록 마련되는 도전성 배선; 및
상기 도전성 배선의 적어도 일면에 마련되는 것으로, 나노 수준 크기의 결정들을 포함하는 나노결정질 그래핀을 포함하는 캡층;을 포함하는 전자 소자가 제공된다.
상기 인터커넥트 구조체는 상기 트렌치의 내부에서 상기 도전성 배선을 덮도록 마련되는 배리어층을 더 포함할 수 있다. 상기 나노결정질 그래핀은 예를 들면, 0.5nm ~ 100nm 크기의 결정들을 포함할수 있다. 상기 나노결정질 그래핀에서 전체 탄소에 대한 sp2 결합 구조(bonding structure)를 가지는 탄소의 비율이 50% ~ 99% 가 될 수 있다. 상기 나노결정질 그래핀은 1at% ~ 20at% (atomic percent)의 수소를 포함할 수 있다.
예시적인 실시예에 의하면, 도전성 배선에 나노결정질 그래핀으로 이루어진 캡층을 마련함으로써 도전성 배선의 전기 저항을 줄일 수 있고, 이에 따라, 일렉트로마이그레이션 저항을 향상시킬 수 있다. 그 결과, 도전성 배선 내에 결함이 발생되는 것을 줄일 수 있으므로, 도전성 배선이 손상되는 것을 방지할 수 있다.
도 1은 예시적인 실시예에 따른 인터커넥트 구조체를 포함하는 전자 소자를 도시한 것이다.
도 2a는 일반적인 결정질 그래핀을 나타내는 라만 스펙트럼을 예시적으로 도시한 것이다.
도 2b는 예시적인 실시예에 따른 나노결정질 그래핀을 나타내는 라만 스펙트럼을 예시적으로 도시한 것이다.
도 2c는 비정질 탄소층을 나타내는 라만 스펙트럼을 예시적으로 도시한 것이다.
도 3a 내지 도 3c는 도 1에 도시된 인터커넥트 구조체를 포함하는 전자 소자의 제조방법을 예시적으로 설명하기 위한 도면들이다.
도 4는 다른 예시적인 실시예에 따른 인터커넥트 구조체를 포함하는 전자 소자를 도시한 것이다.
도 5는 또 다른 예시적인 실시예에 따른 인터커넥트 구조체를 포함하는 전자 소자를 도시한 것이다.
도 6은 또 다른 예시적인 실시예에 따른 인터커넥트 구조체를 포함하는 전자 소자를 도시한 것이다.
도 7은 또 다른 예시적인 실시예에 따른 인터커넥트 구조체를 포함하는 전자 소자를 도시한 것이다.
도 8은 또 다른 예시적인 실시예에 따른 인터커넥트 구조체를 포함하는 전자 소자를 도시한 것이다.
도 9는 또 다른 예시적인 실시예에 따른 인터커넥트 구조체를 포함하는 전자 소자를 도시한 것이다.
이하, 첨부된 도면을 참조하여 실시예를 상세히 설명한다. 도면에서 동일한 참조부호는 동일한 구성요소를 지칭하며, 각 구성요소의 크기나 두께는 설명의 명료성을 위하여 과장되어 있을 수 있다. 또한, 소정의 물질층이 기판이나 다른 층 상에 존재한다고 설명될 때, 그 물질층은 기판이나 다른 층에 직접 접하면서 존재할 수도 있고, 그 사이에 다른 제3의 층이 존재할 수도 있다. 그리고, 아래의 실시예에서 각 층을 이루는 물질은 예시적인 것이므로, 이외에 다른 물질이 사용될 수도 있다.
도 1은 예시적인 실시예에 따른 인터커넥트 구조체(120)를 포함하는 전자 소자(100)를 도시한 것이다.
도 1을 참조하면, 전자 소자(100)는 기판(110)과 이 기판(110)에 마련되는 인터커넥트 구조체(120)를 포함한다. 여기서, 인터커텍트 구조체(120)는 유전체층(121), 도전성 배선(125), 배리어층(126) 및 캡층(127)을 포함할 수 있다.
기판(110)은 반도체 기판이 될 수 있다. 예를 들면, 기판(110)은 IV족 반도체 물질, III/V 족 반도체 화합물 또는 II/VI 족 반도체 화합물을 포함할 수 있다. 구체적인예로서, 기판(110)은 Si, Ge, SiC, SiGe, SiGeC, Ge Alloy, GaAs, InAs, InP 등을 포함할 수 있다. 하지만, 이는 단지 예시적인 것으로, 이외에도 다른 다양한 반도체 물질이 기판(110)으로 사용될 수 있다.
기판(110)은 단일층 또는 서로 다른 물질이 적층된 복수층을 포함할 수 있다. 기판은 예를 들면, SOI(Silicon-On-Insulator) 기판 또는 SGOI(Silicon Germanium-On-Insulator) 기판을 포함할 수 있다. 또한, 기판(110)은 도핑되지 않은(non-doped) 반도체 물질 또는 도핑된(doped) 반도체 물질을 포함할 수 있다.
이 기판(110)에는 적어도 하나의 반도체 소자(미도시)가 포함될 수 있다. 여기서, 반도체 소자는 예를 들면, 트랜지스터(transistor), 커패시터(capacitor), 다이오드(diode) 및 저항기(resistor) 중 적어도 하나를 포함할 수 있다. 하지만, 이에 한정되는 것은 아니다.
기판(110)에는 유전체층(121)이 형성되어 있다. 이 유전체층(121)은 단일층 구조 또는 서로 다른 물질들이 적층된 다층 구조를 가질 수 있다. 유전체층(121)은 일반적인 반도체 제조 공정에서 사용되는 유전물질을 포함할 수 있다. 예를 들면, 유전체층(121)은 실리콘 산화물, 질화물, 실리콘 질화물, 실리콘 카바이드, 실리케이트 등을 포함할 수 있다. 하지만, 이는 단지 예시적인 것으로 이외에도 다른 댜앙한 유전 물질이 유전체층(121)으로 사용될 수 있다. 또한, 유전체층(121)은 유기 유전물질을 포함할 수도 있다.
유전체층(121)에는 적어도 하나의 트렌치(121a)가 소정 깊이로 형성될 수 있다. 여기서, 적어도 하나의 트렌치(121a)는 기판(110)에 접촉하지 않도록 형성되거나 또는 기판(110)에 접촉하도록 형성될 수 있다. 도 1에는 유전체층(121)에 2개의 트렌치(121a)가 형성되어 있으며, 이 중에서 하나의 트렌치(121a)는 기판(110)에 접촉하지 않도록 형성되고 다른 하나의 트렌치(121a)는 기판(110)에 접촉하도록 형성된 경우가 도시되어 있다.
도전성 배선(125)은 트렌치(121a)의 내부를 채우도록 마련되어 있다. 도전성 배선(125)은 전기전도도가 우수한 금속 또는 금속 합금을 포함할 수 있다. 예를 들면, 도전성 배선(125)은 Cu, Ru, Al, Co, W, Mo, Ti, Ta, Ni, Pt, Cr 또는 이들의 합금을 포함할 수 있다. 하지만, 이에 한정되는 것은 아니며, 다른 다양한 금속이 도전성 배선(125)으로 사용될 수 있다.
트렌치(121a)의 내벽에는 배리어층(barrier layer,126)이 마련되어 있다. 여기서, 배리어층(126)은 유전체층(121)과 도전성 배선(125) 사이에서 도전성 배선(125)을 덮도록 마련될 수 있다. 구체적으로, 배리어층(126)은 도전성 배선(125)의 측면 및 하면을 덮도록 트렌치(121a)의 내벽에 마련될 수 있다. 도전성 배선(125)의 상면은 배리어층(126)에 의해 노출될 수 있다. 이러한 배리어층(126)은 도전성 배선(125)을 이루는 물질의 확산을 방지하는 역할을 할 수 있다. 한편, 배리어층(126)은 유전체층(121)과 도전성 배선(125) 사이의 접착층 역할을 추가적으로 할 수 있다.
배리어층(126)은 단일층 구조 또는 서로 다른 물질이 적층된 다층 구조를 포함할 수 있다. 배리어층(126)은 예를 들면, 금속, 금속의 합금, 또는 금속 질화물 등을 포함할 수 있다. 구체적인 예로서, 배리어층은 Ta, Ti, Ru, RuTa, IrTa, W, TaN, TiN, RuN, TuTaN, IrTaN, 또는 WN 등을 포함할 수 있다. 하지만, 이는 단지 예시적인 것으로 이외에도 다른 다양한 물질이 배리어층(126)으로 사용될 수 있다.
트렌치(121a)의 내부를 채우도록 마련된 도전성 배선(125)의 상면에는 캡층(127)이 마련되어 있다. 캡층(127)은 도전성 배선(125)의 노출된 상면을 덮도록 마련되어 있다. 여기서, 캡층(127)은 도전성 배선(125)의 가장자리와 수직으로 일치하는 가장자리를 가질 수 있다.
도전성 배선(125)의 상면에 마련되는 캡층(127)은 나노결정질 그래핀을 포함할 수 있다. 이 캡층(127)은 단일층 구조 또는 복수의 층이 적층된 다층 구조를 가질 수 있다. 나노결정질 그래핀이라 함은 일반적인 결정질 그래핀인 진성 그래핀(intrinsic graphene)에 비해 크기가 작은 결정들을 포함할 수 있다. 예를 들면, 나노결정질 그래핀은 나노 수준, 구체적으로 100nm 이하의 크기를 가지는 결정들을 포함할 수 있다. 후술하는 바와 같이, 도전성 배선(125)의 상면에 나노결정질 그래핀으로 이루어진 캡층(127)을 형성하게 되면 도전성 배선(125)의 전기 저항을 줄일 수 있으며, 이에 따라 일렉트로마이그레이션(electromigration) 저항을 향상시킬 수 있다.
이하에서는 진성 그래핀(intrinsic graphene), 나노결정질 그래핀 및 비정질 탄소층에 대해 구체적으로 비교하여 설명한다.
도 2a 내지 도 2c는 일반적인 결정질 그래판, 예시적인 실시예에 따른 나노결정질 그래핀 및 비정질 탄소층에 대한 라만 스펙트럼들을 예시적으로 도시한 것이다. 후술하는 전체 탄소에 대한 sp2 결합 구조(bonding structure)를 가지는 탄소의 비율은 예를 들면, XPS(X-ray Photoelectron Spectroscopy) 분석을 통해 얻어질 수 있으며, 수소의 함량은 예를 들면, RBS(Rutherford Backscattering Spectroscopy)의 성분 분석을 통해 얻어질 수 있다.
도 2a는 진성 그래핀을 나타내는 라만 스펙트럼을 예시적으로 도시한 것이다.
도 2a를 참조하면, 결정질 그래핀인 진성 그래핀에서는 G peak intensity에 대한 D peak intensity의 비율(ratio)은 예를 들면, 대략 0.1보다 작고, G peak intensity에 대한 2D peak intensity의 비율은 예를 들면, 대략 2 보다 클 수 있다. 이러한 진성 그래핀은 대략 100nm 보다 큰 크기의 결정들을 포함할 수 있다.
진성 그래핀에서는 전체 탄소에 대한 sp2 결합 구조(bonding structure)를 가지는 탄소의 비율은 거의 100%가 될 수 있다. 그리고, 진성 그래핀은 수소를 거의 포함하지 않을 수 있다. 또한, 진성 그래핀의 밀도는 예를 들면, 대략 2.1 g/cc 정도가 될 수 있으며, 진성 그래핀의 면저항(sheet resistance)은 예를 들면 대략 100~300 Ohm/sq 정도가 될 수 있다.
도 2b는 나노결정질 그래핀을 나타내는 라만 스펙트럼을 예시적으로 도시한 것이다.
도 2b를 참조하면, 나노결정질 그래핀에서는 G peak intensity에 대한 D peak intensity의 비율은 예를 들면, 대략 2.1보다 작고, G peak intensity에 대한 2D peak intensity의 비율은 예를 들면, 대략 0.1 보다 클 수 있다. 그리고, D peak의 반치폭(FWHM, full width at half maximum)은 예를 들면, 대략 25~120 cm-1 정도가 될 수 있다.
나노결정질 그래핀은 진성 그래핀 보다 작은 크기, 예를 들면, 대략 0.5nm ~ 100nm 정도의 크기를 가지는 결정들을 포함할 수 있다. 나노결정질 그래핀에서는 전체 탄소에 대한 sp2 결합 구조를 가지는 탄소의 비율은 예를 들면, 대략 50% ~ 99% 정도가 될 수 있다. 그리고, 나노결정질 그래핀은 예를 들면, 대략 1~20 at% (atomic percent) 정도의 수소를 포함하고 있을 수 있다. 또한, 나노결정질 그래핀의 밀도는 예를 들면, 대략 1.6~2.1 g/cc 정도가 될 수 있으며, 나노결정질 그래핀의 면저항은 예를 들면 대략 1000 Ohm/sq 보다 클 수 있다.
도 2c는 비정질 탄소층을 나타내는 라만 스펙트럼을 예시적으로 도시한 것이다.
도 2c를 참조하면, 비정질 탄소층은 D peak의 반치폭(FWHM)이 예를 들면, 대략 120 cm- 1 보다 클 수 있다. 비정질 탄소층에서는 전체 탄소에 대한 sp2 결합 구조를 가지는 탄소의 비율은 예를 들면, 대략 30% ~ 50% 정도가 될 수 있다. 그리고 비정질 탄소층에는 대략 20 at% (atomic percent) 보다 큰 함량의 수소를 포함하고 있을 수 있다.
최근에는 반도체 소자들의 고집적화를 위해 반도체 소자들의 크기가 점점 줄어드는 추세에 있으며, 이에 따라, 도전성 배선의 선폭도 줄어들게 된다. 그러나, 도전성 배선의 선폭이 줄어드게 되면, 도전성 배선 내의 전류 밀도는 증가하게 됨으로써 도전성 배선의 전기 저항은 커지게 된다. 이러한 전기 저항의 증가는 일렉트로마이그레이션 현상을 발생시킴으로써 도전성 배선 내에 결함(defect)이 발생되고, 이에 따라 도전성 배선이 손상될 수 있다. 여기서, 일렉트로마이그레이션은 전도성 전자와 금속 내의 원자핵들 사이의 운동량 전달로 인해 발생되는 도체 내의 이온들의 지속적인 움직임에 의한 물질의 이동을 말한다.
본 실시예에서와 같이, 도전성 배선(125)의 상면을 덮도록 마련되는 캡층(127)을 나노결정질 그래핀으로 형성하게 되면, 도전성 배선(125)의 전기 저항을 줄일 수 있다. 구체적인 예로서, 구리 배선의 상면에 코발트(Co)로 이루어진 캡층을 형성하는 경우에 구리 배선의 상면에 캡층을 형성하지 않는 경우에 비해 구리 배선의 전기 적항을 대략 4% 정도를 줄일 수 있다. 이에 반해, 구리 배선의 상면에 나노결정질 그래핀으로 이루어진 캡층을 형성하는 경우에는 구리 배선의 상면에 캡층을 형성하지 않는 경우에 비해 구리 배선의 전기 적항을 대략 10% 정도를 줄일 수 있다.
이와 같이, 도전성 배선(125)의 상면에 나노결정질 그래핀으로 이루어진 캡층(127)을 형성함으로써 도전성 배선(125)의 전기 저항을 줄일 수 있고, 일렉트로마이그레이션 저항을 향상시킬 수 있다. 따라서, 도전성 배선(125) 내에 결함이 발생되는 것을 줄일 수 있으므로, 도전성 배선(125)이 손상되는 것을 방지할 수 있다.
도 3a 내지 도 3c는 도 1에 도시된 인터커넥트 구조체(120)를 포함하는 전자 소자(100)의 제조방법을 예시적으로 설명하기 위한 도면들이다.
도 3a를 참조하면, 기판(110)에 적어도 하나의 트렌치(121a)를 포함하는 유전체층(121)을 형성한다. 구체적으로, 먼저, 기판(110)에 유전체층(121)을 형성한다. 여기서, 유전체층(121)은 일반적인 반도체 제조 공정에서 사용되는 증착 공정, 예를 들면, 화학기상증착(CVD; Chemical Vapor Deposition), 플라즈마 화학기상증착(PECVD; Plasma Enhanced CVD), 스핀 코팅(spin coating) 등의 공정을 통해 형성될 수 있다.
기판(110)은 반도체 기판이 될 수 있다. 예를 들면, 기판(110)은 IV족 반도체 물질, III/V 족 반도체 화합물 또는 II/VI 족 반도체 화합물을 포함할 수 있다. 기판(110)은 단일층 또는 서로 다른 물질이 적층된 복수층을 포함할 수 있다. 또한, 기판(110)은 예를 들면, SOI 기판 또는 SGOI 기판을 포함할 수 있다. 기판(110)은 도핑되지 않은(non-doped) 반도체 물질 또는 도핑된(dopoed) 반도체 물질을 포함할 수 있다.
기판(100)에는 적어도 하나의 반도체 소자(미도시)가 포함될 수 있다. 예를 들면, 반도체 소자는 트랜지스터, 커패시터, 다이오드 및 저항기 중 적어도 하나를 포함할 수 있지만, 이에 한정되지는 않는다.
유전체층(121)은 일반적인 반도체 제조 공정에서 사용되는 유전물질을 포함할 수 있다. 예를 들면, 유전체층(121)은 실리콘 산화물, 질화물, 실리콘 질화물, 실리콘 카바이드, 실리케이트 등을 포함할 수 있다. 하지만, 이는 단지 예시적인 것으로 이외에도 다른 댜앙한 유전 물질이 유전체층(121)으로 사용될 수 있다. 또한, 유전체층(121)은 유기 유전물질을 포함할 수도 있다. 이러한 유전체층(121)은 단일층 구조 또는 서로 다른 물질들이 적층된 다층 구조를 가질 수 있다.
다음으로, 유전체층(121)에 적어도 하나의 트렌치(121a)를 소정 깊이로 형성한다. 이러한 적어도 하나의 트렌치(121a)는 예를 들면, 포토리소그래피(photolithography) 공정 및 식각(etching) 공정을 통해 형성될 수 있다. 여기서, 적어도 하나의 트렌치(121a)는 기판(110)에 접촉하지 않도록 형성되거나 또는 기판(110)에 접촉하도록 형성될 수 있다. 도 3a에는 유전체층(121)에 2개의 트렌치(121a)가 형성되어 있으며, 이 중에서 하나의 트렌치(121a)는 기판(110)에 접촉하지 않도록 형성되고 다른 하나의 트렌치(121a)는 기판(110)에 접촉하도록 형성된 경우가 도시되어 있다.
도 3b를 참조하면, 유전체층(121)에 형성된 적어도 하나의 트렌치(121a) 내부에 도전성 배선(125) 및 배리어층(126)을 형성한다. 먼저, 유전체층(121)의 표면을 덮도록 배리어층(126)을 형성한다. 여기서, 배리어층(126)은 일반적인 반도체 제조 공정에서 사용되는 증착 공정을 통해 형성될 수 있다. 배리어층(126)은 예를 들면, 금속, 금속의 합금, 또는 금속 질화물 등을 포함할 수 있다. 하지만 이에 한정되지는 않는다. 배리어층(126)은 단일층 구조 또는 서로 다른 물질이 적층된 다층 구조를 포함할 수 있다.
다음으로, 적어도 하나의 트렌치(121a) 내부를 채우도록 배리어층(126)의 표면에 도전성 배선(125)을 형성한다. 이러한 도전성 배선(125)은 예를 들면, 화학기상증착(CVD), 플라즈마 화학기상증착(PECVD), 물리기상증착(PVD: Physical Vapor Deposition), 전기 도금(electroplating), 화학 용액 침전(chemical solution deposition), 또는 무전해 도금(electroless plating) 등을 통해 형성될 수 있다. 한편, 도전성 배선(125)을 전기 도금을 통해 형성하는 경우에는 도전성 배선(125)을 형성하기 전에 배리어층(126)의 표면에 전기 도금을 촉진시키기 위한 도금 시드층(미도시)을 형성할 수도 있다. 이러한 도금 시드층은 예를 들면, 구리(Cu), 구리합금, 이리듐(Ir). 이리듐 합금, 루테늄(Ru) 또는 루테튬 합금 등을 포함할 수 있지만, 이는 단지 예시적인 것이다.
도전성 배선(125)은 전기전도도가 우수한 금속 또는 금속 합금을 포함할 수 있다. 예를 들면, 도전성 배선(125)은 Cu, Ru, Al, Co, W, Mo, Ti, Ta, Ni, Pt, Cr 또는 이들의 합금을 포함할 수 있다. 하지만, 이에 한정되는 것은 아니며, 다른 다양한 금속이 도전성 배선(125)으로 사용될 수 있다.
이어서, 평탄화 공정을 통해 도 3b에 도시된 바와 같이 유전체층(121)의 상면, 배리어층(126)의 상면 및 도전성 배선(125)의 상면을 동일한 평면이 되도록 가공한다. 여기서, 평탄화 공정은 예를 들면, 화학적 기계적 연마(CMP;Chemical Mechanical Polishing) 공정 또는 그라인딩 공정 등을 포함할 수 있지만, 이에 한정되지는 않는다.
도 3c를 참조하면, 도전성 배선(125)의 상면에 나노결정질 그래핀으로 이루어진 캡층(127)을 형성한다. 이 캡층(127)은 도전성 배선(125)의 노출된 상면을 덮도록 형성될 수 있다. 여기서, 나노결정질 그래핀으로 이루어진 캡층(127)은 단일층 구조 또는 다층 구조로 형성될 수 있다.
전술한 바와 같이, 나노결정질 그래핀은 일반적인 결정질 그래핀인 진성 그래핀(intrinsic graphene)에 비해 크기가 작은 결정들, 예를 들면 대략 100nm 이하의 크기, 보다 구체적으로는 대략 0.5nm ~ 100nm 정도의 크기를 가지는 결정들을 포함할 수 있다. 나노결정질 그래핀에서는 전체 탄소에 대한 sp2 결합 구조를 가지는 탄소의 비율은 예를 들면, 대략 50% ~ 99% 정도가 될 수 있다. 그리고, 나노결정질 그래핀은 예를 들면, 대략 1~20 at% (atomic percent) 정도의 수소를 포함하고 있을 수 있다. 또한, 나노결정질 그래핀의 밀도는 예를 들면, 대략 1.6~2.1 g/cc 정도가 될 수 있으며, 나노결정질 그래핀의 면저항은 예를 들면 대략 1000 Ohm/sq 보다 클 수 있다.
캡층(127)은 도전성 배선(125)의 상면에 예를 들면, 화학기상증착 또는 플라즈마 화학기상증착 등의 증착 공정을 통해 나노결정질 그래핀을 성장시킴으로써 형성될 수 있다. 구체적인 예를 들면, 캡층(127)은 플라즈마 화학기상증착(PECVD)을 이용하여 비교적 낮은 온도, 예를 들면 대략 700도 이하의 온도에서 도전성 배선(125)의 상면에 나노결정질 그래핀을 성장시킴으로써 형성될 수 있다. 또한, 캡층(127)은 증착 공정 외에 도전성 배선(125)의 상면에 나노결정질 그래핀을 전사(transfer) 시킴으로써 형성될 수도 있다.
도 4는 다른 예시적인 실시예에 따른 인터커넥트 구조체(220)를 포함하는 전자 소자(200)를 도시한 것이다. 이하에서는 전술한 실시예와 다른 점을 중심으로 설명한다.
도 4를 참조하면, 전자 소자(200)는 기판(110)과 이 기판(110)에 마련되는 인터커넥트 구조체(220)를 포함한다. 여기서, 인터커텍트 구조체(200)는 유전체층(121), 도전성 배선(125), 배리어층(126) 및 캡층(227)을 포함할 수 있다.
기판(110) 및 유전체층(121)에 대해서는 전술하였으므로, 이에 대한 설명은 생략한다. 유전체층(121)에는 적어도 하나의 트렌치(121a)가 소정 깊이로 형성될 수 있다. 도전성 배선(125)은 트렌치(121a)의 내부를 채우도록 마련되어 있다. 여기서, 도전성 배선(125)은 전기전도도가 우수한 금속 또는 금속 합금, 예를 들면, Cu, Ru, Al, Co, W, Mo, Ti, Ta, Ni, Pt, Cr 또는 이들의 합금을 포함할 수 있다. 하지만 이는 단지 예시적인 것이다. 트렌치(121a)의 내벽에는 배리어층(126)이 마련되어 있다. 여기서, 배리어층(126)은 유전체층(121)과 도전성 배선(125) 사이에서 도전성 배선(125)을 덮도록 마련될 수 있다. 구체적으로, 배리어층(126)은 도전성 배선(125)의 측면 및 하면을 덮도록 트렌치(121a)의 내벽에 마련될 수 있다. 도전성 배선(125)의 상면은 배리어층(126)에 의해 노출될 수 있다.
도전성 배선(125)의 상면 및 배리어층(126)의 상면에는 캡층(227)이 마련되어 있다. 구체적으로, 캡층(227)은 도전성 배선(125)의 노출된 상면 및 배리어층(126)의 노출된 상면을 덮도록 마련되어 있다.
캡층(227)은 나노결정질 그래핀을 포함할 수 있다. 나노결정질 그래핀은 전술한 바와 같이 일반적인 결정질 그래핀인 진성 그래핀에 비해 크기가 작은 결정들, 예를 들면, 대략 100nm 이하의 크기를 가지는 결정들을 포함할 수 있다. 나노결정질 그래핀에 대해서는 전술한 실시예에서 상세하게 설명되었으므로, 이에 대한 설명은 생략한다.
도 5는 또 다른 예시적인 실시예에 따른 인터커넥트 구조체(320)를 포함하는 전자 소자(300)를 도시한 것이다. 이하에서는 전술한 실시예들과 다른 점을 중심으로 설명한다.
도 5를 참조하면, 전자 소자(300)는 기판(110)과 이 기판(110)에 마련되는 인터커넥트 구조체(320)를 포함한다. 여기서, 인터커텍트 구조체(320)는 유전체층(121), 도전성 배선(125), 배리어층(126) 및 캡층(327)을 포함할 수 있다.
기판(110) 및 유전체층(121)에 대해서는 전술하였으므로, 이에 대한 설명은 생략한다. 유전체층(121)에는 적어도 하나의 트렌치(121a)가 소정 깊이로 형성될 수 있다. 도전성 배선(125)은 트렌치(121a)의 내부를 채우도록 마련되어 있다. 그리고, 트렌치(121a)의 내벽에는 배리어층(126)이 마련되어 있다. 구체적으로, 배리어층(126)은 도전성 배선(125)의 측면 및 하면을 덮도록 트렌치(121a)의 내벽에 마련될 수 있다. 도전성 배선(125)의 상면은 배리어층(126)에 의해 노출될 수 있다.
도전성 배선(125)의 상면, 배리어층(126)의 상면 및 유전체층(121)의 일부 상면에는 캡층(327)이 마련되어 있다. 구체적으로, 캡층(327)은 도전성 배선(125)의 노출된 상면 및 배리어층(126)의 노출된 상면 및 배리어층(126) 주위에 있는 유전체층(121)의 노출된 상면을 덮도록 마련되어 있다.
캡층(327)은 나노결정질 그래핀을 포함할 수 있다. 나노결정질 그래핀은 전술한 바와 같이 일반적인 결정질 그래핀인 진성 그래핀에 비해 크기가 작은 결정들, 예를 들면, 대략 100nm 이하의 크기를 가지는 결정들을 포함할 수 있다. 나노결정질 그래핀에 대해서는 전술한 실시예에서 상세하게 설명되었으므로, 이에 대한 설명은 생략한다.
도 6은 또 다른 예시적인 실시예에 따른 인터커넥트 구조체(420)를 포함하는 전자 소자(400)를 도시한 것이다. 이하에서는 전술한 실시예들과 다른 점을 중심으로 설명한다.
도 6을 참조하면, 전자 소자(400)는 기판(110)과 이 기판(110)에 마련되는 인터커넥트 구조체(420)를 포함한다. 여기서, 인터커텍트 구조체(420)는 유전체층(121), 도전성 배선(125), 배리어층(126) 및 캡층(427)을 포함할 수 있다.
기판(100) 및 유전체층(121)에 대해서는 전술하였으므로, 이에 대한 설명은 생략한다. 유전체층(121)에는 적어도 하나의 트렌치(121a)가 소정 깊이로 형성될 수 있다. 도전성 배선(125)은 트렌치(121a)의 내부를 채우도록 마련되어 있다. 트렌치(121a의 내벽에는 배리어층(126)이 마련되어 있다. 구체적으로, 배리어층(126)은 도전성 배선(125)의 측면 및 하면을 덮도록 트렌치(121a)의 내벽에 마련될 수 있다. 도전성 배선(125)의 상면은 배리어층(126)에 의해 노출될 수 있다.
도전성 배선(125)의 상면에는 금속 함유층(metal containing layer,428) 및 캡층(427)이 순차적으로 마련되어 있다. 여기서, 금속 함유층(428)은 캡층(427)을 구성하는 나노결정질 그래핀의 성장 및 형성을 촉진하는 역할을 할 수 있다.
금속 함유층(428)은 도전성 배선(125)을 이루는 물질 보다 우수한 내식성 또는 내산화성을 가지는 금속 또는 금속 합금을 포함할 수 있다. 예를 들면 금속 함유층(428)은 루테늄(Ru), 이리듐(Ir), 백금(Pt), 코발트(Co), 로듐(Rh), CoW, CoWP 또는 이들의 합금을 포함할 수 있다. 하지만 이는 단지 예시적인 것이다. 금속 함유층(428)은 단일층 또는 다층 구조로 형성될 수 있다. 이러한 금속 함유층(428)은 예를 들면, 화학기상증착(CVD), 플라즈마 화학기상증착(PECVD), 원자층 증착(ALD; Atomic Layer Deposition) 등을 방법을 통해 도전성 배선(125)의 상면에 선택적으로 형성될 수 있다.
금속 함유층(428)의 상면에는 캡층(427)이 형성되어 있다. 캡층(427)은 나노결정질 그래핀을 포함할 수 있다. 나노결정질 그래핀은 전술한 바와 같이 일반적인 결정질 그래핀인 진성 그래핀에 비해 크기가 작은 결정들, 예를 들면, 대략 100nm 이하의 크기를 가지는 결정들을 포함할 수 있다. 나노결정질 그래핀에 대해서는 전술한 실시예에서 상세하게 설명되었으므로, 이에 대한 설명은 생략한다. 전술한 바와 같이, 금속 함유층(428)은 나노결정질 그래핀의 성장 및 형성을 촉진하는 역할을 할 수 있으므로, 캡층(427)은 금속 함유층(428)의 상면에서 보다 효과적으로 형성될 수 있다.
도 7은 또 다른 예시적인 실시예에 따른 인터커넥트 구조체(520)를 포함하는 전자 소자(500)를 도시한 것이다.
도 7을 참조하면, 전자 소자(500)는 기판(110)과 이 기판(110)에 마련되는 인터커넥트 구조체(520)를 포함한다. 여기서, 인터커텍트 구조체(520)는 유전체층(121), 도전성 배선(525), 배리어층(526) 및 캡층(527)을 포함할 수 있다.
기판(110)은 반도체 기판이 될 수 있다. 예를 들면, 기판(110)은 IV족 반도체 물질, III/V 족 반도체 화합물 또는 II/VI 족 반도체 화합물을 포함할 수 있다. 하지만 이에 한정되지는 않는다. 기판(100)은 단일층 또는 서로 다른 물질이 적층된 복수층을 포함할 수 있다. 또한, 기판(110)은 도핑되지 않은(non-doped) 반도체 물질 또는 도핑된(doped) 반도체 물질을 포함할 수 있다. 기판(110)에는 적어도 하나의 반도체 소자(미도시)가 포함될 수 있다. 여기서, 반도체 소자는 예를 들면, 트랜지스터, 커패시터, 다이오드 및 저항기 중 적어도 하나를 포함할 수 있지만, 이에 단지 예시적인 것이다.
기판(110)에는 유전체층(121)이 형성되어 있다. 이러한 유전체층(121)은 단일층 구조 또는 서로 다른 물질들이 적층된 다층 구조를 가질 수 있다. 유전체층(121)은 일반적인 반도체 제조 공정에서 사용되는 유전물질을 포함할 수 있다. 예를 들면, 유전체층(121)은 무기 유전 물질 또는 유기 유전물질을 포함할 수 있다.
유전체층(121)에는 적어도 하나의 트렌치(121a)가 소정 깊이로 형성될 수 있다. 여기서, 적어도 하나의 트렌치(121a)는 기판(110)에 접촉하지 않도록 형성되거나 또는 기판(110)에 접촉하도록 형성될 수 있다. 도 7에는 유전체층(121)에 2개의 트렌치(121a)가 형성되어 있으며, 이 중에서 하나의 트렌치(121a)는 기판(110)에 접촉하지 않도록 형성되고 다른 하나의 트렌치(121a)는 기판(110)에 접촉하도록 형성된 경우가 도시되어 있다.
도전성 배선(525)은 트렌치(121a)의 내부를 채우도록 마련되어 있다. 여기서, 도전성 배선(525)은 전기전도도가 우수한 금속 또는 금속 합금을 포함할 수 있다. 예를 들면, 도전성 배선(525)은 Cu, Ru, Al, Co, W, Mo, Ti, Ta, Ni, Pt, Cr 또는 이들의 합금을 포함할 수 있다. 하지만, 이에 한정되는 것은 아니며, 다른 다양한 금속이 도전성 배선(525)으로 사용될 수 있다. 캡층(527)은 도전성 배선(525)의 전 표면을 덮도록 마련되어 있다. 캡층은 제1 및 제2 캡층(527a,527b)을 포함할 수 있다. 여기서, 제1 캡층(527a)은 도전성 배선(525)의 상면 및 제2 캡층(527)b의 상면을 덮도록 마련되며, 제2 캡층(527b)은 트렌치(121a)의 내부에서 도전성 배선(525)의 외면, 즉 측면 및 하면을 덮도록 마련될 수 있다.
캡층(527)은 나노결정질 그래핀을 포함할 수 있다. 캡층(527)은 단일층 구조 또는 복수의 층이 적층된 다층 구조를 가질 수 있다. 나노결정질 그래핀은 일반적인 결정질 그래핀인 진성 그래핀에 비해 크기가 작은 결정들, 예를 들면, 100nm 이하의 크기를 가지는 결정들을 포함할 수 있다.
이와 같이, 도전성 배선(525)의 전 표면에 나노결정질 그래핀으로 이루어진 캡층(527)을 마련함으로써 도전성 배선(525)의 전기 저항을 줄일 수 있으며, 이에 따라, 일렉트로마이그레이션 저항을 증가시킬 수 있다. 구체적으로, 제1 캡층(527a)은 도전성 배선(525)의 상면에서 발생될 수 있는 일렉트로마이그레이션의 저항을 증가시킬 수 있으며, 제2 캡층(527b)은 트렌치(121a)의 내부에 마련되어 도전성 배선(525)의 측면 및 하면에서 발생될 수 있는 일렉트로마이그레이션의 저항을 증가시킬 수 있다. 또한, 제2 캡층(527b)은 도전성 배선(525)을 이루는 물질의 확산을 방지하는 확산 배리어의 역할도 할 수 있다.
배리어층(526)은 트렌치(121a)의 내부에서 제2 캡층(527b)을 덮도록 마련되어 있다. 구체적으로, 배리어층(526)은 제2 캡층(527b)의 측면 및 하면을 덮도록 마련되어 있다. 이러한 배리어층(526)은 도전성 배선(525)을 이루는 물질의 확산을 방지하는 역할을 할 수 있다. 배리어층(526)은 단일층 구조 또는 서로 다른 물질이 적층된 다층 구조를 포함할 수 있다. 배리어층(526)은 예를 들면, 금속, 금속의 합금, 또는 금속 질화물 등을 포함할 수 있다. 구체적인 예로서, 배리어층(526)은 Ta, Ti, Ru, RuTa, IrTa, W, TaN, TiN, RuN, TuTaN, IrTaN, 또는 WN 등을 포함할 수 있다. 하지만, 이는 단지 예시적인 것으로 이외에도 다른 다양한 물질이 배리어층(526)으로 사용될 수 있다.
본 실시예에서는 도전성 배선(525)과 배리어층(526) 사이에 확산 배리어 역할도 수행할 수 있는 제2 캡층(527b)을 마련함으로써 배리어층(526)에 요구되는 층 두께나 또는 층 수를 줄일 수 있게 된다.
한편, 도 7에는 제1 캡층(527a)이 도전성 배선(525)의 상면 및 제2 캡층(527b)의 상면을 덮도록 마련되는 경우가 예시적으로 도시되어 있다. 하지만, 제1 캡층(527a)은 도전성 배선(525)의 상면만 덮도록 마련될 수도 있다. 또한, 제1 캡층(527a)은 도전성 배선(525)의 상면, 제2 캡층(527b)의 상면 및 제2 캡층(527b) 주위에 있는 유전체층(121)의 상면을 덮도록 마련될 수도 있다.
도 8은 또 다른 예시적인 실시예에 따른 인터커넥트 구조체(620)를 포함하는 전자 소자(600)를 도시한 것이다. 이하에서는 전술한 실시예와 다른 점을 중심으로 설명한다.
도 8을 참조하면, 전자 소자(600)는 기판(110)과 이 기판(110)에 마련되는 인터커넥트 구조체(620)를 포함한다. 여기서, 인터커텍트 구조체(620)는 유전체층(121), 도전성 배선(625), 배리어층(626) 및 캡층(627)을 포함할 수 있다.
기판(110)은 반도체 기판이 될 수 있다. 기판(110)은 단일층 또는 서로 다른 물질이 적층된 복수층을 포함할 수 있다. 또한, 기판(110)은 도핑되지 않은(non-doped) 반도체 물질 또는 도핑된(doped) 반도체 물질을 포함할 수 있다. 이러한 기판(110)에는 적어도 하나의 반도체 소자(미도시)가 포함될 수 있다.
기판(110)에는 유전체층(121)이 형성되어 있다. 이 유전체층(121)은 단일층 구조 또는 서로 다른 물질들이 적층된 다층 구조를 가질 수 있다. 유전체층(121)은 일반적인 반도체 제조 공정에서 사용되는 유전물질을 포함할 수 있다. 예를 들면, 유전체층(121)은 무기 유전 물질 또는 유기 유전물질을 포함할 수 있다. 유전체층(121)에는 적어도 하나의 트렌치(121a)가 소정 깊이로 형성될 수 있다. 여기서, 적어도 하나의 트렌치(121a)는 기판(110)에 접촉하지 않도록 형성되거나 또는 기판(110)에 접촉하도록 형성될 수 있다.
도전성 배선(625)은 트렌치(121a)의 내부를 채우도록 마련되어 있다. 도전성 배선(625)은 전기전도도가 우수한 금속 또는 금속 합금을 포함할 수 있다. 예를 들면, 도전성 배선(625)은 Cu, Ru, Al, Co, W, Mo, Ti, Ta, Ni, Pt, Cr 또는 이들의 합금을 포함할 수 있다. 하지만, 이는 단지 예시적인 것이다.
배리어층(626)은 트렌치(121a)의 내부에서 도전성 배선(625)의 외면, 즉 측면 및 하면을 덮도록 마련되어 있다. 도전성 배선(625)의 상면은 배리어층(626)에 의해 노출될 수 있다. 배리어층(626)은 도전성 배선(625)을 이루는 물질의 확산을 방지하는 역할을 할 수 있다. 배리어층(626)은 단일층 구조 또는 서로 다른 물질이 적층된 다층 구조를 포함할 수 있다. 배리어층(626)은 예를 들면, 금속, 금속의 합금, 또는 금속 질화물 등을 포함할 수 있다.
캡층(627)은 도전성 배선(625) 및 배리어층(626)을 덮도록 마련되어 있다. 캡층(627)은 제1 및 제2 캡층(627a,627b)을 포함할 수 있다. 여기서, 제1 캡층(627a)은 도전성 배선(625)의 상면, 배리어층(626)의 상면 및 제2 캡층(627b)의 상면을 덮도록 마련되며, 제2 캡층(627b)은 트렌치(121a)의 내부에서 배리어층(626)의 외면, 즉 측면 및 하면을 덮도록 마련될 수 있다.
캡층(627)은 나노결정질 그래핀을 포함할 수 있다. 캡층(627)은 단일층 구조 또는 복수의 층이 적층된 다층 구조를 가질 수 있다. 나노결정질 그래핀은 일반적인 결정질 그래핀인 진성 그래핀에 비해 크기가 작은 결정들, 예를 들면, 100nm 이하의 크기를 가지는 결정들을 포함할 수 있다.
제1 캡층(627a)은 도전성 배선(625)의 상면에서 발생될 수 있는 일렉트로마이그레이션의 저항을 증가시킬 수 있으며, 제2 캡층(627b)은 트렌치(121a)의 내부에 마련되어 도전성 배선(625)의 측면 및 하면에서 발생될 수 있는 일렉트로마이그레이션의 저항을 증가시킬 수 있다. 또한, 제2 캡층(627b)은 도전성 배선(625)을 이루는 물질의 확산을 방지하는 확산 배리어의 역할도 할 수 있다.
본 실시예에서는 배리어층(626)의 측면 및 하면에 배리어 역할도 수행할 수 있는 제2 캡층(627b)을 마련함으로써 배리어층(626)에 요구되는 층 두께나 또는 층 수를 줄일 수 있게 된다.
한편, 도 8에는 제1 캡층(627a)이 도전성 배선(625)의 상면, 배리어층(626)의 상면 및 제2 캡층(627b)의 상면을 덮도록 마련되는 경우가 예시적으로 도시되어 있다. 하지만, 제1 캡층(627a)은 도전성 배선(625)의 상면만 덮도록 마련되거나 또는 제1 캡층(627a)은 도전성 배선(625)의 상면 및 배리어층(626)의 상면을 덮도록 마련될 수도 있다. 또한, 제1 캡층(627a)은 도전성 배선(625)의 상면, 배리어층(626)의 상면, 제2 캡층(627b)의 상면 및 제2 캡층(627b) 주위에 있는 유전체층(121)의 상면을 덮도록 마련될 수도 있다.
도 9는 또 다른 예시적인 실시예에 따른 인터커넥트 구조체(700)를 포함하는 전자 소자를 도시한 것이다. 이하에서는 전술한 실시예와 다른 점을 중심으로 설명한다.
도 9를 참조하면, 전자 소자(700)는 기판(110)과 이 기판(110)에 마련되는 인터커넥트 구조체(720)를 포함한다. 인터커텍트 구조체(720)는 유전체층(121), 도전성 배선(725), 배리어층(726) 및 캡층(727)을 포함할 수 있다.
기판(110)에는 유전체층(121)이 마련되어 있으며, 이 유전체층(121)에는 적어도 하나의 트렌치(121a)가 소정 깊이로 형성될 수 있다. 여기서, 적어도 하나의 트렌치(121a)는 기판(110)에 접촉하지 않도록 형성되거나 또는 기판(110)에 접촉하도록 형성될 수 있다.
도전성 배선(725)은 트렌치(121a)의 내부를 채우도록 마련되어 있다. 도전성 배선(725)은 전기전도도가 우수한 금속 또는 금속 합금을 포함할 수 있다. 배리어층(726)은 도전성 배선(725)의 전 표면(즉, 상면, 측면 및 하면)을 덮도록 마련되어 있다. 이러한 배리어층(726)은 예를 들면, 금속, 금속의 합금, 또는 금속 질화물 등을 포함할 수 있다.
캡층(727)은 배리어층(726)을 덮도록 마련되어 있다. 캡층(727)은 제1 및 제2 캡층(727a,727b)을 포함할 수 있다. 여기서, 제1 캡층(727a)은 배리어층(725)의 상면 및 제2 캡층(727b)의 상면을 덮도록 마련되며, 제2 캡층(727b)은 트렌치(121a)의 내부에서 배리어층(726)의 외면(즉, 측면 및 하면)을 덮도록 마련될 수 있다.
캡층(727)은 나노결정질 그래핀을 포함할 수 있다. 캡층(727)은 단일층 구조 또는 복수의 층이 적층된 다층 구조를 가질 수 있다. 나노결정질 그래핀은 일반적인 결정질 그래핀인 진성 그래핀에 비해 크기가 작은 결정들, 예를 들면, 100nm 이하의 크기를 가지는 결정들을 포함할 수 있다.
제1 및 제2 캡층(727a,727b)은 도전성 배선(725)에서 발생될 수 있는 일렉트로마이그레이션의 저항을 증가시킬 수 있다. 또한, 제1 및 제2 캡층(727a,727b)은 도전성 배선(725)을 이루는 물질의 확산을 방지하는 확산 배리어의 역할도 할 수 있다. 이에 따라, 배리어층(726)에 요구되는 층 두께나 또는 층 수를 줄일 수 있게 된다.
이상의 예시적인 실시예들에 의하면, 도전성 배선에 나노결정질 그래핀으로 이루어진 캡층을 마련함으로써 도전성 배선의 전기 저항을 줄일 수 있고, 이에 따라, 일렉트로마이그레이션 저항을 향상시킬 수 있다. 그 결과, 도전성 배선 내에 결함이 발생되는 것을 줄일 수 있으므로, 도전성 배선이 손상되는 것을 방지할 수 있다.
100,200,300,400,500,600,700.. 전자 소자
110.. 기판
120,220,320,420,520,620,720.. 인터커넥트 구조체
121.. 절연층
121a.. 트렌치
125,425,525,625,725.. 도전성 배선
126,426,526,726.. 배리어층
127,227,327,427,527,627,717.. 캡층
527a,627a,727a.. 제1 캡층
527b,627b,727b.. 제2 캡층

Claims (25)

  1. 적어도 하나의 트렌치(trench)가 형성된 유전체층;
    상기 트렌치의 내부를 채우도록 마련되는 도전성 배선(conductive interconnect); 및
    상기 도전성 배선의 적어도 일면에 마련되는 것으로, 나노 수준 크기의 결정들을 포함하는 나노결정질 그래핀(nanocrystalline graphene)을 포함하는 캡층(cap layer);을 포함하는 인터커넥트 구조체.
  2. 제 1 항에 있어서,
    상기 나노결정질 그래핀은 0.5nm ~ 100nm 크기의 결정들을 포함하는 인터커넥트 구조체.
  3. 제 1 항에 있어서,
    상기 나노결정질 그래핀에서 전체 탄소에 대한 sp2 결합 구조(bonding structure)를 가지는 탄소의 비율이 50% ~ 99% 인 인터커넥트 구조체.
  4. 제 1 항에 있어서,
    상기 나노결정질 그래핀은 1at% ~ 20at% (atomic percent)의 수소를 포함하는 인터커넥트 구조체.
  5. 제 1 항에 있어서,
    상기 나노결정질 그래핀은 1.6g/cc ~ 2.1g/cc의 밀도를 가지는 인터커넥트 구조체.
  6. 제 1 항에 있어서,
    상기 유전체층은 기판에 마련되는 인터커넥트 구조체.
  7. 제 6 항에 있어서,
    상기 트렌치는 상기 기판에 접촉하도록 형성되거나 또는 상기 기판에 접촉하지 않도록 형성되는 인터커넥트 구조체.
  8. 제 1 항에 있어서,
    상기 도전성 배선은 금속 또는 금속 합금을 포함하는 인터커넥트 구조체.
  9. 제 8 항에 있어서,
    상기 도전성 배선은 Cu, Ru, Al, Co, W, Mo, Ti, Ta, Ni, Pt, Cr 또는 이들의합금을 포함하는 인터커넥트 구조체.
  10. 제 1 항에 있어서,
    상기 인터커넥트 구조체는 상기 트렌치의 내부에서 상기 도전성 배선을 덮도록 마련되는 배리어층(barrier layer)을 더 포함하는 인터커넥트 구조체.
  11. 제 10 항에 있어서,
    상기 배리어층은 단층 또는 복층 구조를 가지는 인터커넥트 구조체.
  12. 제 10 항에 있어서,
    상기 배리어층은 상기 도전성 배선의 상면을 노출시키도록 마련되는 인터커넥트 구조체.
  13. 제 12 항에 있어서,
    상기 캡층은 상기 도전성 배선의 상면을 덮도록 마련되는 인터커넥트 구조체.
  14. 제 13 항에 있어서,
    상기 캡층은 상기 도전성 배선 주위의 상기 배리어층의 상면도 추가적으로 덮도록 마련되는 인터커넥트 구조체.
  15. 제 14 항에 있어서,
    상기 캡층은 상기 배리어층 주위의 상기 유전체층의 상면도 추가적으로 덮도록 마련되는 인터커넥트 구조체.
  16. 제 13 항에 있어서,
    상기 도전성 배선과 상기 캡층 사이에는 금속 함유층이 더 마련되는 인터커넥트 구조체.
  17. 제 13 항에 있어서,
    상기 캡층은 상기 도전성 배선의 상면을 덮도록 마련되는 제1 캡층; 및 상기 도전성 배선과 상기 배리어층 사이에 마련되는 제2 캡층;을 포함하는 인터커넥트 구조체.
  18. 제 13 항에 있어서,
    상기 캡층은 상기 도전성 배선의 상면을 덮도록 마련되는 제1 캡층; 및 상기 트렌치의 내부에서 상기 배리어층의 외면을 덮도록 마련되는 제2 캡층;을 포함하는 인터커넥트 구조체.
  19. 제 10 항에 있어서,
    상기 배리어층은 상기 도전성 배선의 전 표면을 덮도록 마련되는 인터커넥트 구조체.
  20. 제 19 항에 있어서,
    상기 캡층은 상기 배리어층의 상면을 덮도록 마련되는 제1 캡층; 및 상기 트렌치의 내부에서 상기 배리어층의 외면을 덮도록 마련되는 제2 캡층;을 포함하는 인터커넥트 구조체.
  21. 기판; 및
    상기 기판에 마련되는 인터커넥트 구조체;를 포함하고,
    상기 인터커넥트 구조체는,
    상기 기판에 마련되며, 적어도 하나의 트렌치가 형성된 유전체층;
    상기 트렌치의 내부를 채우도록 마련되는 도전성 배선; 및
    상기 도전성 배선의 적어도 일면에 마련되는 것으로, 나노 수준 크기의 결정들을 포함하는 나노결정질 그래핀을 포함하는 캡층;을 포함하는 전자 소자.
  22. 제 21 항에 있어서,
    상기 인터커넥트 구조체는 상기 트렌치의 내부에서 상기 도전성 배선을 덮도록 마련되는 배리어층을 더 포함하는 전자 소자.
  23. 제 21 항에 있어서,
    상기 나노결정질 그래핀은 0.5nm ~ 100nm 크기의 결정들을 포함하는 전자 소자.
  24. 제 21 항에 있어서,
    상기 나노결정질 그래핀에서 전체 탄소에 대한 sp2 결합 구조(bonding structure)를 가지는 탄소의 비율이 50% ~ 99% 인 전자 소자.
  25. 제 21 항에 있어서,
    상기 나노결정질 그래핀은 1at% ~ 20at% (atomic percent)의 수소를 포함하는 전자 소자.
KR1020180086013A 2018-07-24 2018-07-24 나노결정질 그래핀 캡층을 포함하는 인터커넥트 구조체 및 이 인터커넥트 구조체를 포함하는 전자 소자 KR102532605B1 (ko)

Priority Applications (7)

Application Number Priority Date Filing Date Title
KR1020180086013A KR102532605B1 (ko) 2018-07-24 2018-07-24 나노결정질 그래핀 캡층을 포함하는 인터커넥트 구조체 및 이 인터커넥트 구조체를 포함하는 전자 소자
US16/215,899 US10971451B2 (en) 2018-07-24 2018-12-11 Interconnect structure having nanocrystalline graphene cap layer and electronic device including the interconnect structure
EP18212973.4A EP3599638A1 (en) 2018-07-24 2018-12-17 Interconnect structure having nanocrystalline graphene cap layer and electronic device including the interconnect structure
CN201910012228.5A CN110752204B (zh) 2018-07-24 2019-01-07 互连结构和包括该互连结构的电子器件
JP2019135421A JP2020017728A (ja) 2018-07-24 2019-07-23 ナノ結晶質グラフェンキャップ層を含むインターコネクト構造体、及びそのインターコネクト構造体を含む電子素子
US16/884,590 US11217531B2 (en) 2018-07-24 2020-05-27 Interconnect structure having nanocrystalline graphene cap layer and electronic device including the interconnect structure
US17/165,246 US11682622B2 (en) 2018-07-24 2021-02-02 Interconnect structure having nanocrystalline graphene cap layer and electronic device including the interconnect structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180086013A KR102532605B1 (ko) 2018-07-24 2018-07-24 나노결정질 그래핀 캡층을 포함하는 인터커넥트 구조체 및 이 인터커넥트 구조체를 포함하는 전자 소자

Publications (2)

Publication Number Publication Date
KR20200011197A true KR20200011197A (ko) 2020-02-03
KR102532605B1 KR102532605B1 (ko) 2023-05-15

Family

ID=64755127

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180086013A KR102532605B1 (ko) 2018-07-24 2018-07-24 나노결정질 그래핀 캡층을 포함하는 인터커넥트 구조체 및 이 인터커넥트 구조체를 포함하는 전자 소자

Country Status (5)

Country Link
US (2) US10971451B2 (ko)
EP (1) EP3599638A1 (ko)
JP (1) JP2020017728A (ko)
KR (1) KR102532605B1 (ko)
CN (1) CN110752204B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11626502B2 (en) 2020-11-27 2023-04-11 Samsung Electronics Co., Ltd. Interconnect structure to reduce contact resistance, electronic device including the same, and method of manufacturing the interconnect structure

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230037989A (ko) * 2021-09-10 2023-03-17 삼성전자주식회사 멀티 브릿지 채널 전계 효과 트랜지스터 및 그 제조 방법
US20230090280A1 (en) * 2021-09-23 2023-03-23 Applied Materials, Inc. Selective graphene deposition

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090117692A (ko) * 2007-03-06 2009-11-12 데이진 가부시키가이샤 피치계 탄소 섬유, 그 제조 방법 및 성형체
US20120139114A1 (en) * 2010-12-06 2012-06-07 Stmicroelectronics, Inc. Copper interconnect structure having a graphene cap
US20130299988A1 (en) * 2012-05-10 2013-11-14 International Business Machines Corporation Graphene cap for copper interconnect structures
KR20160100711A (ko) * 2015-02-16 2016-08-24 삼성전자주식회사 확산 방지층을 포함하는 층 구조물 및 그 제조방법
KR20170011796A (ko) * 2015-07-24 2017-02-02 삼성전자주식회사 2차원 물질 하드마스크와 그 제조방법 및 하드 마스크를 이용한 물질층 패턴 형성방법

Family Cites Families (70)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1414744A1 (en) 2001-07-27 2004-05-06 University Of Surrey Production of carbon nanotubes
US7714441B2 (en) * 2004-08-09 2010-05-11 Lam Research Barrier layer configurations and methods for processing microelectronic topographies having barrier layers
JP2007109736A (ja) 2005-10-11 2007-04-26 Nec Electronics Corp 半導体装置およびその製造方法
KR100923304B1 (ko) 2007-10-29 2009-10-23 삼성전자주식회사 그라펜 시트 및 그의 제조방법
US8808810B2 (en) 2009-12-15 2014-08-19 Guardian Industries Corp. Large area deposition of graphene on substrates, and products including the same
KR101313746B1 (ko) 2010-06-22 2013-10-01 강원대학교산학협력단 탄소 나노튜브의 저온 대량합성 방법
KR20120000338A (ko) 2010-06-25 2012-01-02 삼성전자주식회사 그라펜 층수 제어방법
JP5705315B2 (ja) 2010-07-15 2015-04-22 グラフェンスクェア インコーポレイテッド グラフェンの低温製造方法、及びこれを利用したグラフェンの直接転写方法
KR20120012271A (ko) 2010-07-30 2012-02-09 성균관대학교산학협력단 그래핀의 제조 방법, 그래핀 시트 및 이를 이용한 소자
KR20120059853A (ko) 2010-12-01 2012-06-11 삼성전자주식회사 그래핀 기판 및 제조방법
US20120141799A1 (en) 2010-12-03 2012-06-07 Francis Kub Film on Graphene on a Substrate and Method and Devices Therefor
KR101798063B1 (ko) 2010-12-14 2017-11-15 삼성전자주식회사 조명 광학계 및 이를 포함하는 3차원 영상 획득 장치
US20120261644A1 (en) 2011-04-18 2012-10-18 International Business Machines Corporation Structure and method of making graphene nanoribbons
CN102849961B (zh) 2011-07-01 2016-08-03 中央研究院 在基板上成长碳薄膜或无机材料薄膜的方法
CN104487382B (zh) 2012-01-27 2018-02-13 英派尔科技开发有限公司 穿过石墨烯膜的加速输送
GB2499199B (en) 2012-02-07 2015-12-23 Univ Leiden Thin film formation
US10653824B2 (en) 2012-05-25 2020-05-19 Lockheed Martin Corporation Two-dimensional materials and uses thereof
JP2013249530A (ja) 2012-06-04 2013-12-12 National Institute Of Advanced Industrial Science & Technology グラフェンの製造方法及びグラフェン
KR101871235B1 (ko) 2012-06-05 2018-06-27 삼성전자주식회사 깊이 영상 생성 방법 및 장치, 깊이 영상 처리 방법 및 장치
KR101381008B1 (ko) 2012-07-04 2014-04-04 세종대학교산학협력단 그래핀의 제조방법
CN103572247A (zh) 2012-07-27 2014-02-12 中国科学院苏州纳米技术与纳米仿生研究所 一种在金属催化剂表面制备薄层石墨烯的方法
GB201215766D0 (en) 2012-09-04 2012-10-17 True 2 Materials A novek method to create graphite oxide, graphene oxide and graphene freestanding sheets
US9595436B2 (en) 2012-10-25 2017-03-14 Applied Materials, Inc. Growing graphene on substrates
US20140145332A1 (en) * 2012-11-26 2014-05-29 Globalfoundries Inc. Methods of forming graphene liners and/or cap layers on copper-based conductive structures
KR101920724B1 (ko) 2012-12-11 2018-11-21 삼성전자주식회사 그래핀을 포함하는 전자 소자
KR20140090333A (ko) 2013-01-07 2014-07-17 서울대학교산학협력단 무촉매 그래핀 제조 방법 및 이를 이용한 반도체 발광소자 제조 방법
CN103121670B (zh) 2013-02-19 2015-04-29 西安交通大学 远程等离子体增强原子层沉积低温生长石墨烯的方法
JP2014170826A (ja) 2013-03-04 2014-09-18 Dainippon Screen Mfg Co Ltd 配線構造、配線形成方法および電子デバイス
WO2014145882A1 (en) 2013-03-15 2014-09-18 Mcalister Technologies, Llc Methods of manufacture of engineered materials and devices
WO2014190352A1 (en) 2013-05-24 2014-11-27 The University Of North Carolina At Charlotte Growth of semiconductors on hetero-substrates using graphene as an interfacial layer
JP6002087B2 (ja) 2013-05-29 2016-10-05 東京エレクトロン株式会社 グラフェンの生成方法
US8987780B2 (en) 2013-05-31 2015-03-24 Stmicroelectronics, Inc. Graphene capped HEMT device
GB201318463D0 (en) 2013-08-13 2013-12-04 Medical Res Council Graphene Modification
KR101493893B1 (ko) 2013-09-25 2015-02-17 인하대학교 산학협력단 펄스 레이저 증착을 이용한 그래핀의 제조방법
US9165824B2 (en) * 2013-09-27 2015-10-20 Intel Corporation Interconnects with fully clad lines
WO2015126139A1 (en) 2014-02-19 2015-08-27 Samsung Electronics Co., Ltd. Wiring structure and electronic device employing the same
KR102402545B1 (ko) 2014-02-19 2022-05-27 삼성전자주식회사 배선 구조 및 이를 적용한 전자소자
WO2015149116A1 (en) 2014-04-04 2015-10-08 Commonwealth Scientific And Industrial Research Organisation Graphene process and product
KR101667841B1 (ko) 2014-04-08 2016-10-20 경남대학교 산학협력단 플라즈마 화학기상증착 프로세스의 전계제어기법을 이용한 그래핀 나노월 성장 방법
US20150357236A1 (en) 2014-06-08 2015-12-10 International Business Machines Corporation Ultrathin Multilayer Metal Alloy Liner for Nano Cu Interconnects
CN106660801B (zh) 2014-06-10 2019-06-04 汉阳大学校产学协力团 石墨烯结构及其制备方法
WO2016006943A1 (ko) 2014-07-09 2016-01-14 재단법인대구경북과학기술원 그래핀으로 코팅된 코어-쉘 구조를 가지는 금속 나노와이어 및 이의 제조방법
TWI498206B (zh) 2014-09-04 2015-09-01 Univ Nat Central 連續式合成碳薄膜或無機材料薄膜之設備與方法
CN105585011A (zh) 2014-11-18 2016-05-18 平度市华东石墨加工厂 一种制备石墨烯的工艺
KR20160085418A (ko) 2015-01-08 2016-07-18 이윤택 무촉매 저온 기판 성장 그래핀의 제조방법 및 무촉매 저온 기판 성장 그래핀 및 제조 장치
KR101633039B1 (ko) * 2015-03-10 2016-06-23 한국과학기술원 표면 개질된 그래핀 캡핑층을 포함한 구리 배선 소자 및 그 제조 방법
KR101685791B1 (ko) 2015-03-18 2016-12-13 성균관대학교산학협력단 도선 및 반도체 소자 배선용 나노 카본 재료 및 육방정계 질화붕소 적층구조물 및 이의 제조 방법
KR20150121680A (ko) 2015-05-28 2015-10-29 이윤택 그래핀의 제조방법 및 그래핀 원자층이 식각되는 그래핀 제조방법 및 웨이퍼결합방법을 구비하는 그래핀 굽힘 트랜지스터, 및 그래핀 굽힘 트랜지스터
US20160365585A1 (en) 2015-06-10 2016-12-15 GM Global Technology Operations LLC Low Temperature Atmospheric Pressure Atomic Layer Deposition (ALD) of Graphene on Stainless Steel Substrates as BPP Coating
CN105097478B (zh) 2015-07-24 2019-12-24 深圳市华星光电技术有限公司 在栅极表面生长石墨烯的方法及在源漏极表面生长石墨烯的方法
KR102434699B1 (ko) 2015-07-31 2022-08-22 삼성전자주식회사 확산방지층을 포함하는 다층구조체 및 이를 구비하는 소자
WO2017038590A1 (ja) 2015-09-02 2017-03-09 東京エレクトロン株式会社 グラフェンの製造方法、グラフェンの製造装置及び電子デバイスの製造方法
US9834445B2 (en) 2015-11-30 2017-12-05 Korea Institute Of Energy Research Porous graphene member, method for manufacturing same, and apparatus for manufacturing same using the method
KR101849360B1 (ko) 2016-01-29 2018-04-16 한화테크윈 주식회사 그래핀 기반 적층체 및 이의 제조방법
EP3423813B1 (en) 2016-03-04 2022-03-02 VG Systems Limited Xps and raman sample analysis system and method
KR20160059468A (ko) 2016-03-09 2016-05-26 이윤택 무촉매 기판 성장 그래핀의 제조방법 및 무촉매 기판 성장 그래핀 및 제조 장치
NO345837B1 (en) 2016-05-04 2021-08-30 Cealtech As Apparatus for large scale producing 3D graphene and method describing the same
JP6793503B2 (ja) 2016-09-01 2020-12-02 東京エレクトロン株式会社 グラフェンの生成方法
KR101813186B1 (ko) 2016-11-30 2017-12-28 삼성전자주식회사 포토마스크용 펠리클과 이를 포함하는 레티클 및 리소그래피용 노광 장치
KR102618130B1 (ko) * 2017-05-16 2023-12-27 코넬 유니버시티 그래핀계 섬유, 얀, 복합체, 및 이들의 제조방법
US10510657B2 (en) 2017-09-26 2019-12-17 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device with interconnecting structure and method for manufacturing the same
US10727002B2 (en) * 2017-10-09 2020-07-28 Nanotek Instruments Group, Llc Lithium ion-based internal hybrid electrochemical energy storage cell
US11180373B2 (en) 2017-11-29 2021-11-23 Samsung Electronics Co., Ltd. Nanocrystalline graphene and method of forming nanocrystalline graphene
KR102082694B1 (ko) 2018-05-09 2020-02-28 한국과학기술연구원 그래핀 적용 대상의 표면에 그래핀을 직접 합성하는 방법 및 상기 방법을 이용하여 형성된 그래핀을 포함하는 소자
KR20200015279A (ko) 2018-08-03 2020-02-12 삼성전자주식회사 나노결정질 그래핀의 형성방법 및 이를 포함하는 소자
KR102601607B1 (ko) 2018-10-01 2023-11-13 삼성전자주식회사 그래핀의 형성방법
KR20200052125A (ko) 2018-11-06 2020-05-14 삼성전자주식회사 그래핀 형성 방법
US20200286732A1 (en) 2019-03-04 2020-09-10 Samsung Electronics Co., Ltd. Method of pre-treating substrate and method of directly forming graphene using the same
KR20200126721A (ko) 2019-04-30 2020-11-09 삼성전자주식회사 그래핀 구조체 및 그래핀 구조체의 형성방법
KR20200128975A (ko) 2019-05-07 2020-11-17 삼성전자주식회사 그래핀의 형성방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090117692A (ko) * 2007-03-06 2009-11-12 데이진 가부시키가이샤 피치계 탄소 섬유, 그 제조 방법 및 성형체
US20120139114A1 (en) * 2010-12-06 2012-06-07 Stmicroelectronics, Inc. Copper interconnect structure having a graphene cap
US20130299988A1 (en) * 2012-05-10 2013-11-14 International Business Machines Corporation Graphene cap for copper interconnect structures
KR20160100711A (ko) * 2015-02-16 2016-08-24 삼성전자주식회사 확산 방지층을 포함하는 층 구조물 및 그 제조방법
KR20170011796A (ko) * 2015-07-24 2017-02-02 삼성전자주식회사 2차원 물질 하드마스크와 그 제조방법 및 하드 마스크를 이용한 물질층 패턴 형성방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11626502B2 (en) 2020-11-27 2023-04-11 Samsung Electronics Co., Ltd. Interconnect structure to reduce contact resistance, electronic device including the same, and method of manufacturing the interconnect structure

Also Published As

Publication number Publication date
US11682622B2 (en) 2023-06-20
CN110752204B (zh) 2024-02-23
US10971451B2 (en) 2021-04-06
JP2020017728A (ja) 2020-01-30
CN110752204A (zh) 2020-02-04
US20210159183A1 (en) 2021-05-27
EP3599638A1 (en) 2020-01-29
KR102532605B1 (ko) 2023-05-15
US20200035611A1 (en) 2020-01-30

Similar Documents

Publication Publication Date Title
US20220115505A1 (en) Copper-filled trench contact for transistor performance improvement
US8895433B2 (en) Method of forming a graphene cap for copper interconnect structures
US9293412B2 (en) Graphene and metal interconnects with reduced contact resistance
US11682622B2 (en) Interconnect structure having nanocrystalline graphene cap layer and electronic device including the interconnect structure
US9431345B2 (en) Semiconductor device and method of manufacturing the same
US8679970B2 (en) Structure and process for conductive contact integration
US8907484B2 (en) Semiconductor device and method for manufacturing same
US8232647B2 (en) Structure and process for metallization in high aspect ratio features
WO2011032812A1 (en) Conductive structure for narrow interconnect openings
EP3961677A1 (en) Method of forming carbon layer and method of forming interconnect structure
US11552018B2 (en) Chemical direct pattern plating method
US11217531B2 (en) Interconnect structure having nanocrystalline graphene cap layer and electronic device including the interconnect structure
US20230041352A1 (en) Interconnect structure and electronic device including the same
US20170154816A1 (en) Amorphous metal interconnections by subtractive etch

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant