KR20140090333A - 무촉매 그래핀 제조 방법 및 이를 이용한 반도체 발광소자 제조 방법 - Google Patents

Abstract

본 발명은 무촉매 방식으로 성장된 대면적 그래핀 전극을 질화 갈륨(GaN) 또는 갈륨과 다른 금속의 혼합 질화물로 된 화합물 반도체층에 직접 성장 후 소자를 제조하는 방법에 관한 것이다. 본 발명에서는 질화물 반도체에 적용이 가능한 상대적으로 낮은 온도에서 무촉매 방식으로 PECVD로 성장된 그래핀을 형성한다. 본 발명에 따르면, 촉매 방식에 성장된 그래핀과 달리 전사 방법이 필요 없어, 2인치 이상의 대면적 기판에도 고른 특성을 보이는 그래핀의 성장이 용이하며. 또한, 기판을 가리지 않기 때문에 그래핀 합성 질화물 반도체 기판에 다양한 전처리 공정을 적용하여 쉽게 소자의 성능을 극대화할 수 있다.

Description

무촉매 그래핀 제조 방법 및 이를 이용한 반도체 발광소자 제조 방법 {Method for manufacturing graphene without catalyst and Method for manufacturing light emitting diodes using the same method}

본 발명은 질화물 발광 다이오드(LED)와 같은 반도체 발광소자의 제조 방법에 관한 것이다. 특히 본 발명은 무촉매 방식으로 그래핀을 질화물 반도체 위에 직접 성장시켜 반도체 발광소자를 제조하는 방법에 관한 것이다.

질화물 LED와 같은 반도체 발광소자는 질화물 반도체 재료와 소자의 구조에 따라 다양한 파장, 휘도, 광강도를 갖추고서 제조된다. 종래 반도체 발광소자는 단순표시기, 문자판 등에 주로 사용되던 가시광선 저휘도 소자에서 고휘도의 다양한 색 구현이 가능해짐에 따라 총천연색, 고신뢰성, 저전력, 소형화 요구의 다양한 분야에서 응용이 가능하게 되었다.

반도체 발광소자의 제조에 있어서 주요한 기술은 높은 투과도 및 전기 전도도의 특성을 갖는 전극을 형성하는 것이다. 기존에는 전극 물질로서 ITO(Indium Tin Oxide)가 대표적이다. ITO는 높은 제조 단가 및 산에서 쉽게 변형되는 특성에도 불구하고, 상대적으로 높은 투과도 및 전기 전도도의 특성과 공정의 단순함 그리고 대면적 공정에 적용이 간편한 편리성으로 인해 널리 사용되고 있다. 그러나, ITO의 주원료 중 하나인 인듐의 매장량 한계에 따른 가격 상승 및 고갈 가능성으로 인해 제조 비용이 높아지고 있으며, 유연성이 없기 때문에 휘어지는 소자에 적용하기 곤란한 점이 있다.

최근에는 sp2 결합을 이루는 평면 2차원 탄소 구조의 그래핀을 이용해 ITO를 대체하기 위한 연구가 활발하다. 그래핀은 상온에서 실리콘보다 전자를 100배 빨리 이동시킬 수 있고, 구리보다 단위 면적당 100배 많은 전류를 흘려 보낼 수 있다. 게다가 탄소가 그물처럼 연결된 육각형 벌집 구조의 공간적 여유로 신축성이 생겨, 늘리거나 접어도 전기전도성을 잃지 않는다.

이러한 그래핀을 제조하는 방법으로는 기계적, 에피택시, 열팽창, 기체상, 화학 기상 증착(Chemical Vapor Deposition : CVD), 그래핀 산화-환원 등이 있다. 이 중에서 CVD 방법이 가장 많이 이용되고 있는데, 기판 위에 촉매 금속을 증착하여 얇은 금속막을 형성한 후, 1000℃ 이상의 고온에서 탄소가 포함된 기체와 아르곤, 수소를 함께 흘려준 뒤, 냉각시켜 금속막 위에 형성된 그래핀을 얻는 방법이다.

기존 CVD 방법에서는 촉매 금속을 사용하게 되므로, 그래핀에 촉매 금속이 혼용될 수 있다. 이로 인해, 그래핀으로부터 촉매 금속을 제거하기 위해서 강산에 금속 이온이 포함된 용액을 사용하는 바, 이 금속 이온에 의해 그래핀이 2차적으로 도핑되어, 특성이 감소되거나 파괴되는 문제점이 있다. 또한, 촉매 금속으로 다결정 금속을 사용하는 경우, 입계(grain boundary)에서 탄소의 용해도(solubility)가 높아, 그로 인한 두께 불균일 문제가 발생한다.

촉매 금속을 사용한 그래핀 제조 방법의 가장 큰 문제점은 대면적 기판에 적용이 힘들다는 점이다. 그래핀을 촉매 금속으로부터 타겟 기판으로 전사(transfer)하는 도중 발생할 수 있는 그래핀의 특성 감소 혹은 파괴 및 정확한 위치에 전사 불가능하다는 점 그리고 전사 후 소자 제작 이후에 고르지 못한 특성을 보이는 점 등은 촉매 금속을 이용한 그래핀 제조 방법의 태생적인 한계이다.

또한 기존 CVD 방법은 공정 온도가 매우 높아, 전사 과정없이 질화물 반도체 위에 그래핀을 직접 성장시켜 질화물 반도체 발광소자를 제조하는 것이 불가능하다는 문제가 있다.

본 발명이 해결하고자 하는 과제는 무촉매 방식으로 저온에서 균일하게 그래핀을 제조하는 방법을 제공하는 것이다.

본 발명이 해결하고자 하는 다른 과제는 무촉매 방식으로 저온에서 균일하게 그래핀을 질화물 반도체 위에 제조하여 그래핀을 투명 전극으로 가지는 반도체 발광소자를 제조하는 방법을 제공하는 것이다.

상기 과제를 해결하기 위한 본 발명에 따른 그래핀 제조 방법은 산화성 가스 플라즈마를 이용하여 기판을 전처리하는 단계, 및 탄소 소스가 포함된 공정가스를 상기 기판 상으로 공급하여 상기 기판 상에 그래핀층을 형성하는 단계를 포함한다.

상기 산화성 가스는 O₂, O₃, F₂, Cl₂ 및 Br₂ 중에서 선택되는 어느 하나일 수 있다.

상기 기판을 전처리하는 단계 이전에, 또는 상기 기판을 전처리하는 단계와 상기 기판 상에 그래핀층을 형성하는 단계 사이에, 상기 기판 상에 마스크 패턴을 형성하는 단계를 더 포함하고, 상기 그래핀층은 상기 마스크 패턴에 의해 노출된 영역 내에 형성될 수 있다. 이 때, 상기 그래핀층을 형성하는 단계 이후에 상기 마스크 패턴을 제거하는 단계를 더 포함할 수 있다.

실시예에 있어서, 상기 기판 상에 마스크 패턴을 형성하는 단계와 상기 기판 상에 그래핀층을 형성하는 단계 사이에, 환원성 가스 플라즈마를 이용하여 상기 기판을 처리하는 단계 및 상기 마스크 패턴을 제거하는 단계를 더 포함할 수도 있다. 이 때, 상기 환원성 가스는 H₂, Ar, He 및 N₂ 중에서 선택되는 어느 하나일 수 있다.

본 발명에 있어서, 상기 기판은 질화물 및 금속 화합물 반도체 성장을 위한 기판일 수 있다. 예컨대 상기 기판은 실리콘, 실리카, 석영, 유리, 사파이어 및 마이카 중에서 선택되는 어느 하나로 이루어질 수 있다. 상기 기판은 플렉서블 기판일 수도 있다.

상기 공정 가스는 탄소 소스와 H₂의 혼합 가스일 수 있다.

상기 기판을 전처리하는 단계와 상기 기판 상에 그래핀층을 형성하는 단계 는 플라즈마를 이용하는 화학 기상 증착, 즉 PECVD 챔버 내에서 수행할 수 있다. 상기 챔버 내의 온도는 100℃ ∼ 600℃일 수 있다. 플라즈마 파워는 10W ∼ 500W일 수 있다.

상기 기판을 전처리하는 단계, 상기 기판 상에 마스크 패턴을 형성하는 단계 및 상기 기판 상에 그래핀층을 형성하는 단계는 동일 챔버 내에서 수행하고, 상기 마스크 패턴은 파인 메탈 마스크 패턴일 수도 있다.

본 발명에 따른 반도체 발광소자 제조 방법에서는 본 발명에 따른 그래핀 제조 방법을 이용해 그래핀 박막을 제조한다. 이 때, 최초 그래핀 성장 전에 기판 상에 금속을 증착 혹은 증착 후 프리패터닝할 수 있다. 금속 증착은 그래핀 형성 단계와 동일 챔버 내에서 수행하거나 혹은 다른 챔버에서 수행할 수 있다. 상기 금속 패턴은 마스크 패턴 혹은 그래핀과 질화물 기판의 접촉 저항을 낮추기 위한 방법일 수 있다. 상기의 금속 증착 전 표면의 다양한 목적을 위해 산 혹은 염기 등으로 전처리를 할 수 있다. 상기의 프리패터닝 작업을 통해 분리된 투명 전극을 형성하여 공정 스텝을 한 단계 줄이는 데 이용할 수 있다. 상기 공정 후 에치 공정시 Ar 혹은 Cl₂ 혹은 BCl₃ 혹은 혼합 가스를 사용하여 공정을 진행할 수 있다. 상기 공정전, 후 ohmic metal complex structures를 Ti 혹은 Al 혹은 Au 혹은 Pt 혹은 Ag 혹은 Ta의 혼합 메탈 구조물로 구성할 수 있다. 상기 공정 후 그래핀 상단에 Cr 혹은 Ti 혹은 Au 혹은 혼합 메탈 구조물로 접촉 메탈 구조물을 구성할 수도 있다.

보통의 질화물 반도체는 800℃ ~ 1400℃의 수준에서 성장되게 되는데 종래의 CVD 방식으로 그래핀을 제작하기에는 1000℃ 이하에서 성장된 질화물 반도체층이 변형 혹은 파손될 위험이 존재한다. 본 발명에서는 그래핀의 성장 온도를 500℃ ~ 600℃의 수준으로 낮출 수 있는 PECVD 방법을 이용한다. 이 방법은 질화물 반도체 위에 직접적으로 그래핀 박막을 제조하는 데에 적합한 방법이라고 할 수 있다.

본 발명에 따른 그래핀 제조 방법은 무촉매 방식이다. 무촉매 방식을 이용하여 PECVD로 직성장된 그래핀의 경우는 기판을 가리지 않고 대면적으로 고른 특성을 보이는 그래핀의 성장이 가능하므로, 그래핀 성장 전 소자의 특성을 극대화할 수 있는 전처리 공정의 수행 또한 가능하다. 예를 들어, p++ doped p-type GaN 성장 후 그래핀을 성장시키거나, 자연산화물(native oxide) 제거를 위한 산처리 후 그 위에 그래핀을 성장시킬 수도 있는 것이다.

뿐만 아니라, 그래핀의 성장 전 별도의 리소그래피 공정 없이 쉐도우 마스크와 같은 다양한 재질의 마스크를 이용하여 하나의 챔버 내에서 원-스텝(one step) 공정으로 간단하고 용이하게 선택적으로 그래핀 패턴을 형성할 수 있다. 이를 통해소자 제작시 공정 한 스텝을 줄일 수 있다.

도 1은 본 발명의 일 실시예에 따라 그래핀 직성장에 이용되는 PECVD 시스템의 개략도이다.
도 2는 본 발명의 일 실시예에 의한 그래핀의 제조 방법을 나타내는 공정단면도이다.
도 3은 본 발명의 다른 실시예에 의한 그래핀의 제조 방법을 나타내는 공정단면도이다.
도 4는 본 발명의 또 다른 실시예에 의한 그래핀의 제조 방법을 나타내는 공정단면도이다.
도 5는 본 발명의 또 다른 실시예에 의한 쉐도우 마스크를 이용하여 선택적 영역에 그래핀을 제조 방법을 나타내는 공정단면도이다.
도 6는 본 발명의 또 다른 실시예에 의한 쉐도우 마스크를 이용하여 선택적 영역에 그래핀을 제조 방법을 나타내는 공정사시도이다.
도 7은 본 발명의 실시예에 따라 다양한 기판 위에 직성장된 그래핀의 라만 스펙트럼이다.
도 8은 본 발명의 실시예에 따라 성장된 그래핀을 나타내는 평면 TEM 이미지이다.
도 9는 본 발명의 실시예에 따라 쉐도우 마스크를 이용하여 선택적 영역에 직성장된 그래핀의 광학사진이다.
도 10은 본 발명의 실시예에 따라 질화물 기판에 직성장된 그래핀의 원자현미경(AFM) 이미지이다.
도 11은 본 발명의 실시예에 따라 질화물 기판에 직성장된 그래핀의 원자현미경(AFM) 이미지의 높이측정 데이터이다.
도 12는 본 발명의 실시예에 따라 직성장된 그래핀 전극을 포함한 LED의 전기적 특성 곡선이다.
도 13은 본 발명의 실시예에 따라 직성장된 그래핀 전극을 포함한 LED의 광출력 특성 곡선이다.
도 14a, 도 14b 및 도 14c는 본 발명의 실시예에 따라 PECVD를 이용한 무촉매 방식으로 그래핀을 직성장하여 제작된 수평구조, 수직구조 그리고 플립칩 타입(Flip-chip type) LED의 개조도이다.
도 15는 본 발명의 실시예에 따라 직성장된 그래핀 전극을 포함한 LED의 발광 패턴의 광학 사진이다.

이하, 첨부 도면들을 참조하면서 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 그러나 본 발명의 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예로 한정되는 것으로 해석되어져서는 안 된다. 본 발명의 실시예는 당업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위하여 제공되는 것이다. 따라서, 도면에서의 요소의 형상 등은 보다 명확한 설명을 강조하기 위해서 과장되어진 것이다.

도 1은 본 발명의 일 실시예에 따라 그래핀 직성장에 이용되는 PECVD 시스템의 개략도이다.

도 1을 참조하면, PECVD 시스템(1)은 질화물 기판을 포함하는 다양한 기판(10, 11) 상에 그래핀을 직접 성장함에 있어 다양한 가스(H₂, Ar, He, N₂의 환원성 가스 혹은 O₂, O₃, F₂, Cl₂, Br₂의 산화성 가스 혹은 탄소 소스와 H₂ 혹은 혼합 가스)를 공정 가스(30)로 사용하고 10W ~ 50W의 ICP 파워와 100℃ ~ 600℃의 챔버 온도의 범위 내에서 그래핀을 성장하게 된다. 도 1에서 참조번호 20은 기판(10, 11)을 지지하기 위한 척(Chuck)이고, 21은 ICP, 22는 히터이다.

질화물 반도체 성장시 700℃ ~ 1100℃ 범위의 온도에서 성장이 되는데, 본 발명에 따르면, ICP(21)를 이용한 PECVD 방식을 이용함으로써 기판의 성장온도 보다 낮은 온도에서 그래핀 성장이 가능하게 된다.

도 2를 참조하면, 질화물 기판 혹은 다른 기판(10) 상에 도 1에 도시한 바와 같은 PECVD 시스템(1)을 이용하여 무촉매 방식으로 그래핀 박막(13)이 직성장되어 있다.

그래핀 박막 (13) 성장시 성장 시간, 성장 온도 및 ICP 파워에 따라 다양한 크기의 나노크기의 그래핀들이 형성된다. 따라서, 성장 시간에 따라 다양한 두께의 그래핀 박막을 성장할 수 있다. 즉, 투과도 및 전기 전도도 값을 조절하여 박막의 두께를 달리하여 그래핀 박막을 성장할 수 있다.

본 발명에서는 니켈(Ni) 혹은 구리(Cu)의 촉매가 필요없는 무촉매 방식으로 기판(10) 상에 그래핀을 직접 성장시키기 때문에 기판(10)은 Al₂O₃, Si, SiC, GaAs 기판 등 모든 반도체 기판 및 quarts, mica 등의 절연체 기판이 이용될 수 있다. 이러한 재질 중 어느 하나의 단일층으로 구성하여도 되지만 층별로 물질의 종류를 달리 하는 다층의 구조로 구성하여도 된다.

또 기판(10)은 질화물 박막을 포함하는 것일 수 있다. 이 질화물 박막은 2층 이상으로 이루어질 수도 있다. 예를 들어, 본 발명 박막 구조에 있어서의 질화물 박막은 제1 질화물 박막, 제2 질화물 박막, 제3 질화물 박막 등으로 크게 구성이 되며 제1 질화물 박막은 GaN, AlGaN, GaInN, InGaAlN 등의 물질에 Si, Ge, Se, Te 등의 n형 불순물로 도핑된 n-type 질화갈륨(GaN) 기반의 박막이며, 제2 질화물 박막은 활성층으로써 빛을 발광하기 위한 층으로, 통상 InGaN층을 우물로 하고 GaN층을 벽층으로 하여 다중양자우물(multiple quantum wells)을 형성함으로써 이루어진다. 제3 질화물 박막은 p형 반도체층으로써 GaN, AlGaN, GaInN, InGaN, InGaAlN 등의 물질에 Mg, Zn, Be 등의 p형 불순물을 도핑 도핑하여 형성한다.

본 발명에서 이용하는 ICP(21) 플라즈마를 이용한 PECVD는 종래의 열적인 CVD에 비해 고특성 그래핀 성장에 필요한 온도를 500℃까지 낮출 수 있는 장점이 있다. 이때, 질화물 박막 중 인듐(In)의 몰 비율이 높을수록 성장 온도가 낮게 되는데 본 발명 실시예에 적용된 InGaN/GaN 양자우물층의 활성층을 포함하는 블루 계열의 LED의 활성층 성장 온도가 약 860℃이다. 따라서, 종래의 CVD 방식으로는 그래핀 직성장을 직접 적용할 수 없지만 PECVD 방식을 이용하면 무촉매 방식으로도 고특성 그래핀 박막을 기판의 활성층의 손상없이 성장 가능케 함으로써 고출력 질화물 LED의 제작이 가능하게 되는 것이다.

도 3에서는 질화물 기판 혹은 다른 기판 상에 PECVD 시스템(1)을 이용하여 무촉매 방식으로 그래핀 박막(13) 직성장을 위해 산 혹은 염기 혹은 열처리 등의 전처리 공정을 거친 기판(11)을 투입하여 무촉매 방식으로 고품위 그래핀을 성장하는 내용을 포함하고 있다.

본 발명은 무촉매 방식으로 질화물 반도체 위에 그래핀을 직접 성장함으로써 그래핀의 특성 감소 혹은 파괴를 방지할 수 있는 방법을 제안한다. PECVD로 무촉매 방식을 이용한 그래핀 성장은 니켈 혹은 구리 촉매 없이 기판에 직접 그래핀의 성장이 가능하다. 이러한 장점은 그래핀 성장 전 기판에 다양한 전처리를 가할 수 있게 해준다.

기판에 다양한 표면 오염 물질 혹은 자연 산화물 혹은 특정 층의 제거 및 코팅을 위해 산 혹은 염기 혹은 다양한 물질의 코팅 후 그래핀을 무촉매 방식으로 직접 성장할 수도 있다. 본 발명에 따른 실시예에서는 염산(HCl)에서 1분 전처리하여 질화물 박막의 자연 산화물을 제거하여 p-GaN층과 그래핀의 접촉 저항을 최소화하였다.

이때, 상기 기판을 전처리하는 단계와 상기 기판 상에 그래핀층을 형성하는 단계는 플라즈마를 이용하는 화학 기상 증착 챔버 내에서 수행할 수도 있다. 추가적으로, 상기의 전처리 과정을 거친 혹은 거치기 이전의 기판을 열처리 하는 공정이 추가될 수도 있다.

도 4 에서는 전처리 공정을 거친 혹은 거치지 않은 질화물 혹은 다른 기판 (10, 11)을 투입하여 그 위에 접촉 저항을 줄이기 위해 니켈(Ni), 티타늄(Ti), 알루미늄(Al), 백금(Pt), 금(Au), 탄탈륨(Ta), 은(Ag) 등의 메탈(12)을 도포 후 그래핀 박막(13)을 직접성장하는 내용을 포함하고 있다.

본 발명에 따른 실시예에서, 그래핀 직접 성장 전 그래핀과 p-GaN층의 접촉 저항을 최소화하기 위하여 니켈 1 나노미터, 니켈 2 나노미터 마지막으로 니켈과 금을 각각 1나노미터 증착한 기판을 이용하여 무촉매 방식으로 그래핀을 성장하였다.

PECVD에서 무촉매 방식으로 그래핀 직접 성장 전 쉐도우 마스크를 이용하여 선택적인 영역에만 그래핀을 성장시켜 각각 이격되어 있고 다양한 형태의 투명 전극을 형성하여 차후 공정 단계를 한 단계 줄일 수도 있다.

도 2, 도 3 및 도 4는 하나의 공정으로 실행될 수 있으나 혼합되어 실행되어 질 수도 있다. 예를 들어, 산에 의해 전처리된 질화물 기판(11) 위에 도 4와 같이 메탈(12) 증착 후 열처리 공정을 추가로 실행 후 그래핀 박막(13)을 증착 할 수도 있고 동일 기판 상에 쉐도우 마스크(도 5 또는 도 6의 40)을 이용하여 PECVD 시스템(1)에서 그래핀 직성장을 실행할 수도 있다. 또한, 메탈(12)의 증착이 in-situ로 진행되어야 하는 경우는 PECVD 시스템(1)에 증착시스템을 추가하여 혹은 클러스터로 구성된 외부의 증착 시스템을 추가하여 메탈 증착 후 in-situ로 그래핀을 직성장할 수도 있다.

도 5와 도 6은 쉐도우 마스크(40)를 이용하여 기판(10, 11) 상의 선택된 영역에 그래핀 박막(13)을 직성장하는 내용을 포함하고 있다. 이런 경우 패턴된 그래핀 전극을 직성장 후 디바이스 제작을 위한 메사 공정을 실시함으로써 그래핀 패터닝이라는 하나의 공정 단계를 줄여줄 수 있다. 또한, 그래핀 증착 후 메사 에치 공정에서 발생할 수 있는 N형 반도체 박막의 오염을 사전에 방지할 수 있는 장점을 가지게 된다.

도 7은 블루 파장대의 발광 파장을 갖는 질화물 반도체 기판 위에 전처리 공정 없이 그래핀을 직성장한 경우와 니켈, 금을 각각 1나노미터씩 증착 후 RTA 공정을 거친 동일 질화물 반도체 기판에 그래핀을 직성장한 경우와 염산으로 동일 질화물 기판 표면을 처리 후 그래핀을 직성장한 경우의 라만 스펙트럼이다. 기판의 전처리 여부와 관계없이 동일한 양상을 보여주는 것을 확인할 수 있다.

도 8은 직성장된 그래핀의 plan-view TEM 이미지이다. 명암비로 구별이 가능한 나노 크기의 그래핀은 100 nm 정도 크기의 원형임을 확인할 수 있고, 이는 도 10의 AFM 결과와 일치하는 결과이다.

도 9는 쉐도우 마스크를 이용해 선택적 영역에 그래핀을 직성장한 시편의 광학 이미지이다. 도 9의 광학 이미지를 통해 선택적 영역에만 그래핀 전극의 성장이 가능함을 확인할 수 있다.

도 10은 직성장된 그래핀의 AFM 이미지이다. 도 8의 결과와 마찬가지로 100 nm 정도 크기의 원형 나노크기의 그래핀이 성장되었음을 확인할 수 있다.

도 11은 본 발명의 일 실시예에 의한 질화물 기판에 직성장된 그래핀의 원자현미경(AFM) 이미지의 높이측정 데이터이다. 도 11을 통해 직성장된 그래핀의 AFM이미지의 높이가 수 nm 즉, 단일층이 아닌 다수의 층으로 적층되었음을 확인할 수 있다.

도 12와 도13은 직성장된 그래핀 전극을 이용해 제작된 LED의 L-I-V특성 곡선이다. 도 12를 통해 다이오드로써 활성층에 사용된 InGaN의 문턱전압에 해당하는 2.6V 에서 동작을 하게 되는 것을 확인할 수 있다. 또한, 도 13은 인가 전류당 출력되는 광량의 크기를 그린 데이터이다. 상기의 결과들은 최초의 직성장 그래핀 전극을 이용한 최초의 LED의 전기적 특성 곡선 및 출력 데이터로써 차후 추가적인 개량을 통해 충분히 산업화에도 적용될 수 있는 가능성을 보여주는 결과들이다.

도 14a, 도 14b 및 도 14c는 PECVD를 이용한 무촉매 방식으로 그래핀을 직성장하여 제작된 수평구조, 수직구조 그리고 Flip-chip type LED의 개조도이다.

도 14a 내지 도 14c에서 참조번호 50은 사파이어 기판 혹은 실리콘카바이드 기판 혹은 실리콘 기판 혹은 질화물 반도체 기판이고, 51은 n형 질화물 반도체이고, 52는 질화물 반도체의 활성층, 53은 p형 질화물 반도체, 54는 다른 기판(foreign substrate), 55는 Contact 혹은 mirror 혹은 ohmic 혹은 bump 메탈 구조물, 56은 본딩 기판이다.

직성장 그래핀 박막(13)은 도 14a 내지 도 14c에 도시한 바와 같이, 현재 투명 전극 혹은 메탈이 위치하고 있는 어느 위치에나 적용 가능하다. 이때, 다수의 직성장 그래핀 박막(13)을 포함한 도 14b의 경우 한 부분 혹은 모든 부위에 적용 가능하다. 또한, 도 14b 경우와 같이 메탈(55)과 혼용 가능하다.

도 15는 본 발명의 일 실시예에 의한 직성장된 그래핀 전극을 포함한 LED의 발광 패턴의 광학 사진이다.

도 15의 (a)는 도 14a의 소자를 실제 만든 광학 사진이다. 도 15의 (a)에서 확인 가능한 바와 같이 대면적 기판에도 쉽게 적용 가능하며 고른 특성 분포를 보인다. 도 15의 (b)는 도 15의 (a)에서 단일칩을 확대한 광학 현미경 이미지이다. 그리고 도 15의 (c)는 도 15의 (b)를 작동하여 측정한 발광 이미지이다. 그래핀이 투명 전극으로써 잘 적용되어 충분한 current spreading layer로써의 역할을 하는 것을 확인할 수 있다.

이상, 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의하여 여러 가지 많은 변형이 가능함은 명백하다. 본 발명의 실시예들은 예시적이고 비한정적으로 모든 관점에서 고려되었으며, 이는 그 안에 상세한 설명 보다는 첨부된 청구범위와, 그 청구범위의 균등 범위와 수단내의 모든 변형예에 의해 나타난 본 발명의 범주를 포함시키려는 것이다.

Claims (7)

1. 산화성 가스 플라즈마를 이용하여 기판을 전처리하는 단계; 및
   탄소 소스가 포함된 공정가스를 상기 기판 상으로 공급하여 상기 기판 상에 그래핀층을 형성하는 단계를 포함하는 그래핀 제조 방법.
2. 제1항에 있어서, 상기 산화성 가스는 O₂, O₃, F₂, Cl₂ 및 Br₂ 중에서 선택되는 어느 하나인 것을 특징으로 하는 그래핀 제조 방법.
3. 제1항에 있어서, 상기 기판을 전처리하는 단계 이전에, 또는 상기 기판을 전처리하는 단계와 상기 기판 상에 그래핀층을 형성하는 단계 사이에, 상기 기판 상에 마스크 패턴을 형성하는 단계를 더 포함하고, 상기 그래핀층은 상기 마스크 패턴에 의해 노출된 영역 내에 형성하는 것을 특징으로 하는 그래핀 제조 방법.
4. 제1항에 있어서, 상기 기판 상에 마스크 패턴을 형성하는 단계와 상기 기판 상에 그래핀층을 형성하는 단계 사이에, 환원성 가스 플라즈마를 이용하여 상기 기판을 처리하는 단계 및 상기 마스크 패턴을 제거하는 단계를 더 포함하는 것을 특징으로 하는 그래핀 제조 방법.
5. 제4항에 있어서, 상기 환원성 가스는 H₂, Ar, He 및 N₂ 중에서 선택되는 어느 하나인 것을 특징으로 하는 그래핀 제조 방법.
6. 제1항에 있어서, 상기 기판을 전처리하는 단계와 상기 기판 상에 그래핀층을 형성하는 단계는 플라즈마를 이용하는 화학 기상 증착 챔버 내에서 수행하는 것을 특징으로 하는 그래핀 제조 방법.
7. 기판 상에 질화물 반도체층을 형성하는 단계;
   상기 질화물 반도체층 상에 플라즈마를 이용하는 화학 기상 증착 방법으로 그래핀을 형성하는 단계를 포함하는 반도체 발광소자 제조 방법.

Images