KR100693805B1 - 질화갈륨계 화합물 반도체 소자와, 이의 제조 방법 - Google Patents

질화갈륨계 화합물 반도체 소자와, 이의 제조 방법 Download PDF

Info

Publication number
KR100693805B1
KR100693805B1 KR20050053049A KR20050053049A KR100693805B1 KR 100693805 B1 KR100693805 B1 KR 100693805B1 KR 20050053049 A KR20050053049 A KR 20050053049A KR 20050053049 A KR20050053049 A KR 20050053049A KR 100693805 B1 KR100693805 B1 KR 100693805B1
Authority
KR
South Korea
Prior art keywords
gallium nitride
layer
temperature
seed
compound semiconductor
Prior art date
Application number
KR20050053049A
Other languages
English (en)
Other versions
KR20060133279A (ko
Inventor
진용성
Original Assignee
(주)더리즈
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)더리즈 filed Critical (주)더리즈
Priority to KR20050053049A priority Critical patent/KR100693805B1/ko
Publication of KR20060133279A publication Critical patent/KR20060133279A/ko
Application granted granted Critical
Publication of KR100693805B1 publication Critical patent/KR100693805B1/ko

Links

Images

Landscapes

  • Led Devices (AREA)

Abstract

질화갈륨계 씨드 버퍼층을 갖는 질화갈륨계 화합물 반도체 소자와, 이의 제조 방법이 개시된다. 질화갈륨계 화합물 반도체 소자는 기판, 질화갈륨계 씨드 결정체, 질화갈륨계 씨드 결정층 및 질화갈륨계 반도체층을 포함한다. 질화갈륨계 씨드 결정체는 기판 위에 형성된다. 질화갈륨계 씨드 결정층은 질화갈륨계 씨드 결정체를 중심으로 다량의 씨드 결정이 포함된다. 질화갈륨계 반도체층은 질화갈륨계 씨드 결정층 위에 형성된다. 이에 따라, 저온 성장 버퍼층에 대체하여 질화갈륨계 씨드 버퍼층을 이용하므로써, 사파이어 기판 위에 고품질의 질화갈륨계 화합물 반도체를 성장시켜 높은 재현성으로 질화갈륨계 화합물 반도체 소자를 구현할 수 있다.
질화갈륨, 발광 다이오드, 고온 씨드 결정 버퍼층, 커버층

Description

질화갈륨계 화합물 반도체 소자와, 이의 제조 방법{Gallium Nitride Based Compound Semiconductor Device And Forming Method Thereof}
도 1은 저온 질화 알루미늄 버퍼층을 갖는 질화갈륨계 화합물 반도체의 구조이다.
도 2는 본 발명의 실시예에 따른 질화갈륨계 화합물 반도체 소자의 사시도이다.
도 3은 도 2에 도시된 반도체 소자의 단면도이다.
도 4a 및 도 4b는 도 2에 도시된 반도체 소자의 적용례들을 설명하는 단면도들이다.
도 5a 내지 도 5i는 도 3에 도시된 질화갈륨계 화합물 반도체 소자의 제조 방법을 설명하는 공정도들이다.
<도면의 주요부분에 대한 부호의 설명>
110 : 기판 120 : 씨드형 질화갈륨계 버퍼층
122 : 질화갈륨계 씨드 결정체 124 : 질화갈륨계 씨드 결정층
130 : n-타입 질화갈륨층 140 : 활성층
150 : p-타입 질화갈륨층 160 : 전류확산층
170 : n-전극 180 : p-전극
본 발명은 질화갈륨계 화합물 반도체 소자와, 이의 제조 방법에 관한 것으로, 보다 상세하게는 질화갈륨(갈륨나이트라이드, GaN)계 씨드 버퍼층을 갖는 질화갈륨계 화합물 반도체 소자와, 이의 제조 방법에 관한 것이다.
일반적으로 3족 원소인 질소를 포함하는 질소 화합물 반도체는 다양한 에너지 밴드갭을 가지므로 자외선 영역부터 전체 가시 광선 영역에 걸쳐 발광 소자의 재료로 사용되고 있다. 특히, 질화갈륨계 화합물 반도체를 이용한 청색 또는 자외선 발광 다이오드 제작에 관한 많은 연구가 이루어지고 있다.
최근 청색 또는 자외선 발광 다이오드가 백색광 발광 소자에 사용되면서 차세대 광원으로 더욱 주목을 받고 있다. 그러나, 발광 소자의 제작에 필수적으로 필요한 고품질의 균일한 질화갈륨계 화합물 반도체층을 성장이 매우 어렵다는 단점이 있다.
사파이어(Al2O3) 기판이나 실리콘 카바이드(SiC) 기판 위에 질화갈륨계 화합물 반도체층을 성장시키기 위해서는 금속 유기 화학 증기 증착법(MOCVD; Metal Organic Chemical Vapor Deposition)을 이용한다.
그러나, 사파이어 기판의 격자상수와 질화갈륨의 격자상수가 크게 다르고(상온 격자상수 부정합 16.1%), 25%의 열팽창 계수의 차이 때문에 발광 소자에 적합한 고품질의 질화갈륨계 화합물 반도체층을 형성하기가 용이하지 않다.
고온에서 사파이어 기판 위에 질화갈륨계 화합물 반도체층을 성장시킬 경우, 격자상수 부정합과 열팽창 계수 차이에 의해 심한 결함이 생기고, 표면이 매우 거칠어진다.
그러나 1986년 일본의 아카사키 교수에 의해 저온 질화 알루미늄(AlN) 버퍼층을 이용한 질화갈륨계 화합물 반도체층 성장 방법이 개발되면서 고품질의 질화갈륨계 화합물 반도체층 성장이 가능하게 되었다.
도 1은 저온 질화 알루미늄 버퍼층을 갖는 질화갈륨계 화합물 반도체의 구조이다.
도 1을 참조하면, 사파이어 기판 위에 400~600°C의 저온에서 10~50nm 두께의 얇은 질화 알루미늄 버퍼층을 성장시킨 뒤, 그 위에 질화갈륨계 반도체층을 성장시키면 질화갈륨계 반도체층의 결정성이 개선되고 표면 상태도 매끄러워진다. 질화 알루미늄 대신에 질화갈륨 또는 질화 알루미늄 갈륨 혼합물(GaxAl1-xN)을 사용할 수도 있다.
그러나, 저온 성장 버퍼층의 두께가 너무 두꺼워지면 결정성 개선 효과가 줄어들게 되므로 저온 성장 버퍼층의 두께 조절이 매우 중요하다.
기술적으로 얇은 두께의 버퍼층 형성이 용이하지 않고, 질화갈륨계의 아일랜드층의 표면밀도 및 크기의 조절이 용이하지 않기 때문에 고효율의 발광 다이오드 제작에 한계가 있다.
이에 본 발명의 기술적 과제는 이러한 종래의 문제점을 해결하기 위한 것으로, 본 발명의 목적은 저온 성장 버퍼층 대신에 질화갈륨계 씨드 버퍼층을 이용하여 재현성 높게 제조된 질화갈륨계 화합물 반도체 소자를 제공하는 것이다.
본 발명의 다른 목적은 상기한 질화갈륨계 화합물 반도체 소자의 제조 방법을 제공하는 것이다.
상기한 본 발명의 목적을 실현하기 위하여 일실시예에 따른 질화갈륨계 화합물 반도체 소자는 기판, 질화갈륨계 씨드 결정체, 질화갈륨계 씨드 결정층 및 질화갈륨계 반도체층을 포함한다. 상기 질화갈륨계 씨드 결정체는 상기 기판 위에 형성된다. 상기 질화갈륨계 씨드 결정층은 질화갈륨계 씨드 결정체를 중심으로 다량의 씨드 결정이 포함된다. 상기 질화갈륨계 반도체층은 상기 질화갈륨계 씨드 결정층 위에 형성된다.
상기한 본 발명의 목적을 실현하기 위하여 다른 실시예에 따른 질화갈륨계 화합물 반도체 소자는 기판, 씨드형 질화갈륨계 버퍼층, 질화갈륨계 반도체층, 제1 전극, 활성층, 제2 질화갈륨층 및 제2 전극를 포함한다. 상기 씨드형 질화갈륨계 버퍼층은 상기 기판 위에 형성된다. 상기 질화갈륨계 반도체층은 상기 씨드형 질화갈륨계 버퍼층의 제1 영역에 제1 높이로 형성되고, 제2 영역에 상기 제1 높이보다 작은 제2 높이로 형성된다. 상기 제1 전극은 상기 제2 높이로 형성된 질화갈륨계 반도체층 위에 형성된다. 상기 활성층은 상기 제1 높이로 형성된 제1 질화갈륨층 위에 형성된다. 상기 제2 질화갈륨층은 상기 활성층 위에 형성된다. 제2 전극은 상 기 제2 질화갈륨층 위에 형성된다.
상기한 본 발명의 다른 목적을 실현하기 위하여 일실시예에 따른 질화갈륨계 화합물 반도체 소자의 제조 방법은, 기판 위에 제1 온도에서 질화갈륨계 씨드 버퍼층을 성장시켜 질화갈륨계 씨드 결정체를 형성하는 단계와, 상기 질화갈륨계 씨드 결정층 위에 제1 온도보다 낮은 저온의 제2 온도에서 질화갈륨계 커버층을 형성하는 단계와, 및 상기 제2 온도보다 높은 제3 온도에서 열처리하여 상기 질화갈륨계 씨드 결정체를 중심으로 아일랜드화하여 질화갈륨계 씨드 결정층을 형성하는 단계를 포함한다.
상기한 본 발명의 다른 목적을 실현하기 위하여 다른 실시예에 따른 질화갈륨계 화합물 반도체 소자의 제조 방법은, 기판 위에 제1 온도에서 질화갈륨계 씨드 버퍼층을 성장시켜 질화갈륨계 씨드 결정체를 형성하는 단계와, 상기 질화갈륨계 씨드 결정층 위에 제1 온도보다 낮은 저온의 제2 온도에서 질화갈륨계 커버층을 형성하는 단계와, 상기 제2 온도보다 높은 제3 온도에서 열처리하여 상기 질화갈륨계 씨드 결정체를 중심으로 아일랜드화하여 질화갈륨계 씨드 결정층을 형성하는 단계와, 상기 질화갈륨계 씨드 결정층 위에 질화갈륨계 반도체층을 형성하는 단계와, 상기 질화갈륨계 반도체층 위에 완충층, 제1 질화갈륨층, 활성층 및 제2 질화갈륨층을 순차적으로 성장시키는 단계와, 상기 제2 질화갈륨층 위에 전류확산층을 증착하고, 열처리를 통해 오믹 콘택을 형성하는 단계와, n-콘택에 대응하도록 상기 제2 질화갈륨층, 활성층을 제거하고, 상기 제1 질화갈륨층의 표면 일부를 제거하는 단계와, 및 표면이 제거되어 상대적으로 낮은 질화갈륨층 위에 제1 전극을 증착하 고, 상대적으로 높은 상기 전류확산층 위에 제2 전극을 증착하는 단계를 포함한다.
이러한 질화갈륨계 화합물 반도체 소자와 이의 결정 성장 방법에 의하면, 저온 성장 버퍼층에 대체하여 질화갈륨계 씨드 버퍼층을 이용하므로써, 사파이어 기판 위에 고품질의 질화갈륨계 화합물 반도체를 성장시켜 높은 재현성으로 질화갈륨계 화합물 반도체 소자를 구현할 수 있다.
이하, 첨부한 도면들을 참조하여, 본 발명의 실시예들을 보다 상세하게 설명하고자 한다. 그러나 본 발명은 여기서 설명되어지는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예들은 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되어지는 것이다. 도면에서 여러 층(또는 막) 및 영역을 명확하게 표현하기 위하여 폭이나 두께 등을 확대하여 나타내었다. 전체적으로 도면 설명시 관찰자 관점에서 설명하였고, 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라, 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 의미한다.
도 2는 본 발명의 실시예에 따른 질화갈륨계 화합물 반도체 소자의 사시도이다. 도 3은 도 2에 도시된 반도체 소자의 단면도이다.
도 2 및 도 3을 참조하면, 본 발명의 실시예에 따른 질화갈륨계 화합물 반도체 소자, 특히 질화갈륨계 발광 다이오드(100)는 기판(110), 씨드형 질화갈륨계 버퍼층(buffer layer)(120), n-타입 질화갈륨층(130), 활성층(active layer)(140), p-타입 질화갈륨층(150), 전류확산층(current spreading layer)(160), n-전극(170) 및 p-전극(180)을 포함한다. 설명의 편의를 위해 도 2에서는 상기 씨드형 질화갈륨계 버퍼층(120)의 일부가 노출되도록 절개하여 도시하였다.
동작시, 상기 n-전극(170)과 p-전극(180)을 통해 전류를 흘리면 상기 활성층(140)에서 전자-홀 재결합이 일어나면서 광이 방출된다.
상기 기판(110) 위에 n-타입 질화갈륨층(130)이나 p-타입 질화갈륨층(150)을 성장시키기 위해 보통 MOCVD(Metal Organic Chemical Vappor Deposition), 분자선 에피탁시(Molecular Beam Epitaxy, MBE) 또는 (Hydride Vappor Phase Epitaxy, HVPE) 등의 장치를 이용한다. 상기 기판(110)은 사파이어, 수정(Quartz), 산화아연(ZnO), 실리콘 카바이드(SiC), 갈륨 아세나이드, 알루미늄 갈륨 아세나이드, 실리콘, 알루미늄 갈륨 나이트라이드, 알루미늄 갈륨 인듐 나이트라이드, 갈륨 인듐 나이트라이드, 갈륨나이트라이드, 혹은 질화 금속 버퍼층을 갖는 기판이다. 본 실시예에서 설명되는 각종 질화갈륨계는 (AlxGa1-x)InyN (여기서, 0≤x≤1, 0≤y≤1)의 조건을 만족하는 혼합물이면 무방하다.
상기 기판(110) 위에는 n-타입 질화갈륨층(130)의 성장을 돕기 위한 씨드형 질화갈륨계 버퍼층(120)이 형성된다. 상기 씨드형 질화갈륨계 버퍼층(120)은 질화갈륨계 씨드 결정체(122) 및 상기 질화갈륨계 씨드 결정체(122)를 포획하는 질화갈륨계 씨드 결정층(124)을 포함한다.
구체적으로, 상기 기판(110) 위에 질화갈륨계 씨드 결정체(122)가 형성되고, 상기 질화갈륨계 씨드 결정체(122)를 중심으로 다량의 씨드 결정이 포함된 질화갈 륨계 씨드 결정층(seed crystal layer)(124)이 형성되고, 그 위에 n-타입 질화갈륨층(또는 질화갈륨계 반도체층)(130)이 형성된다.
상기 질화갈륨계 씨드 결정층(124)은 GaN 또는 InGaAlN 혼합물로 형성된다. 상기 질화갈륨계 씨드 결정층(124)은 p-타입 또는 n-타입으로 도핑될 수 있다. 상기 n-타입 질화갈륨층(130)은 GaN 또는 InGaAlN 혼합물로 형성되며, p-타입 또는 n-타입으로 도핑될 수 있다. 상기 n-타입 질화갈륨층(130)은 상기 질화갈륨계 씨드 결정층(124)과 동일한 구성을 갖는 것이 바람직하다.
상기 씨드형 질화갈륨계 버퍼층(120) 위에는 상기 n-타입 질화갈륨층(130), 활성층(active layer)(140) 및 p-타입 질화갈륨층(150)이 차례대로 성장된다. 일반적으로 다이오드는 p-n 접합으로 전류를 흘리기 위해 p-타입 질화갈륨층(150) 상부와 n-타입 질화갈륨층(130)과 연결된 기판 하부에 전극을 형성한다.
하지만, 질화갈륨계 다이오드의 기판으로 사용되는 사파이어는 절연체이므로 상기 기판(110)에 전극을 형성할 수 없다. 따라서, 상기 n-타입 질화갈륨층(130) 위에 전극을 형성해야 한다.
이를 위해 전극이 형성될 부분의 p-타입 질화갈륨층(150), 활성층(140) 및 n-타입 질화갈륨층(130)의 일부 영역은 제거되고, 노출된 n-타입 질화갈륨층(130) 위에 상기 n-전극(170)이 형성된다. 이에 따라, 상기 n-타입 질화갈륨층(130)은 상기 씨드형 질화갈륨계 버퍼층(120)의 제1 영역에 제1 높이로 형성되고, 제2 영역에 상기 제1 높이보다는 작은 제2 높이로 형성된다.
p-n 접합면에서 광이 나오기 때문에 전극에 의해 광이 가려지지 않도록 상기 p-전극(180)은 상기 전류확산층(160)의 모서리에 형성된다.
상기 n-전극(170)과 p-전극(180)이 모두 상부에 위치한 경우, 상기 n-전극(170)과 p-전극(180)은 서로 다른 면에 평행하게 위치한 일반적인 다이오드 구조에 비해 전류 분포가 균일하지 못하다.
또한, 일반적으로 상기 p-타입 질화갈륨층(150)은 상기 n-타입 질화갈륨층(130)에 비해 저항이 커서 상기 p-타입 질화갈륨층(150) 전체로 전류가 균일하게 흐르기가 더욱 어렵다. 이를 막기 위해 상기 p-타입 질화갈륨층(150) 상부 전면에 얇은 투명 전극인 전류확산층(160)이 형성되어 상기 p-타입 질화갈륨층(150) 전면으로 전류가 전달될 수 있도록 한다.
이상에서는 상기 씨드형 질화갈름 버퍼층(120) 위에 형성된 질화갈륨계 반도체층의 예로 n-타입으로 도핑된 n-타입 질화갈륨층(130)을 설명하였으나, 상기 씨드형 질화갈름 버퍼층(120) 위에 p-타입으로 도핑된 p-타입 질화갈륨층에도 적용될 수 있음은 자명하다. 이에 따라, 상기 p-타입 질화갈륨층 위에는 활성층, n-타입 질화갈륨층 및 전류확산층이 형성되고, 상기 전류확산층의 일부 영역에는 p-전극이 형성되고, 일부 영역이 개구되면서 노출된 상기 p-타입 질화갈륨층의 일부 영역에는 n-전극이 형성됨은 자명하다.
도 4a 및 도 4b는 도 2에 도시된 반도체 소자의 적용례들을 설명하는 단면도들이다. 특히 도 4a는 와이어 본딩 방식으로 조립된 질화갈륨계 발광 다이오드 칩의 단면도이고, 도 4b는 플립-칩 본딩(flip chip bonding) 방식으로 조립된 질화갈륨계 발광 다이오드 칩의 단면도이다.
도 4a에 도시된 바와 같이, 발광 다이오드 칩을 담고 있는 패키지에는 전류를 공급하기 위한 리드 프레임이 마련되어 있다. 상기 리드 프레임 위에 발광 다이오드 칩을 부착하고, 상기 리드 프레임과 상기 발광 다이오드 칩의 n-전극(20) 및 p-전극(21)을 가느다란 금속 와이어(30a, 30b)로 전기적으로 연결한다. 이 경우 p-타입 질화갈륨층 상부를 통해 광이 나올 수 있도록 투명 전극을 얇게 형성한다.
한편, 도 4b에 도시된 바와 같이, 플립-칩 본딩 방식은 리드 프레임과 연결된 또 다른 기판(40)이 마련되고, 상기 기판(40) 상에 발광 다이오드의 전극과 대응되는 위치에 솔더 범프(solder bump)(31b)가 형성된다. 상기 발광 다이오드를 뒤집어서 발광 다이오드의 전극과 상기 솔더 범프(31b)가 서로 연결되도록 발광 다이오드 칩을 부착한다.
도 5a 내지 도 5i는 도 3에 도시된 질화갈륨계 화합물 반도체 소자의 제조 방법을 설명하는 공정도들이다.
도 5a를 참조하면, 사파이어 기판(110)을 반응 용기에 넣고, 수소 분위기에서 920°C의 온도로 가열한다. 온도가 안정된 뒤 수소 가스를 캐리어로 하여 트리메틸갈륨과 암모니아 가스를 약 1분간 분사하여 일정 두께의 고온 질화갈륨계 씨드 버퍼층을 성장시킨다. 상기 트리메틸갈륨의 분사량은 38cc/min이고, 상기 암모니아 가스의 분사량은 9ℓ/min이며, 상기 수소의 분사량은 27ℓ/min인 것이 바람직하다. 이에 따라, 성장된 질화갈륨계 씨드 버퍼층에는 부분적으로 작은 크기의 질화갈륨계 씨드 결정체(122)가 형성된다. 본 실시예에서는 920°C의 온도로 가열하는 것을 설명하였으나, 상기 가열되는 온도는 900°C보다는 크고, 상기 사파이어 기판(110) 의 전이온도보다는 낮은 범위에 존재한다.
상기 질화갈륨계 씨드 버퍼층의 두께는 0.1nm 내지 20nm 정도이다. 바람직하게는 상기 질화갈륨계 씨드 버퍼층의 두께는 2nm이다.
도 5b를 참조하면, 수소와 암모니아 가스 분위기에서 도 5a의 공정에서 얻어진 질화갈륨계 씨드 결정체(122)를 포함하는 사파이어 기판(110)의 온도를 550°C로 낮추고, 온도가 안정되면, 다시 수소 가스를 캐리어로 트리메틸갈륨과 암모니아 가스를 약 6분간 분사하여 일정 두께의 질화갈륨계 커버층(123)을 성장시킨다. 상기 질화갈륨계 커버층(123)은 후술하는 도 5c에서의 질화갈륨계 아일랜드의 크기를 조절할 수 있는 재질의 공급자 역할을 한다. 상기 질화갈륨계 커버층(123)의 두께를 조절하므로써 질화갈륨계 아일랜드의 크기는 조절된다.
본 실시예에서는 550°C의 온도로 가열하는 것을 설명하였으나, 상기 가열되는 온도는 200°C보다는 크고, 700°C 보다는 낮은 범위에 존재한다.
상기 질화갈륨계 커버층(123)의 두께는 1 내지 500nm 정도이다. 바람직하게는 상기 질화갈륨계 커버층(123)의 두께는 70nm 이다.
이처럼, 상대적으로 낮은 온도에서 성장된 질화갈륨계 커버층(123)은 다결정 형태로서, 질화갈륨계 씨드 결정체(122) 및 사파이어 기판(110)을 동시에 비교적 평탄하게 덮어 씌워지게된다.
도 5c를 참조하면, 수소와 암모니아 가스 분위기에서 기판의 온도를 1060°C 이상 올리고 약 7분간 열처리를 하면 도 5b에서 성장된 질화갈륨계 커버층(123)이 도 5a에서 성장된 질화갈륨계 씨드 결정체(122)를 중심으로 아일랜드화되어 질화갈 륨계 씨드 결정층(124)이 형성된다.
본 실시예에서는 1060°C의 온도로 가열하는 것을 설명하였으나, 상기 가열되는 온도는 700°C보다는 크고, 상기 사파이어 기판(110)의 전이온도보다는 낮은 범위에 존재한다.
도 5d를 참조하면, 기판의 온도를 1060°C로 유지하고, 수소 가스를 캐리어로 트리메틸갈륨과 암모니아 가스를 분사하여 질화갈륨계 발광 소자 구조를 위한 n-타입 질화갈륨층(130)을 성장한다.
도 5e 내지 도 5g를 참조하면, MOCVD(Metal organic CVD) 방법을 이용하여 상기 사파이어 기판(110) 위에 활성층(140)(예를들어, MQW; multi quantum well), p-타입 질화갈륨층(150)을 순차적으로 성장시킨다.
이어, p-타입 질화갈륨층(150)과 오믹(Ohmic) 접촉을 이루는 전류확산층(160)을 증착한다. 상기 전류확산층(160)은 주로 ITO(Indium Tin Oxide), ATO (Antimony Tin Oxide) 같은 투명 산화물 전극으로 이루어지고, 증발 건조(evaporation) 또는 스퍼터링 방법을 통해 증착된다. 상기 p-타입 질화갈륨층(150)과 ITO는 서로 오믹 접촉을 이루기 어려워 실제로는 p-타입 질화갈륨층(150) 위에 얇은 SLS(super lattice structure)를 도입하여 터널 접촉(tunnel junction)을 만드는 것이 바람직하다.
도 5h를 참조하면, 마스크(MA)나 레티클 등을 이용하여 향후 n-컨택이 될 부분을 메사(mesa) 에칭한다. 이에 따라, 상기 기판(110)의 제1 영역에서 제1 높이로 형성된 n-타입 질화갈륨층(130)은 상기 기판(110)의 제2 영역에서 상기 제1 높이보 다는 작은 제2 높이로 형성된다.
도 5i를 참조하면, 도 5h에 의한 결과물 위의 영역중 상대적으로 높은 영역, 즉, 전류확산층(160)의 가장자리 영역에 Cr/Ni/Au를 증착하여 p-전극(180)을 정의하고, 상대적으로 낮은 영역, 즉 메사 에칭된 n-타입 질화갈륨층(130) 위에 Ti/Al/Ti/Au, 또는 Cr/Ni/Au를 증착하여 n-전극(170)을 정의한다.
이상에서는 p-타입 질화갈륨층(150) 위에 투명한 재질의 전류확산층(160)을 증착시켜 일종의 탑 발광 방식의 발광 다이오드를 일례로 설명하였다. 상기 탑 발광 방식의 발광 다이오드는 상기한 도 4a에 도시된 바와 같이 와이어 본딩 방식으로 조립되어 프론트 방향으로 광을 출사한다.
하지만, 상기 p-타입 질화갈륨층(150)과 오믹(Ohmic) 접촉을 이루면서 높은 반사층을 가지는 p-접촉층을 증착시켜 일종의 바텀 발광 방식의 발광 다이오드에도 적용될 수 있음은 자명하다. 상기 바텀 발광 방식의 발광 다이오드는 상기한 도 4b에 도시된 바와 같이 플립-칩 본딩(flip chip bonding) 방식으로 조립되어 리어 방향으로 광을 출사한다. 상기 p-접촉층은 Ni/Ag, Ni/Al, Pt/Ag 등으로 이루어지고, 증발 건조(evaporation) 또는 스퍼터링 방법을 통해 증착된다. 이때, 사파이어 기판을 통해 외부로 출사되는 광의 적출 효율을 높이기 위해 상기 사파이어 기판의 배면에 요철 형상을 구비할 수도 있을 것이다.
한편, 본 발명에 따라 성장된 질화갈륨계 단결정층은 비교예에 따른 2-스텝 결정방법으로 성장한 질화갈륨층보다 결정의 질이 뛰어나고, 표면 거칠기도 크게 향상되었다.
발광 소자의 p-타입 또는 n-타입 반도체층으로 성장시킬 때는 질화갈륨층을 수 ㎛ 두께로 성장시킬 수 있다.
사파이어 기판 위에 바로 질화갈륨층을 성장시킬 경우, 사파이어의 결정이 씨드 결정체가 되며, 육방정계 구조를 가진 사파이어 구조를 따라 질화갈륨계 결정층이 육각 기둥 형태로 성장한다. 이 경우 결정층의 표면이 매우 거칠게 형성된다. 이와 같이 표면이 거칠어지면 발광 소자의 특성에 치명적인 결함으로 작용한다. 따라서, 고효율의 발광 소자, 예를들어, 발광 다이오드를 구현하기 위해서는 표면을 매끄럽게 만들 필요가 있다.
이러한 점을 감안할 때, 본 발명에 따른 3-스텝 결정성장 방법을 통해 고온에서 얇은 질화갈륨층을 성장시켜 질화갈륨계 씨드 결정체를 형성한 다음, 저온에서 질화갈륨계 커버층을 성장시키는 경우, 처음부터 저온에서 성장시킨 버퍼층의 경우보다 질화갈륨계 씨드 결정체가 용이하게 만들어지기 때문에 보다 재현성 있게 고품질의 질화갈륨층을 성장시킬 수 있다.
<질화갈륨층의 특성 비교>
비교예에 따른 2-스텝 결정성장 방법에 의하여 성장된 2㎛ 두께 질화갈륨층의 특성과 실시예에 따른 3-스텝 결정성장 방법에 의해 성장된 질화갈륨층의 특성을 하기하는 표 1에 나타내었다.
특히, 도 1에 표현된 비교예에 따른 2-스텝 성장 방법에 의하여 성장된 질화갈륨층과 본 발명의 3-스텝 결정 성장 방법에 의하여 성장된 질화갈륨층의 결정품질의 차이를 비교하기 위해 각각의 질화갈륨층에 대해 더블 크리스탈 엑스레이 디 프렉션(Double crystal x-ray diffraction, 이하, DCXRD) 록킹 커브(rocking curve)와 포토루미네슨스(photoluminescence, 이하, PL) 특성을 비교하였다.
성장된 질화갈륨층의 결정학적 특성은 DCXRD 록킹 커브의 FWHM(Full Width Half Maximum)이 작을수록 우수하다. 또한, 성장된 질화갈륨층의 광학적 특성은 PL의 FWHM이 작을수록, PL 밀도(intensity)가 클수록 우수하다.
DCXRD rocking curve FWHM(arcsec) 상온 PL 특성
(002) diffraction (302) diffraction PL Peak wavelength (nm) PL FWHM (nm) PL Peak intensity (a.u.)
비교예 350 500 362 4 1000
실시예 290 400 362 4 1627
비교예에 따라, 질화갈륨층을 성장하기 위해 사파이어 기판 위에 550°C의 온도로 질화갈륨계 버퍼층을 50nm두께로 성장시키고, 기판의 온도를 1060°C로 올린 뒤 2㎛의 두께로 질화갈륨층을 성장시켰다.
비교예에 따른 질화갈륨층의 결정학적 특성은 DCXRD 록킹 커브를 측정한 결과, 전치반폭이 (002) 격자(diffraction)에서 350arcsec, (302) 격자에서 500arcsec으로 나타났으며, 광학적 특성으로는 PL peak치가 362nm, FWHM이 4nm이고, PL intensity가 1000으로 나타났다.
비교예에 따른 방법과 본 발명의 효과를 비교하기 위해 사파이어 기판 위에 920°C의 온도로 고온 질화갈륨계 씨드 버퍼층을 2nm두께로 성장시키고, 기판 온도를 550°C로 낮춘 뒤, 질화갈륨계 층을 70nm 두께로 성장시킨 뒤, 1060°C에서 7분간 열처리하여, 질화갈륨계 아일랜드형 씨드 결정층을 형성하였다. 그 위에 1060°C에서 질화갈륨계 층을 2㎛ 두께로 성장시켰다.
이렇게 형성된 질화갈륨층의 결정학적 특성은 DCXRD 록킹 커브를 측정한 결과, 전치반폭이 (002) 격자에서 290arcsec, (302) 격자에서 400arcsec로 측정되었으며, 광학적 특성은 PL peak치가 362nm, FWHM이 4nm이고, PL intensity는 비교예에 따른 방법에 의하여 성장된 질화갈륨층보다 약 1.63배 강한 1627로 나타났다.
이러한 결과에서 비교예에 따른 기존의 2-스텝방법으로 성장된 질화갈륨층보다 본 실시예에 따른 3-스텝방법으로 성장된 질화갈륨층의 결정 품질이 결정학적 측면 및 광학적 측면에서 뛰어난 특성을 갖는 것을 알 수 있다. 또한, PL 피크치의 차이가 서로 없는 것으로 미루어 두 시료의 질화갈륨층이 겪는 스트레인의 차이가 없는 것으로 나타났다.
한편, AFM(Atomic Force Microscopy)로 표면의 거칠기를 측정한 결과, 0.5nm의 거칠기를 나타내어 표면이 매우 매끄럽다는 것을 알 수 있다.
이상에서 설명한 바와 같이, 본 발명에 따르면 고온에서 얇은 질화갈륨층을 성장시켜 질화갈륨계 씨드 결정체를 형성한 다음, 저온에서 질화갈륨계 커버층을 성장시키므로 처음부터 저온에서 성장된 버퍼층의 경우보다 질화갈륨계 씨드 결정체가 용이하게 만들어지기 때문에 보다 재현성 있게 고품질의 질화갈륨층을 성장시킬 수 있다.
또한, 저온 성장 버퍼층에 대체하여 질화갈륨계 씨드 버퍼층을 이용하므로써, 사파이어와 같은 기판 위에 고품질의 질화갈륨계 화합물 반도체를 성장시켜 높 은 재현성으로 질화갈륨계 화합물 반도체 소자를 구현할 수 있다.
이상에서는 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (21)

  1. 기판;
    상기 기판 위에 제1 온도에서 질화갈륨계 씨드 버퍼층을 성장시켜 형성된 질화갈륨계 씨드 결정체;
    상기 질화갈륨계 씨드 결정체 위에 상기 제1 온도보다 낮은 저온의 제2 온도에서 질화갈륨계 커버층을 형성시킨 후, 상기 제2 온도보다 높은 제3 온도에서 열처리함으로써 상기 질화갈륨계 커버층을 중심으로 아일랜드화하여 형성된 질화갈륨계 씨드 결정층; 및
    상기 질화갈륨계 씨드 결정층 위에 형성된 질화갈륨계 반도체층을 포함하는 질화갈륨계 화합물 반도체 소자.
  2. 제1항에 있어서, 상기 질화갈륨계 씨드 결정층은 GaN 또는 InGaAlN 혼합물로 형성된 것을 특징으로 하는 질화갈륨계 화합물 반도체 소자.
  3. 제2항에 있어서, 상기 질화갈륨계 반도체층은 상기 질화갈륨계 씨드 결정층과 동일한 물질인 것을 특징으로 하는 질화갈륨계 화합물 반도체 소자.
  4. 제1항에 있어서, 상기 질화갈륨계 씨드 결정층은 n-타입으로 도핑된 것을 특징으로 하는 질화갈륨계 화합물 반도체 소자.
  5. 제4항에 있어서, 상기 질화갈륨계 반도체층은 n-타입으로 도핑된 것을 특징으로 하는 질화갈륨계 화합물 반도체 소자.
  6. 제1항에 있어서, 상기 질화갈륨계 씨드 결정층은 p-타입으로 도핑된 것을 특징으로 하는 질화갈륨계 화합물 반도체 소자.
  7. 제6항에 있어서, 상기 질화갈륨계 반도체층은 p-타입으로 도핑된 것을 특징으로 하는 질화갈륨계 화합물 반도체 소자.
  8. 기판;
    상기 기판 위에 제1 온도에서 씨드형 질화갈륨계 결정체를 성장시키고, 상기 씨드형 질화갈륨계 결정체 위에 상기 제1 온도보다 낮은 저온의 제2 온도에서 질화갈륨계 커버층을 형성시킨 후, 상기 제2 온도보다 높은 제3 온도에서 열처리함으로써 상기 질화갈륨계 커버층을 중심으로 아일랜드화하여 형성된 다량의 질화갈륨계 씨드 결정층을 포함하는 씨드형 질화갈륨계 버퍼층;
    상기 씨드형 질화갈륨계 버퍼층의 제1 영역에 제1 높이로 형성되고, 제2 영역에 상기 제1 높이보다 작은 제2 높이로 형성된 질화갈륨계 반도체층;
    상기 제2 높이로 형성된 질화갈륨계 반도체층 위에 형성된 제1 전극;
    상기 제1 높이로 형성된 제1 질화갈륨층 위에 형성된 활성층;
    상기 활성층 위에 형성된 제2 질화갈륨층; 및
    상기 제2 질화갈륨층 위에 형성된 제2 전극을 포함하는 것을 특징으로 하는 질화갈륨계 화합물 반도체 소자.
  9. 삭제
  10. 기판 위에 제1 온도에서 질화갈륨계 씨드 버퍼층을 성장시켜 질화갈륨계 씨드 결정체를 형성하는 단계;
    상기 질화갈륨계 씨드 결정체 위에 상기 제1 온도보다 낮은 저온의 제2 온도에서 질화갈륨계 커버층을 형성하는 단계; 및
    상기 제2 온도보다 높은 제3 온도에서 열처리하여 상기 질화갈륨계 씨드 결정체를 중심으로 아일랜드화하여 질화갈륨계 씨드 결정층을 형성하는 단계를 포함하는 질화갈륨계 화합물 반도체 소자의 제조 방법.
  11. 제10항에 있어서, 상기 질화갈륨계 씨드 결정층 위에 질화갈륨계 반도체층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 질화갈륨계 화합물 반도체 소자의 제조 방법.
  12. 제10항에 있어서, 상기 질화갈륨계 씨드 버퍼층의 두께는 0.1nm 내지 20nm인 것을 특징으로 하는 질화갈륨계 화합물 반도체 소자의 제조 방법.
  13. 제10항에 있어서, 상기 질화갈륨계 커버층의 두께는 1nm 내지 500nm인 것을 특징으로 하는 질화갈륨계 화합물 반도체 소자의 제조 방법.
  14. 제10항에 있어서, 상기 제1 온도는 900°C보다는 크고, 상기 기판의 전이온도보다는 낮은 것을 특징으로 하는 질화갈륨계 화합물 반도체 소자의 제조 방법.
  15. 제10항에 있어서, 상기 제2 온도는 200°C 내지 700°C의 범위에 존재하는 것을 특징으로 하는 질화갈륨계 화합물 반도체 소자의 제조 방법.
  16. 제10항에 있어서, 상기 제2 온도는 550°C인 것을 특징으로 하는 질화갈륨계 화합물 반도체 소자의 제조 방법.
  17. 제10항에 있어서, 상기 제3 온도는 700°C보다는 크고, 상기 기판의 전이온도의 범위에 존재하는 것을 특징으로 하는 질화갈륨계 화합물 반도체 소자의 제조 방법.
  18. 제10항에 있어서, 상기 질화갈륨계는 (AlxGa1-x)InyN (여기서, 0≤x≤1, 0≤y≤1)인 것을 특징으로 하는 질화갈륨계 화합물 반도체 소자의 제조 방법.
  19. 제10항에 있어서, 상기 기판은 사파이어, 수정(Quartz), 산화아연(ZnO), 실리콘 카바이드(SiC), 갈륨 아세나이드, 알루미늄 갈륨 아세나이드, 실리콘, 알루미늄 갈륨 나이트라이드, 알루미늄 갈륨 인듐 나이트라이드, 갈륨 인듐 나이트라이드, 갈륨나이트라이드, 혹은 질화 금속 버퍼층을 갖는 기판인 것을 특징으로 하는 질화갈륨계 화합물 반도체 소자의 제조 방법.
  20. 제10항에 있어서, 상기 반도체 결정성장 방법이 기상 증착법 (MOCVD 및 HVPE) 및 분자선 증착법(MBE)인 것을 특징으로 하는 질화갈륨계 화합물 반도체 소자의 제조 방법.
  21. 기판 위에 제1 온도에서 질화갈륨계 씨드 버퍼층을 성장시켜 질화갈륨계 씨드 결정체를 형성하는 단계;
    상기 질화갈륨계 씨드 결정층 위에 제1 온도보다 낮은 저온의 제2 온도에서 질화갈륨계 커버층을 형성하는 단계;
    상기 제2 온도보다 높은 제3 온도에서 열처리하여 상기 질화갈륨계 씨드 결정체를 중심으로 아일랜드화하여 질화갈륨계 씨드 결정층을 형성하는 단계;
    상기 질화갈륨계 씨드 결정층 위에 질화갈륨계 반도체층을 형성하는 단계;
    상기 질화갈륨계 반도체층 위에 완충층, 제1 질화갈륨층, 활성층 및 제2 질화갈륨층을 순차적으로 성장시키는 단계;
    상기 제2 질화갈륨층 위에 전류확산층을 증착하고, 열처리를 통해 오믹 콘택을 형성하는 단계;
    n-콘택에 대응하도록 상기 제2 질화갈륨층 및 활성층을 제거하고, 상기 제1 질화갈륨층의 표면 일부를 제거하는 단계; 및
    표면이 제거되어 상대적으로 낮은 질화갈륨층 위에 제1 전극을 증착하고, 상 대적으로 높은 상기 전류확산층 위에 제2 전극을 증착하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법.
KR20050053049A 2005-06-20 2005-06-20 질화갈륨계 화합물 반도체 소자와, 이의 제조 방법 KR100693805B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR20050053049A KR100693805B1 (ko) 2005-06-20 2005-06-20 질화갈륨계 화합물 반도체 소자와, 이의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20050053049A KR100693805B1 (ko) 2005-06-20 2005-06-20 질화갈륨계 화합물 반도체 소자와, 이의 제조 방법

Publications (2)

Publication Number Publication Date
KR20060133279A KR20060133279A (ko) 2006-12-26
KR100693805B1 true KR100693805B1 (ko) 2007-03-12

Family

ID=37812206

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20050053049A KR100693805B1 (ko) 2005-06-20 2005-06-20 질화갈륨계 화합물 반도체 소자와, 이의 제조 방법

Country Status (1)

Country Link
KR (1) KR100693805B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101217209B1 (ko) 2010-10-07 2012-12-31 서울대학교산학협력단 발광소자 및 그 제조방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024117712A1 (ko) * 2022-12-01 2024-06-06 주성엔지니어링(주) 반도체 소자 및 이의 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101217209B1 (ko) 2010-10-07 2012-12-31 서울대학교산학협력단 발광소자 및 그 제조방법

Also Published As

Publication number Publication date
KR20060133279A (ko) 2006-12-26

Similar Documents

Publication Publication Date Title
KR100844722B1 (ko) 나노콘 성장방법 및 이를 이용한 발광 다이오드의제조방법
US7446345B2 (en) Light emitting devices with active layers that extend into opened pits
US8513694B2 (en) Nitride semiconductor device and manufacturing method of the device
JP5491065B2 (ja) ウエハ生産物を作製する方法、及び窒化ガリウム系半導体光素子を作製する方法
US20080048172A1 (en) Gallium Nitride-Based Compound Semiconductor Light-Emitting Device
US6773946B2 (en) Method for fabricating light-emitting diode using nanosize nitride semiconductor multiple quantum wells
KR100831956B1 (ko) 질화갈륨계 화합물 반도체 다층구조 및 그 제조방법
KR20110045056A (ko) Ⅲ족 질화물 반도체 발광 소자의 제조 방법, ⅲ족 질화물 반도체 발광 소자 및 램프
JP2007157853A (ja) 半導体発光素子およびその製造方法
TW200840096A (en) Method of producing group-III nitride semiconductor layer, group-III nitride semiconductor light-emitting device and lamp thereof
US7855386B2 (en) N-type group III nitride semiconductor layered structure
US8350278B2 (en) Nitride semiconductor light-emitting device
KR101294518B1 (ko) 질화물 반도체 발광소자 및 그 제조 방법
WO2005074045A1 (en) Gallium nitride-based compound semiconductor multilayer structure and production method thereof
KR100742986B1 (ko) 컴플라이언트 기판을 갖는 질화갈륨계 화합물 반도체 소자의 제조 방법
US7453091B2 (en) Gallium nitride-based semiconductor device
JP2002008998A (ja) Ｉｉｉ族窒化物系化合物半導体素子の製造方法
KR100693805B1 (ko) 질화갈륨계 화합물 반도체 소자와, 이의 제조 방법
KR100728132B1 (ko) 전류 확산층을 이용한 발광 다이오드
JP2001119065A (ja) ｐ型窒化物半導体及びその製造方法
JP3757544B2 (ja) Ｉｉｉ族窒化物半導体発光素子
KR101622097B1 (ko) 질화물계 반도체 발광소자 및 이의 제조 방법
KR20090002165A (ko) 반도체 발광소자 및 그 제조 방법
KR20090079123A (ko) 발광다이오드 및 그 제조방법
JP2006019713A (ja) Ｉｉｉ族窒化物半導体発光素子およびそれを用いたｌｅｄ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111216

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee