KR20090079123A - 발광다이오드 및 그 제조방법 - Google Patents

발광다이오드 및 그 제조방법 Download PDF

Info

Publication number
KR20090079123A
KR20090079123A KR20080005103A KR20080005103A KR20090079123A KR 20090079123 A KR20090079123 A KR 20090079123A KR 20080005103 A KR20080005103 A KR 20080005103A KR 20080005103 A KR20080005103 A KR 20080005103A KR 20090079123 A KR20090079123 A KR 20090079123A
Authority
KR
South Korea
Prior art keywords
layer
semiconductor layer
forming
light emitting
conductive semiconductor
Prior art date
Application number
KR20080005103A
Other languages
English (en)
Other versions
KR101417051B1 (ko
Inventor
문용태
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020080005103A priority Critical patent/KR101417051B1/ko
Publication of KR20090079123A publication Critical patent/KR20090079123A/ko
Application granted granted Critical
Publication of KR101417051B1 publication Critical patent/KR101417051B1/ko

Links

Images

Abstract

발광 다이오드 및 그 제조방법이 개시된다. 본 발광 다이오드 제조방법은, 기판상에 제1 도전형 반도체층을 형성하는 단계, 제1 도전형 반도체층 상부에 활성층을 형성하는 단계, 활성층의 상부에 제2 도전형 반도체층을 형성하는 단계, 및 제2 도전형 반도체층 상부의 다수의 전위결정 결함 부위를 부분적으로 제거하여 생성된 홈에 각각 요철 형상을 형성하여 요철부를 구현하는 단계를 포함한다.
발광 다이오드, 요철부, 내부 양자 효율, 광 추출 효율

Description

발광다이오드 및 그 제조방법{A LIGHT EMITTING DIODE AND A METHOD OF FABRICATING THE SAME}
본 발명은 발광 다이오드 제조방법에 관한 것이다.
질화갈륨 계열의 발광 다이오드(Light Emitting Diode: LED)는, 높은 열적 안정성과 폭넓은 밴드갭(Energy Band Gap)으로 인해 광소자 분야에서 각광받고 있으며, 질화갈륨 계열의 발광 다이오드로 고출력 청색, 녹색, UV(Ultra Violet)과 같은 다양한 색상의 LED가 개발되어 상용화되고 있다.
특히 고효율 백색 발광 다이오드와 같은 고출력 발광 다이오드의 경우 타 발광 소자를 대체할 수 있을 정도의 효율(efficency)에 도달하고 있으며, 발광 효율을 더욱 개선하기 위한 연구가 더욱 활발히 진행되고 있다.
그러나 질화갈륨 계열의 발광 다이오드를 일반 조명에 사용하기 위해서는 고출력을 발휘하여야 하므로 발광 소자의 칩 크기가 커지게 되고 주입되어야 할 전류값이 상승하게 된다. 따라서 이러한 고출력 발광 다이오드로 타 발광 소자를 대체하기 위해서는 우선적으로 소자에 대한 높은 신뢰성, 즉 발광 다이오드가 장시간 안정적으로 작동할 수 있어야 한다.
그러나, 현재 질화갈륨 계열의 발광 다이오드는 이종 기판 위에 성장시키는 특성상 본질적으로 다양한 결정 결함들을 야기하게 되고, 이로 인하여 고출력 발광 다이오드의 신뢰성이 크게 저하되는 문제점이 있다.
따라서, 이종 기판 위에 성장되는 질화갈륨 계열의 에피층의 대표적 결정 결함으로서 고출력 발광 다이오드의 신뢰성에 치명적인 영향을 주는 전위(Threading dislocation) 결함을 효과적으로 줄이기 위한 기술 개발이 요구된다.
본 발명의 목적은 결정 결함을 줄일 수 있는 발광 다이오드 및 그 제조방법을 제공하는 것이다.
상술한 목적을 달성하기 위한 일 측면에 따른 발광 다이오드 제조방법은, 기판상에 제1 도전형 반도체층을 형성하는 단계; 상기 제1 도전형 반도체층 상부에 활성층을 형성하는 단계; 상기 활성층의 상부에 제2 도전형 반도체층을 형성하는 단계; 및 상기 제2 도전형 반도체층 상부의 다수의 전위결정 결함 부위를 부분적으로 제거하여 생성된 홈에 각각 요철 형상을 형성하여 요철부를 구현하는 단계를 포함한다.
또한, 상기 요철부 구현 단계는, 상기 제2 도전형 반도체층에 열화학적 에칭을 수행하여 상기 홈을 각각 형성하는 단계를 포함할 수 있다.
그리고, 상기 요철부 구현 단계는, 상기 홈이 형성된 상기 제2 도전형 반도체층 상부에 마스크층을 형성하는 단계; 및 상기 마스크층이 형성된 상기 홈 상부에 상기 홈이 형성된 제2 도전형 반도체층 구성 물질을 성장시켜 상기 요철 형상을 형성하는 단계를 더 포함할 수 있다.
그리고, 상기 요철 형상을 형성하는 단계에서, 상기 구성 물질은 상기 홈의 측면에서 성장을 시작하여 수직 및 수평방향으로 성장하여 상기 요철 형상을 형성할 수 있다.
또한, 상기 요철 형상의 형성에 따라 상기 요철 형상의 하부 상기 홈의 상부에는 공동(Void)이 형성될 수 있다.
그리고, 상기 요철부 구현 단계는 상기 반도체층들 형성단계와 동일한 챔버내에서 수행될 수 있다.
또한, 상기 제2 도전형 반도체층 형성 단계는, 상기 활성층의 상부에 상기 홈 형성에 따른 상기 반도체층들의 손상을 방지하기 위한 형상 보호층을 형성하는 단계를 포함할 수 있다.
여기서, 상기 형상 보호층은 알루미늄을 포함할 수 있다.
한편, 본 발명의 다른 측면에 따른 발광 다이오드는, 기판상에 위치하는 제1 도전형 반도체층; 상기 제1 도전형 반도체층 상부에 위치하는 활성층; 상기 활성층의 상부에 위치하는 제2 도전형 반도체층; 및 상기 제2 도전형 반도체층 상부의 다수의 전위결정 결함 부위가 부분적으로 제거되어 형성된 홈의 상부에 각각 형성된 다수의 요철 형상을 포함하는 요철부;를 포함한다.
여기서, 상기 요철부는, 상기 요철 형상의 하부, 상기 홈의 상부에 위치하는 마스크층을 포함할 수 있다.
또한, 상기 요철부는, 상기 요철 형상의 하부, 상기 홈 내부의 상기 마스크층의 상부에 공동(Void)을 포함할 수 있다.
이에 따라, 발광 다이오드 광 방출 효율과 소자 신뢰성이 개선될 수 있다.
본 발명에 따르면 발광 다이오드 소자의 발광 효율과 신뢰성이 향상될 수 있 다.
또한, 본 발명에 따르면 발광 다이오드의 상부에 형성된 요철 형상에 따라 광 방출 효율이 높아지고 에피층의 결정 결함이 감소함에 따라 발광 소자의 신뢰성이 향상될 수 있다.
또한, 본 발명에 따르면 에피층 성장 챔버 내에서 간단한 공정으로 결정 결함 제거가 가능하여 가격 경쟁력이 뛰어나면서 결정 결함이 감소하여 신뢰성이 향상된 발광 다이오드를 제조할 수 있다.
이하, 첨부한 도면들을 참조하여 본 발명의 실시예들을 상세히 설명한다. 다음에 소개되는 실시예들은 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되어지는 것이다. 따라서, 본 발명은 이하 설명된 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고 도면들에 있어서, 구성요소의 폭, 길이, 두께 등은 편의를 위하여 과장되어 표현될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
도 1은 본 발명의 일 실시예에 따른 발광 다이오드를 설명하기 위한 단면도이다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 발광 다이오드(100)는 기판(1), 제1 도전형 반도체층(3), 활성층(5), 제2 도전형 반도체층(7, 8, 9) 및 요철부(11)를 포함한다.
상기 기판(1)은 절연성 재질의 사파이어를 사용할 수 있으며, 탄화실리 콘(SiC), 산화아연(ZnO), 갈륨비소(GaAs), 질화갈륨(GaN), 실리콘(Si), 산화리튬알루미늄(LiAlO2) 또는 산화리튬갈륨(LiGaO2) 등 전도성이나 반도체 기판도 사용가능하다.
또한, 도시하지는 않았으나 기판(1)과 제1 도전형 반도체층(3) 사이의 격자 부정합을 줄이기 위해 기판(1) 상에 일정한 두께로 버퍼층(미도시)이 게재될 수 있다. 이러한 버퍼층은 AlN, InGaN, GaN 또는 AlGaN 등으로 구성할 수 있다.
제1 도전형 반도체층(3)은 Si, Ge, Se, S, 또는 Te 등의 N형 불순물을 도핑하여 형성할 수 있다.
활성층(5)은, InGaN, AlGaN 또는 GaN를 포함하는 양자우물(QW, Quantum Well)구조 또는 다중양자우물(MQW, Multi Quntum Well) 구조로 구성할 수 있다.
제2 도전형 반도체층(7, 8, 9)은, 3개의 서로 다른 제2 도전형 반도체층들로서 1차 형성층(7), 2차 형성층(8) 및 3차 형성층(9)을 포함할 수 있다.
제2 도전형 반도체층들(7, 8, 9)은, P형 불순물을 도핑하여 형성할 수 있으며, P형 불순물로는, Be, St, Ba, Zn 또는 Mg을 사용할 수 있다.
제1 도전형 반도체층 중 첫번째로 형성되는 1차 형성층(7)은 AlXInYGa(1-X-Y)N(단, 0≤X,Y≤1 및 0≤X+Y≤1) 물질막의 제2 도전형 반도체층으로 형성될 수 있다.
특히, 제2 도전형 반도체층 중 2번째로 형성되는 2차 형성층(8)은 알루미늄(Al)을 포함하는 질화갈륨 반도체 박막층, 즉 AlXInYGa(1-X-Y)N(단, 0<X≤1, 0≤Y≤1 및 0<X+Y≤1) 물질막으로 형성된다.
그리고 2차 형성층(8) 위에 알루미늄(Al)을 포함하지 않는 질화갈륨 반도체 박막층, 즉 InYGa(1-Y)N(단, 0≤Y≤1) 물질막으로 제2 도전형 반도체층 중 3번째로 형성되는 3차 형성층(9)이 형성된다.
이러한 제2 도전형 반도체층(7, 8, 9)의 표면의 적어도 일부에는 요철부(11)가 위치한다. 요철부(11)는, 알루미늄을 포함하지 않는 질화갈륨 제2 도전형 반도체 박막층인 3차 형성층(9) 표면 상의 적어도 일부에 위치하는 복수의 전위 결정 결함부가 식각되어 형성된 홈의 상부에 아일랜드(Islands) 형태로 형성된 다수의 요철 형상을 포함한다. 상기 요철부(11)의 각각의 요철 형상은 그 하부에 형성된 상기 홈의 내부 바닥면에 공동(Void)을 포함할 수 있다. 또한 상기 홈의 내부 바닥면에는 예를 들면 질화마그네슘(MgN) 마스크 층이 위치할 수 있다. 이러한 요철부(11)의 구조 및 형성 방법에 대해서는 더욱 상세히 후술한다.
제2 도전형 반도체층(11)의 표면에 형성된 아일랜드 형태의 다수의 요철 형상을 포함하는 요철부(11)는 전위 결정 결함부가 식각되어 형성된 홈 위에 형성됨에 따라, 그 요철 형상의 형태가 예를 들면 피라미드 형태를 나타낼 수 있으며 크기 및 배열이 불규칙적일 수 있다.
따라서, 활성층(5)에서 방출되어 반도체층들 내부로 방사된 빛은 제2 도전형 반도체층(9) 위에 형성된 요철부(11)의 요철 형상에 의해 반사각이 변화되거나 난반사됨에 따라 그 내부로 전반사되지 않고 쉽게 공기 중으로 방출되어 발광 소자의 발광 효율을 높일 수 있다.
또한, 발광 다이오드(100)는 제2 도전형 반도체층(7, 8, 9), 활성층(5) 및 제1 도전형 반도체층(3)의 일부를 부분적으로 에칭하여, 제1 도전형 반도체층(3)의 일부가 외부에 노출되어 있다. 이 경우, 제1 도전형 반도체층(3)의 노출된 부분 또한 에칭에 의해 상기 제2 도전형 반도체층(9) 위에 형성된 요철부(11)의 요철된 형상을 그대로 전사하여 요철된 형상으로 형성될 수 있다.
또한, 노출된 제1 도전형 반도체층(3)과, 제2 도전형 반도체층(9) 및 요철부(11) 상에는 전극패드들(13, 14)이 각각 형성된다. 한편, 도면에는 도시하지 않았으나 제2 도전형 반도체층(9) 및 요철부(11) 상에는 반도체와 금속간의 접촉저항을 줄이는 오믹 접촉(Ohmic Contact) 및/또는 활성층(5)에서 발생되는 광을 효율적으로 외부에 발산시키기 위해 예를 들면 투명 전극(미도시)이 얇은 두께로 형성될 수 있다.
도 2 내지 도 6은 본 발명의 실시예에 따른 발광 다이오드 제조방법을 설명하기 위한 도면들이다.
도 2를 참조하면, 기판(1) 상에 AlXInYGa(1-X-Y)N(단, 0≤X,Y≤1 및 0≤X+Y≤1) 물질막의 제1 도전형 반도체층(3)이 형성된다.
한편, 제1 도전형 반도체층(3)을 형성하기 전에 상기 기판(1) 상에 언도프트 질화물 반도체층인 버퍼층(미도시)을 형성할 수 있다. 이 경우, 버퍼층(미도시)은 AlXInYGa(1-X-Y)N(단, 0≤X,Y≤1 및 0≤X+Y≤1) 물질막으로 형성될 수 있으며, 통상적 으로 AlN, GaN 또는 AlGaN 등이 사용된다.
상술한 그리고 후술할 반도체층들은 각각 금속유기화학기상증착(metalorganic chemical vapor deposition; MOCVD), 수소화물 기상성장(hydride vapor phase epitaxy; HVPE), 분자선 성장(molecular beam epitaxy; MBE) 기술 등을 사용하여 동일 챔버 내에서 형성될 수 있다.
상기 제1 도전형 반도체층(3)의 상부에는 활성층(5)이 형성된다. 상기 활성층(5)은 단일 양자웰 또는 다중 양자웰 구조를 갖도록 형성될 수 있다. 활성층(5)은 InGaN, AlGaN 또는 GaN 물질막으로 형성될 수 있으며, 요구되는 발광 파장에 따라 각 금속원소의 조성비가 결정된다.
이 후, 상기 활성층(5) 상에 제2 도전형 반도체 1차 형성층(7)이 형성되며, 단일층 또는 다중층으로 형성될 수 있다. 상기 제1 도전형 반도체층(3)은 n형인 경우, 제2 도전형 반도체 1차 형성층(7)은 p형 불순물을 도핑하여 형성될 수 있다. 제2 도전형 반도체 1차 형성층(7)은 박막의 결정결함이 최소화될 수 있도록 고온에서 고품위로 성장시켜 발광 소자의 내부 양자 효율을 제고할 수 있다.
이어서, 제2 도전형 반도체층 중 2번째로 형성되는 2차 형성층(8)은 알루미늄(Al)을 포함하는 질화갈륨 계열의 반도체 물질막으로 형성된다. 알루미늄을 포함하는 질화갈륨 계열의 반도체 물질막은 열화학적 안정성이 뛰어나며, 이에 따라 후속하는 열화학적 에칭 공정으로부터 반도체층들을 보호하는 형상 보호층으로서의 역할을 수행할 수 있다.
그리고 형상 보호층인 2차 형성층(8) 위에 알루미늄(Al)을 포함하지 않는 질 화갈륨 반도체 박막층으로 제2 도전형 반도체층 중 3번째로 형성되는 3차 형성층(9)이 형성된다.
도 3을 참조하면, 상술한 바와 같이 형성된 제1 도전형 반도체층(3), 활성층(5) 및 제2 도전형 반도체층(7, 8, 9)에는 도시된 바와 같은 전위 결함(D)이 존재하게 된다.
이어서, 제2 도전형 반도체층(7, 8, 9)을 형성한 박막 성장챔버 내에서 열화학적 에칭을 실시한다. 이 경우, 성장챔버의 에칭 온도는 예를 들어 800℃ 이상으로 할 수 있으며, 분위기 가스로서 수소, 질소, 암모니아 또는 이들의 혼합가스를 사용할 수 있다. 또한, 분위기 가스는 일정한 속도로 박막 성장로를 통해 성장챔버로 유입되도록 하는 상태에서 에칭 공정을 진행하는 것이 바람직하다.
도 4는 열화학적 에칭 공정에 따라 알루미늄을 포함하지 않는 제2 도전형 반도체 3차 형성층(9) 표면의 전위결함 부분에 홈이 형성되어 제2 도전형 반도체 2차 형성층(8)의 표면이 노출된 상태를 보여주는 단면도이다.
도 4에 도시된 바와 같이, 열화학적 에칭이 수행되면 알루미늄을 포함하지 않는 제2 도전형 반도체 3차 형성층(9) 표면에 존재하는 전위 결정 결함 주위에서 우선적으로 식각이 진행되어 부분적으로 하부의 알루미늄을 포함하는 형상보호층(8)이 노출되어, 알루미늄을 포함하지 않는 제2 도전형 반도체 3차 형성층(9) 표면에 다수의 홈(H)이 형성된다. 전위 결정 결함 부위는 전위 결함이 없는 박막 표면에 비해 에너지 적으로 불안적하여 높은 온도와 반응성 분위기 가스 속에서 우선적으로 표면 원자들이 탈락되어 식각이 진행되고 도시된 바와 같이 전위 결정 결함 부위에 구멍이 형성되는 것이다.
또한, 이러한 열화학적 에칭 과정은 알루미늄을 포함하는 질화갈륨 계열의 반도체층인 제2 도전형 반도체 2차 형성층(8)에서는 더이상 진행되지 않는다. 이는 알루미늄과 질소의 원자간 화학 결합력이 갈륨과 질소의 원자간 화학 결합력 및 인듐과 질소의 원자간 화학 결합력에 비해 월등히 강하기 때문이다.
이어서, 도 5에 도시된 바와 같이 홈(H)이 형성되어 국부적으로 알루미늄을 포함하는 질화갈륨 계열 반도체층인 제2 도전형 반도체 2차 형성층(8)이 노출된, 알루미늄을 포함하지 않는 질화갈륨 계열 반도체층인 제2 도전형 반도체 3차 형성층(9)의 표면에 예를 들면 질화마그네슘(MgN)과 같은 마스크층(10)을 형성한다. 마스크층(10)은 예를 들면 성장챔버 내에 일정 시간동안 마그네슘 원자 소오스 가스와 질소 원자 소오스 가스를 주입하여 형성될 수 있다. 이때, 질화마그네슘 마스크층(10)의 두께는 예를 들면 1 nm 이하로 형성될 수 있다.
이 경우, 도 5에 도시된 바와 같이, 질화마그네슘의 마스크층(10)은 반도체층의 최상위 노출된 표면 상에 형성되고, 홈(H)의 측면에는 기하학적인 이유로 인해 마스크의 형성이 상대적으로 제한된다.
이 후, 질화갈륨 계열의 제2 도전형 반도체층을 다시 증착하여 또 다른 제2 도전형 반도체층인 요철부(11)를 형성한다. 이에 따라, 질화갈륨 계열의 제2 도전형 반도체층은 질화마그네슘 마스크가 증착되지 않은 전위결함 부위의 홈(H) 내부의 측면에서 성장을 시작한다. 그리고, 홈(H) 내부의 측면에서 성장을 시작한 질화갈륨 계열의 제2 도전형 반도체층은 종방향으로 성장함과 동시에 횡방향으로도 성장하여 도 6에 도시된 바와 같이 홈(H)을 중심으로 돌출한 아일랜드 형태의 다수의 요철 형상을 형성하게 된다. 또한, 상기 홈(H) 중심으로 돌출하여 형성된 요철 형상의 하단부, 즉 홈(H)의 바닥면에는 작은 빈 공간, 즉 공동(Void)(V)이 형성될 수 있다. 이러한 아일랜드의 크기와 모양 및 공동(V) 등은 박막 성장 조건을 조절하여 제어할 수 있다.
따라서, 반도체 박막의 하부층으로부터 상부층으로 침투해오는 전위 결정 결함들은 홈(H)의 바닥에 형성된 질화마그네슘 마스크층(10)에 의해 효과적으로 차단될 수 있다.
또한, 질화갈륨 계열의 반도체 발광 소자의 수명 및 누설 전류 등의 전기적 신뢰성에 유해한 전위 결정 결함들을 효과적으로 차단할 수 있어, 특히 대면적 고출력 발광 소자에서 소자의 전기적 광학적 신뢰성을 획기적으로 개선할 수 있다. 이 후, 상기 요철부(11)와 제2 도전형 반도체층(9, 8, 7) 및 활성층(5)을 순서대로 패터닝하여 상기 제1 도전형 반도체층(3)의 일 영역이 노출되도록 한다. 이러한 패터닝은 사진 및 식각 공정을 사용하여 수행될 수 있다. 이 경우, 제1 도전형 반도체층(3)의 노출된 부분 또한 식각 공정에 의해 상기 요철부(11)의 요철 형상을 그대로 전사하여 요철된 형상으로 형성될 수 있다.
그 후, 노출된 제1 도전형 반도체층(3) 상에 전극패드(13)가 형성되고, 상기 제2 도전형 반도체층(9) 및 요철부(11) 상에 전극패드(14)가 형성된다. 한편, 상기 제2 도전형 반도체층(9)의 상부면 중 상기 전극패드(14)가 형성될 영역은, 상기 요철부(11)의 적어도 일부를 평탄화시킨 후 상기 제2 도전형 반도체층(9) 위에 상 기 전극패드(14)를 형성할 수 있다. 한편, 상기 제1 도전형 반도체층(3)의 노출된 부분 중 상기 전극패드(13)가 형성될 영역의 적어도 일부를 평탄화시킨 후 평탄화된 영역 위에 상기 전극패드(14)를 형성할 수 있다.
한편, 도면에는 도시하지 않았으나 제2 도전형 반도체층(9)과 요철부(11) 상에는 상술한 바와 같이 투명 전극(미도시)이 얇은 두께로 형성될 수 있다. 상기 요철부(11)의 요철 형상이 상기 투명 전극(미도시)에도 전사되어 상기 투명 전극(미도시)은 요철 형상을 갖도록 형성될 수 있다.
상기 투명 전극(미도시)은 제1 도전형 반도체층(3)의 일영역을 노출시킨 후에 전극패드(14)를 형성하기 전 상기 제2 도전형 반도체층(9)과 요철부(11) 상에 형성될 수 있으나, 상기 제1 도전형 반도체층(3)을 노출시키기 전, 전자빔 증착(e-beam evaporation) 기술을 사용하여 전극층을 형성한 후, 이를 사진 및 식각 공정을 사용하여 패터닝함으로써 형성될 수도 있다.
본 발명의 실시예에 따른 발광 다이오드 제조 방법에 따르면, 고온에서 고품위로 질화갈륨 계열의 박막을 성장하게 되어 발광 소자의 결정성이 뛰어나 내부 발광 효율이 높고 발광 소자의 신뢰성이 증대될 수 있다. 또한, 박막의 표면에 고품위의 다수의 요철이 형성됨에 따라 광 추출 효율이 높고 전기 저항이 낮아지는 효과가 있다.
도 7은 본 발명의 다른 실시예에 따른 발광 다이오드를 설명하기 위한 단면도이다. 도 7의 본 발명의 다른 실시예에 따른 발광 다이오드에 대한 설명에 있어서 상술한 본 발명의 실시예에 따른 발광 다이오드와 유사하거나 동일한 부분에 대 한 설명은 생략한다.
도 7을 참조하면, 본 발명의 다른 실시예에 따른 발광 다이오드는, 전도성 홀더(19) 상부에 제2 도전형 반도체층(9, 8, 7), 활성층(5) 및 제1 도전형 반도체층(3)이 적층되어 있다. 한편, 제2 도전형 반도체층(9)의 하부면에는 다수의 요철 형상으로 구성된 요철부(11)가 형성되어 있다. 요철부(11)의 요철 형상은 제2 도전형 반도체층(11)의 하부면에 불규칙적으로 다수가 배열될 수 있다. 또한, 상기 전도성 홀더(19)와 제2 도전형 반도체층(9) 및 요철부(11) 사이에는 반사막(17)과 금속 박막(18)이 게재될 수 있다.
또한, 전도성 홀더(19)의 상부에는 제1 전극(20)이 적층되고, 노출된 제1 도전형 반도체층(3) 하부에 제2 전극(21) 및 전극패드(22)가 순차적으로 적층될 수 있다.
또한, 도시되지는 않았으나, 상기 제2 도전형 반도체층(9) 및 요철부(11)와 상기 반사막(17) 사이에는 TCO(transparent conductive oxide)와 같은 오믹 접촉(Ohmic Contact) 물질층이 게재될 수 있다.
이에 따라, 활성층(5)에서 방출되어 반도체층들 내부로 방사된 빛은 요철부(11)의 요철 형상에 의해 반사각이 변화되어 그 내부로 전반사되지 않고 쉽게 공기 중으로 방출되어 발광 소자의 발광 효율을 높일 수 있다.
도 7은 도 6에 도시된 본 발명의 다른 실시예에 따른 발광 다이오드를 설명하기 위한 단면도이다. 이하, 도 2 내지 도 7을 참조하여, 상술한 바와 같은 구조를 갖는 발광 다이오드를 형성하는 방법을 간략히 설명한다.
도 2에 도시된 바와 같이 우선 희생 기판(1) 상부에 제1 도전형 반도체층(3), 활성층(5), 제2 도전형 반도체 1차 형성층(7)을 순서대로 형성한다. 상기 제1 도전형 반도체층(3)은 n형인 경우, 제2 도전형 반도체 1차 형성층(7) 및 후술하는 제2 도전형 반도체 2차 및 3차 형성층(8, 9)은 p형 불순물을 도핑하여 형성될 수 있다. 제2 도전형 반도체 1차 형성층(7) 및 후술하는 제2 도전형 반도체 2차 및 3차 형성층(8, 9)은 박막의 결정결함이 최소화될 수 있도록 고온에서 고품위로 성장시켜 발광 소자의 내부 양자 효율을 제고할 수 있다.
이어서, 제2 도전형 반도체층 중 2번째로 형성되는 2차 형성층(8)을 알루미늄(Al)을 포함하는 질화갈륨 계열의 반도체 물질막으로 형성한다. 알루미늄을 포함하는 질화갈륨 계열의 반도체 물질막은 열화학적 안정성이 뛰어나며, 이에 따라 후술하는 제2 도전형 반도체층 3차 형성층(9)에 열화학적 에칭 공정으로 홈을 형성할 때 반도체층들의 손상을 막는 형상 보호층으로서의 역할을 수행할 수 있다.
그리고 형상 보호층인 2차 형성층(8) 위에 알루미늄(Al)을 포함하지 않는 질화갈륨 반도체 박막층으로 제2 도전형 반도체층 중 3번째로 형성되는 3차 형성층(9)을 형성한다.
도 3을 참조하면, 상술한 바와 같이 형성된 제1 도전형 반도체층(3), 활성층(5) 및 제2 도전형 반도체층(7, 8, 9)에는 도시된 바와 같은 전위 결함(D)이 존재하게 된다.
이어서, 제2 도전형 반도체층(7, 8, 9)을 형성한 박막 성장챔버 내에서 열화학적 에칭을 실시하면, 도 4에 도시된 바와 같이 열화학적 에칭 공정에 따라 알루 미늄을 포함하지 않는 제2 도전형 반도체 3차 형성층(9) 표면의 전위결함 부분에서 우선적으로 식각이 진행되어 제2 도전형 반도체 3차 형성층(9) 표면에 다수의 홈(H)이 형성되어 제2 도전형 반도체 2차 형성층(8)의 표면이 노출된다.
이어서, 도 5에 도시된 바와 같이 노출된 제2 도전형 반도체 2차 형성층(8)과 제2 도전형 반도체 3차 형성층(9)의 표면에 예를 들면 질화마그네슘(MgN)과 같은 마스크층(10)을 형성한다.
이후, 질화갈륨 계열의 제2 도전형 반도체층을 다시 증착하여 또 다른 제2 도전형 반도체층인 다수의 요철 형상으로 이루어진 요철부(11)를 형성한다. 요철부(11)의 요철 형상은 상술한 바와 같이 마스크가 증착되지 않은 전위결함 부위의 홈(H) 내부의 측면에서 성장을 시작하여 종방향으로 성장함과 동시에 횡방향으로도 성장하여 도 6에 도시된 바와 같이 홈(H)을 중심으로 돌출한 아일랜드 형태의 요철 형상으로 형성된다. 또한, 상기 홈(H) 중심으로 돌출하여 형성된 요철 형상의 하단부, 즉 홈(H)의 바닥면에는 작은 빈 공간, 즉 공동(Void)(V)이 형성될 수 있다.
이어서 반사막(17), 그리고 금속 박막(18)과 전도성 홀더(19)를 순차적으로 형성한다. 이후, 도 8에 도시된 바와 같이 상기 희생 기판(1)을 반도체층들로부터 분리하고 노출된 상기 제1 도전형 반도체층(3)의 하부에 전극(21) 및 전극패드(22)를 순차적으로 형성한다.
희생 기판(1)으로는 상술한 바와 같은 모든 종류의 기판을 사용할 수 있고, 사파이어나 기타 기판에 질화갈륨(GaN) 템플레이트(Template)를 성장한 기판을 사용할 수도 있다. 한편, 상기 희생 기판(1) 상부에는 상기 제1 도전형 반도체층(3) 을 형성하기 전에, Ti, W 등의 금속을 사용하여 질소화 메탈과 같은 메탈층(미도시)을 형성할 수 있다. 또한, 도면에는 도시되지 않았으나, 상기 메탈층(미도시) 또는 상기 희생 기판(1) 상부에는 제1 도전형 반도체층(3)을 형성하기 전에 후속으로 형성되는 반도체층들의 결정 결함을 줄이기 위해 언도프트(Un-Dopped) GaN의 버퍼층(미도시)을 더 형성할 수 있다.
상기 전도성 홀더(19)를 형성하는 것은, 후속 공정에서 희생 기판(미도시)의 제거 후 발광 다이오드 반도체층들을 지지하며, 전극 형성을 용이하게 하기 위한 것이다. 이러한 전도성 홀더(19)는 상기 반사막(17) 상부에 금속 박막(18)을 증착 한 후 상기 금속 박막(18)을 시드(seed metal)로 이용하여 전해 도금(electroplating) 방식으로 형성될 수 있다. 그러나 전도성 홀더(19)는 이러한 방식에 한정되지 않고 다양한 방식으로 형성될 수 있다.
또한, 도면에는 도시되지 않았으나, 상기 제2 도전형 반도체층(9) 및 요철부(11) 상부에 상기 반사막(17)을 형성하기 전에, TCO와 같은 오믹 접촉(Ohmic Contact) 물질(미도시)을 먼저 형성시킬 수 있다.
그리고 레이저 리프트 오프 또는 습식 식각과 같은 기계적 또는 화학적 방식으로 희생 기판(1)과 메탈층(미도시) 및 버퍼층(미도시)을 제1 도전형 반도체층(3) 하부로부터 제거하여 제1 도전형 반도체층(3)의 하부를 노출시킨다.
이 후, 도 7에 도시된 바와 같이 전도성 홀더(19)의 상부에 제1 전극(20)을 형성하고, 노출된 제1 도전형 반도체층(3) 하부에 제2 전극(21) 및 전극패드(22)를 순차적으로 형성할 수 있다. 상기 제1 전극(20) 및 전극패드(22)는 오믹 접 촉(Ohmic Contact)용 메탈로 이루어지는 것이 바람직하다.
이러한 방법으로 형성된 발광 다이오드는 요철부(11)의 요철 형상에 따라 광 추출 효율이 크게 개선될 수 있다.
도 9는 본 발명의 또 다른 실시예에 따른 발광 다이오드를 설명하기 위한 단면도이다. 도 9의 본 발명의 또 다른 실시예에 따른 발광 다이오드에 대한 설명에 있어서 상술한 본 발명의 실시예에 따른 발광 다이오드와 유사하거나 동일한 부분에 대한 설명은 생략한다.
도 9를 참조하면, 본 발명의 또 다른 실시예에 따른 발광 다이오드는, 전도성 홀더(19) 상부에 제1 전도성 반도체층(3), 활성층(5) 및 제2 도전형 반도체층(7, 8, 9)이 적층되어 있다. 한편, 제2 도전형 반도체층(9)의 상부면에는 다수의 요철 형상으로 이루어진 요철부(11)가 형성되어 있다. 요철부(11)의 요철 형상은 제2 도전형 반도체층(9)의 상부면에 불규칙적으로 다수가 배열될 수 있다. 또한, 상기 전도성 홀더(19)와 제1 도전형 반도체층(3) 사이에는 반사막(17)이 게재될 수 있다.
또한, 전도성 홀더(19)의 상부에는 제1 전극(20)이 적층되고, 상기 제2 도전형 반도체층(9)과 요철부(11)의 상부에는 Ni/Au 또는 ITO와 같은 물질로 형성된 제2 전극(21)이 위치하며, 그 상부에 전극패드(22)가 위치한다.
도 9는 본 발명의 다른 실시예에 따른 발광 다이오드의 제조방법을 설명하기 위한 단면도이다.
이하, 도 2 내지 도 6와 도 9를 참조하여, 상술한 바와 같은 구조를 갖는 발 광 다이오드를 제조하는 방법을 설명한다.
도 2에 도시된 바와 같이 우선 희생 기판(1) 상부에 제1 도전형 반도체층(3), 활성층(5), 제2 도전형 반도체 1차 형성층(7)을 순서대로 형성한 후, 알루미늄(Al)을 포함하는 질화갈륨 계열의 반도체 물질막으로 제2 도전형 반도체 2차 형성층(8)을 형성한다. 그리고, 제2 도전형 반도체 2차 형성층(8) 위에 알루미늄(Al)을 포함하지 않는 질화갈륨 반도체 박막층으로 제2 도전형 반도체 3차 형성층(9)을 형성한다.
이어서, 제2 도전형 반도체층(7, 8, 9)을 형성한 박막 성장챔버 내에서 열화학적 에칭을 실시하여 도 3에 도시된 바와 같은 알루미늄을 포함하지 않는 제2 도전형 반도체 3차 형성층(9) 표면의 전위결함(D) 부분에서 우선적으로 식각이 진행되도록 하여 제2 도전형 반도체 3차 형성층(9) 표면에 다수의 홈(H)을 형성한다.
이어서, 도 5에 도시된 바와 같이 노출된 제2 도전형 반도체 2차 형성층(8)과 제2 도전형 반도체 3차 형성층(9)의 표면에 예를 들면 질화마그네슘(MgN)과 같은 마스크층(10)을 형성한다.
이후, 제2 도전형 반도체층인 다수의 요철 형상으로 이루어진 요철부(11)를 형성한다. 요철부(11)의 요철 형상은 상술한 바와 같이 마스크가 증착되지 않은 전위결함 부위의 홈(H) 내부의 측면에서 성장을 시작하여 종방향으로 성장함과 동시에 횡방향으로도 성장하여 도 6에 도시된 바와 같이 홈(H)을 중심으로 돌출한 아일랜드 형태의 요철 형상으로 형성된다. 또한, 상기 홈(H) 중심으로 돌출하여 형성된 요철 형상의 하단부, 즉 홈(H)의 바닥면에는 작은 빈 공간, 즉 공동(Void)(V) 이 형성될 수 있다.
그리고 도 3에 도시된 바와 같이 제2 도전형 반도체 2차 형성층(9)의 상부에 제2 도전형 반도체 3차 형성층(11)을 형성함에 따라 갈륨 분극형 박막 내에서 질소 분극형 역상 구역을 크게 성장시킨다.
그 후, 도 4에 도시된 바와 같이 습식 에칭을 수행하여 제2 도전형 반도체 3차 형성층(11)의 표면으로부터 질소 분극형 역상 구역을 선택적으로 제거한다.
희생 기판(1)의 상부에는 상기 제1 도전형 반도체층(3)을 형성하기 전에 상기 희생 기판(1)의 제거 공정을 용이하게 하기 위해, Ti, W 등의 금속을 사용하여 질소화 메탈과 같은 메탈층(미도시)을 형성할 수 있다. 또한, 도면에는 도시되지 않았으나, 상기 메탈층(미도시) 또는 상기 희생 기판(1) 상부에는 제1 도전형 반도체층(3)을 형성하기 전에 후속으로 형성되는 반도체층들의 결정 결함을 줄이기 위해 언도프트(Un-Dopped) GaN의 버퍼층(미도시)을 더 형성할 수 있다.
희생 기판(1)으로는 상술한 바와 같이 모든 종류의 기판을 사용할 수 있고, 사파이어나 기타 기판에 질화갈륨(GaN) 템플레이트(Template)를 성장한 기판을 사용할 수도 있다.
이 후, 도 10에 도시된 바와 같이 희생 기판(1)의 반대편 제2 도전형 반도체층(9)과 요철부(11) 상부에 보조 기판(16)을 형성한다. 보조 기판(16)은 제2 도전형 반도체층(9)과 요철부(11) 상면에 접착제를 도포하고 유리, 사파이어, 실리콘 기판과 같이 다양한 종류의 기판을 부착하여 형성될 수 있다. 보조 기판(16)을 형 성함에 따라 상기 희생 기판(1)을 제거하는 후속 공정 및 이후 전극, 반사막 등의 형성시 반도체층들의 손상을 방지하여 발광 다이오드의 광, 전 특성 및 소자의 신뢰성을 보다 향상시킬 수 있다.
보조 기판(16)을 형성한 후, 레이저 리프트 오프(Laser Lift Off)를 이용하여 상기 반도체층들이 상기 희생 기판(1)으로부터 분리되도록 하거나, 진공 척(Vacuum Chuck) 등을 이용한 기계적 공정 또는 습식 식각(Wet Etching)과 같은 화학적 방식으로 상기 메탈층(미도시)을 제거하여 상기 희생 기판(1)을 분리하고 제1 도전형 반도체층(3)의 하부를 노출시킬 수 있다. 희생 기판(1) 상부에 버퍼층(미도시)이 형성되어 있는 경우에는, 희생 기판(1) 제거시 상기 메탈층(미도시) 및 상기 버퍼층(미도시)의 하부를 제거하여 상기 희생 기판(1)을 상기 반도체층들로부터 분리할 수 있다.
그리고 도 9에 도시된 바와 같이 노출된 제1 도전형 반도체층(3)의 하부에 반사막(17)과 전도성 홀더(19)를 순차적으로 형성한다. 상기 반사막(17)은 필요한 경우 오믹 접촉(Ohmic Contact) 물질을 제1 도전형 반도체층(3)의 하부에 게재한 후 형성될 수 있다. 상기 전도성 홀더(19)는, 후속 공정에서 보조 기판(16)의 제거 후 발광 다이오드 반도체층들을 지지하며, 전극 형성을 용이하게 할 수 있다.
이러한 전도성 홀더(19)는 상기 반사막(17) 상부에 솔더(Solder)와 같은 접착제(미도시)를 도포한 후, 도금(Plating)을 통해 형성하거나, 양면에 메탈이 형성된 실리콘(Si), 실리콘 카바이드(SiC) 기판을 부착하여 형성할 수 있다. 또한, 전도성 홀더(19)는 상기 반사막(17) 상부에 금속 박막(미도시)을 증착 한 후 상기 금 속 박막(미도시)을 시드(seed metal)로 이용하여 전해 도금(electroplating) 방식으로 형성될 수도 있다.
이후 상기 보조 기판(16)을 제2 도전형 반도체층(9)과 요철부(11)로부터 분리하고 상기 제2 도전형 반도체층(9)과 요철부(11)의 상부에 투명 전극인 제1 전극(21) 및 전극 패드(22)를 순차적으로 형성하고 전도성 홀더(19) 하부 전면에 제2 전극(20)을 형성한다.
상기 보조기판(16)은, 보조 기판(16)을 상기 제2 도전형 반도체층(11) 위에 부착시키기 위해 사용한 접착제를 습식 식각(Wet Etching)을 통해 제거함으로써 상기 제2 도전형 반도체층(9)과 요철부(11)로부터 분리할 수 있다.
한편, 상기 제2 도전형 반도체층(9)의 상부면 중 상기 전극패드(19)가 형성될 영역은, 상기 요철부(11)의 요철 형상 중 적어도 일부를 평탄화시킨 후 평탄화된 영역 위에 상기 전극패드(22)를 형성할 수도 있다.
한편, 상술한 실시예는 상기한 구조와 반대로 제2 도전형 반도체층(9) 및 요철부(11) 상부에 반사막과 전도성 홀더를 형성시킴으로써, 상기한 공정을 통해 만들어진 발광소자와 광 방출 방향이 반대가 되도록 변형되어 실시될 수도 있다.
이상에서 본 발명의 바람직한 실시예에 대하여 설명하였으나 본 발명은 상술한 특정의 실시예에 한정되지 아니한다. 즉, 본 발명이 속하는 기술분야에서 통상의 지식을 가지는 자라면 첨부된 특허청구범위의 사상 및 범주를 일탈함이 없이 본 발명에 대한 다수의 변경 및 수정이 가능하며, 그러한 모든 적절한 변경 및 수정의 균등물들도 본 발명의 범위에 속하는 것으로 간주되어야 할 것이다.
도 1은 본 발명의 일 실시예에 따른 발광 다이오드를 설명하기 위한 단면도이다.
도 2 내지 도 6은 본 발명의 일 실시예에 따른 발광 다이오드의 제조방법을 설명하기 위한 단면도이다.
도 7 및 도 8은 본 발명의 다른 실시예에 따른 발광 다이오드 및 그 제조방법을 설명하기 위한 단면도이다.
도 9 및 도 10는 본 발명의 또 다른 실시예에 따른 발광 다이오드 및 그 제조방법을 설명하기 위한 단면도이다.

Claims (13)

  1. 기판상에 제1 도전형 반도체층을 형성하는 단계;
    상기 제1 도전형 반도체층 상부에 활성층을 형성하는 단계;
    상기 활성층의 상부에 제2 도전형 반도체층을 형성하는 단계; 및
    상기 제2 도전형 반도체층 상부의 다수의 전위결정 결함 부위를 부분적으로 제거하여 생성된 홈에 각각 요철 형상을 형성하여 요철부를 구현하는 단계를 포함하는 것을 특징으로 하는 발광 다이오드 제조방법.
  2. 제 1 항에 있어서,
    상기 요철부 구현 단계는,
    상기 제2 도전형 반도체층에 열화학적 에칭을 수행하여 상기 홈을 각각 형성하는 단계를 포함하는 것을 특징으로 하는 발광 다이오드 제조방법.
  3. 제 2 항에 있어서,
    상기 요철부 구현 단계는,
    상기 홈이 형성된 상기 제2 도전형 반도체층 상부에 마스크층을 형성하는 단계; 및
    상기 마스크층이 형성된 상기 홈 상부에 상기 홈이 형성된 제2 도전형 반도체층 구성 물질을 성장시켜 상기 요철 형상을 형성하는 단계를 더 포함하는 것을 특징으로 하는 발광 다이오드 제조방법.
  4. 제 3 항에 있어서,
    상기 요철 형상을 형성하는 단계에서, 상기 구성 물질은 상기 홈의 측면에서 성장을 시작하여 수직 및 수평방향으로 성장하여 상기 요철 형상을 형성하는 것을 특징으로 하는 발광 다이오드 제조방법.
  5. 제 4 항에 있어서,
    상기 요철 형상의 형성에 따라 상기 요철 형상의 하부 상기 홈의 상부에는 공동(Void)이 형성되는 것을 특징으로 하는 발광 다이오드 제조방법.
  6. 제 2 항에 있어서,
    상기 요철부 구현 단계는 상기 반도체층들 형성단계와 동일한 챔버내에서 수행되는 것을 특징으로 하는 발광 다이오드 제조방법.
  7. 제 1 항 또는 제 2 항에 있어서,
    상기 제2 도전형 반도체층 형성 단계는,
    상기 활성층의 상부에 상기 홈 형성에 따른 상기 반도체층들의 손상을 방지하기 위한 형상 보호층을 형성하는 단계를 포함하는 것을 특징으로 하는 발광 다이오드 제조방법.
  8. 제 7 항에 있어서,
    상기 형상 보호층은 알루미늄을 포함하는 것을 특징으로 하는 발광 다이오드 제조방법.
  9. 기판상에 위치하는 제1 도전형 반도체층;
    상기 제1 도전형 반도체층 상부에 위치하는 활성층;
    상기 활성층의 상부에 위치하는 제2 도전형 반도체층; 및
    상기 제2 도전형 반도체층 상부의 다수의 전위결정 결함 부위가 부분적으로 제거되어 형성된 홈의 상부에 각각 형성된 다수의 요철 형상을 포함하는 요철부;를 포함하는 것을 특징으로 하는 발광 다이오드.
  10. 제 9 항에 있어서,
    상기 요철부는,
    상기 요철 형상의 하부, 상기 홈의 상부에 위치하는 마스크층을 포함하는 것을 특징으로 하는 발광 다이오드.
  11. 제 10 항에 있어서,
    상기 요철부는,
    상기 요철 형상의 하부, 상기 홈 내부의 상기 마스크층의 상부에 공동(Void)을 포함하는 것을 특징으로 하는 발광 다이오드.
  12. 제 9 항에 있어서,
    상기 활성층의 상부에 위치하며, 상기 홈 형성에 따른 상기 반도체층들의 손상을 방지하기 위한 형상 보호층을 더 포함하는 것을 특징으로 하는 발광 다이오드.
  13. 제 12 항에 있어서,
    상기 형상 보호층은 알루미늄을 포함하는 것을 특징으로 하는 발광 다이오드.
KR1020080005103A 2008-01-16 2008-01-16 발광다이오드 및 그 제조방법 KR101417051B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080005103A KR101417051B1 (ko) 2008-01-16 2008-01-16 발광다이오드 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080005103A KR101417051B1 (ko) 2008-01-16 2008-01-16 발광다이오드 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20090079123A true KR20090079123A (ko) 2009-07-21
KR101417051B1 KR101417051B1 (ko) 2014-07-08

Family

ID=41337034

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080005103A KR101417051B1 (ko) 2008-01-16 2008-01-16 발광다이오드 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR101417051B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8637876B2 (en) 2009-08-31 2014-01-28 Lg Innotek Co., Ltd. Light emitting device and light emitting device package having the same

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3496512B2 (ja) 1997-06-30 2004-02-16 日亜化学工業株式会社 窒化物半導体素子
JP4556300B2 (ja) 2000-07-18 2010-10-06 ソニー株式会社 結晶成長方法
KR100682873B1 (ko) * 2004-12-28 2007-02-15 삼성전기주식회사 반도체 발광 소자 및 그 제조 방법
KR100657941B1 (ko) 2004-12-31 2006-12-14 삼성전기주식회사 요철 구조를 포함하는 발광 소자 및 그 제조 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8637876B2 (en) 2009-08-31 2014-01-28 Lg Innotek Co., Ltd. Light emitting device and light emitting device package having the same
US9373756B2 (en) 2009-08-31 2016-06-21 Lg Innotek Co., Ltd. Light emitting device and light emitting device package having the same

Also Published As

Publication number Publication date
KR101417051B1 (ko) 2014-07-08

Similar Documents

Publication Publication Date Title
US6876009B2 (en) Nitride semiconductor device and a process of manufacturing the same
JP3815335B2 (ja) 半導体発光素子及びその製造方法
WO2010100844A1 (ja) 窒化物半導体素子及びその製造方法
US20110059564A1 (en) Led having vertical structure and method for fabricating the same
JP2010123717A (ja) 半導体発光素子及び半導体発光素子の製造方法
JP2008047860A (ja) 表面凹凸の形成方法及びそれを利用した窒化ガリウム系発光ダイオード素子の製造方法
US9136434B2 (en) Submicro-facet light-emitting device and method for fabricating the same
KR101294518B1 (ko) 질화물 반도체 발광소자 및 그 제조 방법
TWI493747B (zh) 發光二極體及其形成方法
KR100809229B1 (ko) 질화물 반도체 발광 소자 및 제조방법
KR101081129B1 (ko) 발광소자 및 그 제조방법
US20220285505A1 (en) Indium-gallium-nitride structures and devices
KR20160056525A (ko) 발광 소자 및 그 제조 방법
KR100661960B1 (ko) 발광 다이오드 및 그 제조 방법
KR20090076163A (ko) 질화물 반도체 발광소자 제조방법 및 이에 의해 제조된질화물 반도체 발광소자
JP2009123836A (ja) 窒化物半導体発光素子
TWI545798B (zh) Nitride semiconductor light emitting device and manufacturing method thereof
KR101417051B1 (ko) 발광다이오드 및 그 제조방법
KR101552671B1 (ko) 고휘도 질화물 발광소자 제조 방법
KR101154321B1 (ko) 발광다이오드 및 그 제조방법
KR101349550B1 (ko) 발광다이오드 제조방법
JP2011082248A (ja) 半導体発光素子及びその製造方法、並びにランプ
KR101068864B1 (ko) 반도체 발광소자 및 그 제조방법
KR101198759B1 (ko) 질화물계 발광 소자
KR100730752B1 (ko) 초격자층을 갖는 화합물 반도체, 이를 이용한 발광 다이오드 및 이의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170605

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190612

Year of fee payment: 6