CN110752204B - 互连结构和包括该互连结构的电子器件 - Google Patents

互连结构和包括该互连结构的电子器件 Download PDF

Info

Publication number
CN110752204B
CN110752204B CN201910012228.5A CN201910012228A CN110752204B CN 110752204 B CN110752204 B CN 110752204B CN 201910012228 A CN201910012228 A CN 201910012228A CN 110752204 B CN110752204 B CN 110752204B
Authority
CN
China
Prior art keywords
layer
conductive wiring
interconnect structure
trench
cap layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910012228.5A
Other languages
English (en)
Other versions
CN110752204A (zh
Inventor
卞卿溵
申建旭
金勇勋
申铉振
宋伣在
李昌锡
金昌炫
赵连柱
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN110752204A publication Critical patent/CN110752204A/zh
Application granted granted Critical
Publication of CN110752204B publication Critical patent/CN110752204B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53271—Conductive materials containing semiconductor material, e.g. polysilicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53276—Conductive materials containing carbon, e.g. fullerenes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1606—Graphene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02601—Nanoparticles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53257—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a refractory metal
    • H01L23/53266—Additional layers associated with refractory-metal layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure

Abstract

提供了一种互连结构和包括该互连结构的电子器件。该互连结构包括包含至少一个沟槽的电介质层、填充所述至少一个沟槽的内部的导电布线、以及在导电布线的至少一个表面上的盖层。盖层包括纳米晶石墨烯。纳米晶石墨烯包括纳米尺寸的晶体。

Description

互连结构和包括该互连结构的电子器件
技术领域
本公开涉及互连结构，更具体地，涉及包括由纳米晶石墨烯制成的盖层的互连结构和/或包括该互连结构的电子器件。
背景技术
近年来，半导体器件的尺寸为了半导体器件的高度集成而逐渐减小，并且互连结构中的铜布线的线宽减小。同时，当铜布线的线宽减小时，铜布线中的电流密度增大，结果，铜布线的电阻增大。铜布线的电阻的增大可能引起铜原子的电迁移，导致铜布线中的缺陷。因此，为了降低铜布线的电阻并且限制和/或防止电迁移，可能需要能够改善铜布线中的抗电迁移性(electromigration resistance)的盖层。
发明内容
提供了包括由纳米晶石墨烯制成的盖层的互连结构和包括该互连结构的电子器件。
额外的方面将在以下描述中部分地陈述且将部分自该描述明显，或者可以通过对所给实施方式的实践而被了解。
根据一实施方式的一方面，一种互连结构包括包含至少一个沟槽的电介质层、填充所述至少一个沟槽的内部的导电布线、以及在导电布线的至少一个表面上的盖层。盖层可以包括纳米晶石墨烯。纳米晶石墨烯可以包括纳米尺寸的晶体。
在一些示例实施方式中，纳米尺寸的晶体可以具有0.5nm至100nm的尺寸。纳米晶石墨烯中具有sp2键合结构的碳与总碳之比可以在从50％至99％的范围内。
在一些示例实施方式中，纳米晶石墨烯可以包含1原子百分比(at％)至20at％的氢。纳米晶石墨烯的密度可以为1.6g/cc至2.1g/cc。
在一些示例实施方式中，互连结构还可以包括衬底。电介质层可以在衬底上。电介质层中的所述至少一个沟槽可以包括第一沟槽或第二沟槽中的至少一个。电介质层中的第一沟槽可以不到达衬底。电介质层中的第二沟槽可以到达衬底。
在一些示例实施方式中，导电布线可以包括金属、金属合金或其组合中的至少一种。
在一些示例实施方式中，互连结构还可以包括阻挡层。阻挡层可以在所述至少一个沟槽中覆盖导电布线。阻挡层可以暴露导电布线的上表面。
在一些示例实施方式中，盖层可以覆盖导电布线的上表面。盖层可以覆盖在导电布线周围的阻挡层的上表面。盖层可以覆盖在阻挡层周围的电介质层的上表面。
在一些示例实施方式中，含金属层还可以在导电布线与盖层之间。
在一些示例实施方式中，盖层可以包括第一盖层和第二盖层。第一盖层可以覆盖导电布线的上表面。第二盖层可以在导电布线与阻挡层之间。
在一些示例实施方式中，盖层可以包括第一盖层和第二盖层。第一盖层可以覆盖导电布线的上表面。第二盖层可以在所述至少一个沟槽中覆盖阻挡层的外表面。
在一些示例实施方式中，阻挡层可以覆盖导电布线的整个表面。盖层还可以包括第一盖层和第二盖层。第一盖层可以覆盖阻挡层的上表面。第二盖层可以在所述至少一个沟槽中覆盖阻挡层的外表面。
根据另一实施方式的一方面，一种电子器件包括衬底和衬底上的互连结构。互连结构可以包括电介质层、导电布线和盖层。电介质层可以包括至少一个沟槽。导电布线可以填充所述至少一个沟槽的内部。盖层可以在导电布线的至少一个表面上，并且可以包括纳米晶石墨烯。纳米晶石墨烯可以包括纳米尺寸的晶体。
互连结构还可以包括阻挡层。阻挡层可以在所述至少一个沟槽中覆盖导电布线。
根据另一实施方式的一方面，一种互连结构包括导电布线、阻挡层和盖层。导电布线包括侧表面、底表面和上表面。阻挡层围绕导电布线的侧表面和底表面。盖层可以在导电布线的上表面上。盖层包括纳米晶石墨烯。纳米晶石墨烯包括纳米尺寸的晶体。
在一些示例实施方式中，盖层的宽度可以不同于导电布线的宽度。
在一些示例实施方式中，盖层的宽度和导电布线的宽度可以相等。
在一些示例实施方式中，盖层可以围绕导电布线的侧表面。
在一些示例实施方式中，电介质层可以围绕导电布线的侧表面。阻挡层可以在导电布线的侧表面与电介质层之间。阻挡层的厚度可以小于或等于电介质层的厚度。
附图说明
这些和/或另外的方面将由以下结合附图对一些示例实施方式的描述变得明显并且更容易理解，附图中：
图1是包括根据一示例实施方式的互连结构的电子器件的视图；
图2A是表示典型晶体石墨烯的拉曼光谱的示例图；
图2B是表示根据一示例实施方式的纳米晶石墨烯的拉曼光谱的示例图；
图2C是表示非晶碳层的拉曼光谱的示例图；
图3A至图3C是制造图1所示的包括互连结构的电子器件的方法的示例图；
图4是包括根据另一示例实施方式的互连结构的电子器件的视图；
图5是包括根据另一示例实施方式的互连结构的电子器件的视图；
图6是包括根据另一示例实施方式的互连结构的电子器件的视图；
图7是包括根据另一示例实施方式的互连结构的电子器件的视图；
图8是包括根据另一示例实施方式的互连结构的电子器件的视图；以及
图9是包括根据另一示例实施方式的互连结构的电子器件的视图。
具体实施方式
现在将详细参照其示例在附图中示出的实施方式。相同的附图标记始终指相同的元件。在附图中，为了清楚起见，构成元件的尺寸可能被夸大。此外，当一元件被称为“在”另一元件“上”或“上方”时，它可以直接在所述另一元件上，或者也可以存在居间元件。另外，在以下实施方式中构成每层的材料仅是示例，并且可以使用其它材料。
图1是包括根据一示例实施方式的互连结构120的电子器件100的视图。
参照图1，电子器件100包括衬底110和提供在衬底110上的互连结构120。互连结构120可以包括电介质层121、导电布线125、阻挡层126和盖层127。
衬底110可以包括半导体衬底。例如，衬底110可以包括IV族半导体材料、III/V族半导体化合物或II/VI族半导体化合物。作为具体示例，衬底110可以包括硅(Si)、锗(Ge)、硅碳化物(SiC)、硅锗(SiGe)、SiGeC、Ge合金、镓砷化物(GaAs)、铟砷化物(InAs)、铟磷化物(InP)等。然而，这仅是示例，并且各种半导体材料可以用于衬底110。
衬底110可以包括单个层或其中堆叠不同材料的多个层。衬底110可以包括例如绝缘体上硅(SOI)衬底或绝缘体上硅锗(SGOI)衬底。此外，衬底110可以包括无掺杂半导体材料或掺杂半导体材料。
衬底110可以包括至少一个半导体器件(未示出)。半导体器件可以包括例如晶体管、电容器、二极管和电阻器中的至少一种。然而，发明构思不限于此。
电介质层121形成在衬底110上。电介质层121可以具有单层结构或其中堆叠不同材料的多层结构。电介质层121可以包括在典型的半导体制造工艺中使用的电介质材料。例如，电介质层121可以包括硅氧化物、氮化物、硅氮化物、硅碳化物、硅酸盐等。然而，这仅是示例，并且各种电介质材料可以用作电介质层121。电介质层121还可以包括有机电介质材料。
至少一个沟槽121a可以在电介质层121中形成至一定深度。至少一个沟槽121a可以形成为不到达衬底110或到达衬底110。在图1中，两个沟槽121a形成在电介质层121中，其中一个沟槽121a形成为不到达衬底110而另一个形成为到达衬底110。
导电布线125提供为填充沟槽121a的内部。导电布线125可以包括具有优良导电性的金属或金属合金。例如，导电布线125可以包括铜(Cu)、钌(Ru)、铝(Al)、钴(Co)、钨(W)、钼(Mo)、钛(Ti)、钽(Ta)、镍(Ni)、铂(Pt)、铬(Cr)、其合金、和其组合中的至少一种。然而，发明构思不限于此，并且各种金属可以用作导电布线125。
阻挡层126提供在沟槽121a的内壁上。阻挡层126可以提供为在电介质层121与导电布线125之间覆盖导电布线125。更详细地，阻挡层126可以提供在沟槽121a的内壁上从而覆盖导电布线125的侧表面和下表面。导电布线125的上表面可以通过阻挡层126暴露。阻挡层126可以限制和/或防止构成导电布线125的材料的扩散。同时，阻挡层126可以额外用作电介质层121与导电布线125之间的粘合层。
阻挡层126可以包括单层结构或其中堆叠不同材料的多层结构。阻挡层126可以包括例如金属、金属合金或金属氮化物。作为具体示例，阻挡层126可以包括Ta、Ti、Ru、RuTa、IrTa、W、钛氮化物(TiN)、钽氮化物(TaN)、钌氮化物(RuN)、IrTaN或WN。然而，这仅是示例，并且各种材料可以用作阻挡层126。
盖层127提供在填充沟槽121a的导电布线125的上表面上。盖层127提供为覆盖导电布线125的暴露的上表面。盖层127可以具有与导电布线125的边缘垂直的边缘。
提供在导电布线125的上表面上的盖层127可以包括纳米晶石墨烯。盖层127可以具有单层结构或其中堆叠多个层的多层结构。纳米晶石墨烯可以包括尺寸比作为典型晶体石墨烯的本征石墨烯小的晶体。例如，纳米晶石墨烯可以包括具有纳米级尺寸的晶体，具体地，具有100nm或更小的尺寸。当由纳米晶石墨烯制成的盖层127如下所述地提供在导电布线125的上表面上时，可以减小导电布线125的电阻，从而改善抗电迁移性。
在下文中，本征石墨烯、纳米晶石墨烯和非晶碳层将被具体描述并且相互比较。
图2A至图2C是分别表示典型晶体石墨烯、纳米晶石墨烯和非晶碳层的拉曼光谱的示例图。下面稍后描述的具有sp2键合结构的碳与总碳之比可以例如通过X射线光电子能谱(XPS)分析来获得，并且氢的含量可以通过卢瑟福背散射谱法的成分分析来获得。
图2A是表示本征石墨烯的拉曼光谱的示例图。
参照图2A，对于作为晶体石墨烯的本征石墨烯，D峰强度与G峰强度之比可以例如小于约0.1，并且2D峰强度与G峰强度之比可以例如大于约2。本征石墨烯可以包括尺寸大于约100nm的晶体。
在本征石墨烯中，具有sp2键合结构的碳与总碳之比可以几乎为100％。此外，本征石墨烯可以包括非常少的氢。另外，本征石墨烯的密度可以为例如约2.1g/cc，并且本征石墨烯的薄层电阻(sheet resistance)可以为例如约100至300Ohm/sq。
图2B是表示纳米晶石墨烯的拉曼光谱的示例图。
参照图2B，对于纳米晶石墨烯，D峰强度与G峰强度之比可以例如小于约2.1，并且2D峰强度与G峰强度之比可以例如大于约0.1。D峰的半峰全宽(FWHM)可以为例如约25至120cm-1。
纳米晶石墨烯可以包括尺寸小于本征石墨烯的晶体，例如，具有约0.5nm至100nm尺寸的晶体。在纳米晶石墨烯中，具有sp2键合结构的碳与总碳之比可以为例如约50％至约99％。纳米晶石墨烯可以包含例如约1原子百分比(at％)至约20at％的氢。而且，纳米晶石墨烯的密度可以为例如约1.6g/cc至2.1g/cc，并且纳米晶石墨烯的薄层电阻可以例如大于约1000Ohm/sq。
图2C是表示非晶碳层的拉曼光谱的示例图。
参照图2C，在非晶碳层中，D峰的FWHM可以例如大于约120cm-1。在非晶碳层中，具有sp2键合结构的碳与总碳之比可以为例如约30％至约50％。非晶碳层可以包含例如具有大于约20at％比例的氢。
近年来，半导体器件的尺寸为了半导体器件的高度集成而逐渐减小。因此，可以减小导电布线的线宽。然而，当导电布线的线宽减小时，导电布线中的电流密度增大，结果，导电布线的电阻增大。这样的电阻增大引起电迁移现象，使得导电布线中发生缺陷，从而损坏导电布线。电迁移现象是指由金属中的原子核与导电电子之间的动量传递引起的导体中离子的连续移动所致的材料移动。
当覆盖导电布线125的上表面的盖层127如在本实施方式中那样由纳米晶石墨烯制成时，可以减小导电布线125的电阻。作为具体示例，当由Co制成的盖层提供在铜布线的上表面上时，与在铜布线的上表面上没有提供盖层的情况相比，铜布线的电阻可以减小约4％。相反，当由纳米晶石墨烯制成的盖层提供在铜布线的上表面上时，与铜布线的上表面上没有提供盖层的情况相比，铜布线的电阻可以减小约10％。
这样，通过在导电布线125的上表面上提供由纳米晶石墨烯制成的盖层127，可以减小导电布线125的电阻，并且可以改善抗电迁移性。因此，可以减少缺陷在导电布线125中的发生，从而限制和/或防止导电布线125被损坏。
图3A至图3C是制造图1所示的包括互连结构120的电子器件100的方法的示例图。
参照图3A，包括至少一个沟槽121a的电介质层121形成在衬底110上。更详细地，首先，电介质层121形成在衬底110上。电介质层121可以使用在一般的半导体制造工艺中使用的沉积工艺来形成，例如化学气相沉积(CVD)、等离子体增强化学气相沉积(PECVD)、旋涂等。
衬底110可以包括半导体衬底。例如，衬底110可以包括IV族半导体材料、III/V族半导体化合物或II/VI族半导体化合物。衬底110可以包括单个层或其中堆叠不同材料的多个层。此外，衬底110可以包括例如绝缘体上硅(SOI)衬底或绝缘体上硅锗(SGOI)衬底。此外，衬底110可以包括无掺杂半导体材料或掺杂半导体材料。
衬底110可以包括至少一个半导体器件(未示出)。例如，半导体器件可以包括晶体管、电容器、二极管和电阻器中的至少一种，但不限于此。
电介质层121可以包括在典型的半导体制造工艺中使用的电介质材料。例如，电介质层121可以包括硅氧化物、氮化物、硅氮化物、硅碳化物、硅酸盐等。然而，这仅是示例，并且各种电介质材料可以用作电介质层121。电介质层121还可以包括有机电介质材料。电介质层121可以具有单层结构或其中堆叠不同材料的多层结构。
接着，至少一个沟槽121a在电介质层121中形成至一定深度。至少一个沟槽121a可以通过例如光刻工艺和蚀刻工艺形成。至少一个沟槽121a可以形成为不到达衬底110或到达衬底110。在图3A中，两个沟槽121a形成在电介质层121中，其中一个沟槽121a形成为不到达衬底110而另一个形成为到达衬底110。
参照图3B，导电布线125和阻挡层126形成在电介质层121的至少一个沟槽121a中。首先，阻挡层126被形成以覆盖电介质层121的表面。这里，阻挡层126可以通过在一般的半导体制造工艺中使用的沉积工艺来形成。阻挡层126可以包括例如金属、金属合金或金属氮化物。然而，发明构思不限于此。阻挡层126可以包括单层结构或其中堆叠不同材料的多层结构。
接着，导电布线125形成在阻挡层126的表面上，以填充至少一个沟槽121a的内部。导电布线125可以通过CVD、PECVD、物理气相沉积(PVD)、电镀、化学溶液沉积、无电镀等形成。同时，当导电布线125通过电镀形成时，用于促进电镀的电镀籽晶层(未示出)可以在形成导电布线125之前形成在阻挡层126的表面上。这样的电镀籽晶层可以包括例如Cu、Cu合金、铱(Ir)、Ir合金、Ru或Ru合金，但这仅是示例。
导电布线125可以包括具有优良导电性的金属或金属合金。例如，导电布线125可以包括Cu、Ru、Al、Co、W、Mo、Ti、Ta、Ni、Pt、Cr或其合金。然而，发明构思不限于此，并且各种金属可以用作导电布线125。
随后，如图3B所示，通过平坦化工艺，电介质层121的上表面、阻挡层126的上表面和导电布线125的上表面被处理为齐平。这里，平坦化工艺可以包括例如化学机械抛光(CMP)工艺或研磨工艺，但不限于此。
参照图3C，包括纳米晶石墨烯的盖层127提供在导电布线125的上表面上。盖层127可以形成为覆盖导电布线125的暴露的上表面。这里，包括纳米晶石墨烯的盖层127可以具有单层结构或多层结构。
如上所述，纳米晶石墨烯可以包括尺寸小于作为典型晶体石墨烯的本征石墨烯的晶体，例如，具有约100nm或更小尺寸的晶体，更详细地，具有约0.5nm至100nm尺寸的晶体。在纳米晶石墨烯中，具有sp2键合结构的碳与总碳之比可以为例如约50％至约99％。纳米晶石墨烯可以包含例如约1at％至约20at％的氢。此外，纳米晶石墨烯的密度可以为例如约1.6g/cc至2.1g/cc，并且纳米晶石墨烯的薄层电阻可以为例如大于约1000Ohm/sq。
通过经由诸如CVD或PECVD的沉积工艺生长纳米晶石墨烯，盖层127可以形成在导电布线125的上表面上。作为具体示例，盖层127可以通过使用PECVD在相对低的温度下，例如在约700℃或更低的温度下，在导电布线125的上表面上生长纳米晶石墨烯来形成。除了沉积工艺之外，盖层127还可以通过将纳米晶石墨烯转移到导电布线125的上表面来形成。
图4是包括根据另一示例实施方式的互连结构220的电子器件200的视图。在下文中，将主要描述与上述实施方式不同的内容。
参照图4，电子器件200包括衬底110和提供在衬底110上的互连结构220。互连结构220可以包括电介质层121、导电布线125、阻挡层126和盖层227。
因为上面已经提供了对衬底110和电介质层121的描述，所以这里将不再给出其重复描述。至少一个沟槽121a可以在电介质层121中形成至一定深度。导电布线125提供为填充沟槽121a的内部。导电布线125可以包括具有优良导电性的金属或金属合金，例如Cu、Ru、Al、Co、W、Mo、Ti、Ta、Ni、Pt、Cr或其合金。然而，这仅是示例。阻挡层126提供在沟槽121a的内壁上。阻挡层126可以提供为在电介质层121与导电布线125之间覆盖导电布线125。更详细地，阻挡层126可以提供在沟槽121a的内壁上从而覆盖导电布线125的侧表面和下表面。导电布线125的上表面可以通过阻挡层126暴露。
盖层227提供在导电布线125的上表面和阻挡层126的上表面上。更详细地，盖层227提供为覆盖导电布线125的暴露的上表面和阻挡层126的暴露的上表面。
盖层227可以包括纳米晶石墨烯。如上所述，纳米晶石墨烯可以包括尺寸小于作为典型晶体石墨烯的本征石墨烯的晶体，例如，具有约100nm或更小尺寸的晶体。因为已经在上述实施方式中详细描述了纳米晶石墨烯，所以这里将不再给出其重复描述。
图5是包括根据另一示例实施方式的互连结构320的电子器件300的视图。在下文中，将主要描述与上述实施方式不同的内容。
参照图5，电子器件300包括衬底110和提供在衬底110上的互连结构320。互连结构320可以包括电介质层121、导电布线125、阻挡层126和盖层327。
因为上面已经提供了对衬底110和电介质层121的描述，所以这里将不再给出其重复描述。至少一个沟槽121a可以在电介质层121中形成至一定深度。导电布线125提供为填充沟槽121a的内部。阻挡层126提供在沟槽121a的内壁上。更详细地，阻挡层126可以提供在沟槽121a的内壁上，从而覆盖导电布线125的侧表面和下表面。导电布线125的上表面可以通过阻挡层126暴露。
盖层327提供在导电布线125的上表面、阻挡层126的上表面和电介质层121的部分上表面上。更详细地，盖层327提供为覆盖导电布线125的暴露的上表面、阻挡层126的暴露的上表面、以及在阻挡层126周围的电介质层121的暴露的上表面。
盖层327可以包括纳米晶石墨烯。如上所述，纳米晶石墨烯可以包括尺寸小于作为典型晶体石墨烯的本征石墨烯的晶体，例如，具有约100nm或更小尺寸的晶体。因为已经在上述实施方式中详细描述了纳米晶石墨烯，所以这里将不再给出其重复描述。
图6是包括根据另一示例实施方式的互连结构420的电子器件400的视图。在下文中，将主要描述与上述实施方式不同的内容。
参照图6，电子器件400包括衬底110和提供在衬底110上的互连结构420。互连结构420可以包括电介质层121、导电布线125、阻挡层126和盖层427。
因为上面已经提供了对衬底110和电介质层121的描述，所以这里将不再给出其重复描述。至少一个沟槽121a可以在电介质层121中形成至一定深度。导电布线125提供为填充沟槽121a的内部。阻挡层126提供在沟槽121a的内壁上。更详细地，阻挡层126可以提供在沟槽121a的内壁上从而覆盖导电布线125的侧表面和下表面。导电布线125的上表面可以通过阻挡层126暴露。
含金属层428和盖层427顺序地形成在导电布线125的上表面上。含金属层428可以促进构成盖层427的纳米晶石墨烯的生长和形成。
含金属层428可以包括具有比构成导电布线125的材料更好的抗腐蚀性或抗氧化性的金属或金属合金。例如，含金属层428可以包括钌(Ru)、Ir、铂(Pt)、钴(Co)、铑(Rh)、CoW、CoWP或其合金。然而，这仅是示例。含金属层428可以具有单层结构或多层结构。含金属层428可以通过例如CVD、PECVD、原子层沉积(ALD)等选择性地形成在导电布线125的上表面上。
盖层427形成在含金属层428的上表面上。盖层427可以包括纳米晶石墨烯。如上所述，纳米晶石墨烯可以包括尺寸小于作为典型晶体石墨烯的本征石墨烯的晶体，例如，具有约100nm或更小尺寸的晶体。因为已经在上述实施方式中详细描述了纳米晶石墨烯，所以这里将不再给出其重复描述。如上所述，盖层427可以在含金属层428的上表面上更有效地形成，因为含金属层428可以促进纳米晶石墨烯的生长和形成。
图7是包括根据另一示例实施方式的互连结构520的电子器件500的视图。
参照图7，电子器件500包括衬底110和提供在衬底110上的互连结构520。互连结构520可以包括电介质层121、导电布线525、阻挡层526和盖层527。
衬底110可以包括半导体衬底。例如，衬底110可以包括IV族半导体材料、III/V族半导体化合物或II/VI族半导体化合物。然而，发明构思不限于此。衬底110可以包括单个层或其中堆叠不同材料的多个层。此外，衬底110可以包括无掺杂半导体材料或掺杂半导体材料。衬底110可以包括至少一个半导体器件(未示出)。例如，半导体器件可以包括晶体管、电容器、二极管和电阻器中的至少一种，但不限于此。
电介质层121形成在衬底110上。电介质层121可以具有单层结构或其中堆叠不同材料的多层结构。电介质层121可以包括在典型的半导体制造工艺中使用的电介质材料。例如，电介质层121可以包括无机电介质材料或有机电介质材料。
至少一个沟槽121a可以在电介质层121中形成至一定深度。至少一个沟槽121a可以形成为不到达衬底110或到达衬底110。在图7中，两个沟槽121a形成在电介质层121中，其中一个沟槽121a形成为不到达衬底110而另一个形成为到达衬底110。
导电布线525提供为填充沟槽121a的内部。导电布线525可以包括具有优良导电性的金属或金属合金。例如，导电布线525可以包括Cu、Ru、Al、Co、W、Mo、Ti、Ta、Ni、Pt、Cr或其合金。然而，发明构思不限于此，并且各种金属可以用作导电布线525。盖层527提供为覆盖导电布线525的整个表面。盖层527可以包括第一盖层527a和第二盖层527b。第一盖层527a可以覆盖导电布线525的上表面和第二盖层527b的上表面，第二盖层527b可以在沟槽121a中覆盖导电布线525的外表面，即侧表面和下表面。
盖层527可以包括纳米晶石墨烯。盖层527可以具有单层结构或其中堆叠多个层的多层结构。纳米晶石墨烯可以包括尺寸小于作为典型晶体石墨烯的本征石墨烯的晶体，例如，具有约100nm或更小尺寸的晶体。
这样，通过在导电布线525的整个表面上提供由纳米晶石墨烯制成的盖层527，可以减小导电布线525的电阻，因而可以改善抗电迁移性。更详细地，第一盖层527a可以提高可在导电布线525的上表面上发生的抗电迁移性，并且第二盖层527b可以提供在沟槽121a内以提高可在导电布线525的侧表面和下表面中发生的抗电迁移性。第二盖层527b还可以用作用于限制和/或防止构成导电布线525的材料扩散的扩散阻挡物。
阻挡层526提供为在沟槽121a内覆盖第二盖层527b。更详细地，阻挡层526可以提供为覆盖第二盖层527b的侧表面和下表面。阻挡层526可以限制和/或防止构成导电布线525的材料的扩散。阻挡层526可以包括单层结构或其中堆叠不同材料的多层结构。阻挡层526可以包括例如金属、金属合金或金属氮化物。作为具体示例，阻挡层126可以包括Ta、Ti、Ru、RuTa、IrTa、W、TaN、TiN、RuN、TuTaN、IrTaN或WN。然而，这仅是示例，并且各种材料可以用作阻挡层526。
在本实施方式中，能够用作扩散阻挡物的第二盖层527b提供在导电布线525与阻挡层526之间，以减小阻挡层526所需的厚度或层数。
同时，图7显示了第一盖层527a覆盖导电布线525的上表面和第二盖层527b的上表面的示例。然而，第一盖层527a可以形成为仅覆盖导电布线525的上表面。第一盖层527a还可以形成为覆盖导电布线525的上表面、第二盖层527b的上表面、阻挡层526的上表面、以及在第二盖层527b周围的电介质层121的上表面。
图8是包括根据另一示例实施方式的互连结构620的电子器件600的视图。在下文中，将主要描述与上述实施方式不同的内容。
参照图8，电子器件600包括衬底110和提供在衬底110上的互连结构620。互连结构620可以包括电介质层121、导电布线625、阻挡层626和盖层627。
衬底110可以包括半导体衬底。衬底110可以包括单个层或其中堆叠不同材料的多个层。此外，衬底110可以包括无掺杂半导体材料或掺杂半导体材料。衬底110可以包括至少一个半导体器件(未示出)。
电介质层121形成在衬底110上。电介质层121可以具有单层结构或其中堆叠不同材料的多层结构。电介质层121可以包括在典型的半导体制造工艺中使用的电介质材料。例如，电介质层121可以包括无机电介质材料或有机电介质材料。至少一个沟槽121a可以在电介质层121中形成至一定深度。至少一个沟槽121a可以形成为不到达衬底110或到达衬底110。
导电布线625提供为填充沟槽121a的内部。导电布线625可以包括具有优良导电性的金属或金属合金。例如，导电布线625可以包括Cu、Ru、Al、Co、W、Mo、Ti、Ta、Ni、Pt、Cr或其合金。然而，这仅是示例。
阻挡层626提供为在沟槽121a中覆盖导电布线625的外表面，即侧表面和下表面。导电布线625的上表面可以通过阻挡层626暴露。阻挡层626可以限制和/或防止构成导电布线625的材料的扩散。阻挡层626可以包括单层结构或其中堆叠不同材料的多层结构。阻挡层626可以包括例如金属、金属合金或金属氮化物。
盖层627提供为覆盖导电布线625和阻挡层626。盖层627可以包括第一盖层627a和第二盖层627b。第一盖层627a可以覆盖导电布线625的上表面、阻挡层626的上表面和第二盖层627b的上表面，第二盖层627b可以在沟槽121a中覆盖阻挡层626的外表面，即侧表面和下表面。
盖层627可以包括纳米晶石墨烯。盖层627可以具有单层结构或其中堆叠多个层的多层结构。纳米晶石墨烯可以包括尺寸小于作为典型晶体石墨烯的本征石墨烯的晶体，例如，具有约100nm或更小尺寸的晶体。
第一盖层627a可以提高可在导电布线625的上表面上发生的抗电迁移性，并且第二盖层627b可以提供在沟槽121a内以提高可在导电布线625的侧表面和下表面中发生的抗电迁移性。第二盖层627b还可以用作用于限制和/或防止构成导电布线625的材料扩散的扩散阻挡物。
在本实施方式中，能够用作阻挡物的第二盖层627b提供在阻挡层626的侧表面和下表面上，以减小阻挡层626所需的厚度或层数。
同时，图8显示了第一盖层627a覆盖导电布线625的上表面、阻挡层626的上表面和第二盖层627b的上表面的示例。然而，第一盖层627a还可以形成为覆盖导电布线625的上表面、或者覆盖导电布线625的上表面和阻挡层626的上表面。第一盖层627a还可以形成为覆盖导电布线625的上表面、阻挡层626的上表面、第二盖层627b的上表面、以及在第二盖层627b周围的电介质层121的上表面。
图9是包括根据另一示例实施方式的互连结构720的电子器件的视图。在下文中，将主要描述与上述实施方式不同的内容。
参照图9，电子器件700包括衬底110和提供在衬底110上的互连结构720。互连结构720可以包括电介质层121、导电布线725、阻挡层726和盖层727。
衬底110提供有电介质层121。至少一个沟槽121a可以在电介质层121中形成至一定深度。至少一个沟槽121a可以形成为不到达衬底110或到达衬底110。
导电布线725提供为填充沟槽121a的内部。导电布线725可以包括具有优良导电性的金属或金属合金。阻挡层726提供为覆盖导电布线725的整个表面(即上表面、侧表面和下表面)。阻挡层726可以包括例如金属、金属合金或金属氮化物。
盖层727提供为覆盖阻挡层726。盖层727可以包括第一盖层727a和第二盖层727b。第一盖层727a可以覆盖阻挡层726的上表面和第二盖层727b的上表面，第二盖层727b可以在沟槽121a中覆盖阻挡层726的外表面，即侧表面和下表面。
盖层727可以包括纳米晶石墨烯。盖层727可以具有单层结构或其中堆叠多个层的多层结构。纳米晶石墨烯可以包括尺寸小于作为典型晶体石墨烯的本征石墨烯的晶体，例如，具有约100nm或更小尺寸的晶体。
第一盖层727a和第二盖层727b可以提高可在导电布线725中发生的抗电迁移性。第一盖层727a和第二盖层727b还可以用作用于限制和/或防止构成导电布线725的材料扩散的扩散阻挡物。因此，可以减小阻挡层726所需的厚度或层数。
根据以上示例实施方式，通过在导电布线中提供包括纳米晶石墨烯的盖层，可以减小导电布线的电阻，从而改善抗电迁移性。结果，可以减少缺陷在导电布线中的发生，从而限制和/或防止导电布线被损坏。
应理解，这里描述的实施方式应在描述性的意义上被考虑，而不是为了限制的目的。对每个实施方式内的特征或方面的描述通常应被认为可用于其它实施方式中的其它类似的特征或方面。
虽然已经参照附图描述了一个或更多个实施方式，但是本领域普通技术人员将理解，可以在此进行形式和细节上的各种改变而不背离如由所附权利要求限定的精神和范围。
本申请要求享有2018年7月24日在韩国知识产权局提交的韩国专利申请第10-2018-0086013号的优先权，其公开通过引用全文在此合并。

Claims (22)

1.一种互连结构，包括：
包括至少一个沟槽的电介质层；
填充所述至少一个沟槽内部的导电布线；以及
在所述导电布线的至少一个表面上的盖层，所述盖层包括纳米晶石墨烯，所述纳米晶石墨烯包括纳米尺寸的晶体，
其中所述纳米晶石墨烯包含1at％至20at％的氢，
其中所述纳米晶石墨烯中具有sp2键合结构的碳与总碳之比在从50％至99％的范围内，
其中所述纳米晶石墨烯的密度为1.6g/cc至2.1g/cc。
2.根据权利要求1所述的互连结构，其中所述纳米尺寸的晶体具有0.5nm至100nm的尺寸。
3.根据权利要求1所述的互连结构，还包括：
衬底，其中
所述电介质层在所述衬底上。
4.根据权利要求3所述的互连结构，其中所述电介质层中的所述至少一个沟槽包括以下中的至少一个：
在所述电介质层中不到达所述衬底的第一沟槽，以及
在所述电介质层中到达所述衬底的第二沟槽。
5.根据权利要求1所述的互连结构，其中所述导电布线包括金属、金属合金或其组合中的一种。
6.根据权利要求1所述的互连结构，还包括：
阻挡层，其中
所述阻挡层在所述至少一个沟槽中覆盖所述导电布线。
7.根据权利要求6所述的互连结构，其中所述阻挡层暴露所述导电布线的上表面。
8.根据权利要求7所述的互连结构，其中所述盖层覆盖所述导电布线的所述上表面。
9.根据权利要求8所述的互连结构，其中所述盖层覆盖在所述导电布线周围的所述阻挡层的上表面。
10.根据权利要求9所述的互连结构，其中所述盖层覆盖在所述阻挡层周围的所述电介质层的上表面。
11.根据权利要求8所述的互连结构，还包括：在所述导电布线与所述盖层之间的含金属层。
12.根据权利要求8所述的互连结构，其中
所述盖层包括第一盖层和第二盖层，
所述第一盖层覆盖所述导电布线的所述上表面，以及
所述第二盖层在所述导电布线与所述阻挡层之间。
13.根据权利要求8所述的互连结构，其中
所述盖层包括第一盖层和第二盖层，
所述第一盖层覆盖所述导电布线的所述上表面，以及
所述第二盖层在所述至少一个沟槽中覆盖所述阻挡层的外表面。
14.根据权利要求6所述的互连结构，其中所述阻挡层覆盖所述导电布线的整个表面。
15.根据权利要求14所述的互连结构，其中
所述盖层包括第一盖层和第二盖层，
所述第一盖层覆盖所述阻挡层的上表面；以及
所述第二盖层在所述至少一个沟槽中覆盖所述阻挡层的一个或更多个外表面。
16.一种电子器件，包括：
衬底；以及
在所述衬底上的互连结构，
所述互连结构包括电介质层、导电布线和盖层，
所述电介质层提供为包括至少一个沟槽，
所述导电布线填充所述至少一个沟槽的内部，以及
所述盖层在所述导电布线的至少一个表面上，所述盖层包括纳米晶石墨烯，所述纳米晶石墨烯包括纳米尺寸的晶体，
其中所述纳米晶石墨烯包含1at％至20at％的氢，
其中所述纳米晶石墨烯中具有sp2键合结构的碳与总碳之比在从50％至99％的范围内，
其中所述纳米晶石墨烯的密度为1.6g/cc至2.1g/cc。
17.根据权利要求16所述的电子器件，其中
所述互连结构还包括阻挡层，以及
所述阻挡层在所述至少一个沟槽中覆盖所述导电布线。
18.一种互连结构，包括：
导电布线，包括侧表面、底表面和上表面；
阻挡层，围绕所述导电布线的所述侧表面和所述底表面；
盖层，在所述导电布线的所述上表面上，所述盖层包括纳米晶石墨烯，所述纳米晶石墨烯包括纳米尺寸的晶体，
其中所述纳米晶石墨烯包含1at％至20at％的氢，
其中所述纳米晶石墨烯中具有sp2键合结构的碳与总碳之比在从50％至99％的范围内，
其中所述纳米晶石墨烯的密度为1.6g/cc至2.1g/cc。
19.根据权利要求18所述的互连结构，其中
所述盖层的宽度不同于所述导电布线的宽度。
20.根据权利要求18所述的互连结构，其中
所述盖层的宽度和所述导电布线的宽度相等。
21.根据权利要求18所述的互连结构，其中
所述盖层围绕所述导电布线的所述侧表面。
22.根据权利要求18所述的互连结构，还包括：
电介质层，围绕所述导电布线的所述侧表面，其中
所述阻挡层在所述导电布线的所述侧表面与所述电介质层之间，以及
所述阻挡层在所述电介质层中的深度小于或等于所述电介质层的厚度。
CN201910012228.5A 2018-07-24 2019-01-07 互连结构和包括该互连结构的电子器件 Active CN110752204B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020180086013A KR102532605B1 (ko) 2018-07-24 2018-07-24 나노결정질 그래핀 캡층을 포함하는 인터커넥트 구조체 및 이 인터커넥트 구조체를 포함하는 전자 소자
KR10-2018-0086013 2018-07-24

Publications (2)

Publication Number Publication Date
CN110752204A CN110752204A (zh) 2020-02-04
CN110752204B true CN110752204B (zh) 2024-02-23

Family

ID=64755127

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910012228.5A Active CN110752204B (zh) 2018-07-24 2019-01-07 互连结构和包括该互连结构的电子器件

Country Status (5)

Country Link
US (2) US10971451B2 (zh)
EP (1) EP3599638A1 (zh)
JP (1) JP2020017728A (zh)
KR (1) KR102532605B1 (zh)
CN (1) CN110752204B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220074625A (ko) 2020-11-27 2022-06-03 삼성전자주식회사 접촉저항을 낮추는 인터커넥트 구조와 이를 포함하는 전자소자 및 인터커넥트 구조의 제조방법
KR20230037989A (ko) * 2021-09-10 2023-03-17 삼성전자주식회사 멀티 브릿지 채널 전계 효과 트랜지스터 및 그 제조 방법
US20230090280A1 (en) * 2021-09-23 2023-03-23 Applied Materials, Inc. Selective graphene deposition

Family Cites Families (75)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003011755A1 (en) 2001-07-27 2003-02-13 University Of Surrey Production of carbon nanotubes
WO2006020565A2 (en) * 2004-08-09 2006-02-23 Blue29, Llc Barrier layer configurations and methods for processing microelectronic topographies having barrier layers
JP2007109736A (ja) 2005-10-11 2007-04-26 Nec Electronics Corp 半導体装置およびその製造方法
JPWO2008108482A1 (ja) * 2007-03-06 2010-06-17 帝人株式会社 ピッチ系炭素繊維、その製造方法および成形体
KR100923304B1 (ko) 2007-10-29 2009-10-23 삼성전자주식회사 그라펜 시트 및 그의 제조방법
US8808810B2 (en) 2009-12-15 2014-08-19 Guardian Industries Corp. Large area deposition of graphene on substrates, and products including the same
KR101313746B1 (ko) 2010-06-22 2013-10-01 강원대학교산학협력단 탄소 나노튜브의 저온 대량합성 방법
KR20120000338A (ko) 2010-06-25 2012-01-02 삼성전자주식회사 그라펜 층수 제어방법
US9371234B2 (en) 2010-07-15 2016-06-21 Graphene Square, Inc. Method for producing graphene at a low temperature, method for direct transfer of graphene using same, and graphene sheet
KR20120012271A (ko) 2010-07-30 2012-02-09 성균관대학교산학협력단 그래핀의 제조 방법, 그래핀 시트 및 이를 이용한 소자
KR20120059853A (ko) 2010-12-01 2012-06-11 삼성전자주식회사 그래핀 기판 및 제조방법
US20120141799A1 (en) 2010-12-03 2012-06-07 Francis Kub Film on Graphene on a Substrate and Method and Devices Therefor
US8476765B2 (en) * 2010-12-06 2013-07-02 Stmicroelectronics, Inc. Copper interconnect structure having a graphene cap
KR101798063B1 (ko) 2010-12-14 2017-11-15 삼성전자주식회사 조명 광학계 및 이를 포함하는 3차원 영상 획득 장치
US20120261644A1 (en) 2011-04-18 2012-10-18 International Business Machines Corporation Structure and method of making graphene nanoribbons
CN102849961B (zh) 2011-07-01 2016-08-03 中央研究院 在基板上成长碳薄膜或无机材料薄膜的方法
US9056282B2 (en) 2012-01-27 2015-06-16 Empire Technology Development Llc Accelerating transport through graphene membranes
GB2499199B (en) 2012-02-07 2015-12-23 Univ Leiden Thin film formation
US9472450B2 (en) * 2012-05-10 2016-10-18 Samsung Electronics Co., Ltd. Graphene cap for copper interconnect structures
US10653824B2 (en) 2012-05-25 2020-05-19 Lockheed Martin Corporation Two-dimensional materials and uses thereof
JP2013249530A (ja) 2012-06-04 2013-12-12 National Institute Of Advanced Industrial Science & Technology グラフェンの製造方法及びグラフェン
KR101871235B1 (ko) 2012-06-05 2018-06-27 삼성전자주식회사 깊이 영상 생성 방법 및 장치, 깊이 영상 처리 방법 및 장치
KR101381008B1 (ko) 2012-07-04 2014-04-04 세종대학교산학협력단 그래핀의 제조방법
CN103572247A (zh) 2012-07-27 2014-02-12 中国科学院苏州纳米技术与纳米仿生研究所 一种在金属催化剂表面制备薄层石墨烯的方法
GB201215766D0 (en) 2012-09-04 2012-10-17 True 2 Materials A novek method to create graphite oxide, graphene oxide and graphene freestanding sheets
US9595436B2 (en) 2012-10-25 2017-03-14 Applied Materials, Inc. Growing graphene on substrates
US20140145332A1 (en) * 2012-11-26 2014-05-29 Globalfoundries Inc. Methods of forming graphene liners and/or cap layers on copper-based conductive structures
KR101920724B1 (ko) 2012-12-11 2018-11-21 삼성전자주식회사 그래핀을 포함하는 전자 소자
KR20140090333A (ko) 2013-01-07 2014-07-17 서울대학교산학협력단 무촉매 그래핀 제조 방법 및 이를 이용한 반도체 발광소자 제조 방법
CN103121670B (zh) 2013-02-19 2015-04-29 西安交通大学 远程等离子体增强原子层沉积低温生长石墨烯的方法
JP2014170826A (ja) 2013-03-04 2014-09-18 Dainippon Screen Mfg Co Ltd 配線構造、配線形成方法および電子デバイス
US9534296B2 (en) 2013-03-15 2017-01-03 Mcalister Technologies, Llc Methods of manufacture of engineered materials and devices
US9601579B2 (en) 2013-05-24 2017-03-21 The University Of North Carolina At Charlotte Growth of semiconductors on hetero-substrates using graphene as an interfacial layer
JP6002087B2 (ja) 2013-05-29 2016-10-05 東京エレクトロン株式会社 グラフェンの生成方法
US8987780B2 (en) 2013-05-31 2015-03-24 Stmicroelectronics, Inc. Graphene capped HEMT device
GB201318463D0 (en) 2013-08-13 2013-12-04 Medical Res Council Graphene Modification
KR101493893B1 (ko) 2013-09-25 2015-02-17 인하대학교 산학협력단 펄스 레이저 증착을 이용한 그래핀의 제조방법
US9165824B2 (en) * 2013-09-27 2015-10-20 Intel Corporation Interconnects with fully clad lines
WO2015126139A1 (en) 2014-02-19 2015-08-27 Samsung Electronics Co., Ltd. Wiring structure and electronic device employing the same
KR102402545B1 (ko) 2014-02-19 2022-05-27 삼성전자주식회사 배선 구조 및 이를 적용한 전자소자
WO2015149116A1 (en) 2014-04-04 2015-10-08 Commonwealth Scientific And Industrial Research Organisation Graphene process and product
KR101667841B1 (ko) 2014-04-08 2016-10-20 경남대학교 산학협력단 플라즈마 화학기상증착 프로세스의 전계제어기법을 이용한 그래핀 나노월 성장 방법
US20150357236A1 (en) 2014-06-08 2015-12-10 International Business Machines Corporation Ultrathin Multilayer Metal Alloy Liner for Nano Cu Interconnects
US10354935B2 (en) 2014-06-10 2019-07-16 Iucf-Hyu (Industry-University Cooperation Foundation Hanyang University) Graphene structure and method for manufacturing the same
WO2016006943A1 (ko) 2014-07-09 2016-01-14 재단법인대구경북과학기술원 그래핀으로 코팅된 코어-쉘 구조를 가지는 금속 나노와이어 및 이의 제조방법
TWI498206B (zh) 2014-09-04 2015-09-01 Univ Nat Central 連續式合成碳薄膜或無機材料薄膜之設備與方法
CN105585011A (zh) 2014-11-18 2016-05-18 平度市华东石墨加工厂 一种制备石墨烯的工艺
KR20160085418A (ko) 2015-01-08 2016-07-18 이윤택 무촉매 저온 기판 성장 그래핀의 제조방법 및 무촉매 저온 기판 성장 그래핀 및 제조 장치
KR102371295B1 (ko) 2015-02-16 2022-03-07 삼성전자주식회사 확산 방지층을 포함하는 층 구조물 및 그 제조방법
KR101633039B1 (ko) * 2015-03-10 2016-06-23 한국과학기술원 표면 개질된 그래핀 캡핑층을 포함한 구리 배선 소자 및 그 제조 방법
KR101685791B1 (ko) 2015-03-18 2016-12-13 성균관대학교산학협력단 도선 및 반도체 소자 배선용 나노 카본 재료 및 육방정계 질화붕소 적층구조물 및 이의 제조 방법
KR20150121680A (ko) 2015-05-28 2015-10-29 이윤택 그래핀의 제조방법 및 그래핀 원자층이 식각되는 그래핀 제조방법 및 웨이퍼결합방법을 구비하는 그래핀 굽힘 트랜지스터, 및 그래핀 굽힘 트랜지스터
US20160365585A1 (en) 2015-06-10 2016-12-15 GM Global Technology Operations LLC Low Temperature Atmospheric Pressure Atomic Layer Deposition (ALD) of Graphene on Stainless Steel Substrates as BPP Coating
CN105097478B (zh) 2015-07-24 2019-12-24 深圳市华星光电技术有限公司 在栅极表面生长石墨烯的方法及在源漏极表面生长石墨烯的方法
KR102477091B1 (ko) 2015-07-24 2022-12-13 삼성전자주식회사 2차원 물질 하드마스크와 그 제조방법 및 하드 마스크를 이용한 물질층 패턴 형성방법
KR102434699B1 (ko) 2015-07-31 2022-08-22 삼성전자주식회사 확산방지층을 포함하는 다층구조체 및 이를 구비하는 소자
JP6440850B2 (ja) 2015-09-02 2018-12-19 東京エレクトロン株式会社 グラフェンの製造方法、グラフェンの製造装置及び電子デバイスの製造方法
US9834445B2 (en) 2015-11-30 2017-12-05 Korea Institute Of Energy Research Porous graphene member, method for manufacturing same, and apparatus for manufacturing same using the method
KR101849360B1 (ko) 2016-01-29 2018-04-16 한화테크윈 주식회사 그래핀 기반 적층체 및 이의 제조방법
US10816476B2 (en) 2016-03-04 2020-10-27 Vg Systems Limited XPS and Raman sample analysis system and method
KR20160059468A (ko) 2016-03-09 2016-05-26 이윤택 무촉매 기판 성장 그래핀의 제조방법 및 무촉매 기판 성장 그래핀 및 제조 장치
NO345837B1 (en) 2016-05-04 2021-08-30 Cealtech As Apparatus for large scale producing 3D graphene and method describing the same
JP6793503B2 (ja) 2016-09-01 2020-12-02 東京エレクトロン株式会社 グラフェンの生成方法
KR101813186B1 (ko) 2016-11-30 2017-12-28 삼성전자주식회사 포토마스크용 펠리클과 이를 포함하는 레티클 및 리소그래피용 노광 장치
WO2018213446A1 (en) * 2017-05-16 2018-11-22 Cornell University Graphenic fibers, yarns, composites, and methods of making the same
US10510657B2 (en) 2017-09-26 2019-12-17 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device with interconnecting structure and method for manufacturing the same
US10727002B2 (en) * 2017-10-09 2020-07-28 Nanotek Instruments Group, Llc Lithium ion-based internal hybrid electrochemical energy storage cell
US11180373B2 (en) 2017-11-29 2021-11-23 Samsung Electronics Co., Ltd. Nanocrystalline graphene and method of forming nanocrystalline graphene
KR102082694B1 (ko) 2018-05-09 2020-02-28 한국과학기술연구원 그래핀 적용 대상의 표면에 그래핀을 직접 합성하는 방법 및 상기 방법을 이용하여 형성된 그래핀을 포함하는 소자
KR20200015279A (ko) 2018-08-03 2020-02-12 삼성전자주식회사 나노결정질 그래핀의 형성방법 및 이를 포함하는 소자
KR102601607B1 (ko) 2018-10-01 2023-11-13 삼성전자주식회사 그래핀의 형성방법
KR20200052125A (ko) 2018-11-06 2020-05-14 삼성전자주식회사 그래핀 형성 방법
US20200286732A1 (en) 2019-03-04 2020-09-10 Samsung Electronics Co., Ltd. Method of pre-treating substrate and method of directly forming graphene using the same
KR20200126721A (ko) 2019-04-30 2020-11-09 삼성전자주식회사 그래핀 구조체 및 그래핀 구조체의 형성방법
KR20200128975A (ko) 2019-05-07 2020-11-17 삼성전자주식회사 그래핀의 형성방법

Also Published As

Publication number Publication date
EP3599638A1 (en) 2020-01-29
US20200035611A1 (en) 2020-01-30
CN110752204A (zh) 2020-02-04
KR102532605B1 (ko) 2023-05-15
KR20200011197A (ko) 2020-02-03
JP2020017728A (ja) 2020-01-30
US20210159183A1 (en) 2021-05-27
US10971451B2 (en) 2021-04-06
US11682622B2 (en) 2023-06-20

Similar Documents

Publication Publication Date Title
EP2847792B1 (en) Graphene cap for copper interconnect structures
US11682622B2 (en) Interconnect structure having nanocrystalline graphene cap layer and electronic device including the interconnect structure
JP5826783B2 (ja) 半導体装置
US8907484B2 (en) Semiconductor device and method for manufacturing same
US8232647B2 (en) Structure and process for metallization in high aspect ratio features
US20090289365A1 (en) Structure and process for conductive contact integration
US20160071803A1 (en) Semiconductor device and method for manufacturing the same
US9484206B2 (en) Semiconductor device including catalyst layer and graphene layer thereon and method for manufacturing the same
EP3961677A1 (en) Method of forming carbon layer and method of forming interconnect structure
CN115566000A (zh) 互连结构
US11217531B2 (en) Interconnect structure having nanocrystalline graphene cap layer and electronic device including the interconnect structure
CN114068483A (zh) 包括金属布线的集成电路器件及其形成方法
US20090096108A1 (en) Structure and methods of forming contact structures
US9865543B1 (en) Structure and method for inhibiting cobalt diffusion
US20230041352A1 (en) Interconnect structure and electronic device including the same
TW201528428A (zh) 半導體結構及其製造方法
US20170154816A1 (en) Amorphous metal interconnections by subtractive etch
US20220406648A1 (en) Semiconductor interconnection structures and methods of forming the same
CN116364646A (zh) 互连件、包括其的电子设备和形成互连件的方法
US20090136724A1 (en) Method of fabricating semiconductor device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant