KR20200126721A - 그래핀 구조체 및 그래핀 구조체의 형성방법 - Google Patents

그래핀 구조체 및 그래핀 구조체의 형성방법 Download PDF

Info

Publication number
KR20200126721A
KR20200126721A KR1020190050720A KR20190050720A KR20200126721A KR 20200126721 A KR20200126721 A KR 20200126721A KR 1020190050720 A KR1020190050720 A KR 1020190050720A KR 20190050720 A KR20190050720 A KR 20190050720A KR 20200126721 A KR20200126721 A KR 20200126721A
Authority
KR
South Korea
Prior art keywords
substrate
graphene
forming
plasma
carbon
Prior art date
Application number
KR1020190050720A
Other languages
English (en)
Inventor
이은규
변경은
송현재
신현진
김창현
신건욱
이창석
정아름
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020190050720A priority Critical patent/KR20200126721A/ko
Priority to US16/678,115 priority patent/US11626282B2/en
Publication of KR20200126721A publication Critical patent/KR20200126721A/ko
Priority to US18/179,565 priority patent/US20230207312A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1606—Graphene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02115—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material being carbon, e.g. alpha-C, diamond or hydrogen doped carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02252—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02499—Monolayers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02527—Carbon, e.g. diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66015—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02447—Silicon carbide

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Carbon And Carbon Compounds (AREA)

Abstract

그래핀 구조체 및 그래핀 구조체의 형성방법이 개시된다. 개시된 그래핀 구조체는 기판과, 이 기판의 표면에 성장된 그래핀을 포함한다. 여기서, 기판의 표면과 그래핀 사이에 기판의 물질과 그래핀의 탄소가 공유 결합한 본딩 영역이 형성된다.

Description

그래핀 구조체 및 그래핀 구조체의 형성방법{Graphene structure and method for forming the graphene structure}
그래핀 구조체 및 그래핀 구조체의 형성방법에 관한 것으로, 상세하게는 그래핀과 기판 사이의 접착력이 향상된 그래핀 구조체 및 그래핀 구조체의 형성방법에 관한 것이다.
반도체 소자 분야에서는 금속 배선의 폭이 줄어듦에 따른 저항 증가 문제 및 새로운 금속 베리어(metal barrier) 물질의 개발 필요성 문제를 해결하기 위해 그래핀(graphene)에 대한 연구가 활발하게 진행되고 있다. 그래핀은 탄소원자들이 2차원적으로 연결되어 육각형 벌집(hexagonal honeycomb) 구조를 가지는 물질로서, 원자 크기 수준의 매우 얇은 두께를 가지고 있다. 이러한 그래핀은 실리콘(Si)에 비해 높은 전기 이동도 및 우수한 열특성을 가지며, 화학적으로 안정하고, 표면적이 넓다는 장점을 가지고 있다.
그래핀을 반도체 소자에 적용하기 위해서는 반도체 기판에 직접 그래핀을 성장시키는 것이 공정 상 유리하다. 그러나 그래핀을 직접 성장시켜 형성하는 경우에는 반도체 기판과 그래핀 사이의 접착력이 약해질 수 있다.
예시적인 실시예는 그래핀과 기판 사이의 접착력이 향상된 그래핀 구조체 및 그래핀 구조체의 형성방법을 제공한다.
일 측면에 있어서,
기판;
상기 기판의 표면에 성장된 그래핀; 및
상기 기판의 표면과 상기 그래핀 사이에 상기 기판의 물질과 상기 그래핀의 탄소가 공유 결합(covalent bond)하여 형성된 본딩 영역;을 포함하는 그래핀 구조체가 제공된다.
상기 본딩 영역은 상기 기판의 표면의 일부 또는 전체를 덮도록 형성될 수있다.
상기 기판은 Si을 포함하고, 상기 본딩 영역은 Si-C 본드를 포함할 수 있다.상기 그래핀은 대략 1nm ~ 2nm의 두께를 가질 수 있다.
상기 기판의 표면에는 나노 크기의 거칠기(roughness)가 형성될 수 있다.
다른 측면에 있어서,
600W 이상의 파워를 가지는 플라즈마를 이용하여 기판의 표면을 처리하여 상기 기판의 표면에 탄소와의 공유 결합을 유도하는 본딩 사이트(bonding site)를 형성하는 단계; 및
플라즈마 화학기상증착(PECVD; Plasma Enhanced Chemical Vapor Deposition) 공정에 의해 상기 기판의 표면에 그래핀을 직접 성장시키는 단계;를 포함하고,
상기 그래핀을 성장시키는 단계에서 상기 기판의 표면과 상기 그래핀 사이에는 상기 기판의 물질과 상기 그래핀의 탄소가 공유 결합한 본딩 영역이 형성되는 그래핀 구조체의 형성방법이 제공된다.
상기 본딩 영역은 상기 기판의 표면의 일부 또는 전체를 덮도록 형성될 수 있다.
상기 기판은 Si을 포함하고, 상기 본딩 영역은 Si-C 본드를 포함할 수 있다.
상기 그래핀은 1nm ~ 2nm의 두께로 형성될 수 있다.
상기 기판의 표면을 처리하기 전에, 상기 기판의 표면에 소정 크기의 거칠기(roughness)를 형성하는 단계가 더 포함될 수 있다. 상기 거칠기는 나노 크기로 형성될 수 있다. 이러한 상기 거칠기는 이온 충격(Ion Bombardment) 또는 습식 식각(Wet Etching)에 의해 형성될 수 있다.
상기 기판의 표면을 처리하는 단계는. 상기 기판이 마련된 공정 챔버 내에 소정의 전처리 가스(pre-treatment gas)를 주입하는 단계; 및 상기 공정 챔버 내에 상기 플라즈마를 발생시키는 단계;를 포함할 수 있다.
상기 전처리 가스는 비활성 가스, 수소, 산소, 암모니아, 염소(chlorine), 브로민(bromine), 불소(fluorine) 및 불화탄소(flurorocarbon) 중 적어도 하나를 포함할 수 있다.
상기 기판의 표면을 처리하는 단계는 700℃ 이하의 공정 온도에서 수행될수 있다.
상기 그래핀을 성장시키는 단계는, 상기 공정 챔버 내에 탄소 소스(carbon source)를 포함하는 반응 가스를 주입하는 단계; 및 상기 공정 챔버 내에 플라즈마를 발생시켜 상기 기판의 표면에 상기 그래핀을 직접 성장시키는 단계;를 포함할 수 있다.
상기 그래핀을 성장시키는 단계에서 사용되는 플라즈마 파워는 600W 미만이될 수 있다.
상기 그래핀을 성장시키는 단계는 1000℃ 이하의 공정 온도에서 수행될 수 있다.
다른 측면에 있어서,
기판이 마련된 공정 챔버 내에 탄소 소스를 포함하는 반응 가스를 주입하는 단계; 및
상기 공정 챔버 내에 600W 이상의 파워를 가지는 플라즈마를 발생시켜 상기 기판의 표면에 탄소와의 공유 결합을 유도하는 본딩 사이트를 형성하는 단계; 및
플라즈마 화학기상증착 공정에 의해 상기 기판의 표면에 상기 그래핀을 직접 성장시키는 단계;를 포함하고,
상기 그래핀을 성장시키는 단계에서 상기 기판의 표면과 상기 그래핀 사이에는 상기 기판의 물질과 상기 그래핀의 탄소가 공유 결합한 본딩 영역이 형성되는 그래핀 구조체의 형성방법이 제공된다.
상기 본딩 영역은 상기 기판의 표면의 일부 또는 전체를 덮도록 형성될 수 있다.
상기 기판은 Si을 포함하고, 상기 본딩 영역은 Si-C 본드를 포함할 수 있다.
상기 그래핀은 1nm ~ 2nm의 두께로 형성될 수 있다.
상기 반응 가스를 주입하기 전에, 상기 기판의 표면에 나노 크기의 거칠기를 형성하는 단계가 더 포함될 수 있다.
상기 반응 가스를 주입하기 전에, 플라즈마를 이용하여 상기 기판의 표면을 처리하는 단계가 더 포함될 수 있다.
예시적인 실시예에 의하면, 기판의 전처리 공정 또는 그래핀 성장공정의 초기 단계에서 대략 600W 이상의 높은 플라즈마 파워를 사용함으로써 그래핀층과 기판 사이에 기판 물질과 탄소가 공유 결합된 본딩 영역이 형성될 수 있다. 여기서, 공유 결합의 강한 결합력으로 인해 그래핀층은 기판의 표면에 강하게 접착될 수 있다. 또한, 그래핀층을 가능한 얇게 형성함으로써 기판에 대한 그래핀층의 접착력을 보다 증대시킬 수 있다. 이에 따라, 반도체 기판에 그래핀을 직접 성장시켜 반도체 소자를 제작하고자 하는 경우, 반도체 기판에 대해 개선된 접착력을 가지는 그래핀을 포함하는 반도체 소자를 구현할 수 있다. 또한, 플라즈마 화학기상증착(PECVD) 공정을 이용하여 예를 들면, 대략 1000℃ 이하(예를 들면, 700℃ 이하)의 비교적 저온 공정으로 그래핀을 형성할 수 있다.
도 1 내지 도 6은 예시적인 실시예에 따른 그래핀 구조체의 형성방법을 설명하기 위한 도면들이다.
도 7은 도 6에 도시된 그래핀층의 상면에 메탈층이 증착된 모습을 도시한 것이다.
도 8은 Si 기판의 전처리 공정에서 플라즈마 파워에 따른 Si-C 본드의 ?t량을 도시한 것이다.
도 9는 그래핀의 두께에 따른 그래핀의 접착력 테스트 결과를 도시한 것이다.
도 10 내지 도 16은 다른 예시적인 실시예에 따른 그래핀 구조체의 형성방법을 설명하기 위한 도면들이다.
도 17 내지 도 19는 또 다른 예시적인 실시예에 따른 그래핀 구조체의 형성방법을 설명하기 위한 도면들이다.
이하, 첨부된 도면을 참조하여 예시적인 실시예들에 대해 상세히 설명하기로 한다. 이하의 도면들에서 동일한 참조부호는 동일한 구성요소를 지칭하며, 도면상에서 각 구성요소의 크기는 설명의 명료성과 편의상 과장되어 있을 수 있다. 한편, 이하에 설명되는 실시예는 단지 예시적인 것에 불과하며, 이러한 실시예들로부터 다양한 변형이 가능하다.
이하에서, "상부" 나 "상"이라고 기재된 것은 접촉하여 바로 위에 있는 것뿐만 아니라 비접촉으로 위에 있는 것도 포함할 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 또한 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
“상기”의 용어 및 이와 유사한 지시 용어의 사용은 단수 및 복수 모두에 해당하는 것일 수 있다. 방법을 구성하는 단계들에 대하여 명백하게 순서를 기재하거나 반하는 기재가 없다면, 상기 단계들은 적당한 순서로 행해질 수 있다. 반드시 상기 단계들의 기재 순서에 한정되는 것은 아니다. 모든 예들 또는 예시적인 용어의 사용은 단순히 기술적 사상을 상세히 설명하기 위한 것으로서 청구범위에 의해 한정되지 않는 이상 상기 예들 또는 예시적인 용어로 인해 범위가 한정되는 것은 아니다.
그래핀은 탄소원자들이 2차원적으로 연결되어 육각형 벌집 구조를 가지는 물질로서 원자 크기 수준의 매우 얇은 두께를 가지고 있다. 이러한 그래핀은 실리콘(Si)에 비해 높은 전기 이동도 및 우수한 열특성을 가지며, 화학적으로 안정하고, 표면적이 넓다는 장점을 가지고 있다. 이하의 실시예들에서는 촉매 없이 기판에 직접 그래핀을 형성하는 방법에 대해 설명한다.
도 1 내지 도 6은 예시적인 실시예에 따른 그래핀 구조체의 형성방법을 설명하기 위한 도면들이다.
본 실시예에 따른 그래핀 구조체의 형성방법은 기판(도 1의 110)의 표면을 처리하는 기판(110)의 전처리 공정(pre-treatment process)과, 기판(110)의 표면에 그래핀층(도 6의 130)을 성장하는 그래핀의 성장공정을 포함한다. 도 1 및 도 2에는 기판(110)의 전처리 공정이 도시되어 있으며, 도 3 내지 도 6에는 그래핀의 성장공정이 도시되어 있다.
이하에서는 먼저, 도 1 및 도 2를 참조하여 기판(110)의 전처리 공정을 설명한다.
도 1을 참조하면, 기판(110)이 마련된 공정 챔버(미도시)의 내부에 소정의 전처리 가스(pre-treatment gas)를 주입한다.
기판(110)은 후술하는 바와 같이 탄소와의 공유 결합(covalent bonding)을 형성할 수 있는 물질을 포함할 수 있다. 기판(110)은 예를 들면, 반도체 물질을 포함할 수 있다. 여기서, 반도체 물질은 예를 들면, IV족 반도체 물질 또는 반도체 화합물을 포함할 수 있다. 구체적인 예로서, 기판은 Si를 포함할 수 있다. 하지만, 이는 단지 예시적인 것으로 기판(110)은 다른 다양한 반도체 물질을 포함할 수 있다. 기판(110)은 도펀트(dopant)를 더 포함할 수도 있다. 한편, 기판(110)은 금속 물질을 포함할 수도 있다.
기판(110)의 전처리 공정에서 공정 챔버 내부에 주입되는 전처리 가스는 예를 들면, 비활성 가스, 수소, 산소, 암모니아, 염소(chlorine), 브로민(bromine), 불소(fluorine) 및 불화탄소(flurorocarbon) 중 적어도 하나를 포함할 수 있다. 하지만 이에 한정되는 것은 아니다. 비활성 가스는 예를 들면, 아르곤 가스, 네온 가스, 질소 가스, 헬륨 가스, 크립톤 가스 및 크세논 가스 중 적어도 하나를 포함할 수 있다. 도 1에는 전처리 가스로 수소가 사용된 경우가 예시적으로 도시되어 있다.
도 2를 참조하면, 공정 챔버 내에 전처리 가스가 주입된 상태에서 플라즈마 전원(미도시)으로부터 공정 챔버의 내부에 플라즈마 생성을 위한 파워를 인가한다. 기판(110)의 전처리 공정에서 인가되는 플라즈마 파워는 후술하는 그래핀의 성장공정에서 인가되는 플라즈마 파워에 비해 상대적으로 클 수 있다. 구체적으로, 기판(110)의 전처리 공정에서 인가되는 플라즈마 파워는 대략 600W 이상이 될 수 있다.
플라즈마 전원으로는 예를 들면 RF(Radio Frequency) 플라즈마 발생장치 또는 MW(Microwave) 플라즈마 발생장치가 사용될 수 있다. RF 플라즈마 발생장치는 예를 들면 대략 3~100 MHz의 주파수 영역을 가지는 RF 플라즈마를 발생시킬 수 있으며, MW 플라즈마 발생장치는 예를 들면, 대략 0.7~2.5 GHz의 주파수 영역을 가지는 MW 플라즈마를 발생시킬 수 있다. 하지만, 이러한 주파수 영역은 단지 예시적인 것으로 이외에도 다른 주파수 영역이 사용될 수도 있다. 한편, 이러한 플라즈마 전원으로 복수의 RF 플라즈마 발생장치 또는 복수의 MW 플라즈마 발생장치가 사용될 수도 있다.
공정 챔버 내에 전처리 가스가 주입된 상태에서 공정 챔버 내부에 600W 이상의 플라즈마 파워를 인가하게 되면 공정 챔버 내부에는 가스 플라즈마(예를 들면 수소 플라즈마)가 생성될 수 있다. 이 경우, 기판(110) 주위에서의 전자 온도(electron temperature)는 예를 들면, 대략 2eV 이상이 될 수 있으며, 이온 밀도는 예를 들면, 대략 5×1013/m3 이상이 될 수 있다. 하지만, 이에 한정되지는 않는다.
이와 같이, 공정 챔버 내부에 600W 이상의 플라즈마 파워가 인가되면, 기판(110)의 표면에는 탄소(도 5의 115)와의 공유 결합(covalent bonding)을 유도하는 본딩 사이트(bonding site)가 형성될 수 있다. 여기서, 본딩 사이트는 후술하는 그래핀의 성장 공정에서 기판(110)의 물질과 그래핀의 탄소(115)와의 공유 결합을 유도할 수 있다. 이러한 본딩 사이트는 기판(110)의 표면의 일부에 형성될 수 있다. 하지만 이에 한정되는 것은 아니며, 본딩 사이트는 기판(110)의 표면 전체에 형성될 수도 있다.
또한, 공정 챔버 내부에 가스 플라즈마가 생성되면 기판(110)의 표면(110a)에는 탄소(115)의 흡착을 유도하는 활성화 사이트(activation site)가 형성될 수 있다. 구체적으로, 전처리 가스가 주입된 공정 챔버 내부에 가스 플라즈마를 생성하게 되면, 공정 챔버의 내부에서는 소정의 전하들이 기판(110) 쪽으로 이동하여 기판(110)에 표면(110a)에 충돌할 수 있다. 이에 따라, 기판(110)의 표면(110a)에는 탄소(115)의 흡착을 유도할 수 있는 활성화 사이트가 형성될 수 있다.
한편, 기판(110)의 전처리 공정에서 기판(110)에 소정의 바이어스 전압을 더 인가할 수도 있다. 이와 같이, 기판(110)에 바이어스 전압을 인가하게 되면 기판(110)의 표면(110a)에 탄소(115)의 흡착을 유도하는 전하들이 형성될 수 있다. 예를 들면, 기판(110)에 (-) 바이어스 전압이 인가된 상태에서 가스 플라즈마가 생성되는 경우에는 기판(110)의 표면(110a)에 (+) 전하들(131)이 형성될 수 있으며, 기판(110)에 (+) 바이어스 전압이 인가된 상태에서 가스 플라즈마가 생성되는 경우에는 기판(110)의 표면(110a)에 (-) 전하들이 형성될 수 있다.
본 실시예에서는, 기판(110)의 전처리 공정에서 600W 이상의 높은 플라즈마 파워를 사용하여 기판(110)의 표면에 탄소(115)와의 공유 결합을 유도하는 본딩 사이트를 형성함으로써 후술하는 바와 같이 그래핀 성장공정의 초기 단계에 기판(110)의 표면과 그래핀(130) 사이에 기판(113)의 물질과 그래핀의 탄소가 공유 결합된 본딩 영역(120)을 형성할 수 있다.
기판(110)의 전처리 공정에서 공정 챔버 내부의 공정 온도 및 공정 압력은 그래핀의 성장 조전에 따라 다양하게 변형될 수 있다. 예를 들면, 기판(110)의 전처리 공정은 비교적 저온에서 수행될 수 있다. 예를 들면, 기판(110)의 전처리 공정은 대략 1000℃ 이하의 공정 온도(processing temperature)에서 수행될 수 있다. 구체적인 예로서, 기판(110)의 전처리 공정은 대략 700℃ 이하(예를 들면, 대략 300℃ ~ 600℃)의 공정 온도에서 수행될 수 있다. 또한, 기판(110)의 전처리 공정이 수행되는 공정 압력은 예를 들면 후술하는 그래핀의 성장공정이 수행되는 공정 압력에 비해 낮을 수 있다. 하지만, 반드시 이에 한정되는 것은 아니며, 기판(110)의 전처리 공정이 수행되는 공정 압력은 그래핀의 성장 조건에 따라 다양하게 변형될 수 있다. 예를 들면, 기판(110)의 전처리 공정이 수행되는 공정 압력은 대략 0.02~5.0 torr 가 될 수 있다.
이하에서는 도 3 내지 도 6을 참조하여 전술한 바와 같은 기판(110)의 전처리 공정이 수행된 기판(110)의 표면(110a)에 플라즈마 화학기상증착(PECVD; Plasma Enhanced Chemical Vapor Deposition) 공정을 이용하여 그래핀층(도 6의 130)을 성장시키는 공정을 설명한다.
도 3을 참조하면, 기판(110)의 전처리 공정이 완료된 후, 공정 챔버의 내부에는 그래핀 성장을 위한 반응 가스가 주입된다. 반응 가스는 탄소 소스(carbon source)를 포함할 수 있다. 여기서, 탄소 소스는 그래핀 성장을 위한 탄소를 공급하는 소스가 될 수 있다.
탄소 소스는 예를 들면, 탄화 수소(hydrocarbon) 가스 및 탄소를 포함하는 액상 전구체(liquid precursor)의 증기 중 적어도 하나를 포함할 수 있다. 여기서, 탄화 수소 가스는 예를 들면, 메탄 가스, 에틸렌 가스, 아세틸렌 가스 또는 프로필렌 가스를 포함할 수 있다. 그리고, 탄소를 포함하는 액상 전구체는 예를 들면, 벤젠, 톨루엔, 자일렌 또는 애니졸, 헥산, 옥탄, 이소프로필알콜 또는 에탄올 등을 포함할 수 있다. 하지만 이상에서 언급된 탄소 소스 물질은 단지 예시적인 것으로 이외에 다른 다양한 물질이 탄소 소스 물질로 사용될 수 있다.
반응 가스는 비활성 가스 및 수소 가스 중 적어도 하나를 더 포함할 수 있다. 비활성 가스는 예를 들면, 아르곤 가스, 네온 가스, 질소 가스, 헬륨 가스, 크립톤 가스 및 크세논 가스 중 적어도 하나를 포함할 수 있다. 도 3에는 반응 가스가 탄소 소스, 비활성 가스 및 수소 가스를 포함하고, 탄소 소스로 아세틸렌 가스가 사용되고, 비활성 가스로 아르곤 가스가 사용된 경우가 예시적으로 도시되어 있다. 한편, 공정 챔버 내부로 주입되는 반응 가스의 혼합비는 그래핀 성장 조건에 따라 다양하게 변형될 수 있다.
도 4를 참조하면, 플라즈마 전원(미도시)으로부터 공정 챔버 내부에 플라즈마 생성을 위한 파워를 인가한다. 그래핀(130)의 성장공정에서 인가되는 플라즈마 파워는 기판(110)의 전처리 공정에서 인가되는 플라즈마 파워에 비해 상대적으로 작을 수 있다. 예를 들면, 그래핀의 성장공정에서 인가되는 플라즈마 파워는 600W 미만이 될 수 있으며, 보다 구체적인 예로는 300W 이하가 될 수 있다. 하지만, 이는 단지 예시적인 것이다.
플라즈마 전원으로는 예를 들면 RF 플라즈마 발생장치 또는 MW 플라즈마 발생장치가 사용될 수 있다. RF 플라즈마 발생장치는 예를 들면 대략 3~100 MHz의 주파수 영역을 가지는 RF 플라즈마를 발생시킬 수 있으며, MW 플라즈마 발생장치는 예를 들면, 대략 0.7~2.5 GHz의 주파수 영역을 가지는 MW 플라즈마를 발생시킬 수 있다. 하지만, 이러한 주파수 영역은 단지 예시적인 것으로 이외에도 다른 주파수 영역이 사용될 수도 있다. 한편, 플라즈마 전원으로 복수의 RF 플라즈마 발생장치 또는 복수의 MW 플라즈마 발생장치가 사용될 수도 있다.
플라즈마 전원으로부터 공정 챔버 내부에 플라즈마 생성을 위한 파워가 인가되면, 공정 챔버의 내부에는 반응 가스의 플라즈마가 생성될 수 있다. 그리고, 이러한 반응 가스의 플라즈마에 의해 공정 챔버의 내부에는 후술하는 바와 같이 활성화된 탄소(115)가 형성될 수 있다.
그래핀의 성장공정에서 공정 챔버 내부의 공정 온도 및 공정 압력은 그래핀의 성장 조전에 따라 다양하게 변형될 수 있다. 예를 들면, 그래핀의 성장공정은 기판(110)의 전처리 공정과 유사하게 비교적 저온에서 수행될 수 있다. 예를 들면, 그래핀의 성장 공정은 대략 1000℃ 이하의 공정 온도에서 수행될 수 있다. 구체적인 예로서, 그래핀의 성장 공정은 대략 700℃ 이하(예를 들면, 대략 300℃ ~ 600℃)의 공정 온도에서 수행될 수 있다.
그래핀의 성장공정이 수행되는 공정 압력은 예를 들면 전술한 기판(110)의 전처리 공정이 수행되는 공정 압력에 비해 높을 수 있다. 하지만, 반드시 이에 한정되는 것은 아니며, 그래핀의 성장공정이 수행되는 공정 압력은 그래핀의 성장 조건에 따라 다양하게 변형될 수 있다.
도 5를 참조하면, 공정 챔버에 내부에 플라즈마 파워가 인가되면, 반응 가스의 플라즈마에 의해 활성화된 탄소(115)가 생성되며, 이렇게 생성된 탄소(115)는 기판(110)의 표면(110a) 쪽으로 이동한다. 전술한 바와 같이, 600W 이상의 플라즈마 파워를 사용하는 기판(110)의 전처리 공정에 의하여 기판(110)의 표면(110a)에는 탄소(115)와의 공유 결합을 유도할 수 있는 본딩 사이트가 형성되어 있으므로, 기판(110)의 표면 쪽으로 이동하는 탄소(115)는 본딩 사이트에서 기판(110)의 물질과 공유 결합함으로써 본딩 영역(120)이 형성될 수 있다. 이러한 본딩 영역(120)은 기판(110)의 표면 일부 또는 전체를 덮도록 형성될 수 있다.
예를 들면, 기판(110)이 Si 기판으로 이루어진 경우에는 Si 기판의 표면에는 Si과 C가 공유 결합한 Si-C 본드를 포함하는 본딩 영역이 형성될 수 있다. 여기서, 기판(110)의 물질과 탄소(115)가 공유 결합된 Si-C 본드는 공유 결합의 강한 결합력으로 인해 그 위에 성장되는 그래핀층(130)을 기판(110)의 표면(110a)에 강하게 결합시킬 수 있다.
한편, 기판(110)의 전처리 공정을 통해 기판(110)의 표면에는 탄소(115)의 흡착을 유도할 수 있는 활성화 사이트 또는 전하들이 형성되어 있으며, 기판(110)의 표면 쪽으로 이동하는 탄소(115)는 기판(110)의 표면에 효과적으로 흡착될 수 있다.
기판(110)의 표면(110a)에 기판(110)의 물질과 탄소(115)가 공유 결합된 본딩 영역(120)을 형성한 후, 탄소(115)가 기판(110)의 표면(110a)에 지속적으로 흡착함에 따라 기판(110)의 표면(110a)에는 그래핀이 성장될 수 있다. 그리고, 그래핀의 성장공정이 완료된 후에는 도 6에 도시된 바와 같이, 기판(110)의 표면(110a)에 그래핀층(130)이 소정 두께로 형성될 수 있다. 여기서, 그래핀층(130)과 기판(110) 사이에는 기판(110)의 물질과 탄소가 공유 결합된 본딩 영역(120)이 형성됨으로써 그래핀층(130)은 기판(110)의 표면(110a)에 강하게 접착될 수 있다.
또한, 그래핀의 성장공정에서 그래핀층(130)의 요구되는 특성을 유지하면서 그래핀층(130)을 얇게 형성하면 그래핀층(130)과 기판(110) 사이의 접착력을 보다 증대시킬 수 있다. 예를 들면, 그래핀의 성장공정에서 그래핀층(130)을 예를 들면, 대략 1nm ~ 2nm 정도로 얇게 형성함으로써 그래핀층(130)과 기판(110) 사이의 접착력을 보다 증대시킬 수 있다. 하지만, 이는 단지 예시적인 것으로 이외에도 그래핀층(130)은 다양한 두께로 형성될 수 있다.
그래핀을 반도체 소자에 적용하기 위해서는 Si 기판과 같은 반도체 기판의 표면에 그래핀을 직접 성장시키는 것이 공정성 측면에서 유리하다. 그러나, 일반적으로 반도체 기판의 표면에 그래핀을 직접 성장시키는 경우에는 그래핀과 반도체 기판 사이의 결합은 상대적으로 약한 반데르발스 결합(van der Waals interaction)에 주로 의존하게 됨으로써 그래핀과 반도체 기판 사이의 접착력은 작아지게 된다. 이와 같이, 그래핀과 반도체 기판 사이의 접착력이 작으면 반도체 공정(예를 들면, CMP(Chemical Mechanical Polising) 공정 등) 중에 발생되는 공정 스트레스(process stress)에 의해 그래핀이 반도체 기판으로부터 떨어지는 박리(peeling) 현상이 발생될 수 있다.
본 실시예에 따른 그래핀 구조체의 형성방법에서는 기판(110)의 전처리 공정에서 대략 600W 이상의 높은 플라즈마 파워를 사용하고, 그래핀의 성장공정에서 기판(110)의 표면에 그래핀층(130)을 성장시킴으로써 그래핀층(130)과 기판(110) 사이에 기판(110)의 물질과 탄소(115)가 공유 결합된 본딩 영역(120)을 형성할 수 있다. 여기서, 공유 결합의 강한 결합력으로 인해 그래핀층(130)은 기판(110)의 표면(110a)에 강하게 접착될 수 있다. 또한, 그래핀층(130)을 대략 1nm ~ 2nm 정도의 두께로 가능한 얇게 형성함으로써 기판(110)에 대한 그래핀층(130)의 접착력을 보다 증대시킬 수 있다. 이에 따라, 반도체 기판에 그래핀을 직접 성장시켜 반도체 소자를 제작하고자 하는 경우, 반도체 기판에 대해 개선된 접착력을 가지는 그래핀을 형성할 수 있다. 또한, 플라즈마 화학기상증착(PECVD) 공정을 이용하여 예를 들면, 대략 1000℃ 이하(예를 들면, 700℃ 이하)의 비교적 저온 공정으로 그래핀을 형성할 수 있다.
도 7에는 그래핀이 반도체 소자에 적용되는 일례로서 도 6에 도시된 그래핀층(130) 위에 증착된 메탈층(140)이 도시되어 있다. 여기서, 그래핀층(130)은 예를 들면, 메탈층(140)의 베리어층으로 사용될 수 있다. 그래핀층(130)은 기판(110)과 그래핀층(130) 사이에 형성되는 기판(110)의 물질과 탄소(115)가 공유 결합된 본딩 영역(120)에 의해 기판(110)에 강하게 접착될 수 있으며, 그래핀층(130)을 대략 1nm ~ 2nm 정도의 두께로 얇게 형성함으로써 그래핀층(130)과 기판(110) 사이의 접착력을 보다 증대시킬 수 있다.
도 8은 Si 기판의 전처리 공정에서 플라즈마 파워에 따른 Si-C 본드의 함량(content)을 도시한 것이다. Si 기판의 표면에 수소 플라즈마를 이용한 전처리 공정 및 PECVD를 이용한 그래핀 성장공정을 수행하였으며, 도 8에는 Si 기판의 전처리 공정에서 사용된 플라즈마 파워에 따라 Si 기판의 표면에 형성된 실리콘과 탄소가 공유 결합된 Si-C 본드의 함량이 도시되어 있다.
도 8을 참조하면, 플라즈마 파워가 증가할수록 Si-C 본드의 함량이 증가하는 것을 알 수 있다. 이와 같이, Si-C 본드의 함량이 증가하게 되면, Si 기판과 그래핀 사이의 접착력은 증대될 수 있다.
도 9는 그래핀의 두께에 따른 그래핀의 접착력 테스트 결과를 도시한 것이다. 도 9에는 Si 기판에 직접 성장된 그래핀에 대한 박리 시험(peeling test)를 수행한 결과가 도시되어 있다. 도 9에서, x축은 라만 스펙트럼의 D intensity를 나타내며, 이는 그래핀의 두께에 대응될 수 있다. 그리고, 도 9에서 "Pass"는 박리 시험을 수행한 결과, 그래핀이 Si 기판으로부터 떨어지지 않은 것을 나타내며, "Fail"은 박리 시험을 수행한 결과, 그리팬이 Si 기판으로부터 떨어진 것을 나타낸다. 도 9를 참조하면, Si-C 본드의 함량이 비슷한 경우에 상대적으로 얇은 두께는 가지는 그래핀이 Si 기판에 대해 접착력이 크다는 것을 알 수 있다.
도 10 내지 도 16은 다른 예시적인 실시예에 따른 그래핀 구조체의 형성방법을 설명하기 위한 도면들이다.
본 실시예에 따른 그래핀 구조체의 형성방법은 기판(도 10의 210)의 표면을 처리하는 기판(110)의 전처리 공정과, 기판(210)의 표면에 그래핀층(도 16의 230)을 성장하는 그래핀의 성장공정을 포함한다. 도 10 및 도 11에는 기판(210)의 전처리 공정이 도시되어 있으며, 도 12 내지 도 16에는 그래핀의 성장 공정이 도시되어 있다.
이하에서는 먼저, 도 10 및 도 11을 참조하여 기판(210)의 전처리 공정을 설명한다.
도 10을 참조하면, 기판(210)이 마련된 공정 챔버(미도시)의 내부에 소정의 전처리 가스를 주입한다. 기판(210)은 탄소와의 공유 결합을 형성할 수 있는 물질을 포함할 수 있다. 기판(210)은 예를 들면, 반도체 물질을 포함할 수 있다. 여기서, 반도체 물질은 예를 들면, IV족 반도체 물질 또는 반도체 화합물을 포함할 수 있다. 구체적인 예로서, 기판은 Si를 포함할 수 있다. 하지만, 이는 단지 예시적인 것으로 기판(210)은 다른 다양한 반도체 물질을 포함할 수 있다. 기판(210)은 도펀트(dopant)를 더 포함할 수도 있다. 한편, 기판(210)은 금속 물질을 포함할 수도 있다.
기판(210)의 전처리 공정에서 공정 챔버 내부에 주입되는 전처리 가스는 예를 들면, 비활성 가스, 수소, 산소, 암모니아, 염소(chlorine), 브로민(bromine), 불소(fluorine) 및 불화탄소(flurorocarbon) 중 적어도 하나를 포함할 수 있다. 도 10에는 전처리 가스로 수소가 사용된 경우가 예시적으로 도시되어 있다.
도 11을 참조하면, 공정 챔버 내에 전처리 가스가 주입된 상태에서 플라즈마 전원(미도시)으로부터 공정 챔버의 내부에 플라즈마 생성을 위한 파워를 인가한다. 기판(210)의 전처리 공정에서 인가되는 플라즈마 파워는 예를 들면, 600W 미만이 될 수 있다. 플라즈마 전원으로는 예를 들면 RF 플라즈마 발생장치 또는 MW 플라즈마 발생장치가 사용될 수 있다. 한편, 이러한 플라즈마 전원으로 복수의 RF 플라즈마 발생장치 또는 복수의 MW 플라즈마 발생장치가 사용될 수도 있다.
공정 챔버 내에 전처리 가스가 주입된 상태에서 공정 챔버 내부에 플라즈마 파워를 인가하게 되면 공정 챔버 내부에는 가스 플라즈마(예를 들면 수소 플라즈마)가 생성될 수 있다. 그리고, 공정 챔버 내부에 가스 플라즈마가 생성되면 기판(210)의 표면(210a)에는 탄소(도 14의 215)의 흡착을 유도하는 활성화 사이트가 형성될 수 있다. 또한, 기판(210)의 전처리 공정에서 기판(210)에 소정의 바이어스 전압을 더 인가할 수도 있다. 이와 같이, 기판(210)에 바이어스 전압을 인가하게 되면 기판(210)의 표면(210a)에 탄소(215)의 흡착을 유도하는 전하들이 형성될 수 있다.
기판(210)의 전처리 공정에서 공정 챔버 내부의 공정 온도 및 공정 압력은 그래핀의 성장 조전에 따라 다양하게 변형될 수 있다. 기판(210)의 전처리 공정은 비교적 저온에서 수행될 수 있다. 예를 들면, 기판(210)의 전처리 공정은 대략 1000℃ 이하의 공정 온도에서 수행될 수 있다. 구체적인 예로서, 기판(210)의 전처리 공정은 대략 700℃ 이하(예를 들면, 대략 300℃ ~ 600℃)의 공정 온도에서 수행될 수 있다.
이하에서는 도 12 내지 도 16을 참조하여 전술한 바와 같은 기판(210)의 전처리 공정이 수행된 기판(210)의 표면(210a)에 플라즈마 화학기상증착(PECVD) 공정을 이용하여 그래핀층(도 16의 230)을 성장시키는 공정을 설명한다.
도 12를 참조하면, 기판(210)의 전처리 공정이 완료된 후, 공정 챔버의 내부에는 그래핀 성장을 위한 반응 가스가 주입된다. 반응 가스는 탄소 소스를 포함할 수 있다. 탄소 소스는 예를 들면, 탄화 수소 가스 및 탄소를 포함하는 액상 전구체의 증기 중 적어도 하나를 포함할 수 있다. 여기서, 탄화 수소 가스는 예를 들면, 메탄 가스, 에틸렌 가스, 아세틸렌 가스 또는 프로필렌 가스를 포함할 수 있다. 그리고, 탄소를 포함하는 액상 전구체는 예를 들면, 벤젠, 톨루엔, 자일렌 또는 애니졸, 헥산, 옥탄, 이소프로필알콜 또는 에탄올 등을 포함할 수 있다. 하지만 이상에서 언급된 탄소 소스 물질은 단지 예시적인 것으로 이외에 다른 다양한 물질이 탄소 소스 물질로 사용될 수 있다.
반응 가스는 비활성 가스 및 수소 가스 중 적어도 하나를 더 포함할 수 있다. 비활성 가스는 예를 들면, 아르곤 가스, 네온 가스, 질소 가스, 헬륨 가스, 크립톤 가스 및 크세논 가스 중 적어도 하나를 포함할 수 있다. 도 3에는 반응 가스가 탄소 소스, 비활성 가스 및 수소 가스를 포함하고, 탄소 소스로 아세틸렌 가스가 사용되고, 비활성 가스로 아르곤 가스가 사용된 경우가 예시적으로 도시되어 있다. 한편, 공정 챔버 내부로 주입되는 반응 가스의 혼합비는 그래핀 성장 조건에 따라 다양하게 변형될 수 있다.
도 13을 참조하면, 플라즈마 전원(미도시)으로부터 공정 챔버 내부에 제1 플라즈마 생성을 위한 파워를 인가한다. 여기서, 그래핀 성장공정의 초기 단계에 인가되는 제1 플라즈마 파워는 기판(110)의 전처리 공정에서 인가되는 플라즈마 파워에 비해 상대적으로 클 수 있다. 예를 들면, 제1 플라즈마 파워는 대략 600W 이상이 될 수 있다.
플라즈마 전원으로는 예를 들면 RF 플라즈마 발생장치 또는 MW 플라즈마 발생장치가 사용될 수 있다. 한편, 플라즈마 전원으로 복수의 RF 플라즈마 발생장치 또는 복수의 MW 플라즈마 발생장치가 사용될 수도 있다.
그래핀 성장공정의 초기 단계에서 공정 챔버 내부의 공정 온도 및 공정 압력은 그래핀의 성장 조전에 따라 다양하게 변형될 수 있다. 예를 들면, 그래핀의 성장공정은 기판(110)의 전처리 공정과 유사하게 비교적 저온에서 수행될 수 있다. 예를 들면, 그래핀의 성장 공정은 대략 1000℃ 이하의 공정 온도에서 수행될 수 있다. 구체적인 예로서, 그래핀의 성장 공정은 대략 700℃ 이하(예를 들면, 대략 300℃ ~ 600℃)의 공정 온도에서 수행될 수 있다. 한편, 그래핀의 성장공정이 수행되는 공정 압력은 그래핀의 성장 조건에 따라 다양하게 변형될 수 있다.
도 14를 참조하면, 플라즈마 전원으로부터 공정 챔버 내부에 제1 플라즈마 파워가 인가되면, 공정 챔버의 내부에는 반응 가스의 제1 플라즈마가 생성될 수 있다. 이 경우, 기판(210) 주위에서의 전자 온도(electron temperature)는 예를 들면, 대략 2eV 이상이 될 수 있으며, 이온 밀도는 예를 들면, 대략 5×1013/m3 이상이 될 수 있다. 하지만, 이에 한정되지는 않는다.
이와 같이, 공정 챔버 내부에 600W 이상의 플라즈마 파워가 인가되면, 기판(210)의 표면에는 탄소(215)와의 공유 결합을 유도하는 본딩 사이트가 형성될 수 있다. 여기서, 본딩 사이트는 기판(210)의 물질과 그래핀의 탄소(215)와의 공유 결합을 유도하는 역할을 할 수 있다. 이러한 본딩 사이트는 기판(210)의 표면의 일부에 형성될 수 있다. 하지만 이에 한정되는 것은 아니며, 본딩 사이트는 기판(210)의 표면 전체에 형성될 수도 있다.
그리고, 이러한 반응 가스의 제1 플라즈마에 의해 활성화된 탄소(215)가 생성되며, 이렇게 생성된 탄소(215)는 기판(210)의 표면(210a) 쪽으로 이동한다.전술한 바와 같이, 그래핀 성장공정의 초기 단계에서 600W 이상의 높은 제1 플라즈마 파워가 사용됨으로써, 기판(210)의 표면(210a)에는 탄소(215)와의 공유 결합을 유도할 수 있는 본딩 사이트가 형성되어 있으므로, 기판(210)의 표면 쪽으로 이동하는 탄소(215)는 본딩 사이트에서 기판(210)의 물질과 공유 결합함으로써 본딩 영역(220)이 형성될 수 있다. 이러한 본딩 영역(220)은 기판(210)의 표면 일부 또는 전체를 덮도록 형성될 수 있다.
예를 들어, 기판(210)이 Si 기판으로 이루어진 경우에는 Si 기판의 표면에는 Si과 C가 공유 결합한 Si-C 본드를 포함하는 본딩 영역이가 형성될 수 있다. 이러한 기판(210)의 물질과 탄소가 공유 결합된 본딩 영역은 공유 결합의 강한 결합력으로 인해 그 위에 성장되는 그래핀층(230)을 기판(210)의 표면(210a)에 강하게 결합시킬 수 있다.
한편, 기판(210)의 전처리 공정에 의하여 기판(210)의 표면(210a)에는 활성화된 탄소(215)의 흡착을 유도할 수 있는 활성화 사이트 또는 전하들이 형성되어 있으므로, 활성화된 탄소(215)는 효과적으로 기판(210)의 표면(210a)에 흡착될 수 있다.
도 15을 참조하면, 기판(210)의 표면(210a)에 기판(210)의 물질과 탄소(215)가 공유 결합된 본딩 영역(220)을 형성한 후, 플라즈마 전원(미도시)으로부터 공정 챔버 내부에 제2 플라즈마 생성을 위한 파워를 인가한다. 여기서, 제2 플라즈마 파워는 전술한 제1 플라즈마 파워에 비해 상대적으로 작을 수 있다. 예를 들면, 제2 플라즈마 파워는 대략 600W 미만이 될 수 있다. 그리고, 공정 챔버 내부의 공정 온도 및 공정 압력은 그래핀 성장공정의 초기 단계와 동일할 수 있다. 하지만, 반드시 이에 한정되는 것은 아니다.
플라즈마 전원으로부터 공정 챔버 내부에 제2 플라즈마 파워가 인가되면, 공정 챔버의 내부에는 반응 가스의 제2 플라즈마가 생성될 수 있다. 그리고, 이러한 반응 가스의 제2 플라즈마에 의해 생성된 활성화된 탄소(215)는 이동하여 기판(210)의 표면(210a)에 흡착됨으로써 기판(210)의 표면(210a)에는 그래핀이 성장될 수 있다. 그리고, 그래핀의 성장공정이 완료된 후에는 도 16에 도시된 바와 같이, 기판(210)의 표면(210a)에 그래핀층(230)이 소정 두께로 형성될 수 있다. 여기서, 그래핀층(230)과 기판(210) 사이에는 기판 물질과 탄소가 공유 결합된 본딩 영역(220)이 형성됨으로써 그래핀층(230)은 기판(210)의 표면(210a)에 강하게 접착될 수 있다.
또한, 그래핀의 성장공정에서 그래핀층(230)의 요구되는 특성을 유지하면서 그래핀층(230)을 얇게 형성하면 그래핀층(230)과 기판(210) 사이의 접착력을 보다 증대시킬 수 있다. 예를 들면, 그래핀의 성장공정에서 그래핀층(230)을 예를 들면, 대략 1nm ~ 2nm 정도로 얇게 형성함으로써 그래핀층(230)과 기판(210) 사이의 접착력을 보다 증대시킬 수 있다.
본 실시예에 따른 그래핀 구조체의 형성방법에서는 그래핀 성장공정의 초기 단계에서 대략 600W 이상의 높은 플라즈마 파워를 사용하여 기판(210)의 물질과 탄소가 공유 결합된 본딩 영역(220)을 형성한 다음, 그 위에 그래핀층(230)을 성장시킬 수 있다. 따라서, 기판(210)의 물질과 그래핀의 탄소 사이에 형성되는 공유 결합의 강한 결합력으로 인해 그래핀층(230)은 기판(210)의 표면(210a)에 강하게 접착될 수 있다. 또한, 그래핀층(230)을 대략 1nm ~ 2nm 정도의 두께로 가능한 얇게 형성함으로써 기판(210)에 대한 그래핀층(230)의 접착력을 보다 증대시킬 수 있다. 이에 따라, 반도체 기판에 그래핀을 직접 성장시켜 반도체 소자를 제작하고자 하는 경우, 반도체 기판에 대해 개선된 접착력을 가지는 그래핀을 형성할 수 있다. 또한, 플라즈마 화학기상증착(PECVD) 공정을 이용하여 예를 들면, 대략 1000℃ 이하(예를 들면, 700℃ 이하)의 비교적 저온 공정으로 그래핀을 형성할 수 있다.
한편, 이상의 실시예에서 설명된 그래핀 구조체의 형성방법은 도 10 및 도11에 도시된 기판(210)의 전처리 공정과 도 12 내지 도 16에 도시된 그래핀의 성장공정을 포함하는 경우가 설명되었으나, 도 10 및 도 11에 도시된 기판(210)의 전치리 공정은 생략될 수도 있다.
도 17 내지 도 19는 또 다른 예시적인 실시예에 따른 그래핀 구조체의 형성방법을 설명하기 위한 도면들이다.
본 실시예에 따른 그래핀 구조체의 형성방법은 기판(310)의 표면(310a)에 거칠기(roughness, 310b)를 형성하는 공정을 포함할 수 있다. 도 17 및 도 18에는 기판(310)의 표면(310a)에 거칠기(310b)를 형성하는 공정이 도시되어 있다.
도 17 및 도 18을 참조하면, 기판(310)을 준비한다. 기판(310)은 탄소와의 공유 결합에 의해 탄화물을 형성할 수 있는 물질을 포함할 수 있다. 기판(310)은 예를 들면, 반도체 물질을 포함할 수 있다. 여기서, 반도체 물질은 예를 들면, IV족 반도체 물질 또는 반도체 화합물을 포함할 수 있다. 기판(310)은 도펀트를 더 포함할 수도 있다. 또한, 기판(310)은 금속 물질을 포함할 수도 있다.
다음으로, 기판(310)의 표면(310a)에 나노 크기의 거칠기(310b)를 형성한다. 이러한 거칠기(310b)의 형성은 예를 들면, 이온 충격(Ion Bombardment) 공정 또는 습식 식각(Wet Etching)을 통해 수행될 수 있다. 도 17에는 기판의 표면에 이온 충격 공정을 수행하는 경우가 예시적으로 도시되어 있다. 이와 같이, 기판(310)의 표면(310a)에 나노 크기의 거칠기(310b)가 형성되면, 그래핀(도 19의 330)이 성장할수 있는 기판(310)의 표면적이 증대될 수 있다.
기판(310)의 표면(310a)에 거칠기(410b)를 형성한 다음에는 거칠기(310b)가 형성된 기판(310)의 표면(310a)을 처리하는 기판(310)의 전처리 공정 및 기판(310)의 표면에 그래핀을 성장하는 그래핀의 성장공정이 수행될 수 있다.
본 실시예에서는 일 예로서, 기판(310)의 전처리 공정은 전술한 도 1 및 도 2에 도시된 공정과 동일하게 수행될 수 있으며, 그래핀의 성장 공정은 전술한 도 3 내지 도 6에 도시된 공정과 동일하게 수행될 수 있다. 이를 요약하여 설명하면 다음과 같다.
기판(310)의 전처리 공정에서는 기판(310)이 마련된 공정 챔버의 내부에 소정의 전처리 가스를 주입한 다음, 플라즈마 전원으로부터 공정 챔버의 내부에 플라즈마 생성을 위한 파워를 인가한다. 이러한 기판(310)의 전처리 공정에서 인가되는 플라즈마 파워는 그래핀의 성장공정에서 인가되는 플라즈마 파워에 비해 상대적으로 클 수 있다. 구체적으로, 기판(310)의 전처리 공정에서 인가되는 플라즈마 파워는 대략 600W 이상이 될 수 있다.
공정 챔버 내에 전처리 가스가 주입된 상태에서 공정 챔버 내부에 600W 이상의 플라즈마 파워를 인가하게 되면 공정 챔버 내부에는 가스 플라즈마가 생성될 수 있다. 이와 같이, 공정 챔버 내부에 600W 이상의 플라즈마 파워가 인가되면, 기판(310)의 표면에는 탄소와의 공유 결합을 유도하는 본딩 사이트가 형성될 수 있다. 이러한 본딩 사이트는 기판(310)의 표면의 일부에 형성될 수 있다. 하지만 이에 한정되는 것은 아니며, 본딩 사이트는 기판(310)의 표면 전체에 형성될 수도 있다.
또한, 공정 챔버 내부에 가스 플라즈마가 생성되면 기판(310)의 표면(310a)에는 활성화된 탄소의 흡착을 유도할 수 있는 활성화 사이트가 형성될 수 있다. 또한, 기판(310)의 전처리 공정에서 기판(310)에 소정의 바이어스 전압을 인가할 수도 있으며, 이 경우 기판(310)의 표면(310a)에는 활성화된 탄소의 흡착을 유도하는 전하들이 형성될 수 있다.
기판(310)의 전처리 공정은 비교적 저온에서 수행될 수 있다. 예를 들면, 기판(310)의 전처리 공정은 대략 1000℃ 이하의 공정 온도에서 수행될 수 있다. 구체적인 예로서, 기판(310)의 전처리 공정은 대략 700℃ 이하(예를 들면, 대략 300℃ ~ 600℃)의 공정 온도에서 수행될 수 있다.
그래핀의 성장공정에서는 공정 챔버의 내부에 그래핀 성장을 위한 반응 가스를 주입한 다음, 플라즈마 전원으로부터 공정 챔버 내부에 플라즈마 생성을 위한 파워를 인가한다. 그래핀의 성장공정에서 인가되는 플라즈마 파워는 기판(310)의 전처리 공정에서 인가되는 플라즈마 파워에 비해 상대적으로 작을 수 있다. 예를 들면, 그래핀의 성장공정에서 인가되는 플라즈마 파워는 600W 미만이 될 수 있으며, 보다 구체적인 예로는 300W 이하가 될 수 있다. 하지만, 이는 단지 예시적인 것이다.
플라즈마 전원으로부터 공정 챔버 내부에 플라즈마 생성을 위한 파워가 인가되면, 공정 챔버의 내부에는 반응 가스의 플라즈마가 생성될 수 있다. 그래핀의 성장공정에서 공정 챔버 내부의 공정 온도 및 공정 압력은 그래핀의 성장 조전에 따라 다양하게 변형될 수 있다. 예를 들면, 그래핀의 성장공정은 기판(110)의 전처리 공정과 유사하게 비교적 저온에서 수행될 수 있다. 예를 들면, 그래핀의 성장 공정은 대략 1000℃ 이하의 공정 온도에서 수행될 수 있다. 구체적인 예로서, 그래핀의 성장 공정은 대략 700℃ 이하의 공정 온도에서 수행될 수 있다.
공정 챔버에 내부에 플라즈마 파워가 인가되면, 반응 가스의 플라즈마에 의해 활성화된 탄소가 생성되며, 이렇게 생성된 탄소는 기판(310)의 표면(310a) 쪽으로 이동한다.기판(310)의 전처리 공정에서 600W 이상의 높은 플라즈마 파워가 사용됨으로써, 기판(310)의 표면(310a)에는 탄소와의 공유 결합을 유도할 수 있는 본딩 사이트가 형성되어 있으므로, 기판(310)의 표면 쪽으로 이동하는 탄소는 본딩 사이트에서 기판(310)의 물질과 공유 결합함으로써 본딩 영역(320)이 형성될 수 있다. 이러한 본딩 영역(320)은 기판(110)의 표면 일부 또는 전체를 덮도록 형성될 수 있다.
한편, 기판(310)의 전처리 공정에 의하여 기판(310)의 표면(310a)에는 활성화된 탄소의 흡착을 유도할 수 있는 활성화 사이트 또는 전하들이 형성되어 있으므로, 활성화된 탄소는 효과적으로 기판(310)의 표면(310a)에 흡착될 수 있다.
기판(310)의 표면(310a)에 기판(310)의 물질과 탄소가 공유 결합된 본딩 영역(320)을 형성한 후, 기판(310)의 표면(310a)에 지속적으로 흡착함에 따라 기판(310)의 표면(310a)에는 그래핀이 성장될 수 있다. 그리고, 그래핀의 성장공정이 완료된 후에는 기판(310)의 표면(310a)에 그래핀층(330)이 소정 두께로 형성될 수 있다. 여기서, 그래핀층(330)과 기판(310) 사이에는 기판(310)의 물질과 탄소가 공유 결합된 본딩 영역(320)이 형성됨으로써 그래핀층(330)은 기판(310)의 표면(310a)에 강하게 접착될 수 있다. 또한, 그래핀층(330)을 예를 들면, 대략 1nm ~ 2nm 정도로 얇게 형성하면 그래핀층(330)과 기판(310) 사이의 접착력을 보다 증대시킬 수 있다.
본 실시예에서는 다른 예로서, 기판(310)의 전처리 공정은 전술한 도 10 및 도 11에 도시된 공정과 동일하게 수행될 수 있으며, 그래핀의 성장 공정은 전술한 도 12 내지 도 16에 도시된 공정과 동일하게 수행될 수 있다. 이를 요약하여 설명하면 다음과 같다.
기판(310)의 전처리 공정에서는 기판(310)이 마련된 공정 챔버의 내부에 소정의 전처리 가스를 주입한 다음, 플라즈마 전원으로부터 공정 챔버의 내부에 플라즈마 생성을 위한 파워를 인가한다. 기판(310)의 전처리 공정에서 인가되는 플라즈마 파워는 예를 들면, 600W 미만이 될 수 있다.
공정 챔버 내에 전처리 가스가 주입된 상태에서 공정 챔버 내부에 플라즈마 파워를 인가하게 되면 공정 챔버 내부에는 가스 플라즈마가 생성될 수 있다. 그리고, 공정 챔버 내부에 가스 플라즈마가 생성되면 기판(310)의 표면(310a)에는 활성화된 탄소의 흡착을 유도하는 활성화 사이트가 형성될 수 있다. 또한, 기판(310)의 전처리 공정에서 기판(310)에 소정의 바이어스 전압을 인가할 수도 있으며, 이 경우 기판(310)의 표면(310a)에는 활성화된 탄소의 흡착을 유도하는 전하들이 형성될 수 있다. 기판(310)의 전처리 공정은 비교적 저온에서 수행될 수 있다. 예를 들면, 기판(310)의 전처리 공정은 대략 1000℃ 이하의 공정 온도에서 수행될 수 있다. 구체적인 예로서, 기판(310)의 전처리 공정은 대략 700℃ 이하(예를 들면, 대략 300℃ ~ 600℃)의 공정 온도에서 수행될 수 있다.
그래핀의 성장공정에서는 기판(310)이 마련된 공정 챔버의 내부에 그래핀 성장을 위한 반응 가스를 주입한다. 이어서, 플라즈마 전원으로부터 공정 챔버 내부에 제1 플라즈마 생성을 위한 파워를 인가한다. 여기서, 그래핀 성장공정의 초기 단계에 인가되는 제1 플라즈마 파워는 기판(310)의 전처리 공정에서 인가되는 플라즈마 파워에 비해 상대적으로 클 수 있다. 예를 들면, 제1 플라즈마 파워는 대략 600W 이상이 될 수 있다.
그래핀 성장공정의 초기 단계에서 공정 챔버 내부의 공정 온도 및 공정 압력은 그래핀의 성장 조전에 따라 다양하게 변형될 수 있다. 예를 들면, 그래핀의 성장공정은 기판(310)의 전처리 공정과 유사하게 비교적 저온에서 수행될 수 있다. 예를 들면, 그래핀의 성장 공정은 대략 1000℃ 이하의 공정 온도에서 수행될 수 있다. 구체적인 예로서, 그래핀의 성장 공정은 대략 700℃ 이하의 공정 온도에서 수행될 수 있다. 한편, 그래핀의 성장공정이 수행되는 공정 압력은 그래핀의 성장 조건에 따라 다양하게 변형될 수 있다.
플라즈마 전원으로부터 공정 챔버 내부에 제1 플라즈마 파워가 인가되면, 공정 챔버의 내부에는 반응 가스의 제1 플라즈마가 생성될 수 있다. 이와 같이, 공정 챔버 내부에 600W 이상의 플라즈마 파워가 인가되면, 기판(310)의 표면에는 탄소(315)와의 공유 결합을 유도하는 본딩 사이트가 형성될 수 있다. 이러한 본딩 사이트는 기판(310)의 표면의 일부 또는 전체에 형성될 수 있다.
그리고, 이러한 반응 가스의 제1 플라즈마에 의해 활성화된 탄소가 생성되며, 이렇게 생성된 탄소는 기판(310)의 표면(310a) 쪽으로 이동한다. 전술한 바와 같이, 그래핀 성장공정의 초기 단계에서 600W 이상의 높은 제1 플라즈마 파워가 사용됨으로써, 기판(310)의 표면(310a)에는 탄소와의 공유 결합을 유도할 수 있는 본딩 사이트가 형성되어 있으므로, 기판(310)의 표면 쪽으로 이동하는 탄소는 본딩 사이트에서 기판(310)의 물질과 공유 결합함으로써 본딩 영역(320)이 형성될 수 있다. 이러한 본딩 영역(320)은 기판(310)의 표면 일부 또는 전체를 덮도록 형성될 수 있다.이러한 기판(310)의 물질과 탄소가 공유 결합된 본딩 영역(320)의 공유 결합의 강한 결합력으로 인해 그 위에 성장되는 그래핀층(330)을 기판(310)의 표면(310a)에 강하게 결합시킬 수 있다.
한편, 기판(310)의 전처리 공정에 의하여 기판(310)의 표면(310a)에는 활성화된 탄소의 흡착을 유도할 수 있는 활성화 사이트 또는 전하들이 형성되어 있으므로, 활성화된 탄소는 효과적으로 기판(310)의 표면(310a)에 흡착될 수 있다.
기판(310)의 표면(310a)에 기판(310)의 물질과 탄소가 공유 결합된 본딩 영역(320)을 형성한 후, 플라즈마 전원으로부터 공정 챔버 내부에 제2 플라즈마 생성을 위한 파워를 인가한다. 여기서, 제2 플라즈마 파워는 전술한 제1 플라즈마 파워에 비해 상대적으로 작을 수 있다. 예를 들면, 제2 플라즈마 파워는 대략 600W 미만이 될 수 있다. 그리고, 공정 챔버 내부의 공정 온도 및 공정 압력은 그래핀 성장공정의 초기 단계와 동일할 수 있다. 하지만, 반드시 이에 한정되는 것은 아니다.
플라즈마 전원으로부터 공정 챔버 내부에 제2 플라즈마 파워가 인가되면, 공정 챔버의 내부에는 반응 가스의 제2 플라즈마가 생성될 수 있다. 그리고, 이러한 반응 가스의 제2 플라즈마에 의해 생성된 활성화된 탄소는 이동하여 기판(310)의 표면(310a)에 흡착됨으로써 그래핀이 성장될 수 있다. 그리고, 그래핀의 성장공정이 완료된 후에는 기판(310)의 표면(310a)에 그래핀층(330)이 소정 두께로 형성될 수 있다. 도 19에는 거칠기(310b)가 형성된 기판(310)의 표면(310a)에 기판(310)의 물질과 탄소가 공유 결합된 본딩 영역(320)이 형성되고, 그 위에그래핀층(330)이 형성된 모습이 도시되어 있다.
본 실시예에 따르면, 기판(310)의 표면(310a)에 기판 물질과 탄소가 공유 결합된 본딩 영역(320)을 형성함으로써 기판(310)과 그래핀층(330) 사이의 접착력을 형상시킬 수 있다. 또한, 기판(310)의 표면(310a)에 나노 크기의 거칠기(320b)를 형성하여 기판(310)의 표면적을 증대시킴으로써 기판(310)과 그래핀층(330) 사이의 접착력이 보다 향상시킬 수 있다. 이상에서 실시예가 설명되었으나, 이는 예시적인 것에 불과하며, 당해 분야에서 통상적 지식을 가진 자라면 이로부터 다양한 변형이 가능하다.
110,210.310.. 기판
110a,210a,310a.. 기판의 표면
115,215.. 활성화된 탄소
120,220,320.. 본딩 영역
130,230,330.. 그래핀층
140.. 메탈층
310b.. 거칠기

Claims (24)

  1. 기판;
    상기 기판의 표면에 성장된 그래핀; 및
    상기 기판의 표면과 상기 그래핀 사이에 상기 기판의 물질과 상기 그래핀의 탄소가 공유 결합(covalent bond)하여 형성된 본딩 영역;을 포함하는 그래핀 구조체.
  2. 제 1 항에 있어서,
    상기 본딩 영역은 상기 기판의 표면의 일부 또는 전체를 덮도록 형성되는 그래핀 구조체.
  3. 제 1 항에 있어서,
    상기 기판은 Si을 포함하고, 상기 본딩 영역은 Si-C 본드를 포함하는 그래핀 구조체.
  4. 제 1 항에 있어서,
    상기 그래핀은 1nm ~ 2nm의 두께를 가지는 그래핀 구조체.
  5. 제 1 항에 있어서,
    상기 기판의 표면에는 나노 크기의 거칠기(roughness)가 형성되어 있는 그래핀 구조체.
  6. 600W 이상의 파워를 가지는 플라즈마를 이용하여 기판의 표면을 처리하여 상기 기판의 표면에 탄소와의 공유 결합을 유도하는 본딩 사이트(bonding site)를 형성하는 단계; 및
    플라즈마 화학기상증착(PECVD; Plasma Enhanced Chemical Vapor Deposition) 공정에 의해 상기 기판의 표면에 그래핀을 직접 성장시키는 단계;를 포함하고,
    상기 그래핀을 성장시키는 단계에서 상기 기판의 표면과 상기 그래핀 사이에는 상기 기판의 물질과 상기 그래핀의 탄소가 공유 결합한 본딩 영역이 형성되는 그래핀 구조체의 형성방법.
  7. 제 6 항에 있어서,
    상기 본딩 영역은 상기 기판의 표면의 일부 또는 전체를 덮도록 형성되는 그래핀 구조체의 형성방법.
  8. 제 6 항에 있어서,
    상기 기판은 Si을 포함하고, 상기 본딩 영역은 Si-C 본드를 포함하는 그래핀 구조체의 형성방법.
  9. 제 6 항에 있어서,
    상기 그래핀은 1nm ~ 2nm의 두께로 형성되는 그래핀 구조체의 형성방법.
  10. 제 6 항에 있어서,
    상기 기판의 표면을 처리하기 전에, 상기 기판의 표면에 소정 크기의 거칠기(roughness)를 형성하는 단계를 더 포함하는 그래핀 구조체의 형성방법.
  11. 제 10 항에 있어서,
    상기 거칠기는 나노 크기로 형성되는 그래핀 구조체의 형성방법.
  12. 제 10 항에 있어서,
    상기 거칠기는 이온 충격(Ion Bombardment) 또는 습식 식각(Wet Etching)에 의해 형성되는 그래핀 구조체의 형성방법.
  13. 제 6 항에 있어서,
    상기 기판의 표면을 처리하는 단계는.
    상기 기판이 마련된 공정 챔버 내에 소정의 전처리 가스(pre-treatment gas)를 주입하는 단계; 및
    상기 공정 챔버 내에 상기 플라즈마를 발생시키는 단계;를 포함하는 그래핀구조체의 형성방법.
  14. 제 13 항에 있어서,
    상기 전처리 가스는 비활성 가스, 수소, 산소, 암모니아, 염소(chlorine), 브로민(bromine), 불소(fluorine) 및 불화탄소(flurorocarbon) 중 적어도 하나를 포함하는 그래핀 구조체의 형성방법.
  15. 제 13 항에 있어서,
    상기 기판의 표면을 처리하는 단계는 700℃ 이하의 공정 온도에서 수행되는 그래핀 구조체의 형성방법.
  16. 제 13 항에 있어서,
    상기 그래핀을 성장시키는 단계는,
    상기 공정 챔버 내에 탄소 소스(carbon source)를 포함하는 반응 가스를 주입하는 단계; 및
    상기 공정 챔버 내에 플라즈마를 발생시켜 상기 기판의 표면에 상기 그래핀을 직접 성장시키는 단계;를 포함하는 그래핀 구조체의 형성방법.
  17. 제 16 항에 있어서,
    상기 그래핀을 성장시키는 단계에서 사용되는 플라즈마 파워는 600W 미만인 그래핀 구조체의 형성방법.
  18. 제 1 항에 있어서,
    상기 그래핀을 성장시키는 단계는 1000℃ 이하의 공정 온도에서 수행되는 그래핀 구조체의 형성방법.
  19. 기판이 마련된 공정 챔버 내에 탄소 소스를 포함하는 반응 가스를 주입하는 단계; 및
    상기 공정 챔버 내에 600W 이상의 파워를 가지는 플라즈마를 발생시켜 상기 기판의 표면에 탄소와의 공유 결합을 유도하는 본딩 사이트를 형성하는 단계; 및
    플라즈마 화학기상증착 공정에 의해 상기 기판의 표면에 그래핀을 직접 성장시키는 단계;를 포함하고,
    상기 그래핀을 성장시키는 단계에서 상기 기판의 표면과 상기 그래핀 사이에는 상기 기판의 물질과 상기 그래핀의 탄소가 공유 결합한 본딩 영역이 형성되는 그래핀 구조체의 형성방법.
  20. 제 19 항에 있어서,
    상기 본딩 영역은 상기 기판의 표면의 일부 또는 전체를 덮도록 형성되는 그래핀 구조체의 형성방법.
  21. 제 19 항에 있어서,
    상기 기판은 Si을 포함하고, 상기 본딩 영역은 Si-C 본드를 포함하는 그래핀 구조체의 형성방법.
  22. 제 19 항에 있어서,
    상기 그래핀은 1nm ~ 2nm의 두께로 형성되는 그래핀 구조체의 형성방법.
  23. 제 19 항에 있어서,
    상기 반응 가스를 주입하기 전에, 상기 기판의 표면에 나노 크기의 거칠기를 형성하는 단계를 더 포함하는 그래핀 구조체의 형성방법.
  24. 제 19 항에 있어서,
    상기 반응 가스를 주입하기 전에, 플라즈마를 이용하여 상기 기판의 표면을 처리하는 단계를 더 포함하는 그래핀 구조체의 형성방법.
KR1020190050720A 2019-04-30 2019-04-30 그래핀 구조체 및 그래핀 구조체의 형성방법 KR20200126721A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020190050720A KR20200126721A (ko) 2019-04-30 2019-04-30 그래핀 구조체 및 그래핀 구조체의 형성방법
US16/678,115 US11626282B2 (en) 2019-04-30 2019-11-08 Graphene structure and method of forming graphene structure
US18/179,565 US20230207312A1 (en) 2019-04-30 2023-03-07 Graphene structure and method of forming graphene structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190050720A KR20200126721A (ko) 2019-04-30 2019-04-30 그래핀 구조체 및 그래핀 구조체의 형성방법

Publications (1)

Publication Number Publication Date
KR20200126721A true KR20200126721A (ko) 2020-11-09

Family

ID=73015990

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190050720A KR20200126721A (ko) 2019-04-30 2019-04-30 그래핀 구조체 및 그래핀 구조체의 형성방법

Country Status (2)

Country Link
US (2) US11626282B2 (ko)
KR (1) KR20200126721A (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11180373B2 (en) 2017-11-29 2021-11-23 Samsung Electronics Co., Ltd. Nanocrystalline graphene and method of forming nanocrystalline graphene
US11217531B2 (en) 2018-07-24 2022-01-04 Samsung Electronics Co., Ltd. Interconnect structure having nanocrystalline graphene cap layer and electronic device including the interconnect structure
KR102532605B1 (ko) 2018-07-24 2023-05-15 삼성전자주식회사 나노결정질 그래핀 캡층을 포함하는 인터커넥트 구조체 및 이 인터커넥트 구조체를 포함하는 전자 소자
KR20200011821A (ko) * 2018-07-25 2020-02-04 삼성전자주식회사 탄소물 직접 성장방법
KR102601607B1 (ko) 2018-10-01 2023-11-13 삼성전자주식회사 그래핀의 형성방법
KR20200126721A (ko) 2019-04-30 2020-11-09 삼성전자주식회사 그래핀 구조체 및 그래핀 구조체의 형성방법
CN113897059B (zh) * 2021-09-28 2023-06-27 广州特种承压设备检测研究院 一种石墨烯@碳化硅核壳复合聚酰亚胺渗透膜及其制备方法

Family Cites Families (74)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1325372C (zh) 2001-07-27 2007-07-11 萨里大学 碳纳米管的制备
WO2006020566A1 (en) 2004-08-09 2006-02-23 Blue29, Llc Methods for forming a barrier layer with periodic concentrations of elements and structures resulting therefrom and systems and method affecting profiles of solutions dispensed across microelectronic topographies during electroless plating processes
JP2007109736A (ja) 2005-10-11 2007-04-26 Nec Electronics Corp 半導体装置およびその製造方法
KR100923304B1 (ko) 2007-10-29 2009-10-23 삼성전자주식회사 그라펜 시트 및 그의 제조방법
US8808810B2 (en) 2009-12-15 2014-08-19 Guardian Industries Corp. Large area deposition of graphene on substrates, and products including the same
KR101313746B1 (ko) 2010-06-22 2013-10-01 강원대학교산학협력단 탄소 나노튜브의 저온 대량합성 방법
KR20120000338A (ko) 2010-06-25 2012-01-02 삼성전자주식회사 그라펜 층수 제어방법
KR101312454B1 (ko) 2010-07-15 2013-09-27 삼성테크윈 주식회사 그래핀의 저온 제조 방법, 및 이를 이용한 그래핀 직접 전사 방법 및 그래핀 시트
KR20120012271A (ko) 2010-07-30 2012-02-09 성균관대학교산학협력단 그래핀의 제조 방법, 그래핀 시트 및 이를 이용한 소자
EP2416350A1 (en) * 2010-08-06 2012-02-08 Imec A method for selective deposition of a semiconductor material
KR20120059853A (ko) 2010-12-01 2012-06-11 삼성전자주식회사 그래핀 기판 및 제조방법
US20120141799A1 (en) 2010-12-03 2012-06-07 Francis Kub Film on Graphene on a Substrate and Method and Devices Therefor
US8476765B2 (en) 2010-12-06 2013-07-02 Stmicroelectronics, Inc. Copper interconnect structure having a graphene cap
KR101798063B1 (ko) 2010-12-14 2017-11-15 삼성전자주식회사 조명 광학계 및 이를 포함하는 3차원 영상 획득 장치
US20120261644A1 (en) 2011-04-18 2012-10-18 International Business Machines Corporation Structure and method of making graphene nanoribbons
CN102849961B (zh) 2011-07-01 2016-08-03 中央研究院 在基板上成长碳薄膜或无机材料薄膜的方法
JP5851804B2 (ja) * 2011-11-09 2016-02-03 東京エレクトロン株式会社 前処理方法、グラフェンの形成方法及びグラフェン製造装置
US20130134319A1 (en) 2011-11-30 2013-05-30 General Electric Company Mechanical shock isolation for a radiographic device
US9056282B2 (en) 2012-01-27 2015-06-16 Empire Technology Development Llc Accelerating transport through graphene membranes
GB2499199B (en) 2012-02-07 2015-12-23 Univ Leiden Thin film formation
US9472450B2 (en) 2012-05-10 2016-10-18 Samsung Electronics Co., Ltd. Graphene cap for copper interconnect structures
US10653824B2 (en) 2012-05-25 2020-05-19 Lockheed Martin Corporation Two-dimensional materials and uses thereof
JP2013249530A (ja) 2012-06-04 2013-12-12 National Institute Of Advanced Industrial Science & Technology グラフェンの製造方法及びグラフェン
KR101871235B1 (ko) 2012-06-05 2018-06-27 삼성전자주식회사 깊이 영상 생성 방법 및 장치, 깊이 영상 처리 방법 및 장치
KR101381008B1 (ko) 2012-07-04 2014-04-04 세종대학교산학협력단 그래핀의 제조방법
CN103572247A (zh) 2012-07-27 2014-02-12 中国科学院苏州纳米技术与纳米仿生研究所 一种在金属催化剂表面制备薄层石墨烯的方法
GB201215766D0 (en) 2012-09-04 2012-10-17 True 2 Materials A novek method to create graphite oxide, graphene oxide and graphene freestanding sheets
WO2014066574A1 (en) 2012-10-25 2014-05-01 Applied Materials, Inc. Growing graphene on substrates
US20140145332A1 (en) 2012-11-26 2014-05-29 Globalfoundries Inc. Methods of forming graphene liners and/or cap layers on copper-based conductive structures
KR101920724B1 (ko) 2012-12-11 2018-11-21 삼성전자주식회사 그래핀을 포함하는 전자 소자
KR20140090333A (ko) 2013-01-07 2014-07-17 서울대학교산학협력단 무촉매 그래핀 제조 방법 및 이를 이용한 반도체 발광소자 제조 방법
CN103121670B (zh) 2013-02-19 2015-04-29 西安交通大学 远程等离子体增强原子层沉积低温生长石墨烯的方法
JP2014170826A (ja) 2013-03-04 2014-09-18 Dainippon Screen Mfg Co Ltd 配線構造、配線形成方法および電子デバイス
US9534296B2 (en) 2013-03-15 2017-01-03 Mcalister Technologies, Llc Methods of manufacture of engineered materials and devices
US9601579B2 (en) 2013-05-24 2017-03-21 The University Of North Carolina At Charlotte Growth of semiconductors on hetero-substrates using graphene as an interfacial layer
JP6002087B2 (ja) 2013-05-29 2016-10-05 東京エレクトロン株式会社 グラフェンの生成方法
US8987780B2 (en) 2013-05-31 2015-03-24 Stmicroelectronics, Inc. Graphene capped HEMT device
GB201318463D0 (en) 2013-08-13 2013-12-04 Medical Res Council Graphene Modification
KR101493893B1 (ko) 2013-09-25 2015-02-17 인하대학교 산학협력단 펄스 레이저 증착을 이용한 그래핀의 제조방법
US9165824B2 (en) 2013-09-27 2015-10-20 Intel Corporation Interconnects with fully clad lines
WO2015126139A1 (en) 2014-02-19 2015-08-27 Samsung Electronics Co., Ltd. Wiring structure and electronic device employing the same
KR102402545B1 (ko) 2014-02-19 2022-05-27 삼성전자주식회사 배선 구조 및 이를 적용한 전자소자
WO2015149116A1 (en) 2014-04-04 2015-10-08 Commonwealth Scientific And Industrial Research Organisation Graphene process and product
KR101667841B1 (ko) 2014-04-08 2016-10-20 경남대학교 산학협력단 플라즈마 화학기상증착 프로세스의 전계제어기법을 이용한 그래핀 나노월 성장 방법
CN106660801B (zh) 2014-06-10 2019-06-04 汉阳大学校产学协力团 石墨烯结构及其制备方法
KR101969300B1 (ko) 2014-07-09 2019-04-17 재단법인대구경북과학기술원 그래핀으로 코팅된 코어-쉘 구조를 가지는 금속 나노와이어 및 이의 제조방법
TWI498206B (zh) 2014-09-04 2015-09-01 Univ Nat Central 連續式合成碳薄膜或無機材料薄膜之設備與方法
CN105585011A (zh) 2014-11-18 2016-05-18 平度市华东石墨加工厂 一种制备石墨烯的工艺
KR20160085418A (ko) 2015-01-08 2016-07-18 이윤택 무촉매 저온 기판 성장 그래핀의 제조방법 및 무촉매 저온 기판 성장 그래핀 및 제조 장치
KR101633039B1 (ko) 2015-03-10 2016-06-23 한국과학기술원 표면 개질된 그래핀 캡핑층을 포함한 구리 배선 소자 및 그 제조 방법
KR101685791B1 (ko) 2015-03-18 2016-12-13 성균관대학교산학협력단 도선 및 반도체 소자 배선용 나노 카본 재료 및 육방정계 질화붕소 적층구조물 및 이의 제조 방법
KR20150121680A (ko) 2015-05-28 2015-10-29 이윤택 그래핀의 제조방법 및 그래핀 원자층이 식각되는 그래핀 제조방법 및 웨이퍼결합방법을 구비하는 그래핀 굽힘 트랜지스터, 및 그래핀 굽힘 트랜지스터
US20160365585A1 (en) 2015-06-10 2016-12-15 GM Global Technology Operations LLC Low Temperature Atmospheric Pressure Atomic Layer Deposition (ALD) of Graphene on Stainless Steel Substrates as BPP Coating
CN105097478B (zh) 2015-07-24 2019-12-24 深圳市华星光电技术有限公司 在栅极表面生长石墨烯的方法及在源漏极表面生长石墨烯的方法
KR102434699B1 (ko) 2015-07-31 2022-08-22 삼성전자주식회사 확산방지층을 포함하는 다층구조체 및 이를 구비하는 소자
WO2017038590A1 (ja) 2015-09-02 2017-03-09 東京エレクトロン株式会社 グラフェンの製造方法、グラフェンの製造装置及び電子デバイスの製造方法
US9834445B2 (en) 2015-11-30 2017-12-05 Korea Institute Of Energy Research Porous graphene member, method for manufacturing same, and apparatus for manufacturing same using the method
KR101849360B1 (ko) 2016-01-29 2018-04-16 한화테크윈 주식회사 그래핀 기반 적층체 및 이의 제조방법
EP3423813B1 (en) 2016-03-04 2022-03-02 VG Systems Limited Xps and raman sample analysis system and method
KR20160059468A (ko) 2016-03-09 2016-05-26 이윤택 무촉매 기판 성장 그래핀의 제조방법 및 무촉매 기판 성장 그래핀 및 제조 장치
NO345837B1 (en) 2016-05-04 2021-08-30 Cealtech As Apparatus for large scale producing 3D graphene and method describing the same
JP6793503B2 (ja) 2016-09-01 2020-12-02 東京エレクトロン株式会社 グラフェンの生成方法
KR101813186B1 (ko) 2016-11-30 2017-12-28 삼성전자주식회사 포토마스크용 펠리클과 이를 포함하는 레티클 및 리소그래피용 노광 장치
US20200071233A1 (en) 2017-05-16 2020-03-05 Cornell University Graphenic fibers, yarns, composites, and methods of making the same
US10510657B2 (en) 2017-09-26 2019-12-17 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device with interconnecting structure and method for manufacturing the same
US10727002B2 (en) 2017-10-09 2020-07-28 Nanotek Instruments Group, Llc Lithium ion-based internal hybrid electrochemical energy storage cell
US11180373B2 (en) 2017-11-29 2021-11-23 Samsung Electronics Co., Ltd. Nanocrystalline graphene and method of forming nanocrystalline graphene
KR102082694B1 (ko) 2018-05-09 2020-02-28 한국과학기술연구원 그래핀 적용 대상의 표면에 그래핀을 직접 합성하는 방법 및 상기 방법을 이용하여 형성된 그래핀을 포함하는 소자
KR20200015279A (ko) 2018-08-03 2020-02-12 삼성전자주식회사 나노결정질 그래핀의 형성방법 및 이를 포함하는 소자
KR102601607B1 (ko) 2018-10-01 2023-11-13 삼성전자주식회사 그래핀의 형성방법
KR20200052125A (ko) 2018-11-06 2020-05-14 삼성전자주식회사 그래핀 형성 방법
US20200286732A1 (en) 2019-03-04 2020-09-10 Samsung Electronics Co., Ltd. Method of pre-treating substrate and method of directly forming graphene using the same
KR20200126721A (ko) 2019-04-30 2020-11-09 삼성전자주식회사 그래핀 구조체 및 그래핀 구조체의 형성방법
KR20200128975A (ko) 2019-05-07 2020-11-17 삼성전자주식회사 그래핀의 형성방법

Also Published As

Publication number Publication date
US11626282B2 (en) 2023-04-11
US20230207312A1 (en) 2023-06-29
US20200350164A1 (en) 2020-11-05

Similar Documents

Publication Publication Date Title
KR20200126721A (ko) 그래핀 구조체 및 그래핀 구조체의 형성방법
KR102601607B1 (ko) 그래핀의 형성방법
KR20200015279A (ko) 나노결정질 그래핀의 형성방법 및 이를 포함하는 소자
JP5242009B2 (ja) カーボンナノウォールを用いた光起電力素子
JPH02239623A (ja) 安定化層及びその製法
KR20200128975A (ko) 그래핀의 형성방법
KR20100107403A (ko) 그래핀의 생산방법
WO1998021747A1 (fr) Procede de formage d'un film au plasma et dispositif de fabrication d'un film au plasma
US20210210346A1 (en) Graphene structure and method of forming the graphene structure
Quan et al. Polymer-like organic thin films deposited by plasma enhanced chemical vapor deposition using the para-xylene precursor as low dielectric constant interlayer dielectrics for multilevel metallization
JP5116961B2 (ja) カーボンナノウォールを用いたダイオード
WO1997036309A1 (fr) Dispositif emetteur d'electrons et procede de fabrication
US10815565B2 (en) Method for synthesizing a graphene pattern
Lee et al. Characteristics of SiOC (-H) thin films prepared by using plasma-enhanced atomic layer deposition
Ye et al. Interfacial electronic structure at a metal—phthalocyanine/graphene interface: Copper—phthalocyanine versus iron—phthalocyanine
JP5069598B2 (ja) ガスバリアフィルムの製造方法
JPH02182880A (ja) バッファ層を介した炭素または炭素を主成分とする被膜及びその作製方法
US20200105525A1 (en) Methods For Graphene Formation
JP5069597B2 (ja) ガスバリアフィルムの製造方法
Yafarov The influence of dipole polarization of an emitting surface on autoemission thresholds of a multitip silicon cathode matrices
US20210355582A1 (en) Conductive structure and method of controlling work function of metal
TWI785711B (zh) 低應力含硼層之沉積
KR20180013435A (ko) 비정질 실리콘막의 형성 방법
US20230223166A1 (en) High dielectric films and semiconductor or capacitor devices comprising same
KR101753590B1 (ko) 기판 표면 개질을 이용한 그래핀의 도핑 방법 및 이를 포함하는 그래핀 구조체

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal