KR20180013435A - 비정질 실리콘막의 형성 방법 - Google Patents
비정질 실리콘막의 형성 방법 Download PDFInfo
- Publication number
- KR20180013435A KR20180013435A KR1020160097169A KR20160097169A KR20180013435A KR 20180013435 A KR20180013435 A KR 20180013435A KR 1020160097169 A KR1020160097169 A KR 1020160097169A KR 20160097169 A KR20160097169 A KR 20160097169A KR 20180013435 A KR20180013435 A KR 20180013435A
- Authority
- KR
- South Korea
- Prior art keywords
- power source
- plasma
- gas
- amorphous silicon
- frequency power
- Prior art date
Links
- 229910021417 amorphous silicon Inorganic materials 0.000 title claims abstract description 81
- 238000004519 manufacturing process Methods 0.000 title abstract description 5
- 238000000034 method Methods 0.000 claims abstract description 73
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 claims abstract description 56
- 239000007789 gas Substances 0.000 claims abstract description 53
- 229910021529 ammonia Inorganic materials 0.000 claims abstract description 26
- 239000000758 substrate Substances 0.000 claims abstract description 20
- 230000003213 activating effect Effects 0.000 claims abstract description 10
- 238000000151 deposition Methods 0.000 claims description 23
- GQPLMRYTRLFLPF-UHFFFAOYSA-N Nitrous Oxide Chemical compound [O-][N+]#N GQPLMRYTRLFLPF-UHFFFAOYSA-N 0.000 claims description 21
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 16
- 239000001272 nitrous oxide Substances 0.000 claims description 10
- 238000007781 pre-processing Methods 0.000 claims description 7
- 238000012805 post-processing Methods 0.000 claims description 3
- 239000000203 mixture Substances 0.000 claims 1
- 229910052757 nitrogen Inorganic materials 0.000 claims 1
- 230000003746 surface roughness Effects 0.000 abstract description 21
- 239000012495 reaction gas Substances 0.000 abstract description 7
- 229910000069 nitrogen hydride Inorganic materials 0.000 abstract description 2
- 239000010408 film Substances 0.000 description 132
- 239000002245 particle Substances 0.000 description 14
- 230000008021 deposition Effects 0.000 description 13
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 11
- 125000004435 hydrogen atom Chemical group [H]* 0.000 description 7
- 150000004767 nitrides Chemical class 0.000 description 7
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 238000009832 plasma treatment Methods 0.000 description 6
- 239000010409 thin film Substances 0.000 description 6
- 238000002474 experimental method Methods 0.000 description 5
- 230000009977 dual effect Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 229910052786 argon Inorganic materials 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 239000011261 inert gas Substances 0.000 description 3
- 238000005259 measurement Methods 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 238000002203 pretreatment Methods 0.000 description 3
- 238000000089 atomic force micrograph Methods 0.000 description 2
- 230000000052 comparative effect Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000000349 field-emission scanning electron micrograph Methods 0.000 description 2
- 238000000445 field-emission scanning electron microscopy Methods 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 230000000087 stabilizing effect Effects 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- YZCKVEUIGOORGS-IGMARMGPSA-N Protium Chemical compound [1H] YZCKVEUIGOORGS-IGMARMGPSA-N 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- 238000010849 ion bombardment Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052754 neon Inorganic materials 0.000 description 1
- GKAOGPIIYCISHV-UHFFFAOYSA-N neon atom Chemical compound [Ne] GKAOGPIIYCISHV-UHFFFAOYSA-N 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- VEDJZFSRVVQBIL-UHFFFAOYSA-N trisilane Chemical compound [SiH3][SiH2][SiH3] VEDJZFSRVVQBIL-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
- H01L21/02057—Cleaning during device manufacture
- H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
- H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
- H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
- H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
- H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
- H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
- H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02587—Structure
- H01L21/0259—Microstructure
- H01L21/02592—Microstructure amorphous
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/32055—Deposition of semiconductive layers, e.g. poly - or amorphous silicon layers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05H—PLASMA TECHNIQUE; PRODUCTION OF ACCELERATED ELECTRICALLY-CHARGED PARTICLES OR OF NEUTRONS; PRODUCTION OR ACCELERATION OF NEUTRAL MOLECULAR OR ATOMIC BEAMS
- H05H1/00—Generating plasma; Handling plasma
- H05H1/24—Generating plasma
- H05H1/46—Generating plasma using applied electromagnetic fields, e.g. high frequency or microwave energy
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- Chemical & Material Sciences (AREA)
- Electromagnetism (AREA)
- Crystallography & Structural Chemistry (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Chemical Vapour Deposition (AREA)
- Formation Of Insulating Films (AREA)
Abstract
본 발명은 기판에 형성된 하부막 상에 제 1 플라즈마를 이용하여 암모니아(NH3) 가스를 포함하는 전처리가스를 활성화시켜 상기 하부막을 전처리하는 전처리 단계 및 상기 하부막 상에 제 2 플라즈마를 이용하여 반응가스를 활성화시켜 상기 하부막 상에 비정질 실리콘막을 증착하는 단계를 포함하되, 상기 제 1 플라즈마를 형성하기 위하여 인가되는 전원의 파워는 900W 내지 1800W의 범위를 가지는 것을 특징으로 하는 비정질 실리콘막의 형성 방법을 제공한다.
Description
본 발명은 물질막의 형성 방법에 관한 것으로서, 보다 상세하게는 비정질 실리콘막의 형성 방법에 관한 것이다.
증착된 비정질 실리콘막은 표면 조도나 두께 균일도의 변동폭이 커서 공정 마진이 낮은 문제점을 가진다. 또한, 하부막과 비정질 실리콘막 간의 접합력이 약해 막이 박리되는 현상도 나타난다. 또한 낮은 온도에서 증착이 필요한 경우 비정질 실리콘막의 표면 조도가 불량하여 후속 공정의 안정화가 어려운 문제점도 있다.
관련 선행기술로는 대한민국 공개공보 제2009-0116433호(2009.11.11.공개, 발명의 명칭: 비정질 실리콘 박막 형성 방법)가 있다.
본 발명은 상기와 같은 문제점을 포함하여 여러 문제점들을 해결하기 위한 것으로서, 표면 조도나 두께 균일도의 변동폭을 저감시킬 수 있는 비정질 실리콘막의 형성 방법을 제공하는 것을 목적으로 한다. 그러나 이러한 과제는 예시적인 것으로, 이에 의해 본 발명의 범위가 한정되는 것은 아니다.
상기 과제를 해결하기 위한 본 발명의 일 관점에 따른 비정질 실리콘막의 형성 방법을 제공한다. 상기 비정질 실리콘막의 형성 방법은 기판에 형성된 하부막 상에 제 1 플라즈마를 이용하여 암모니아(NH3) 가스를 포함하는 전처리가스를 활성화시켜 상기 하부막을 전처리하는 전처리 단계; 및 상기 하부막 상에 제 2 플라즈마를 이용하여 반응가스를 활성화시켜 상기 하부막 상에 비정질 실리콘막을 증착하는 단계;를 포함하되, 상기 제 1 플라즈마를 형성하기 위하여 인가되는 전원의 파워는 900W 내지 1800W의 범위를 가질 수 있다.
상기 비정질 실리콘막의 형성 방법에서, 상기 제 1 플라즈마를 형성하기 위하여 인가되는 전원은 제 1 고주파 전원이며, 상기 제 2 플라즈마를 형성하기 위하여 인가되는 전원은 제 2 고주파 전원이고, 상기 제 1 고주파 전원의 파워는 900W 내지 1800W의 범위를 가지며, 상기 제 1 고주파 전원의 파워는 제 2 고주파 전원의 파워 보다 큰 것을 특징으로 할 수 있다.
상기 비정질 실리콘막의 형성 방법에서, 상기 제 1 플라즈마를 형성하기 위하여 인가되는 전원은 저주파 전원 및 제 1 고주파 전원이며, 상기 제 2 플라즈마를 형성하기 위하여 인가되는 전원은 제 2 고주파 전원이고, 상기 저주파 전원의 파워와 제 1 고주파 전원의 파워의 합은 900W 내지 1800W의 범위를 가지며, 상기 제 1 고주파 전원의 파워는 제 2 고주파 전원의 파워 보다 큰 것을 특징으로 할 수 있다.
상기 비정질 실리콘막의 형성 방법에서, 상기 고주파 전원은 13.56 MHz 내지 27.12 MHz의 주파수 범위를 가지며, 상기 저주파 전원은 300 KHz 내지 400 KHz의 주파수 범위를 가질 수 있다.
상기 비정질 실리콘막의 형성 방법에서, 상기 전처리가스는 암모니아(NH3) 가스 및 질소(N2) 가스를 포함할 수 있다.
상기 비정질 실리콘막의 형성 방법에서, 상기 제 1 고주파 전원의 파워는 상기 저주파 전원의 파워 보다 더 큰 것을 특징으로 할 수 있다.
상기 비정질 실리콘막의 형성 방법에서, 상기 제 1 고주파 전원의 파워는 900W 내지 1600W의 범위를 가지며, 상기 저주파 전원의 파워는 200W 내지 400W의 범위를 가질 수 있다.
상기 비정질 실리콘막의 형성 방법에서, 상기 전처리 단계에서 상기 저주파 전원과 제 1 고주파 전원은 동시에 인가될 수 있다.
상기 비정질 실리콘막의 형성 방법은 상기 비정질 실리콘막을 증착하는 단계 이후에, 제 3 플라즈마를 이용하여 후처리가스를 활성화시켜 상기 비정질 실리콘막에 대하여 후처리하는 후처리 단계;를 더 포함할 수 있다.
상기 비정질 실리콘막의 형성 방법에서, 상기 후처리가스는 질소(N2)가스, 아산화질소(N2O)가스 및 이들의 혼합가스 중에서 선택된 어느 하나를 포함할 수 있다.
상기 비정질 실리콘막의 형성 방법에서, 상기 후처리가스는 질소(N2)가스 및 아산화질소(N2O)가스를 포함하며, 상기 후처리단계는 상기 제 3 플라즈마를 이용하여 상기 비정질 실리콘막 상에 동시에 공급된 상기 질소(N2)가스 및 아산화질소(N2O)가스를 함께 활성화하여 후처리하는 단계를 포함할 수 있다.
상기한 바와 같이 이루어진 본 발명의 일부 실시예들에 따르면, 표면 조도나 두께 균일도의 변동폭을 저감시킬 수 있는 비정질 실리콘막의 형성 방법을 제공할 수 있다. 물론 이러한 효과에 의해 본 발명의 범위가 한정되는 것은 아니다.
도 1은 본 발명의 일 실시예에 따른 비정질 실리콘막의 형성 방법을 도해하는 순서도이다.
도 2 및 도 3은 본 발명의 일 실시예에 따른 플라즈마 강화 화학기상증착 공정에 의한 비정질 실리콘 박막 형성 방법을 구현하는 박막 형성 장치의 구성을 개념적으로 도해하는 도면들이다.
도 4는 본 발명의 실험예에 따른 다양한 플라즈마 전처리 조건에 따라 하부막인 질화막에서 파티클에 영향을 미치는 표면을 FE-SEM 측정한 결과와 파티클 측정치를 비교한 도면이다.
도 5는 본 발명의 실험예에 따른 다양한 플라즈마 전처리 조건에 따라 비정질 실리콘막의 AFM 이미지와 FE-SEM 이미지를 비교한 도면이다.
도 6 및 도 7은 본 발명의 본 발명의 실험예에 따른 다양한 플라즈마 전처리 조건에 따라 비정질 실리콘막의 두께 균일도와 표면 조도 및 파티클 개선 여부를 나타낸 도면이다.
도 2 및 도 3은 본 발명의 일 실시예에 따른 플라즈마 강화 화학기상증착 공정에 의한 비정질 실리콘 박막 형성 방법을 구현하는 박막 형성 장치의 구성을 개념적으로 도해하는 도면들이다.
도 4는 본 발명의 실험예에 따른 다양한 플라즈마 전처리 조건에 따라 하부막인 질화막에서 파티클에 영향을 미치는 표면을 FE-SEM 측정한 결과와 파티클 측정치를 비교한 도면이다.
도 5는 본 발명의 실험예에 따른 다양한 플라즈마 전처리 조건에 따라 비정질 실리콘막의 AFM 이미지와 FE-SEM 이미지를 비교한 도면이다.
도 6 및 도 7은 본 발명의 본 발명의 실험예에 따른 다양한 플라즈마 전처리 조건에 따라 비정질 실리콘막의 두께 균일도와 표면 조도 및 파티클 개선 여부를 나타낸 도면이다.
명세서 전체에 걸쳐서, 막, 영역 또는 기판 등과 같은 하나의 구성요소가 다른 구성요소 "상에" 위치한다고 언급할 때는, 상기 하나의 구성요소가 직접적으로 상기 다른 구성요소 "상에" 접촉하거나, 그 사이에 개재되는 또 다른 구성요소들이 존재할 수 있다고 해석될 수 있다. 반면에, 하나의 구성요소가 다른 구성요소 "직접적으로 상에" 위치한다고 언급할 때는, 그 사이에 개재되는 다른 구성요소들이 존재하지 않는다고 해석된다.
본 발명의 실시예들은 본 발명의 이상적인 실시예들을 개략적으로 도시하는 도면들을 참조하여 설명한다. 도면들에 있어서, 예를 들면, 제조 기술 및/또는 공차(tolerance)에 따라, 도시된 형상의 변형들이 예상될 수 있다. 따라서, 본 발명 사상의 실시예는 본 명세서에 도시된 영역의 특정 형상에 제한된 것으로 해석되어서는 아니 되며, 예를 들면 제조상 초래되는 형상의 변화를 포함하여야 한다. 또한, 도면에서 각 층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장된 것일 수 있다. 동일한 부호는 동일한 요소를 지칭한다.
본 발명에서 언급하는 고주파 전원과 저주파 전원은 챔버 내에 플라즈마를 형성하기 위하여 인가되는 전원으로서, RF 전력의 주파수 범위를 기준으로 상대적으로 구분될 수 있다. 예를 들어, 고주파 전원은 3 MHz 내지 30 MHz의 주파수 범위를 가지며, 엄격하게는, 13.56 MHz 내지 27.12 MHz의 주파수 범위를 가질 수 있다. 저주파 전원은 30 KHz 내지 3000 KHz의 주파수 범위를 가지며, 엄격하게는, 300 KHz 내지 600 KHz의 주파수 범위를 가질 수 있다.
본 발명에서 언급하는 플라즈마는 다이렉트 플라즈마(direct plasma) 방식에 의하여 형성될 수 있다. 상기 다이렉트 플라즈마 방식은, 예를 들어, 전처리가스, 반응가스 및/또는 후처리가스를 전극과 기판 사이의 처리공간에 공급하고 주파수 전원을 인가함으로써, 전처리가스, 반응가스 및/또는 후처리가스의 플라즈마가 챔버 내부의 처리공간에서 직접 형성되는 방식을 포함한다.
편의상, 본 발명에서는 플라즈마를 이용하여 특정 가스를 활성화시킨 상태를 '특정 가스 플라즈마'라고 명명한다. 예를 들어, 플라즈마를 이용하여 암모니아(NH3) 가스를 활성화시킨 상태를 암모니아(NH3) 플라즈마라고 명명하고, 플라즈마를 이용하여 암모니아(NH3) 가스 및 질소(N2) 가스를 함께 활성화시킨 상태를 암모니아(NH3) 및 질소(N2) 플라즈마라고 명명하며, 플라즈마를 이용하여 아산화질소(N2O)가스 및 질소(N2)가스를 함께 활성화시킨 상태를 아산화질소(N2O) 및 질소(N2) 플라즈마라고 명명한다.
도 1은 본 발명의 일 실시예에 따른 플라즈마 강화 화학기상증착 공정에 의한 비정질 실리콘막의 형성 방법을 도해하는 순서도이고, 도 2 및 도 3은 본 발명의 일 실시예에 따른 플라즈마 강화 화학기상증착 공정에 의한 비정질 실리콘막의 형성 방법을 구현하는 박막 형성 장치의 구성을 개념적으로 도해하는 도면들이다.
본 발명의 일 실시예에 따른 플라즈마 강화 화학기상증착 공정에 의한 비정질 실리콘막의 형성 방법은 챔버(40) 내의 기판(W) 상에 플라즈마 전처리를 수행하는 단계(S100) 및 기판(W) 상에 비정질 실리콘막을 증착하는 단계(S200)를 포함한다.
플라즈마 전처리를 수행하는 단계(S100)는 기판(W)에 형성된 하부막 상에 제 1 플라즈마를 이용하여 암모니아(NH3) 가스를 포함하는 전처리가스를 활성화시켜 상기 하부막을 전처리하는 전처리 단계 를 포함한다. 플라즈마 전처리를 수행하는 단계(S100)는, 일 예로서, 기판(W)에 형성된 하부막을 암모니아(NH3) 플라즈마 만으로 처리하는 단계일 수 있다. 이 경우, 구체적인 예로서, 챔버(40) 내에 공급되는 암모니아(NH3)의 양은 1000sccm 이상의 양이 필요로 하고, 챔버(40) 내 압력은 2 Torr 내지 8 Torr의 범위를 가질 수 있다. 다른 예로서, 플라즈마 전처리를 수행하는 단계(S100)는 기판(W)에 형성된 하부막을 암모니아(NH3) 및 질소(N2) 플라즈마로 처리하는 단계일 수도 있다. 플라즈마 전처리를 수행하는 단계(S100)의 공정 온도는 200℃ 내지 550℃의 범위를 가질 수 있다.
상기 하부막은 산화막, 산질화막 또는 질화막을 포함할 수 있으며, 그 외에도 상기 하부막은 포토리소그래피 공정에서 하드마스크로 사용되는 SOH막을 포함할 수도 있다.
플라즈마 전처리를 수행하는 단계(S100)에서 플라즈마(P)를 형성하기 위하여 인가되는 전원은 제 1 고주파 전원으로만 구성되거나 저주파 전원과 제 1 고주파 전원의 듀얼 주파수 전원으로 구성될 수도 있다.
본 발명의 일 실시예에 따른 플라즈마 강화 화학기상증착 공정에 의한 비정질 실리콘막의 형성 방법은, 플라즈마 전처리를 수행하는 단계(S100) 이전에, 챔버(40) 내 가스를 안정화시키는 단계로서, 플라즈마를 형성하기 위한 전원을 인가하지 않은 상태에서 암모니아(NH3)를 챔버(40) 내의 기판(W) 상에 공급하는 단계를 더 포함할 수도 있다.
기판(W) 상에 비정질 실리콘막을 증착하는 단계(S200)는 제 2 플라즈마를 이용하여 반응가스를 활성화시켜 상기 하부막 상에 비정질 실리콘막을 증착하는 단계 를 포함할 수 있다. 제 2 플라즈마는 고주파 전원을 인가하여 구현한다. 만약, 비정질 실리콘막을 증착하는 단계(S200)에서 제 2 플라즈마를 형성하기 위하여 저주파 전원을 인가하는 경우에는 형성되는 비정질 실리콘의 일부가 분말 형태로 구현되어 막질이 불량해지는 문제가 발생할 수 있다.
상기 반응가스는 SixHy 계열의 모노, 다이, 트리 실란 가스를 포함할 수 있다. 상기 불활성가스는 헬륨(He), 네온(Ne), 및 아르곤(Ar) 중에서 선택된 적어도 어느 하나의 가스를 포함할 수 있는 바, 예컨대, 상기 불활성가스는 아르곤 가스를 포함할 수 있다.
비정질 실리콘막을 증착하는 단계(S200)는, 예를 들어, 플라즈마 강화 화학기상증착(PECVD, plasma enhanced chemical vapor deposition) 공정일 수 있다. 화학기상증착(CVD) 공정에서는 챔버 내의 기판 상에 반응가스를 근접시켜 주입하되, 후속적으로, 반응가스는 대상체 표면에서 반응하여 대상체 표면 상에 박막을 형성하고 증착 공정 이후의 반응 부산물은 챔버로부터 제거된다. 반응가스의 반응에 필요한 에너지로서 열을 인가하는 경우 500℃ 내지 1000℃ 이상의 온도를 필요로 할 수 있으나 이와 같은 증착 온도는 주변 구성 요소에 바람직하지 않은 영향을 미칠 수 있다. 이와 같은 이유 때문에, 본 발명의 일 실시예에 따른 비정질 실리콘막의 형성 방법은 반응 온도를 감소시키고자 하는 CVD 공정에서 실용화된 방법 중의 하나로서 반응가스의 적어도 일부를 이온화하는 플라즈마 강화 화학기상증착 공정을 증착 단계(S200)에서 채용할 수 있다.
본 발명의 일 실시예에 따른 플라즈마 강화 화학기상증착 공정에 의한 비정질 실리콘막의 형성 방법은, 비정질 실리콘막을 증착하는 단계(S200) 이전에, 챔버(40) 내 가스를 안정화시키는 단계로서, 플라즈마를 형성하기 위한 전원을 인가하지 않은 상태에서 상기 반응가스 및 불활성가스를 챔버(40) 내의 기판(W) 상에 공급하는 단계를 더 포함할 수도 있다.
하부막에 대하여 플라즈마 전처리를 수행함으로써 후속의 비정질 실리콘막이 매끈하게 증착될 수 있어, 비정질 실리콘막에서 양호한 표면 조도를 구현할 수 있으며, 하부막과 비정질 실리콘막 간의 접합력이 강화되고, 비정질 실리콘막의 두께 균일도가 개선될 수 있다.
본 발명자는 이러한 유리한 효과를 구현하기 위해서는 전처리 단계(S100)에서 인가하는 플라즈마 전원이 특정 조건을 만족해야 함을 확인하였다.
먼저, 플라즈마 전처리를 수행하는 단계(S100)에서 플라즈마(P)를 형성하기 위하여 인가되는 전원이 제 1 고주파 전원으로만 구성되는 경우, 상기 제 1 고주파 전원의 파워(power)는 증착 단계(S200)에서 플라즈마를 형성하기 위하여 인가되는 제 2 고주파 전원의 파워 보다 더 크되, 900W 내지 1800W의 범위를 만족해야 함을 확인하였다. 제 1 고주파 전원의 파워가 900W 보다 작은 경우 하부막의 수소기를 제거하기 못하고 댕글링 본드(dangling bond)를 만들지 못하여 실리콘 원자가 하부막에 효과적으로 붙지 못하는 현상이 발생함을 확인하였으며, 제 1 고주파 전원의 파워가 1800W 보다 큰 경우 하부막의 표면 조도가 오히려 악화되는 현상이 발생함을 확인하였다.
또한, 플라즈마 전처리를 수행하는 단계(S100)에서 플라즈마(P)를 형성하기 위하여 인가되는 전원이 저주파 전원과 제 1 고주파 전원으로 구성되는 듀얼 주파수 전원인 경우, 상기 제 1 고주파 전원의 파워(power)는 증착 단계(S200)에서 플라즈마를 형성하기 위하여 인가되는 제 2 고주파 전원의 파워 보다 더 크되, 저주파 전원의 파워와 제 1 고주파 전원의 파워의 합은 900W 내지 1800W의 범위를 만족해야 함을 확인하였다. 저주파 전원의 파워와 제 1 고주파 전원의 파워의 합이 900W 보다 작은 경우 하부막의 수소기를 제거하기 못하고 댕글링 본드(dangling bond)를 만들지 못하여 실리콘 원자가 하부막에 효과적으로 붙지 못하는 현상이 발생함을 확인하였으며, 저주파 전원의 파워와 제 1 고주파 전원의 파워의 합이 1800W 보다 큰 경우 하부막의 표면 조도가 오히려 악화되는 현상이 발생함을 확인하였다. 나아가, 상기 제 1 고주파 전원의 파워는 상기 제 1 저주파 전원의 파워 보다 더 크며, 상기 제 1 고주파 전원의 파워는 900W 내지 1600W의 범위를 가지며, 상기 제 1 저주파 전원의 파워는 200W 내지 400W의 범위를 가지는 것이 바람직할 수 있다. 플라즈마 전처리를 수행하는 단계(S100)에서, 상기 저주파 전원과 제 1 고주파 전원은 동시에 인가될 수 있다.
상술한 내용에 따르면, 본 발명의 일 실시예에 따른 비정질 실리콘막의 형성 방법은 PECVD방식을 이용한 비정질 실리콘막의 증착 방법으로서, 증착 단계의 전 단계에 플라즈마 전처리 단계를 추가하여 하부막과의 접합력(adhesion)이 양호하도록 매끈한 박막을 증착시킬 수 있다. 하부막의 막질 차이 및 표면 조도(Roughness) 차이에 따라 비정질 실리콘막을 증착할 때, 종래의 방식의 경우에는 비정질 실리콘막이 함께 표면 조도가 좋지 않거나, 심할 경우 접합력이 좋지 않아 들뜸 현상이 발생하는 문제가 있었다.
접합력이 개선된 매끈한 비정질 실리콘막을 증착 시키기 위해서는 하부막에 대한 고려가 필요한데 이때 가장 문제가 되는 부분이 하부막 위에서의 수소(Hydrogen)기이다. 수소기가 하부막에 많을 경우, 비정질 실리콘막은 하부막과 결합될 수 있는 자리가 없어 증착이 원할하게 이루어지지 않게 된다.
이 문제를 해결하기 위하여, 본 발명에서는 수소기를 제거하고 댕글링 본드 를 만들어 그 자리에 실리콘이 붙어 원활한 증착을 이루어지게 하는 방식이다. 본 발명의 일 실시예에 따른 대략적인 기본 조건은 전처리 단계의 플라즈마 처리는 오직 암모니아(NH3) 만을 이용하여 처리를 진행할 수 있다. 전처리 단계에서 다른 가스가 제공될 경우, 수소기를 효과적으로 떼어내지 못하고 역할을 못하거나, 방해하는 요소로 작용됨을 확인하였다. 전처리 단계에서 인가되는 플라즈마 전원의 파워는 고주파 전원의 파워가 900W 이상인 경우 에서 효과적이고, 나아가, 저주파 전원을 함께 인가하여 이온 충돌(Ion bombardment) 효과를 추가함으로써 하부막에서 수소기가 잘 떨어질 수 있는 특성을 가진다.
고주파 전원을 이용한 플라즈마는 저주파 전원을 이용한 플라즈마에 비하여라디컬(radical) 입자의 운동 에너지는 낮으며, 플라즈마 밀도는 높아지고, 증착속도는 상대적으로 낮으며, 시스(sheath) 영역이 작아진다. 한편, 저주파 전원을 이용한 플라즈마는 고주파 전원을 이용한 플라즈마에 비하여 라디컬(radical) 입자의 운동 에너지가 높기 때문에 하부막으로부터 수소기를 잘 떨어지게 할 수 있다.
상술한 전처리 단계(S100) 후에 비정질 실리콘막을 증착시킬 경우, 하부막이 매끄러워져 증착되는 비정질 실리콘막도 함께 표면 조도가 개선되고 증착 시 균일도가 향상되는 결과를 얻을 수 있었다. 또한, 증착 온도가 낮아질수록 H+ 성분이 증가하고 표면 조도가 좋지 않아 증착 시 문제점이 증가될 수 있는데, 본 실시예에 따르면 H+ 성분을 감소시키고 표면 조도가 개선되는 효과를 얻을 수 있다. 예를 들어, 하부막에 전처리 단계(S100)를 수행하지 않고 400℃의 공정 온도로 하부막 상에 증착한 비정질 실리콘막의 표면 조도는 7Å이고, 200℃의 공정 온도로 하부막 상에 증착한 비정질 실리콘막의 표면 조도는 11Å임에 반하여, 하부막에 전처리 단계(S100)를 수행한 후에 200℃의 공정 온도로 하부막 상에 증착한 비정질 실리콘막의 표면 조도는 5Å임을 확인하였다.
본 실시예에서는 전처리에서 플라즈마를 강하게 걸기 위하여 고주파 전원과 저주파 전원의 혼합 방식을 적용하기에 듀얼 주파수 전원을 인가한 플라즈마를 이용하고, 비정질 실리콘막 증착 시와 전처리 시의 플라즈마 구현 방식을 분리하도록 적용되었다.
도 2 및 도 3을 참조하여, 이러한 듀얼 주파수 전원의 인가 방식을 설명한다. 기판(W)이 장입될 수 있는 챔버(40)는 샤워헤드(42) 및 스테이지 히터(44)를 포함할 수 있다. 기판(W)은 스테이지 히터(44) 상에 장착된다. 플라즈마를 생성하기 위한 RF 전력이 전극의 역할을 담당하는 샤워헤드(42) 및/또는 스테이지 히터(44)에 인가되어 샤워헤드(42) 및 스테이지 히터(44) 사이의 공간에 플라즈마(P)가 형성된다. RF 전력이 생성되는 제너레이터(10, 20)와 챔버(40) 사이에 매칭부(15, 25, 35)가 개재되어 정합을 구현할 수도 있다.
도 2를 참조하면, 제 1 제너레이터(10)에서 생성된 저주파 RF 전원 및 제 2 제너레이터(20)에서 생성된 고주파 RF 전원은 전극의 역할을 담당하는 샤워헤드(42)에 모두 인가될 수 있다. 저주파 전원이 인가되는 전극 및 고주파 전원이 인가되는 전극은 모두 챔버 내에서 기판 보다 상부에 위치할 수 있다.
도 3을 참조하면, 제 1 제너레이터(10)에서 생성된 저주파 RF 전원이 전극의 역할을 담당하는 샤워헤드(42)에 인가되고, 제 2 제너레이터(20)에서 생성된 고주파 RF 전원이 전극의 역할을 담당하는 스테이지 히터(44)에 인가될 수 있다. 즉, 저주파 전원이 인가되는 전극은 챔버 내에서 기판 보다 상부에 위치하며, 고주파 전원이 인가되는 전극은 챔버 내에서 기판 보다 하부에 위치할 수 있다.
본 발명의 다른 실시예에 따른 플라즈마 강화 화학기상증착 공정에 의한 비정질 실리콘막의 형성 방법은, 기판(W) 상에 비정질 실리콘막을 증착하는 단계(S200) 이후에, 상기 비정질 실리콘막에 대하여 질소(N2) 플라즈마, 아산화질소(N2O) 플라즈마, 아르곤(Ar) 및 수소(H2) 플라즈마 중에서 선택된 임의의 조합의 플라즈마를 이용한 후처리 단계(S300);를 더 포함할 수 있다.
구체적인 예로서, 후처리 단계(S300)는 상기 비정질 실리콘막 상에, 아산화질소(N2O) 플라즈마 처리를 수행하는 단계를 포함하거나, 질소(N2) 플라즈마 처리를 수행하는 단계를 포함하거나, 아산화질소(N2O) 및 질소(N2) 플라즈마 처리를 수행하는 단계를 포함할 수 있다.
비정질 실리콘막은 전자 소자의 제조 과정에서 반사방지막이나 하드마스크막으로 적용될 수 있다. 전자 소자가 고집적화 됨에 따라 미세 선폭을 가지는 패턴이 요구되고 있다. 이에 따라, 현재 상용화된 노광 장비를 그대로 이용하면서 미세한 선폭을 갖는 패턴을 구현하기 위하여 DPT(Double Patterning Technology)이나 QPT(Quadraple Patterning Technology)와 같은 멀티 패터닝 공정기술이 제안되고 있으며 이러한 멀티 패터닝 공정에서 반사방지막으로 기존의 산질화실리콘막을 비정질 실리콘막으로 대체할 수 있다.
본 발명자는 비정질 실리콘막에 대하여 상술한 후처리 단계(S300)를 수행한 경우 비정질 실리콘막 계면에서의 수소기를 효과적으로 제거시킴으로써 건식율 특성의 변화를 줄 수 있으며 이러한 건식율 특성의 변화는 멀티 패터닝 공정에서 식각 공정의 선택비를 개선시킬 수 있음을 확인하였다. 예를 들어, 증착된 비정질 실리콘막에 대하여 후처리 단계(S300)를 수행하지 않고 건식각을 수행하는 경우 식각률은 239Å/min 임에 반하여, 증착된 비정질 실리콘막에 대하여, 아산화질소(N2O) 및 질소(N2) 플라즈마 후처리를 수행하고 건식각을 수행하는 경우 식각률은 197Å/min로 감소함을 확인하였다.
이하에서는, 본 발명의 다양한 실험예들에 따른 비정질 실리콘막의 형성 방법에서 구현된 막질의 특성들을 비교함으로써 본 발명의 기술적 사상을 예시적으로 설명한다.
플라즈마 전처리 조건에 따른 하부막 양상 비교
도 4는 본 발명의 실험예에 따른 다양한 플라즈마 전처리 조건에 따라 하부막인 질화막에서 파티클에 영향을 미치는 표면을 FE-SEM 측정한 결과와 파티클 측정치를 비교한 도면이다.
도 4의 비교예1은 하부막인 질화막에 대하여 암모니아(NH3) 플라즈마 전처리를 수행하지 않고 파티클 갯수를 측정한 것이며, 도 4의 비교예2는 하부막인 질화막에 대하여 700W의 파워로 고주파 전원을 인가하여 암모니아(NH3) 플라즈마 전처리를 수행한 후에 파티클 갯수를 측정한 것이며, 도 4의 실시예1은 하부막인 질화막에 대하여 900W의 파워로 고주파 전원을 인가하여 암모니아(NH3) 플라즈마 전처리를 수행한 후에 파티클 갯수를 측정한 것이다.
이에 따르면, 하부막인 질화막에 대하여 암모니아(NH3) 플라즈마 전처리를 수행하지 않거나 암모니아(NH3) 플라즈마 전처리를 수행하더라도 고주파 전원의 파워를 900W 보다 작게 인가한 경우에는 파티클의 갯수가 27000여개로 측정되는 반면에, 암모니아(NH3) 플라즈마 전처리를 수행하기 위하여 고주파 전원의 파워를 900W로 인가한 경우에는 파티클의 갯수가 900여개로 현저하게 감소됨을 확인할 수 있다.
플라즈마 전처리 조건에 따른 비정질 실리콘막의 양상 비교
표 1은 본 발명의 실험예에 따른 다양한 플라즈마 전처리 조건과 후속으로 증착된 비정질 실리콘막의 측정값을 나타낸 것이며, 도 5는 표 1의 본 발명의 실험예에 따른 다양한 플라즈마 전처리 조건에 따라 비정질 실리콘막의 AFM 이미지와 FE-SEM 이미지를 비교한 도면이다.
[표 1]
표 1과 도 5를 참조하면, 하부막에 대하여 암모니아(NH3) 플라즈마 전처리를 수행하지 않고 비정질 실리콘막을 증착한 경우 보다 하부막에 대하여 암모니아(NH3) 플라즈마 전처리를 수행한 후에 비정질 실리콘막을 증착한 경우의 표면 조도 및 두께 균일도가 개선됨을 확인할 수 있다. 예를 들어, 하부막에 대하여 암모니아(NH3) 플라즈마 전처리를 수행하지 않고 비정질 실리콘막을 증착한 경우 표면 조도가 5.6nm 임에 반하여, 고주파 전원과 저주파 전원의 듀얼 주파수 전원을 인가하여 암모니아(NH3) 플라즈마 전처리를 수행한 후에 비정질 실리콘막을 증착한 경우의 표면 조도가 0.61nm로 향상됨을 확인할 수 있다.
도 6 및 도 7은 본 발명의 본 발명의 실험예에 따른 다양한 플라즈마 전처리 조건에 따라 비정질 실리콘막의 두께 균일도와 표면 조도 및 파티클 개선 여부를 나타낸 도면이다.
도 6 및 도 7을 참조하면, 하부막에 대하여 암모니아(NH3) 플라즈마 전처리를 수행하지 않고 비정질 실리콘막을 증착한 경우 보다 하부막에 대하여 암모니아(NH3) 플라즈마 전처리를 수행한 후에 비정질 실리콘막을 증착한 경우의 두께 균일도가 개선되고 표면 조도 및 파티클 측면에서 개선됨을 확인할 수 있다.
본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
Claims (11)
- 기판에 형성된 하부막 상에 제 1 플라즈마를 이용하여 암모니아(NH3) 가스를 포함하는 전처리가스를 활성화시켜 상기 하부막을 전처리하는 전처리 단계; 및
상기 하부막 상에 제 2 플라즈마를 이용하여 반응가스를 활성화시켜 상기 하부막 상에 비정질 실리콘막을 증착하는 단계;를 포함하되,
상기 제 1 플라즈마를 형성하기 위하여 인가되는 전원의 파워는 900W 내지 1800W의 범위를 가지는,
비정질 실리콘막의 형성 방법. - 제 1 항에 있어서,
상기 제 1 플라즈마를 형성하기 위하여 인가되는 전원은 제 1 고주파 전원이며, 상기 제 2 플라즈마를 형성하기 위하여 인가되는 전원은 제 2 고주파 전원이고, 상기 제 1 고주파 전원의 파워는 900W 내지 1800W의 범위를 가지며, 상기 제 1 고주파 전원의 파워는 제 2 고주파 전원의 파워 보다 큰 것을 특징으로 하는, 비정질 실리콘막의 형성 방법. - 제 1 항에 있어서,
상기 제 1 플라즈마를 형성하기 위하여 인가되는 전원은 저주파 전원 및 제 1 고주파 전원이며, 상기 제 2 플라즈마를 형성하기 위하여 인가되는 전원은 제 2 고주파 전원이고, 상기 저주파 전원의 파워와 제 1 고주파 전원의 파워의 합은 900W 내지 1800W의 범위를 가지며, 상기 제 1 고주파 전원의 파워는 제 2 고주파 전원의 파워 보다 큰 것을 특징으로 하는, 비정질 실리콘막의 형성 방법. - 제 2 항 내지 제 3 항 중 어느 한 항에 있어서,
상기 고주파 전원은 13.56 MHz 내지 27.12 MHz의 주파수 범위를 가지며, 상기 저주파 전원은 300 KHz 내지 400 KHz의 주파수 범위를 가지는, 비정질 실리콘막의 형성 방법. - 제 1 항에 있어서,
상기 전처리가스는 암모니아(NH3) 가스 및 질소(N2) 가스를 포함하는, 비정질 실리콘막의 형성 방법. - 제 3 항에 있어서,
상기 제 1 고주파 전원의 파워는 상기 저주파 전원의 파워 보다 더 큰 것을 특징으로 하는, 비정질 실리콘막의 형성 방법. - 제 3 항에 있어서,
상기 제 1 고주파 전원의 파워는 900W 내지 1600W의 범위를 가지며, 상기 저주파 전원의 파워는 200W 내지 400W의 범위를 가지는, 비정질 실리콘막의 형성 방법. - 제 3 항에 있어서,
상기 전처리 단계에서 상기 저주파 전원과 제 1 고주파 전원은 동시에 인가되는, 비정질 실리콘막의 형성 방법. - 제 1 항에 있어서,
상기 비정질 실리콘막을 증착하는 단계 이후에, 제 3 플라즈마를 이용하여 후처리가스를 활성화시켜 상기 비정질 실리콘막에 대하여 후처리하는 후처리 단계;를 더 포함하는, 비정질 실리콘막의 형성 방법. - 제 9 항에 있어서,
상기 후처리가스는 질소(N2)가스, 아산화질소(N2O)가스 및 이들의 혼합가스 중에서 선택된 어느 하나를 포함하는, 비정질 실리콘막의 형성 방법. - 제 10 항에 있어서,
상기 후처리가스는 질소(N2)가스 및 아산화질소(N2O)가스를 포함하며, 상기 후처리단계는 상기 제 3 플라즈마를 이용하여 상기 비정질 실리콘막 상에 동시에 공급된 질소(N2)가스 및 아산화질소(N2O)가스를 함께 활성화하여 후처리하는 단계를 포함하는, 비정질 실리콘막의 형성 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020160097169A KR102146543B1 (ko) | 2016-07-29 | 2016-07-29 | 비정질 실리콘막의 형성 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020160097169A KR102146543B1 (ko) | 2016-07-29 | 2016-07-29 | 비정질 실리콘막의 형성 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20180013435A true KR20180013435A (ko) | 2018-02-07 |
| KR102146543B1 KR102146543B1 (ko) | 2020-08-20 |
Family
ID=61204023
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020160097169A KR102146543B1 (ko) | 2016-07-29 | 2016-07-29 | 비정질 실리콘막의 형성 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR102146543B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20200025030A (ko) * | 2018-08-29 | 2020-03-10 | 주식회사 원익아이피에스 | 비정질 실리콘막의 제조방법 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20100033091A (ko) * | 2008-09-19 | 2010-03-29 | 한국전자통신연구원 | 화학기상증착법에 의한 비정질 실리콘 박막의 증착방법 |
| KR20140049952A (ko) * | 2012-10-18 | 2014-04-28 | 에스피티에스 테크놀러지스 리미티드 | 비정질 실리콘 필름을 증착하는 방법 |
| KR20160084805A (ko) * | 2015-01-06 | 2016-07-14 | 가부시키가이샤 히다치 고쿠사이 덴키 | 반도체 장치의 제조 방법, 기판 처리 장치, 기판 처리 시스템 및 컴퓨터 프로그램 |
-
2016
- 2016-07-29 KR KR1020160097169A patent/KR102146543B1/ko active IP Right Grant
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20100033091A (ko) * | 2008-09-19 | 2010-03-29 | 한국전자통신연구원 | 화학기상증착법에 의한 비정질 실리콘 박막의 증착방법 |
| KR20140049952A (ko) * | 2012-10-18 | 2014-04-28 | 에스피티에스 테크놀러지스 리미티드 | 비정질 실리콘 필름을 증착하는 방법 |
| KR20160084805A (ko) * | 2015-01-06 | 2016-07-14 | 가부시키가이샤 히다치 고쿠사이 덴키 | 반도체 장치의 제조 방법, 기판 처리 장치, 기판 처리 시스템 및 컴퓨터 프로그램 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20200025030A (ko) * | 2018-08-29 | 2020-03-10 | 주식회사 원익아이피에스 | 비정질 실리콘막의 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR102146543B1 (ko) | 2020-08-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP7254171B2 (ja) | 薄型膜処理プロセス | |
| KR102205227B1 (ko) | 붕소계 막의 성막 방법 및 성막 장치 | |
| CN109841499B (zh) | 非晶硅膜的形成方法 | |
| JP2837087B2 (ja) | 薄膜形成方法 | |
| KR20180013435A (ko) | 비정질 실리콘막의 형성 방법 | |
| WO2012043250A1 (ja) | 絶縁膜形成装置及び方法 | |
| KR102125511B1 (ko) | 비정질 실리콘막의 형성 방법 | |
| JP2021504939A (ja) | 窒化ケイ素膜のドライエッチング速度の低減 | |
| KR20220156503A (ko) | 기판 식각 방법 | |
| US11699577B2 (en) | Treatment for high-temperature cleans | |
| KR20210014483A (ko) | 비정질 실리콘막의 형성 방법 | |
| TWI766014B (zh) | 在溝槽的側壁或平坦表面上選擇性地形成氮化矽膜之方法 | |
| KR102468232B1 (ko) | 기판 식각 방법 | |
| JP7498823B2 (ja) | 薄型膜処理プロセス | |
| KR102513404B1 (ko) | SiCN막의 형성 방법 | |
| TWI794691B (zh) | 高硼含量硬遮罩材料及其形成方法 | |
| WO2022138129A1 (ja) | 基板処理方法および基板処理装置 | |
| TWI837677B (zh) | 用於高溫清潔的處理 | |
| JP7296093B2 (ja) | 窒化炭素膜の製造方法および窒化炭素被覆体の製造方法 | |
| KR20220149984A (ko) | 기판처리방법 | |
| JPH03263324A (ja) | 窒化シリコン膜の製造方法 | |
| KR20230094745A (ko) | 기판 처리 방법 | |
| CN116635977A (zh) | 拉伸的氮化物沉积系统和方法 | |
| TW202201496A (zh) | 非晶矽膜形成方法、半導體器件製造方法及利用該方法製造的半導體器件 | |
| JP2007273686A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| X091 | Application refused [patent] | ||
| AMND | Amendment | ||
| X701 | Decision to grant (after re-examination) | ||
| GRNT | Written decision to grant |