TW202201496A - 非晶矽膜形成方法、半導體器件製造方法及利用該方法製造的半導體器件 - Google Patents

非晶矽膜形成方法、半導體器件製造方法及利用該方法製造的半導體器件 Download PDF

Info

Publication number
TW202201496A
TW202201496A TW110122476A TW110122476A TW202201496A TW 202201496 A TW202201496 A TW 202201496A TW 110122476 A TW110122476 A TW 110122476A TW 110122476 A TW110122476 A TW 110122476A TW 202201496 A TW202201496 A TW 202201496A
Authority
TW
Taiwan
Prior art keywords
amorphous silicon
gas
silicon film
semiconductor device
thin film
Prior art date
Application number
TW110122476A
Other languages
English (en)
Other versions
TWI810591B (zh
Inventor
文在正
崔暎喆
金東鶴
Original Assignee
南韓商圓益Ｉｐｓ股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南韓商圓益Ｉｐｓ股份有限公司 filed Critical 南韓商圓益Ｉｐｓ股份有限公司
Publication of TW202201496A publication Critical patent/TW202201496A/zh
Application granted granted Critical
Publication of TWI810591B publication Critical patent/TWI810591B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0272—Deposition of sub-layers, e.g. to promote the adhesion of the main coating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24—Deposition of silicon only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/0251—Graded layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02513—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02592—Microstructure amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Photovoltaic Devices (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本發明涉及非晶矽膜形成方法、包括該非晶矽膜形成方法的半導體器件製造方法及利用該方法製造的半導體器件。本發明揭露一種非晶矽膜形成方法，包括：第一步驟(S10)，將含矽的第一氣體及含氮的第二氣體供應於基板(100)上來形成第一非晶矽層(310b)；第二步驟(S20)，將含矽的第一氣體供應於形成有第一非晶矽層(310b)的基板(100)上來形成第二非晶矽層(300a)。

Description

非晶矽膜形成方法、半導體器件製造方法及利用該方法製造的半導體器件
本發明涉及非晶矽膜形成方法、包括該非晶矽膜形成方法的半導體器件製造方法及利用該製造方法製造的半導體器件。
半導體、LCD基板、OLED基板等的器件通過包括一個以上的沉積製程及蝕刻製程的半導體製程製造而成。
舉一示例，構成器件的基板可形成第二非晶矽層300a，即a-Si層。然後，為了在基板100上順利沉積a-Si層，較佳為在基板上首先形成SiO2 或者SiN的基底層，之後通過PECVD製程等在基底層上形成a-Si層。
但是，根據SiN基底層的膜品質及粗糙度（Roughness）差異，形成在SiN基底層上的a-Si層的貼合狀態可能較差，存在在對a-Si層執行蝕刻製程時出現在a-Si層的下部區域（圖3中的310a）蝕刻相對較少的現象，即拖尾（tail）現象的問題。
為了改善這種問題，習知技術在SiN基底層上沉積a-Si之前追加執行了NH3 電漿處理製程。
然而，習知技術是在沉積a-Si之前執行NH3 電漿處理製程的追加製程，因而增加了製程步驟數，降低了產品生產率，並且存在因為頻繁開關電源而提高了在a-Si薄膜產生顆粒的可能性的問題。
《要解決的問題》
本發明的目的在於提供一種Si薄膜沉積方法及利用該方法的薄膜，為了解決如上所述的問題，在SiN薄膜上沉積a-Si薄膜時，無需增加電漿處理製程，也可穩定形成減少拖尾現象的a-Si層。 《解決問題的手段》
本發明的目的是為了解決如上所述的問題而提出的，本發明揭露一種非晶矽膜形成方法，包括：第一步驟S10，將含矽的第一氣體及含氮的第二氣體供應於基板100上來形成第一非晶矽層310b；第二步驟S20，將含矽的第一氣體供應於形成有所述第一非晶矽層310b的基板100上來形成第二非晶矽層300a。
所述第一步驟S10可在逐漸減少所述第二氣體的供應量的同時執行。
所述第一步驟S10可在分步驟減少所述第二氣體的供應量的同時執行。
所述第一步驟S10及所述第二步驟S20可在將所述第一氣體的供應量保持恆定的狀態下執行。
所述第一步驟S10及所述第二步驟S20中的所述第一氣體的供應量可相互不同。
所述第一步驟S10及所述第二步驟S20中的所述第一氣體的供應量在將所述第一步驟S10中的所述第一氣體的供應量變為所述第二步驟S20中的所述第一氣體的初始供應量的同時執行步驟。
在所述第一步驟S10中，以所述第一步驟S10中的所述第一氣體的初始供應量為準，所述第二氣體的初始供應量可以是1~25%。
所述第一氣體可使用SiH4 。
所述第二氣體可以是含氮的氣體。
所述第二氣體可以是NH3 及N2 中的至少一種。
本發明進一步揭露一種半導體器件製造方法，包括：非晶矽膜形成步驟，在基板100上形成非晶矽膜；蝕刻步驟，蝕刻形成在所述基板100上的非晶矽膜；所述非晶矽膜形成步驟利用請求項1至6中任意一項的非晶矽膜形成方法執行。
本發明還揭露利用如上所述的半導體器件製造方法製造的半導體器件。 《發明的效果》
本發明的薄膜沉積方法及利用所述方法的薄膜為，在SiN薄膜上沉積a-Si薄膜時，在執行利用諸如SiH4 的含矽第一氣體及諸如NH3 的含氮第二氣體形成第一非晶矽層的第一步驟之後，執行只利用諸如SiH4 的含矽氣體形成諸如a-Si的第二非晶矽層的第二步驟，進而具有無需增加電漿製程也可穩定地形成在SiN薄膜而減少拖尾現象的a-Si層的優點。
另外，本發明的薄膜沉積方法及利用所述方法的薄膜為，在SiN薄膜上沉積a-Si薄膜時，調節上述第一步驟中的第一氣體及第二氣體的供應量比，進而能夠控制在基板上形成的薄膜的密度，通過增加薄膜的下部區域中的蝕刻速率，具有可改善蝕刻剖面（Etch profile）的優點。
另外，本發明的薄膜沉積方法及利用所述方法的薄膜為，在SiN薄膜上沉積a-Si薄膜時， 取消利用NH3 的電漿處理（Plasma Treatment）製程，減少總製程數，進而具有可提高生產率的優點。
以下，參照附圖說明本發明的非晶矽膜形成方法、包括該非晶矽膜形成方法的半導體器件製造方法及利用該製造方法製造的半導體器件。
本發明的非晶矽膜形成方法包括：第一步驟S10，將含矽的第一氣體及含氮的第二氣體供應於基板100上來形成第一非晶矽層310b；第二步驟S20，將含矽的第一氣體供應於形成有所述第一非晶矽層310b的基板100上來形成第二非晶矽層300a。
在此，所述基板100為通過半導體製程製造的LCD基板、OLED基板等構成器件的基板，只要是為非晶矽膜而形成有SiN層200的基板，則任何基板都可使用。
所述第一步驟S10為將含矽的第一氣體及含氮的第二氣體供應於基板100上來形成第一非晶矽層310b的步驟，可通過各種方法執行。
尤其是，所述第一步驟S10根據第一氣體及第二氣體的供應量變化可通過各種方法執行。
具體地說，如圖2a至圖2e所示，所述第一步驟S10可在減少第二氣體供應量的同時執行。
更具體地說，如圖2a及圖2c至圖2e所示，所述第一步驟S10可在逐漸減少第二氣體的供應量的同時執行，如圖2b所示，可在分步驟減少第二氣體的供應量的同時執行。
亦即，所述第一步驟S10為將第二氣體的初始供應量從提前設定的值連續或者分步驟減少，以在執行第二步驟S20之前可斷供第二氣體來執行步驟。
在此，在所述第一步驟S10中，以第一步驟S10中的第一氣體的初始供應量為準，將第二氣體的初始供應量從1%~25%，較佳為5%~10%逐漸減少，以在執行後述的第二步驟S20之前達到0%。
另一方面，對於所述第一步驟S10及第二步驟S20中的第一氣體地供應量可進行各種改變。
具體地說，如圖2a至圖2d所示，所述第一步驟S10及第二步驟S20可在第一氣體的供應量保持恆定的狀態下執行。
此時，所述第一步驟S10中的第一氣體的供應量相同、大於或者小於第二步驟S20中的第一氣體的供應量，即第一步驟S10及第二步驟S20中的第一氣體的供應量可相互不同地設定。
另外，如圖2e所示，所述第一步驟S10及第二步驟S20中的第一氣體地供應量可隨時間連續或者分步驟減少或者增加。
在此，所述第一步驟S10中的第一氣體的供應量可改變為第二步驟S20中的第一氣體的初始供應量。
另一方面，所述第一氣體為含矽的氣體，可使用SiH4 等。
然後，所述第二氣體為含氮的氣體，可使用NH3 或者N2 等。
另一方面，所述第一步驟S10在非晶矽膜形成方法中，即將含矽的第一氣體及含氮的第二氣體供應於基板100上來形成第一非晶矽層310b中，可利用CVD製程，較佳為可利用PECVD製程執行。
所述第二步驟S20為將含矽的第一氣體供應於形成有第一非晶矽層310b的基板100上來形成第二非晶矽層300a的步驟，可通過各種方法執行。
在此，所述第一氣體較佳使用與第一步驟S10中的第一氣體相同的氣體，當然也可使用與第一步驟S10中的第一氣體不同種類的氣體。
然後，將含矽的第一氣體供應於形成有所述第一非晶矽層310b的基板100上來形成第二非晶矽層300a時，可利用CVD製程，較佳為利用PECVD製程執行。
在所述PECVD製程中，可靈活利用VHF、HF、LF等各種電漿種類的射頻發生器（RF Generator）。
在此，所述第二步驟S20為第一步驟S10的連續製程，較佳在一個製程模組執行，但是不限於此。
另一方面，所述第二步驟S20的執行時間及第一步驟S10的執行時間根據第一非晶矽層310b及第二非晶矽層300a的厚度可進行各種設定。
具有如上所述的步驟的本發明的非晶矽膜形成方法為，通過執行第一步驟S10初始形成的薄膜實現摻雜氮(N)的a-Si。
然後，通過減少所述第二氣體的供應量從下部至上部逐漸減少氮(N)的摻雜量，通過執行第二步驟S20實現未摻雜氮(N)的a-Si的物理性質。
另一方面，通過如上所述的本發明的非晶矽膜形成方法形成的薄膜為，在下部形成摻雜氮(N)的a-Si，進而如圖4所示通過實驗確認到在執行後續的蝕刻製程時減少了在通過如圖3所示的現有的薄膜形成方法執行的情況下出現的拖尾現象。
具體地說，如圖5所示，通過本發明的非晶矽膜形成方法形成的薄膜為，相對於通過習知的薄膜形成方法形成的薄膜的物理性質（在圖5中第二氣體(NH3 )/第一氣體(SiH4 )的比為0%）增加第二氣體(NH3 )/第一氣體(SiH4 )的比例，從而可確認到R.I （Refractive index:折射率）值減少。據此，可確認到通過增加第二氣體(NH3 )/第一氣體(SiH4 )的比例降低密度。
亦即，通過本發明的非晶矽膜形成方法形成的薄膜從下部膜至上部膜越來越減少第二氣體(NH3 )/第一氣體(SiH4 )量，因此薄膜的密度逐漸增加，可以知道下部膜是密度相對小的薄膜。
總之，如圖4所示，通過本發明的非晶矽膜形成方法形成的薄膜為整體形成所需密度的a-Si薄膜的同時摻雜氮(N)的a-Si 層300b的下部膜層的密度相對較小，因此可防止在蝕刻製程時在下部膜邊緣形成拖尾（Tail）。
另一方面，通過實驗確認到即使是通過本發明的非晶矽膜形成方法形成薄膜也不會影響非晶矽膜的結構。
具體地說，如圖6所示，通過分析利用本發明的非晶矽膜形成方法形成的薄膜的XRD（X-Ray Diffraction: X光繞射法）確認到摻雜氮的薄膜（5%、10%、20%）的曲線圖案與未摻雜氮的薄膜（As Grown）的曲線圖案相同，進而確認到利用本發明的非晶矽膜形成方法形成的薄膜與利用習知的薄膜形成方法形成的薄膜之間的物理性質變化不大。
尤其是，即使相對於利用習知的薄膜形成方法形成的薄膜的物理性質（在圖5中第二氣體(NH3 )/第一氣體(SiH4 )的比為0%）增加第二氣體(NH3 )/第一氣體(SiH4 )的比例，在XRD曲線圖案中peak的位置幾乎相同，確認到未發生薄膜的結構變化，因此物理性質變化不大。
亦即，即使利用本發明的非晶矽膜形成方法形成改善的非晶矽膜，也不會改變利用習知的薄膜形成方法形成的薄膜的結構，因此在形成非晶矽膜時可由本發明的非晶矽膜形成方法代替習知的薄膜形成方法來形成a-Si薄膜。
另一方面，本發明的非晶矽膜形成方法增加蝕刻製程，可實現半導體器件製造方法。
亦即，本發明的半導體器件製造方法為包括在基板100上形成非晶矽膜的非晶矽膜形成步驟和蝕刻形成在基板100上的非晶矽膜的蝕刻步驟的半導體器件製造方法，其中非晶矽膜形成步驟可通過上述的非晶矽膜形成方法執行。
所述蝕刻步驟為蝕刻形成在基板100上的非晶矽膜的步驟，可通過各種方法執行。
另一方面，提供通過本發明的非晶矽膜形成方法，及利用該半導體器件製造方法製造的器件。
尤其是，所述器件為半導體製程的一部分，可通過本發明的非晶矽膜形成方法形成薄膜。
以上，僅說明了可通過本發明實現的較佳實施例的一部分，眾所周知本發明的範圍不限於上述的實施例來解釋，在以上說明的本發明的技術思想及其根本的技術思想全部包括在本發明的範圍內。
100:基板 200:SiN層 300a:第二非晶矽層 300b:a-Si 層 310a:下部區域 310b:第一非晶矽層 S10,S20:步驟
圖1顯示本發明的非晶矽膜形成方法的流程圖； 圖2a是顯示為了執行圖1的非晶矽膜形成方法而對比製程執行時間的第一氣體及第二氣體的供應量變化的曲線圖； 圖2b為圖2a的非晶矽膜形成方法的變化例，顯示對比製程執行時間的第一氣體及第二氣體的供應量變化的曲線圖； 圖2c為圖2a的非晶矽膜形成方法的另一變化例，顯示對比製程執行時間的第一氣體及第二氣體的供應量變化的曲線圖； 圖2d為圖2a的非晶矽膜形成方法的其他一變化例，顯示對比製程執行時間的第一氣體及第二氣體的供應量變化的曲線圖； 圖2e為圖2a的非晶矽膜形成方法的其他一變化例，顯示對比製程執行時間的第一氣體及第二氣體的供應量變化的曲線圖； 圖3是顯示通過習知的薄膜形成方法形成非晶矽膜的狀態及執行蝕刻製程之後的狀態的視圖； 圖4是顯示通過本發明的薄膜形成方法形成非晶矽膜的狀態及執行蝕刻製程之後的狀態的視圖； 圖5是顯示通過本發明的薄膜形成方法形成的非晶矽膜的物理性質的圖表；以及 圖6是顯示通過本發明的薄膜形成方法形成的非晶矽膜的晶體結構的曲線圖。
S10,S20:步驟

Claims (12)

  1. 一種非晶矽膜形成方法，包括： 第一步驟(S10)，將含矽的第一氣體及含氮的第二氣體供應於基板(100)上來形成第一非晶矽層(310b)；以及 第二步驟(S20)，將所述含矽的第一氣體供應於形成有所述第一非晶矽層(310b)的所述基板(100)上來形成第二非晶矽層(300a)。
  2. 根據請求項1所述的非晶矽膜形成方法，其中，所述第一步驟(S10)在逐漸減少所述第二氣體的供應量的同時執行。
  3. 根據請求項1所述的非晶矽膜形成方法，其中，所述第一步驟(S10)在分步驟減少所述第二氣體的供應量的同時執行。
  4. 根據請求項1所述的非晶矽膜形成方法，其中，所述第一步驟(S10)及所述第二步驟(S20)在將所述第一氣體的供應量保持恆定的狀態下執行。
  5. 根據請求項1所述的非晶矽膜形成方法，其中，所述第一步驟(S10)及所述第二步驟(S20)中的所述第一氣體的供應量相互不同。
  6. 根據請求項5所述的非晶矽膜形成方法，其中，所述第一步驟(S10)及所述第二步驟(S20)中的所述第一氣體的供應量在將所述第一步驟(S10)中的所述第一氣體的供應量變為所述第二步驟(S20)中的所述第一氣體的初始供應量的同時執行步驟。
  7. 根據請求項1至6中任一項所述的非晶矽膜形成方法，其中，在所述第一步驟(S10)中，以所述第一步驟(S10)中的所述第一氣體的初始供應量為準，所述第二氣體的初始供應量為1~25%。
  8. 根據請求項1至6中任一項所述的非晶矽膜形成方法，其中，所述第一氣體為SiH4 。
  9. 根據請求項1至6中任一項所述的非晶矽膜形成方法，其中，所述第二氣體為含氮的氣體。
  10. 根據請求項1至6中任一項所述的非晶矽膜形成方法，其中，所述第二氣體為NH3 及N2 中的至少一種。
  11. 一種半導體器件製造方法，包括： 非晶矽膜形成步驟，在基板(100)上形成非晶矽膜； 蝕刻步驟，蝕刻形成在所述基板(100)上的所述非晶矽膜， 其中，所述非晶矽膜形成步驟利用根據請求項1至6中任一項所述的非晶矽膜形成方法執行。
  12. 一種半導體器件，係利用根據請求項11所述的半導體器件製造方法製造而成。
TW110122476A 2020-06-19 2021-06-18 非晶矽膜形成方法、半導體器件製造方法及利用該方法製造的半導體器件 TWI810591B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020200075232A KR20210157216A (ko) 2020-06-19 2020-06-19 비정질 실리콘 박막 형성방법, 그를 포함하는 반도체 소자제조방법 및 그에 의하여 제조된 반도체 소자
KR10-2020-0075232 2020-06-19

Publications (2)

Publication Number Publication Date
TW202201496A true TW202201496A (zh) 2022-01-01
TWI810591B TWI810591B (zh) 2023-08-01

Family

ID=79022421

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110122476A TWI810591B (zh) 2020-06-19 2021-06-18 非晶矽膜形成方法、半導體器件製造方法及利用該方法製造的半導體器件

Country Status (3)

Country Link
US (1) US11651960B2 (zh)
KR (1) KR20210157216A (zh)
TW (1) TWI810591B (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2738613B2 (ja) * 1991-10-31 1998-04-08 シャープ株式会社 液晶演算素子及びこれを用いた画像処理システム
JPH06138480A (ja) * 1992-10-23 1994-05-20 Pioneer Electron Corp 光導電型液晶ライトバルブ
JP3559655B2 (ja) * 1996-08-29 2004-09-02 キヤノン株式会社 電子写真用光受容部材
US7738050B2 (en) 2007-07-06 2010-06-15 Semiconductor Energy Laboratory Co., Ltd Liquid crystal display device

Also Published As

Publication number Publication date
US20210398802A1 (en) 2021-12-23
KR20210157216A (ko) 2021-12-28
TWI810591B (zh) 2023-08-01
US11651960B2 (en) 2023-05-16

Similar Documents

Publication Publication Date Title
US10950432B2 (en) Method of depositing thin film and method of manufacturing semiconductor device
US6962859B2 (en) Thin films and method of making them
TWI549199B (zh) 複合之可移除硬光罩及其形成方法
US11939674B2 (en) Methods to reduce material surface roughness
US20220020594A1 (en) Flowable film formation and treatments
TWI810591B (zh) 非晶矽膜形成方法、半導體器件製造方法及利用該方法製造的半導體器件
US11894230B2 (en) Tribological properties of diamond films
KR20180013435A (ko) 비정질 실리콘막의 형성 방법
US11495454B2 (en) Deposition of low-stress boron-containing layers
JP2023501762A (ja) 低い粗さのダイヤモンドフィルムの堆積
US10937659B2 (en) Method of anisotropically etching adjacent lines with multi-color selectivity
KR102694258B1 (ko) 비정질 실리콘막의 형성 방법
TW202132897A (zh) 高硼含量硬遮罩材料
US11830734B2 (en) Thermal deposition of silicon-germanium
US11862458B2 (en) Directional selective deposition
US11682554B2 (en) Catalytic thermal deposition of carbon-containing materials
US20220384189A1 (en) Boron nitride for mask patterning
US20240331975A1 (en) Densified seam-free silicon gap fill processes
KR20220076970A (ko) 박막 형성방법 및 그를 포함하는 반도체 소자 제조방법
KR20230060120A (ko) 탄소 도핑된 비정질 실리콘 박막을 이용한 박막 증착 방법
CN118553602A (zh) 降低膜表面粗糙度的方法及器件
JPH03286532A (ja) プラズマｃｖｄ装置におけるパッシベーション膜の生成方法
JPH04287311A (ja) 多結晶半導体薄膜の形成方法