TWI549199B - 複合之可移除硬光罩及其形成方法 - Google Patents

複合之可移除硬光罩及其形成方法 Download PDF

Info

Publication number
TWI549199B
TWI549199B TW100140346A TW100140346A TWI549199B TW I549199 B TWI549199 B TW I549199B TW 100140346 A TW100140346 A TW 100140346A TW 100140346 A TW100140346 A TW 100140346A TW I549199 B TWI549199 B TW I549199B
Authority
TW
Taiwan
Prior art keywords
layer
stress
gas
gas mixture
hard mask
Prior art date
Application number
TW100140346A
Other languages
English (en)
Other versions
TW201225186A (en
Inventor
柯雷克尼安東尼
劉約瑟芬
帕奇迪尼斯
金柏涵
麥克克林塔克威廉Ｈ
Original Assignee
應用材料股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 應用材料股份有限公司 filed Critical 應用材料股份有限公司
Publication of TW201225186A publication Critical patent/TW201225186A/zh
Application granted granted Critical
Publication of TWI549199B publication Critical patent/TWI549199B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02115—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material being carbon, e.g. alpha-C, diamond or hydrogen doped carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02592—Microstructure amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Carbon And Carbon Compounds (AREA)
  • Drying Of Semiconductors (AREA)
  • Formation Of Insulating Films (AREA)

Description

複合之可移除硬光罩及其形成方法
在此所述的實施例大體上關於形成半導體元件的方法。更詳言之，在此所述的實施例是關於在半導體元件製造製程中形成蝕刻光罩層的方法。
根據摩爾定律(Moore’s Law)，半導體晶片上的元件尺寸已減少達超過50年。隨特徵結構逐漸變小，深寬比增加而元件設計變得更加複雜，在製造此類元件上產生新的挑戰。
最近幾年，趨勢已移向使用光阻膜下方的可移除的硬光罩層以用在半導體基材的圖案化與蝕刻上。可移除的硬光罩在減少堆疊高度與改善最終元件的電性能上提供了優點，但當元件持續縮小，被導入(engineer)硬光罩層(該硬光罩層是為了改善蝕刻選擇性)的殘餘應力引發圖案線彎折與交織，線的粗糙、空間寬度的粗糙、以及受蝕刻的圖案大體上扭曲。在較小的特徵結構中，此類扭曲逐漸引發元件失效。再者，於一些實例中，硬光罩層中的殘餘應力引發處理期間的分層問題。
因此，持續需要一些方法，該等方法為在基材中蝕刻細微(fine)的圖案使圖案具極微扭曲以用於半導體工業中的各應用的方法。
在蝕刻的可移除硬光罩層中的圖案線寬粗糙度或空間寬度粗糙度可透過形成具有低應力部分的硬光罩層而減少，該低應力部分減少由內應力所生成的圖案扭曲。
可使用形成一硬光罩層於一基材上的方法，該等方法包括以下步驟：形成一第一層於該基材上，該第一層基本上由碳與氫構成且具有第一應力層級(level)；以及形成一第二層於該第一層上，該第二層基本上由氫與碳構成，該第二層具有低於該第一應力層級的一第二應力層級。
其他方法包括將一基材配置在一處理腔室中並且沉積一高應力材料於該基材上。前驅物氣體混合物基本上由一碳氫化合物氣體、一胺氣體、與一惰氣構成，該前驅物氣體混合物流入該處理腔室，並且設定腔室壓力、溫度、與RF功率輸入以沉積該高應力材料。一低應力材料沉積在該高應力材料上。將惰氣的流速減少，並且設定腔室壓力、溫度、與RF功率輸入以沉積該低應力材料。
其他方法形成一硬光罩層與一圖案平滑化層於該基材上。基本上由碳、氫、與氮構成的一硬光罩層形成在該基材上。基本上由碳與氫構成的一圖案平滑化層形成於該硬光罩層上。隨後可在該圖案平滑化層上形成一圖案化光阻層，且可使用該圖案化光阻層做為一光罩蝕刻該圖案平滑化層與該硬光罩層。
其他方法形成具有高壓縮應力的一非晶形碳層於一基材上且隨後降低該壓縮應力。一基材配置在一處理腔室中，且提供一前驅物氣體混合物至該處理腔室，該前驅物氣體混合物包含一碳氫化合物氣體、一胺氣體、與一惰氣。RF功率從該前驅物氣體混合物形成一電漿，以沉積具有高壓縮應力的該非晶形碳層。持續該電漿，同時斜線式降低(ramp downward)該胺氣體的一流速與該惰氣的一流速，以減少該非晶形態層的該壓縮應力。
此述的實施例提供形成圖案化層的方法，該圖案化層具有良好的蝕刻選擇性以及低度的圖案化扭曲(該圖案化扭曲是由於空間寬度粗糙度所致)。大體而言，在此所述的圖案化層在良好的蝕刻選擇性方面具有高應力、高密度的部分以做為蝕刻光罩層，並且該圖案化層還有具不同應力層級的部分，該具不同應力層級的部分使蝕刻光罩層的高內應力所致的圖案扭曲穩定。此述的一些圖案化層具有高應力部分與低應力部分，該低應力部分傾向穩定高應力部分中形成的圖案。在20 nm的節點，在較佳的實施例中空間寬度粗糙度平均少於4 nm，同時維持蝕刻選擇性以及提供實用的光罩厚度。圖案化層可以是硬光罩層，可包含硬光罩(或蝕刻光罩層)與圖案平滑化(或穩定化)層，或者該圖案化層可以具有遞變的應力層級。
第1圖是流程圖，簡介根據一個實施例的方法100。在102，硬光罩層形成在待蝕刻的基材上，該硬光罩層包含高應力層與低應力層。就此而言，硬光罩層包含具第一應力層級的第一層以及具第二應力層級的第二層，該第二應力層級低於該第一應力層級。在104，圖案轉移層形成在該硬光罩層上。在106，該圖案轉移層受到圖案化，並且使用該圖案轉移層做為光罩將該圖案轉移通過硬光罩層進入基材。
102的硬光罩層是可移除的硬光罩層，並且該硬光罩層大體上是在CVD製程中由碳氫化合物前驅物形成為非晶形碳層。該等前驅物可與一或多個載氣混合而流進含有一或多個基材的處理腔室。透過熱或電磁手段(諸如RF)大體上將能量添加至氣體混合物，以加速前驅物的反應而沉積該非晶形碳層。也可將諸如胺的含氮前驅物納入部分或全部的該層之中，以調整該層(或該層部分)的應力層級。添加氮至非晶形碳定向地(directionally)增加了內壓縮應力。
也可在不同條件下使用不同的前驅物及/或反應條件沉積硬光罩層以調整該沉積層的應力層級。透過調整腔室壓力、溫度、前驅物流速、以及RF功率輸入層級，可沉積具有實質上不同應力層級的兩層。不受理論所囿，料想當低應力層形成在高應力層上面時，低應力層降低硬光罩層中的應力在圖案化後扭曲該層的傾向。低應力層中的碳原子與高應力層中的碳原子接合並且限制了高應力碳基質(matrix)變形的傾向。低應力材料以一限制力將高應力材料朝向該高應力材料的原始配置方式(configuration)拉回，該限制力抵銷傾向將來自高應力材料之原子推向變形配置方式的壓縮力，因而減少了壓縮應力所致的圖案扭曲。應注意，覆於低應力層上面的高應力層之替代性配置方式不能賦予相同的優勢，因為沉積在高應力層上面用於圖案化的光阻層不必然執行與低應力材料(該低應力材料與高應力材料接合)相同的限制功能。另外，高應力層是低應力層的基礎層(foundation layer)。蝕刻後，高應力層保留足夠的強度以支撐低應力層。若將高應力層形成覆於低應力層上面，該低應力層不會提供與基礎層相同的優勢。
硬光罩層的應力層級可透過改變前驅物、溫度、壓力、離子化製程的功率輸入、以及前驅物對載氣的比例而受到調整。一些實施例中，低應力層可具有低量值的拉張應力以抵銷高應力層中的壓縮應力效應。
具有高應力部分與低應力部分的硬光罩層可在PECVD製程中形成，這是透過將基材定位在處理腔室中並且提供包含碳氫化合物氣體與惰氣之氣體混合物至腔室而達成。適合的碳氫化合物具有通式CxHy，其中x是2-4，而y是2-10。示範性的碳氫化合物包括丙烯(C3H6)、丙炔(C3H4)、丙烷(C3H8)、丁烷(C4H10)、丁烯(C4H8)、丁二烯(C4H6)、乙炔(C2H2)，也可使用前述碳氫化合物之組合。適合的惰氣包括氬氣與氦氣，也可組合該二氣體。可使用僅含碳與氫的前驅物透過改變沉積條件以調整層形成期間的離子轟擊劇烈度(severity)而製做低應力與高應力非晶形碳層。或者，可添加含氮前驅物以在非晶形碳層中沉積氮。添加氮可增加沉積層的內應力。
一個範例中，高應力非晶形碳層(或一部分的非晶形碳層)可形成在基材上，這是透過配置基材於處理腔室中並且提供乙炔(C2H2)、三甲基胺(N(CH3)3)、氬氣與氦氣的混合物至腔室而達成。對於300 mm的基材而言，乙炔的流速介於約400至約800 sccm之間，諸如介於約500至約700 sccm之間，例如為約600 sccm。三甲基胺的流速介於約200 sccm至約1000 sccm之間，諸如介於約300 sccm至約700 sccm之間，例如約500 sccm。氬氣的流速介於約10000 sccm至約20000 sccm之間，諸如介於約12000 sccm至約16000 sccm之間，例如約14000 sccm。氦氣的流速介於約200 sccm至約600 sccm之間，諸如介於約300 sccm至約500 sccm之間，例如約400 sccm。頻率約13.56 MHz的高頻RF功率耦合進入腔室，該功率的功率層級介於約100 W至約3000 W之間，諸如介於約1000 W至約2000 W之間，例如約1400 W。在這些條件下持續沉積達一時間，該時間為沉積期望厚度的膜所需，諸如為介於約10秒至約5分鐘之間，例如約30秒。腔室壓力低於約2 Torr，諸如介於約1 mTorr至約2 Torr之間，例如約1 Torr，而溫度介於約300℃至約650℃之間，例如約480℃。
低應力的非晶形碳層(或部分的非晶形碳層)可為圖案平滑化層或穩定化層，該低應力的非晶形碳層(或部分的非晶形碳層)可透過配置基材於處理腔室中並且提供碳氫化合物氣體與惰氣之混合物至該腔室而形成在基材上。可使用上文所列的碳氫化合物之任一者沉積低應力非晶形碳層。對於300 mm的晶圓而言，可在一些流速(該等流速類似於上文所述用於低應力層的流速)下提供碳氫化合物氣體，而諸如氬氣與氦氣的惰氣之流速一般而言是介於約400 sccm至約8000 sccm之間，諸如介於約500 sccm至約5000 sccm之間，例如約1000 sccm。腔室壓力維持在超過約2 Torr，諸如介於約2 Torr至約10 Torr之間，例如約7 Torr。溫度類似於用於低應力層的溫度。
如需要，也可使用較低的稀釋及較高的壓力形成低應力層。在形成低應力層中，前驅物氣體混合物一般具有惰氣對碳氫化合物氣體的一體積流量比，該體積流量比是介於約0.1:1至約10:1之間，諸如介於約1:1至約5:1之間，例如約2:1。在朝向該範圍上緣的稀釋比之處，降低沉積壓力至低於約1 Torr(諸如約50 mTorr)也造成低應力非晶形碳層。在形成高應力層中，前驅物氣體混合物一般具有較高的稀釋比。對於沉積高應力層而言，惰氣對沉積氣體(例如碳氫化合物與胺氣體)的體積流量比一般是介於約10:1至約100:1之間，諸如介於約12:1至約20:1之間，例如約14:1。胺氣體對碳氫化合物氣體的體積流量比一般是介於約0.5:1至約2:1之間，例如約1:1。胺氣體導進氮氣，此舉定向地增加沉積層的內應力。
上述條件下沉積的高應力非晶形碳層通常具有超過600 MPa的壓縮應力，該壓縮應力諸如超過約800 MPa，或介於約800 MPa與約2000 MPa之間，例如約1200 MPa。根據上述實施例的低應力層通常具有低於約600 MPa的壓縮應力，諸如低於約400 MPa，且在一些實施例中可呈現高達約200 MPa的拉張應力。硬光罩層中高應力與低應力的組合提供針對多晶矽與氮化矽的良好的蝕刻選擇性、圖案的低空間寬度粗糙度、以及足夠的光罩厚度以助於蝕刻基材。
第2A圖是根據一個實施例的元件200的示意剖面視圖，該元件200歷經第1圖的方法。半導體層202(例如矽)具有一氧化物層204，該氧化物層204形成在該半導體層202上。圖案化層206形成在該氧化物層204上。圖案化層206具有高應力部分206A與低應力部分206B，如與第1圖相關所述。部分206A/B的每一者是非晶形碳層，而高應力部分206A可包括應力增加元素，諸如氮。使用在方法100中所述的胺前驅物可造成介於約1原子百分比至約10原子百分比之間的氮濃度。也可使用其他應力增加元素，諸如矽。
第2A圖中，部分206A/B顯示為具有大約相等的厚度。低應力部分206B的厚度可介於高應力部分的厚度的約10%至150%之間，例如介於25%至約75%之間。
圖案化光阻層208顯示為形成在圖案化層206上。光阻層208可用做為光罩，以蝕刻圖案化層206與底下的氧化物層204。
第2B圖是根據另一實施例的另一元件250的示意剖面視圖，該元件經歷第1圖的方法。第2B圖的元件250與第2A圖的元件200的差別在於圖案化層252具有三個部分252A/B/C，這三個部分252A/B/C具有不同的應力層級。如與第1圖的方法100相關所述，圖案化層的不同部分的應力層級可透過改變沉積條件與共沉積的應力增加元素之層級而受到調整。例如，部分252A可具有高濃度的氮，同時部分252B具有低濃度的氮，而部分252C不具有氮。或者，三個部分252A/B/C可基本上由在不同腔室條件下沉積的碳與氫所構成，以誘導不同的應力層級。
應注意，用於沉積的不同的碳氫化合物前驅物也可在沉積的非晶形碳層中誘導不同的應力層級。例如，在相同的沉積條件下，線性碳氫化合物比環狀或芳香族碳氫化合物定向地產生較高的應力。
另一實施例中，可形成遞變層，該遞變層中內應力的層級隨層生長而減少。大體上較佳為形成具有應力梯度的非晶形碳層，該應力梯度沿著層厚度變化。應力可從層底部至頂部減少，使得應力平滑地從層底部附近的高應力配置方式變化到層頂部附近的低應力配置方式。
在沉積層中不同部分的應力層級中的平滑變化可透過斜線式改變(ramp)或平滑地變化前驅物流動及/或沉積條件而達成。可將腔室溫度與壓力、電漿功率輸入並行地(concurrently)、同時地(simultaneously)、或分別地從第一條件斜線式改變至第二條件，該斜線式改變為線性或非線性，例如根據反曲線。
一個實施例中，可透過平滑地增加反應混合物的稀釋比而形成應力量值以層生長方向減少的遞變應力層。可以透過增加稀釋流與減少碳源材料流之任何組合調整稀釋比。上文所述的稀釋氣體與碳源材料之流速可做為用在所計畫的變化上的高應力及低應力終點
一個範例中，300 mm的基材可配置在處理腔室中，並且供應前驅物氣體混合物至該腔室。前驅物氣體混合物可包含600 sccm的乙炔、約500 sccm的三甲基胺、約14000 sccm的氬氣與約400 sccm的氦氣以用於沉積高應力非晶形碳層，如前文所述。可將腔室壓力建立在約5.7 Torr以及將溫度建立在約480℃。高頻率RF功率可耦合到氣體混合物以沉積高應力的起始層，該功率是處於約1400 W的功率層級。
於第一歷時期間沉積高應力起始層至第一厚度後，可將送氬氣至腔室的流速平滑地減少到約600 sccm以在沉積膜中生成減少的應力梯度。第二歷時期間，改變的速率與模式是經過選擇以完成該減少的步驟，同時沉積第二厚度的過渡層，該過渡層具有在膜生長方向上減少的應力梯度。在視情況任選的並行或同時操作中，可將乙炔的流速平滑地增加到約800 sccm，而可將三甲基胺的流速平滑地減少到零，以透過從氣體混合物消除氮而進一步減少應力。進一步言之，可平滑地增加腔室壓力至約10 Torr，以進一步減少應力。此外，不同的碳氫化合物前驅物可在期望的階段組合，以調整沉積的非晶形碳層的應力層級。例如，芳香族前驅物(諸如苯或甲苯)可補給乙炔，且可平滑地從高應力條件增加到低應力條件。
沉積過渡層後，於第三歷時期間，可將低應力層沉積至第三厚度。第一厚度大體上是介於整體層厚度(第一、第二與第三厚度的總和)的約30%至約75%之間。第二厚度可為整體層厚度的約20%至約60%之間。第三厚度可為整體層厚度的約0%至約50%之間。1微米厚的示範性的遞變應力非晶形碳層因而可具有約500 nm厚的高應力部分、約300 nm厚的過渡應力部分、以及約200 nm厚的低應力部分。
沉積期間，第一歷時可介於約10秒至約60秒之間，第二歷時可介於約10秒至約30秒之間，而第三歷時可介於約10秒至約30秒之間。應注意沉積速度大體上在低應力沉積條件下較低，因此沉積歷時反映了不同速度下待沉積的期望厚度。
雖前述者涉及本發明的實施例，然而可不背離本發明的基本範疇而設計本發明其他與進一步的實施例，且本發明之範疇由隨後的申請專利範圍確定。
100．．．方法
102．．．操作
104．．．操作
106．．．操作
200．．．元件
202．．．半導體層
204．．．氧化物層
206A．．．高應力部分
206B．．．低應力部分
206．．．圖案化層
208．．．圖案化光阻層
250．．．元件
252A．．．部分
252B．．．部分
252C．．．部分
252．．．圖案化層
藉由參考實施例(一些實施例說明於附圖中)，可獲得於【發明內容】中簡要總結的本發明之更特定的說明，而能詳細瞭解於【發明內容】記載的本發明之特徵。然而應注意附圖僅說明此發明的典型實施例，而因而不應將該等附圖視為限制本發明之範疇，因為本發明可容許其他等效實施例。
第1圖是流程圖，簡介根據一個實施例的方法。
第2A圖是根據另一實施例的一元件的示意剖面視圖，該元件經歷第1圖的方法。
第2B圖是根據另一實施例的另一元件的示意剖面視圖，該元件經歷第1圖的方法。
100．．．方法
102-106．．．操作

Claims (20)

  1. 一種形成一硬光罩層於一基材上的方法，該方法包括以下步驟；形成一第一層於該基材上，該第一層基本上由碳與氫構成且具有一第一應力層級(level)；以及形成一第二層於該第一層上，該第二層基本上由氫與碳構成，該第二層具有低於該第一應力層級的一第二應力層級。
  2. 如請求項1之方法，其中該第一層與該第二層是非晶形碳層。
  3. 如請求項1之方法，其中該第二層比該第一層薄。
  4. 如請求項1之方法，其中該第一層是由一第一氣體混合物形成，該第一氣體混合物包含一第一碳氫化合物，而該第二層是由一第二氣體混合物形成，該第二氣體混合物包含與該第一碳氫化合物不同的一第二碳氫化合物。
  5. 如請求項1之方法，其中該第二層是在高於該第一層的一腔室壓力下形成。
  6. 如請求項1之方法，其中該第一層是由一第一氣體混合物形成，該第一氣體混合物包含碳氫化合物氣體與惰氣，該第一氣體混合物具有惰氣對碳氫化合物氣體的一第一體積比，該第二層是由一第二氣體混合物形成，該第二氣體混合物包含該碳氫化合物氣體與該惰氣，該第二氣體混合物具有惰氣對碳氫化合物氣體的一第二體積比，且該第一體積比至少是該第二體積比的約三倍。
  7. 如請求項1之方法，其中該第一層與該第二層是在一個處理腔室中形成。
  8. 如請求項7之方法，其中該方法進一步包含以下步驟：在該第一層與該第二層之間形成一過渡層，該過渡層具有一應力層級，該應力層級在該第一應力層級與該第二應力層級之間平滑地變化。
  9. 一種基材處理方法，該方法包含以下步驟：將一基材配置在一處理腔室中；將一前驅物氣體混合物流進該處理腔室，該前驅物氣體混合物基本上由碳氫化合物氣體、胺氣體、與惰氣構成；設定腔室壓力、溫度、與RF功率輸入以從該前驅物氣體混合物沉積一高應力材料；以及 減少該惰氣的一流速，並且設定腔室壓力、溫度、與RF功率輸入以從該前驅物氣體混合物沉積一低應力材料於該高應力材料上。
  10. 如請求項9之方法，其中該高應力材料具有一應力層級，該高應力材料的該應力層級具有大於約600MPa的一第一量值，而該低應力材料具有一應力層級，該低應力材料的該應力層級具有不超過約600MPa的一第二量值。
  11. 如請求項10之方法，其中該第一量值對該第二量值的一比例為至少約2.0。
  12. 如請求項9之方法，其中該胺氣體體積流速對該碳氫化合物氣體體積流速的一比例是介於約0.5：1至約2：1之間。
  13. 如請求項9之方法，其中該碳氫化合物氣體與該胺氣體一起構成一沉積前驅物，且該惰氣體積流速對該沉積前驅物體積流速的一比例在沉積該高應力材料時是介於約10：1至約100：1之間，而在沉積該低應力材料時是介於約1：1至約10：1之間。
  14. 如請求項13之方法，其中該胺氣體體積流速對該碳 氫化合物氣體體積流速的一比例是介於約0.5：1至約2：1之間。
  15. 一種形成一圖案化層於一基材上的方法，該方法包含以下步驟：形成基本上由碳、氫與氮構成的一硬光罩層於該基材上；形成基本上由碳與氫構成的一圖案平滑化層於該硬光罩層上；在該圖案平滑化層上形成一圖案化光阻層，其中該圖案化光阻層直接接觸該圖案平滑化層；以及使用該圖案化光阻層做為一光罩蝕刻該圖案平滑化層與該硬光罩層。
  16. 如請求項15的方法，其中該硬光罩層具有高內應力，而該圖案平滑化層具有低於該硬光罩層的內應力。
  17. 如請求項15的方法，其中該硬光罩層具有至少約600MPa的壓縮應力，而該圖案平滑化層具有不超過約600MPa的壓縮應力。
  18. 如請求項15的方法，其中該圖案平滑化層具有一厚度，該厚度在該硬光罩層的一厚度的約25%至約75%之間。
  19. 如請求項15的方法，其中該硬光罩層具有介於約1原子百分比至約10原子百分比的氮濃度。
  20. 一種形成一非晶形碳層於一基材上的方法，該方法包含以下步驟：將該基材配置在一處理腔室中；提供一前驅物氣體混合物至該處理腔室，該前驅物氣體混合物包含碳氫化合物氣體、胺氣體、與惰氣；施加RF功率至該前驅物氣體混合物以從該前驅物氣體混合物形成一電漿，並且沉積具有高壓縮應力的一非晶形碳層於該基材上；以及持續該電漿，同時斜線式降低(ramp downward)該胺氣體的一流速與該惰氣的一流速，以降低該非晶形碳層的該壓縮應力。
TW100140346A 2010-11-22 2011-11-04 複合之可移除硬光罩及其形成方法 TWI549199B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/952,024 US8252699B2 (en) 2010-11-22 2010-11-22 Composite removable hardmask

Publications (2)

Publication Number Publication Date
TW201225186A TW201225186A (en) 2012-06-16
TWI549199B true TWI549199B (zh) 2016-09-11

Family

ID=46064744

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100140346A TWI549199B (zh) 2010-11-22 2011-11-04 複合之可移除硬光罩及其形成方法

Country Status (6)

Country Link
US (1) US8252699B2 (zh)
JP (1) JP2013543281A (zh)
KR (2) KR101928380B1 (zh)
CN (1) CN103229281A (zh)
TW (1) TWI549199B (zh)
WO (1) WO2012071163A2 (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8349086B2 (en) * 2004-07-30 2013-01-08 United Technologies Corporation Non-stick masking fixtures and methods of preparing same
WO2012046361A1 (ja) * 2010-10-07 2012-04-12 パナソニック株式会社 半導体装置の製造方法
JP6061610B2 (ja) * 2012-10-18 2017-01-18 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US20150200094A1 (en) * 2014-01-10 2015-07-16 Applied Materials, Inc. Carbon film stress relaxation
RU169133U1 (ru) * 2016-10-07 2017-03-06 Федеральное государственное бюджетное учреждение науки Объединенный институт высоких температур Российской академии наук (ОИВТ РАН) Трехсекционная торрефикационная установка для гранулированной биомассы
CN108695162B (zh) 2017-04-12 2021-04-09 联华电子股份有限公司 鳍状结构的制造方法
RU2690477C1 (ru) * 2018-04-06 2019-06-03 Федеральное государственное бюджетное учреждение науки Объединенный институт высоких температур Российской академии наук (ОИВТ РАН) Устройство по торрефикации гранулированной биомассы с воздушным подогревом
JP7045954B2 (ja) * 2018-07-25 2022-04-01 東京エレクトロン株式会社 ハードマスク用膜を形成する方法および装置、ならびに半導体装置の製造方法
WO2021225790A1 (en) * 2020-05-05 2021-11-11 Lam Research Corporation Inert gas implantation for hard mask selectivity improvement
US11421324B2 (en) * 2020-10-21 2022-08-23 Applied Materials, Inc. Hardmasks and processes for forming hardmasks by plasma-enhanced chemical vapor deposition
US11935746B2 (en) * 2021-03-10 2024-03-19 Taiwan Semiconductor Manufacturing Co., Ltd. Pattern formation through mask stress management and resulting structures
US20220293416A1 (en) * 2021-03-12 2022-09-15 Applied Materials, Inc. Systems and methods for improved carbon adhesion
US12014925B2 (en) * 2021-05-25 2024-06-18 Applied Materials, Inc. Metal-doped carbon hardmasks
US20230343592A1 (en) * 2022-04-21 2023-10-26 Tokyo Electron Limited Variable Hardness Amorphous Carbon Mask

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030008490A1 (en) * 2001-07-09 2003-01-09 Guoqiang Xing Dual hardmask process for the formation of copper/low-k interconnects
TW200405414A (en) * 2002-07-31 2004-04-01 Advanced Micro Devices Inc Method for reducing pattern deformation and photoresist poisoning in semiconductor device fabrication
TW201026877A (en) * 2008-10-14 2010-07-16 Applied Materials Inc Method for depositing conformal amorphous carbon film by plasma-enhanced chemical vapor deposition (PECVD)
US7807064B2 (en) * 2007-03-21 2010-10-05 Applied Materials, Inc. Halogen-free amorphous carbon mask etch having high selectivity to photoresist

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7053072B2 (en) 2001-05-11 2006-05-30 Medimmune Oncology, Inc. Methods for the administration of amifostine and related compounds
US7084071B1 (en) 2002-09-16 2006-08-01 Advanced Micro Devices, Inc. Use of multilayer amorphous carbon ARC stack to eliminate line warpage phenomenon
US6764947B1 (en) 2003-02-14 2004-07-20 Advanced Micro Devices, Inc. Method for reducing gate line deformation and reducing gate line widths in semiconductor devices
KR100555503B1 (ko) * 2003-06-27 2006-03-03 삼성전자주식회사 메인 스트럿과 보조 스트럿을 가지는 스텐실 마스크 및 그제조 방법
US20050064701A1 (en) 2003-09-19 2005-03-24 International Business Machines Corporation Formation of low resistance via contacts in interconnect structures
JP4879159B2 (ja) * 2004-03-05 2012-02-22 アプライド マテリアルズ インコーポレイテッド アモルファス炭素膜堆積のためのｃｖｄプロセス
US7335980B2 (en) * 2004-11-04 2008-02-26 International Business Machines Corporation Hardmask for reliability of silicon based dielectrics
US7602032B2 (en) 2005-04-29 2009-10-13 Altis Semiconductor Snc Memory having cap structure for magnetoresistive junction and method for structuring the same
US20080124815A1 (en) * 2006-11-03 2008-05-29 International Business Machines Corporation Method for post cap ild/imd repair with uv irradiation
KR100792412B1 (ko) * 2006-12-27 2008-01-09 주식회사 하이닉스반도체 서로 반대되는 성질의 응력을 갖는 다중 하드마스크를구비한 반도체소자 및 그의 제조 방법
KR20090010638A (ko) * 2007-07-24 2009-01-30 주식회사 하이닉스반도체 반도체 소자 및 그의 제조방법
KR20080102928A (ko) * 2007-08-14 2008-11-26 주식회사 테스 비정질 탄소막 형성 방법 및 이를 이용한 반도체 소자의제조 방법
US20100189923A1 (en) 2009-01-29 2010-07-29 Asm Japan K.K. Method of forming hardmask by plasma cvd

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030008490A1 (en) * 2001-07-09 2003-01-09 Guoqiang Xing Dual hardmask process for the formation of copper/low-k interconnects
TW200405414A (en) * 2002-07-31 2004-04-01 Advanced Micro Devices Inc Method for reducing pattern deformation and photoresist poisoning in semiconductor device fabrication
US7807064B2 (en) * 2007-03-21 2010-10-05 Applied Materials, Inc. Halogen-free amorphous carbon mask etch having high selectivity to photoresist
TW201026877A (en) * 2008-10-14 2010-07-16 Applied Materials Inc Method for depositing conformal amorphous carbon film by plasma-enhanced chemical vapor deposition (PECVD)

Also Published As

Publication number Publication date
US20120129351A1 (en) 2012-05-24
TW201225186A (en) 2012-06-16
JP2013543281A (ja) 2013-11-28
KR101928380B1 (ko) 2018-12-12
KR20180133539A (ko) 2018-12-14
WO2012071163A3 (en) 2012-09-13
US8252699B2 (en) 2012-08-28
KR102040022B1 (ko) 2019-11-04
WO2012071163A2 (en) 2012-05-31
KR20130121869A (ko) 2013-11-06
CN103229281A (zh) 2013-07-31

Similar Documents

Publication Publication Date Title
TWI549199B (zh) 複合之可移除硬光罩及其形成方法
TWI791678B (zh) 高蝕刻選擇性的非晶碳膜
US10410864B2 (en) Hybrid carbon hardmask for lateral hardmask recess reduction
US11551925B2 (en) Method for manufacturing a semiconductor device
US10954129B2 (en) Diamond-like carbon as mandrel
US8349741B2 (en) Amorphous carbon deposition method for improved stack defectivity
US8962101B2 (en) Methods and apparatus for plasma-based deposition
US20100189923A1 (en) Method of forming hardmask by plasma cvd
TW201726965A (zh) 形成氮碳氧化矽薄膜的方法
US11495454B2 (en) Deposition of low-stress boron-containing layers
JP2023538528A (ja) 低応力炭素含有層の堆積
US11658035B2 (en) Substrate processing method
KR20220088052A (ko) 박막 형성방법 및 그를 포함하는 반도체 소자 제조방법