CN103229281A - 复合可移除硬掩模 - Google Patents

复合可移除硬掩模 Download PDF

Info

Publication number
CN103229281A
CN103229281A CN2011800559405A CN201180055940A CN103229281A CN 103229281 A CN103229281 A CN 103229281A CN 2011800559405 A CN2011800559405 A CN 2011800559405A CN 201180055940 A CN201180055940 A CN 201180055940A CN 103229281 A CN103229281 A CN 103229281A
Authority
CN
China
Prior art keywords
gas
layer
stress
hydrocarbon
hard mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2011800559405A
Other languages
English (en)
Inventor
A·克内奇
J·J·刘
D·帕德希
金秉宪
W·H·麦克林托克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of CN103229281A publication Critical patent/CN103229281A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02115Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material being carbon, e.g. alpha-C, diamond or hydrogen doped carbon
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02225Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02587Structure
    • H01L21/0259Microstructure
    • H01L21/02592Microstructure amorphous
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31144Etching the insulating layers by chemical or physical means using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)
  • Drying Of Semiconductors (AREA)
  • Carbon And Carbon Compounds (AREA)

Abstract

本发明提供一种用于在基板上形成非晶形碳层的方法与设备。具有高应力水平的该非晶形碳层的第一部分由具有高稀释比的碳氢化合物前驱物形成,且纳入任选的胺前驱物以添加提升应力的氮。透过减少碳氢化合物前驱物的稀释比以及降低或消除胺气体,而将具有低应力水平的该非晶形碳层的第二部分形成在第一部分上。作为调整前驱物流速的替代或补充,可调整压力、温度、与RF功率输入,并且可使用不同的前驱物以用于不同的应力水平。

Description

复合可移除硬掩模
领域
在此所述的实施例大体上关于形成半导体器件的方法。更具体地,在此所述的实施例是关于在半导体器件制造过程中形成蚀刻掩模层的方法。
背景
根据摩尔定律,半导体芯片上的器件尺寸已减少达超过50年。随特征结构逐渐变小,纵横比增加以及器件设计变得更加复杂,在制造此类器件上产生新的挑战。
最近几年,趋势已移向使用抗蚀膜下方的可移除的硬掩模层以用在半导体基板的图案化与蚀刻上。可移除的硬掩模在减少堆栈高度与改善最终器件的电性能上提供了优点,但当器件持续缩小,被设计到硬掩模层(该硬掩模层是为了改善蚀刻选择性)中的残余应力引发图案线弯折与交织,线的粗糙、空间宽度的粗糙、以及受蚀刻的图案大体扭曲。在较小的特征结构中,此类扭曲逐渐引发器件失效。再者,在一些情形中,硬掩模层中的残余应力引发处理期间的分层问题。
因此,持续需要一些方法,该些方法为以最小扭曲在基板中蚀刻细微图案以用于半导体工业中的各应用的方法。
概要
在蚀刻的可移除硬掩模层中的图案线宽粗糙度或空间宽度粗糙度可通过形成具有低应力部分的硬掩模层而减少,该低应力部分减少由内应力所造成的图案扭曲。
可使用在基板上形成硬掩模层的方法,该些方法包括以下步骤:在该基板上形成第一层,该第一层基本上由碳与氢构成且具有第一应力水平;以及在该第一层上形成第二层,该第二层基本上由氢与碳构成,该第二层具有低于该第一应力水平的第二应力水平。
其它方法包括将基板布置在处理腔室中并且在该基板上沉积高应力材料。前驱物气体混合物基本上由碳氢化合物气体、胺气体、与惰性气体构成,该前驱物气体混合物流入该处理腔室,并且设定腔室压力、温度、与RF功率输入以沉积该高应力材料。低应力材料沉积在该高应力材料上。将惰性气体的流速减小,并且设定腔室压力、温度、与RF功率输入以沉积该低应力材料。
其它方法在该基板上形成硬掩模层与图案平滑化层。基本上由碳、氢、与氮构成的硬掩模层形成在该基板上。基本上由碳与氢构成的图案平滑化层形成在该硬掩模层上。随后可在该图案平滑化层上形成图案化抗蚀层,且可使用该图案化抗蚀层做为掩模来蚀刻该图案平滑化层与该硬掩模层。
其它方法在基板上形成具有高压缩应力的非晶形碳层且随后降低该压缩应力。基板被布置在处理腔室中,且提供前驱物气体混合物至该处理腔室,该前驱物气体混合物包含碳氢化合物气体、胺气体、与惰性气体。RF功率从该前驱物气体混合物形成等离子体,以沉积具有高压缩应力的该非晶形碳层。持续该等离子体,同时斜线式降低(ramp downward)该胺气体的流速与该惰性气体的流速,以减小该非晶形态层的该压缩应力。
附图简述
通过参考实施例(一些实施例在附图中示出),可获得上文简要总结的本发明的更具体的说明,从而能详细了解上文记载的本发明的特征。然而应注意附图仅说明此发明的典型实施例,而因而不应将该等附图视为限制本发明的范畴,因为本发明可容许其它等效实施例。
图1是流程图,该流程图简介根据一个实施例的方法。
图2A是根据另一实施例的器件的示意剖面视图,该器件经历图1的方法。
图2B是根据另一实施例的另一器件的示意剖面视图,该器件经历第1图的方法。
详细描述
此述的实施例提供形成图案化层的方法,该图案化层具有良好的蚀刻选择性以及较低的图案化扭曲(该图案化扭曲是由于空间宽度粗糙度所致)。大体而言,在此所述的图案化层在良好的蚀刻选择性方面具有高应力、高密度的部分以做为蚀刻掩模层,并且该图案化层还有具不同应力水平的部分,该具不同应力水平的部分使蚀刻掩模层的高内应力所致的图案扭曲稳定。在此所述的一些图案化层具有高应力部分与低应力部分,该低应力部分倾向稳定在高应力部分中形成的图案。在20nm的节点,在较佳的实施例中空间宽度粗糙度平均少于4nm,同时维持蚀刻选择性以及提供有用的掩模厚度。图案化层可以是硬掩模层,可包含硬掩模(或蚀刻掩模层)与图案平滑化(或稳定化)层,或者该图案化层可以具有递变的应力水平。
图1是流程图,该流程图简介根据一个实施例的方法100。在102,硬掩模层形成在待蚀刻的基板上,该硬掩模层包含高应力层与低应力层。就此而言,硬掩模层包含具第一应力水平的第一层以及具第二应力水平的第二层,该第二应力水平低于该第一应力水平。在104,图案转移层形成在该硬掩模层上。在106,该图案转移层被图案化,并且使用该图案转移层做为掩模将该图案转移通过硬掩模层进入基板。
102的硬掩模层是可移除的硬掩模层,并且该硬掩模层大体上是在CVD过程中由碳氢化合物前驱物形成为非晶形碳层。该些前驱物可与一或多个载气混合而流进含有一或多个基板的处理腔室。通过热或电磁手段(诸如RF)大体上将能量添加至气体混合物,以加速前驱物的反应来沉积该非晶形碳层。也可将诸如胺之类的含氮前驱物纳入部分或全部的该层中,以调整该层(或该层部分)的应力水平。添加氮至非晶形碳定向地增加了内压缩应力。
也可在不同条件下使用不同的前驱物及/或反应条件沉积硬掩模层以调整该沉积层的应力水平。透过调整腔室压力、温度、前驱物流速、以及RF功率输入水平,可沉积具有实质上不同应力水平的两层。不受理论所限,料想当低应力层形成在高应力层上面时,低应力层降低硬掩模层中的应力在图案化后扭曲该层的倾向。低应力层中的碳原子与高应力层中的碳原子接合并且约束了高应力碳基质变形的倾向。低应力材料以约束力将高应力材料朝向该高应力材料的原始配置回拉,该约束力抵销倾向于将来自高应力材料的原子推向变形配置的压缩力,因而减少了压缩应力所致的图案扭曲。应注意,低应力层上面的高应力层的替代性配置不能赋予相同的优势,因为可能沉积在高应力层上面用于图案化的光阻层不一定执行与低应力材料(该低应力材料与高应力材料接合)相同的约束功能。另外,高应力层是低应力层的基础层。蚀刻后,高应力层保留足够的强度以支撑低应力层。若将高应力层形成于低应力层上面,该低应力层不会提供与基础层相同的优势。
硬掩模层的应力水平可通过改变前驱物、温度、压力、离子化过程的功率输入、以及前驱物对载气的比率来调整。一些实施例中,低应力层可具有低量值的拉张应力以抵销高应力层中的压缩应力效应。
具有高应力部分与低应力部分的硬掩模层可在PECVD过程中形成,这通过将基板定位在处理腔室中并且提供包含碳氢化合物气体与惰性气体的气体混合物至腔室来达成。适合的碳氢化合物具有通式CxHy,其中x是2-4,而y是2-10。示例性的碳氢化合物包括丙烯(C3H6)、丙炔(C3H4)、丙烷(C3H8)、丁烷(C4H10)、丁烯(C4H8)、丁二烯(C4H6)、乙炔(C2H2),也可使用前述碳氢化合物的组合。适合的惰性气体包括氩气与氦气,也可组合这两种气体。可使用仅含碳与氢的前驱物通过改变沉积条件以调整层形成期间的离子轰击剧烈程度来制做低应力与高应力非晶形碳层。或者,可添加含氮前驱物以在非晶形碳层中沉积氮。添加氮可增加沉积层的内应力。
一个示例中,高应力非晶形碳层(或一部分的非晶形碳层)可形成在基板上,这通过布置基板于处理腔室中并且提供乙炔(C2H2)、三甲基胺(N(CH3)3)、氩气以及氦气的混合物至腔室来达成。对于300mm的基板而言,乙炔的流速介于约400至约800sccm之间,诸如介于约500至约700sccm之间,例如为约600sccm。三甲基胺的流速介于约200sccm至约1000sccm之间,诸如介于约300sccm至约700sccm之间,例如约500sccm。氩气的流速介于约10000sccm至约20000sccm之间,诸如介于约12000sccm至约16000sccm之间,例如约14000sccm。氦气的流速介于约200sccm至约600sccm之间,诸如介于约300sccm至约500sccm之间,例如约400sccm。频率约13.56MHz的高频RF功率耦合进入腔室,该功率的功率水平介于约100W至约3000W之间,诸如介于约1000W至约2000W之间,例如约1400W。在这些条件下持续沉积达一时间,该时间为沉积期望厚度的膜所必需的时间,诸如为介于约10秒至约5分钟之间,例如约30秒。腔室压力低于约2Torr,诸如介于约1mTorr至约2Torr之间,例如约1Torr,而温度介于约300℃至约650℃之间,例如约480℃。
低应力的非晶形碳层(或部分的非晶形碳层)可为图案平滑化层或稳定化层,该低应力的非晶形碳层(或部分的非晶形碳层)可透过布置基板于处理腔室中并且提供碳氢化合物气体与惰性气体的混合物至该腔室而形成在基板上。可使用上文所列的碳氢化合物中的任一者沉积低应力非晶形碳层。对于300mm的晶圆而言,可在一些流速(该等流速类似于上文所述用于低应力层的流速)下提供碳氢化合物气体,而诸如氩气与氦气的惰性气体的流速一般而言是介于约400sccm至约8000sccm之间,诸如介于约500sccm至约5000sccm之间,例如约1000sccm。腔室压力维持在超过约2Torr,诸如介于约2Torr至约10Torr之间,例如约7Torr。温度类似于用于低应力层的温度。
如需要,也可使用较低的稀释及较高的压力形成低应力层。在形成低应力层中,前驱物气体混合物一般具有惰性气体对碳氢化合物气体的一体积流量比,该体积流量比介于约0.1:1至约10:1之间,诸如介于约1:1至约5:1之间,例如约2:1。在朝向该范围的上限的稀释比处,降低沉积压力至低于约1Torr(诸如约50mTorr)也造成低应力非晶形碳层。在形成高应力层中,前驱物气体混合物一般具有较高的稀释比。对于沉积高应力层而言,惰性气体对沉积气体(例如碳氢化合物与胺气体)的体积流量比一般是介于约10:1至约100:1之间,诸如介于约12:1至约20:1之间,例如约14:1。胺气体对碳氢化合物气体的体积流量比一般是介于约0.5:1至约2:1之间,例如约1:1。胺气体引入氮气,此举定向地增加沉积层的内应力。
上述条件下沉积的高应力非晶形碳层通常具有超过600MPa的压缩应力,该压缩应力诸如超过约800MPa,或介于约800MPa与约2000MPa之间,例如约1200MPa。根据上述实施例的低应力层通常具有低于约600MPa的压缩应力,诸如低于约400MPa,且在一些实施例中可呈现高达约200MPa的拉张应力。硬掩模层中高应力与低应力的组合提供针对多晶硅与氮化硅的良好的蚀刻选择性、图案的低空间宽度粗糙度、以及足够的掩模厚度以有助于蚀刻基板。
图2A是根据一个实施例的器件200的示意剖面视图,该器件200历经图1的方法。半导体层202(例如硅)具有形成在该半导体层202上的氧化物层204。图案化层206形成在该氧化物层204上。图案化层206具有高应力部分206A与低应力部分206B,如结合图1所述。部分206A/B的每一者是非晶形碳层,而高应力部分206A可包括应力增加元素,诸如氮。使用在方法100中所述的胺前驱物可造成介于约1原子百分率至约10原子百分率之间的氮浓度。也可使用其它应力增加元素,诸如硅。
图2A中,部分206A/B显示为具有大约相等的厚度。低应力部分206B的厚度可介于高应力部分的厚度的约10%至150%之间,例如介于25%至约75%之间。
图案化抗蚀层208显示为形成在图案化层206上。抗蚀层208可用做为掩模,以蚀刻图案化层206与底下的氧化物层204。
图2B是根据另一实施例的另一器件250的示意剖面视图,该器件经历图1的方法。图2B的器件250与图2A的器件200的差别在于图案化层252具有三个部分252A/B/C,这三个部分252A/B/C具有不同的应力水平。如结合图1的方法100所述,图案化层的不同部分的应力水平可通过改变沉积条件与共沉积的应力增加元素的水平来调整。例如,部分252A可具有高浓度的氮,同时部分252B具有低浓度的氮,而部分252C不具有氮。或者,三个部分252A/B/C可基本上由在不同腔室条件下沉积的碳与氢构成,以诱导不同的应力水平。
应注意,用于沉积的不同的碳氢化合物前驱物也可在沉积的非晶形碳层中诱导不同的应力水平。例如,在相同的沉积条件下,线性碳氢化合物比环状或芳香族碳氢化合物定向地产生较高的应力。
另一实施例中,可形成递变层,该递变层中内应力的水平随层生长而减小。形成具有应力梯度的非晶形碳层一般是较佳的,该应力梯度沿着层厚度变化。应力可从层底部至顶部减小,使得应力平滑地从层底部附近的高应力配置变化到层顶部附近的低应力配置。
在沉积层中不同部分的应力水平中的平滑变化可通过斜线式改变或平滑地变化前驱物流动及/或沉积条件来达成。可将腔室温度与压力、等离子功率输入并行地、同时地、或分开地从第一条件斜线式改变至第二条件,该斜线式改变为线性或非线性,例如根据反曲线。
一个实施例中,可通过平滑地增加反应混合物的稀释比而形成应力量值在层生长方向上减小的递变应力层。可以通过增加稀释流与减少碳源材料流的任何组合来调整稀释比。上文所述的稀释气体与碳源材料的流速可做为所计划的变化的高应力及低应力端点
一个示例中,300mm的基板可布置在处理腔室中,并且供应前驱物气体混合物至该腔室。前驱物气体混合物可包含约600sccm的乙炔、约500sccm的三甲基胺、约14000sccm的氩气与约400sccm的氦气以用于沉积高应力非晶形碳层,如前文所述。可将腔室压力建立在约5.7Torr以及将温度建立在约480℃。高频率RF功率可耦合到气体混合物以沉积高应力的起始层,该功率是处于约1400W的功率水平。
在第一历时期间沉积高应力起始层至第一厚度后,可将送氩气至腔室的流速平滑地减少到约600sccm以在沉积膜中生成减小的应力梯度。第二历时期间,改变的速率与模式经过选择以完成该减小步骤,同时沉积第二厚度的过渡层,该过渡层具有在膜生长方向上减小的应力梯度。在任选的并行或同时操作中,可将乙炔的流速平滑地增加到约800sccm,而可将三甲基胺的流速平滑地减少到零,以通过从气体混合物中去除氮而进一步减小应力。此外,可平滑地增加腔室压力至约10Torr,以进一步减小应力。此外,不同的碳氢化合物前驱物可在期望的阶段组合,以调整沉积的非晶形碳层的应力水平。例如,芳香族前驱物(诸如苯或甲苯)可补充乙炔,且可平滑地从高应力条件增加到低应力条件。
沉积过渡层后,在第三历时期间,可将低应力层沉积至第三厚度。第一厚度大体上是介于整体层厚度(第一、第二与第三厚度的总和)的约30%至约75%之间。第二厚度可为整体层厚度的约20%至约60%之间。第三厚度可为整体层厚度的约0%至约50%之间。1微米厚的示例性的递变应力非晶形碳层因而可具有约500nm厚的高应力部分、约300nm厚的过渡应力部分、以及约200nm厚的低应力部分。
沉积期间,第一历时可介于约10秒至约60秒之间,第二历时可介于约10秒至约30秒之间,而第三历时可介于约10秒至约30秒之间。应注意沉积速度大体上在低应力沉积条件下较低,因此沉积历时反映了不同速度下待沉积的期望厚度。
虽然上述内容涉及本发明的实施例,然而可不背离本发明的基本范畴而设计本发明其它与进一步的实施例,且本发明的范畴由随后的权利要求来确定。

Claims (16)

1.一种在基板上形成硬掩模层的方法,包括以下步骤:
在所述基板上形成第一层,所述第一层基本上由碳与氢构成且具有第一应力水平;以及
在所述第一层上形成第二层,所述第二层基本上由氢与碳构成,所述第二层具有小于所述第一应力水平的第二应力水平。
2.如权利要求1所述的方法,其特征在于,所述第一层与所述第二层是非晶形碳层。
3.如权利要求1所述的方法,其特征在于,所述第一层由第一气体混合物形成,所述第一气体混合物包含第一碳氢化合物,而所述第二层由第二气体混合物形成,所述第二气体混合物包含与所述第一碳氢化合物不同的第二碳氢化合物。
4.如权利要求1所述的方法,其特征在于,所述第二层是在高于所述第一层的腔室压力下形成的。
5.如权利要求1所述的方法,其特征在于,所述第一层由第一气体混合物形成,所述第一气体混合物包含碳氢化合物气体与惰性气体,所述第一气体混合物具有惰性气体对碳氢化合物气体的第一体积比,所述第二层由第二气体混合物形成,所述第二气体混合物包含碳氢化合物气体与惰性气体,所述第二气体混合物具有惰性气体对碳氢化合物气体的第二体积比,且所述第一体积比至少是所述第二体积比的约三倍。
6.一种基板处理方法,包含以下步骤:
将基板布置在处理腔室中;
将前驱物气体混合物流进所述处理腔室,所述前驱物气体混合物基本上由碳氢化合物气体、胺气体、与惰性气体构成;
设定腔室压力、温度、与RF功率输入以从所述前驱物气体混合物沉积高应力材料;以及
减少所述惰性气体的流速,并且设定腔室压力、温度、与RF功率输入以从所述前驱物气体混合物沉积低应力材料于所述高应力材料上。
7.如权利要求6所述的方法,其特征在于,所述高应力材料具有一应力水平,所述高应力材料的所述应力水平具有大于约600MPa的第一量值,而所述低应力材料具有一应力水平,所述低应力材料的所述应力水平具有不超过约600MPa的第二量值。
8.如权利要求7所述的方法,其特征在于,所述第一量值对所述第二量值的比率为至少约2.0。
9.如权利要求6所述的方法,其特征在于,所述胺气体体积流速对所述碳氢化合物气体体积流速的比率介于约0.5:1至约2:1之间。
10.如权利要求6所述的方法,其特征在于,所述碳氢化合物气体与所述胺气体一起构成沉积前驱物,且所述惰性气体体积流速对所述沉积前驱物体积流速的比率在沉积所述高应力材料时介于约10:1至约100:1之间,而在沉积所述低应力材料时介于约1:1至约10:1之间。
11.如权利要求10所述的方法,其特征在于,所述胺气体体积流速对所述碳氢化合物气体体积流速的比率介于约0.5:1至约2:1之间。
12.一种在基板上形成图案化层的方法,包含以下步骤:
在所述基板上形成基本上由碳、氢、与氮构成的硬掩模层;
在所述硬掩模层上形成基本上由碳与氢构成的图案平滑化层;
在所述图案平滑化层上形成图案化抗蚀层;以及
使用所述图案化抗蚀层做为掩模来蚀刻所述图案平滑化层与所述硬掩模层。
13.如权利要求12所述的方法,其特征在于,所述硬掩模层具有高内应力,而所述图案平滑化层具有低于所述硬掩模层的内应力。
14.如权利要求12所述的方法,其特征在于,所述硬掩模层具有至少约600MPa的压缩应力,而所述图案平滑化层具有不超过约600MPa的压缩应力。
15.如权利要求12所述的方法,其特征在于,所述硬掩模层具有介于约1原子百分率至约10原子百分率的氮浓度。
16.一种在基板上形成非晶形碳层的方法,包含以下步骤:
将所述基板布置在处理腔室中;
提供前驱物气体混合物至所述处理腔室,所述前驱物气体混合物包含碳氢化合物气体、胺气体、与惰性气体;
施加RF功率至所述前驱物气体混合物以从所述前驱物气体混合物形成等离子体,并且在所述基板上沉积具有高压缩应力的非晶形碳层;以及
持续所述等离子体,同时斜线式降低所述胺气体的流速与所述惰性气体的流速,以降低所述非晶形碳层的所述压缩应力。
CN2011800559405A 2010-11-22 2011-11-07 复合可移除硬掩模 Pending CN103229281A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/952,024 US8252699B2 (en) 2010-11-22 2010-11-22 Composite removable hardmask
US12/952,024 2010-11-22
PCT/US2011/059554 WO2012071163A2 (en) 2010-11-22 2011-11-07 Composite removable hardmask

Publications (1)

Publication Number Publication Date
CN103229281A true CN103229281A (zh) 2013-07-31

Family

ID=46064744

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011800559405A Pending CN103229281A (zh) 2010-11-22 2011-11-07 复合可移除硬掩模

Country Status (6)

Country Link
US (1) US8252699B2 (zh)
JP (1) JP2013543281A (zh)
KR (2) KR102040022B1 (zh)
CN (1) CN103229281A (zh)
TW (1) TWI549199B (zh)
WO (1) WO2012071163A2 (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8349086B2 (en) * 2004-07-30 2013-01-08 United Technologies Corporation Non-stick masking fixtures and methods of preparing same
WO2012046361A1 (ja) * 2010-10-07 2012-04-12 パナソニック株式会社 半導体装置の製造方法
JP6061610B2 (ja) * 2012-10-18 2017-01-18 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US20150200094A1 (en) * 2014-01-10 2015-07-16 Applied Materials, Inc. Carbon film stress relaxation
RU169133U1 (ru) * 2016-10-07 2017-03-06 Федеральное государственное бюджетное учреждение науки Объединенный институт высоких температур Российской академии наук (ОИВТ РАН) Трехсекционная торрефикационная установка для гранулированной биомассы
CN108695162B (zh) 2017-04-12 2021-04-09 联华电子股份有限公司 鳍状结构的制造方法
RU2690477C1 (ru) * 2018-04-06 2019-06-03 Федеральное государственное бюджетное учреждение науки Объединенный институт высоких температур Российской академии наук (ОИВТ РАН) Устройство по торрефикации гранулированной биомассы с воздушным подогревом
JP7045954B2 (ja) * 2018-07-25 2022-04-01 東京エレクトロン株式会社 ハードマスク用膜を形成する方法および装置、ならびに半導体装置の製造方法
KR20230006004A (ko) * 2020-05-05 2023-01-10 램 리써치 코포레이션 하드 마스크 선택도 (selectivity) 개선을 위한 불활성 가스 주입
US11421324B2 (en) * 2020-10-21 2022-08-23 Applied Materials, Inc. Hardmasks and processes for forming hardmasks by plasma-enhanced chemical vapor deposition
US11935746B2 (en) * 2021-03-10 2024-03-19 Taiwan Semiconductor Manufacturing Co., Ltd. Pattern formation through mask stress management and resulting structures
US20220293416A1 (en) * 2021-03-12 2022-09-15 Applied Materials, Inc. Systems and methods for improved carbon adhesion
US20220384188A1 (en) * 2021-05-25 2022-12-01 Applied Materials, Inc. Metal-doped carbon hardmasks
US20230343592A1 (en) * 2022-04-21 2023-10-26 Tokyo Electron Limited Variable Hardness Amorphous Carbon Mask

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6764949B2 (en) * 2002-07-31 2004-07-20 Advanced Micro Devices, Inc. Method for reducing pattern deformation and photoresist poisoning in semiconductor device fabrication
CN1577083A (zh) * 2003-06-27 2005-02-09 三星电子株式会社 具有主支柱和辅助支柱的模版掩模及其形成方法
US20080118717A1 (en) * 2004-11-04 2008-05-22 International Business Machines Corporation Hardmask for improved reliability of silicon based dielectrics
US20080124815A1 (en) * 2006-11-03 2008-05-29 International Business Machines Corporation Method for post cap ild/imd repair with uv irradiation
US20100276789A1 (en) * 2006-12-27 2010-11-04 Jung-Seock Lee Semiconductor device having multiple-layer hard mask with opposite stresses and method for fabricating the same

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7053072B2 (en) 2001-05-11 2006-05-30 Medimmune Oncology, Inc. Methods for the administration of amifostine and related compounds
US20030008490A1 (en) 2001-07-09 2003-01-09 Guoqiang Xing Dual hardmask process for the formation of copper/low-k interconnects
US7084071B1 (en) 2002-09-16 2006-08-01 Advanced Micro Devices, Inc. Use of multilayer amorphous carbon ARC stack to eliminate line warpage phenomenon
US6764947B1 (en) 2003-02-14 2004-07-20 Advanced Micro Devices, Inc. Method for reducing gate line deformation and reducing gate line widths in semiconductor devices
US20050064701A1 (en) 2003-09-19 2005-03-24 International Business Machines Corporation Formation of low resistance via contacts in interconnect structures
WO2005087974A2 (en) * 2004-03-05 2005-09-22 Applied Materials, Inc. Cvd processes for the deposition of amorphous carbon films
US7602032B2 (en) 2005-04-29 2009-10-13 Altis Semiconductor Snc Memory having cap structure for magnetoresistive junction and method for structuring the same
US7807064B2 (en) 2007-03-21 2010-10-05 Applied Materials, Inc. Halogen-free amorphous carbon mask etch having high selectivity to photoresist
KR20090010638A (ko) * 2007-07-24 2009-01-30 주식회사 하이닉스반도체 반도체 소자 및 그의 제조방법
KR20080102928A (ko) * 2007-08-14 2008-11-26 주식회사 테스 비정질 탄소막 형성 방법 및 이를 이용한 반도체 소자의제조 방법
KR101357181B1 (ko) * 2008-10-14 2014-01-29 어플라이드 머티어리얼스, 인코포레이티드 플라즈마-강화 화학적 기상 증착(pecvd)에 의해 등각성 비정질 탄소막을 증착하기 위한 방법
US20100189923A1 (en) 2009-01-29 2010-07-29 Asm Japan K.K. Method of forming hardmask by plasma cvd

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6764949B2 (en) * 2002-07-31 2004-07-20 Advanced Micro Devices, Inc. Method for reducing pattern deformation and photoresist poisoning in semiconductor device fabrication
CN1577083A (zh) * 2003-06-27 2005-02-09 三星电子株式会社 具有主支柱和辅助支柱的模版掩模及其形成方法
US20080118717A1 (en) * 2004-11-04 2008-05-22 International Business Machines Corporation Hardmask for improved reliability of silicon based dielectrics
US20080124815A1 (en) * 2006-11-03 2008-05-29 International Business Machines Corporation Method for post cap ild/imd repair with uv irradiation
US20100276789A1 (en) * 2006-12-27 2010-11-04 Jung-Seock Lee Semiconductor device having multiple-layer hard mask with opposite stresses and method for fabricating the same

Also Published As

Publication number Publication date
WO2012071163A3 (en) 2012-09-13
KR101928380B1 (ko) 2018-12-12
US8252699B2 (en) 2012-08-28
JP2013543281A (ja) 2013-11-28
KR20180133539A (ko) 2018-12-14
TW201225186A (en) 2012-06-16
TWI549199B (zh) 2016-09-11
KR102040022B1 (ko) 2019-11-04
WO2012071163A2 (en) 2012-05-31
US20120129351A1 (en) 2012-05-24
KR20130121869A (ko) 2013-11-06

Similar Documents

Publication Publication Date Title
CN103229281A (zh) 复合可移除硬掩模
US20230317455A1 (en) Ultra-high modulus and etch selectivity boron-carbon hardmask films
CN106711025B (zh) SiOCN薄膜的形成
CN108475640B (zh) 用于侧向硬模凹槽减小的混合碳硬模
US10954129B2 (en) Diamond-like carbon as mandrel
CN109643639B (zh) 用于间隔件和硬掩模应用的硼烷介导的从硅烷和烷基硅烷物质脱氢的工艺
US8435608B1 (en) Methods of depositing smooth and conformal ashable hard mask films
KR101161912B1 (ko) 비결정질 탄소 층의 고온 증착 방법
CN102971837A (zh) 氮掺杂的非晶碳硬掩模
US20100189923A1 (en) Method of forming hardmask by plasma cvd
CN102939641A (zh) 改良堆迭缺陷率的非晶碳沉积方法
KR102500931B1 (ko) 하드마스크들을 위한 금속 유전체 막의 증착
CN115485811A (zh) 用于提高硬掩模的选择性的惰性气体注入
JP2024012282A (ja) ダイヤモンドフィルムのトライボロジー特性の改善
TW202142545A (zh) 用於製造含矽薄膜之前驅物及方法
JP7441244B2 (ja) 低い粗さのダイヤモンドフィルムの堆積
US11495454B2 (en) Deposition of low-stress boron-containing layers
CN116348990A (zh) 低应力含碳层的沉积

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20130731