KR102040022B1 - 합성의 제거가능한 하드마스크 - Google Patents

합성의 제거가능한 하드마스크 Download PDF

Info

Publication number
KR102040022B1
KR102040022B1 KR1020187035173A KR20187035173A KR102040022B1 KR 102040022 B1 KR102040022 B1 KR 102040022B1 KR 1020187035173 A KR1020187035173 A KR 1020187035173A KR 20187035173 A KR20187035173 A KR 20187035173A KR 102040022 B1 KR102040022 B1 KR 102040022B1
Authority
KR
South Korea
Prior art keywords
layer
stress
forming
substrate
hardmask
Prior art date
Application number
KR1020187035173A
Other languages
English (en)
Other versions
KR20180133539A (ko
Inventor
안토니 코넥니
조세핀 주웨이 리우
데니쉬 파드히
복 헌 김
윌리엄 에이치. 맥 클린톡
Original Assignee
어플라이드 머티어리얼스, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 어플라이드 머티어리얼스, 인코포레이티드 filed Critical 어플라이드 머티어리얼스, 인코포레이티드
Publication of KR20180133539A publication Critical patent/KR20180133539A/ko
Application granted granted Critical
Publication of KR102040022B1 publication Critical patent/KR102040022B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02115—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material being carbon, e.g. alpha-C, diamond or hydrogen doped carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02592—Microstructure amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)
  • Drying Of Semiconductors (AREA)
  • Carbon And Carbon Compounds (AREA)

Abstract

기판 상에 비정질 탄소 층을 형성하기 위한 방법 및 장치가 제공된다. 고 응력 레벨을 갖는 비정질 탄소 층의 제 1 부분이, 높은 희석 비율을 갖는 탄화수소 전구체로부터 형성되며, 응력-증가 질소를 부가하기 위해 선택적인 아민 전구체가 포함된다. 탄화수소 전구체의 희석 비율을 감소시키고 아민 가스를 줄이거나 제거함으로써, 저 응력 레벨을 갖는 비정질 탄소 층의 제 2 부분이 제 1 부분 상에 형성된다. 전구체 유량들 대신에 또는 전구체 유량들에 부가하여, 압력, 온도 및 RF 전력 입력이 조정될 수 있고, 상이한 전구체들이 상이한 응력 레벨들에 대해 사용될 수 있다.

Description

합성의 제거가능한 하드마스크{COMPOSITE REMOVABLE HARDMASK}
본 명세서에서 설명되는 실시예들은 일반적으로 반도체 디바이스를 형성하는 방법들에 관한 것이다. 보다 구체적으로, 본 명세서에서 설명되는 실시예들은 반도체 디바이스 제조 프로세스에서 식각 마스크 층을 형성하는 방법들에 관한 것이다.
반도체 칩들 상의 디바이스들의 크기는 50년 이상 동안 무어의 법칙(Moore's Law)에 따라 감소되어 왔다. 피쳐들이 더 작게 성장하고, 종횡비들이 증가하고, 디바이스 설계들이 더 복잡해짐에 따라, 이러한 디바이스들을 제조함에 있어서 새로운 도전(challenge)들이 발생한다.
최근에, 반도체 기판들을 패터닝하고 식각하기 위한 레지스트 막들 아래에 제거가능한 하드마스크 층들을 사용하는 쪽으로의 변화(shift)가 있었다. 제거가능한 하드마스크들은 스택 높이를 감소시키고 최종 디바이스의 전기적 특성들을 개선하는 데에 있어서 장점들을 제공하지만, 디바이스들이 계속해서 축소됨에 따라, 식각 선택성을 개선하기 위해 하드마스크 층들 내로 조작되는(engineered) 잔류 응력(residual stress)은 패턴 라인들의 휨(bending) 및 위빙(weaving), 라인 거칠기(line roughness), 간격 폭(space width) 거칠기, 및 식각된 패턴의 총체적인 왜곡을 야기한다. 더 작은 피쳐들에서, 이러한 왜곡은 디바이스 고장을 더욱 더 야기한다. 게다가, 몇몇 경우들에서, 하드마스크 층에서의 잔류 응력은 프로세싱 동안 박리(delamination)에 대한 문제들을 야기한다.
따라서, 반도체 산업에서의 다양한 응용들에 대해 기판들 내에서 최소의 왜곡을 가지면서 미세한 패턴들을 식각하는 방법들이 지속적으로 요구되고 있다.
식각되는 제거가능한 하드마스크 층에서의 패턴 라인 폭 거칠기 또는 간격 폭 거칠기는, 내부 응력들에 의해 생성되는 패턴 왜곡을 감소시키는 저 응력 부분(low stress portion)을 갖는 하드마스크 층을 형성함으로써 감소될 수 있다.
기판 상에 하드마스크 층을 형성하는 방법들이 이용될 수 있는 바, 이 방법들은, 본질적으로 탄소 및 수소로 구성되며 제 1 응력 레벨을 갖는 제 1 층을 기판 상에 형성하는 단계, 및 본질적으로 탄소 및 수소로 구성되는 제 2 층을 제 1 층 상에 형성하는 단계를 포함하며, 제 2 층은 제 1 응력 레벨 보다 낮은 제 2 응력 레벨을 갖는다.
다른 방법들은 기판을 프로세스 챔버에 배치하는 단계 및 고 응력 물질을 기판 상에 증착하는 단계를 포함한다. 본질적으로 탄화수소 가스, 아민 가스 및 비활성 가스로 구성되는 전구체 가스 혼합물이 프로세스 챔버 내로 유동하며, 그리고 챔버 압력, 온도 및 RF 전력 입력이 고 응력 물질을 증착하도록 설정된다. 저 응력 물질이 고 응력 물질 상에 증착된다. 비활성 가스의 유량이 감소되고, 챔버 압력, 온도 및 RF 전력 입력이 저 응력 물질을 증착하도록 설정된다.
다른 방법들은 기판 상에 하드마스크 층 및 패턴 평활 층(pattern smoothing layer)을 형성한다. 본질적으로 탄소, 수소 및 질소로 구성되는 하드마스크 층이 기판 상에 형성된다. 본질적으로 탄소 및 수소로 구성되는 패턴 평활 층이 하드마스크 층 상에 형성된다. 그런 다음, 패터닝된 레지스트 층이 패턴 평활 층 상에 형성될 수 있으며, 그리고 패턴 평활 층 및 하드마스크 층은 상기 패터닝된 레지스트 층을 마스크로서 이용하여 식각될 수 있다.
다른 방법들은 고 압축 응력을 갖는 비정질 탄소 층을 기판 상에 형성한 다음, 압축 응력을 감소시킨다. 기판이 프로세싱 챔버에 배치되며, 그리고 탄화수소 가스, 아민 가스 및 비활성 가스를 포함하는 전구체 가스 혼합물이 프로세싱 챔버에 제공된다. 고 압축 응력을 갖는 비정질 탄소 층을 증착하기 위해, RF 전력은 전구체 가스 혼합물로부터 플라즈마를 형성한다. 상기 비정질 탄소 층의 압축 응력을 감소시키기 위해, 아민 가스의 유량 및 비활성 가스의 유량이 램핑 다운(downward) 되면서 플라즈마가 지속된다.
본 발명의 상기 열거된 특징들이 상세히 이해될 수 있는 방식으로 앞서 간략히 요약된 본 발명의 보다 구체적인 설명이 실시예들을 참조로 하여 이루어질 수 있는데, 이러한 실시예들의 일부는 첨부된 도면들에 예시되어 있다. 그러나, 첨부된 도면들은 본 발명의 단지 전형적인 실시예들을 도시하는 것이므로 본 발명의 범위를 제한하는 것으로 간주되지 않아야 한다는 것이 주목되어야 하는데, 이는 본 발명이 다른 균등하게 유효한 실시예들을 허용할 수 있기 때문이다.
도 1은 일 실시예에 따른 방법을 요약하는 흐름도이다.
도 2a는 다른 실시예에 따른, 도 1의 방법을 겪는 디바이스의 개략적 단면도이다.
도 2b는 다른 실시예에 따른, 도 1의 방법을 겪는 다른 디바이스의 개략적 단면도이다.
본 명세서에서 설명되는 실시예들은 간격 폭 거칠기에 기인하여 낮은 패터닝 왜곡 및 우수한 식각 선택성을 갖는 패터닝 층을 형성하는 방법들을 제공한다. 일반적으로, 본 명세서에서 설명되는 패터닝 층들은 식각 마스크 층의 역할을 하도록 하기 위해 우수한 식각 선택성를 위한 고 응력, 고 밀도 부분, 및 식각 마스크 층의 고 내부 응력들로부터 발생하는 패턴 왜곡들을 안정화시키는 상이한 응력 레벨을 갖는 부분을 갖는다. 본 명세서에서 설명되는 일부 패터닝 층들은 고 응력 부분 및 저 응력 부분을 갖는데, 저 응력 부분은 고 응력 부분에 형성되는 패턴을 안정화시키는 경향이 있다. 20㎚ 노드에서, 바람직한 실시예에서의 간격 폭 거칠기는, 식각 선택성를 유지하고 그리고 유용한 마스크 두께를 제공하면서, 평균 4㎚ 미만이 된다. 패터닝 층은 하드마스크 층일 수 있거나, 하드마스크 또는 식각 마스크 층 및 패턴 평활화 또는 안정화 층을 포함할 수 있거나, 또는 등급화된(graded) 응력 레벨을 가질 수 있다.
도 1은 일 실시예에 따른 방법(100)을 요약한 흐름도이다. 102에서, 식각될 기판 상에 하드마스크 층이 형성되는데, 이러한 하드마스크 층은 고 응력 층 및 저 응력 층을 포함한다. 이와 같이, 하드마스크 층은 제 1 응력 레벨을 갖는 제 1 층 및 제 1 응력 레벨 보다 낮은 제 2 응력 레벨을 갖는 제 2 층을 포함한다. 104에서, 패턴 전사 층(pattern transfer layer)이 하드마스크 층 상에 형성된다. 106에서, 패턴 전사 층이 패터닝되고, 패턴 전사 층을 마스크로서 이용하여 패턴이 하드마스크 층을 통해 기판 내로 전사된다.
102의 하드마스크 층은 제거가능한 하드마스크 층이고, 일반적으로 CVD 프로세스에서 탄화수소 전구체들로부터 비정질 탄소 층으로서 형성된다. 하나 또는 둘 이상의 캐리어 가스들과 혼합될 수 있는 전구체들은 하나 또는 둘 이상의 기판들을 포함하는 프로세싱 챔버 내로 유동된다. 일반적으로, 비정질 탄소 층을 증착하기 위해 전구체들의 반응의 속도를 높이도록, RF와 같은 열적 또는 전자기 수단에 의해 가스 혼합물에 에너지가 부가된다. 또한, 층 또는 그 일부분들의 응력 레벨을 조정하기 위해, 아민들과 같은 질소 함유 전구체들이 층의 일부 또는 전체에 포함될 수 있다. 질소를 비정질 탄소에 부가하는 것은 내부 압축 응력을 방향성 있게(directionally) 증가시킨다.
하드마스크 층은 또한, 증착되는 층의 응력 레벨을 조정하기 위해 상이한 전구체들 및/또는 반응 조건들을 이용하여 상이한 조건들에서 증착될 수 있다. 챔버 압력, 온도, 전구체 유량들 및 RF 전력 입력 레벨을 조정함으로써, 실질적으로 상이한 응력 레벨을 갖는 2개의 층들이 증착될 수 있다. 이론에 구속되는 것은 아니지만, 저 응력 층이 고 응력 층 위에 형성될 때, 저 응력 층은, 패터닝 이후 하드마스크 층에서의 응력들이 층을 왜곡시키는 경향을 감소시키는 것으로 여겨진다. 저 응력 층에서의 탄소 원자들은 고 응력 층에서의 탄소 원자들에 결합되며, 고 응력 탄소 매트릭스가 변형(deform)하는 경향을 억제한다. 저 응력 물질은, 고 응력 물질로부터의 원자들을 변형된 구성 내로 미는(push) 경향이 있는 압축력에 대항하는 억제력(restraining force)에 의해 고 응력 물질을 그것의 원래 구성으로 다시 끌어당김으로써(pull), 압축 응력으로부터 발생하는 패턴 왜곡을 감소시킨다. 저 응력 층 위의 고 응력 층의 대안적인 구성은 동일한 이점을 부여하지 않는 다는 것을 주목해야하는데, 왜냐하면 패터닝을 위해 고 응력 층 위에 증착될 수 있는 포토레지스트 층이, 고 응력 물질에 결합되는 저 응력 물질과 동일한 억제 기능을 반드시 수행하는 것은 아니기 때문이다. 부가적으로, 고 응력 층은 저 응력 층을 위한 기반(foundation) 층이다. 식각 이후, 고 응력 층은 저 응력 층을 지지하기에 충분한 힘을 유지한다. 고 응력 층이 저 응력 층 위에 형성된다면, 저 응력 층은 기반 층과 동일한 이점을 제공하지 않는다.
하드마스크 층의 응력 레벨은, 이온화 프로세스들을 위한 전구체들, 온도, 압력, 전력 입력, 및 캐리어 가스들에 대한 전구체들의 비율을 변경함으로써 조정될 수 있다. 일부 실시예들에서, 저 응력 층은 고 응력 층에서의 압축 응력의 효과에 대항하기 위해 작은(low) 크기의 인장 응력을 가질 수 있다.
고 응력 부분 및 저 응력 부분을 갖는 하드마스크 층은, PECVD 프로세스에서, 기판을 프로세스 챔버에 위치시키고 그리고 탄화수소 가스 및 비활성 가스를 포함하는 가스 혼합물을 챔버에 제공함으로써 형성될 수 있다. 적합한 탄화수소들은 일반식 CxHy를 갖고, 여기서, x는 2-4이고, y는 2-10이다. 예시적인 탄화수소들은 프로필렌(C3H6), 프로핀(C3H4), 프로판(C3H8), 부탄(C4H10), 부틸렌(C4H8), 부타디엔(C4H6) 및 아세틸렌(C2H2)을 포함하고, 이들의 조합들이 또한 사용될 수 있다. 적합한 비활성 가스들은 아르곤 및 헬륨을 포함하며, 이들은 또한 조합될 수 있다. 저 응력 및 고 응력 비정질 탄소 층들은, 층 형성 동안 이온 충격의 격렬함(severity)을 조정하도록 증착 조건들을 변경함으로써, 단지 탄소 및 수소 만을 포함하는 전구체를 이용하여 만들어질 수 있다. 대안적으로, 비정질 탄소 층에 질소를 증착하기 위해, 질소 함유 전구체들이 부가될 수 있다. 질소를 부가하게 되면, 증착되는 층의 내부 응력을 증가시킬 수 있다.
일 예에서, 기판을 프로세스 챔버에 배치하고, 아세틸렌(C2H2), 트리메틸아민(N(CH3)3), 아르곤 및 헬륨의 혼합물을 챔버에 제공함으로써, 고 응력 비정질 탄소 층, 또는 비정질 탄소 층의 일부가 기판 상에 형성될 수 있다. 300㎜ 기판에 대하여, 아세틸렌의 유량은 약 400 내지 약 800sccm, 이를 테면 약 500 내지 약 700sccm, 예를 들면 약 600sccm이다. 트리메틸아민의 유량은 약 200sccm 내지 약 1,000sccm, 이를 테면 약 300sccm 내지 약 700sccm, 예를 들면 약 500sccm이다. 아르곤의 유량은 약 10,000sccm 내지 약 20,000sccm, 이를 테면 약 12,000sccm 내지 약 16,000sccm, 예를 들면 약 14,000sccm이다. 헬륨의 유량은 약 200sccm 내지 약 600sccm, 이를 테면 약 300sccm 내지 약 500sccm, 예를 들면 약 400sccm이다. 약 13.56㎒의 주파수를 갖는 고주파수 RF 전력은, 약 100W 내지 약 3,000W, 이를 테면 약 1,000W 내지 약 2,000W, 예를 들면 약 1,400W의 전력 레벨로 챔버 내로 커플링된다. 증착은, 이러한 조건들 하에서, 원하는 두께의 막을 증착하는 데에 필요한 시간, 이를 테면 약 10초 내지 약 5분 동안, 예를 들면 약 30초 동안 계속된다. 챔버 압력은 약 2Torr 미만, 이를 테면 약 1mTorr 내지 약 2Torr, 예를 들면 약 1Torr이며, 그리고 온도는 약 300℃ 내지 약 650℃, 예를 들면 약 480℃이다.
패턴 평활 층 또는 안정화 층일 수 있는 저 응력 비정질 탄소 층, 또는 비정질 탄소 층의 일부는, 기판을 프로세스 챔버에 배치하고 그리고 탄화수소 가스와 비활성 가스의 혼합물을 챔버에 제공함으로써, 기판 상에 형성될 수 있다. 상기 리스트된 탄화수소들 중 임의의 탄화수소가 저 응력 비정질 탄소 층을 증착하는 데에 사용될 수 있다. 300㎜ 웨이퍼에 대하여, 탄화수소 가스는 저 응력 층에 대해 상기 설명된 것들과 유사한 유량들로 제공될 수 있으며, 그리고 아르곤 및 헬륨과 같은 비활성 가스들의 유량들은 전형적으로 약 400sccm 내지 약 8,000sccm, 이를 테면 약 500sccm 내지 약 5,000sccm, 예를 들면 약 1,000sccm이다. 챔버 압력은 약 2Torr 이상, 이를 테면 약 2Torr 내지 약 10Torr, 예를 들면 약 7Torr로 유지된다. 온도는 저 응력 층에 대한 것과 유사하다.
저 응력 층은 또한, 요구되는 경우, 더 낮은 희석 비율 및 더 높은 압력을 이용하여 형성될 수 있다. 저 응력 층을 형성함에 있어서, 전구체 가스 혼합물은 전형적으로 약 0.1:1 내지 약 10:1, 이를 테면 약 1:1 내지 약 5:1, 예를 들면 약 2:1의 비활성 가스 대 탄화수소 가스의 체적 유동 비율을 갖는다. 범위의 상한에 가까운 희석 비율들에서, 증착 압력을 약 1Torr 미만, 이를 테면 약 50mTorr로 낮추는 것 또한 저 응력 비정질 탄소 층을 초래한다. 고 응력 층을 형성함에 있어서, 전구체 가스 혼합물은 전형적으로 더 높은 희석 비율을 갖는다. 비활성 가스 대 증착 가스(예를 들면, 탄화수소 및 아민 가스)의 체적 유동 비율은, 고 응력 층을 증착하기 위해, 전형적으로 약 10:1 내지 약 100:1, 이를 테면 약 12:1 내지 약 20:1, 예를 들면 약 14:1이다. 아민 가스 대 탄화수소 가스의 체적 유동 비율은 전형적으로 약 0.5:1 내지 약 2:1, 예를 들면 1:1이다. 아민 가스는 증착되는 층의 내부 응력을 방향성 있게 증가시키는 질소를 도입한다.
상기 설명된 조건들 하에서 증착되는 고 응력 비정질 탄소 층은 일반적으로 600MPa 보다 큰, 이를 테면 약 800MPa 보다 큰, 또는 약 800MPa 내지 약 2,000MPa, 예를 들면 약 1,200MPa의 압축 응력을 갖는다. 상기 설명된 실시예들에 따른 저 응력 층은 일반적으로 약 600MPa 보다 작은, 이를 테면 약 400MPa 보다 작은 압축 응력을 가지며, 그리고 일부 실시예들에서는, 약 200MPa까지의 인장 응력을 나타낼 수 있다. 하드마스크 층에서의 고 응력과 저 응력의 조합은, 폴리실리콘 및 실리콘 질화물에 대한 우수한 식각 선택성, 패턴의 낮은 간격 폭 거칠기, 및 기판의 식각을 용이하게 하기에 충분한 마스크 두께를 제공한다.
도 2a는 일 실시예에 따른, 도 1의 방법을 겪는 디바이스(200)의 개략적 단면도이다. 반도체 층(202), 예를 들면 실리콘은 그 위에 형성된 산화물 층(204)을 갖는다. 패터닝 층(206)이 산화물 층(204) 상에 형성된다. 패터닝 층(206)은, 도 1과 관련하여 설명된 바와 같이, 고 응력 부분(206A) 및 저 응력 부분(206B)을 갖는다. 부분들(206A/B) 각각은 비정질 탄소 층이고, 고 응력 부분(206A)은 질소와 같은 응력-증가 엘리먼트(stress-increasing element)를 포함할 수 있다. 방법(100)에서 설명된 아민 전구체의 이용은 약 1 원자 퍼센트 내지 약 10 원자 퍼센트의 질소 농도를 초래할 수 있다. 실리콘과 같은 다른 응력-증가 엘리먼트들이 또한 사용될 수 있다.
도 2a에서, 부분들(206A/B)은 대략적으로 동일한 두께를 갖는 것으로 도시되어 있다. 저 응력 부분(206B)의 두께는 고 응력 부분의 두께의 약 10% 내지 약 150%, 예를 들면 약 25% 내지 약 75%일 수 있다.
패터닝된 레지스트 층(208)이 패터닝 층(206) 상에 형성되는 것으로 도시되어 있다. 레지스트 층(208)은 패터닝 층(206) 및 아래의 산화물 층(204)을 식각하기 위한 마스크로서 사용될 수 있다.
도 2b는 다른 실시예들에 따른, 도 1의 방법을 겪는 다른 디바이스(250)의 개략적 단면도이다. 도 2b의 디바이스(250)는, 패터닝 층(252)이 상이한 응력 레벨들을 갖는 3개의 부분들(252A/B/C)을 갖는 다는 점에서, 도 2a의 디바이스(200)와 상이하다. 도 1의 방법(100)과 관련하여 설명된 바와 같이, 패터닝 층의 상이한 부분들의 응력 레벨은 함께-증착되는(co-deposited) 응력-증가 엘리먼트들의 증착 조건들 및 레벨들을 변경함으로써 조정될 수 있다. 예를 들면, 부분(252A)은 고 농도의 질소를 가질 수 있는 한편, 부분(252B)은 저 농도의 질소를 가지며, 부분(252C)은 질소를 갖지 않는다. 대안적으로, 3개의 부분들(252A/B/C)은 본질적으로, 상이한 응력 레벨들을 야기하기 위해, 상이한 챔버 조건들에서 증착되는 탄소 및 수소로 구성될 수 있다.
증착에 사용되는 상이한 탄화수소 전구체들 또한, 증착되는 비정질 탄소 층에서 상이한 응력 레벨들을 야기할 수 있다는 것을 주목해야 한다. 예를 들면, 동일한 증착 조건들 하에서, 선형 탄화수소들은 주기적인(cyclic) 또는 방향족(aromatic) 탄화수소들 보다 더 높은 응력을 방향성 있게 생성한다.
다른 실시예에서는, 층이 성장함에 따라 내부 응력 레벨이 감소하는 등급화된 층이 형성될 수 있다. 일반적으로, 층의 두께를 따라 변하는 응력 기울기(gradient)를 갖는 비정질 탄소 층을 형성하는 것이 바람직하다. 응력은 층의 바닥(bottom)으로부터 상부(top)로 감소될 수 있으며, 이에 따라 응력은 층의 바닥 근방의 고 응력 구성으로부터 층의 상부 근방의 저 응력 구성으로 매끄럽게(smoothly) 달라진다.
증착되는 층의 상이한 부분들의 응력 레벨에 있어서의 매끄러운 변화는, 전구체 유동들 및/또는 증착 조건들을 램핑(ramping)하거나 또는 매끄럽게 변화시킴으로써 달성될 수 있다. 챔버 온도 및 압력, 플라즈마 전력 입력은 선형으로, 또는 비선형으로, 예를 들면 S자형 곡선에 따라, 제 1 조건에서 제 2 조건으로, 함께, 동시에, 또는 개별적으로 램핑될 수 있다.
일 실시예에서, 층의 성장 방향으로 감소하는 응력 크기를 갖는 등급화된 응력 층은 반응 혼합물의 희석 비율을 매끄럽게 증가시킴으로써 형성될 수 있다. 희석 비율은, 희석제(diluent) 유동을 증가시키는 것과 탄소 소스 물질의 유동을 감소시키는 것의 임의의 조합에 의해 조정될 수 있다. 상기 설명된 희석 가스들 및 탄소 소스 물질들의 유량들은, 프로그램되는 변형(variation)에 대한 고 응력 종료점(end point) 및 저 응력 종료점의 역할을 할 수 있다.
일 예에서, 300㎜ 기판이 프로세싱 챔버에 배치될 수 있고, 전구체 가스 혼합물이 챔버에 공급된다. 전구체 가스 혼합물은, 고 응력 비정질 탄소 층을 증착하기 위해 상기 설명한 같이, 약 600sccm 아세틸렌, 약 500sccm 트리메틸아민, 약 14,000sccm 아르곤 및 약 400sccm 헬륨을 포함할 수 있다. 챔버 압력은 약 5.7Torr로 설정되고, 온도는 약 480℃로 설정될 수 있다. 고 응력 개시 층을 증착하기 위해, 고주파수 RF 전력이 약 1,4000W의 전력 레벨로 가스 혼합물에 커플링될 수 있다.
고 응력 개시 층을 제 1 지속기간 동안 제 1 두께로 증착한 후, 증착되는 막에서 감소하는 응력 기울기를 생성하기 위해, 챔버로의 아르곤의 유량은 약 600sccm으로 매끄럽게 감소될 수 있다. 변화율 및 패턴은, 막 성장의 방향으로 감소하는 응력 기울기를 갖는 전이 층(transition layer)의 제 2 두께를 증착하면서 제 2 지속기간 동안 감소를 완료하도록 선택된다. 선택적인 동시발생하는 또는 동시적인 동작에 있어서, 아세틸렌의 유량은 약 800sccm으로 매끄럽게 증가될 수 있고, 가스 혼합물로부터의 질소의 제거에 의해 응력을 더 감소시키기 위해 트리메틸아민의 유량은 0으로 매끄럽게 감소될 수 있다. 또한, 응력을 더 감소시키기 위해, 챔버 압력은 약 10Torr로 매끄럽게 증가될 수 있다. 부가적으로, 증착되는 비정질 탄소 층의 응력 레벨을 조정하기 위해, 상이한 탄화수소 전구체들이 원하는 스테이지들에서 결합될 수 있다. 예를 들면, 벤젠 또는 톨루엔과 같은 방향족 전구체가 아세틸렌을 보충할 수 있으며, 고 응력 조건으로부터 저 응력 조건으로 매끄럽게 증가될 수 있다.
전이 층을 증착한 후, 저 응력 층이 제 3 지속기간 동안 제 3 두께로 증착될 수 있다. 제 1 두께는 일반적으로 전체 층 두께(제 1, 제 2, 및 제 3 두께의 합)의 약 30% 내지 약 75%이다. 제 2 두께는 전체 층 두께의 약 20% 내지 약 60% 일 수 있다. 제 3 두께는 전체 층 두께의 약 0% 내지 약 50% 일 수 있다. 따라서, 1㎛ 두께의 예시적인 등급화된 응력 비정질 탄소 층은 약 500㎚ 두께의 고 응력 부분, 약 300㎚ 두께의 전이 응력 부분 및 약 200㎚ 두께의 저 응력 부분을 가질 수 있다.
증착 동안, 제 1 지속기간은 약 10초 내지 약 60초일 수 있고, 제 2 지속기간은 약 10초 내지 약 30초일 수 있으며, 제 3 지속기간은 약 10초 내지 약 30초일 수 있다. 증착 레이트는 일반적으로 저 응력 증착 조건들에 대해 더 낮으며, 이에 따라 증착 지속기간은 상이한 레이트들에서 증착될 원하는 두께를 나타낸다는 것을 주목해야 한다.
앞서 설명한 것은 본 발명의 실시예들에 관한 것이지만, 본 발명의 다른 및 추가 실시예들이 본 발명의 기본 범위를 벗어나지 않으면서 창안될 수 있으며, 본 발명의 범위는 다음의 청구범위에 의해 결정된다.

Claims (12)

  1. 기판 상에 하드마스크 층을 형성하는 방법으로서,
    상기 기판 상에 탄소 및 수소로 구성된 제1 층을 형성하는 단계 ― 상기 제1 층은 제1 응력 레벨을 가짐 ―;
    상기 제1 층 상에 전이 층(transition layer)을 형성하는 단계 ― 상기 전이 층은 상기 제1 응력 레벨과 제2 응력 레벨 사이에서 매끄럽게(smoothly) 변화하는 응력 레벨을 가짐 ―; 및
    상기 전이 층 상에 탄소 및 수소로 구성된 제2 층을 형성하는 단계를 포함하고, 상기 제2 층은 상기 제1 응력 레벨보다 낮은 상기 제2 응력 레벨을 갖는,
    기판 상에 하드마스크 층을 형성하는 방법.
  2. 제 1 항에 있어서,
    상기 제1 층 및 상기 제2 층은 비정질 탄소 층들인,
    기판 상에 하드마스크 층을 형성하는 방법.
  3. 제 1 항에 있어서,
    상기 제2 층은 상기 제1 층 보다 얇은,
    기판 상에 하드마스크 층을 형성하는 방법.
  4. 제 1 항에 있어서,
    상기 제1 층은 제1 탄화수소를 포함하는 제1 가스 혼합물로부터 형성되고, 상기 제2 층은 상기 제1 탄화수소와 상이한 제2 탄화수소를 포함하는 제2 가스 혼합물로부터 형성되는,
    기판 상에 하드마스크 층을 형성하는 방법.
  5. 제 1 항에 있어서,
    상기 제2 층은 상기 제1 층 보다 더 높은 챔버 압력으로 형성되는,
    기판 상에 하드마스크 층을 형성하는 방법.
  6. 제 1 항에 있어서,
    상기 제1 층은 비활성 가스 대 탄화수소 가스의 제1 체적 비율의 탄화수소 가스 및 비활성 가스를 포함하는 제1 가스 혼합물로부터 형성되고, 상기 제2 층은 비활성 가스 대 탄화수소 가스의 제2 체적 비율의 탄화수소 가스 및 비활성 가스를 포함하는 제2 가스 혼합물로부터 형성되며, 상기 제1 체적 비율은 상기 제2 체적 비율의 적어도 세 배인,
    기판 상에 하드마스크 층을 형성하는 방법.
  7. 제 1 항에 있어서,
    상기 제1 층 및 상기 제2 층은 하나의 프로세스 챔버에서 형성되는,
    기판 상에 하드마스크 층을 형성하는 방법.
  8. 삭제
  9. 기판 상에 패터닝 층을 형성하는 방법으로서,
    상기 기판 상에 탄소, 수소, 및 질소로 구성된 하드마스크 층을 형성하는 단계 ― 상기 하드마스크 층은 제1 응력 레벨을 가짐 ―;
    상기 하드마스크 층 상에 전이 층을 형성하는 단계 ― 상기 전이 층은 상기 제1 응력 레벨과 제2 응력 레벨 사이에서 매끄럽게 변화하는 응력 레벨을 가짐 ―;
    상기 전이 층 상에 탄소 및 수소로 구성된 패턴 평활 층(pattern smoothing layer)을 형성하는 단계 ― 상기 패턴 평활 층은 상기 제2 응력 레벨을 가짐 ―;
    상기 패턴 평활 층 상에 패터닝된 레지스트 층(patterned resist layer)을 형성하는 단계; 및
    마스크로서 상기 패터닝된 레지스트 층을 이용하여 상기 패턴 평활 층 및 상기 하드마스크 층을 에칭하는 단계를 포함하고,
    상기 제2 응력은 상기 제1 응력보다 작은,
    기판 상에 패터닝 층을 형성하는 방법.
  10. 제 9 항에 있어서,
    상기 패턴 평활 층은 상기 하드마스크 층의 두께의 25% 내지 75%의 두께를 갖는,
    기판 상에 패터닝 층을 형성하는 방법.
  11. 제 9 항에 있어서,
    상기 하드마스크 층은 적어도 600MPa의 압축 응력을 갖고, 상기 패턴 평활 층은 600MPa 보다 작은 압축 응력을 갖는,
    기판 상에 패터닝 층을 형성하는 방법.
  12. 제 9 항에 있어서,
    상기 하드마스크 층은 1 원자 퍼센트 내지 10 원자 퍼센트의 질소 농도를 갖는,
    기판 상에 패터닝 층을 형성하는 방법.
KR1020187035173A 2010-11-22 2011-11-07 합성의 제거가능한 하드마스크 KR102040022B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/952,024 US8252699B2 (en) 2010-11-22 2010-11-22 Composite removable hardmask
US12/952,024 2010-11-22
PCT/US2011/059554 WO2012071163A2 (en) 2010-11-22 2011-11-07 Composite removable hardmask

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020137015612A Division KR101928380B1 (ko) 2010-11-22 2011-11-07 합성의 제거가능한 하드마스크

Publications (2)

Publication Number Publication Date
KR20180133539A KR20180133539A (ko) 2018-12-14
KR102040022B1 true KR102040022B1 (ko) 2019-11-04

Family

ID=46064744

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020187035173A KR102040022B1 (ko) 2010-11-22 2011-11-07 합성의 제거가능한 하드마스크
KR1020137015612A KR101928380B1 (ko) 2010-11-22 2011-11-07 합성의 제거가능한 하드마스크

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020137015612A KR101928380B1 (ko) 2010-11-22 2011-11-07 합성의 제거가능한 하드마스크

Country Status (6)

Country Link
US (1) US8252699B2 (ko)
JP (1) JP2013543281A (ko)
KR (2) KR102040022B1 (ko)
CN (1) CN103229281A (ko)
TW (1) TWI549199B (ko)
WO (1) WO2012071163A2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11935746B2 (en) 2021-03-10 2024-03-19 Taiwan Semiconductor Manufacturing Co., Ltd. Pattern formation through mask stress management and resulting structures

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8349086B2 (en) * 2004-07-30 2013-01-08 United Technologies Corporation Non-stick masking fixtures and methods of preparing same
WO2012046361A1 (ja) * 2010-10-07 2012-04-12 パナソニック株式会社 半導体装置の製造方法
JP6061610B2 (ja) * 2012-10-18 2017-01-18 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US20150200094A1 (en) * 2014-01-10 2015-07-16 Applied Materials, Inc. Carbon film stress relaxation
RU169133U1 (ru) * 2016-10-07 2017-03-06 Федеральное государственное бюджетное учреждение науки Объединенный институт высоких температур Российской академии наук (ОИВТ РАН) Трехсекционная торрефикационная установка для гранулированной биомассы
CN108695162B (zh) 2017-04-12 2021-04-09 联华电子股份有限公司 鳍状结构的制造方法
RU2690477C1 (ru) * 2018-04-06 2019-06-03 Федеральное государственное бюджетное учреждение науки Объединенный институт высоких температур Российской академии наук (ОИВТ РАН) Устройство по торрефикации гранулированной биомассы с воздушным подогревом
JP7045954B2 (ja) * 2018-07-25 2022-04-01 東京エレクトロン株式会社 ハードマスク用膜を形成する方法および装置、ならびに半導体装置の製造方法
KR20230006004A (ko) * 2020-05-05 2023-01-10 램 리써치 코포레이션 하드 마스크 선택도 (selectivity) 개선을 위한 불활성 가스 주입
US11421324B2 (en) * 2020-10-21 2022-08-23 Applied Materials, Inc. Hardmasks and processes for forming hardmasks by plasma-enhanced chemical vapor deposition
US20220293416A1 (en) * 2021-03-12 2022-09-15 Applied Materials, Inc. Systems and methods for improved carbon adhesion
US20220384188A1 (en) * 2021-05-25 2022-12-01 Applied Materials, Inc. Metal-doped carbon hardmasks
US20230343592A1 (en) * 2022-04-21 2023-10-26 Tokyo Electron Limited Variable Hardness Amorphous Carbon Mask

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7053072B2 (en) 2001-05-11 2006-05-30 Medimmune Oncology, Inc. Methods for the administration of amifostine and related compounds
US20030008490A1 (en) 2001-07-09 2003-01-09 Guoqiang Xing Dual hardmask process for the formation of copper/low-k interconnects
US6764949B2 (en) * 2002-07-31 2004-07-20 Advanced Micro Devices, Inc. Method for reducing pattern deformation and photoresist poisoning in semiconductor device fabrication
US7084071B1 (en) 2002-09-16 2006-08-01 Advanced Micro Devices, Inc. Use of multilayer amorphous carbon ARC stack to eliminate line warpage phenomenon
US6764947B1 (en) 2003-02-14 2004-07-20 Advanced Micro Devices, Inc. Method for reducing gate line deformation and reducing gate line widths in semiconductor devices
KR100555503B1 (ko) * 2003-06-27 2006-03-03 삼성전자주식회사 메인 스트럿과 보조 스트럿을 가지는 스텐실 마스크 및 그제조 방법
US20050064701A1 (en) 2003-09-19 2005-03-24 International Business Machines Corporation Formation of low resistance via contacts in interconnect structures
WO2005087974A2 (en) * 2004-03-05 2005-09-22 Applied Materials, Inc. Cvd processes for the deposition of amorphous carbon films
US7335980B2 (en) * 2004-11-04 2008-02-26 International Business Machines Corporation Hardmask for reliability of silicon based dielectrics
US7602032B2 (en) 2005-04-29 2009-10-13 Altis Semiconductor Snc Memory having cap structure for magnetoresistive junction and method for structuring the same
US20080124815A1 (en) * 2006-11-03 2008-05-29 International Business Machines Corporation Method for post cap ild/imd repair with uv irradiation
KR100792412B1 (ko) * 2006-12-27 2008-01-09 주식회사 하이닉스반도체 서로 반대되는 성질의 응력을 갖는 다중 하드마스크를구비한 반도체소자 및 그의 제조 방법
US7807064B2 (en) 2007-03-21 2010-10-05 Applied Materials, Inc. Halogen-free amorphous carbon mask etch having high selectivity to photoresist
KR20090010638A (ko) * 2007-07-24 2009-01-30 주식회사 하이닉스반도체 반도체 소자 및 그의 제조방법
KR20080102928A (ko) * 2007-08-14 2008-11-26 주식회사 테스 비정질 탄소막 형성 방법 및 이를 이용한 반도체 소자의제조 방법
KR101357181B1 (ko) * 2008-10-14 2014-01-29 어플라이드 머티어리얼스, 인코포레이티드 플라즈마-강화 화학적 기상 증착(ｐｅｃｖｄ)에 의해 등각성 비정질 탄소막을 증착하기 위한 방법
US20100189923A1 (en) 2009-01-29 2010-07-29 Asm Japan K.K. Method of forming hardmask by plasma cvd

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11935746B2 (en) 2021-03-10 2024-03-19 Taiwan Semiconductor Manufacturing Co., Ltd. Pattern formation through mask stress management and resulting structures

Also Published As

Publication number Publication date
WO2012071163A3 (en) 2012-09-13
CN103229281A (zh) 2013-07-31
KR101928380B1 (ko) 2018-12-12
US8252699B2 (en) 2012-08-28
JP2013543281A (ja) 2013-11-28
KR20180133539A (ko) 2018-12-14
TW201225186A (en) 2012-06-16
TWI549199B (zh) 2016-09-11
WO2012071163A2 (en) 2012-05-31
US20120129351A1 (en) 2012-05-24
KR20130121869A (ko) 2013-11-06

Similar Documents

Publication Publication Date Title
KR102040022B1 (ko) 합성의 제거가능한 하드마스크
US10410864B2 (en) Hybrid carbon hardmask for lateral hardmask recess reduction
TWI791678B (zh) 高蝕刻選擇性的非晶碳膜
US10954129B2 (en) Diamond-like carbon as mandrel
JP7235683B2 (ja) ハードマスク及びその他のパターニング応用のための高密度低温炭素膜
TWI675421B (zh) 超高模量與蝕刻選擇性的硼-碳硬遮罩膜
US20100189923A1 (en) Method of forming hardmask by plasma cvd
TWI662617B (zh) 無鹵素之氣相矽蝕刻
CN102939641A (zh) 改良堆迭缺陷率的非晶碳沉积方法
TW201726965A (zh) 形成氮碳氧化矽薄膜的方法
US20100104770A1 (en) Two-step formation of hydrocarbon-based polymer film
KR20150037638A (ko) 펄스된 저주파수 ｒｆ 전력에 의한 고 선택도 및 저 응력의 탄소 하드마스크
CN103021837B (zh) 无定形碳层的处理与形成方法、半导体器件的制作方法
US11594416B2 (en) Tribological properties of diamond films
KR20210116706A (ko) 기판을 프로세싱하는 방법
US11495454B2 (en) Deposition of low-stress boron-containing layers
US20210407813A1 (en) Substrate processing method
CN116324022A (zh) 用于沉积高密度和高拉伸应力的膜的系统和方法
KR20230000564A (ko) 비정질 탄소막의 형성 방법
CN116348990A (zh) 低应力含碳层的沉积

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant