KR20220076970A - 박막 형성방법 및 그를 포함하는 반도체 소자 제조방법 - Google Patents

박막 형성방법 및 그를 포함하는 반도체 소자 제조방법 Download PDF

Info

Publication number
KR20220076970A
KR20220076970A KR1020200165993A KR20200165993A KR20220076970A KR 20220076970 A KR20220076970 A KR 20220076970A KR 1020200165993 A KR1020200165993 A KR 1020200165993A KR 20200165993 A KR20200165993 A KR 20200165993A KR 20220076970 A KR20220076970 A KR 20220076970A
Authority
KR
South Korea
Prior art keywords
silicon oxide
oxide layer
gas
thin film
forming step
Prior art date
Application number
KR1020200165993A
Other languages
English (en)
Inventor
백강흠
권영수
김동규
김태건
이철훈
김선태
Original Assignee
주식회사 원익아이피에스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 원익아이피에스 filed Critical 주식회사 원익아이피에스
Priority to KR1020200165993A priority Critical patent/KR20220076970A/ko
Publication of KR20220076970A publication Critical patent/KR20220076970A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Formation Of Insulating Films (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은, 박막 형성방법 및 그를 포함하는 반도체 소자 제조방법에 관한 것이다.
본 발명은, 기판(10)상에 실리콘을 포함하는 제1가스 및 산소를 포함하는 제2가스를 공급하여 실리콘산화층(100)을 형성하는 실리콘산화층 형성단계(S10)와; 상기 실리콘산화층(100)이 형성된 상기 기판(10)상에 상기 제1가스를 공급하여 캡핑층(200)을 형성하는 캡핑층 형성단계(S20)를 포함하는 것을 특징으로 하는 박막 형성방법을 개시한다.

Description

박막 형성방법 및 그를 포함하는 반도체 소자 제조방법 {thin film deposition method and semiconductor device manufacturing method having the same}
본 발명은, 박막 형성방법 및 그를 포함하는 반도체 소자 제조방법에 관한 것이다.
일반적으로 반도체, LCD 기판, OLED 기판 등의 소자의 제작공정은 다수의 노광, 현상, 증착, 산화, 확산, 이온주입, 식각 등 일련의 공정으로 이루어진다.
그 중 식각정지층(ESL:Etch Stop Layer)등으로 사용되는 실리콘 산화층 등으로 이루어진 유전층의 증착은 반도체 소자의 제작공정 중 가장 빈번하게 이루어지는 공정이라고 할 수 있다.
한편, 실리콘 산화층의 증착공정에서 주된 소스로 사용되어온 모노실레인(SiH4)은 반도체소자가 고집적화되면서 점차 유기 실리콘소스인 TEOS(Tetra Ethyl Ortho Silicate)로 바뀌고 있다.
즉, 기판이 로딩 된 공정챔버에 기화된 TEOS 가스 및 산소 가스를 유입시키고 기판을 소정 온도 이상으로 가열하여, 기판 표면에서 산화반응을 발생시킴으로써 실리콘 산화층을 형성하게 된다.
다만, TEOS 가스 및 산소 가스로 형성된 실리콘산화층은 WER(Wet Etch Rate)의 개선에 한계가 있었으며, Extreme compressive film(-400Mpa)에도 불구하고 극단적으로 낮은 WER 값을 얻기 어려운 문제가 있었다.
이에 종래에는 증착된 실리콘산화층과 상이한 물성을 가지는 박막을 증착하여 WER를 보다 낮추기 위한 시도가 있었으나, 이 경우 상이한 물성을 가지는 박막 간의 접착상태가 좋지 않거나, crack이 형성되는 등 또 다른 문제가 발생하였다.
본 발명의 목적은, 상기와 같은 문제점을 해결하기 위하여, 박막을 형성함에 있어서, TEOS 단독으로 캡핑층을 형성하여 개선된 WER을 가지는 동시에, 실리콘산화층과 캡핑층의 급격한 물성변화를 방지하는 박막 형성방법 및 그를 포함하는 반도체 소자 제조방법을 제공하는데 있다.
본 발명의 목적은 상기와 같은 문제점을 해결하기 위하여 창출된 것으로서, 본 발명은, 박막 형성방법으로서, 기판(10)상에 실리콘을 포함하는 제1가스 및 산소를 포함하는 제2가스를 공급하여 실리콘산화층(100)을 형성하는 실리콘산화층 형성단계(S10)와; 상기 실리콘산화층(100)이 형성된 상기 기판(10)상에 상기 제1가스를 공급하여 캡핑층(200)을 형성하는 캡핑층 형성단계(S20)를 포함하는 것을 특징으로 하는 박막 형성방법을 개시한다.
상기 제1가스는, TEOS(Tetra Ethyl Ortho Silicate)일 수 있다.
상기 실리콘산화층 형성단계(S10)는, 상기 기판(10)상에 증착되는 제1실리콘산화층(110)을 형성하는 제1실리콘산화층 형성단계(S11)와; 상기 제1실리콘산화층(110)이 형성된 상기 기판(10)상에 제2실리콘산화층(120)을 형성하는 제2실리콘산화층 형성단계(S12)를 포함하며; 상기 제2실리콘산화층 형성단계(S12)는, 상기 제1가스에 대한 상기 제2가스의 공급유량비가, 상기 제1실리콘산화층 형성단계(S11)의 상기 제1가스에 대한 상기 제2가스의 공급유량비보다 작을 수 있다.
상기 제2실리콘산화층 형성단계(S12)는, 상기 제2가스의 공급유량을 연속적으로 감소시키면서 수행될 수 있다.
상기 제2실리콘산화층 형성단계(S12)는, 상기 제2가스의 공급유량을 단계적으로 감소시키면서 수행될 수 있다.
상기 제2실리콘산화층 형성단계(S12)는, 상기 제2가스의 공급유량을 일정하게 유지하면서 수행될 수 있다.
본 발명에 따른 박막 형성방법은, 상기 캡핑층 형성단계(S20) 이후 상기 캡핑층(200)의 표면처리를 수행하는 표면처리단계(S30)를 추가로 포함하며, 상기 표면처리단계(S30)는, 상기 제2가스를 공급하여 수행될 수 있다.
상기 표면처리단계(S30)는, 상기 제2가스를 공급하여 수행될 수 있다.
상기 제2가스는, O2, N2O 및 O3 중 적어도 어느 하나일 수 있다.
또한, 본 발명은 기판(10)상에 박막을 형성하는 박막 형성단계와; 상기 기판(10)상에 형성된 박막을 식각하는 식각단계를 포함하는 반도체 소자 제조방법으로서, 상기 박막 형성단계는, 상술한 박막 형성방법중 어느 하나에 의하여 수행되는 것을 특징으로 하는 반도체 소자 제조방법을 개시한다.
상기 반도체 소자 제조방법은, 상기 박막 형성단계 이후, 상기 박막을 패터닝하는 박막 패터닝단계를 추가로 포함하며; 상기 식각단계는, 패터닝 된 상기 박막을 식각할 수 있다.
본 발명은, TEOS를 포함하는 제1가스 및 산소를 포함하는 제2가스를 이용하여 생성된 실리콘산화층에 TEOS 가스만을 이용하여 캡핑층을 형성함으로써 실리콘산화층의 WER을 보다 개선할 수 있는 이점이 있다.
또한, 본 발명은 제1실리콘산화층과 캡핑층 사이에 버퍼역할을 하는 제2실리콘산화층을 형성함으로써 물성의 급격한 변화를 방지할 수 있어, 실리콘산화층과 캡핑층 간의 접착상태를 개선하며 crack을 발생을 방지할 수 있는 이점이 있다.
또한, 본 발명은 산소를 포함하는 제2가스를 이용하여 캡핑층의 표면처리를 수행함으로써 상기 캡핑층의 메틸기(-CH3)와 산소를 반응시켜 캡핑층의 표면을 상대적으로 고르게 함으로써 캡핑층의 Etch Uniformaty를 개선할 수 있는 이점이 있다.
또한, 본 발명은 실리콘산화층과 캡핑층을 나누어 증착하지 않고 하나의 챔버 내에서 증착함으로써 실리콘산화층 형성 공정의 생산성을 향상시킬 수 있는 이점이 있다.
도 1은, 본 발명에 따른 박막 형성방법을 보여주는 순서도이다.
도 2a는, 본 발명의 박막 형성방법의 수행을 위하여 공정 수행시간 대비 제1가스 및 제2가스의 공급유량의 변화를 보여주는 그래프이다.
도 2b는, 도 2a에 따른 박막 형성방법의 변형 예로서, 공정 수행시간 대비 제1가스 및 제2가스의 공급유량의 변화를 보여주는 그래프이다.
도 2c는, 도 2a에 따른 박막 형성방법의 다른 변형 예로서, 공정 수행시간 대비 제1가스 및 제2가스의 공급유량의 변화를 보여주는 그래프이다.
도 3는, 본 발명에 따른 박막 형성방법에 의하여 실리콘박막을 형성한 상태를 보여주는 도면이다.
도 4a는, 본 발명에 따른 캡핑층의 조성을 보여주는 그래프이다.
도 4b는, 실리콘박막형성에 있어서, 공정수행단계 변경에 따른 WER 및 WER Uniformity의 변화를 보여주는 그래프이다.
도 4c는, 실리콘박막형성에 있어서, 공정수행단계 변경에 따른 WER 및 WER Uniformity의 변화를 보여주는 표이다.
이하 본 발명에 따른 박막 형성방법, 그를 포함하는 반도체소자 제조방법 및 그에 의하여 제조된 반도체 소자에 관하여 첨부된 도면을 참조하여 설명한다.
본 발명은 박막 형성방법으로서, 기판(10)상에 실리콘을 포함하는 제1가스 및 산소를 포함하는 제2가스를 공급하여 실리콘산화층(100)을 형성하는 실리콘산화층 형성단계(S10)와; 상기 실리콘산화층(100)이 형성된 상기 기판(10)상에 상기 제1가스를 공급하여 캡핑층(200)을 형성하는 캡핑층 형성단계(S20)를 포함하는 것을 특징으로 하는 박막 형성방법을 개시한다.
여기서 상기 기판(10)은, 반도체 공정을 통하여 제조되는 LCD 기판, OLED 기판 등의 소자를 이루는 기판으로서, 실리콘 산화층(100)이 형성된 기판이라면 어떠한 기판이나 가능하다.
상기 실리콘산화층 형성단계(S10)는, 기판(10)상에 실리콘을 포함하는 제1가스 및 산소를 포함하는 제2가스를 공급하여 실리콘산화층(100)을 형성하는 단계로서, 다양한 방법에 의하여 수행될 수 있다.
여기서, 상기 제1가스는 후술하는 각 단계에 따라 다양한 공급량 및 공급시간으로 공급될 수 있음은 물론이다.
예를 들어, 상기 제1가스는 일정하게 또는 가변적으로 공급될 수 있다.
또한, 상기 제1가스는 상기 제1가스는 실리콘을 포함하는 가스라면 어떠한 가스나 가능하며, 향상된 물리적 특성을 가지며 고집적화 된 반도체소자 제조를 위하여 TEOS(Tetra Ethyl Ortho Silicate) 가스임이 바람직하다.
상기 제2가스는 후술하는 각 단계에 따라 다양한 공급량 및 공급시간으로 공급될 수 있다.
예를 들어, 상기 제2가스는, 상기 제2실리콘산화층 형성단계(S12)에서 일정하게 공급되거나, 증가 또는 감소 등 가변적으로 공급될 수 있다.
또한, 상기 제2가스는 산소를 포함하는 가스라면 어떠한 가스나 가능하며, 예를 들어 O2, N2O 및 O3 중 적어도 어느 하나일 수 있다.
한편, 종래의 TEOS 가스 및 산소 가스로 형성된 실리콘산화층은 WER(Wet Etch Rate)의 개선에 한계가 있었으며, Extreme compressive film(-400Mpa)에도 불구하고 극단적으로 낮은 WER 값을 얻기 어려운 문제가 있었다.
이와 같은 문제점을 해결하기 위하여 본 발명은, 상기 실리콘산화층(100)의 상측에 제1가스만으로 생성된 캡핑층(200)을 형성하는 캡핑층 형성단계(S20)를 구성할 수 있다.
상기 캡핑층 형성단계(S20)는, 상기 실리콘산화층(100)이 형성된 상기 기판(10)상에 상기 제1가스를 공급하여 캡핑층(200)을 형성하는 단계로서, 다양한 방법에 의하여 수행될 수 있다.
상기 캡핑층 형성단계(S20)에서의 제1가스의 공급유량은 다양하게 조절될 수 있으며, 예를 들어, 일정하게 유지되거나 증가 또는 감소 등 가변적으로 조절될 수 있다.
또한, 상기 제1가스는 상술한 바와 같이 실리콘을 포함하는 가스라면 어떠한 가스라도 가능하나, WER의 개선을 위하여 TEOS 가스임이 바람직하다.
여기서 캡핑층(200)은 상기 실리콘산화층(100)이 형성된 상기 기판(10)상에 상기 제1가스만을 공급하여 형성된 구성으로서, 다양한 구성이 가능하다.
상기 캡핑층(200)은, 상기 제1가스의 공급유량 및 공급시간에 따라 다양한 두께를 가질 수 있다.
상기 캡핑층(200)은, 제1가스만으로 막을 성장시킴으로써 기존에 산소와 반응하여 부산물로 빠져나갔던 C(Carbon)와 H(Hydrogen)가 캡핑층(200)에 남아있게 됨이 실험을 통하여 확인되었다.
구체적으로, 도 4a를 통하여, 종래의 SiO2로 형성된 막의 C 및 H의 intensity보다 본 발명의 캡핑층의 C 및 H의 intensity가 높음을 확인할 수 있으며, 이를 통해 상기 캡핑층(200)에 밀도가 높은 막질을 만드는 C의 비율이 급증하였음을 확인할 수 있었다.
더욱이 상기 캡핑층(200)의 WER개선의 정량적인 효과는 도 4b 내지 도 4c에 도시된 바와 같이 실험을 통하여 확인되었다.
즉, 도 4b 내지 도 4c에 도시된 상기 실험의 실시예들은 실리콘박막형성에 있어서, 공정수행단계변경에 따른 WER의 변화를 보여준다.
여기서 제1실시예는 종래의 실리콘박막 형성공정으로 형성된 실리콘박막이며, 제2실시예는 제1실리콘산화층 형성단계(S11)와 제2실리콘산화층 형성단계(S120)를 포함하는 공정으로 형성된 실리콘박막이고, 제3실시예는 제1실리콘산화층 형성단계(S11), 제2실리콘산화층 형성단계 및 TEOS가스로 수행된 상기 캡핑층 형성단계(S20)를 포함하는 공정으로 형성된 실리콘박막이며, 제4실시예는 제1실리콘산화층 형성단계(S11), 제2실리콘산화층 형성단계, TEOS가스로 수행된 상기 캡핑층 형성단계(S20)에 후술하는 표면처리단계(S30)를 포함하는 공정으로 형성된 실리콘박막이다.
구체적으로, 상기 제1실시예의 공정으로 형성된 실리콘박막의 WER은 888Å/min이며, 상기 제2실시예의 공정으로 형성된 실리콘박막의 WER은 704.90Å/min이고, 상기 제3실시예의 공정으로 형성된 실리콘박막의 WER은 184.74Å/min이며, 상기 제4실시예의 공정으로 형성된 실리콘박막의 WER은 214.82Å/min이다.
여기서, 제2실시예와 제3실시예를 비교해보면 TEOS가스로 형성된 캡핑층(200)이 형성되지 않은 제2실시예의 실리콘박막의 WER는 704.90Å/min인 반면, TEOS가스로 형성된 캡핑층(200)이 형성된 제3실시예의 실리콘박막의 WER는 184.74Å/min임을 확인할 수 있다.
즉, TEOS가스로 형성된 캡핑층(200)이 형성된 실리콘박막은, TEOS가스로 형성된 캡핑층(200)이 형성되지 않은 실리콘 박막에 비하여 WER이 704.90Å/min에서 184.74Å/min로 약 74% 개선되어 뛰어난 WER 개선효과를 보임을 알 수 있다.
한편, 상기 실리콘산화층(100)과 상이한 물성을 가지는 캡핑층(200)이 형성되는 경우, 박막 간 물성의 차이로 인하여 상기 실리콘산화층(100)과 캡핑층(200)간의 접착성이 좋지 않거나 crack이 발생할 염려가 있다.
이에 본 발명은 상기와 같은 문제를 방지하기 위하여, 상기 실리콘산화층 형성단계(S10)를 제1실리콘산화층(110)을 형성하는 제1실리콘산화층 형성단계(S11)와 상기 제1실리콘산화층(110)과 캡핑층(200) 사이에 버퍼역할을 하는 제2실리콘산화층(120)을 형성하는 제2실리콘산화층 형성단계(S12)를 포함하여 개시하였다.
구체적으로, 상기 실리콘산화층 형성단계(S10)는, 상기 기판(10)상에 증착되는 제1실리콘산화층(110)을 형성하는 제1실리콘산화층 형성단계(S11)와; 상기 제1실리콘산화층(110)이 형성된 상기 기판(10)상에 제2실리콘산화층(120)을 형성하는 제2실리콘산화층 형성단계(S12)를 포함할 수 있다.
여기서, 제1실리콘산화층 형성단계(S11)는, 상기 기판(10)상에 증착되는 제1실리콘산화층(110)을 형성하는 단계로서, 다양한 방법에 의하여 수행될 수 있다.
즉, 상기 제1실리콘산화층 형성단계(S11)는, 실리콘을 포함하는 제1가스 및 산소를 포함하는 제2가스를 공급하여 기판(10)에 일반적인 실리콘 산화막을 형성하는 단계로서, 상기 제1가스 및 상기 제2가스의 공급유량변화에 따라 다양한 방법에 의하여 수행될 수 있다.
예를 들어, 상기 제1실리콘산화층 형성단계(S11)에서 상기 제1가스 및 상기 제2가스는 사용자의 필요에 의하여 일정하게 유지되어 공급되거나, 가변적으로 공급되는 등 다양하게 공급될 수 있다.
또한, 상기 제1실리콘산화층 형성단계(S11)에서 형성되는 상기 제1실리콘산화층(110)은, 다양한 두께로 형성될 수 있으며, 이는 제1가스 및 제2가스의 공급량 및 공급시간에 따라 달라질 수 있음은 물론이다.
여기서, 상기 제2실리콘산화층 형성단계(S12)는, 상기 제1실리콘산화층(110)이 형성된 상기 기판(10)상에 제2실리콘산화층(120)을 형성하는 단계로서, 다양한 방법에 의하여 수행될 수 있다.
구체적으로, 상기 제2실리콘산화층 형성단계(S12)는, 상기 제1실리콘산화층(110)과 캡핑층(200) 사이에 상기 제2실리콘산화층(120)을 형성하기 위하여, 상기 제1실리콘산화층 형성단계(S11)와 캡핑층 형성단계(S20) 사이에 구성될 수 있다.
여기서, 상기 제2실리콘산화층(120)은, 도 3에 도시된 바와 같이 상기 제1실리콘산화층(110)과 캡핑층(200) 사이에 위치되어 상기 실리콘산화층(100) 및 캡핑층(200)의 물성차이를 완화하는 구성으로서, 다양한 구성이 가능하다.
상기 제2실리콘산화층(120)은 상기 실리콘산화층(110) 및 캡핑층(200)의 물성차이를 완화시키기 위하여 다양한 조성을 가질 수 있으며, 이는 상기 제2실리콘산화층 형성단계(S12)에서의 제1가스 및 제2가스 공급유량의 조절을 통해 조정될 수 있다.
예를 들어, 상기 제2실리콘산화층 형성단계(S12)에서 상기 제1가스 및 상기 제2가스는 사용자의 필요에 의하여 일정하게 유지되어 공급되거나, 가변적으로 공급되는 등 다양하게 공급될 수 있다.
구체적으로, 상기 제2실리콘산화층 형성단계(S12)는 상기 제1가스에 대한 상기 제2가스의 공급유량을 상기 제1실리콘산화층 형성단계(S11)에서의 상기 제1가스에 대한 상기 제2가스의 공급유량보다 작게 구성함으로써 실리콘산화층(100)과 상기 캡핑층(200)의 물성차이를 완화시킬 수 있다.
보다 구체적으로, 상기 제2실리콘산화층 형성단계(S12)에서의 상기 제1가스에 대한 상기 제2가스의 공급유량비는 상기 제1실리콘산화층 형성단계(S11)의 상기 제1가스에 대한 상기 제2가스의 공급유량비보다 작게 형성될 수 있다.
예를 들어, 상기 제1가스를 상기 제1실리콘산화층 형성단계(S11) 및 상기 제2실리콘산화층 형성단계(S12)에서 일정하게 공급하는 반면, 상기 제2가스의 공급유량을 상기 제1실리콘산화층 형성단계(S11)보다 상기 제2실리콘산화층 형성단계(S12)에서 보다 적은 양으로 공급함으로써 상기 제1가스에 대한 상기 제2가스의 공급유량비를 줄일 수 있다.
이때, 상기 제2가스는 다양하게 공급될 수 있으며, 상기 제2가스의 공급유량은 일정하게 유지될 수 있으나, 상기 제2실리콘산화층(120)이 버퍼역할을 함에 비추어 하부부분이 실리콘산화층(110)과 비슷한 물성을 가지며, 상부부분은 캡핑층(200)과 비슷한 물성을 가지도록 연속적 또는 단계적으로 감소됨이 바람직하다.
예를 들어, 상기 제2실리콘산화층 형성단계(S12)는, 도 2a에 도시된 바와 같이 상기 제2가스의 공급유량을 일정하게 유지하면서 수행될 수 있으며, 도 2b에 도시된 바와 같이, 상기 제2가스의 공급유량을 연속적으로 감소시키면서 수행될 수 있으며, 도 2c에 도시된 바와 같이 상기 제2가스의 공급유량을 단계적으로 감소시키면서 수행될 수도 있다.
즉, 상기 제2실리콘산화층(120)은, 하부부분은 상기 제1실리콘산화층(110)과 비슷한 물성을 가지며, 상부부분은 상기 캡핑층(200)과 비슷한 물성을 가지도록 제조됨으로써 박막의 Stress, Reflect index와 같은 물성이 급변하는 것을 완화시켜 실리콘산화층(100)과 캡핑층(200)간의 접착력을 향상시키며, crack 발생을 최소화할 수 있다.
또한, 상기 제2실리콘산화층(120)은 필요에 의하여 다양한 두께로 형성될 수 있으며, 이는 제1가스 및 제2가스의 공급량 및 공급시간에 따라 달라질 수 있음은 물론이다.
한편, 상기 캡핑층 형성단계(S30)에서 형성된 캡핑층(200)은, 표면에 메틸기(-CH3)가 있어 표면이 고르지 않게 형성되는 문제가 있을 수 있다.
이에 본 발명은, 상기 캡핑층 형성단계(S30)이후 캡핑층(200)의 표면처리를 위하여 표면처리단계(S30)를 추가로 포함할 수 있다.
상기 표면처리단계(S30)는, 상기 캡핑층 형성단계(S20) 이후 상기 캡핑층(200)의 표면처리를 수행하는 단계로서, 다양한 방법에 의하여 수행될 수 있다.
이때, 상기 표면처리단계(S30)에서 공급되는 가스는 캡핑층(200)의 표면에 남아있는 메틸기(-CH3)와 반응시켜 표면을 상대적으로 고르게 할 수 있는 가스라면 어떠한 가스라도 가능하며 예를 들어, 산소를 포함하는 상기 제2가스를 공급하여 수행될 수 있다.
여기서, 상기 제2가스는 플라즈마 상태로 여기된 상태에서 공급될 수 있으며, 이때 상기 제2가스는 일정하게 공급되거나, 증가 또는 감소 등 가변적으로 공급될 수 있음은 물론이다.
구체적으로, 상기 표면처리단계(S30)는, 상기 캡핑층(200)의 표면에 남아있는 메틸기(-CH3)를 O2와 반응시킴으로써 표면을 상대적으로 고르게 Etching 시킬 수 있으며, 이에 WER Uniformity를 개선할 수 있다.
이와 관련된 정량적인 효과는 도 4b 내지 도 4c에 도시된 바와 같이 실험을 통하여 확인되었다.
즉, 도 4b 내지 도 4c에 도시된 제3실시예와 제4실시예를 비교해보면 표면처리단계(S30)를 수행하지 않은 제3실시예의 WER Uniformity는 9.58%인 반면 표면처리단계(S30)를 수행한 제4실시예의 WER Uniformity 2.81%로 감소하였다.
즉, 표면처리단계(S30)가 수행된 실리콘박막은, 표면처리단계가 수행되지 않은 실리콘박막에 비하여 WER Uniformity가 9.58%에서 2.8%로 약 6% 개선되어 표면처리단계(S30) 수행 여부에 따라 실리콘 박막의 WER Uniformity 개선 여부가 달라짐을 확인할 수 있었다.
한편, 본 발명에 따른 박막 형성방법은, 식각공정을 추가하여 반도체 소자 제조방법으로 구현될 수 있다.
즉, 본 발명에 따른 반도체 소자 제조방법은 기판(10) 상에 박막을 형성하는 박막 형성 단계와; 기판(10) 상에 형성된 박막을 식각하는 식각 단계를 포함하는 반도체 소자 제조방법으로서, 상기 박막 형성단계는, 앞서 설명한 박막 형성방법에 의하여 수행될 수 있다.
이때, 상기 반도체 소자 제조방법은, 상기 박막 형성단계 이후, 상기 박막을 패터닝하는 박막 패터닝단계를 추가로 포함할 수 있으며, 이 경우, 상기 식각 단계는, 패터닝 된 상기 박막을 식각 할 수 있음은 물론이다.
이상은 본 발명에 의해 구현될 수 있는 바람직한 실시 예의 일부에 관하여 설명한 것에 불과하므로, 주지된 바와 같이 본 발명의 범위는 위의 실시 예에 한정되어 해석되어서는 안 될 것이며, 위에서 설명된 본 발명의 기술적 사상과 그 근본을 함께하는 기술적 사상은 모두 본 발명의 범위에 포함된다고 할 것이다.
S10 : 실리콘산화층 형성단계 S20 : 캡핑층 형성단계

Claims (10)

  1. 박막 형성방법으로서,
    기판(10)상에 실리콘을 포함하는 제1가스 및 산소를 포함하는 제2가스를 공급하여 실리콘산화층(100)을 형성하는 실리콘산화층 형성단계(S10)와;
    상기 실리콘산화층(100)이 형성된 상기 기판(10)상에 상기 제1가스를 공급하여 캡핑층(200)을 형성하는 캡핑층 형성단계(S20)를 포함하는 것을 특징으로 하는 박막 형성방법.
  2. 청구항 1에 있어서,
    상기 제1가스는, TEOS(Tetra Ethyl Ortho Silicate)인 것을 특징으로 하는 박막 형성방법.
  3. 청구항 1에 있어서.
    상기 실리콘산화층 형성단계(S10)는,
    상기 기판(10)상에 증착되는 제1실리콘산화층(110)을 형성하는 제1실리콘산화층 형성단계(S11)와;
    상기 제1실리콘산화층(110)이 형성된 상기 기판(10)상에 제2실리콘산화층(120)을 형성하는 제2실리콘산화층 형성단계(S12)를 포함하며;
    상기 제2실리콘산화층 형성단계(S12)는,
    상기 제1가스에 대한 상기 제2가스의 공급유량비가, 상기 제1실리콘산화층 형성단계(S11)의 상기 제1가스에 대한 상기 제2가스의 공급유량비보다 작은 것을 특징으로 하는 박막 형성방법.
  4. 청구항 3에 있어서,
    상기 제2실리콘산화층 형성단계(S12)는,
    상기 제2가스의 공급유량을 연속적으로 감소시키면서 수행되는 것을 특징으로 하는 박막 형성방법.
  5. 청구항 3에 있어서,
    상기 제2실리콘산화층 형성단계(S12)는,
    상기 제2가스의 공급유량을 단계적으로 감소시키면서 수행되는 것을 특징으로 하는 박막 형성방법.
  6. 청구항 3에 있어서,
    상기 제2실리콘산화층 형성단계(S12)는,
    상기 제2가스의 공급유량을 일정하게 유지하면서 수행되는 것을 특징으로 하는 박막 형성방법.
  7. 청구항 1에 있어서,
    상기 캡핑층 형성단계(S20) 이후 상기 캡핑층(200)의 표면처리를 수행하는 표면처리단계(S30)를 추가로 포함하며,
    상기 표면처리단계(S30)는, 상기 제2가스를 공급하여 수행되는 것을 특징으로 하는 박막 형성방법.
  8. 청구항 1에 있어서,
    상기 제2가스는, O2, N2O 및 O3 중 적어도 어느 하나인 것을 특징으로 하는 박막 형성방법.
  9. 기판(10)상에 박막을 형성하는 박막 형성단계와;
    상기 박막을 식각하는 식각단계를 포함하는 반도체 소자 제조방법으로서;
    상기 박막 형성단계는, 청구항 제1항 내지 청구항 제8항 중 어느 하나의 박막 형성방법에 의하여 수행되는 것을 특징으로 하는 반도체 소자 제조방법.
  10. 청구항 9에 있어서,
    상기 박막 형성단계 이후,
    상기 박막을 패터닝하는 박막 패터닝단계를 추가로 포함하며;
    상기 식각단계는, 패터닝 된 상기 박막을 식각하는 것을 특징으로 하는 반도체 소자 제조방법.
KR1020200165993A 2020-12-01 2020-12-01 박막 형성방법 및 그를 포함하는 반도체 소자 제조방법 KR20220076970A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020200165993A KR20220076970A (ko) 2020-12-01 2020-12-01 박막 형성방법 및 그를 포함하는 반도체 소자 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200165993A KR20220076970A (ko) 2020-12-01 2020-12-01 박막 형성방법 및 그를 포함하는 반도체 소자 제조방법

Publications (1)

Publication Number Publication Date
KR20220076970A true KR20220076970A (ko) 2022-06-08

Family

ID=81980795

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200165993A KR20220076970A (ko) 2020-12-01 2020-12-01 박막 형성방법 및 그를 포함하는 반도체 소자 제조방법

Country Status (1)

Country Link
KR (1) KR20220076970A (ko)

Similar Documents

Publication Publication Date Title
US11637011B2 (en) Method of topology-selective film formation of silicon oxide
KR102430939B1 (ko) 반도체 디바이스 제조시 고품질 실리콘 옥사이드 막들의 저온 형성
TW202105462A (zh) 基板處理方法
US10283353B2 (en) Method of reforming insulating film deposited on substrate with recess pattern
US20200111669A1 (en) Method for depositing oxide film by peald using nitrogen
US11450537B2 (en) Substrate processing method and substrate processing apparatus
CN108122736B (zh) 半导体装置的制造方法、基板处理装置以及存储介质
JP2016063232A (ja) ＳｉＮの堆積
US20080076266A1 (en) Method for forming insulation film having high density
JP2591566B2 (ja) 半導体集積回路の製造方法
KR20130140671A (ko) 평탄한 실리콘 함유막
TWI794551B (zh) 形成氮化矽膜之方法
US20080299747A1 (en) Method for forming amorphouse silicon film by plasma cvd
TW202142732A (zh) 用於均勻且共形之混成氧化鈦薄膜的沉積方法
KR101577862B1 (ko) 붕소 함유 실리콘산탄질화막의 형성 방법 및 실리콘산탄질화막의 형성 방법
KR20220058636A (ko) 성막 방법
KR20220076970A (ko) 박막 형성방법 및 그를 포함하는 반도체 소자 제조방법
KR20100065875A (ko) 실리콘 산화막의 건식 식각 방법
JP7210647B2 (ja) 薄膜蒸着方法及びこれを用いた半導体素子の製造方法
US7547621B2 (en) LPCVD gate hard mask
KR102125511B1 (ko) 비정질 실리콘막의 형성 방법
KR100381961B1 (ko) 반도체 기판 상에 질화된 계면을 형성하는 방법
KR100589629B1 (ko) 오존을 이용하는 원자층 증착법으로 실리콘 산화막을형성하는 방법
US11651960B2 (en) Method for forming amorphous silicon thin film, method for manufacturing semiconductor device including same, and semiconductor manufactured thereby
KR20220088052A (ko) 박막 형성방법 및 그를 포함하는 반도체 소자 제조방법