KR101577862B1 - 붕소 함유 실리콘산탄질화막의 형성 방법 및 실리콘산탄질화막의 형성 방법 - Google Patents

붕소 함유 실리콘산탄질화막의 형성 방법 및 실리콘산탄질화막의 형성 방법 Download PDF

Info

Publication number
KR101577862B1
KR101577862B1 KR1020130030483A KR20130030483A KR101577862B1 KR 101577862 B1 KR101577862 B1 KR 101577862B1 KR 1020130030483 A KR1020130030483 A KR 1020130030483A KR 20130030483 A KR20130030483 A KR 20130030483A KR 101577862 B1 KR101577862 B1 KR 101577862B1
Authority
KR
South Korea
Prior art keywords
film
silicon
boron
forming
silicon oxynitride
Prior art date
Application number
KR1020130030483A
Other languages
English (en)
Other versions
KR20130110047A (ko
Inventor
켄타로 카도나가
케이스케 스즈키
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20130110047A publication Critical patent/KR20130110047A/ko
Application granted granted Critical
Publication of KR101577862B1 publication Critical patent/KR101577862B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/28—Deposition of only one other non-metal element
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/308—Oxynitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C23C16/342—Boron nitride
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/36—Carbonitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02167—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon carbide not containing oxygen, e.g. SiC, SiC:H or silicon carbonitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

프로세스 시간을 단축할 수 있어, 처리량의 향상에 기여할 수 있는 붕소 함유 실리콘산탄질화막의 형성 방법을 제공하는 것이다. 하지 상에, 붕소 함유 실리콘산탄질화막을 형성하는 붕소 함유 실리콘산탄질화막의 형성 방법으로서, 하지 상에 붕소 함유막을 형성하고(스텝 1), 이 붕소 함유막 상에 실리콘탄질화막과 실리콘산질화막을 적층하여 붕소 함유 실리콘산탄질화막을 형성한다(스텝 2 및 스텝 3).

Description

붕소 함유 실리콘산탄질화막의 형성 방법 및 실리콘산탄질화막의 형성 방법{METHOD OF FORMING BORON-CONTAINING SILICON OXYCARBONITRIDE FILM AND METHOD OF FORMING SILICON OXYCARBONITRIDE FILM}
본 발명은, 붕소 함유 실리콘산탄질화막의 형성 방법 및 실리콘산탄질화막의 형성 방법에 관한 것이다.
3X㎚ 노드로부터 2X㎚ 노드, 또한 2X㎚ 노드 이후의 반도체 집적 회로 장치의 미세화에 수반하여, 게이트 전극 주위의 기생 용량의 크기를 무시할 수 없게 되었다. 게이트 전극 주위에는 측벽 절연막이 형성된다. 측벽 절연막에는, 스트레스 라이너, 오프셋 스페이서 및 사이드 월 스페이서 등 몇 개의 종류가 있고, 그 대부분에, 실리콘질화막(SiN막)이 사용되고 있다. 실리콘질화막은, 실리콘산화막(SiO2막)에 비교하여 비유전율이 높다. 이 때문에, 측벽 절연막의 저유전율화, 특히 실리콘질화막의 비유전율 이하의 비유전율을 갖는 절연막으로의 치환의 요구가 높아지고 있다.
측벽 절연막의 저유전율화를 위해, 몇 개의 절연막이 검토되고 있지만, 그 후보의 하나로서, 실리콘산탄질화막(SiOCN막)을 들 수 있다. 실리콘산탄질화막은, 예를 들어, 특허 문헌 1에 기재되어 있다.
단, 특허 문헌 1에는, 실리콘산탄질화막의 형성 방법은 기재되어 있지만, 실리콘산탄질화막을 측벽 절연막에 응용하는 것에 대해서는 기재가 없다.
일본 특허 출원 공개 제2011-192875호 공보
측벽 절연막은, 절연막을 RIE법과 같은 이방성 드라이 에칭을 이용하여 가공함으로써, 게이트 전극 주위에 형성된다. 이와 같은 측벽 절연막은, 반도체 집적 회로 장치의 제조 공정 중, 다양한 에칭 공정에 노출된다.
예를 들어, 게이트 전극, 소스 확산층 및 드레인 확산층에 대하여 실리사이드 기술을 적용하는 경우에는, 드라이 에칭을 행한 후, 금속막을 형성하기 전에 웨트 에칭에 노출된다. 그 후, 금속막의 미반응 부분을 제거할 때에, 드라이 에칭 또는 웨트 에칭에 노출된다.
또한, 셀프 얼라인 콘택트 기술을 적용하는 경우에는, 측벽 절연막은 층간 절연막에의 콘택트 구멍의 형성시에, RIE법과 같은 이방성 드라이 에칭에 노출된다.
이와 같이 측벽 절연막에 사용되는 절연막은, 드라이 에칭 내성이나 웨트 에칭 내성에도 우수하여야만 하는 사정이 있다.
또한, 최근, 반도체 집적 회로 장치의 제조의 분야에 있어서는, 생산성의 향상이 강하게 요구되고 있다. 그 중에서도, 생산성의 향상을 위한 하나의 해법으로 되는 처리량의 향상, 예를 들어, 막의 성장 속도를 빠르게 하여, 프로세스 시간을 단축시키는 것의 중요성은, 점점 높아지고 있다.
본 발명의 하나의 목적은, 프로세스 시간을 단축할 수 있어, 처리량의 향상에 기여할 수 있는 붕소 함유 실리콘산탄질화막의 형성 방법을 제공한다.
또한, 본 발명의 다른 목적은, 드라이 에칭 내성 및 웨트 에칭 내성이 모두 우수한 실리콘산탄질화막을 형성할 수 있는 실리콘산탄질화막의 형성 방법을 제공한다.
본 발명의 제1 실시형태에 따른 붕소 함유 실리콘산탄질화막의 형성 방법은, 하지 상에, 붕소 함유 실리콘산탄질화막을 형성하는 붕소 함유 실리콘산탄질화막의 형성 방법으로서, 하지 상에, 붕소 함유막을 형성하고, 이 붕소 함유막 상에 실리콘탄질화막과 실리콘산질화막을 적층하여 붕소 함유 실리콘산탄질화막을 형성한다.
본 발명의 제2 실시형태에 따른 실리콘산탄질화막의 형성 방법은, 하지 상에, 실리콘산탄질화막을 형성하는 실리콘산탄질화막의 형성 방법으로서, 하지 상에, 실리콘탄질화막과 실리콘질화막과 실리콘산질화막을 적층하여 실리콘산탄질화막을 형성한다.
본 발명에 따르면, 프로세스 시간을 단축할 수 있어, 처리량의 향상에 기여할 수 있는 붕소 함유 실리콘산탄질화막의 형성 방법을 제공할 수 있다.
또한, 드라이 에칭 내성 및 웨트 에칭 내성이 모두 우수한 실리콘산탄질화막을 형성할 수 있는 실리콘산탄질화막의 형성 방법을 제공할 수 있다.
도 1은 본 발명의 제1 실시 형태에 따른 붕소 함유 실리콘산탄질화막의 형성 방법의 일례를 나타내는 흐름도.
도 2의 (A) 내지 (G)는 제1 실시 형태에 따른 붕소 함유 실리콘산탄질화막의 형성 방법의 일례에 있어서의 주요한 공정을 도시하는 단면도.
도 3은 제1 실시 형태에 따른 붕소 함유 실리콘산탄질화막(BN 있음)과, 비교예에 따른 실리콘산탄질화막(BN 없음)의 1 사이클당의 막 두께를 나타내는 도면.
도 4는 붕소질화막의 성막 시퀀스의 일례를 나타내는 흐름도.
도 5는 가스 토출 타이밍의 일례를 나타내는 타이밍 챠트.
도 6의 (A) 및 (B)는 붕소질화막의 성막 시퀀스의 일례에 있어서의 주요한 공정을 도시하는 단면도.
도 7은 실리콘탄질화막의 성막 시퀀스의 일례를 나타내는 흐름도.
도 8은 가스 토출 타이밍의 일례를 나타내는 타이밍 챠트.
도 9의 (A) 내지 (C)는 실리콘탄질화막의 성막 시퀀스의 일례에 있어서의 주요한 공정을 도시하는 단면도.
도 10은 실리콘산질화막의 성막 시퀀스의 일례를 나타내는 흐름도.
도 11은 가스 토출 타이밍의 일례를 나타내는 타이밍 챠트.
도 12의 (A) 내지 (C)는 실리콘산질화막의 성막 시퀀스의 일례에 있어서의 주요한 공정을 도시하는 단면도.
도 13은 본 발명의 제2 실시 형태에 따른 붕소 함유 실리콘산탄질화막의 형성 방법의 일례를 나타내는 흐름도.
도 14의 (A) 내지 (i)는 제2 실시 형태에 따른 붕소 함유 실리콘산탄질화막의 형성 방법의 일례에 있어서의 주요한 공정을 도시하는 단면도.
도 15는 제2 실시 형태에 따른 붕소 함유 실리콘산탄질화막(SiCN 후 SiN 있음)과, 비교예에 따른 실리콘산탄질화막(SiCN 후 SiN 없음)의 에칭 레이트를 나타내는 도면.
도 16은 실리콘질화막의 성막 시퀀스의 일례를 나타내는 흐름도.
도 17은 가스 토출 타이밍의 일례를 나타내는 타이밍 챠트.
도 18의 (A) 및 (B)는 실리콘질화막의 성막 시퀀스의 일례에 있어서의 주요한 공정을 도시하는 단면도.
도 19는 본 발명의 제3 실시 형태에 따른 실리콘산탄질화막의 형성 방법의 일례를 나타내는 흐름도.
도 20은 산소 농도와 웨트 에칭량의 관계를 나타내는 도면.
도 21은 산소 농도와 드라이 에칭량의 관계를 나타내는 도면.
도 22는 제1, 제2 실시 형태에 따른 붕소 함유 실리콘산탄질화막의 형성 방법, 또는 제3 실시 형태에 따른 실리콘산탄질화막의 형성 방법을 실시하는 것이 가능한 성막 장치의 일례를 개략적으로 도시하는 단면도.
이하, 본 발명의 실시 형태를, 도면을 참조하여 설명한다. 또한, 전체 도면에 걸쳐, 공통된 부분에는 공통된 참조 번호를 부여한다.
(제1 실시 형태)
도 1은 본 발명의 제1 실시 형태에 따른 붕소 함유 실리콘산탄질화막의 형성 방법의 일례를 나타내는 흐름도, 도 2의 (A) 내지 (G)는 제1 실시 형태에 따른 붕소 함유 실리콘산탄질화막의 형성 방법의 일례에 있어서의 주요한 공정을 도시하는 단면도이다.
우선, 도 2의 (A)에 도시하는 바와 같이, 반도체 기판을 준비한다. 본 예에서는, 반도체 기판으로서 실리콘 웨이퍼(1)를 사용하였다. 다음에, 실리콘 웨이퍼(1)를 성막 장치의 처리실에 수용한다.
다음에, 도 1의 스텝 1 및 도 2의 (B)에 도시하는 바와 같이, 하지 상에, 본 예에서는 실리콘 웨이퍼(1)의 피처리면 상에 붕소질화막(BN막)(2-1)을 형성한다. 또한, 실리콘 웨이퍼(1)의 피처리면은 실리콘 그것에 한정되지 않고, SiO2와 같은 실리콘산화물막, SiN과 같은 실리콘질화물막 등이어도 된다.
다음에, 도 1의 스텝 2 및 도 2의 (C)에 도시하는 바와 같이, 붕소질화막(2-1) 상에 실리콘탄질화막(SiCN막)(3-1)을 형성한다.
다음에, 도 1의 스텝 3 및 도 2의 (D)에 도시하는 바와 같이, 실리콘탄질화막(3-1) 상에 실리콘산질화막(4-1)을 형성하고, 실리콘탄질화막(3-1)과 실리콘산질화막(4-1)을 적층한다. 여기까지 하여, 상기 모든 스텝을 행하고 나서 붕소 함유 실리콘산탄질화막의 성막 시퀀스의 1 사이클이 종료된다.
다음에, 도 1의 스텝 4에 도시하는 바와 같이, 적층수가 설정 횟수인지 여부를 판단한다. 적층수가 설정 횟수에 도달하면(“예”), 붕소 함유 실리콘산탄질화막의 형성을 종료한다. 적층수가 “1”이면, 형성되는 붕소 함유 실리콘산탄질화막(SiBOCN막)은, 붕소질화막(2-1), 실리콘탄질화막(3-1) 및 실리콘산질화막(4-1)을 1층씩 적층함으로써 형성된 것으로 된다. 만약, 적층수를 “1”로 고정하는 경우에는, 스텝 4는 생략할 수 있다.
적층수가 설정 횟수에 도달하지 않으면(“아니오”), 스텝 1로 복귀되고, 도 2의 (E)에 도시하는 바와 같이, 실리콘산질화막(4-1) 상에 제2 층째 붕소질화막(2-2)을 형성한다.
다음에, 도 1의 스텝 2 및 도 2의 (F)에 도시하는 바와 같이, 제2 층째 실리콘탄질화막(3-2)을 형성한다.
다음에, 도 1의 스텝 3 및 도 2의 (G)에 도시하는 바와 같이, 제2 층째 실리콘산질화막(4-2)을 형성한다.
다음에, 도 1의 스텝 4에 도시하는 바와 같이, 적층수가 설정 횟수인지 여부를 다시 판단한다. 적층수가 설정 횟수에 도달하면(“예”), 붕소 함유 실리콘산탄질화막의 형성을 종료하고, 적층수가 설정 횟수에 도달하지 않으면(“아니오”), 설정 횟수에 도달할 때까지 도 1에 도시하는 스텝 1 내지 스텝 3을 반복한다. 이와 같이 하여, 붕소 함유 실리콘산탄질화막(5)이 형성된다.
제1 실시 형태에 따른 붕소 함유 실리콘산탄질화막의 형성 방법은, 우선, 하지 상에 붕소질화막(2)을 형성하고 나서, 실리콘탄질화막(3)과 실리콘산질화막(4)을 적층한다. 이와 같이 하여 붕소질화막(2), 실리콘탄질화막(3) 및 실리콘산질화막(4)을 적층하여 붕소 함유 실리콘산탄질화막(5)을 형성함으로써, 붕소 함유 실리콘산탄질화막(5)의 성장 속도를 빠르게 할 수 있어, 프로세스 시간의 단축을 도모할 수 있다.
도 3은, 제1 실시 형태에 따른 붕소 함유 실리콘산탄질화막(BN 있음)과, 비교예에 따른 실리콘산탄질화막(BN 없음)의 1 사이클당의 막 두께를 나타내는 도면이다.
도 3에 도시하는 바와 같이, 제1 실시 형태를 비교예와 비교하면, 1 사이클당의 막 두께를 약 3배 이상으로 늘릴 수 있다.
제1 실시 형태에 따르면, 실리콘 기판(1)이나 실리콘산질화막(4) 등의 하지 상에, 붕소질화막(2)을 형성하고 나서, 실리콘탄질화막(3)이 형성된다. 즉, 실리콘탄질화막(3)은, 붕소질화막(2) 상에 형성되게 된다. 이 때문에, 붕소질화막(2)의 표면의 촉매 작용(반응 촉매)에 의해, 실리콘탄질화막(3)의 형성에 사용되는 실리콘 원료 가스, 예를 들어, DCS가, 하지가 실리콘, 실리콘산화물막, 실리콘질화물막이나 실리콘산질화막(4)인 경우에 비교하여, 하지에 흡착되기 쉬워진다. 이와 같이, 촉매 작용을 이용하여, 실리콘 원료 가스를 하지에 흡착시키기 쉽게 함으로써, 특히, 실리콘막의 성장 속도가 올라, 결과적으로, 실리콘탄질화막(3)의 성장 속도를 빠르게 할 수 있다.
또한, 촉매로서 붕소질화막(2)을 이용하는 것에 의한 이점은, 실리콘산탄질화막 중에 붕소질화막(2)을 끼움으로써, 붕소 함유 실리콘산탄질화막(5)으로 되는 것이다. 붕소 함유 실리콘산탄질화막(5)은, 붕소를 포함하지 않는 실리콘산탄질화막에 비교하여, 비유전율이 낮다. 이와 같이 비유전율이 붕소를 포함하지 않는 실리콘산탄질화막보다도 낮은 붕소 함유 실리콘산탄질화막(5)은, 예를 들어, 반도체 집적 회로 장치의 저유전율 재료로서, 예를 들면, 측벽 절연막 등의 저유전율화에 유효한 재료로서 사용할 수 있다.
또한, 도 3에 도시하는 결과는, 종형의 뱃치식 성막 장치를 사용하여 성막하였을 때에 얻어진 것이며, 도면 중 “TOP”, “CTR”, “BTM”은 각각, 웨이퍼 보트의 상단, 중단, 하단에 배치된 실리콘 웨이퍼(1)의 막 두께의 평균값을 나타내고 있다. 종형의 뱃치식 성막 장치의 일례에 대해서는 후술한다.
다음에, 스텝 1, 스텝 2 및 스텝 3에 있어서의 구체적인 성막 시퀀스의 일례를 설명한다.
[스텝 1 : 붕소질화막(2)의 형성 방법의 예]
도 4는 붕소질화막(2)의 성막 시퀀스의 일례를 나타내는 흐름도, 도 5는 가스 토출 타이밍의 일례를 나타내는 타이밍 챠트, 도 6의 (A) 및 도 6의 (B)는 붕소질화막(2)의 성막 시퀀스의 일례에 있어서의 주요한 공정을 도시하는 단면도이다.
우선, 도 4의 스텝 11, 도 5 및 도 6의 (A)에 도시하는 바와 같이, 실리콘 웨이퍼(1)를 수용하고 있는 성막 장치의 처리실 내부에 붕소 원료 가스를 흘려, 실리콘 웨이퍼(1)의 피처리면 상에 붕소막(6)(B막)을 성막한다.
붕소막(6)을 성막할 때의 처리 조건의 일례는 이하와 같다.
붕소 원료 가스 : 삼염화 붕소(BCl3)
붕소 원료 가스 유량 : 1.5 내지 400sccm
처리 시간 : 3 내지 60min
처리 온도 : 450 내지 630℃
처리 압력 : 66.7 내지 1333㎩(0.5 내지 10Torr)
상기 처리 조건에서는, 실리콘 웨이퍼(1)의 피처리면 상에 막 두께 약 0.2 내지 1.0㎚의 붕소막(6)이 형성된다.
스텝 11이 종료되면, 불활성 가스를 사용하여 처리실 내를 퍼지하여, 처리실 내부의 분위기를 불활성 가스 분위기로 치환한다. 불활성 가스의 일례는 질소 가스(N2)이다.
다음에, 도 4의 스텝 12, 도 5 및 도 6의 (B)에 도시하는 바와 같이, 처리실 내부에 질화제 가스를 흘려, 실리콘 웨이퍼(1)의 피처리면 상에 형성된 붕소막(6)을 질화하여, 붕소질화막(2)(BN막)으로 한다.
붕소막(6)을 질화할 때의 처리 조건의 일례는 이하와 같다.
질화제 가스 : 암모니아(NH3)
질화제 가스 유량 : 1000 내지 10000sccm
처리 시간 : 0.1 내지 3.0min
처리 온도 : 450 내지 630℃
처리 압력 : 13.3 내지 666.5㎩(0.1 내지 5.0Torr)
스텝 12가 종료되면, 불활성 가스를 사용하여 처리실 내를 퍼지하여, 처리실 내부의 분위기를 불활성 가스 분위기, 예를 들면, 본 예에서는 질소 가스 분위기로 치환한다. 여기까지 하여, 붕소질화막(2)의 성막 시퀀스의 1 사이클이 종료된다.
다음에, 도 4의 스텝 13에 도시하는 바와 같이, 사이클수가 설정 횟수인지 여부를 판단한다. 사이클수가 설정 횟수에 도달하면(“예”), 붕소질화막(2)의 형성을 종료한다. 사이클수가 설정 횟수에 도달하지 않으면(“아니오”), 성막 시퀀스는 스텝 11로 복귀되고, 스텝 11 및 스텝 12를 반복한다. 또한, 사이클수를 “1”로 고정하는 경우에는, 스텝 13은 생략할 수 있다.
예를 들어, 이와 같이 하여, 붕소질화막(2)은 형성된다.
[스텝 2 : 실리콘탄질화막(3)의 형성 방법의 예]
도 7은 실리콘탄질화막(3)의 성막 시퀀스의 일례를 나타내는 흐름도, 도 8은 가스 토출 타이밍의 일례를 나타내는 타이밍 챠트, 도 9의 (A) 내지 (C)는 실리콘탄질화막(3)의 성막 시퀀스의 일례에 있어서의 주요한 공정을 도시하는 단면도이다.
우선, 도 7의 스텝 21, 도 8 및 도 9의 (A)에 도시하는 바와 같이, 실리콘 웨이퍼(1)를 수용하고 있는 성막 장치의 처리실(도시하지 않음) 내부에 실리콘 원료 가스를 흘려, 붕소질화막(2) 상에 실리콘막(7)(Si막)을 성막한다.
실리콘막(7)을 성막할 때의 처리 조건의 일례는 이하와 같다.
실리콘 원료 가스 : 디클로로실란(SiH2Cl2:DCS)
실리콘 원료 가스 유량 : 500 내지 3000sccm
처리 시간 : 0.05 내지 1.0min
처리 온도 : 450 내지 630℃
처리 압력 : 13.3 내지 1064㎩(0.1 내지 8.0Torr)
상기 처리 조건에서는, 붕소질화막(2) 상에 막 두께 약 0.3 내지 1.0㎚의 실리콘막(7)이 형성된다.
스텝 21이 종료되면, 불활성 가스를 사용하여 처리실 내를 퍼지하여, 처리실 내부의 분위기를 불활성 가스 분위기로 치환한다. 불활성 가스의 일례는 질소 가스(N2)이다.
다음에, 도 7의 스텝 22, 도 8 및 도 9의 (B)에 도시하는 바와 같이, 처리실 내부에 탄화제 가스를 흘려, 붕소질화막(2) 상에 형성된 실리콘막(7)을 탄화하여, 실리콘탄화막(8)(SiC막)으로 한다.
실리콘막(7)을 탄화할 때의 처리 조건의 일례는 이하와 같다.
탄화제 가스 : 에틸렌(C2H4)
탄화제 가스 유량 : 3000sccm
처리 시간 : 0.5 내지 1.5min
(탄화제 가스 공급 시간 : 0.05 내지 0.2min, 홀드 시간 : 0.2 내지 1.3min)
처리 온도 : 450 내지 630℃
처리 압력 : 133 내지 666.5㎩(1.0 내지 5.0Torr)
스텝 22가 종료되면, 불활성 가스를 사용하여 처리실 내를 퍼지하여, 처리실 내부의 분위기를 불활성 가스 분위기, 본 예에서는 질소 가스 분위기로 치환한다.
다음에, 도 7의 스텝 23, 도 8 및 도 9의 (C)에 도시하는 바와 같이, 처리실 내부에 질화제 가스를 흘려, 붕소질화막(2) 상에 형성된 실리콘탄화막(8)을 질화하여, 실리콘탄질화막(3)(SiCN막)으로 한다.
실리콘탄화막(8)을 질화할 때의 처리 조건의 일례는 이하와 같다.
질화제 가스 : 암모니아(NH3)
질화제 가스 유량 : 5000 내지 10000sccm
처리 시간 : 0.2 내지 1.0min
처리 온도 : 450 내지 630℃
처리 압력 : 13.3 내지 666.5㎩(0.1 내지 5.0Torr)
스텝 23이 종료되면, 불활성 가스를 사용하여 처리실 내를 퍼지하여, 처리실 내부의 분위기를 불활성 가스 분위기, 예를 들면, 본 예에서는 질소 가스 분위기로 치환한다. 여기까지 하여, 실리콘탄질화막(3)의 성막 시퀀스의 1 사이클이 종료된다.
다음에, 도 7의 스텝 24에 도시하는 바와 같이, 사이클수가 설정 횟수인지 여부를 판단한다. 사이클수가 설정 횟수에 도달하면(“예”), 실리콘탄질화막(3)의 형성을 종료한다. 사이클수가 설정 횟수에 도달하지 않으면(“아니오”), 성막 시퀀스는 스텝 21로 복귀되고, 스텝 21 내지 스텝 23을 반복한다.
또한, 사이클수를 “1”로 고정하는 경우에는, 스텝 24는 생략할 수 있다.
예를 들어, 이와 같이 하여, 실리콘탄질화막(3)은 형성된다.
[스텝 3 : 실리콘산질화막(4)의 형성 방법의 예]
도 10은 실리콘산질화막(4)의 성막 시퀀스의 일례를 나타내는 흐름도, 도 11은 가스 토출 타이밍의 일례를 나타내는 타이밍 챠트, 도 12의 (A) 내지 (C)는 실리콘산질화막(4)의 성막 시퀀스의 일례에 있어서의 주요한 공정을 도시하는 단면도이다.
우선, 도 10의 스텝 31, 도 11 및 도 12의 (A)에 도시하는 바와 같이, 실리콘 웨이퍼(1)를 수용하고 있는 성막 장치의 처리실 내부에 실리콘 원료 가스를 흘려, 실리콘탄질화막(3) 상에 실리콘막(9)(Si막)을 성막한다.
실리콘막(9)을 성막할 때의 처리 조건의 일례는 이하와 같다.
실리콘 원료 가스 : 디클로로실란(SiH2Cl2:DCS)
실리콘 원료 가스 유량 : 500 내지 3000sccm
처리 시간 : 0.05 내지 1.0min
처리 온도 : 450 내지 630℃
처리 압력 : 13.3 내지 1064㎩(0.1 내지 8.0Torr)
상기 처리 조건에서는, 실리콘탄질화막(3) 상에 막 두께 약 0.3 내지 1.0㎚의 실리콘막(9)이 형성된다.
스텝 31이 종료되면, 불활성 가스를 사용하여 처리실 내를 퍼지하여, 처리실 내부의 분위기를 불활성 가스 분위기, 예를 들면, 본 예에서는 질소 가스 분위기로 치환한다.
다음에, 도 10의 스텝 32, 도 11 및 도 12의 (B)에 도시하는 바와 같이, 처리실 내부에 산화제 가스를 흘려, 실리콘막(9)을 산화하여, 실리콘산화막(SiOx)(10)으로 한다.
실리콘막(9)을 산화할 때의 처리 조건의 일례는 이하와 같다.
산화제 가스 : 산소(O2)
산화제 가스 유량 : 1000 내지 10000sccm
처리 시간 : 0.1 내지 1.0min
처리 온도 : 450 내지 630℃
처리 압력 : 13.3 내지 133㎩(0.1 내지 1.0Torr)
스텝 32가 종료되면, 불활성 가스를 사용하여 처리실 내를 퍼지하여, 처리실 내부의 분위기를 불활성 가스 분위기, 예를 들면, 본 예에서는 질소 가스 분위기로 치환한다.
다음에, 도 10의 스텝 33, 도 11 및 도 12의 (C)에 도시하는 바와 같이, 처리실 내부에 질화제 가스를 흘려, 실리콘산화막(10)을 질화하여, 실리콘산질화막(4)으로 한다.
실리콘산화막(10)을 질화할 때의 처리 조건의 일례는 이하와 같다.
질화제 가스 : 암모니아(NH3)
질화제 가스 유량 : 5000 내지 10000sccm
처리 시간 : 0.2 내지 1.0min
처리 온도 : 450 내지 630℃
처리 압력 : 13.3 내지 666.5㎩(0.1 내지 5.0Torr)
스텝 33이 종료되면, 불활성 가스를 사용하여 처리실 내를 퍼지하여, 처리실 내부의 분위기를 불활성 가스 분위기, 예를 들면, 본 예에서는 질소 가스 분위기로 치환한다. 여기까지 하여, 실리콘산질화막(4)의 성막 시퀀스의 1 사이클이 종료된다.
다음에, 도 10의 스텝 34에 도시하는 바와 같이, 사이클수가 설정 횟수인지 여부를 판단한다. 사이클수가 설정 횟수에 도달하면(“예”), 실리콘산질화막(3)의 형성을 종료한다. 사이클수가 설정 횟수에 도달하지 않으면(“아니오”), 성막 시퀀스는 스텝 31로 복귀되고, 스텝 31 내지 스텝 33을 반복한다. 또한, 사이클수를 “1”로 고정하는 경우에는, 스텝 34는 생략할 수 있다.
예를 들어, 이와 같이 하여, 실리콘산질화막(4)은 형성된다. 그리고, 실리콘탄질화막(3) 상에 실리콘산질화막(4)을 적층함으로써, 붕소 함유 실리콘산탄질화막(5)이 형성된다.
(제2 실시 형태)
도 13은 본 발명의 제2 실시 형태에 따른 붕소 함유 실리콘산탄질화막의 형성 방법의 일례를 나타내는 흐름도, 도 14의 (A) 내지 (i)는 제2 실시 형태에 따른 붕소 함유 실리콘산탄질화막의 형성 방법의 일례에 있어서의 주요한 공정을 도시하는 단면도이다.
도 13에 도시하는 바와 같이, 제2 실시 형태가 제1 실시 형태와 다른 것은, 스텝 2[실리콘탄질화막(3)의 형성]와, 스텝 3[실리콘산질화막(4)의 형성] 사이에, 실리콘질화막을 형성하는 스텝 5가 있는 것이다. 이 이외에는, 제2 실시 형태는 성막 조건 등을 비롯하여, 제1 실시 형태와 거의 마찬가지이어도 된다.
우선, 도 14의 (A)에 도시하는 바와 같이, 반도체 기판을 준비한다. 본 예에서는, 반도체 기판으로서 실리콘 웨이퍼(1)를 사용하였다. 다음에, 실리콘 웨이퍼(1)를 성막 장치의 처리실에 수용한다.
다음에, 도 13의 스텝 1 및 도 14의 (B)에 도시하는 바와 같이, 하지 상에, 붕소질화막(2-1)(BN막)을 형성한다.
다음에, 도 13의 스텝 2 및 도 14의 (C)에 도시하는 바와 같이, 붕소질화막(2-1) 상에 실리콘탄질화막(3-1)을 형성한다.
다음에, 도 13의 스텝 5 및 도 14의 (D)에 도시하는 바와 같이, 실리콘탄질화막(3-1) 상에 실리콘질화막(11-1)을 형성한다.
다음에, 도 13의 스텝 3 및 도 14의 (E)에 도시하는 바와 같이, 실리콘질화막(11-1) 상에 실리콘산질화막(4-1)을 형성한다. 여기까지 하여, 붕소 함유 실리콘산탄질화막의 성막 시퀀스의 1 사이클이 종료된다.
다음에, 도 13의 스텝 4에 도시하는 바와 같이, 적층수가 설정 횟수인지 여부를 판단한다. 적층수가 설정 횟수에 도달하면(“예”), 붕소 함유 실리콘산탄질화막의 형성을 종료한다. 적층수가 “1”이면, 형성되는 붕소 함유 실리콘산탄질화막(SiBOCN막)은, 붕소질화막(2-1), 실리콘탄질화막(3-1), 실리콘질화막(11-1) 및 실리콘산질화막(4-1)을 1층씩 적층함으로써 형성된 것으로 된다. 만약, 적층수를 “1”로 고정하는 경우에는, 스텝 4는 생략할 수 있다.
적층수가 설정 횟수에 도달하지 않으면(“아니오”), 스텝 1로 복귀되고, 도 14의 (F)에 도시하는 바와 같이, 실리콘산질화막(4-1) 상에 제2 층째 붕소질화막(2-2)을 형성한다.
다음에, 도 13의 스텝 2 및 도 14의 (G)에 도시하는 바와 같이, 제2 층째 실리콘탄질화막(3-2)을 형성한다.
다음에, 도 13의 스텝 5 및 도 14의 (H)에 도시하는 바와 같이, 제2 층째 실리콘질화막(11-2)을 형성한다.
다음에, 도 13의 스텝 3 및 도 14의 (I)에 도시하는 바와 같이, 제2 층째 실리콘산질화막(4-2)을 형성한다.
다음에, 도 1의 스텝 4에 도시하는 바와 같이, 적층수가 설정 횟수인지 여부를 다시 판단한다. 적층수가 설정 횟수에 도달하면(“예”), 붕소 함유 실리콘산탄질화막의 형성을 종료하고, 적층수가 설정 횟수에 도달하지 않으면(“아니오”), 적층수가 설정 횟수에 도달할 때까지 도 13에 도시하는 스텝 1, 스텝 2, 스텝 5 및 스텝 3을 반복한다. 이와 같이 하여, 붕소 함유 실리콘산탄질화막(5a)이 형성된다.
제2 실시 형태에 따른 붕소 함유 실리콘산탄질화막의 형성 방법은, 우선, 제1 실시 형태와 마찬가지로, 하지 상에, 붕소질화막(2)을 형성하고 나서, 실리콘탄질화막(3) 및 실리콘산질화막(4)을 형성한다. 이와 같이 함으로써, 제2 실시 형태에 있어서도, 제1 실시 형태와 마찬가지로, 붕소 함유 실리콘산탄질화막(5a)의 성장 속도를 빠르게 할 수 있어, 프로세스 시간의 단축을 도모할 수 있다.
또한, 제2 실시 형태에 있어서는, 실리콘탄질화막(3) 상에 실리콘질화막(11)을 형성한다. 이와 같이, 실리콘탄질화막(3) 상에 실리콘질화막(11)을 형성함으로써, 실리콘산질화막(4)을 형성할 때(스텝 3), 실리콘탄질화막(3)으로부터 탄소(C)가 휘발하는 것을 억제할 수 있다. 실리콘탄질화막(3)으로부터 탄소(C)가 휘발하는 것이 억제됨으로써, 제2 실시 형태에 따른 붕소 함유 실리콘산탄질화막(5a)에 있어서는, 제1 실시 형태에 따른 붕소 함유 실리콘산탄질화막(5)에 비교하여, 내부에 탄소를 보다 고농도로 함유시킬 수 있다. 내부에 탄소를 고농도로 함유한 붕소 함유 실리콘산탄질화막(5a)에 따르면, 그 드라이 에칭 내성 및 웨트 에칭 내성을 모두 향상시킬 수 있다고 하는 이점을 얻을 수 있다.
도 15는, 제2 실시 형태에 따른 붕소 함유 실리콘산탄질화막(SiCN 후 SiN 있음)과, 비교예에 따른 실리콘산탄질화막(SiCN 후 SiN 없음)의 에칭 레이트를 나타내는 도면이다. 또한, 도 15에 있어서는, 실리콘질화막(SiN)의 에칭 레이트를 “1”로 한 경우의 상대적인 에칭 레이트를 나타내고 있다.
도 15에 도시하는 바와 같이, 비교예에 있어서는, 드라이 에칭에 의한 에칭 레이트는, 거의 실리콘질화막의 에칭 레이트와 마찬가지인 것으로 되지만, 웨트 에칭에 의한 에칭 레이트는 1.5 내지 2배로 되어, 웨트 에칭 내성이 약해진다고 하는 경향이 있다.
이에 대해, 제2 실시 형태에 있어서는, 드라이 에칭에 의한 에칭 레이트 및 웨트 에칭에 의한 에칭 레이트가 모두, 실리콘질화막의 것들과 거의 마찬가지로 된다.
이와 같이 제2 실시 형태에 따른 형성 방법에 의해 성막된 붕소 함유 실리콘산탄질화막(5a)에 따르면, 비교예와 비교하여, 웨트 에칭 내성을 강하게 할 수 있다고 하는 이점을 얻을 수 있다.
또한, 제2 실시 형태에 있어서, 웨트 에칭의 조건은 다음과 같다.
에천트 : 희불산(H2O:HF=100:1)
처리 시간 : 60sec
또한, 드라이 에칭의 조건은 다음과 같다.
에천트 : CHF3, CF4, O2의 혼합 가스
처리 시간 : 5sec
다음에, 스텝 5에 있어서의 구체적인 성막 시퀀스의 일례를 설명한다.
[스텝 5 : 실리콘질화막(11)의 형성 방법의 예]
도 16은 실리콘질화막(11)의 성막 시퀀스의 일례를 나타내는 흐름도, 도 17은 가스 토출 타이밍의 일례를 나타내는 타이밍 챠트, 도 18의 (A) 및 (B)는 실리콘질화막(11)의 성막 시퀀스의 일례에 있어서의 주요한 공정을 도시하는 단면도이다.
우선, 도 16의 스텝 51, 도 17 및 도 18의 (A)에 도시하는 바와 같이, 실리콘 웨이퍼(1)를 수용하고 있는 성막 장치의 처리실 내부에 실리콘 원료 가스를 흘려, 실리콘탄질화막(3) 상에 실리콘막(12)을 성막한다.
실리콘막(12)을 성막할 때의 처리 조건의 일례는 이하와 같다.
실리콘 원료 가스 : 디클로로실란(SiH2Cl2:DCS)
실리콘 원료 가스 유량 : 500 내지 3000sccm
처리 시간 : 0.05 내지 1.0min
처리 온도 : 450 내지 630℃
처리 압력 : 13.3 내지 1064㎩(0.1 내지 8.0Torr)
상기 처리 조건에서는, 실리콘탄질화막(3) 상에 막 두께 약 0.3 내지 1.0㎚의 실리콘막(12)이 형성된다.
스텝 51이 종료되면, 불활성 가스를 사용하여 처리실 내를 퍼지하여, 처리실 내부의 분위기를 불활성 가스 분위기로 치환한다. 불활성 가스의 일례는 질소(N2) 가스이다.
다음에, 도 16의 스텝 52, 도 17 및 도 18의 (B)에 도시하는 바와 같이, 처리실 내부에 질화제 가스를 흘려, 실리콘막(12)을 질화하여, 실리콘질화막(11)(SiN 막)으로 한다.
실리콘막(12)을 질화할 때의 처리 조건의 일례는 이하와 같다.
질화제 가스 : 암모니아(NH3)
질화제 가스 유량 : 1000 내지 10000sccm
처리 시간 : 0.1 내지 3.0min
처리 온도 : 450 내지 630℃
처리 압력 : 13.3 내지 666.5㎩(0.1 내지 5.0Torr)
스텝 52가 종료되면, 불활성 가스를 사용하여 처리실 내를 퍼지하여, 처리실 내부의 분위기를 불활성 가스 분위기, 예를 들면, 본 예에서는 질소 가스 분위기로 치환한다. 여기까지 하여, 실리콘질화막(11)의 성막 시퀀스의 1 사이클이 종료된다.
다음에, 도 16의 스텝 53에 도시하는 바와 같이, 사이클수가 설정 횟수인지 여부를 판단한다. 사이클수가 설정 횟수에 도달하면(“예”), 실리콘질화막(11)의 형성을 종료한다. 사이클수가 설정 횟수에 도달하지 않으면(“아니오”), 성막 시퀀스는 스텝 51로 복귀되고, 스텝 51 내지 스텝 52를 반복한다. 또한, 사이클수를 “1”로 고정하는 경우에는, 스텝 53은 생략할 수 있다.
예를 들어, 이와 같이 하여, 실리콘질화막(11)은 형성된다.
(제3 실시 형태)
도 19는 본 발명의 제3 실시 형태에 따른 실리콘산탄질화막의 형성 방법의 일례를 나타내는 흐름도이다.
도 19에 도시하는 바와 같이, 제3 실시 형태가 제2 실시 형태와 다른 것은, 스텝 1(붕소질화막의 형성)이 없는 것이다. 이 이외는, 성막 조건 등을 비롯하여, 제2 실시 형태와 거의 마찬가지이어도 된다.
이와 같이, 제2 실시 형태와 같이, 실리콘탄질화막(3) 상에 실리콘질화막(11)을 형성하는 경우에는, 붕소질화막(2)을 성막하는 스텝 1을 생략하는 것도 가능하다. 스텝 1을 생략한 경우에는 붕소는 함유되지 않으므로, 간단히 실리콘산탄질화막이 성막된다.
또한, 스텝 1을 생략한 경우에는 성막 속도가 향상된다고 하는 이점은 얻어지기 어려워지지만, 실리콘탄질화막(3) 상에 실리콘질화막(11)을 형성하므로, 형성되는 실리콘산탄질화막 중에는 탄소가 고농도로 함유된다. 이 때문에, 웨트 에칭 내성 및 드라이 에칭 내성이 모두 우수하다고 하는 이점을 얻을 수 있다.
이와 같이, 스텝 1에 대해서는, 요구되는 사양에 따라서 부가하는 것도, 생략하는 것도 가능하다.
(제1 내지 제3 실시 형태에 의한 추가 이점)
제1 실시 형태에 있어서는, 붕소 함유 실리콘산탄질화막(5)을, 붕소질화막(2), 실리콘탄질화막(3) 및 실리콘산질화막(4)을 적층함으로써 형성한다.
또한, 제2 실시 형태에 있어서는, 붕소 함유 실리콘산탄질화막(5a)을, 붕소질화막(2), 실리콘탄질화막(3), 실리콘질화막(11) 및 실리콘산질화막(4)을 적층함으로써 형성한다.
또한, 제3 실시 형태에 있어서는, 실리콘산탄질화막을, 특별히, 도시하고 있지 않지만, 제2 실시 형태에 있어서의 실리콘탄질화막(3), 실리콘질화막(11) 및 실리콘산질화막(4)을 적층함으로써 형성한다.
이와 같은 형성 방법에 의한 이점으로서는, 붕소 함유 실리콘산탄질화막(5, 5a), 또는 실리콘산탄질화막 중의 산소(O) 농도, 탄소(C) 농도 및 질소(N) 농도를, 피처리면에 대하여 수직인 막 두께 방향의 전체에 걸쳐서 각각 양호한 정밀도로 제어할 수 있는 것을 들 수 있다.
도 20은 산소 농도와 웨트 에칭량의 관계를 나타내는 도면, 도 21은 산소 농도와 드라이 에칭량의 관계를 나타내는 도면이다. 도 20 및 도 21에는, 실시 형태에 따른 실리콘산탄질화막의 이해를 돕기 위해, 실리콘탄질화막(의도적인 산소의 도입 없음. 단, 실리콘 웨이퍼 위의 자연 산화막분 약 8.8％의 산소를 포함함)을 비교예로서 예시한다.
웨트 에칭의 조건은 다음과 같다.
에천트 : 희불산(H2O:HF=100:1)
처리 시간 : 60sec
또한, 드라이 에칭의 조건은 다음과 같다.
에천트 : CHF3, CF4, O2의 혼합 가스
처리 시간 : 5sec
도 20에 도시하는 바와 같이, 실리콘탄질화막(SiCN막)은, 상기 희불산으로는, 거의 에칭되지 않는다. 이에 대해, 실리콘탄질화막이 상기 실시 형태와 같이 의도적으로 산소를 도입하여 실리콘산탄질화막으로 하고, 그 산소 농도를 높여 가면, 실리콘산탄질화막은 상기 희불산에 의해 에칭되기 쉬워져 간다. 즉, 실리콘산탄질화막은, 그 산소 농도가 낮으면, 웨트 에칭 내성이 증가하는 경향을 이해할 수 있다.
그리고, 제2, 제3 실시 형태와 같이, 실리콘탄질화막(3) 상에 실리콘질화막(11)을 형성한 경우에는, 실리콘탄질화막(3)으로부터 탄소(C)가 휘발하는 것을 억제할 수 있기 때문에, 도 15에도 도시하는 바와 같이, 산소 농도가 높은 경우에 있어서도, 웨트 에칭량을, 더 낮게 억제하는 것이 가능해진다.
또한, 도 21에 도시하는 바와 같이, 실리콘탄질화막(SiCN막)은, 상기 CHF3, CF4, O2의 혼합 가스로는, 크게 에칭된다. 그러나, 실리콘탄질화막이 산소를 함유하여 실리콘산탄질화막으로 하고, 그 산소 농도를 높여 가면, 실리콘산탄질화막은 에칭되기 어려워져 간다. 즉, 실리콘산탄질화막은, 그 산소 농도가 높으면, 드라이 에칭 내성이 증가한다.
이와 같이, 실리콘산탄질화막 중의 산소 농도는, 실리콘산탄질화막의 웨트 에칭 내성 및 드라이 에칭 내성의 각각에 영향을 미친다.
상기 실시 형태에 따른 형성 방법에 따르면, 상술한 바와 같이, 특히, 실리콘탄질화막(3)과 실리콘산질화막(4)을 적층하여 실리콘산탄질화막을 형성하는 공정을 포함하므로, 실리콘산탄질화막 중의 산소 농도, 탄소 농도 및 질소 농도를, 막 두께 방향의 전체에 걸쳐서 양호한 정밀도로 제어할 수 있다. 산소 농도의 제어는 실리콘산질화막(4)의 성막량을 조정하는 것, 탄소 농도의 제어는 실리콘탄질화막(3)의 성막량을 조정하는 것, 질소 농도의 제어는 실리콘산질화막(4)의 성막량 및 실리콘탄질화막(3)의 성막량을 모두 조정함으로써 가능하다.
또한, 제1, 제2 실시 형태와 같이, 하지 상에, 또는 실리콘산질화막(4) 상에 붕소질화막(2)을 더 형성하는 경우에는, 붕소질화막(2)의 성막량을 더 조정함으로써, 질소 농도를 제어할 수 있다.
또한, 제2, 제3 실시 형태와 같이, 실리콘탄질화막(3) 상에 실리콘질화막(11)을 더 형성하는 경우에는, 실리콘질화막(11)의 성막량을 더 조정함으로써, 질소 농도 및 탄소 농도를 제어할 수 있다.
따라서, 상기 실시 형태에 따르면, 예를 들어, 산소 농도나 탄소 농도를 제어함으로써,
(1) 특히, 웨트 에칭 내성이 우수한 붕소 함유 실리콘산탄질화막 또는 실리콘산탄질화막
(2) 특히, 드라이 에칭 내성이 우수한 실리콘산탄질화막
(3) 웨트 에칭 내성 및 드라이 에칭 내성이 모두 우수한 실리콘산탄질화막
을, 각각 양호한 정밀도로 만들어 낼 수 있다고 하는 이점도 얻을 수 있다.
(제4 실시 형태)
제4 실시 형태는, 상기 제1, 제2 실시 형태에 따른 붕소 함유 실리콘산탄질화막의 형성 방법, 또는 제3 실시 형태에 따른 실리콘산탄질화막의 형성 방법을 실시하는 것이 가능한 성막 장치의 일례에 관한 것이다.
도 22는 제1, 제2 실시 형태에 따른 붕소 함유 실리콘산탄질화막의 형성 방법, 또는 제3 실시 형태에 따른 실리콘산탄질화막의 형성 방법을 실시하는 것이 가능한 성막 장치의 일례를 개략적으로 도시하는 단면도이다.
도 22에 도시하는 바와 같이, 성막 장치(100)는, 하단이 개방된 천정이 있는 원통체 형상의 처리실(101)을 갖고 있다. 처리실(101)의 전체는, 예를 들어, 석영에 의해 형성되어 있다. 처리실(101) 내의 천정에는, 석영제의 천정판(102)이 설치되어 있다. 처리실(101)의 하단 개구부에는, 예를 들어, 스테인리스 스틸에 의해 원통체 형상으로 성형된 매니폴드(103)가 O링 등의 시일 부재(104)를 개재하여 연결되어 있다.
매니폴드(103)는 처리실(101)의 하단을 지지하고 있다. 매니폴드(103)의 하방으로부터는, 피처리체로서 복수매, 예를 들어, 50 내지 100매의 반도체 기판, 본 예에서는, 실리콘 웨이퍼(1)를 다단으로 재치 가능한 석영제의 웨이퍼 보트(105)가 처리실(101) 내에 삽입 가능하게 되어 있다. 이에 의해, 처리실(101) 내에 실리콘 웨이퍼(1)가 수용된다. 웨이퍼 보트(105)는 복수개의 지주(106)를 가지며, 지주(106)에 형성된 홈에 의해 복수매의 실리콘 웨이퍼(1)가 지지되도록 되어 있다.
웨이퍼 보트(105)는, 석영제의 보온통(107)을 통하여 테이블(108) 상에 재치되어 있다. 테이블(108)은, 매니폴드(103)의 하단 개구부를 개폐하는, 예를 들어, 스테인리스 스틸제의 덮개부(109)를 관통하는 회전축(110) 상에 지지된다. 회전축(110)의 관통부에는, 예를 들어, 자성 유체 시일(111)이 설치되어, 회전축(110)을 기밀하게 시일하면서 회전 가능하게 지지하고 있다. 덮개부(109)의 주변부와 매니폴드(103)의 하단부 사이에는, 예를 들어, O링으로 이루어지는 시일 부재(112)가 개재하여 설치되어 있다. 이에 의해 처리실(101) 내의 시일성이 보유 지지되어 있다. 회전축(110)은, 예를 들어, 보트 엘리베이터 등의 승강 기구(도시하지 않음)에 의해 지지된 아암(113)의 선단에 장착되어 있다. 이에 의해, 웨이퍼 보트(105) 및 덮개부(109) 등은, 일체적으로 승강되어 처리실(101) 내에 대하여 삽입/분리된다.
성막 장치(100)는, 처리실(101) 내에, 처리에 사용하는 가스를 공급하는 처리 가스 공급 기구(114) 및 처리실(101) 내에 불활성 가스를 공급하는 불활성 가스 공급 기구(115)를 갖고 있다. 본 예의 처리 가스 공급 기구(114)는, 실리콘 원료 가스 공급원(117a), 탄화제 가스 공급원(117b), 질화제 가스 공급원(117c), 산화제 가스 공급원(117d) 및 붕소 원료 가스 공급원(117e)을 포함하고 있다. 불활성 가스 공급 기구(115)는, 불활성 가스 공급원(120)을 포함하고 있다.
실리콘 원료 가스의 일례는 디클로로실란, 탄화제 가스의 일례는 에틸렌, 질화제 가스의 일례는 암모니아, 산화제 가스의 일례는 산소, 붕소 원료 가스의 일례는 삼염화 붕소, 불활성 가스의 일례는 질소 가스이다. 불활성 가스는, 퍼지 가스 등에 이용된다.
실리콘 원료 가스 공급원(117a)은, 유량 제어기(121a) 및 개폐 밸브(122a)를 개재하여, 분산 노즐(123a)에 접속되어 있다. 마찬가지로, 탄화제 가스 공급원(117b), 질화제 가스 공급원(117c), 산화제 가스 공급원(117d) 및 붕소 원료 가스 공급원(117e)은, 유량 제어기(121b 내지 121e) 및 개폐 밸브(122b 내지 122e)를 개재하여, 분산 노즐(123b 내지 123e)에 각각 접속되어 있다.
분산 노즐(123a 내지 123e)은 석영관으로 이루어지고, 매니폴드(103)의 측벽을 내측으로 관통하여 상방향으로 굴곡되어 수직으로 연장된다. 분산 노즐(123a 내지 123e)의 수직 부분에는, 복수의 가스 토출 구멍(124)이 소정의 간격을 두고 형성되어 있다. 이에 의해, 각 가스는, 가스 토출 구멍(124)으로부터 수평 방향으로 처리실(101) 내를 향하여 대략 균일하게 토출된다.
불활성 가스 공급원(120)은, 유량 제어기(121f) 및 개폐 밸브(122f)를 개재하여, 노즐(128)에 접속되어 있다. 노즐(128)은, 매니폴드(103)의 측벽을 관통하고, 그 선단으로부터 불활성 가스를, 수평 방향으로 처리실(101) 내를 향하여 토출시킨다.
처리실(101) 내의, 분산 노즐(123a 내지 123e)과 반대측의 부분에는, 처리실(101) 내를 배기하기 위한 배기구(129)가 설치되어 있다. 배기구(129)는 처리실(101)의 측벽을 상하 방향으로 깎아냄으로써 가늘고 길게 형성되어 있다. 처리실(101)의 배기구(129)에 대응하는 부분에는, 배기구(129)를 덮도록 단면이 역 ㄷ자 형상으로 성형된 배기구 커버 부재(130)가 용접에 의해 장착되어 있다. 배기구 커버 부재(130)는 처리실(101)의 측벽을 따라서 상방으로 연장되어 있고, 처리실(101)의 상방에 가스 출구(131)를 규정하고 있다. 가스 출구(131)에는, 진공 펌프 등을 포함하는 배기 기구(132)가 접속된다. 배기 기구(132)는, 처리실(101) 내를 배기함으로써 처리에 사용한 처리 가스의 배기 및 처리실(101) 내의 압력을 처리에 적합한 처리 압력으로 한다.
처리실(101)의 외주에는 통체 형상의 가열 장치(133)가 설치되어 있다. 가열 장치(133)는, 처리실(101) 내에 공급된 가스를 활성화함과 함께, 처리실(101) 내에 수용된 피처리체, 본 예에서는 실리콘 웨이퍼(1)를 가열한다.
성막 장치(100)의 각 부의 제어는, 예를 들어 마이크로프로세서(컴퓨터)로 이루어지는 컨트롤러(150)에 의해 행해진다. 컨트롤러(150)에는, 오퍼레이터가 성막 장치(100)를 관리하기 위해 코맨드의 입력 조작 등을 행하는 터치 패널이나, 성막 장치(100)의 가동 상황을 가시화하여 표시하는 디스플레이 등으로 이루어지는 유저 인터페이스(151)가 접속되어 있다.
컨트롤러(150)에는 기억부(152)가 접속되어 있다. 기억부(152)는, 성막 장치(100)에서 실행되는 각종 처리를 컨트롤러(150)의 제어로 실현하기 위한 제어 프로그램이나, 처리 조건에 따라서 성막 장치(100)의 각 구성부에 처리를 실행시키기 위한 프로그램 즉 레시피가 저장된다. 레시피는, 예를 들어, 기억부(152) 중의 기억 매체에 기억된다. 기억 매체는, 하드 디스크나 반도체 메모리이어도 되고, CD-ROM, DVD, 플래시 메모리 등의 가반성의 것이어도 된다. 또한, 다른 장치로부터, 예를 들어 전용 회선을 통하여 레시피를 적절하게 전송시키도록 하여도 된다. 레시피는, 필요에 따라서, 유저 인터페이스(151)로부터의 지시 등에 의해 기억부(152)로부터 판독되고, 판독된 레시피에 따른 처리를 컨트롤러(150)가 실행함으로써, 성막 장치(100)는 컨트롤러(150)의 제어 하에, 원하는 처리가 실시된다.
본 예에서는, 컨트롤러(150)의 제어 하에, 상기 제1 내지 제3 실시 형태에 따른 실리콘산탄질화막의 형성 방법에 따른 처리가 순차적으로 실시된다.
상기 제1, 제2 실시 형태에 따른 붕소 함유 실리콘산탄질화막의 형성 방법 및 제3 실시 형태에 따른 실리콘산탄질화막의 형성 방법은, 도 22에 도시하는 바와 같은 성막 장치(100)를 사용함으로써, 1대의 성막 장치에 의해 실행할 수 있다.
또한, 성막 장치로서는 도 22에 도시하는 바와 같은 뱃치식에 한정되지 않고, 매엽식의 성막 장치 등이어도 된다.
이상, 본 발명을 몇 개의 실시 형태에 따라서 설명하였지만, 본 발명은, 상기 실시 형태에 한정되는 것은 아니며, 그 취지를 일탈하지 않는 범위에서 다양하게 변형 가능하다.
예를 들어, 상기 실시 형태에 있어서는, 처리 조건을 구체적으로 예시하였지만, 처리 조건은, 상기 구체적인 예시에 한정되는 것은 아니다.
또한, 도 1 및 도 13에 있어서는, 실리콘산질화막을 형성하는 공정(스텝 3)이 최종의 처리로 되어 있지만, 스텝 3의 이후에 실리콘탄질화막을 형성하는 공정을 넣어, 실리콘탄질화막을 형성하는 공정을 최종의 처리로 하여도 된다.
또한, 도 7에 있어서는, 질화 공정(스텝 23)이 최종의 처리로 되어 있지만, 스텝 24의 이후에 탄화 공정을 넣어, 탄화 공정을 최종의 처리로 하여도 된다. 마찬가지로, 도 10에 있어서는 산화 공정(스텝 33)이 최종의 처리로 되어 있지만, 스텝 34의 이후에 산화 공정을 넣어, 산화 공정을 최종의 처리로 하여도 된다.
또한, 산화 공정에 있어서의 산화는, 산소 가스에 의한 산화 외에, 오존 가스에 의한 오존 산화, 산소 라디칼을 사용한 라디칼 산화 중 어느 것이어도 사용할 수 있다. 마찬가지로, 질화 공정에 있어서의 질화는 암모니아 가스에 의한 질화 외에, 암모니아 라디칼을 사용한 라디칼 질화를 사용할 수 있다.
그 밖에, 본 발명은 그 요지를 일탈하지 않는 범위에서 다양하게 변형할 수 있다.
1 : 실리콘 웨이퍼
2 : 붕소질화(BN)막
3 : 실리콘탄질화(SiCN)막
4 : 실리콘산질화(SiON)막
5, 5a : 붕소 함유 실리콘산탄질화(SiBOCN)막
11 : 실리콘질화막(SiN)막

Claims (11)

  1. 하지 상에 붕소 함유 실리콘산탄질화막을 형성하는 방법으로서,
    상기 하지 상에 붕소 함유막을 형성하고, 상기 붕소 함유막 상에 실리콘탄질화막과 실리콘산질화막을 적층하여 붕소 함유 실리콘산탄질화막을 형성하고,
    상기 붕소 함유막의 형성과, 상기 실리콘탄질화막의 형성과, 상기 실리콘산질화막의 형성을 반복하는
    붕소 함유 실리콘산탄질화막의 형성 방법.
  2. 삭제
  3. 제1항에 있어서,
    상기 실리콘탄질화막의 형성이 실리콘막의 탄화 공정 및 질화 공정을 포함하고, 상기 실리콘산질화막의 형성이 실리콘막의 산화 공정 및 질화 공정을 포함하는
    붕소 함유 실리콘산탄질화막의 형성 방법.
  4. 제3항에 있어서,
    상기 실리콘탄질화막의 형성에 있어서 상기 실리콘막의 탄화 공정 및 질화 공정을 반복하는
    붕소 함유 실리콘산탄질화막의 형성 방법.
  5. 제3항에 있어서,
    상기 실리콘산질화막의 형성에 있어서 상기 실리콘막의 산화 공정 및 질화 공정을 반복하는
    붕소 함유 실리콘산탄질화막의 형성 방법.
  6. 제1항에 있어서,
    상기 실리콘탄질화막을 형성한 후, 상기 실리콘산질화막을 형성하기 전에, 실리콘질화막을 형성하는 공정을 포함하는
    붕소 함유 실리콘산탄질화막의 형성 방법.
  7. 하지 상에 실리콘산탄질화막을 형성하는 방법으로서,
    상기 하지 상에 실리콘탄질화막과, 실리콘질화막과, 실리콘산질화막을 적층하여 실리콘산탄질화막을 형성하고,
    상기 실리콘탄질화막의 형성과, 상기 실리콘질화막의 형성과, 상기 실리콘산질화막의 형성을 반복하는
    실리콘산탄질화막의 형성 방법.
  8. 삭제
  9. 제7항에 있어서,
    상기 실리콘탄질화막의 형성이 실리콘막의 탄화 공정 및 질화 공정을 포함하고, 상기 실리콘산질화막의 형성이 실리콘막의 산화 공정 및 질화 공정을 포함하는
    실리콘산탄질화막의 형성 방법.
  10. 제9항에 있어서,
    상기 실리콘탄질화막의 형성에 있어서 상기 실리콘막의 탄화 공정 및 질화 공정을 반복하는
    실리콘산탄질화막의 형성 방법.
  11. 제9항에 있어서,
    상기 실리콘산질화막의 형성에 있어서 상기 실리콘막의 산화 공정 및 질화 공정을 반복하는
    실리콘산탄질화막의 형성 방법.
KR1020130030483A 2012-03-27 2013-03-21 붕소 함유 실리콘산탄질화막의 형성 방법 및 실리콘산탄질화막의 형성 방법 KR101577862B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2012-072419 2012-03-27
JP2012072419A JP5758829B2 (ja) 2012-03-27 2012-03-27 ボロン含有シリコン酸炭窒化膜の形成方法およびシリコン酸炭窒化膜の形成方法

Publications (2)

Publication Number Publication Date
KR20130110047A KR20130110047A (ko) 2013-10-08
KR101577862B1 true KR101577862B1 (ko) 2015-12-15

Family

ID=49235596

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130030483A KR101577862B1 (ko) 2012-03-27 2013-03-21 붕소 함유 실리콘산탄질화막의 형성 방법 및 실리콘산탄질화막의 형성 방법

Country Status (4)

Country Link
US (1) US9142403B2 (ko)
JP (1) JP5758829B2 (ko)
KR (1) KR101577862B1 (ko)
TW (1) TWI517205B (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6246558B2 (ja) 2013-10-29 2017-12-13 東京エレクトロン株式会社 シリコン酸炭窒化物膜、シリコン酸炭化物膜、シリコン酸窒化物膜の成膜方法および成膜装置
JP6224258B2 (ja) * 2014-09-08 2017-11-01 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
WO2016103317A1 (ja) * 2014-12-22 2016-06-30 株式会社日立国際電気 半導体装置の製造方法、基板処理装置および記録媒体
JP2016178224A (ja) * 2015-03-20 2016-10-06 東京エレクトロン株式会社 シリコン窒化膜の形成方法、および、シリコン窒化膜の形成装置
JP6447393B2 (ja) * 2015-07-06 2019-01-09 東京エレクトロン株式会社 成膜処理装置、成膜処理方法及び記憶媒体
JP6594804B2 (ja) * 2016-03-11 2019-10-23 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
US10957543B2 (en) * 2017-09-29 2021-03-23 Taiwan Semiconductor Manufacturing Co., Ltd. Device and method of dielectric layer

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011192875A (ja) 2010-03-16 2011-09-29 Hitachi Kokusai Electric Inc 半導体装置の製造方法及び基板処理装置

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6533910B2 (en) * 2000-12-29 2003-03-18 Lam Research Corporation Carbonitride coated component of semiconductor processing equipment and method of manufacturing thereof
KR100448714B1 (ko) * 2002-04-24 2004-09-13 삼성전자주식회사 다층 나노라미네이트 구조를 갖는 반도체 장치의 절연막및 그의 형성방법
US20050287747A1 (en) 2004-06-29 2005-12-29 International Business Machines Corporation Doped nitride film, doped oxide film and other doped films
JP2006216897A (ja) * 2005-02-07 2006-08-17 Toshiba Corp 半導体装置及びその製造方法
JP4258518B2 (ja) 2005-03-09 2009-04-30 東京エレクトロン株式会社 成膜方法、成膜装置及び記憶媒体
US7294581B2 (en) * 2005-10-17 2007-11-13 Applied Materials, Inc. Method for fabricating silicon nitride spacer structures
US7416995B2 (en) * 2005-11-12 2008-08-26 Applied Materials, Inc. Method for fabricating controlled stress silicon nitride films
US7964514B2 (en) * 2006-03-02 2011-06-21 Applied Materials, Inc. Multiple nitrogen plasma treatments for thin SiON dielectrics
US20080213479A1 (en) * 2007-02-16 2008-09-04 Tokyo Electron Limited SiCN film formation method and apparatus
JP4924437B2 (ja) 2007-02-16 2012-04-25 東京エレクトロン株式会社 成膜方法及び成膜装置
US8084105B2 (en) * 2007-05-23 2011-12-27 Applied Materials, Inc. Method of depositing boron nitride and boron nitride-derived materials
US7871926B2 (en) * 2007-10-22 2011-01-18 Applied Materials, Inc. Methods and systems for forming at least one dielectric layer
KR101366002B1 (ko) * 2010-04-09 2014-02-21 가부시키가이샤 히다치 고쿠사이 덴키 반도체 장치의 제조 방법, 기판 처리 방법 및 기판 처리 장치
JP5654862B2 (ja) 2010-04-12 2015-01-14 株式会社日立国際電気 半導体装置の製造方法、基板処理方法及び基板処理装置
JP5572447B2 (ja) * 2010-05-25 2014-08-13 株式会社日立国際電気 半導体装置の製造方法、基板処理方法及び基板処理装置
US8357608B2 (en) * 2010-08-09 2013-01-22 International Business Machines Corporation Multi component dielectric layer
JP5847566B2 (ja) * 2011-01-14 2016-01-27 株式会社日立国際電気 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム
JP5699980B2 (ja) * 2011-06-16 2015-04-15 東京エレクトロン株式会社 成膜方法及び成膜装置
JP5806612B2 (ja) * 2011-12-27 2015-11-10 東京エレクトロン株式会社 シリコン酸炭窒化膜の形成方法
KR101883327B1 (ko) * 2012-03-28 2018-07-30 삼성전자주식회사 반도체 소자의 미세 패턴 형성 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011192875A (ja) 2010-03-16 2011-09-29 Hitachi Kokusai Electric Inc 半導体装置の製造方法及び基板処理装置

Also Published As

Publication number Publication date
JP2013206989A (ja) 2013-10-07
KR20130110047A (ko) 2013-10-08
US20130260576A1 (en) 2013-10-03
JP5758829B2 (ja) 2015-08-05
US9142403B2 (en) 2015-09-22
TW201405629A (zh) 2014-02-01
TWI517205B (zh) 2016-01-11

Similar Documents

Publication Publication Date Title
KR101577862B1 (ko) 붕소 함유 실리콘산탄질화막의 형성 방법 및 실리콘산탄질화막의 형성 방법
JP5806612B2 (ja) シリコン酸炭窒化膜の形成方法
TWI464802B (zh) 藉由化學氣相沉積之低溫介電膜形成
KR100861851B1 (ko) 실리콘 산화막 형성 방법 및 장치
KR101874667B1 (ko) 실리콘 산탄질화물막, 실리콘 산탄화물막, 실리콘 산질화물막의 성막 방법 및 성막 장치
JP5959307B2 (ja) 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム
KR100944833B1 (ko) 성막 장치, 성막 방법 및 기억 매체
JP5689398B2 (ja) 窒化シリコン膜の成膜方法及び成膜装置
TWI343952B (en) Method for silicon based dielectric chemical vapor deposition
TWI492300B (zh) 製造半導體裝置之方法、處理基板之方法、基板處理設備及非暫時性電腦可讀取記錄媒體
TWI616926B (zh) 半導體裝置之製造方法、基板處理裝置及記錄媒體
CN108122736B (zh) 半导体装置的制造方法、基板处理装置以及存储介质
JP2013102130A (ja) 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム
JP6741780B2 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
CN108962733A (zh) 半导体装置的制造方法、基板处理装置和记录介质
US20220375745A1 (en) Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
KR101888727B1 (ko) ＳｉＣＮ막의 성막 방법
JP2018101687A (ja) 半導体装置の製造方法、基板処理装置、およびプログラム
CN110616412B (zh) 半导体器件的制造方法、衬底处理装置及记录介质
US11037823B2 (en) Method of manufacturing semiconductor device
TW202129053A (zh) 氧化矽之拓撲選擇性膜形成之方法

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20181119

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20191118

Year of fee payment: 5