JP2006216897A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2006216897A JP2006216897A JP2005030586A JP2005030586A JP2006216897A JP 2006216897 A JP2006216897 A JP 2006216897A JP 2005030586 A JP2005030586 A JP 2005030586A JP 2005030586 A JP2005030586 A JP 2005030586A JP 2006216897 A JP2006216897 A JP 2006216897A
- Authority
- JP
- Japan
- Prior art keywords
- atoms
- insulating film
- boron
- semiconductor device
- gate insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Abandoned
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 53
- 238000004519 manufacturing process Methods 0.000 title claims description 38
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical group [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims abstract description 116
- 125000004433 nitrogen atom Chemical group N* 0.000 claims abstract description 73
- 229910052796 boron Inorganic materials 0.000 claims abstract description 58
- 229910052757 nitrogen Inorganic materials 0.000 claims abstract description 52
- 239000000758 substrate Substances 0.000 claims abstract description 43
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 82
- 125000004430 oxygen atom Chemical group O* 0.000 claims description 26
- 238000000034 method Methods 0.000 claims description 18
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 14
- 229920005591 polysilicon Polymers 0.000 claims description 14
- 239000007789 gas Substances 0.000 claims description 13
- 150000004767 nitrides Chemical class 0.000 claims description 8
- 229910052760 oxygen Inorganic materials 0.000 claims description 4
- 238000009792 diffusion process Methods 0.000 abstract description 114
- 230000035515 penetration Effects 0.000 abstract description 41
- 230000002265 prevention Effects 0.000 abstract description 38
- 239000012535 impurity Substances 0.000 abstract description 8
- 229910052581 Si3N4 Inorganic materials 0.000 description 86
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 86
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 37
- PZNSFCLAULLKQX-UHFFFAOYSA-N Boron nitride Chemical compound N#B PZNSFCLAULLKQX-UHFFFAOYSA-N 0.000 description 35
- 229910052582 BN Inorganic materials 0.000 description 34
- 229910052710 silicon Inorganic materials 0.000 description 34
- 239000010703 silicon Substances 0.000 description 34
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 27
- 229910052814 silicon oxide Inorganic materials 0.000 description 27
- 238000005121 nitriding Methods 0.000 description 10
- 230000000694 effects Effects 0.000 description 8
- 229910004298 SiO 2 Inorganic materials 0.000 description 6
- 125000004429 atom Chemical group 0.000 description 6
- 239000000463 material Substances 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 4
- 239000000470 constituent Substances 0.000 description 4
- 239000001257 hydrogen Substances 0.000 description 4
- 229910052739 hydrogen Inorganic materials 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 230000002159 abnormal effect Effects 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000001755 magnetron sputter deposition Methods 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000005728 strengthening Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
- H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
- H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/314—Inorganic layers
- H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/314—Inorganic layers
- H01L21/318—Inorganic layers composed of nitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
- H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
- H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
- H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Chemical & Material Sciences (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Formation Of Insulating Films (AREA)
Abstract
【課題】不純物の突き抜けや拡散を防止できる高性能な絶縁膜を提案する。
【解決手段】本発明の例に関わる半導体装置は、半導体基板11と、半導体基板11上に形成されるPチャネルMOSトランジスタのゲート絶縁膜13とを備える。ゲート絶縁膜13は、酸化膜(SiO2)と、少なくともボロン原子と窒素原子を含む拡散防止膜(BN)とから構成される。
【選択図】図1
【解決手段】本発明の例に関わる半導体装置は、半導体基板11と、半導体基板11上に形成されるPチャネルMOSトランジスタのゲート絶縁膜13とを備える。ゲート絶縁膜13は、酸化膜(SiO2)と、少なくともボロン原子と窒素原子を含む拡散防止膜(BN)とから構成される。
【選択図】図1
Description
本発明は、半導体装置及びその製造方法に関する。
社会の高度情報化に伴い、LSIの高性能化に対する要求も益々高くなっている。その高性能化は、主として、MOSトランジスタの微細化によって達成される。
現在のLSIでは、MOSトランジスタのゲート絶縁膜の厚さがおよそ1.5nmである。更なる高性能化のために微細化がこのまま進行すると、2010年頃には、MOSトランジスタのゲート絶縁膜の厚さは、0.7nm程度になるとITRS(International Technology Roadmap for Semiconductor)で予想されている。
しかし、ゲート絶縁膜がこのように薄くなると、MOSトランジスタの動作時に、そのゲート絶縁膜にトンネル電流が流れるようになる。これは、ゲートリークと呼ばれ、LSIの高性能化にとっては好ましいものではない。
そこで、ゲート絶縁膜を薄くしても、ゲートリークを発生させない技術が研究されている。
例えば、従来、ゲート絶縁膜の材料として良く使用されてきた酸化シリコンに代えて、それよりも誘電率が大きい材料(high-k材料)、例えば、窒素を含む酸化シリコンをゲート絶縁膜として使用する技術が注目されている。
高濃度の窒素を含んだSiONは、そのような材料の候補の一つである(非特許文献1参照)。この材料の特徴は、ゲート絶縁膜のシリコン基板との界面を酸化シリコンとしながらも、その内部の窒素濃度が十分に高い点にあり、これにより、誘電率が高く、かつ、界面特性が良好なゲート絶縁膜を提供できる。
しかし、このような酸化シリコン内における窒素の高濃度化によって引き起こされる問題がある。
それは、PチャネルMOSトランジスタのフラットバンドの異常なシフトである(非特許文献2参照)。即ち、回路設計の観点からみると、PチャネルMOSトランジスタのフラットバンドがシフトするということは、回路特性上、許されない大きな問題であり、これをなくすためには、酸化シリコン内における窒素の高濃度化を諦めざるを得ない。
特開昭58−80061号公報
特開昭59−207811号公報
D. Matsushita et al., Symp. VLSI Tech., (2004)172.
Z. Wang et al, IEEE Electron device Lett., 21(2000)170.
H.S. Yang et al, J. Appl. Phys., 91 (2002)6695.
本発明は、不純物の突き抜けや拡散を防止でき、誘電率が高く、EOTが小さく、かつ、耐湿性に優れた絶縁膜を提案する。
本発明の例に関わる半導体装置は、半導体基板と、前記半導体基板上に形成される絶縁膜とを備え、前記絶縁膜は、酸素原子を含む領域と、少なくともボロン原子と窒素原子を含む領域とから構成される。
本発明の例に関わる半導体装置は、半導体基板と、前記半導体基板上に形成される絶縁膜とを備え、前記絶縁膜は、窒素原子を含む領域と、少なくともボロン原子と窒素原子を含む領域とから構成される。
前記窒素原子を含む領域は、酸素原子を含む2つの領域に挟み込まれていてもよい。また、前記酸素原子を含む2つの領域のうちの一方の窒素濃度は、他方の窒素濃度よりも高くてもよい。
前記絶縁膜は、PチャネルMOSトランジスタのゲート絶縁膜として用いられる。前記PチャネルMOSトランジスタのゲート電極は、ボロン原子を含むポリシリコンから構成される。前記少なくともボロン原子と窒素原子を含む領域は、前記ゲート電極に隣接する。
前記少なくともボロン原子と窒素原子を含む領域の原子密度は、前記窒化膜の原子密度よりも大きい。
前記少なくともボロン原子と窒素原子を含む領域は、1×1018cm−3以上のボロン原子を含む。
前記少なくともボロン原子と窒素原子を含む領域では、前記ボロン原子の面密度のほうが前記窒素原子の面密度よりも大きい。
本発明の例に関わる半導体装置の製造方法は、半導体基板上に酸化原子を含む領域を形成する工程と、前記酸素原子を含む領域上に少なくともボロン原子と窒素原子を含む領域を形成する工程とを備える。
本発明の例に関わる半導体装置の製造方法は、半導体基板上に窒素原子を含む領域を形成する工程と、前記窒素原子を含む領域上に少なくともボロン原子と窒素原子を含む領域を形成する工程とを備える。
本発明の例に関わる半導体装置の製造方法は、さらに、前記窒素原子を含む領域を挟み込む酸素原子を含む2つの領域を形成する工程を備え、前記少なくともボロン原子と窒素原子を含む領域は、前記酸素原子を含む2つの領域のうちの一方の上に形成される。
本発明の例に関わる半導体装置の製造方法は、さらに、前記酸素原子を含む2つの領域のうちの一方に窒素原子を注入し、前記酸素原子を含む2つの領域のうちの一方の窒素濃度を他方の窒素濃度よりも高くする工程を備える。
前記少なくともボロン原子と窒素原子を含む領域は、前記窒素原子を含むガスと前記ボロン原子を含むガスからなる雰囲気内でプラズマを発生させることにより形成される。
前記窒素原子を含むガスは、NH3、N2O、N、及び、N2のいずれか1つを含む。
本発明の例に関わる半導体装置の製造方法は、さらに、前記少なくともボロン原子と窒素原子を含む領域上にPチャネルMOSトランジスタのゲート電極となるボロン原子を含んだポリシリコンを形成する工程を備える。
前記少なくともボロン原子と窒素原子を含む領域は、ボロン原子を含むポリシリコンを、窒素原子を含むガスに晒すことにより形成される。
本発明の例によれば、不純物の突き抜けや拡散を防止でき、誘電率が高く、EOTが小さく、かつ、耐湿性に優れた絶縁膜を提供できる。
この技術をPチャネルMOSトランジスタのゲート絶縁膜に適用することにより、ゲート電極内のボロンがゲート絶縁膜内に侵入することを有効に防止できる。このため、ゲートリークやフラットバンドシフトの問題を解消できる。
以下、図面を参照しながら、本発明の例を実施するための最良の形態について詳細に説明する。
1. 概要
本発明の例では、不純物の突き抜けや拡散を防止でき、誘電率が高く、EOTが小さく、耐湿性に優れ、かつ、閾値電圧のシフト量が小さい絶縁膜を提案する。例えば、本発明の例では、薄膜化されても、ゲートリークやフラットバンドシフトなどの問題が発生しないPチャネルMOSトランジスタのゲート絶縁膜の構造を提案する。
本発明の例では、不純物の突き抜けや拡散を防止でき、誘電率が高く、EOTが小さく、耐湿性に優れ、かつ、閾値電圧のシフト量が小さい絶縁膜を提案する。例えば、本発明の例では、薄膜化されても、ゲートリークやフラットバンドシフトなどの問題が発生しないPチャネルMOSトランジスタのゲート絶縁膜の構造を提案する。
まず、フラットバンドシフトの原因について検討する。
フラットバンドシフトは、PチャネルMOSトランジスタで発生する。ここで、PチャネルMOSトランジスタでは、ゲート電極として、主にボロンを含んだポリシリコンを使用する。このボロンは、ゲート電極からゲート絶縁膜へ拡散し、ゲート絶縁膜内の窒素と結合し、シリコンのダングリングボンドを発生させる。これが、フラットバンドシフトの大きな原因である。
つまり、これまでは、「ボロンの突き抜け」によるMOSトランジスタの閾値変動を抑えることを目的にゲート絶縁膜内に高濃度の窒素を含ませてきたが、この先の世代では、これに加えて、「ボロンの拡散」によるシリコンのダングリングボンドの発生を食い止めることが必要である。
本発明の例では、このシリコンのダングリングボンドを主に防止するために、ゲート絶縁膜(酸化シリコン、窒化シリコン、SiONなど)の表面に、ボロン原子と窒素原子を含んだ拡散防止膜を形成する。拡散防止膜としては、例えば、窒化ホウ素(BN)が使用される。
ボロン原子と窒素原子を含んだ拡散防止膜は、ボロンの拡散防止膜として一般的に使用されているSi3N4と比べると、原子密度が高いため (Si3N4: 100 atoms/nm3 , BN: 130 atoms/nm3)、ボロンの拡散をより抑えることができる。結果として、絶縁膜中の窒素濃度をより高めることが可能になる。従って、ゲートリークやフラットバンドシフトなしに、EOT(Equipment Oxide Thickness)を実質的に薄くして、LSIの高性能化を図ることができる。
尚、拡散防止膜にボロンを含ませるには、例えば、BC=3-NH3-H2-SiC=4、B2H6などのボロン原子を含んだガスを用いて、マグネトロンスパッタ法、PLD法、気相成長CVD法、ICP−CVD法などの方法により拡散防止膜を形成する。
これにより、ゲート電極内のボロンがゲート絶縁膜内に侵入することを防止でき、ボロンと窒素の結合によるシリコンのダングリングボンドの発生もなくなるため、例えば、ゲート絶縁膜内の窒素の高濃度化に伴うフラットバンドシフトを抑えることができる。
その結果、窒素濃度が高い(EOTが薄い)PチャネルMOSトランジスタのゲート絶縁膜を提供できる。
2. 実施の形態
次に、最良と思われるいくつかの実施の形態について説明する。
次に、最良と思われるいくつかの実施の形態について説明する。
(1) 第1実施の形態
第1実施の形態に関わる半導体装置及びその製造方法について説明する。
第1実施の形態に関わる半導体装置及びその製造方法について説明する。
A. 構造
図1は、第1実施の形態に関わるPチャネルMOSトランジスタの構造を示している。
図1は、第1実施の形態に関わるPチャネルMOSトランジスタの構造を示している。
N型シリコン基板(ウェルでもよい)11の表面領域には、P型拡散層12A,12Bが形成される。P型拡散層12A,12B間のチャネル領域上には、ゲート絶縁膜13を経由して、ゲート電極14が形成される。ゲート電極14は、P型不純物(例えば、ボロン)を含むポリシリコンから構成される。
ここで、ゲート絶縁膜13は、例1に示すように、酸化シリコン(SiO2)と、酸化シリコンの上部に形成される窒素を含んだ部分と、その窒素を含んだ部分上に形成されるボロン原子と窒素原子を含んだ拡散防止膜とから構成される。
窒素を含んだ部分は、例えば、酸化シリコン上に形成されるSiNであってもよいし、また、酸化シリコンの表面部分に窒素を導入することにより形成されるSiONであってもよい。拡散防止膜は、例えば、BNから構成される。
また、ゲート絶縁膜13は、例2に示すように、酸化シリコン(SiO2)と、酸化シリコン上に形成されるボロン原子と窒素原子を含んだ拡散防止膜(例えば、BN)とから構成されていてもよい。
例1及び例2において、拡散防止膜は、ゲート電極14内のボロンの付き抜けと拡散の両方を同時に防止する機能を持つため、ゲート絶縁膜が薄くなっても、PチャネルMOSトランジスタにおけるフラットバンドシフトを有効に防止することができる。
B. 製造方法
次に、図1のMOSトランジスタにおけるゲート絶縁膜の製造方法について、図2を参照しながら説明する。
次に、図1のMOSトランジスタにおけるゲート絶縁膜の製造方法について、図2を参照しながら説明する。
まず、シリコン基板1を希HF処理し、シリコン基板1の表面を水素により終端化する(ステップST1)。この後、シリコン基板1をチャンバー内に導入する(ステップST2)。続いて、チャンバー内の雰囲気を、例えば、35TorrのN2Oとし、ヒーターを制御することにより、シリコン基板1の表面を800℃以上、1000℃以下の温度(例えば、800℃)に設定し、この状態を約30秒間維持する。その結果、シリコン基板1上に酸化シリコン(SiO2)3Aが形成される(ステップST3〜ST4)。
続いて、Arを16sccm、Heを5.4sccm、N2を0.3sccm、B2H6を0.6sccm導入し、H2プラズマ、N2プラズマ、Arプラズマを約1秒間発生させる。ここで、B2H6の流量は、Heのそれの約10%に設定される。これにより、酸化シリコン3Aの表面がN2プラズマ、H2プラズマにより削り取られると共に、酸化シリコン3A上にBN6が約0.3nmの厚さで形成される(ステップST5)。
以上のステップにより、例2の構造が完成する。
尚、ステップST4とステップST5との間にSiN又はSiONを形成するステップを追加すれば、例1の構造を得ることができる。
尚、ステップST4とステップST5との間にSiN又はSiONを形成するステップを追加すれば、例1の構造を得ることができる。
C. 効果
第1実施の形態に関わる半導体装置及びその製造方法による効果について説明する。
第1実施の形態に関わる半導体装置及びその製造方法による効果について説明する。
図3は、ゲート電極内のボロンの付き抜け及び拡散の程度をゲート絶縁膜の構造で比較して示している。
ここでは、4種類のゲート絶縁膜を例にとるが、いずれも物理膜厚(ゲート絶縁膜として利用する部分の実際の厚さ)は、2nmとする。
一つ目は、酸化シリコン(SiO2)のみからなるゲート絶縁膜であり、二つ目は、酸化シリコンと窒化シリコン(SiN)からなるゲート絶縁膜であり、三つ目は、酸化シリコン上に0.3nmの厚さのBNが形成されたゲート絶縁膜であり、四つ目は、酸化シリコン上に窒化シリコンと0.3nmのBNが形成されたゲート絶縁膜である。
酸化シリコンのみからなるゲート絶縁膜では、ボロンの拡散だけでなく、ボロンの突き抜けも発生している。これでは、フラットバンドシフトを抑えることはできない。酸化シリコンと窒化シリコンからなるゲート絶縁膜では、ボロンの突き抜け及び拡散がある程度抑えられているが、完全ではない。
これに対し、酸化シリコン上にBNが形成されたゲート絶縁膜では、ボロンの突き抜け及び拡散がほぼ完全に抑えられている。また、酸化シリコン上に窒化シリコンとBNが形成されたゲート絶縁膜では、ボロンの突き抜け及び拡散の抑止が完全であり、フラットバンドシフトを防止できる。
このように、ゲート絶縁膜の物理膜厚が2nm又はそれを下回る値になったときに、その表面に、ボロン原子と窒素原子を含む拡散防止膜(例えば、BN)を形成することは、ゲート電極からゲート絶縁膜へのボロンの突き抜け及び拡散によるフラットバンドシフトを防止するにあたって非常に有効な手段となる。
図4は、図3で比較した4種類のゲート絶縁膜を用いたときのPチャネルMOSトランジスタの閾値電圧のばらつきの程度を示している。
ΔVthは、ボロンの突き抜け及び拡散によるPチャネルMOSトランジスタの閾値電圧のシフト量であり、ばらつきに相当する。
ボロン原子と窒素原子を含む拡散防止膜(例えば、BN)を持つゲート絶縁膜では、それを持たないゲート絶縁膜に比べて、閾値電圧のシフト量ΔVthが小さいことがわかる。これは、上述したように、拡散防止膜により、ゲート電極からゲート絶縁膜へのボロンの突き抜け及び拡散が抑えられているためである。
従って、第1実施の形態によれば、PチャネルMOSトランジスタのゲート絶縁膜の物理膜厚が2nm又はそれを下回る値になったとしても、閾値電圧Vthの制御性が劣化することはなく、LSIの高性能化に貢献できる。
(2) 第2実施の形態
次に、第2実施の形態に関わる半導体装置及びその製造方法について説明する。第2実施の形態は、上述の第1実施の形態の変形例である。第2実施の形態が第1実施の形態と異なる点は、ゲート絶縁膜として、酸化シリコンに代わり、窒化シリコンを用いる点にある。
次に、第2実施の形態に関わる半導体装置及びその製造方法について説明する。第2実施の形態は、上述の第1実施の形態の変形例である。第2実施の形態が第1実施の形態と異なる点は、ゲート絶縁膜として、酸化シリコンに代わり、窒化シリコンを用いる点にある。
A. 構造
図5は、第2実施の形態に関わるPチャネルMOSトランジスタの構造を示している。
図5は、第2実施の形態に関わるPチャネルMOSトランジスタの構造を示している。
N型シリコン基板(ウェルでもよい)11の表面領域には、P型拡散層12A,12Bが形成される。P型拡散層12A,12B間のチャネル領域上には、ゲート絶縁膜13を経由して、ゲート電極14が形成される。ゲート電極14は、P型不純物(例えば、ボロン)を含むポリシリコンから構成される。
ここで、ゲート絶縁膜13は、窒化シリコン(SiN)と、窒化シリコン上に形成されるボロン原子と窒素原子を含んだ拡散防止膜とから構成される。
尚、ゲート絶縁膜13を構成する窒化シリコンは、窒素を含む絶縁膜であればよく、例えば、窒素原子及びシリコン原子以外の他の原子(ボロン原子を除く)、例えば、酸素原子を含んでいてもよい。
また、拡散防止膜は、例えば、BNから構成される。
拡散防止膜は、ゲート電極14内のボロンの付き抜けと拡散の両方を同時に防止する機能を持つため、ゲート絶縁膜が薄くなっても、PチャネルMOSトランジスタにおけるフラットバンドシフトを有効に防止することができる。
B. 製造方法
次に、図5のMOSトランジスタにおけるゲート絶縁膜の製造方法について、図6を参照しながら説明する。
次に、図5のMOSトランジスタにおけるゲート絶縁膜の製造方法について、図6を参照しながら説明する。
まず、シリコン基板1を希HF処理し、シリコン基板1の表面を水素により終端化する(ステップST1)。この後、シリコン基板1をチャンバー内に導入する(ステップST2)。続いて、チャンバー内の雰囲気を、例えば、740TorrのNH3とし、ヒーターを制御することにより、シリコン基板1の表面を700℃以上、750℃以下の温度(例えば、700℃)に設定し、この状態を約100秒間維持する。その結果、シリコン基板1上に窒化シリコン(SiN)2が形成される(ステップST3〜ST4)。
続いて、Arを16sccm、Heを5.4sccm、N2を0.3sccm、B2H6を0.6sccm導入し、H2プラズマ、N2プラズマ、Arプラズマを約1秒間発生させる。ここで、B2H6の流量は、Heのそれの約10%に設定される。これにより、窒化シリコン2の表面がN2プラズマ、H2プラズマにより削り取られると共に、窒化シリコン2上にBN6が約0.3nmの厚さで形成される(ステップST5)。
以上のステップにより、図5のPチャネルMOSトランジスタのゲート絶縁膜が完成する。
C. 効果
第2実施の形態に関わる半導体装置及びその製造方法による効果について説明する。
第2実施の形態に関わる半導体装置及びその製造方法による効果について説明する。
図7は、ゲート電極内のボロンの付き抜け及び拡散の程度をゲート絶縁膜の構造で比較して示している。
ここでは、2種類のゲート絶縁膜を例にとるが、いずれも物理膜厚は、1.5nmとする。一つ目は、窒化シリコン(SiN)のみからなるゲート絶縁膜であり、二つ目は、窒化シリコン上に0.3nmの厚さのBNが形成されたゲート絶縁膜である。
窒化シリコンのみからなるゲート絶縁膜では、ボロンの突き抜け及び拡散がある程度抑えられているが、完全ではない。これに対し、窒化シリコン上にBNが形成されたゲート絶縁膜では、ボロンの突き抜け及び拡散がほぼ完全に抑えられている。
このように、ゲート絶縁膜の物理膜厚が2nm又はそれを下回る値になったときに、その表面に、ボロン原子と窒素原子を含む拡散防止膜(例えば、BN)を形成することは、ゲート電極からゲート絶縁膜へのボロンの突き抜け及び拡散によるフラットバンドシフトを防止するにあたって非常に有効な手段となる。
図8は、図7で比較した2種類のゲート絶縁膜を用いたときのPチャネルMOSトランジスタの閾値電圧のばらつきの程度を示している。
ΔVthは、ボロンの突き抜け及び拡散によるPチャネルMOSトランジスタの閾値電圧のシフト量であり、ばらつきに相当する。
ボロン原子と窒素原子を含む拡散防止膜(例えば、BN)を持つゲート絶縁膜では、それを持たないゲート絶縁膜に比べて、閾値電圧のシフト量ΔVthが小さいことがわかる。これは、上述したように、拡散防止膜により、ゲート電極からゲート絶縁膜へのボロンの突き抜け及び拡散が抑えられているためである。
従って、第2実施の形態においても、PチャネルMOSトランジスタのゲート絶縁膜の物理膜厚が2nm又はそれを下回る値になったときに、閾値電圧Vthの制御性の劣化を防止でき、LSIの高性能化に貢献できる。
図9は、酸化シリコン上に拡散防止膜を形成する場合(第1実施の形態)と窒化シリコン上に拡散防止膜を形成する場合(第2実施の形態)とで、ゲート絶縁膜の耐湿性がどのように変化するかを示したグラフである。
同図からは、窒化シリコン(例えば、SiN)と拡散防止膜(例えば、BN)とからなるゲート絶縁膜は、酸化シリコン(例えば、SiO2)と拡散防止膜とからなるゲート絶縁膜よりも耐湿性が優れている、ということが分かる。
これは、ゲート絶縁膜に窒化シリコンを用いることにより、その窒化シリコンの一部が金属窒化物に変化し、窒化シリコンと拡散防止膜との結合状態が安定化し、不活性となるためと考えられる。
尚、拡散防止膜としてのBNは、Si3N4などの金属窒化物を0.05〜0.15wt%の範囲内で含有することにより、剥離性や耐湿性などの特性が大幅に向上する。
第2実施の形態では、窒化シリコン上に、ボロン原子と窒素原子を含んだ拡散防止膜を形成することにより、ボロンの突き抜けや拡散を防止すると共に、ゲート絶縁膜の強化を実現できる。
(3) 第3実施の形態
次に、第3実施の形態に関わる半導体装置及びその製造方法について説明する。第3実施の形態は、上述の第2実施の形態の変形例である。第3実施の形態が第2実施の形態と異なる点は、ゲート絶縁膜として、窒化シリコンに代わり、界面が酸化された窒化シリコンを用いる点にある。
次に、第3実施の形態に関わる半導体装置及びその製造方法について説明する。第3実施の形態は、上述の第2実施の形態の変形例である。第3実施の形態が第2実施の形態と異なる点は、ゲート絶縁膜として、窒化シリコンに代わり、界面が酸化された窒化シリコンを用いる点にある。
A. 構造
図10は、第3実施の形態に関わるPチャネルMOSトランジスタの構造を示している。
図10は、第3実施の形態に関わるPチャネルMOSトランジスタの構造を示している。
N型シリコン基板(ウェルでもよい)11の表面領域には、P型拡散層12A,12Bが形成される。P型拡散層12A,12B間のチャネル領域上には、ゲート絶縁膜13を経由して、ゲート電極14が形成される。ゲート電極14は、P型不純物(例えば、ボロン)を含むポリシリコンから構成される。
ここで、ゲート絶縁膜13は、界面が酸化された窒化シリコン(SiON)と、この窒化シリコン上に形成されるボロン原子と窒素原子を含んだ拡散防止膜とから構成される。
尚、ゲート絶縁膜13を構成する窒化シリコンは、窒素を含む絶縁膜であればよく、例えば、窒素原子及びシリコン原子以外の他の原子(ボロン原子を除く)、例えば、酸素原子を含んでいてもよい。
また、拡散防止膜は、例えば、BNから構成される。
拡散防止膜は、ゲート電極14内のボロンの付き抜けと拡散の両方を同時に防止する機能を持つため、ゲート絶縁膜が薄くなっても、PチャネルMOSトランジスタにおけるフラットバンドシフトを有効に防止することができる。
B. 製造方法
次に、図10のMOSトランジスタにおけるゲート絶縁膜の製造方法について、図11を参照しながら説明する。
次に、図10のMOSトランジスタにおけるゲート絶縁膜の製造方法について、図11を参照しながら説明する。
まず、シリコン基板1を希HF処理し、シリコン基板1の表面を水素により終端化する(ステップST1)。この後、シリコン基板1をチャンバー内に導入する(ステップST2)。続いて、チャンバー内の雰囲気を、例えば、740TorrのNH3とし、ヒーターを制御することにより、シリコン基板1の表面を700℃以上、750℃以下の温度(例えば、700℃)に設定し、この状態を約100秒間維持する。その結果、シリコン基板1上に窒化シリコン(SiN)2が形成される(ステップST3〜ST4)。
次に、チャンバー内を、例えば、35TorrのN2Oとし、ヒーターを制御することにより、シリコン基板1の表面を800℃以上、1000℃以下の温度(例えば、800℃)に設定し、この状態を約30秒間維持する。その結果、窒化シリコン2の界面、即ち、シリコン基板1と窒化シリコン2との間、及び、窒化シリコン2の上面には、それぞれ、酸素原子を含んだ窒化シリコン(例えば、SiON)3,4が形成される(ステップST5)。
続いて、Arを16sccm、Heを5.4sccm、N2を0.3sccm、B2H6を0.6sccm導入し、H2プラズマ、N2プラズマ、Arプラズマを約1秒間発生させる。ここで、B2H6の流量は、Heのそれの約10%に設定される。これにより、酸素原子を含んだ窒化シリコン4の表面がN2プラズマ、H2プラズマにより削り取られると共に、この窒化シリコン4上にBN6が約0.3nmの厚さで形成される(ステップST6)。
以上のステップにより、図10のPチャネルMOSトランジスタのゲート絶縁膜が完成する。
C. 効果
第3実施の形態に関わる半導体装置及びその製造方法による効果について説明する。
第3実施の形態に関わる半導体装置及びその製造方法による効果について説明する。
図12は、ゲート電極内のボロンの付き抜け及び拡散の程度をゲート絶縁膜の構造で比較して示している。
ここでは、2種類のゲート絶縁膜を例にとるが、いずれも物理膜厚は、1.5nmとする。一つ目は、界面が酸化された窒化シリコン(SiON)からなるゲート絶縁膜であり、二つ目は、界面が酸化された窒化シリコン上に0.3nmの厚さのBNが形成されたゲート絶縁膜である。
界面が酸化された窒化シリコンからなるゲート絶縁膜では、ボロンの突き抜け及び拡散がある程度抑えられているが、完全ではない。これに対し、界面が酸化された窒化シリコン上にBNが形成されたゲート絶縁膜では、ボロンの突き抜け及び拡散がほぼ完全に抑えられている。
このように、ゲート絶縁膜の物理膜厚が2nm又はそれを下回る値になったときに、その表面に、ボロン原子と窒素原子を含む拡散防止膜(例えば、BN)を形成することは、ゲート電極からゲート絶縁膜へのボロンの突き抜け及び拡散によるフラットバンドシフトを防止するにあたって非常に有効な手段となる。
図13は、図12で比較した2種類のゲート絶縁膜を用いたときのPチャネルMOSトランジスタの閾値電圧のばらつきの程度を示している。
ΔVfbは、ボロンの突き抜け及び拡散によるPチャネルMOSトランジスタの閾値電圧のシフト量であり、ばらつきに相当する。
ボロン原子と窒素原子を含む拡散防止膜(例えば、BN)を持つゲート絶縁膜では、それを持たないゲート絶縁膜に比べて、閾値電圧のシフト量ΔVfbが小さいことがわかる。
また、横軸は、ゲート絶縁膜内の窒素濃度N[at.%]を表している。即ち、同図からは、以下のことが分かる。
拡散防止膜(例えば、BN)を持たないゲート絶縁膜では、ゲート絶縁膜内の窒素濃度が増大すると、閾値電圧のシフト量ΔVfbが極端に大きくなるのに対し、拡散防止膜を持つゲート絶縁膜では、ゲート絶縁膜内の窒素濃度が増大しても、閾値電圧のシフト量ΔVfbが極端に大きくなることはない。
これは、上述したように、拡散防止膜により、ゲート電極からゲート絶縁膜へのボロンの突き抜け及び拡散が抑えられているためである。
従って、第3実施の形態においても、PチャネルMOSトランジスタのゲート絶縁膜の物理膜厚が2nm又はそれを下回る値になったときに、閾値電圧Vfbの制御性の劣化を防止でき、LSIの高性能化に貢献できる。
尚、拡散防止膜としてのBNは、Si3N4などの金属窒化物を0.05〜0.15wt%の範囲内で含有することにより、剥離性や耐湿性などの特性が大幅に向上する。
第3実施の形態では、界面が酸化された窒化シリコン上に、ボロン原子と窒素原子を含んだ拡散防止膜を形成することにより、ボロンの突き抜けや拡散を防止すると共に、ゲート絶縁膜の強化を実現できる。
(4) 第4実施の形態
次に、第4実施の形態に関わる半導体装置及びその製造方法について説明する。第4実施の形態は、上述の第3実施の形態の変形例である。第4実施の形態が第3実施の形態と異なる点は、窒化シリコンと拡散防止膜との間の酸化された部分(SiON)の窒素濃度を高濃度化した点にある。
次に、第4実施の形態に関わる半導体装置及びその製造方法について説明する。第4実施の形態は、上述の第3実施の形態の変形例である。第4実施の形態が第3実施の形態と異なる点は、窒化シリコンと拡散防止膜との間の酸化された部分(SiON)の窒素濃度を高濃度化した点にある。
A. 構造
図14は、第4実施の形態に関わるPチャネルMOSトランジスタの構造を示している。
図14は、第4実施の形態に関わるPチャネルMOSトランジスタの構造を示している。
N型シリコン基板(ウェルでもよい)11の表面領域には、P型拡散層12A,12Bが形成される。P型拡散層12A,12B間のチャネル領域上には、ゲート絶縁膜13を経由して、ゲート電極14が形成される。ゲート電極14は、P型不純物(例えば、ボロン)を含むポリシリコンから構成される。
ここで、ゲート絶縁膜13は、界面が酸化された窒化シリコン(SiON)と、この窒化シリコン上に形成されるボロン原子と窒素原子を含んだ拡散防止膜とから構成される。
また、窒化シリコンと拡散防止膜との間の酸化された部分の窒素濃度は、高濃度化される。即ち、その部分の窒素濃度は、それ以外の部分の窒素濃度よりも大きい。
尚、ゲート絶縁膜13を構成する窒化シリコンは、窒素を含む絶縁膜であればよく、例えば、窒素原子及びシリコン原子以外の他の原子(ボロン原子を除く)、例えば、酸素原子を含んでいてもよい。
また、拡散防止膜は、例えば、BNから構成される。
拡散防止膜は、ゲート電極14内のボロンの付き抜けと拡散の両方を同時に防止する機能を持つため、ゲート絶縁膜が薄くなっても、PチャネルMOSトランジスタにおけるフラットバンドシフトを有効に防止することができる。
B. 製造方法
次に、図14のMOSトランジスタにおけるゲート絶縁膜の製造方法について、図15を参照しながら説明する。
次に、図14のMOSトランジスタにおけるゲート絶縁膜の製造方法について、図15を参照しながら説明する。
まず、シリコン基板1を希HF処理し、シリコン基板1の表面を水素により終端化する(ステップST1)。この後、シリコン基板1をチャンバー内に導入する(ステップST2)。続いて、チャンバー内の雰囲気を、例えば、740TorrのNH3とし、ヒーターを制御することにより、シリコン基板1の表面を700℃以上、750℃以下の温度(例えば、700℃)に設定し、この状態を約100秒間維持する。その結果、シリコン基板1上に窒化シリコン(SiN)2が形成される(ステップST3〜ST4)。
次に、チャンバー内を、例えば、35TorrのN2Oとし、ヒーターを制御することにより、シリコン基板1の表面を800℃以上、1000℃以下の温度(例えば、800℃)に設定し、この状態を約30秒間維持する。その結果、窒化シリコン2の界面、即ち、シリコン基板1と窒化シリコン2との間、及び、窒化シリコン2の上面には、それぞれ、酸素原子を含んだ窒化シリコン(例えば、SiON)3,4が形成される(ステップST5)。
続いて、チャンバー内を、例えば、30mTorrのN2とし、プラズマ(ラジカル)を約10秒間照射する。その結果、酸素原子を含んだ窒化シリコン4には、窒素原子が導入され、酸素原子を含んだ窒化シリコン4は、高濃度の窒素を含む酸窒化層5となる(ステップST6)。
続いて、Arを16sccm、Heを5.4sccm、N2を0.3sccm、B2H6を0.6sccm導入し、H2プラズマ、N2プラズマ、Arプラズマを約1秒間発生させる。ここで、B2H6の流量は、Heのそれの約10%に設定される。これにより、高濃度の窒素を含む酸窒化層5の表面がN2プラズマ、H2プラズマにより削り取られると共に、この酸窒化層5上にBN6が約0.3nmの厚さで形成される(ステップST7)。
以上のステップにより、図14のPチャネルMOSトランジスタのゲート絶縁膜が完成する。
C. 効果
第4実施の形態に関わる半導体装置及びその製造方法による効果について説明する。
第4実施の形態に関わる半導体装置及びその製造方法による効果について説明する。
図16は、上述の製造方法のステップ6に示される窒化(表面窒化と称する)を行った場合と行わない場合とでEOT−Jgの関係がどのようになるかを示している。
ここで、EOTは、Equipment Oxide Thicknessであり、Jgは、ゲートリークの程度を表す指標である。Jgの値が小さいほど、ゲートリークが少なく、良い特性となる。
SiON膜上にBN膜を直接付けた物理膜厚1.5nmのゲート絶縁膜の特性を白丸で示し、SiON膜に対して表面窒化を行った後にこのSiON上にBN膜を付けた物理膜厚1.5nmのゲート絶縁膜の特性を黒丸で示す。
同図からは、表面窒化を行ったほうが、行わない場合に比べて、EOT−Jgの関係が改善されていることが分かる。即ち、ゲートリークをある一定値、例えば、102[A/cm2]以下に保とうとするときのEOTは、表面窒化を行ったときのほうが、行わないときに比べて小さな値となる。
これは、SiON膜の表面に形成されるSiO2をプラズマ窒化により窒化することにより、酸素と窒素の置換が行われ、ゲート絶縁膜の誘電率が向上したためと考えられる。
図17は、ゲート電極内のボロンの付き抜け及び拡散の程度をゲート絶縁膜の構造で比較して示している。
ここでは、2種類のゲート絶縁膜を例にとるが、いずれも物理膜厚は、1.5nmとする。一つ目は、界面が酸化された窒化シリコン(SiON)と拡散防止膜(BN)とからなるゲート絶縁膜であり、二つ目は、表面窒化を行った界面が酸化された窒化シリコンと拡散防止膜とからなるゲート絶縁膜である。
表面窒化を行わないゲート絶縁膜では、ボロンの突き抜け及び拡散がある程度抑えられているが、完全ではない。これに対し、表面窒化を行ったゲート絶縁膜では、ボロンの突き抜け及び拡散がほぼ完全に抑えられている。
このように、ゲート絶縁膜の物理膜厚が2nm又はそれを下回る値になったときに、その表面に、ボロン原子と窒素原子を含む拡散防止膜(例えば、BN)を形成し、かつ、表面窒化を行うことは、ゲート電極からゲート絶縁膜へのボロンの突き抜け及び拡散によるフラットバンドシフトを防止するにあたって非常に有効な手段となる。
図18は、図17で比較した2種類のゲート絶縁膜を用いたときのPチャネルMOSトランジスタの閾値電圧のばらつきの程度を示している。
ΔVfbは、ボロンの突き抜け及び拡散によるPチャネルMOSトランジスタの閾値電圧のシフト量であり、ばらつきに相当する。
ボロン原子と窒素原子を含む拡散防止膜(例えば、BN)を持つゲート絶縁膜では、図13に示したように、それを持たないゲート絶縁膜に比べて、閾値電圧のシフト量ΔVfbが小さくなる。
また、SiON膜に対して表面窒化を行うことにより、それを行わない場合に比べて、さらに、閾値電圧のシフト量ΔVfbを小さくできる。
ここで、横軸は、ゲート絶縁膜内の窒素濃度N[at.%]を表している。即ち、表面窒化を行うと、ゲート絶縁膜内の窒素濃度が増大しても、閾値電圧のシフト量ΔVfbを小さい値のまま維持できる。
これは、表面窒化と拡散防止膜との組み合わせにより、ゲート電極からゲート絶縁膜へのボロンの突き抜け及び拡散が抑えられているためである。
従って、第4実施の形態においても、PチャネルMOSトランジスタのゲート絶縁膜の物理膜厚が2nm又はそれを下回る値になったときに、閾値電圧Vthの制御性の劣化を防止でき、LSIの高性能化に貢献できる。
図19は、SiON膜上に拡散防止膜を形成する場合(第3実施の形態)と表面窒化を行ったSiON膜上に拡散防止膜を形成する場合(第4実施の形態)とで、ゲート絶縁膜の耐湿性がどのように変化するかを示したグラフである。
同図からは、表面窒化を行ったゲート絶縁膜は、それを行わないゲート絶縁膜よりも耐湿性が優れている、ということが分かる。
これは、SiON膜の表面の窒素濃度を窒化により高濃度化することにより、ゲート絶縁膜内の窒化シリコンの一部が金属窒化物に変化し、窒化シリコンと拡散防止膜との結合状態が安定化し、不活性となるためである。
尚、拡散防止膜としてのBNは、Si3N4などの金属窒化物を0.05〜0.15wt%の範囲内で含有することにより、剥離性や耐湿性などの特性が大幅に向上する。
第4実施の形態では、表面窒化されたSiON膜とボロン原子と窒素原子を含んだ拡散防止膜との組み合わせにより、さらに、ボロンの突き抜けや拡散を有効に防止できると共に、ゲート絶縁膜の強化を実現できる。
3. その他
上述の第1乃至第4実施の形態において、少なくともボロン原子と窒素原子を含む拡散防止膜の原子密度は、酸化膜及び窒化膜の原子密度よりも大きい。拡散防止膜は、1×1018cm−3以上のボロン原子を含んでいるのが好ましい。
上述の第1乃至第4実施の形態において、少なくともボロン原子と窒素原子を含む拡散防止膜の原子密度は、酸化膜及び窒化膜の原子密度よりも大きい。拡散防止膜は、1×1018cm−3以上のボロン原子を含んでいるのが好ましい。
また、拡散防止膜の機能を十分に果たすために、拡散防止膜では、ボロン原子の面密度のほうが窒素原子の面密度よりも大きくするのがよい。
拡散防止膜は、窒素原子を含むガスとボロン原子を含むガスからなる雰囲気内でプラズマを発生させることにより形成される。窒素原子を含むガスは、例えば、NH3、N2O、N、及び、N2のいずれか1つを含む。
本発明の例をPチャネルMOSトランジスタのゲート絶縁膜に適用する場合には、ゲート電極は、ボロン原子を含んだポリシリコンから構成される。
ここで、拡散防止膜についても、例えば、ボロン原子を含むポリシリコンを用いて形成することができる。即ち、ボロン原子を含むポリシリコンを形成した後に、これを、窒素原子を含むガスに晒すことにより、容易に、ボロン原子と窒素原子を含む拡散防止膜を形成できる。
本発明の例によれば、窒素濃度が高く、誘電率が高く(High-K)、EOTが小さく、耐湿性に優れ、かつ、閾値電圧のシフト量が小さい絶縁膜を提供できる。この技術は、既に述べたように、例えば、PチャネルMOSトランジスタのゲート絶縁膜に適用することで、ゲートリークやフラットバンドシフトなどを抑えた高性能なMOSトランジスタの実現に貢献できる。
本発明の例は、上述の実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で、各構成要素を変形して具体化できる。また、上述の実施の形態に開示されている複数の構成要素の適宜な組み合せにより種々の発明を構成できる。例えば、上述の実施の形態に開示される全構成要素から幾つかの構成要素を削除してもよいし、異なる実施の形態の構成要素を適宜組み合わせてもよい。
1,11: シリコン基板、 2: 窒化シリコン、 3A: 酸化シリコン、 3,4: 酸素原子を含んだ窒化シリコン、 5: 酸窒化層、 6; 拡散防止膜、12A,12B: 拡散層、 13: ゲート絶縁膜、 14: ゲート電極。
Claims (18)
- 半導体基板と、前記半導体基板上に形成される絶縁膜とを具備し、前記絶縁膜は、酸素原子を含む領域と、少なくともボロン原子と窒素原子を含む領域とから構成されることを特徴とする半導体装置。
- 半導体基板と、前記半導体基板上に形成される絶縁膜とを具備し、前記絶縁膜は、窒素原子を含む領域と、少なくともボロン原子と窒素原子を含む領域とから構成されることを特徴とする半導体装置。
- 前記窒素原子を含む領域は、酸素原子を含む2つの領域に挟み込まれていることを特徴とする請求項2に記載の半導体装置。
- 前記酸素原子を含む2つの領域のうちの一方の窒素濃度は、他方の窒素濃度よりも高いことを特徴とする請求項3に記載の半導体装置。
- 前記絶縁膜は、PチャネルMOSトランジスタのゲート絶縁膜として用いられることを特徴とする請求項1乃至4のいずれか1項に記載の半導体装置。
- 前記PチャネルMOSトランジスタのゲート電極は、ボロン原子を含むポリシリコンから構成されることを特徴とする請求項5に記載の半導体装置。
- 前記少なくともボロン原子と窒素原子を含む領域は、前記ゲート電極に隣接することを特徴とする請求項6に記載の半導体装置。
- 前記少なくともボロン原子と窒素原子を含む領域の原子密度は、前記窒化膜の原子密度よりも大きいことを特徴とする請求項2乃至4のいずれか1項に記載の半導体装置。
- 前記少なくともボロン原子と窒素原子を含む領域は、1×1018cm−3以上のボロン原子を含むことを特徴とする請求項1乃至8のいずれか1項に記載の半導体装置。
- 前記少なくともボロン原子と窒素原子を含む領域では、前記ボロン原子の面密度のほうが前記窒素原子の面密度よりも大きいことを特徴とする請求項1乃至9のいずれか1項に記載の半導体装置。
- 半導体基板上に酸素原子を含む領域を形成する工程と、前記酸素原子を含む領域上に少なくともボロン原子と窒素原子を含む領域を形成する工程とを具備することを特徴とする半導体装置の製造方法。
- 半導体基板上に窒素原子を含む領域を形成する工程と、前記窒素原子を含む領域上に少なくともボロン原子と窒素原子を含む領域を形成する工程とを具備することを特徴とする半導体装置の製造方法。
- 請求項12に記載の半導体装置の製造方法において、さらに、前記窒素原子を含む領域を挟み込む酸素原子を含む2つの領域を形成する工程を具備し、
前記少なくともボロン原子と窒素原子を含む領域は、前記酸素原子を含む2つの領域のうちの一方の上に形成されることを特徴とする半導体装置の製造方法。 - 請求項13に記載の半導体装置の製造方法において、さらに、前記酸素原子を含む2つの領域のうちの一方に窒素原子を注入し、前記酸素原子を含む2つの領域のうちの一方の窒素濃度を他方の窒素濃度よりも高くする工程を具備することを特徴とする半導体装置の製造方法。
- 前記少なくともボロン原子と窒素原子を含む領域は、前記窒素原子を含むガスと前記ボロン原子を含むガスからなる雰囲気内でプラズマを発生させることにより形成されることを特徴とする請求項11乃至14のいずれか1項に記載の半導体装置の製造方法。
- 前記窒素原子を含むガスは、NH3、N2O、N、及び、N2のいずれか1つを含むことを特徴とする請求項15に記載の半導体装置の製造方法。
- 前記少なくともボロン原子と窒素原子を含む領域上にPチャネルMOSトランジスタのゲート電極となるボロン原子を含んだポリシリコンを形成する工程をさらに具備することを特徴とする請求項11乃至16のいずれか1項に記載の半導体装置の製造方法。
- 前記少なくともボロン原子と窒素原子を含む領域は、ボロン原子を含むポリシリコンを、窒素原子を含むガスに晒すことにより形成されることを特徴とする請求項11乃至17のいずれか1項に記載の半導体装置の製造方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005030586A JP2006216897A (ja) | 2005-02-07 | 2005-02-07 | 半導体装置及びその製造方法 |
US11/197,593 US7238997B2 (en) | 2005-02-07 | 2005-08-05 | Semiconductor device and method of manufacturing the same |
CNA2006100068103A CN1819261A (zh) | 2005-02-07 | 2006-02-07 | 半导体装置及其制造方法 |
US11/802,684 US20070222003A1 (en) | 2005-02-07 | 2007-05-24 | Semiconductor device and method of manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005030586A JP2006216897A (ja) | 2005-02-07 | 2005-02-07 | 半導体装置及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006216897A true JP2006216897A (ja) | 2006-08-17 |
Family
ID=36779105
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005030586A Abandoned JP2006216897A (ja) | 2005-02-07 | 2005-02-07 | 半導体装置及びその製造方法 |
Country Status (3)
Country | Link |
---|---|
US (2) | US7238997B2 (ja) |
JP (1) | JP2006216897A (ja) |
CN (1) | CN1819261A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7772129B2 (en) | 2005-09-29 | 2010-08-10 | Kabushiki Kaisha Toshiba | Method for manufacturing a semiconductor device |
JP2015103622A (ja) * | 2013-11-22 | 2015-06-04 | 富士通株式会社 | 半導体装置及びその製造方法 |
US9991358B2 (en) | 2015-09-11 | 2018-06-05 | Kabushiki Kaisha Toshiba | Semiconductor device with metal-insulator-semiconductor structure |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007080995A (ja) * | 2005-09-13 | 2007-03-29 | Toshiba Corp | 半導体装置 |
US20080014759A1 (en) * | 2006-07-12 | 2008-01-17 | Applied Materials, Inc. | Method for fabricating a gate dielectric layer utilized in a gate structure |
JP2009164424A (ja) * | 2008-01-08 | 2009-07-23 | Toshiba Corp | 半導体装置およびその製造方法 |
US8597531B2 (en) | 2009-04-02 | 2013-12-03 | Infineon Technologies Ag | Method for manufacturing a device on a substrate |
JP5758829B2 (ja) * | 2012-03-27 | 2015-08-05 | 東京エレクトロン株式会社 | ボロン含有シリコン酸炭窒化膜の形成方法およびシリコン酸炭窒化膜の形成方法 |
EP3550595B1 (en) * | 2016-11-30 | 2024-04-10 | Ricoh Company, Ltd. | Coating liquid for forming oxide or oxynitride insulator film and a method for manufacturing using the coating liquid |
DE102019120692A1 (de) * | 2019-07-31 | 2021-02-04 | Infineon Technologies Ag | Leistungshalbleitervorrichtung und Verfahren |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59207811A (ja) | 1983-05-10 | 1984-11-26 | Res Dev Corp Of Japan | 層はく離性の改善された窒化ホウ素組成物 |
JPH06101573B2 (ja) * | 1984-04-13 | 1994-12-12 | 株式会社半導体エネルギー研究所 | 半導体装置 |
KR20010066386A (ko) * | 1999-12-31 | 2001-07-11 | 박종섭 | 플래시 메모리의 게이트전극 제조방법 |
JP2003264190A (ja) | 2002-03-08 | 2003-09-19 | Toshiba Corp | 半導体装置及びその製造方法 |
JP2004228342A (ja) * | 2003-01-23 | 2004-08-12 | Denso Corp | 半導体装置およびその製造方法 |
JP3887364B2 (ja) | 2003-09-19 | 2007-02-28 | 株式会社東芝 | 半導体装置の製造方法 |
US20050258491A1 (en) * | 2004-05-14 | 2005-11-24 | International Business Machines Corporation | Threshold and flatband voltage stabilization layer for field effect transistors with high permittivity gate oxides |
-
2005
- 2005-02-07 JP JP2005030586A patent/JP2006216897A/ja not_active Abandoned
- 2005-08-05 US US11/197,593 patent/US7238997B2/en not_active Expired - Fee Related
-
2006
- 2006-02-07 CN CNA2006100068103A patent/CN1819261A/zh active Pending
-
2007
- 2007-05-24 US US11/802,684 patent/US20070222003A1/en not_active Abandoned
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7772129B2 (en) | 2005-09-29 | 2010-08-10 | Kabushiki Kaisha Toshiba | Method for manufacturing a semiconductor device |
US8557717B2 (en) | 2005-09-29 | 2013-10-15 | Kabushiki Kaisha Toshiba | Method for manufacturing a semiconductor device |
JP2015103622A (ja) * | 2013-11-22 | 2015-06-04 | 富士通株式会社 | 半導体装置及びその製造方法 |
US9991358B2 (en) | 2015-09-11 | 2018-06-05 | Kabushiki Kaisha Toshiba | Semiconductor device with metal-insulator-semiconductor structure |
US10319828B2 (en) | 2015-09-11 | 2019-06-11 | Kabushiki Kaisha Toshiba | Semiconductor device with diffusion prevention layer |
US10672882B2 (en) | 2015-09-11 | 2020-06-02 | Kabushiki Kaisha Toshiba | Semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
US20070222003A1 (en) | 2007-09-27 |
CN1819261A (zh) | 2006-08-16 |
US7238997B2 (en) | 2007-07-03 |
US20060175672A1 (en) | 2006-08-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2006216897A (ja) | 半導体装置及びその製造方法 | |
US8084373B2 (en) | Manufacturing method of semiconductor device for enhancing the current drive capability | |
US6960502B2 (en) | Semiconductor device fabrication method | |
JP5174083B2 (ja) | 半導体装置の製造方法 | |
TWI400741B (zh) | 利用預置金屬介電質線性應力之高性能互補金氧半導體電晶體 | |
US7863125B2 (en) | Manufacturing method of CMOS type semiconductor device, and CMOS type semiconductor device | |
US20080296704A1 (en) | Semiconductor device and manufacturing method thereof | |
WO2007037094A1 (en) | Method for manufacturing a semiconductor device with nitride and oxide layers | |
US7238996B2 (en) | Semiconductor device | |
KR100611784B1 (ko) | 다중 게이트절연막을 갖는 반도체장치 및 그의 제조 방법 | |
JP3887364B2 (ja) | 半導体装置の製造方法 | |
JP2003297826A (ja) | 半導体装置の製造方法及び半導体装置 | |
US7192887B2 (en) | Semiconductor device with nitrogen in oxide film on semiconductor substrate and method of manufacturing the same | |
JP4704101B2 (ja) | 半導体装置の製造方法 | |
JP2001085427A (ja) | 酸窒化膜およびその形成方法 | |
JP2005158998A (ja) | 半導体装置の製造方法 | |
US8114784B2 (en) | Laminated stress overlayer using In-situ multiple plasma treatments for transistor improvement | |
JP2009252842A (ja) | 半導体装置及びその製造方法 | |
JP2000243961A (ja) | 半導体素子のゲート酸化膜の形成方法 | |
Kim et al. | Characteristics of ALD HfSiO/sub x/using new Si precursors for gate dielectric applications | |
JP5141321B2 (ja) | 半導体装置の製造方法 | |
JP2006066923A (ja) | 半導体装置 | |
JP2005101503A (ja) | 半導体装置及びその製造方法 | |
JP2005252052A (ja) | 半導体装置及びその製造方法 | |
JPH06283714A (ja) | Mis型半導体装置並びにその使用方法及び製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080201 |
|
A762 | Written abandonment of application |
Free format text: JAPANESE INTERMEDIATE CODE: A762 Effective date: 20080718 |