CN1819261A - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN1819261A
CN1819261A CNA2006100068103A CN200610006810A CN1819261A CN 1819261 A CN1819261 A CN 1819261A CN A2006100068103 A CNA2006100068103 A CN A2006100068103A CN 200610006810 A CN200610006810 A CN 200610006810A CN 1819261 A CN1819261 A CN 1819261A
Authority
CN
China
Prior art keywords
nitrogen
atoms
zone
gate insulating
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2006100068103A
Other languages
English (en)
Inventor
松下大介
村冈浩一
中崎靖
加藤弘一
清水敬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN1819261A publication Critical patent/CN1819261A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/318—Inorganic layers composed of nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

根据本发明的一方面，公开了一种半导体装置，其包含半导体衬底；和形成在该半导体衬底上的、P－沟道MOS晶体管的栅绝缘膜。所述栅绝缘膜具有氧化物薄膜(SiO2)，和包含硼原子和氮原子的防扩散薄膜(BN)。

Description

半导体装置及其制造方法
                     相关申请的交叉引用
本申请基于2005年2月7日递交的日本专利申请2005-30586，并要求其优先权，该申请全部内容引入本文作为参考。
                     技术领域
本发明涉及半导体装置及其制造方法。
                     背景技术
由于社会的信息的复杂性，对高性能LSI的需求正日益增加。性能的提高主要通过MOS晶体管的微型化而取得。
在现有的LSI中，MOS晶体管的栅绝缘膜的厚度约为1.5nm。当仅因为进一步提高性能而继续微型化时，根据半导体国际技术发展路线图(ITRS)，可以预期的是，约在2010年，MOS晶体管的栅绝缘膜的厚度约为0.7nm。
然而，当以此方式使栅绝缘膜变薄时，在MOS晶体管工作时间隧道电流将流过栅绝缘膜。这被称之为栅漏，并且对于LSI性能的提高这并不是可取的。
为解决该问题，业已研究了甚至当栅绝缘膜变薄时防止栅漏产生的技术。
例如，业已注意到，一种技术使用例如介电常数大于氧化硅的含氮氧化硅材料(高-k材料)作为栅绝缘膜，其中所述氧化硅迄今为止一直很好地用作栅绝缘膜的材料。
例如，含高浓度氮的SiON是所述材料的候选之一(例如参见D.Matsushita等人的Symp.VLSI Tech.，(2004)172.)。该材料具有这样的特性：尽管氧化硅用于栅绝缘膜和硅衬底之间的界面，但在栅绝缘膜内的氮浓度足够高。因此，能够提供具有高介电常数和令人满意界面特征的栅绝缘膜。
然而，在氧化硅内高浓度的氮将产生问题。
所述问题就是P-沟道MOS晶体管平带(flat band)的异常移位(例如参见Z.Wang等人的IEEE Electron Device Lett.，21(2000)170.)。亦即，考虑到电路设计，当P-沟道MOS晶体管平带移位时，在电路特性方面将产生不可允许的大问题。为解决该问题，必需放弃使氧化硅内氮浓度的升高。
                     发明概述
根据本发明的一方面，提供了一种包含半导体衬底，和形成在所述半导体衬底上的绝缘膜的半导体装置，所述绝缘膜具有包含氧原子的区域和包含硼原子和氮原子的区域。
根据本发明的另一方面，提供了一种包含半导体衬底，和形成在所述半导体衬底上的绝缘膜的半导体装置，所述绝缘膜具有包含氮原子的区域和包含硼原子和氮原子的区域。
根据本发明的另一方面，提供了一种半导体装置的制造方法，包括如下步骤：在半导体衬底上形成包含氧原子的区域；和在所述包含氧原子的区域形成含硼原子和氮原子的区域。
根据本发明的另一方面，提供了一种半导体装置的制造方法，包括如下步骤：在半导体衬底上形成包含氮原子的区域；和在所述包含氮原子的区域形成含硼原子和氮原子的区域。
                     附图说明
图1是显示根据第一实施方案的MOS晶体管结构的截面图；
图2是显示图1的MOS晶体管的栅绝缘膜制造方法的示意图；
图3是显示硼的防渗透/防扩散性的特征图；
图4是显示根据栅绝缘膜种类MOS晶体管阈值特性的特征图；
图5是显示根据第二实施方案的MOS晶体管结构的截面图；
图6是显示图5的MOS晶体管的栅绝缘膜制造方法的示意图；
图7是显示硼的防渗透/防扩散性的特征图；
图8是显示根据栅绝缘膜种类MOS晶体管阈值特性的特征图；
图9是显示根据本发明实施例的绝缘膜的防潮性的特征图；
图10是显示根据第三实施方案的MOS晶体管结构的截面图；
图11是显示图10的MOS晶体管的栅绝缘膜制造方法的示意图；
图12是显示硼的防渗透/防扩散性的特征图；
图13是显示绝缘膜中氮浓度和MOS晶体管平带电压之间关系的特征图；
图14是显示根据第四实施方案的MOS晶体管结构的截面图；
图15是显示图14的MOS晶体管的栅绝缘膜制造方法的示意图；
图16是显示根据本发明实施例的绝缘膜的EOT-Jg特性的特征图；
图17是显示硼的防渗透/防扩散性的特征图；
图18是显示绝缘膜中氮浓度和MOS晶体管平带电压之间关系的特征图；
图19是显示根据本发明实施例的绝缘膜的防潮性的特征图。
                     发明内容
下面将参考附图对本发明半导体装置进行详细描述。
1.概述
本发明的一方面提出了一种能够防止杂质渗透或扩散并且具有高介电常数，小EOT，优异防潮性和阈电压低移位量的绝缘膜。例如，在本发明的该方面提出了一种P-沟道MOS晶体管的栅绝缘膜的结构，其中如栅漏和平带移位问题甚至当膜薄时也不会产生。
首先将研究平带移位的原因。
平带移位在P-沟道MOS晶体管中发生。在此，在P-沟道MOS晶体管中，将主要含硼的多晶硅用作栅电极。硼从栅电极扩散至栅绝缘膜，结合至栅绝缘膜中的氮上，并产生硅的悬空键。这是平带移位主要原因。
亦即，迄今为止，为了减少由于“硼渗透”引起的MOS晶体管的阈值波动，高度浓缩的氮包含在栅绝缘膜内。另外，在后续的产品中，必需抑制由于“硼扩散”引起的硅的悬空键的产生。
在本发明的实施例中，主要为了防止硅的悬空键，在栅绝缘膜的表面上形成包含硼原子和氮原子的防扩散薄膜(氧化硅，氮化硅，SiON等等)。例如，将氮化硼(BN)用作防扩散薄膜。
由于与通常用作硼防扩散薄膜的Si3N4相比，包含硼原子和氮原子的防扩散薄膜具有高的原子密度(Si3N4：100个原子/nm3，BN：130个原子/nm3)，因此硼能够被进一步抑制扩散。因此，可以进一步提高绝缘膜中的氮浓度。因此，在没有任何栅漏或平带移位的情况下，等效氧化物厚度(EOT)将大大减少，并且能够提高LSI的性能。
需要指出的是，要在防扩散薄膜中包含硼，例如，利用含硼原子的气体如BC＝3-NH3-H2-SiC＝4、B2H6，通过如下方法使用防扩散薄膜，所述方法如：磁控管溅射(magnetron sputtering)法，PLD法，化学蒸气沉积(chemical vapor development)(CVD)法和ICP-CVD法。
因此，能够防止栅电极内的硼侵入栅绝缘膜中，并且能够消除通过硼和氮的结合的硅的悬空键。因此，例如能够抑制伴随着栅绝缘膜中高浓度的氮而产生的平带移位。
因此，能够提供具有高的氮浓度的P-沟道MOS晶体管的栅绝缘膜(小EOT)。
2.实施方案
接着将描述若干个被认为是最佳的实施方案。
(1)第一实施方案
根据第一实施方案，将描述一种半导体装置以及该装置的制造方法。
A.结构
图1示出了根据第一实施方案的P-沟道MOS晶体管的结构。
P-型扩散层12A、12B形成于N-型硅衬底(可以是凹槽(well))11的表面区域内。栅电极14通过栅绝缘膜13形成在P-型扩散层12A、12B之间的沟道区上。栅电极14包含：含P-型杂质(例如硼)的多晶硅。
如实施例1所示，栅绝缘膜13包含氧化硅(SiO2)；形成在氧化硅上的含氮部分；和形成在含氮部分上且包含硼和氮原子的防扩散薄膜。
含氮部分例如可以是形成在氧化硅上的SiN，或通过将氮引入氧化硅表面部分而形成的SiON。防扩散薄膜包含例如BN。
此外，如实施例2所示，栅绝缘膜13可以包含：氧化硅(SiO2)；形成在氧化硅上且包含硼和氮原子的防扩散薄膜(例如，BN)。
在实施例1和2中，由于防扩散薄膜具有同时防止硼在栅电极14内的渗透和扩散的作用，因此，甚至当栅绝缘膜变薄时也能够有效地防止P-沟道MOS晶体管内的平带移位。
B.制造方法
接着，将参考图2描述图1的MOS晶体管内栅绝缘膜的制造方法。
首先，用稀HF对硅衬底1进行处理，并通过氢对硅衬底1的表面进行封端(步骤ST1)。然后，将硅衬底1引入一室(步骤ST2)中。再将所述室内的气氛设置成例如35托的N2O，控制加热器，由此使硅衬底1的表面温度设置在800℃或更高，1000℃或更低(例如800℃)，并将该状态保持约30秒。结果是，氧化硅(SiO2)3A形成在硅衬底1(步骤ST3和ST4)上。
然后，引入16sccm的Ar、5.4sccm的He、0.3sccm的N2、0.6sccm的B2H6，以产生为时约1秒钟的H2、N2、Ar等离子体。在此，B2H6的流速设置成He流速的约10％。
因此，氧化硅3A的表面被N2和H2等离子体蚀刻，并且BN6形成在氧化硅3A约0.3nm的厚度处(步骤ST5)。
通过上述步骤完成了实施例2的结构。
需要指出的是，当在步骤ST4和ST5之间增加形成SiN或SiON的步骤时，能够获得实施例1的结构。
C.效果
下面将根据第一实施方案描述该半导体装置以及该装置制造方法的效果。
图3示出了通过栅绝缘膜的结构比较栅电极内硼的渗透和扩散程度。
其中作为实施例示出了四种栅绝缘膜，并且假定任一种的物理薄膜厚度(用作栅绝缘膜部分的实际厚度)均为2nm。
第一种是仅由氧化硅(SiO2)形成的栅绝缘膜，第二种是由氧化硅和氮化硅(SiN)形成的栅绝缘膜，第三种是包含在氧化硅上0.3nm厚度处形成的BN的栅绝缘膜，第四种是包含在氧化硅上0.3nm厚度处形成的氮化硅的栅绝缘膜。
在仅由氧化硅形成的栅绝缘膜中，不仅发生了硼扩散而且还发生了硼渗透。在这种情况下，不能够抑制任何平带移位。在由氧化硅和氮化硅形成的栅绝缘膜中，硼的渗透和扩散在一定程度上得以抑制，但仍不完全。
另一方面，在包含形成在氧化硅上的BN的栅绝缘膜中，基本上完全抑制了硼的渗透和扩散。在包含形成于氧化硅上的氮化硅和BN的栅绝缘膜中，完全抑制了硼的渗透和扩散，并且还能够防止平带移位。
当如此的栅绝缘膜的物理膜厚度为2nm或更小时，包含硼和氮原子的防扩散薄膜(例如BN)形成于该栅绝缘膜的表面上。这是防止通过硼从栅电极渗透和扩散进入栅绝缘膜而产生的平带移位的十分有效的方法。
图4示出了当使用图3中对比的四种栅绝缘膜时P-沟道MOS晶体管的阈电压波动的程度。
ΔVth是通过硼的渗透和扩散P-沟道MOS晶体管的阈电压的移位量，并且相当于波动。
在具有含硼和氮原子的防扩散薄膜(例如BN)的栅绝缘膜中，可以看出的是，与没有任何防扩散薄膜的栅绝缘膜相比，其阈电压的移位量ΔVth较小。这是因为，通过如上所述的防扩散薄膜，抑制了硼从栅电极渗透并扩散入栅绝缘膜。
因此，根据第一实施方案，甚至当P-沟道MOS晶体管的栅绝缘膜的物理膜厚度为2nm或更小时，阈电压Vth的可控性也不会变差，并且这能够对LSI性能的提高作出贡献。
(2)第二实施方案
下面将根据第二实施方案，描述一种半导体装置以及该装置的制造方法。第二实施方案是第一实施方案的改进。第二实施方案不同于第一实施方案，其中，将氮化硅替代氧化硅用作栅绝缘膜。
A.结构
图5示出了根据第二实施方案的P-沟道MOS晶体管的结构。
P-型扩散层12A、12B形成于N-型硅衬底(可以是凹槽)11的表面区域内。栅电极14通过栅绝缘膜13形成在P-型扩散层12A、12B之间的沟道区上。栅电极14包含含P-型杂质(例如硼)的多晶硅。
在该实施方案中，栅绝缘膜13包含氮化硅(SiN)；和形成于氮化硅上并且包含硼和氮原子的防扩散薄膜。
需要指出的是，由氮化硅组成的栅绝缘膜13可以是含氮绝缘膜，并且，所述栅绝缘膜13可以包含例如除硼原子以外的原子，如氧原子而不是氮原子和硅原子。
此外，防扩散薄膜包含例如BN。
由于防扩散薄膜具有同时防止栅电极14中的硼的渗透和扩散的作用，因此，即使栅绝缘膜变薄时也能够有效地防止P-沟道MOS晶体管内的平带移位。
B.制造方法
接着，将参考图6描述图5的MOS晶体管中栅绝缘膜的制造方法。
首先，用稀HF对硅衬底1进行处理，并通过氢对硅衬底1的表面进行封端(步骤ST1)。然后，将硅衬底1引入一室(步骤ST2)中。然后，再将所述室内的气氛设置成例如740托的NH3，控制加热器，由此使硅衬底1的表面温度设置在700℃或更高，750℃或更低(例如700℃)，并将该状态保持约100秒。结果是，氮化硅(SiN)2形成在硅衬底1(步骤ST3和ST4)上。
然后，引入16sccm的Ar、5.4sccm的He、0.3sccm的N2、0.6sccm的B2H6，以产生为时约1秒钟的H2、N2、Ar等离子体。在此，B2H6的流速设置成He流速的约10％。
因此，氮化硅2的表面被N2和H2等离子体蚀刻，并且BN6形成在氮化硅2约0.3nm的厚度处(步骤ST5)。
通过上述步骤完成了图5的P-沟道MOS晶体管的栅绝缘膜的制备。
C.效果
下面将描述根据第二实施方案的半导体装置以及该装置制造方法的效果。
图7示出了通过栅绝缘膜的结构比较栅电极内硼的渗透和扩散程度。
在此，作为例子示出了两种栅绝缘膜，并且假定其任一种的物理膜厚度均为1.5nm。第一种是仅仅由氮化硅(SiN)形成的栅绝缘膜，而第二种是包含在氮化硅0.3nm厚度处形成BN的栅绝缘膜。
在仅由氮化硅形成的栅绝缘膜中，硼的渗透和扩散在一定程度上得以抑制，但仍不完全。另一方面，在包含形成在氮化硅上的BN的栅绝缘膜中，基本上完全抑制了硼的渗透和扩散。
当栅绝缘膜的物理膜厚度为2nm或更小时，包含硼和氮原子的防扩散薄膜(例如BN)形成于该栅绝缘膜的表面上。这是防止通过硼从栅电极渗透和扩散进入栅绝缘膜而产生的平带移位的十分有效的方法。
图8示出了当使用图7中对比的两种栅绝缘膜时P-沟道MOS晶体管的阈电压波动的程度。
ΔVth是通过硼的渗透和扩散P-沟道MOS晶体管阈电压的移位量，并且相当于波动。
在具有含硼和氮原子的防扩散薄膜(例如BN)的栅绝缘膜中，可以看出的是，与没有任何防扩散薄膜的栅绝缘膜相比，其阈电压的移位量ΔVth较小。这是因为，通过如上所述的防扩散薄膜，抑制了硼从栅电极渗透并扩散入栅绝缘膜。
因此，根据第二实施方案，当P-沟道MOS晶体管的栅绝缘膜的物理膜厚度为2nm或更小时，可防止阈电压Vth的可控性变差，并且这能够对LSI性能的提高作出贡献。
图9是显示其中防扩散薄膜形成在氧化硅上时(第一实施方案)和其中防扩散薄膜形成在氮化硅上时(第二实施方案)栅绝缘膜的防潮性改变的图。
由该图可以看出，由氮化硅(例如SiN)和防扩散薄膜(例如BN)形成的栅绝缘膜的防湿性优于由氧化硅(例如SiO2)和防扩散薄膜形成的栅绝缘薄膜。
这可能是由于在栅绝缘膜中使用氮化硅的缘故，其中部分氮化硅变成金属氮化物，氮化硅和防扩散薄膜之间的结合状态变得稳定，并且栅绝缘膜变得不活泼。
需要指出的是，当形成防扩散薄膜的BN包含金属氮化物如0.05-0.15重量％的Si3N4时，其特性如剥离性能和防潮性将大大提高。
在第二实施方案中，由于包含硼和氮原子的防扩散薄膜形成在氮化硅上，因此，能够防止硼的渗透和扩散，并且还能够增强栅绝缘膜。
(3)第三实施方案
下面将根据第三实施方案，描述一种半导体装置以及该装置的制造方法。第三实施方案是第二实施方案的改进。第三实施方案不同于第二实施方案，其中，将其界面已经氧化的氮化硅替代氮化硅用作栅绝缘膜。
A.结构
图10示出了根据第三实施方案的P-沟道MOS晶体管的结构。
P-型扩散层12A、12B形成于N-型硅衬底(可以是凹槽)11的表面区域内。栅电极14通过栅绝缘膜13形成在P-型扩散层12A、12B之间的沟道区上。栅电极14包含含P-型杂质(例如硼)的多晶硅。
在该实施方案中，栅绝缘膜13包含其界面已经氧化的氮化硅(SiON)；和形成于氮化硅上并且包含硼和氮原子的防扩散薄膜。
需要指出的是，由氮化硅组成的栅绝缘膜13可以是含氮绝缘膜，并且，所述栅绝缘膜13可以包含例如除硼原子以外的原子，如氧原子而不是氮原子和硅原子。
此外，防扩散薄膜包含例如BN。
由于防扩散薄膜具有同时防止栅电极14中硼的渗透和扩散的作用，因此，即使栅绝缘膜变薄时也能够有效地防止沟道MOS晶体管内的平带移位。
B.制造方法
接着，将参考图11描述图10的MOS晶体管内栅绝缘膜的制造方法。
首先，用稀HF对硅衬底1进行处理，并通过氢对硅衬底1的表面进行封端(步骤ST1)。然后，将硅衬底1引入一室(步骤ST2)中。然后，再将所述室内的气氛设置成例如740托的NH3，控制加热器，由此使硅衬底1的表面温度设置在700℃或更高，750℃或更低(例如700℃)，并将该状态保持约100秒。结果是，氮化硅(SiN)2形成在硅衬底1(步骤ST3和ST4)上。
再将所述室填充例如35托的N2O，控制加热器，由此使硅衬底1的表面温度设置在800℃或更高，1000℃或更低(例如800℃)，并将该状态保持约30秒。结果是，包含氧原子的氮化硅(例如，SiON)3、4形成在氮化硅2的界面上，即形成在硅衬底1和氮化硅2之间，并且在氮化硅2的上表面上(步骤ST5)。
然后，引入16sccm的Ar、5.4sccm的He、0.3sccm的N2、0.6sccm的B2H6，以产生为时约1秒钟的H2、N2、Ar等离子体。在此，B2H6的流速设置成He流速的约10％。因此，包含氧原子的氮化硅4的表面被N2和H2等离子体蚀刻，并且BN6形成在氮化硅4约0.3nm的厚度处(步骤ST6)。
通过上述步骤完成了图10的P-沟道MOS晶体管的栅绝缘膜。
C.效果
下面将描述根据第三实施方案的半导体装置以及该装置制造方法的效果。
图12示出了通过栅绝缘膜的结构比较栅电极内硼的渗透和扩散程度。
在此，作为例子示出了两种栅绝缘膜，并且假定其任一种的物理膜厚度均为1.5nm。第一种是由其界面已经氧化的氮化硅(SiON)形成的栅绝缘膜，而第二种是包含在其界面已经氧化的氮化硅0.3nm厚度处形成的BN的栅绝缘膜。
在由其界面已经氧化的氮化硅形成的栅绝缘膜中，硼的渗透和扩散在一定程度上得以抑制，但仍不完全。另一方面，在包含形成于其界面已经氧化的氮化硅上的BN的栅绝缘膜中，基本上完全抑制了硼的渗透和扩散。
当如此的栅绝缘膜的物理膜厚度为2nm或更小时，包含硼和氮原子的防扩散薄膜(例如BN)形成于该栅绝缘膜的表面上。这是防止通过硼从栅电极渗透和扩散进入栅绝缘膜而产生的平带移位的十分有效的方法。
图13示出了当使用图12中对比的两种栅绝缘膜时P-沟道MOS晶体管平带电压波动的程度。在该图中，我们认为，平带电压的波动差不多等于阈电压的波动。
ΔVfb是通过硼的渗透和扩散P-沟道MOS晶体管平带电压的移位量，并且相当于波动。
在具有含硼和氮原子的防扩散薄膜(例如BN)的栅绝缘膜中，可以看出的是，与没有任何防扩散薄膜的栅绝缘膜相比，其平带电压的移位量ΔVfb较小。
此外，横坐标表示栅绝缘膜中的氮浓度N[％]。亦即，以下可以从图中看出。
在没有任何防扩散薄膜(例如BN)的栅绝缘膜中，当栅绝缘膜中的氮浓度增加时，平带电压的移位量ΔVfb将过度增加。然而，在有防扩散薄膜的栅绝缘膜中，甚至当栅绝缘膜中的氮浓度增加时，平带电压的移位量ΔVfb也不会过度增加。
这是因为，如上所述防扩散薄膜抑制了硼从栅电极渗透并扩散入栅绝缘膜。
因此，在第三实施方案中，甚至当P-沟道MOS晶体管的栅绝缘膜的物理膜厚度为2nm或更小时，也能够防止平带电压Vfb和阈电压的可控性变差，并且这能够对LSI性能的提高作出贡献。
需要指出的是，当形成防扩散薄膜的BN包含金属氮化物如0.05-0.15重量％的Si3N4时，其特性如剥离性能和防潮性将大大提高。
在第三实施方案中，由于包含硼和氮原子的防扩散薄膜形成在其界面已经氧化的氮化硅上，因此，能够防止硼的渗透和扩散，并且还能够增强栅绝缘膜。
(4)第四实施方案
下面将根据第四实施方案，描述一种半导体装置以及该装置的制造方法。第四实施方案是第三实施方案的改进。第四实施方案不同于第三实施方案，其中，在氮化硅和防扩散薄膜之间的氧化部分(SiON)中氮浓度升高。
A.结构
图14示出了根据第四实施方案的P-沟道MOS晶体管的结构。
P-型扩散层12A、12B形成于N-型硅衬底(可以是凹槽)11的表面区域内。栅电极14通过栅绝缘膜13形成在P-型扩散层12A、12B之间的沟道区上。栅电极14包含含P-型杂质(例如硼)的多晶硅。
在该实施方案中，栅绝缘膜13包含其界面已经氧化的氮化硅(SiN)；和形成于氮化硅上并且包含硼和氮原子的防扩散薄膜。
此外，在氮化硅和防扩散薄膜之间的氧化部分中氮浓度被增加。亦即，所述部分的氮浓度高于其它部分的氮浓度。
需要指出的是，由氮化硅组成的栅绝缘膜13可以是含氮绝缘膜，并且，所述栅绝缘膜13可以包含例如除硼原子以外的原子，如氧原子而不是氮原子和硅原子。
此外，防扩散薄膜包含例如BN。
由于防扩散薄膜具有同时防止栅电极14中硼的渗透和扩散的作用，因此，即使栅绝缘膜变薄时也能够有效地防止P-沟道MOS晶体管内的平带移位。
B.制造方法
接着，将参考图15描述图14的MOS晶体管内栅绝缘膜的制造方法。
首先，用稀HF对硅衬底1进行处理，并通过氢对硅衬底1的表面进行封端(步骤ST1)。然后，将硅衬底1引入一室(步骤ST2)中。然后，再将所述室内的气氛设置成例如740托的NH3，控制加热器，由此使硅衬底1的表面温度设置在700℃或更高，750℃或更低(例如700℃)，并将该状态保持约100秒。结果是，氮化硅(SiN)2形成在硅衬底1(步骤ST3和ST4)上。
再将所述室填充例如35托的N2O，控制加热器，由此使硅衬底1的表面温度设置在800℃或更高，1000℃或更低(例如800℃)，并将该状态保持约30秒。结果是，包含氧原子的氮化硅(例如，SiON)3、4形成在氮化硅2的界面上，即形成在硅衬底1和氮化硅2之间，并且在氮化硅2的上表面上(步骤ST5)。
然后，对所述室填充例如30毫托的N2，并用等离子体(游离基)照射约10秒钟。结果，氮原子被引入含氧原子的氮化硅4中，包含氧原子的氮化硅4组成了氧氮化物层5(步骤6)。
然后，引入16sccm的Ar、5.4sccm的He、0.3sccm的N2、0.6sccm的B2H6，以产生为时约1秒钟的H2、N2、Ar等离子体。在此，B2H6的流速设置成He流速的约10％。因此，包含高浓度氮的氧氮化物层5的表面被N2和H2等离子体蚀刻，并且BN6形成在氧氮化物层5约0.3nm的厚度处(步骤ST7)。
通过上述步骤完成了图14的P-沟道MOS晶体管的栅绝缘膜。
C.效果
下面将描述根据第四实施方案的一种半导体装置以及该装置制造方法的效果。
图16示出了如制造方法步骤ST6中所示进行渗氮(称为表面渗氮)时和不进行渗氮时EOT-Jg的关系。
在此，EOT表示等效氧化物厚度，而Jg表示栅漏程度的指数。当Jg值减小时，栅漏减少，并且获得了令人满意的特性。
就包含直接设置在SiON薄膜上的BN薄膜且物理膜厚度1.5nm的栅绝缘膜而言，由白色圆圈表示特性。就包含在SiON薄膜的表面渗氮后设置在SiON上的BN薄膜且物理膜厚度1.5nm的栅绝缘膜而言，由黑色圆圈表示特性。
由该图可以看出，与不进行渗氮的情况相比，当进行表面渗氮时，EOT-Jg的关系得以改善。亦即，当栅漏保持在一恒定值，例如102[A/cm2]时，与不进行渗氮处理的情况相比，在进行表面渗氮处理的情况下EOT显示较小值。
这可能是因为在SiON薄膜表面上形成的SiO2通过等离子体渗氮而氮化，因此，氧和氮被取代，并且提高了栅绝缘膜的介电常数。
图17示出了通过栅绝缘膜的结构比较栅电极内硼的渗透和扩散程度。
在此，作为例子示出了两种栅绝缘膜，并且假定其任一种的物理膜厚度均为1.5nm。第一种是由其界面已经氧化的氮化硅(SiON)和防扩散薄膜(BN)形成的栅绝缘膜，而第二种是包含经受表面渗氮的界面已经被氧化的氮化硅和防扩散薄膜的栅绝缘膜。
在不进行表面渗氮的栅绝缘膜中，硼的渗透和扩散在一定程度上得以抑制，但仍不完全。另一方面，在经受表面渗氮的栅绝缘膜中，基本上完全抑制了硼的渗透和扩散。
当栅绝缘膜的物理膜厚度为2nm或更小时，包含硼和氮原子的防扩散薄膜(例如BN)形成于该栅绝缘膜的表面上，并且再进行表面渗氮处理。这是防止通过硼从栅电极渗透和扩散进入栅绝缘膜而产生的平带移位的十分有效的方法。
图18示出了当使用图17中对比的两种栅绝缘膜时P-沟道MOS晶体管平带电压波动的程度。在该图中，我们认为，平带电压的波动差不多等于阈电压的波动。
ΔVfb是通过硼的渗透和扩散P-沟道MOS晶体管平带电压的移位量，并且相当于波动。
在具有含硼和氮原子的防扩散薄膜(例如BN)的栅绝缘膜中，如图13所示，与没有任何防扩散薄膜的栅绝缘膜相比，其平带电压的移位量ΔVfb较小。
此外，当SiON薄膜的表面进行氮化时，与不进行表面渗氮处理的情况相比，平带电压的移位量ΔVfb能够进一步减小。
此处，横坐标表示栅绝缘膜中的氮浓度N[％]。亦即，当进行表面渗氮时，甚至栅绝缘膜中的氮浓度增加时，移位量ΔVfb也能够保持在较小值。
这是因为，表面渗氮与防扩散薄膜的结合抑制了硼从栅电极渗透并扩散入栅绝缘膜。
因此，在第四实施方案中，当P-沟道MOS晶体管的栅绝缘膜的物理膜厚度为2nm或更小时，能够防止阈电压Vth和平带电压的可控性变差，并且这能够对LSI性能的提高作出贡献。
图19是显示防扩散薄膜形成在SiON薄膜上时(第三实施方案)和防扩散薄膜形成在经受表面渗氮处理的SiON薄膜上时(第四实施方案)栅绝缘膜的防潮性改变的图。
由该图可以看出，经受表面渗氮处理的栅绝缘膜的防潮性优于未经受表面渗氮处理的栅绝缘膜。
这是由于SiON薄膜表面的渗氮增加了氮浓度，栅绝缘膜中部分氮化硅变成了金属氮化物，氮化硅和防扩散薄膜之间的结合状态变得稳定，并且栅绝缘膜变得不活泼。
需要指出的是，当形成防扩散薄膜的BN包含金属氮化物如0.05-0.15重量％的Si3N4时，其特性如剥离性能和防潮性将大大提高。
在第四实施方案中，通过表面渗氮的SiON薄膜和包含硼和氮原子的防扩散薄膜的结合，能够有效地防止硼的渗透和扩散，并且还能够增强栅绝缘膜。
3.其它
在上述第一至第四实施方案中，至少包含硼原子和氮原子的防扩散薄膜的原子密度高于氧化物薄膜或氮化物薄膜的原子密度。防扩散薄膜优选包含1×1018cm-3或更多的硼原子。
此外，为了充分地发挥防扩散薄膜的作用，硼原子的表面密度可以设置成高于防扩散薄膜中氮原子的表面密度。
通过在由包含氮原子的气体和包含硼原子的气体组成的气氛中产生等离子体而形成防扩散薄膜。例如，含氮原子的气体包含NH3、N2O、N和N2中的任一种或多种。
当将本发明的实施例应用于P-沟道MOS晶体管的栅绝缘膜时，栅电极由含硼原子的多晶硅形成。
在此，例如可以利用含硼原子的多晶硅来形成防扩散薄膜。亦即，在形成含硼原子的多晶硅之后，使该多晶硅暴露于含氮原子的气体中，因此，能够容易地形成包含硼原子和氮原子的防扩散薄膜。
根据本发明的实施例，提供了具有高氮浓度，高介电常数(高-K)，小EOT，优异防潮性，和小阈电压移位量的绝缘膜。如上所述，该技术能够对实现高性能MOS晶体管作出贡献，其中，例如，当应用于P-沟道MOS晶体管的栅绝缘膜时，抑制了栅漏、平带移位等等。
对于本领域熟练技术人员而言，其他的优点和改进将容易想到。因此，本发明并不局限于在此所示和描述的细节和代表性的实施方案。因此，在不脱离由所附的权利要求及其等同物限定的本发明的精神和范围的情况下可以对本发明作出各种改进。

Claims (27)

1.一种半导体装置，包括：半导体衬底，和形成在所述半导体衬底上的绝缘膜，其中所述绝缘膜具有包含氧原子的区域和包含硼原子和氮原子的区域。
2.根据权利要求1的半导体装置，其中所述绝缘膜用作P-沟道MOS晶体管的栅绝缘膜。
3.根据权利要求2的半导体装置，其中所述P-沟道MOS晶体管的栅电极由含硼原子的多晶硅形成。
4.根据权利要求3的半导体装置，其中所述包含硼原子和氮原子的区域与所述栅电极邻接。
5.根据权利要求1的半导体装置，其中所述包含硼原子和氮原子的区域包含1×1018cm-3或更多的硼原子。
6.根据权利要求1的半导体装置，其中在所述包含硼原子和氮原子的区域中，硼原子的表面密度高于氮原子的表面密度。
7.一种半导体装置，包括：半导体衬底，和
形成在所述半导体衬底上的绝缘膜，其中所述绝缘膜具有包含氮原子的区域和包含硼原子和氮原子的区域。
8.根据权利要求7的半导体装置，其中所述包含氮原子的区域保持在两个包含氧原子的区域之间。
9.根据权利要求8的半导体装置，其中所述两个包含氧原子的区域中一个区域的氮浓度高于另一区域的氮浓度。
10.根据权利要求7的半导体装置，其中所述绝缘膜用作P-沟道MOS晶体管的栅绝缘膜。
11.根据权利要求10的半导体装置，其中所述P-沟道MOS晶体管的栅电极由含硼原子的多晶硅形成。
12.根据权利要求11的半导体装置，其中所述包含硼原子和氮原子的区域与所述栅电极邻接。
13.根据权利要求7的半导体装置，其中所述包含硼原子和氮原子的区域的原子密度高于所述包含氮原子的区域的原子密度。
14.根据权利要求7的半导体装置，其中所述包含硼原子和氮原子的区域包含1×1018cm-3或更多的硼原子。
15.根据权利要求7的半导体装置，其中在所述包含硼原子和氮原子的区域中，硼原子的表面密度高于氮原子的表面密度。
16.一种半导体装置的制造方法，包括：
在半导体衬底上形成包含氧原子的区域；和
在所述包含氧原子的区域上形成含硼原子和氮原子的区域。
17.根据权利要求16的制造方法，其中通过在由包含氮原子的气体和包含硼原子的气体组成的气氛中产生等离子体而形成所述包含硼原子和氮原子的区域。
18.根据权利要求17的制造方法，其中所述包含氮原子的气体包含NH3、N2O、N和N2中的任一种或多种。
19.根据权利要求16的制造方法，其中在所述包含硼原子和氮原子的区域上形成构成P-沟道MOS晶体管的栅电极的所述包含硼原子的多晶硅。
20.根据权利要求16的制造方法，其中通过使所述包含硼原子的多晶硅暴露于包含氮原子的气体中，而形成所述包含硼原子和氮原子的区域。
21.一种半导体装置的制造方法，包括：
在半导体衬底上形成包含氮原子的区域；和
在所述包含氮原子的区域上形成含硼原子和氮原子的区域。
22.根据权利要求21的制造方法，另外还包括：
形成两个包含氧原子的区域从而将所述包含氮原子的区域保持在其间，其中所述包含硼原子和氮原子的区域形成在所述两个包含氧原子的区域中的一个区域上。
23.根据权利要求22的制造方法，另外还包括：
将氮原子注入所述包含氧原子的两个区域之一中，并且将所述包含氧原子的两个区域之一的氮浓度设置成高于另一区域的氮浓度。
24.根据权利要求21的制造方法，其中通过在由包含氮原子的气体和包含硼原子的气体组成的气氛中产生等离子体而形成所述包含硼原子和氮原子的区域。
25.根据权利要求24的制造方法，其中所述包含氮原子的气体包含NH3、N2O、N、和N2中的任一种或多种。
26.根据权利要求21的制造方法，其中在所述包含硼原子和氮原子的区域上形成构成P-沟道MOS晶体管的栅电极的所述包含硼原子的多晶硅。
27.根据权利要求21的制造方法，其中通过使所述包含硼原子的多晶硅暴露于包含氮原子的气体中，而形成所述包含硼原子和氮原子的区域。
CNA2006100068103A 2005-02-07 2006-02-07 半导体装置及其制造方法 Pending CN1819261A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP030586/2005 2005-02-07
JP2005030586A JP2006216897A (ja) 2005-02-07 2005-02-07 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
CN1819261A true CN1819261A (zh) 2006-08-16

Family

ID=36779105

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2006100068103A Pending CN1819261A (zh) 2005-02-07 2006-02-07 半导体装置及其制造方法

Country Status (3)

Country Link
US (2) US7238997B2 (zh)
JP (1) JP2006216897A (zh)
CN (1) CN1819261A (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007080995A (ja) * 2005-09-13 2007-03-29 Toshiba Corp 半導体装置
JP5283833B2 (ja) 2005-09-29 2013-09-04 株式会社東芝 半導体装置の製造方法
US20080014759A1 (en) * 2006-07-12 2008-01-17 Applied Materials, Inc. Method for fabricating a gate dielectric layer utilized in a gate structure
JP2009164424A (ja) * 2008-01-08 2009-07-23 Toshiba Corp 半導体装置およびその製造方法
US8597531B2 (en) 2009-04-02 2013-12-03 Infineon Technologies Ag Method for manufacturing a device on a substrate
JP5758829B2 (ja) * 2012-03-27 2015-08-05 東京エレクトロン株式会社 ボロン含有シリコン酸炭窒化膜の形成方法およびシリコン酸炭窒化膜の形成方法
JP6248574B2 (ja) * 2013-11-22 2017-12-20 富士通株式会社 半導体装置及びその製造方法
JP6523885B2 (ja) 2015-09-11 2019-06-05 株式会社東芝 半導体装置
EP3550595B1 (en) * 2016-11-30 2024-04-10 Ricoh Company, Ltd. Coating liquid for forming oxide or oxynitride insulator film and a method for manufacturing using the coating liquid
DE102019120692A1 (de) * 2019-07-31 2021-02-04 Infineon Technologies Ag Leistungshalbleitervorrichtung und Verfahren

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59207811A (ja) 1983-05-10 1984-11-26 Res Dev Corp Of Japan 層はく離性の改善された窒化ホウ素組成物
JPH06101573B2 (ja) * 1984-04-13 1994-12-12 株式会社半導体エネルギー研究所 半導体装置
KR20010066386A (ko) * 1999-12-31 2001-07-11 박종섭 플래시 메모리의 게이트전극 제조방법
JP2003264190A (ja) 2002-03-08 2003-09-19 Toshiba Corp 半導体装置及びその製造方法
JP2004228342A (ja) * 2003-01-23 2004-08-12 Denso Corp 半導体装置およびその製造方法
JP3887364B2 (ja) 2003-09-19 2007-02-28 株式会社東芝 半導体装置の製造方法
US20050258491A1 (en) * 2004-05-14 2005-11-24 International Business Machines Corporation Threshold and flatband voltage stabilization layer for field effect transistors with high permittivity gate oxides

Also Published As

Publication number Publication date
JP2006216897A (ja) 2006-08-17
US20070222003A1 (en) 2007-09-27
US7238997B2 (en) 2007-07-03
US20060175672A1 (en) 2006-08-10

Similar Documents

Publication Publication Date Title
CN1819261A (zh) 半导体装置及其制造方法
CN1206736C (zh) 半导体装置、互补型半导体装置
CN1263133C (zh) 半导体装置
CN1860596A (zh) 电子器件材料的制造方法
CN1146955C (zh) 半导体器件的制造方法
CN1291461C (zh) 电介质膜、半导体器件及它们的制造方法
CN1234156C (zh) 绝缘膜的形成方法和半导体装置的制造方法
CN100347832C (zh) 电子器件材料的制造方法
CN1118867C (zh) 制造半导体器件的方法和设备
CN1638061A (zh) 形成介电薄膜的方法
CN1805144A (zh) 半导体集成电路及其制造工艺
CN1599961A (zh) 半导体装置及其制造方法
CN1933158A (zh) 半导体装置及其制造方法
CN1838430A (zh) Mis半导体器件和互补mis半导体器件
CN1841737A (zh) 半导体器件及其制造方法
CN1795547A (zh) P－沟道功率mis场效应晶体管和开关电路
CN1351762A (zh) 在氧化生长侧壁衬层之前淀积沟槽填充氧化物的改进的沟槽隔离工艺
CN1669153A (zh) 半导体器件及其制造方法和制造设备
CN1555580A (zh) 半导体器件及其制造方法
CN1879203A (zh) 半导体装置的制造方法及衬底处理装置
CN1893114A (zh) 具有铁电膜作为栅极绝缘膜的半导体器件及其制造方法
CN1748320A (zh) 场效应晶体管
CN1510755A (zh) 半导体器件及其制造方法
CN1909243A (zh) 半导体装置及其制造方法
CN1591906A (zh) 场效应型晶体管及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication