CN1206736C - 半导体装置、互补型半导体装置 - Google Patents

半导体装置、互补型半导体装置 Download PDF

Info

Publication number
CN1206736C
CN1206736C CNB021218447A CN02121844A CN1206736C CN 1206736 C CN1206736 C CN 1206736C CN B021218447 A CNB021218447 A CN B021218447A CN 02121844 A CN02121844 A CN 02121844A CN 1206736 C CN1206736 C CN 1206736C
Authority
CN
China
Prior art keywords
mentioned
layer
atomic layer
forms
atom
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CNB021218447A
Other languages
English (en)
Other versions
CN1384549A (zh
Inventor
入野清
森崎祐辅
杉田义博
谷田义明
射场义久
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of CN1384549A publication Critical patent/CN1384549A/zh
Application granted granted Critical
Publication of CN1206736C publication Critical patent/CN1206736C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/308—Oxynitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45529—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations specially adapted for making a layer stack of alternating different compositions or gradient compositions
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45531—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations specially adapted for making ternary or higher compositions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02181—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
    • H01L21/3144—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823456—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different shapes, lengths or dimensions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823462—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

本发明的目的是在具有高介电体栅绝缘膜的超高速半导体装置中，抑制杂质元素从介入高介电体栅绝缘膜的栅电极到Si基板的扩散，或金属元素或氧原子从高介电体栅绝缘膜到Si基板或到栅电极的扩散。在通过原子层堆积形成高介电体栅绝缘膜时，形成将Si基板表面通过氧原子层均匀覆盖，在其上以在高介电体膜的上下通过氮原子层均匀覆盖的形式形成高介电体膜。

Description

半导体装置、互补型半导体装置
[技术领域]
本发明一般地涉及半导体装置，特别是具有金属氧化物或金属硅酸盐形成的高介电体绝缘膜的半导体装置及其制造方法。
[背景技术]
在要求超高速动作的CMOSLSI等半导体集成电路装置中，构成半导体集成电路装置的场效应晶体管(MOSFET)要求具有非常短的栅长，为此对MOSEFT的微细化正在进行大量的努力。
在这样的微细化的MOSFET中，根据比例定律要求，可以对栅绝缘膜的膜厚加以限制，例如可要求用氧化膜换算求出的栅绝缘膜的膜厚减少到2.5nm左右以下。
过去，作为栅绝缘膜，一般使用漏电流特性良好，界面电平密度低的硅氧化膜。但是，硅氧化膜形成的现有的栅绝缘膜，伴随栅绝缘膜物理膜厚的减少，直接隧道电流增加，因此栅绝缘膜的膜厚比上述值进一步减少，由于隧道电流引起的栅漏电流成为一个大问题。栅漏电流一增大，例如在栅关闭时产生实质的漏电流，发生半导体装置的电路不能正常工作，或消耗的电力增加等问题。
因此，为了解决上述问题，作为栅绝缘膜的材料，正在进行研究使用具有高电介率的金属氧化物或金属硅酸盐等高介电体膜。
但是，使用这样的金属氧化物或金属硅酸盐的高介电体栅绝缘膜，由于掺杂在栅电极上的硼从高介电体栅绝缘膜上脱落的现象，或在半导体装置制造时，在栅电极上形成层间绝缘膜的工序等中使用的原料气中的氢化学侵蚀高介电体栅绝缘膜的现象，发生MOSFET的工作特性变得不稳定的问题。另外，在硅基板表面形成包含高介电体栅绝缘膜的栅结构时，在硅基板和高介电体栅绝缘膜之间的界面，或高介电体栅绝缘膜和多硅晶栅电极之间的界面中，恐怕会发生形成硅化物等反应。
过去，高介电体栅绝缘膜主要是对抑制直接的隧道电流进行研究，对于元件结构中特性的稳定性的研究不能说是充分。
例如特开2001-267566号公报，公开了在Si基板表面上通过所谓单原子层堆积(atomic layer CVD)法形成的单分子层SiN层和在该单分子SiN层上通过同样的单原子层堆积法形成氧原子层和Zr原子层相互交替的ZrO2层等高介电体层，以及在上述高介电体层上再通过单原子层堆积法形成的单分子层SiN层形成的栅绝缘层。另外，在上述现有技术中，公开了在Si基板表面通过单原子层堆积法形成的单分子层SiO2层，和在上述单分子层SiO2层上通过同样的单原子层堆积法形成的氧原子层和Zr等金属原子层相互交替的高介电体膜，以及在上述高介电体膜上再通过单原子层堆积法形成的单分子层SiN层形成的栅绝缘膜。
具有这样的高介电体栅绝缘膜氧化物换算膜厚小，即使在例如栅长0.1微米以下的超高速半导体装置中使用时，也可以抑制直接的隧道效果引起的栅漏。
但是，用SiN单分子层夹持高介电体膜的上下的结构，由于Si和氮原子的原子价差异的原因，Si基板表面不能由氮原子均匀而完全地覆盖，必然会产生悬挂键。这样，在与形成栅绝缘膜特定沟道区的Si基板表面的界面中一产生悬挂键，就会通过载流子的陷井等，发生半导体装置的阈值特性变化。
另一方面，上述现有技术中公开的用SiO2单分子层夹持高介电体膜的上下的结构，虽然在Si基板和栅绝缘膜的界面中不产生悬挂键，但由于栅绝缘膜中不形成氮原子层，多硅晶栅电极中的B掺杂剂通过栅绝缘膜在Si基板上扩散，发生半导体装置的阈值特性变化的问题。另外，这样的结构，由于栅绝缘膜中不包含氮原子层，高介电体膜中的氧原子容易扩散至Si基板中，发生沟道区的载流子迁移率降低的问题。而且这样的结构中，Zr等金属元素通过栅绝缘膜到达Si基板上，恐怕会发生形成硅化物等反应。
这样，现有的高介电体栅绝缘膜结构，由于不解决在和Si基板的界面中形成悬挂键的问题，或通过高介电体栅绝缘膜的杂质元素，氧或金属元素的扩散问题，即使构成半导体装置，也不能取得所期望的效果。
因此，本发明总的目的是提供解决上述课题的新的有用的半导体装置及其制造方法。
本发明更具体的课题是，提供具有高介电体栅绝缘膜的半导体装置，可以抑制栅电极等中掺杂的硼脱落，能够抑制由于制造时使用的原料气体中氢等还原氛围气影响导致的特性偏移，而且能够抑制高介电体栅绝缘膜和硅基板或栅电极之间反应的半导体装置及其制造方法。
[发明内容]
本发明的上述课题通过下列半导体装置解决，该半导体装置的特征在于由包含Si结晶层形成的沟道区和在上述沟道区上形成的，上述Si结晶层上形成的SiO2层，和在上述SiO2层上形成的第1SiN层，和在上述第1SiN层上形成的，高介电体金属氧化物层，和在上述高介电体金属氧化物层上形成的第2SiN层的栅绝缘膜，和在上述栅绝缘膜上形成的栅电极构成的。
具体地，包括：
1.半导体装置，其特征在于，该半导体装置是由包含Si结晶层形成的沟道区，和在上述沟道区上形成的，在上述Si结晶层上形成的SiO2层，和在上述SiO2层上形成的第1SiN层，和在上述第1SiN层上形成的高介电体金属氧化物层，和在上述高介电体金属氧化物层上形成的第2SiN层的栅绝缘膜，
和在上述栅绝缘膜上形成的栅电极形成的。
2.上述1记载的半导体装置，其特征在于，上述SiO2层包含均匀覆盖上述Si基板表面的氧原子层。
3.上述1或2记载的半导体装置，其特征在于，上述第1SiN层包含均匀覆盖上述SiO2层表面的氮原子层。
4.上述1或2中记载的半导体装置，其特征在于，上述高介电体金属氧化物层的表面是由氧原子形成的氧原子层均匀覆盖的表面。
5.上述1或2中记载的半导体装置，其特征在于，在上述第2SiN层中，上述氮原子层包含均匀覆盖上述高介电体金属氧化物层的氮原子层。
6.上述5中记载的半导体装置，其特征在于在，上述第2SiN层中，上述氮原子层中的氮原子，是与主要覆盖上述高介电体金属氧化物层表面的氧原子层中的氧原子通过上述第2SIN层中的Si原子相连接的。
7.上述1或2中记载的半导体装置，其特征在于上述高介电体金属氧化物层具有1原子层的氧原子形成的氧原子层和1原子层金属原子形成的金属原子层相互交替的结构。
8.上述1记载的半导体装置，是由Si基板，和在上述Si基板上形成的栅绝缘膜，和在上述栅绝缘膜上形成的栅电极构成的半导体装置，其特征在于，上述栅绝缘膜是：
由与各Si基板表面的Si原子连接的氧原子形成的第1氧原子层，和与各上述氧原子层中的氧原子连接的Si原子形成的第1Si原子层形成的第1绝缘膜，
与各第1绝缘膜中的上述Si原子层中的Si原子连接的第1氮原子层中的氮原子，和与各上述第1氮原子层中的氮原子连接的第2Si原子形成的第2绝缘膜，包含与各上述第2Si原子层中的Si原子连接的金属原子形成的金属原子层，和与各上述金属原子层中的金属原子连接的氧原子形成的第2氧原子层，在最上部与金属原子层中的金属原子连接的氧原子形成的最上部氧原子层的第3绝缘膜，和
与各上述最上部氧原子层中的氧原子连接的Si原子形成的，覆盖上述最上部氧原子层的第3Si原子层，和与上述第3Si原子层中的Si原子连接的氮原子形成的第2氮原子层形成的第4绝缘膜构成的。
9.互补型半导体装置，是具有由第1导电型第1元件区和第2导电型的第2元件区通过元件隔离区组成的基板，
在上述基板上的上述第1区中形成的第1栅绝缘膜，
在上述基板上的上述第2区中形成的第2栅绝缘膜，
在上述第1栅绝缘膜上形成的第1栅电极，和
在上述第2栅绝缘膜上形成的第2栅电极的互补型半导体装置，
其特征在于，上述第1和第2栅绝缘膜是由
与各Si基板表面的Si原子连接的氧原子形成的第1氧原子层，和与各上述氧原子层中的氧原子连接的Si原子形成的第1Si原子层形成的第1绝缘膜，
与各上述第1绝缘膜中的第1Si原子层中的Si连接的第1氮原子层中的氮原子，和与各上述第1氮原子层中的氮原子连接的第2Si原子层形成的第2绝缘膜，
包含与各上述第2Si原子层中的Si原子连接的金属原子形成的金属原子层，和与各上述金属原子层中的金属原子连接的氧原子形成的第2氧原子层的，在最上部与金属原子层中的金属原子连接的氧原子形成的最上部氧原子层的第3绝缘膜，和
与各上述最上部氧原子层中氧原子连接的Si原子形成的覆盖上述最上部氧原子层的第3Si原子层，和与上述第3Si原子层中Si原子连接的氮原子形成的氮原子层形成的第4绝缘膜构成的。
在本发明中，上述SiO2层，优选包含均匀覆盖上述Si基板表面的氧原子层。另外，上述氧原子层，优选为1原子层的氧原子层。而且，上述第1SiN层，优选包含均匀覆盖上述SiO2层表面的氮原子层。另外，上述第1SiN层中的上述氮原子层，优选为1原子层的氮原子层。进一步优选90％以上构成上述SiO2层的上述氧原子层中的氧原子与上述Si结晶层表面的Si原子连接。更优选上述第1SiN层中，90％以上的上述氮原子层中的氮原子与上述SiO2层中的Si原子连接。另外，上述SiO2层优选具有约1分子层厚，上述SiN层和上述其它SiN层约有1分子层厚。而且上述高介电体金属氧化物层的表面，优选被氧原子形成的氧原子层均匀覆盖。在上述第2SiN层中，上述氮原子层，优选包含均匀覆盖上述高介电体金属氧化物层的氮原子层。上述第2SiN层中，上述氮原子层优选为1原子层的氮原子层。上述第2SiN层中，上述氮原子层中的氮原子，优选主要与覆盖上述高介电体金属氧化物层表面的氧原子层中的氧原子连接。上述高介电体金属氧化物层，优选具有1原子层氧原子形成的氧原子层和1原子层金属原子形成的金属原子层相互交替的结构。上述高介电体金属氧化物层，优选为选自Zr，Hf，Sr，Ba，Ta，Ti，Y，Lr和镧系族金属元素中至少一种的金属元素氧化物或硅酸盐。另外上述栅电极优选由多硅晶(poly silicone)形成。
另外，本发明的上述课题通过下列半导体装置解决，它是由Si基板，和在上述Si基板上形成的栅绝缘膜，和在上述栅绝缘膜上形成的栅电极形成的半导体装置，其特征在于上述栅绝缘膜是由与在各Si基板表面的Si原子连接的氧原子形成的氧原子层，和与各上述氧原子层中的氧原子连接的Si原子形成的Si原子层，和与各上述Si原子层中的Si原子连接的氮原子形成的氮原子层，和与各上述氮原子层中的氮原子连接的Si原子形成的第1绝缘膜，和包含与各上述Si原子层中的Si原子连接的氧原子形成的氧原子层，和与各上述氧原子层中的氧原子连接的金属原子形成的金属原子层，和与各上述金属原子层中的金属原子连接的氧原子形成的氧原子层的，具有与最上部金属原子层中的金属原子连接的氧原子形成的最上部氧原子层的第2绝缘膜，和与上述最上部氧原子层中的氧原子连接的Si原子形成的，与各覆盖上述最上部氧原子层的Si原子层，覆盖与各上述最上部氧原子层的Si原子层中的Si原子连接的氮原子形成的氮原子层形成的第3绝缘膜构成的。
另外，本发明的上述课题通过互补型半导体装置解决，它是具备第1导电型的第1元件区和第2导电型的第2元件区通过元件隔离区组成的基板，和上述基板上的上述第1区中形成的第1栅绝缘膜，和在上述基板上的上述第2区中形成的第2栅绝缘膜，和上述第1栅绝缘膜上形成的第1栅电极，和上述第2栅绝缘膜上形成的第2栅电极的互补型半导体装置，其特征在于，上述第1和第2栅绝缘膜是由与各Si基板表面的Si原子连接的氧原子形成的氧原子层，和与各上述氧原子层中的氧原子连接的Si原子形成的Si原子层，和与各上述Si原子层中的Si原子连接的氮原子形成的氮原子层，和与各上述氮原子层中的氮原子连接的Si原子形成的第1绝缘膜，和包含与各上述Si原子层中的Si原子连接的氧原子形成的氧原子层，和与各上述氧原子层中的氧原子连接的金属原子形成的金属原子层，和与各上述金属原子层中的金属原子连接的氧原子形成的氧原子层的，具有在最上部与金属原子层中的金属原子连接的氧原子形成的最上部氧原子层的第2绝缘膜，和与各最上部氧原子层中的氧原子连接的Si原子形成的，覆盖上述最上部氧原子层的Si原子层，和与各覆盖上述最上部氧原子层的上述Si原子层中的Si原子连接的氮原子形成的氮原子层形成的第3绝缘膜构成。
本发明中的上述工序(E)，优选以在上述Si基板表面供给含有上述氧的气体的工序开始，以在上述Si基板表面供给含有上述氧的气体的工序结束。
根据本发明，由于Si基板表面直接通过氧原子层覆盖，不发生Si基板表面被氮原子层覆盖时的悬挂键的形成，半导体装置的电特性稳定。另外，根据本发明，高介电体栅绝缘膜中由于除氧原子层外还包含氮原子层，这样的氮原子层，有效地抑制了通过高介电体栅绝缘膜的B等杂质元素的扩散，或氧原子的扩散，以及Zr等金属元素的扩散，其结果，抑制了Si基板和栅绝缘膜，以及在栅绝缘膜和栅电极界面中的反应，可以稳定地，再现性良好地制造具有氧化膜换算膜厚小的高介电体栅绝缘膜的超高速半导体装置。
另外，本发明的半导体装置，由于在Si基板表面和氮原子层之间介入氧原子层和Si原子层，氮原子层远离Si基板表面，其结果，有效地抑制了由氮原子的固定电荷引起的半导体装置的动作特性的变化。
[附图说明]
[图11]
(A)，(B)是表示根据本发明第1实施例的半导体装置的制造工艺图(其1)。
[图2]
(C)，(D)是表示根据本发明第1实施例的半导体装置的制造工艺图(其2)。
[图3]
(E)是表示根据本发明第1实施例的半导体装置的制造工艺图(其3)。
[图4]
(F)是表示根据本发明第1实施例的半导体装置的制造工艺图(其4)。
[图5]
(G)是表示根据本发明第1实施例的半导体装置的制造工艺图(其5)。
[图6]
(H)是表示根据本发明第1实施例的半导体装置的制造工艺图(其6)。
[图7]
(I)是表示根据本发明第1实施例的半导体装置的制造工艺图(其7)。
[图8]
(J)是表示根据本发明第1实施例的半导体装置的制造工艺图(其8)。
[图9]
是表示在图8(J)的结构下，为了测定漏电流制造的样品结构图。
[图10]
是表示在图9的样品中，在不形成图8(J)的氮原子层的情况下的漏电流特性图。
[图11]
是表示在图9的样品中，在形成图8(J)的氮原子层的情况下漏电流特性图。
[图12]
(A)，(B)是说明根据本发明第2实施例的半导体装置的制造工艺图(其1)。
[图13]
(C)，(D)是说明根据本发明第2实施例的半导体装置的制造工艺图(其2)。
[图14]
(E)，(F)是说明根据本发明第2实施例的半导体装置的制造工艺图(其3)。
[图15]
(G)是说明根据本发明第2实施例的半导体装置的制造工艺图(其4)。
[图16]
是表示根据本发明第3实施例的CMOS半导体装置的结构图。
[符号的说明]
1，11，21 Si基板
2 SiO2分子层
3 SiN分子层
4 HfO2层
5，13多硅晶层
10半导体装置
11A，11B槽
11C，11D，22元件隔离区
12高介电体栅绝缘膜
13A，13B，13C，24A，24B多硅晶栅电极
13a，13b，13c硅化物区
14A～14C，26Lp，26Ln LDD区
15A～15C，26p，26n扩散区
15a，15b，15c，25a，25b，27p，27n硅化物区
20CMOS半导体装置
20A，20B元件区
20W井
23A，23B高介电体栅电极。
[具体实施方式]
[第1实施例]
图1(A)-图8(J)，表示按照本发明第1实施例在Si基板1上形成高介电体栅绝缘膜的工序。
以下的说明中，高介电体栅绝缘膜是通过原子层堆积法形成的，但该高介电体栅绝缘膜，也可以通过例如MBE法形成。
参照图1(A)，除去Si基板1表面的自然氧化膜，露出基板表面的Si原子后，在图1(B)的步骤中，典型地，在300℃的基板温度下供给H2O(水蒸气)，使H2O分子吸附在上述Si基板1表面上。结果上述Si基板1的表面通过1原子层的氧原子层OL1均匀地覆盖。此时，上述氧原子层O1中的各氧原子与Si基板表面的Si原子连接，另外，上述氧原子对侧的连接键与氢原子连接。结果，上述Si基板1的表面形成1分子层厚的SiO2层2，上述SiO2分子层2的表面通过OH覆盖。上述氧原子层OL1不必是严格的1原子层，但只要90％以上的氧原子与Si基板表面相应的Si原子连接，就可以认为是实质的1原子层。
其次，在图2(C)的步骤中，在400℃的基板温度下，在上述图1(B)结构的表面供给SiCl4气体，使之吸附SiCl4分子层。此时，上述氧原子层OL1表面OH基中的氢原子与SiCl4分子反应，以HCl的形式除去，结果，上述Si基板表面通过1原子层的Si原子层SL1均匀地覆盖。这样形成的Si原子层SL1中Si原子的两个连接键分别与上述氧原子层O1中的两个氧原子连接，其余的两个连接键分别与Cl原子连接。上述Si原子层SL1也不必是严格的1原子层，但只要90％以上的Si原子与氧原子层OL1中相应的氧原子连接，就可认为是实质的1原子层。
其次，在图2(D)的步骤中，在400℃的基板温度下向上述图2(C)的结构表面供给NH3气体，上述Si原子层中的Si原子分别与通过替换上述Cl原子的1原子层的氮原子连接，形成1原子层的氮原子层NL1。此时，与上述Si原子层SL1中的Si原子连接的Cl原子以HCl的形式被除去。这样形成的氮原子中，不与Si原子连接的两个连接键分别与氢原子连接。根据图2(D)的步骤，在上述1分子层厚的SiO2层2上，形成1分子层厚的SiN层3。上述氮原子层NL1不必是严格的1原子层，但只要90％以上的氮原子与上述Si原子层SL1中相应的Si原子连接，就可以被认为是实质的1原子层。
其次，在图3(E)的步骤中，在400℃的基板温度下向上述图2(D)结构的表面供给SiCl4气体，使之均匀吸附SiCl4分子。此时，不与上述氮原子层NL1中的氮原子连接的氢原子，以HCl的形式被除去，结果，上述氮原子层NL1表面被1原子层的Si原子层SL2均匀地覆盖。这样形成的Si原子层SL2中Si原子的连接键中的两个分别与上述氮原子层中的两个氮原子连接。上述SiN分子层中Si原子剩余的两个连接键分别与Cl原子连接。上述Si原子层SL2也不必是严格的1原子层，但只要90％以上的Si原子与其下的氮原子层NL1中相应的氮原子连接，可以被认为是实质的1原子层。
其次，在图4(F)的步骤中，在400℃的基板温度下向图3(E)结构的表面供给水蒸气(H2O)，结果，与上述Si原子层SL2中的Si原子连接的Cl原子以HCl的形式被除去。形成与各上述Si原子层SL2中的Si原子连接的氧原子形成的氧原子层OL2。虽然可以看到上述氧原子层OL2中的氧原子与上述Si原子层SL2中的Si原子共同形成了一个SiO2单分子层，但另外也能够看到下面说明的构成高介电体膜的一部分。上述氧原子层OL2中的氧原子分别与氢原子结合形成OH基。上述氧原子层OL2也不必是严格的1原子层，但只要90％以上的氧原子与Si原子层SL2中的Si原子连接，就可被认为是实质的1原子层。
在图5(G)的步骤中，向图4(F)结构的表面供给HfCl4气体，在上述氧原子层OL2上均匀吸附HfCl4分子。此时，上述氧单原子层OL2表面形成OH基的氢原子与HfCl4分子反应，以HCl的形成被除去，结果，上述氧原子层OL2通过1原子层的Hf原子层HL1被均匀覆盖。这样形成的Hf原子层HL1中的Hf原子的两个连接键分别与上述氧原子层O2中的两个氧原子连接，其余的两个连接键分别与Cl原子连接。上述Hf原子层HL1也不必是严格的1原子层，但只要Hf原子层HL1中90％以上的Hf原子与氧原子层OL2中相应的氧原子连接，就可认为是实质的1原子层。
其次，在图6(H)的步骤中，在400℃的基板温度下向图5(G)结构的表面供给水蒸气(H2O)，结果，与上述Hf原子层HL1中的Hf原子连接的Cl以HCl的形式被除去，形成由与各上述Hf原子层SL2中的Hf原子连接的氧原子形成的氧原子层OL3。上述氧原子层OL3中的氧原子与上述Hf原子层HL1中的Hf原子共同形成一个HfO2单分子层。另外，上述氧原子层OL3中的氧原子分别与氢原子连接形成OH基。上述氧原子层OL3中90％以上的的氧原子与Hf原子层HL1中相应的Hf原子连接，就可认为是实质的1原子层。
另外，在图7(I)的步骤中，通过重复任意次数图5(G)和图6(H)的步骤，在上述HfO2单分子层上，形成由氧原子层OL3和Hf原子层HL2形成的HfO2层4，并在上述Hf原子层HL2上形成氧原子层OL4。上述氧原子层OL3和Hf原子层HL2，也不必是严格的1原子层，但可看作是实质上的1原子层。
另外，在图(J)的步骤中，在图7(I)的结构上依次供给SiCl4气体和NH3气体，在上述氧原子层OL4上形成由Si原子层SL3和氮原子层NL2形成的SiN单分子层5。上述Si原子层SL3和氮原子层NL2也不必是严格的1原子层，但与上述原子层OL1～OL4相同，可看作是实质的1原子层。
图1(A)～图8(J)的步骤，可以使从上述原子层OL1至原子层NL1形成在1～数纳米左右的厚度，在这样形成的高介电体栅绝缘膜上可以形成多硅晶等栅电极。
图1(A)～图8(J)的步骤中，特别是通过图1(A)的步骤，Si基板表面由于直接通过氧原子层OL1均匀覆盖，界面上不形成悬挂键或界面电平，形成非常高品质的SiO2单分子层2。与此相伴，在半导体装置工作时，即使在沟道区载流子被高速地输送的情况下，载流子也不会在悬挂键或界面电平被捕获，可以避免半导体装置的阈值特性恶化，泄漏特性恶化的问题。
另外，在图2(D)的步骤中，由于在上述SiO2单分子层2上形成SiN单分子层3，在图5(G)～图7(I)的步骤中，在该SiN层3上形成HfO2层的情况下，可以有效地抑制上述HfO2层中Hf和氧原子在Si基板中的扩散。而且，在该结构中，由于SiN单分子层中的N原子层在Si基板表面通过上述氧原子层OL1和Si原子层SL1隔离形成，避免了由于具有N原子的固定电荷导致的半导体装置的阈值特性的变化。
另外，同样地，本实施例中，由于在上述HfO2层上形成包含上述氮原子层NL2的SiN分子层，可以有效地抑制Hf和氧原子从上述HfO2层到多硅晶栅电极的扩散。另外，可以有效地抑制B等掺杂剂从上述多硅晶栅电极到Si基板的扩散。
图8(J)结构的高介电体栅绝缘膜中，重要的是通过层压在上述HfO2层形成的高介电体膜的最下面和最上面形成氧原子层OL2和OL4。通过这样，Hf原子变成与四个氧原子配位，其结果，Hf原子可以保持在稳定的4价状态，可以抑制由于还原等导致的氧原子缺损的发生。
在本实施例中，上述氧原子层OL1和Si原子层SL1可以任意次数的交替。同样，上述氮原子层NL1和Si原子层SL2也可以任意次数地交替。但是，电介率低的SiO2层的厚度在HfO2层下一增大，使用高电介率的HfO2的效果就减少，因此自然而然地限制了SiO2层膜厚的增大。
另外，作为上述高介电体膜，除HfO2外还可以使用ZrO2，但由于ZrO2在半导体加工中使用的温度下有发生马氏体型相转移的担心，因此优选使用相转移温度高的HfO2。
另外，作为上述高介电体膜，可以使用Sr，Ba，Ta，Ti，Y，Lr和镧系族金属元素的氧化物或硅酸盐。
图9，表示在这样形成的高介电体栅绝缘膜上形成多硅晶层6作为电极的结构。
图10和图11，表示对图9样品进行的漏电流特性的测定结果。但是图10的结果，表示的是在图8(J)中省略氮原子层NL1以及NL2的情况。与此相反，图11的情况下，上述氮原子层NL1和NL2是分别通过图2D和图8(J)的步骤，通过NH3气体在650℃进行热处理形成的，上述氧原子层和氮原子层形成合计约为1nm的膜厚。但在任何情况下，上述HfO2层具有共计3nm的膜厚，层形成后在700℃进行30秒的快速热处理，且在590℃形成多硅晶电极后，相应的掺杂剂的活化热处理是在1000℃下进行5秒的热处理。图中，不同的曲线表示不同样品的结果。
参照图10，此时漏电流密度Jg对应于+1V的施加电压为0.43～55Acm-2，图11的情况下的漏电流密度Jg在+1V的施加电压下为0.84～7.88×105Acm-2，可看出显著地降低了。另外，图11的情况下，氧化层换算层厚为从1.77至1.84nm。
这样，根据本发明，以氧原子层覆盖Si基板表面，进一步通过氮原子层覆盖高介电体层的上下，可以大大提高高介电体栅绝缘层的漏电流特性。
[第2实施例]
图12(A)～图15(G)，表示通过本发明的第2实施例的半导体装置10的制造工艺。
参照图12(A)，具有p型(100)晶面的Si基板11上通过热氧化处理形成热氧化层11a，再通过CVD法在上述热氧化膜11a上形成SiN膜11b。
接着，在图12(A)的步骤中，将上述SiN膜11b通过干法腐蚀布图并形成对应于隔离区的开口部分，以上述SiN膜11b作掩膜将上述热氧化膜11a通过干法腐蚀布图，形成露出Si基板11的开口部分。然后，以上述SiN膜11b作掩膜通过湿法腐蚀进行腐蚀，将上述露出的Si基板11形成对应于上述开口部分并以侧壁面倾斜的形式组成的元件隔离槽11A，11B。
另外，图12(B)的步骤表示将图12(A)的结构进行热氧化处理，形成省略了上述元件隔离槽11A，11B的侧壁面及底面图示的基底氧化膜后，将上述元件隔离槽11A，11B用CVD-SiO2膜填充，进一步通过CMP法将上述CVD-SiO2膜和其下的SiN膜11b，以及其下的热氧化膜11a通过CMP法研磨，除去，形成填充上述元件隔离槽11A，11B的SiO2元件隔离区11C和11D。
然后，在图12(B)的步骤中，将露出的Si基板11的表面置换氧化，并且通过HF处理除去形成的置换氧化膜，露出新的Si基板表面。
在图13(C)的步骤中，将上述Si基板11表面首先进行前面图1(A)～图8(J)中说明的处理，形成图8(J)所示层结构的栅绝缘膜12。
然后，在图13(D)的步骤中，在上述栅绝缘膜12上堆积多硅晶层13，形成与图9相同的结构。
然后，通过图14(E)的步骤将上述多硅晶膜13和栅绝缘膜12布图，形成多硅晶栅电极13A，13B，13C。
通过图14(E)的步骤，以上述多硅晶栅电极13A～13C作掩膜进行n型杂质离子的注入，在上述Si基板11中，在上述栅电极13A的两侧形成LDD扩散区14A，并在上述栅电极13B的两侧形成LDD扩散区14B，以及在上述栅电极13C的两侧形成LDD扩散区14C。
在图14(E)的步骤中，进一步在上述栅电极13A，13B和13C的侧壁上形成侧壁绝缘膜，以上述栅电极13A～13C以及侧壁绝缘膜为掩膜进行离子注入，分别在上述LDD扩散区14A，14B，14C的外侧上，形成扩散区15A，15B，15C。
另外，在图14(F)的步骤中，将上述栅电极13A～13C及扩散区15A～15C的表面通过硅化(ササイド)方法，分别形成CoSi2等低电阻的硅化物层13a～13c及15a～15c。
最后，在图15(G)的步骤中，在图15(F)的结构上，通过CVD法形成SiN膜16，以使其覆盖上述栅电极13A～13C，，并且在上述SiN膜上形成层间绝缘膜17。
在图15(G)的步骤中，将上述层间绝缘膜17进一步通过CMP去平坦化，形成露出上述扩散区15A～15C的接触腔后，形成接触栓18A～18C，以使其与扩散区15A～15C分别接触。
本发明的半导体装置，在图13(C)的步骤中，作为栅绝缘膜12由于形成了高介电体栅绝缘膜，栅长缩短至0.1微米以下，因此即使在需要非常薄的栅绝缘膜的情况下，也能够形成1～数纳米的物理膜厚，可以通过直接的隧道效果抑制漏电流。
另外，本发明的半导体装置，作为上述栅绝缘膜12，由于在构成沟道区的Si基板11直接连接的部分上形成氧原子层，基板和栅绝缘膜的界面上不形成悬挂键或界面电平，能得到稳定的阈值特性。
另外，本发明的半导体装置中，由于在高介电体膜的上下用氮原子层夹持，高介电体膜中的金属元素或氧原子不在Si基板11或多硅晶栅电极13A～13C中扩散，保证了良好的阈值特性。另外，也抑制了掺杂的杂质元素通过栅绝缘膜12从多硅晶栅电极到Si基板的扩散，抑制了阈值特性的变化。
另外在本实施例中，由于上述氮原子层在与基板表面或上述氧原子层和通过Si原子层隔离的位置形成，因此能够抑制由于氮原子的固定电荷导致的阈值特性的变化。
而且，在本实施例中，由于上述高介电体层的上下面以氧原子层为终端，高介电体层中的Zr或Hf等金属元素的原子价稳定，能够避免比电介率的降低等问题。
[第3实施例]
图16表示根据本发明第3实施例的CMOS半导体装置20的结构。
参见图16，CMOS半导体装置20通过元件隔离区22A，22B，在分成p沟道MOS区20A和n沟道MOS区20B的p型Si基板21上形成，在上述p沟道MOS区20A上形成n型井20W。
在上述元件区20A上对应于沟道区形成与前面图8(J)相同的层结构的高介电体栅绝缘膜23A，在上述栅绝缘膜23A上形成以B掺杂的多硅晶栅电极24A。并且在上述多硅晶栅电极24A上形成通过硅化(サリサイド)方法形成的硅化物层25A。另外，在上述多硅晶栅电极25A的两侧上形成侧壁绝缘膜。
通过上述元件区20A在上述井20W中与上述栅电极24A的两侧壁面对应，通过B离子的注入形成p型LDD区26Lp，并且在侧壁绝缘膜的外侧形成p+型扩散区26p。另外在上述p+型扩散区的表面上形成硅化物低电阻层27p。
同样地通过在上述元件区20B与沟道区对应，形成与前面图8(J)相同层结构的高介电体栅绝缘膜23B，在上述栅绝缘膜23B上形成掺杂As或P的多硅晶栅电极24B。进一步在上述多硅晶栅电极24B上形成通过硅化(サリサイド)方法形成的硅化物层25B。另外，在上述多硅晶栅电极25B的两侧上形成侧壁绝缘膜。
在上述元件区20B中与上述栅电极24B的两侧壁面对应，通过注入As或P离子形成n型LDD区26Ln，并在侧壁绝缘膜的外侧上形成n-型扩散区26n。另外在上述n+性扩散区26n的表面上形成硅化物低电阻层27n。
该结构的CMOS装置中，通过使用图8(J)所示结构的高介电体栅绝缘膜，分别以0.1微米以下的非常短的栅长形成p沟道MOS晶体管和n沟道MOS晶体管，与此相应，即使在减少栅绝缘膜的氧化膜换算膜厚的情况下，栅绝缘膜23A，23B可以形成1～数纳米的物理膜厚，可以避免由于隧道电流导致的栅漏电流的增大。
在图8(J)结构的高介电体栅绝缘膜中，由于膜中形成氮原子层NL1和NL2，可以有效地抑制介入栅绝缘膜23A或23B的氧和Hf或Zr等金属元素的扩散。另外由于在与Si基板沟道区连接的部分上形成高品质的SiO2分子层，Si基板和栅绝缘膜之间的界面中避免了悬挂键或界面电平的形成，得到稳定的阈值特性。另外，由于氮原子层NL1以与Si基板表面隔离的形式形成，避免了由于氮原子的固定电荷导致的阈值特性的变化。
特别地在图16的CMOS半导体装置中，在使用p型掺杂的多硅晶栅电极24A的p沟道MOS晶体管中，通过上述氮原子层NL1和NL2的形成，抑制了B从多硅晶栅电极24A到Si基板21的扩散，避免了造成阈值特性变化的沟道区的掺杂。
以上，是对本发明优选的实施例的说明，但本发明并不限于这些特定的实施例，在权利要求范围记载的要点内可以进行各种变形，变化。
(附注1)半导体装置，其特征在于是由包含Si结晶层形成的沟道区，和在上述沟道区上形成的，在上述Si结晶层上形成的SiO2层，和在上述SiO2层上形成的第1SiN层，和在上述第1SiN层上形成的高介电体金属氧化物层，和在上述高介电体金属氧化物层上形成的第2SiN层的栅绝缘膜，和在上述栅绝缘膜上形成的栅电极制成的。
(附注2)附注1记载的半导体装置，其特征在于，上述SiO2层包含均匀覆盖上述Si基板表面的氧原子层。
(附注3)附注2记载的半导体装置，其特征在于，上述氧原子层是1原子层的氧原子层。
(附注4)附注1～3中任意一项记载的半导体装置，其特征在于，上述第1SiN层包含均匀覆盖上述SiO2层表面的氮原子层。
(附注5)附注2记载的半导体装置，其特征在于，在上述第1SiN层中，上述氮原子层是1原子层的氮原子层。
(附注6)附注1～5中任意一项记载的半导体装置，其特征在于，上述SiO2层中，上述氧原子层中90％以上的氧原子是与上述Si结晶层表面的Si原子连接的。
(附注7)附注1～6中任意一项记载的半导体装置，其特征在于，在上述第1SiN层中，上述氮原子层中90％以上的氮原子是与上述SiO2层中的Si原子连接的。
(附注8)附注1～7中任意一项记载的半导体装置，其特征在于，上述SiO2层具有约1分子层的厚度，上述SiN层和上述其它SiN层具有约1分子层的厚度。
(附注9)附注1～8中任意一项记载的半导体装置，其特征在于，上述高介电体金属氧化物层的表面被氧原子形成的氧原子层均匀地覆盖。
(附注10)附注1～9中任意一项记载的半导体装置，其特征在于，在上述第2SiN层中，上述氮原子层包含均匀覆盖上述高介电体金属氧化物层的氮原子层。
(附注11)附注10中记载的半导体装置，其特征在于，在上述第2SiN层中，上述氮原子层是1原子层的氮原子层。
(附注12)附注9中记载的半导体装置，其特征在于，在上述第2SiN层中，上述氮原子层中的氮原子，主要是与覆盖上述高介电体金属氧化物层表面的氧原子层中的氧原子连接的。
(附注13)附注1～12中任意一项记载的半导体装置，其特征在于，上述高介电体金属氧化物层，具有1原子层的氧原子形成的氧原子层和1原子层金属原子形成的金属原子层相互交替的结构。
(附注14)附注1～13中任意一项记载的半导体装置，其特征在于，上述高介电体金属氧化物层是至少一种选自Zr，Hf，Sa，Ta，Ti，Y，Lr和镧系族金属元素的金属元素氧化物或硅酸盐。
(附注15)附注1～14中任意一项记载的半导体装置，其特征在于，上述栅电极是由多硅晶制成的。
(附注16)半导体装置，是由Si基板，和在上述Si基板上形成的栅绝缘膜，和在上述栅绝缘膜上形成的栅电极构成的半导体装置，其特征在于，
上述栅绝缘膜，是由与各Si基板表面的Si原子连接的氧原子形成的氧原子层，和与各上述氧原子层中的氧原子连接的Si原子形成的Si原子层，和与各上述Si原子层中的Si原子连接的氮原子形成的氮原子层，和与各上述氮原子层中的氮原子连接的Si原子形成的第1绝缘膜，
和包含与各上述Si原子层中的Si原子连接的氧原子形成的氧原子层，和与各上述氧原子层中的氧原子连接的金属原子形成的金属原子层，和与各上述金属原子层中的金属原子连接的氧原子形成的氧原子层的，具有在最上部与金属原子层中金属原子连接的氧原子形成的最上部氧原子层的第2绝缘膜，和
与各上述最上部氧原子层中氧原子连接的Si原子形成的，覆盖上述最上部氧原子层的Si原子层，和与覆盖各上述最上部氧原子层的上述Si原子层中的Si原子连接的氮原子形成的氮原子层形成的第3绝缘膜构成的。
(附注17)互补型半导体装置，是具有由第1导电型的第1元件区和第2导电型的第2元件区通过元件隔离区组成的基板，和
在上述基板上的上述第1区域中形成的第1栅绝缘膜和，
在上述基板上的上述第2区域中形成的第2栅绝缘膜和，
在上述第1栅绝缘膜上形成的第1栅电极和，
在上述第2栅绝缘膜上形成的第2栅电极的互补型半导体装置，其特征在于，
上述第1和第2栅绝缘膜是由
包含与各Si基板表面的Si原子连接的氧原子形成的氧原子层，和与各上述氧原子层的氧原子连接的Si原子形成的Si原子层，和与各上述Si原子层中的Si连接的氮原子形成的氮原子层，和与各上述氮原子层中的氮原子连接的Si原子形成的第1绝缘膜，和
包含与各上述Si原子层中的Si原子连接的氧原子形成的氧原子层，和与各上述氧原子层中的氧原子连接的金属原子形成的金属原子层，和与各上述金属原子层中金属原子连接的氧原子形成的氧原子层的，具有在最上部与金属原子层中的金属原子连接的氧原子形成的最上部氧原子层的第2绝缘膜，和
与各上述最上部氧原子层中氧原子连接的Si原子形成的覆盖上述最上部氧原子层的Si原子层，和与覆盖上述各最上部氧原子层的上述Si原子层中Si原子连接的氮原子形成的氮原子层形成的第3绝缘膜构成的。
(附注18)半导体装置的制造方法，其特征在于该半导体装置的制造方法是由
(A)对Si基板表面供给Si的气相原料，吸附1分子层的Si原料分子的步骤，和
(B)在上述步骤(A)后，在上述吸附了Si原料分子的Si基板表面供给包含氧的气体，将上述吸附的Si原料分子氧化，在上述Si基板表面上形成SiO2分子层的步骤，和
(C)在上述步骤(B)后，在上述SiO2分子层覆盖的上述Si基板表面上供给Si的气相原料，吸附1分子层的Si原料分子的步骤，和
(D)上述步骤(C)之后，在吸附了上述Si原料分子的上述Si基板表面供给含氮的气体，使前述吸附的Si原料分子氮化，在上述Si基板表面上形成SiN分子层的步骤，和
(E)在上述步骤(D)之后，在上述SiN分子层覆盖的上述Si基板表面交替供给含氧的气体和含金属元素的原料气体，形成高介电体金属氧化膜的步骤，和
(F)在上述步骤(E)之后，在上述高介电体金属氧化物膜覆盖的上述基板表面供给Si的气相原料，吸附1分子层的Si原料的步骤，和
(G)上述步骤(F)之后，在上述覆盖了Si原料分子层的上述基板表面供给含氮的气体，使吸附的Si原料分子氮化，在上述Si基板表面形成SiN分子层的步骤构成的。
(附注19)权利要求18中记载的半导体装置的制造方法，其特征在于上述步骤(E)，是以在上述Si基板表面供给含上述氧的气体的步骤开始的，以在上述Si基板表面供给包含上述氧的气体的步骤结束的。
[发明的效果]
根据本发明，由于Si基板表面直接通过氧原子层覆盖，不发生Si基板表面通过氮原子层覆盖时的悬挂键的形成，半导体装置的电特性稳定。另外，根据本发明，由于高介电体栅绝缘膜中由于除氧原子层外还包含氮原子层，这样的氮原子层，有效地抑制了通过高介电体栅绝缘膜的B等杂质元素的扩散，和氧的扩散，以及Zr等金属元素的扩散，其结果，抑制了Si基板和栅绝缘膜，以及在栅绝缘膜和栅电极界面中的反应，可以稳定地，再现性良好地制造具有氧化膜换算膜厚小的高介电体栅绝缘膜的超高速半导体装置。
另外，本发明的半导体装置，由于在Si基板表面和氮原子层之间介入氧原子层和Si原子层，氮原子层远离Si基板表面，其结果，有效地抑制了由氮原子的固定电荷引起的半导体装置的动作特性的变化。

Claims (9)

1.半导体装置，其特征在于，该半导体装置是由包含Si结晶层形成的沟道区，和在上述沟道区上形成的，在上述Si结晶层上形成的SiO2层，和在上述SiO2层上形成的第1SiN层，和在上述第1SiN层上形成的高介电体金属氧化物层，和在上述高介电体金属氧化物层上形成的第2SiN层的栅绝缘膜，
和在上述栅绝缘膜上形成的栅电极形成的。
2.权利要求1记载的半导体装置，其特征在于，上述SiO2层包含均匀覆盖上述Si基板表面的氧原子层。
3.权利要求1或2记载的半导体装置，其特征在于，上述第1SiN层包含均匀覆盖上述SiO2层表面的氮原子层。
4.权利要求1或2中记载的半导体装置，其特征在于，上述高介电体金属氧化物层的表面是由氧原子形成的氧原子层均匀覆盖的表面。
5.权利要求1或2中记载的半导体装置，其特征在于，在上述第2SiN层中，上述氮原子层包含均匀覆盖上述高介电体金属氧化物层的氮原子层。
6.权利要求5中记载的半导体装置，其特征在于在，上述第2SiN层中，上述氮原子层中的氮原子，是与主要覆盖上述高介电体金属氧化物层表面的氧原子层中的氧原子通过上述第2SiN层中的Si原子相连接的。
7.权利要求1或2中记载的半导体装置，其特征在于上述高介电体金属氧化物层具有1原子层的氧原子形成的氧原子层和1原子层金属原子形成的金属原子层相互交替的结构。
8.权利要求1中记载的半导体装置，是由Si基板，和在上述Si基板上形成的栅绝缘膜，和在上述栅绝缘膜上形成的栅电极构成的半导体装置，其特征在于，上述栅绝缘膜是：
由与各Si基板表面的Si原子连接的氧原子形成的第1氧原子层，和与各上述氧原子层中的氧原子连接的Si原子形成的第1Si原子层形成的第1绝缘膜，
与各第1绝缘膜中的上述Si原子层中的Si原子连接的第1氮原子层中的氮原子，和与各上述第1氮原子层中的氮原子连接的第2Si原子形成的第2绝缘膜，
包含与各上述第2Si原子层中的Si原子连接的金属原子形成的金属原子层，和与各上述金属原子层中的金属原子连接的氧原子形成的第2氧原子层，在最上部与金属原子层中的金属原子连接的氧原子形成的最上部氧原子层的第3绝缘膜，和
与各上述最上部氧原子层中的氧原子连接的Si原子形成的，覆盖上述最上部氧原子层的第3Si原子层，和与上述第3Si原子层中的Si原子连接的氮原子形成的第2氮原子层形成的第4绝缘膜构成的。
9.互补型半导体装置，是具有由第1导电型第1元件区和第2导电型的第2元件区通过元件隔离区组成的基板，
在上述基板上的上述第1区中形成的第1栅绝缘膜，
在上述基板上的上述第2区中形成的第2栅绝缘膜，
在上述第1栅绝缘膜上形成的第1栅电极，和
在上述第2栅绝缘膜上形成的第2栅电极的互补型半导体装置，
其特征在于，上述第1和第2栅绝缘膜是由
与各Si基板表面的Si原子连接的氧原子形成的第1氧原子层，和与各上述氧原子层中的氧原子连接的Si原子形成的第1Si原子层形成的第1绝缘膜，
与各上述第1绝缘膜中的第1Si原子层中的Si连接的第1氮原子层中的氮原子，和与各上述第1氮原子层中的氮原子连接的第2Si原子层形成的第2绝缘膜，
包含与各上述第2Si原子层中的Si原子连接的金属原子形成的金属原子层，和与各上述金属原子层中的金属原子连接的氧原子形成的第2氧原子层的，在最上部与金属原子层中的金属原子连接的氧原子形成的最上部氧原子层的第3绝缘膜，和
与各上述最上部氧原子层中氧原子连接的Si原子形成的覆盖上述最上部氧原子层的第3Si原子层，和与上述第3Si原子层中Si原子连接的氮原子形成的氮原子层形成的第4绝缘膜构成的。
CNB021218447A 2001-03-29 2002-03-29 半导体装置、互补型半导体装置 Expired - Lifetime CN1206736C (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2001097128 2001-03-29
JP2001097128 2001-03-29
JP2002077055A JP3792589B2 (ja) 2001-03-29 2002-03-19 半導体装置の製造方法
JP2002077055 2002-03-19

Publications (2)

Publication Number Publication Date
CN1384549A CN1384549A (zh) 2002-12-11
CN1206736C true CN1206736C (zh) 2005-06-15

Family

ID=26612622

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB021218447A Expired - Lifetime CN1206736C (zh) 2001-03-29 2002-03-29 半导体装置、互补型半导体装置

Country Status (5)

Country Link
US (1) US6894369B2 (zh)
JP (1) JP3792589B2 (zh)
KR (1) KR100757645B1 (zh)
CN (1) CN1206736C (zh)
TW (1) TW544735B (zh)

Families Citing this family (63)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3792589B2 (ja) * 2001-03-29 2006-07-05 富士通株式会社 半導体装置の製造方法
JP4104834B2 (ja) * 2001-04-13 2008-06-18 株式会社東芝 Ｍｉｓ型電界効果トランジスタの製造方法
US8026161B2 (en) 2001-08-30 2011-09-27 Micron Technology, Inc. Highly reliable amorphous high-K gate oxide ZrO2
US6844203B2 (en) * 2001-08-30 2005-01-18 Micron Technology, Inc. Gate oxides, and methods of forming
US6960537B2 (en) * 2001-10-02 2005-11-01 Asm America, Inc. Incorporation of nitrogen into high k dielectric film
US6953730B2 (en) 2001-12-20 2005-10-11 Micron Technology, Inc. Low-temperature grown high quality ultra-thin CoTiO3 gate dielectrics
US6767795B2 (en) 2002-01-17 2004-07-27 Micron Technology, Inc. Highly reliable amorphous high-k gate dielectric ZrOXNY
US6893984B2 (en) * 2002-02-20 2005-05-17 Micron Technology Inc. Evaporated LaA1O3 films for gate dielectrics
US6812100B2 (en) * 2002-03-13 2004-11-02 Micron Technology, Inc. Evaporation of Y-Si-O films for medium-k dielectrics
US7160577B2 (en) 2002-05-02 2007-01-09 Micron Technology, Inc. Methods for atomic-layer deposition of aluminum oxides in integrated circuits
US7205218B2 (en) 2002-06-05 2007-04-17 Micron Technology, Inc. Method including forming gate dielectrics having multiple lanthanide oxide layers
US7221586B2 (en) 2002-07-08 2007-05-22 Micron Technology, Inc. Memory utilizing oxide nanolaminates
US6921702B2 (en) 2002-07-30 2005-07-26 Micron Technology Inc. Atomic layer deposited nanolaminates of HfO2/ZrO2 films as gate dielectrics
US6967154B2 (en) 2002-08-26 2005-11-22 Micron Technology, Inc. Enhanced atomic layer deposition
US7199023B2 (en) * 2002-08-28 2007-04-03 Micron Technology, Inc. Atomic layer deposited HfSiON dielectric films wherein each precursor is independendently pulsed
US6607973B1 (en) * 2002-09-16 2003-08-19 Advanced Micro Devices, Inc. Preparation of high-k nitride silicate layers by cyclic molecular layer deposition
US7101813B2 (en) 2002-12-04 2006-09-05 Micron Technology Inc. Atomic layer deposited Zr-Sn-Ti-O films
US6958302B2 (en) * 2002-12-04 2005-10-25 Micron Technology, Inc. Atomic layer deposited Zr-Sn-Ti-O films using TiI4
JP3776889B2 (ja) * 2003-02-07 2006-05-17 株式会社東芝 半導体装置およびその製造方法
JP4507232B2 (ja) 2003-03-24 2010-07-21 ローム株式会社 半導体装置の製造方法
US7183186B2 (en) 2003-04-22 2007-02-27 Micro Technology, Inc. Atomic layer deposited ZrTiO4 films
US20060131670A1 (en) * 2003-06-20 2006-06-22 Takashi Ogura Semiconductor device and production method therefor
JP2005023199A (ja) * 2003-07-02 2005-01-27 Chisso Corp 機能性超薄膜およびその形成方法
JP2005064317A (ja) * 2003-08-18 2005-03-10 Semiconductor Leading Edge Technologies Inc 半導体装置
JP4059183B2 (ja) * 2003-10-07 2008-03-12 ソニー株式会社 絶縁体薄膜の製造方法
US20050233477A1 (en) * 2004-03-05 2005-10-20 Tokyo Electron Limited Substrate processing apparatus, substrate processing method, and program for implementing the method
JP2005277223A (ja) * 2004-03-25 2005-10-06 National Institute Of Advanced Industrial & Technology 半導体装置およびその製造方法
US7380586B2 (en) * 2004-05-10 2008-06-03 Bsst Llc Climate control system for hybrid vehicles using thermoelectric devices
US7601649B2 (en) 2004-08-02 2009-10-13 Micron Technology, Inc. Zirconium-doped tantalum oxide films
US7081421B2 (en) 2004-08-26 2006-07-25 Micron Technology, Inc. Lanthanide oxide dielectric layer
US7494939B2 (en) 2004-08-31 2009-02-24 Micron Technology, Inc. Methods for forming a lanthanum-metal oxide dielectric layer
US7588988B2 (en) 2004-08-31 2009-09-15 Micron Technology, Inc. Method of forming apparatus having oxide films formed using atomic layer deposition
US7235501B2 (en) 2004-12-13 2007-06-26 Micron Technology, Inc. Lanthanum hafnium oxide dielectrics
US7564108B2 (en) * 2004-12-20 2009-07-21 Taiwan Semiconductor Manufacturing Company, Ltd. Nitrogen treatment to improve high-k gate dielectrics
US7560395B2 (en) 2005-01-05 2009-07-14 Micron Technology, Inc. Atomic layer deposited hafnium tantalum oxide dielectrics
JP4185057B2 (ja) 2005-01-28 2008-11-19 富士通株式会社 半導体装置の製造方法
US7508648B2 (en) 2005-02-08 2009-03-24 Micron Technology, Inc. Atomic layer deposition of Dy doped HfO2 films as gate dielectrics
US7374964B2 (en) 2005-02-10 2008-05-20 Micron Technology, Inc. Atomic layer deposition of CeO2/Al2O3 films as gate dielectrics
US7399666B2 (en) * 2005-02-15 2008-07-15 Micron Technology, Inc. Atomic layer deposition of Zr3N4/ZrO2 films as gate dielectrics
US7498247B2 (en) 2005-02-23 2009-03-03 Micron Technology, Inc. Atomic layer deposition of Hf3N4/HfO2 films as gate dielectrics
US7687409B2 (en) 2005-03-29 2010-03-30 Micron Technology, Inc. Atomic layer deposited titanium silicon oxide films
US7743614B2 (en) 2005-04-08 2010-06-29 Bsst Llc Thermoelectric-based heating and cooling system
US7390756B2 (en) 2005-04-28 2008-06-24 Micron Technology, Inc. Atomic layer deposited zirconium silicon oxide films
US7662729B2 (en) 2005-04-28 2010-02-16 Micron Technology, Inc. Atomic layer deposition of a ruthenium layer to a lanthanide oxide dielectric layer
US8783397B2 (en) 2005-07-19 2014-07-22 Bsst Llc Energy management system for a hybrid-electric vehicle
US7473637B2 (en) 2005-07-20 2009-01-06 Micron Technology, Inc. ALD formed titanium nitride films
US7927948B2 (en) 2005-07-20 2011-04-19 Micron Technology, Inc. Devices with nanocrystals and methods of formation
US8110469B2 (en) 2005-08-30 2012-02-07 Micron Technology, Inc. Graded dielectric layers
US7709402B2 (en) 2006-02-16 2010-05-04 Micron Technology, Inc. Conductive layers for hafnium silicon oxynitride films
US7870745B2 (en) 2006-03-16 2011-01-18 Bsst Llc Thermoelectric device efficiency enhancement using dynamic feedback
US7779639B2 (en) * 2006-08-02 2010-08-24 Bsst Llc HVAC system for hybrid vehicles using thermoelectric devices
US20100155018A1 (en) 2008-12-19 2010-06-24 Lakhi Nandlal Goenka Hvac system for a hybrid vehicle
US7563730B2 (en) 2006-08-31 2009-07-21 Micron Technology, Inc. Hafnium lanthanide oxynitride films
US7605030B2 (en) 2006-08-31 2009-10-20 Micron Technology, Inc. Hafnium tantalum oxynitride high-k dielectric and metal gates
WO2008148042A2 (en) * 2007-05-25 2008-12-04 Bsst Llc System and method for distributed thermoelectric heating and colling
US7759237B2 (en) 2007-06-28 2010-07-20 Micron Technology, Inc. Method of forming lutetium and lanthanum dielectric structures
US7998820B2 (en) * 2007-08-07 2011-08-16 Taiwan Semiconductor Manufacturing Company, Ltd. High-k gate dielectric and method of manufacture
WO2009157574A1 (en) * 2008-06-27 2009-12-30 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor
JP5124376B2 (ja) * 2008-07-22 2013-01-23 富士フイルム株式会社 内視鏡の光学系装置およびこれを備えた内視鏡
EP2349753B1 (en) 2008-10-23 2016-11-23 Gentherm Incorporated Multi-mode hvac system with thermoelectric device
EP2433192B2 (en) 2009-05-18 2020-08-26 Gentherm Incorporated Temperature control system with thermoelectric device
AU2012340268C1 (en) 2011-11-17 2016-10-20 Gentherm Incorporated Thermoelectric devices with interface materials and methods of manufacturing the same
US20200035898A1 (en) 2018-07-30 2020-01-30 Gentherm Incorporated Thermoelectric device having circuitry that facilitates manufacture

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100256137B1 (ko) * 1996-03-26 2000-05-15 아사무라 타카싯 반도체장치및그제조방법
KR100567299B1 (ko) * 1998-03-27 2006-04-04 텍사스 인스트루먼츠 인코포레이티드 반도체 장치 및 반도체 장치의 게이트 구조 제조 방법
JP3513018B2 (ja) * 1998-06-30 2004-03-31 株式会社東芝 半導体装置及びその製造方法
KR100297719B1 (ko) * 1998-10-16 2001-08-07 윤종용 박막제조방법
US6294807B1 (en) * 1999-02-26 2001-09-25 Agere Systems Guardian Corp. Semiconductor device structure including a tantalum pentoxide layer sandwiched between silicon nitride layers
JP2000349285A (ja) * 1999-06-04 2000-12-15 Hitachi Ltd 半導体集積回路装置の製造方法および半導体集積回路装置
US6407435B1 (en) 2000-02-11 2002-06-18 Sharp Laboratories Of America, Inc. Multilayer dielectric stack and method
EP1233450B1 (en) * 2000-06-30 2014-08-27 Sony Corporation Semiconductor device and its manufacturing method
US6602753B2 (en) * 2000-07-26 2003-08-05 Kabushiki Kaisha Toshiba Semiconductor device having a gate insulating film comprising a metal oxide and method of manufacturing the same
JP3792589B2 (ja) * 2001-03-29 2006-07-05 富士通株式会社 半導体装置の製造方法
KR101030068B1 (ko) * 2002-07-08 2011-04-19 니치아 카가쿠 고교 가부시키가이샤 질화물 반도체 소자의 제조방법 및 질화물 반도체 소자

Also Published As

Publication number Publication date
KR20020077126A (ko) 2002-10-11
JP2002359370A (ja) 2002-12-13
CN1384549A (zh) 2002-12-11
JP3792589B2 (ja) 2006-07-05
US6894369B2 (en) 2005-05-17
TW544735B (en) 2003-08-01
US20020146916A1 (en) 2002-10-10
KR100757645B1 (ko) 2007-09-10

Similar Documents

Publication Publication Date Title
CN1206736C (zh) 半导体装置、互补型半导体装置
CN1263133C (zh) 半导体装置
CN1291461C (zh) 电介质膜、半导体器件及它们的制造方法
CN100352016C (zh) 半导体器件及其制造方法
CN1234156C (zh) 绝缘膜的形成方法和半导体装置的制造方法
CN100347832C (zh) 电子器件材料的制造方法
CN1052343C (zh) 半导体器件及其制造方法
CN101075577A (zh) 半导体装置的制造方法
CN1838430A (zh) Mis半导体器件和互补mis半导体器件
CN1499633A (zh) 半导体器件及其制造方法
CN1284241C (zh) 有源矩阵显示装置
CN1599961A (zh) 半导体装置及其制造方法
CN1893114A (zh) 具有铁电膜作为栅极绝缘膜的半导体器件及其制造方法
CN1905213A (zh) 非易失性半导体存储器、半导体器件和非易失性半导体存储器的制造方法
CN101055832A (zh) 半导体装置的制造方法
CN1860596A (zh) 电子器件材料的制造方法
CN1879209A (zh) 半导体装置及其制造方法
CN1555580A (zh) 半导体器件及其制造方法
CN1819200A (zh) 半导体器件和用于制造半导体器件的方法
CN1841737A (zh) 半导体器件及其制造方法
CN1795547A (zh) P－沟道功率mis场效应晶体管和开关电路
CN1933180A (zh) 半导体器件
CN1638061A (zh) 形成介电薄膜的方法
CN1669153A (zh) 半导体器件及其制造方法和制造设备
CN1542974A (zh) 半导体器件及其制造方法

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20081219

Address after: Tokyo, Japan

Patentee after: Fujitsu Microelectronics Ltd.

Address before: Kanagawa, Japan

Patentee before: Fujitsu Ltd.

ASS Succession or assignment of patent right

Owner name: FUJITSU MICROELECTRONICS CO., LTD.

Free format text: FORMER OWNER: FUJITSU LIMITED

Effective date: 20081219

C56 Change in the name or address of the patentee

Owner name: FUJITSU SEMICONDUCTOR CO., LTD.

Free format text: FORMER NAME: FUJITSU MICROELECTRON CO., LTD.

CP01 Change in the name or title of a patent holder

Address after: Kanagawa

Patentee after: FUJITSU MICROELECTRONICS Ltd.

Address before: Kanagawa

Patentee before: Fujitsu Microelectronics Ltd.

CP02 Change in the address of a patent holder

Address after: Kanagawa

Patentee after: Fujitsu Microelectronics Ltd.

Address before: Tokyo, Japan

Patentee before: Fujitsu Microelectronics Ltd.

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20200805

Address after: Kanagawa Prefecture, Japan

Patentee after: FUJITSU MICROELECTRONICS Ltd.

Address before: Kanagawa Prefecture, Japan

Patentee before: FUJITSU MICROELECTRONICS Ltd.

CX01 Expiry of patent term
CX01 Expiry of patent term

Granted publication date: 20050615