CN1599961A - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN1599961A
CN1599961A CNA028239806A CN02823980A CN1599961A CN 1599961 A CN1599961 A CN 1599961A CN A028239806 A CNA028239806 A CN A028239806A CN 02823980 A CN02823980 A CN 02823980A CN 1599961 A CN1599961 A CN 1599961A
Authority
CN
China
Prior art keywords
semiconductor device
dielectric film
under
atmosphere
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA028239806A
Other languages
English (en)
Inventor
山下贤哉
北畠真
高桥邦方
楠本修
内田正雄
宫永良子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1599961A publication Critical patent/CN1599961A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28185—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the gate insulator and before the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/049—Conductor-insulator-semiconductor electrodes, e.g. MIS contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7838—Field effect transistors with field effect produced by an insulated gate without inversion channel, e.g. buried channel lateral MISFETs, normally-on lateral MISFETs, depletion-mode lateral MISFETs

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

通过在800℃以上1400℃以下的温度下、在1.4×102Pa以下的氧气气氛下，对SiC基板(1)上部进行氧化，形成厚度在20nm以下的热氧化膜，即第一绝缘膜(2)。进行退火之后，通过CVD法，在其上形成厚度为5nm程度的氮化膜，即作为第一覆盖层(3)。接着，通过CVD法，在其上形成厚度为130nm程度的沉积氧化膜，即第二绝缘膜(4)。在其上，再形成厚度为10nm程度的氮化膜，即第二覆盖层(5)。通过形成由以上的第一绝缘膜(2)至第二覆盖层(5)构成的栅绝缘膜(6)，可以获得低损耗且高可靠性的半导体装置。

Description

半导体装置及其制造方法
技术领域
本发明涉及具有SiC层的半导体装置及其制造方法，特别涉及一种绝缘栅极型半导体装置及其制造方法。
背景技术
碳化硅即使与其他带隙宽度大的半导体材料相比，也具有高的绝缘破坏特性。因此，近年来，人们期待着适用于低损耗的功率器件中。
在碳化硅的上部进行热氧化处理，就能在碳化硅上形成高质量的二氧化硅膜。由此，为了形成用于大功率驱动的碳化硅半导体装置，使用绝缘栅极型半导体装置形式被认为是很有效的。
将采用碳化硅的MISFET用于低损耗的功率半导体装置时，为了通过降低通态电阻，从而降低损耗，降低位于栅绝缘膜和SiC基板之间的界面区域的界面能级阱的密度是非常必要的。在这里，栅绝缘膜和SiC基板之间的界面区域会形成残留碳的转移层，而转移层和界面能级阱的密度具有一定的相关关系。根据此相关关系，人们已经知道，为了将界面能级阱密度降低到1×1012[cm-2eV-1]以下，需要将转移层的厚度降低到1nm以下(K.Yamashita et al，ICSCRM 2001 Part2(2001))。
一般，为了在碳化硅上形成作为栅绝缘膜的热氧化膜，会将碳化硅基板暴露于1000℃～1400℃温度条件下的氧化性气体环境当中。在此热氧化工序中，化学计量上约占碳化硅构成元素的一半的碳元素的状况，对碳化硅和热氧化膜之间的界面部的形成有极大的参与，对器件的电特性产生影响。
但是，在碳化硅上形成栅绝缘用热氧化膜时，会产生以下的不合适情况。
首先，在碳化硅上形成热氧化膜时，由于热氧化膜内存在缺陷，在碳化硅和热氧化膜之间的界面部会产生高浓度的界面能级阱。例如，对形成于4H-SiC(0001)面上，且厚度为40nm的热氧化膜内，将界面能级阱密度抑制在5×1011[cm-2eV-1]以下是非常困难的。
此界面能级阱会大大影响电子输送，显著降低器件的沟道传导。
发明内容
本发明的目的在于通过构筑在具有SiC层的半导体装置中在绝缘膜和SiC层之间的界面部取得匹配性的方法，提供一种低损耗且高可靠性的半导体装置、并且提供一种适用于工业上，并能在合适的时间内制造上述半导体装置的方法。
本发明的半导体装置，包括：具有源区域和漏区域的SiC基板；形成于上述SiC基板一部分上的栅绝缘膜；和形成于上述栅绝缘膜上的栅电极；在上述SiC基板和上述栅绝缘膜的界面区域上形成了厚度为1nm以下的转移层。
这样，可以减少沟道电阻，并能充分提高SiC功率器件的性能。
上述栅绝缘膜至少包括：对上述SiC基板一部分氧化而形成的第一绝缘膜；和沉积在上述第一绝缘膜上的第二绝缘膜。这样，第一绝缘膜的厚度由于比以往的热氧化膜的厚度薄，可以提高SiC基板和第一绝缘膜之间的界面部的匹配性，并抑制界面能级阱的产生。与此同时，通过形成第二绝缘膜，可获得具有作为低损耗功率半导体装置的栅绝缘膜所需要厚度的栅绝缘膜。
上述第一绝缘膜的厚度在0.5nm以上20nm以下。这样，第一绝缘膜的厚度，由于比以往的热氧化膜的厚度薄，因此对SiC基板和第一绝缘膜之间的界面部的控制变得容易。
上述第一绝缘膜通过对上述SiC基板一部分进行热氧化而形成。这样，作为第一绝缘膜可以得到优质的氧化膜。
上述第一绝缘膜包含含有率在10.0％以下的氮。这样，可有效抑制第一绝缘膜内缺陷的产生。
作为优选，上述第二绝缘膜的厚度在5nm以上200nm以下。
作为优选，上述第二绝缘膜由氧化物、氮化物或者氧氮化物中的任一种构成。
在上述第一绝缘膜和上述第二绝缘膜之间具有第一覆盖层。这样，在进行半导体装置的制造时，即使进行热处理，也可以防止氧等扩散到第一绝缘膜和SiC基板。
上述第一覆盖层的厚度在0.5nm以上10nm以下。这样，第一覆盖层可以作为覆盖层发挥作用，并且，还可以抑制由于膜的厚度过大而造成易产生缺陷的影响。
上述第一覆盖层由N/(N+O)的值在0.1上0.5以下的氧氮化膜构成。这样，可抑制栅绝缘膜内的应力的产生。
在上述第二绝缘膜和上述栅电极之间，具有厚度在0.5nm以上10nm以下的由氮化膜或氧氮化膜构成的第二覆盖层。这样，可防止在制作栅电极时，杂质向第二绝缘膜等方向的扩散。杂质，当形成金属电极时是金属，而在形成多晶硅的电极时是硼(B)或磷(P)。
上述栅绝缘膜通过以下方式形成：在对上述SiC基板一部分进行干式氧化之后，在含有氢的气氛下进行前阶段退火，并在具有含氧的分子和含氮的分子的气氛下进行退火。这样，由于可得到具有低氢浓度和高密度的栅绝缘膜，进而可得到绝缘耐性高、可靠性高的半导体装置。
上述栅绝缘膜通过以下方式形成：在对上述SiC基板一部分进行干式氧化之后，在含有卤素的气氛下进行前阶段退火，并在具有含氧的分子和含氮的分子的气氛下进行退火。这样，由于可得到具有低氢浓度和高密度的栅绝缘膜，进而可得到绝缘耐性高、可靠性高的半导体装置。
上述半导体装置也可以是反转型增强型晶体管。
上述半导体装置也可以是积蓄型增强型晶体管。
本发明的第一半导体装置的制造方法，包括：通过氧化SiC基板一部分而形成第一绝缘膜的工序(a)；在上述第一绝缘膜上形成第二绝缘膜的工序(b)；在上述SiC基板一部分上夹持上述第一绝缘膜和第二绝缘膜而形成栅电极的工序(c)；和在上述SiC基板一部分上形成源区域和漏区域的工序(d)。
这样，由于在上述工序(a)中，以SiC基板和第一绝缘膜之间的界面的控制性良好的状态，形成具有比以往薄的厚度的第一绝缘膜，而在上述工序(b)中，可形成只有作为栅绝缘膜所必要厚度的第二绝缘膜，因此可形成在SiC基板和栅绝缘膜之间的界面上所发生的界面能级少、C等的偏析少、且具有相当的膜厚的半导体装置。
作为优选，在上述工序(a)中，通过在800℃以上1400℃以下的温度下对上述SiC基板一部分进行热氧化，形成上述第一绝缘膜。
在上述工序(a)中，通过在氧气分压在1.4×102pa以下的气氛下，对上述半导体层的一部分进行氧化，形成上述第一绝缘膜。这样，即使在高温环境下，也能控制性良好地形成第一绝缘膜。
在上述工序(a)中，通过在含有氧气和一氧化二氮的气氛下，或是在含有氧气和一氧化氮的气氛下，对上述半导体层一部分进行氧化，形成上述第一绝缘膜。这样，可以形成含有微量氮的氧氮化膜，获得缺陷少的第一绝缘膜。
作为优选，在上述工序(a)中，氧气分压在大气压以下，而一氧化二氮或者一氧化氮的分压在上述氧气分压值的10％以下。
在上述工序(a)中，通过将上述SiC基板导入到CVD装置内，并在包含氧气、一氧化二氮或者一氧化氮中的至少一种，且包含其分压在1.4×102pa以下的硅烷的气氛下，通过对上述SiC基板上进行氧化，形成上述第一绝缘膜。这样，由于通过导入硅烷一边向SiC基板上供给Si一边能氧化SiC基板的上部，因此在氧化时，不仅可进行SiC基板上部的氧化，而且还能得到优质的热氧化膜。
在上述工序(a)之后，也可以在分压为1.4×10Pa以上大气压以下的一氧化氮的气氛下，在600℃以上、1400℃以下的温度下，进行一小时以上的退火。
在上述工序(a)之后，还包括在上述第一绝缘膜上形成第一覆盖层的工序(e)；在上述工序(b)中，在上述第一覆盖层上，形成上述第二绝缘膜。这样，在上述工序(b)之后，即使进行热处理，也可以防止氧气等向第一绝缘膜等方向的扩散。
作为优选，在上述工序(e)中，将温度保持在比用于形成上述第一绝缘膜的温度低的温度的600℃以上1000℃以下的范围，在包含分压在1.4×102pa以下的硅烷和氨类气体的第一供给气体的气氛下，采用CVD方法，形成上述第一覆盖层。
在上述工序(e)中，也可以在进一步增加了具有上述第一供给气体的10％以下流量比的一氧化二氮的气氛下，形成上述第一覆盖层。
在上述工序(b)中，也可以采用CVD法，在600℃以上1000℃以下的范围内在上述退火的温度以下的温度下，在含有硅烷和一氧化二氮的气氛下，形成上述第二绝缘膜。
在上述工序(b)之后，也可以在600℃以上1000℃以下的范围内在用于形成上述第二绝缘膜的温度以下的温度下，在含有一氧化氮的气氛下，进行退火。
在上述工序(b)之后，在上述工序(e)之前，进一步包括在上述第二绝缘膜上形成第二覆盖层的工序(f)。这样，在上述工序(c)和上述工序(d)中，可以防止在形成电极时绝缘膜界面的品质劣化。其结果，可以提高栅绝缘膜的可靠性。
在上述工序(f)中，也可以将温度保持在用于形成上述第二绝缘膜的温度以下的600℃以上1000℃以下的范围内，在包含分压在1.4×102pa以下的硅烷和氨类气体的第二供给气体的气氛下，采用CVD方法，形成上述第二覆盖层。
在上述工序(f)中，也可以在进一步增加了具有上述第二供给气体的10％以下流量比的一氧化二氮的气氛下，进行上述第二覆盖层。
即使绝缘膜和半导体间的界面十分陡峭且不连续，此界面上的能带结构也可以产生连续的变化。其厚度是0.5nm，即从界面的非传导区域到传导区域的转移距离最低时为0.5nm。由此，虽然将以良好地控制高品质界面为目的而形成的第一绝缘膜的下限定为0.5nm，但如果界面具有连续的幅度，则不限于此。
本发明的第二半导体装置的制造方法，其特征在于，包括：通过干式氧化法对SiC基板一部分进行氧化而形成绝缘膜的工序(a)；在上述工序(a)之后，在具有包含氧的分子的气氛中，对上述绝缘膜进行退火的工序(b)；在上述SiC基板一部分上夹持上述绝缘膜而形成栅电极的工序(c)；和在上述SiC基板一部分形成源区域和漏区域的工序(d)。
这样，在工序(a)中，可得到氢浓度低且密度高的绝缘膜，而在上述工序(b)中，可由氧对形成于绝缘膜和SiC基板间的转移层进行氧化，进而减少转移层的厚度。
在上述工序(a)中，在包含氧气、一氧化二氮或者一氧化氮中的至少一种的气氛下，形成上述绝缘膜。这样，可得到优质的栅绝缘膜。
作为优选，在上述工序(a)中，在1000℃以上1400℃以下的温度下形成上述绝缘膜。
在上述工序(b)中，通过在包含臭氧的气氛下照射UV光，进行上述退火。这样，产生氧化基，从而能高效地进行转移层的氧化。
在上述工序(b)中，进一步，在具有包含氮的分子的气氛下，进行上述退火。这样，用氮填补绝缘膜内等包含的缺陷，进而减少转移层的厚度。
在上述工序(b)中，也可以在包含氨或者一氧化氮的气氛下，进行上述退火。
在上述工序(a)之后，在上述工序(b)之前，还包括对上述绝缘膜进行前阶段退火的工序(e)。这样，可以排出残留在转移层及其附近的碳。
在上述工序(e)中，也可以在700℃以上1000℃以下的温度下，在包含氢的气氛中，进行上述前阶段退火。
在上述工序(e)中，也可以在900℃以上1200℃以下的温度下，在包含卤素的气氛中，进行上述前阶段退火。
在上述工序(e)中，在1000℃以下的温度下，在13.3Pa(100mTorr)以下的压力下，在包含二氯硅烷的气体气氛中，进行上述前阶段退火。这样，可以有效排出碳。
附图说明
图1表示第一实施方式中半导体装置内的栅绝缘膜附近部分的结构的截面图。
图2表示第一实施方式中半导体装置的结构的截面图。
图3表示形成第一实施方式中半导体装置的栅绝缘膜的工艺条件表。
图4表示第二实施方式中半导体装置内的栅绝缘膜附近部分的结构的截面图。
图5表示第二实施方式中半导体装置的结构的截面图。
图6表示将SiC上部热氧化后形成二氧化硅膜后的试料的SIMS分析结果曲线。
图7表示转移层的厚度和界面阱总数之间相关关系的曲线图。
图8表示第三实施方式中半导体装置的结构的截面图。
图9表示第四实施方式中半导体装置的结构的截面图。
图10表示第五实施方式中半导体装置内的栅绝缘膜附近的结构的截面图。
图11表示在第五实施方式中形成半导体装置的栅绝缘膜，进行退火处理的工艺条件的时间图。
具体实施方式
第一实施方式
在本实施方式中，作为MISFET等栅绝缘膜没，对形成了通过SiC的热氧化获得的的第一绝缘膜、和通过CVD法等进行沉积获得的第二绝缘膜的情况进行说明。
(发明人等的考察)
一般认为，在将碳化硅的MISFET使用于低损耗的功率半导体装置的时候，应在碳化硅上形成厚度为150nm程度以上的栅绝缘膜。
但是，这会使得通过在碳化硅上进行热氧化处理形成的氧化膜之中残留碳，特别是，氧化膜之中的与碳化硅的界面附近部分，会残留高浓度的碳。由于这样的碳的存在是引起缺陷的一个原因，因此，应使栅绝缘膜一侧到碳化硅一侧的转移层的组成比变化更加剧烈。
在这里，为了除去残留在碳化硅和热氧化膜之间界面部附近的碳而取得界面部的匹配性，可以想到在热氧化工序之后，只要在不再进行氧化程度的低温的氧气气氛中，进行暴露基板的氧化膜退火技术(以下简称为POA处理)即可。但是，如果形成于碳化硅上的热氧化膜的厚度超过20nm，则充分进行POA处理是困难的。
另一方面，作为在碳化硅上形成氧化膜的其他方法，可以将通过CVD法沉积而形成的氧化膜作为栅绝缘膜使用。通过CVD法形成的沉积氧化膜中，氧化膜和碳化硅之间界面部的组成的变化非常急剧。而且，这也使在短时间内形成沉积氧化膜成为了可能。由于形成碳化硅上的热氧化膜的速度是形成硅的速度的1/100，因此，从生产效率的角度来看，CVD法在工业上也是非常必要的技术。但是，在由CVD法形成的沉积氧化膜中，碳化硅和沉积氧化膜之间界面部的非键合数减少，所以界面部的控制变得相当困难。也因为如此，将沉积氧化膜应用于器件是很困难的。
因此，发明人等考虑到在碳化硅上部进行热氧化处理而形成的热氧化膜上，进一步沉积CVD氧化膜，以此作为栅绝缘膜的方法。
(栅绝缘膜的结构和应用于器件的实例)
下面，对将根据上述考察产生的栅绝缘膜的结构和此栅绝缘膜应用于反转增强型的绝缘栅型半导体装置的实例进行说明。
以下参考图1，对第一实施方式中的半导体装置中栅绝缘膜附近的结构进行说明。图1表示第一实施方式中半导体装置内的栅绝缘膜附近部分的结构的截面图。
如图1所示，本发明的半导体装置的栅绝缘膜附近的结构中，在p型SiC层1上形成了栅绝缘膜6，其由厚度为5nm的热氧化膜即第一绝缘膜2、厚度为5nm的氧氮化膜即第一覆盖层3、厚度为130nm的沉积氧化膜即第二绝缘膜4、厚度为5nm的氧氮化膜即第二覆盖层5构成，在该栅绝缘膜6上形成有栅电极7。另外，SiC层1和第一绝缘膜2之间，形成了厚度为1nm以下的转移层8。
本实施方式中的栅绝缘膜6包含通过SiC的热氧化获得的第一绝缘膜、和通过CVD法等沉积而获得的第二绝缘膜。下面，将对栅绝缘膜6的结构进行详细地说明。
第一绝缘膜2由于与SiC层1连接，因此会给器件的电特性造成很大的影响。第一绝缘膜2是通过将SiC层1的上部进行热氧化处理而获得的热氧化膜，而与通过CVD法等在SiC层1上形成沉积氧化膜的情况比较，更容易保持SiC层1和第一绝缘膜2之间界面部(以下称为SiC-绝缘膜界面部)的质量。另外，第一绝缘膜2的厚度优选是0.5nm～20nm之间，而由于这比以往的厚度值都要小，因此SiC-绝缘膜界面部的控制也变得更加容易。
下面，借助图6和图7，对SiC层1和第一绝缘膜2之间的转移层8，进行说明。图6表示将对SiC的上部进行热氧化处理而形成的二氧化硅膜的试料的SIMS分析的结果曲线图。本说明书中的所谓转移层是指在SiC层和氧化膜(氧氮化膜等，包括含氧的膜)界面中碳的组成比变化的区域。换言之，在图6所示的曲线图中，18O强度的开始下降点A和13C的上升截止点B之间的区域就是转移层8。
此区域是Si、O、C三个元素的组成比连续变化的区域。在此区域中，包含着大量的成为界面阱的起源的缺陷。
图7表示转移层的厚度和界面阱总数之间相互关系的曲线图。图7中，转移层厚度大于3nm的数据是用以往的方法作成的。界面阱数是通过使用图6的测定中同样的氧化膜，形成MOS二极管，再经过CV分析，推算出来的。另外，热氧化膜形成于4H-SiC(0001)面上。
根据本实施方式的方法，SiC-热氧化膜界面的转移层8的厚度成为了1nm以下，而总阱数达到了7×1011cm-2。由此，可提高SiC-热氧化膜界面的电特性和沟道移动度。此时的沟道移动度的值是60cm2/(V.s)。
此外，这里在4H-SiC(0001)面上形成了氧化膜，但在本发明中，还可以在其他结晶面上形成具有良好的SiC-热氧化膜界面的氧化膜。
本实施方式中，通过减薄第一绝缘膜2，使形成于SiC基板1上的转移层8的厚度很小，从而减少了阱数。
另外，作为第一绝缘膜2，如果采用含有微量(例如，含量为0.1％以下)的N的热氧化膜，替代热氧化膜，还可以再减少阱数。
在SiC-绝缘膜界面部的转移层8中，即使是在组成比的变化十分剧烈且不连续的情况下，转移层8的能带也能连续变化。此时的转移层8的厚度约为0.5nm程度。即，在SiC-绝缘膜界面部之中，非传导区域至传导区域的转移距离是0.5nm以上。
第一覆盖层3所起的作用是：在进行后热处理工序中，防止氧气扩散到第一绝缘膜2和SiC层1。如果第一覆盖层3为含有10～50％左右的N的氧氮化膜，则由于可以抑制氧氮化膜内的应力的产生，因此可以降低缺陷密度。第一覆盖层3的膜厚优选是0.5～10nm。由此，就能发挥作为覆盖层的功能，并且能抑制由于膜过厚而造成的缺陷影响的增大。
第二绝缘膜4为了让绝缘膜的膜厚在150nm的程度以上，而使用了CVD法形成。通过第二绝缘膜4，可以抑制漏电流的产生，从而确保器件的可靠性。第二绝缘膜4的厚度优选在50～200nm范围内。第二绝缘膜4，除了氧化膜以外，也可以由氧氮化膜、氮化膜或者强电介质材料形成。如果第二绝缘膜4是由强电介质材料构成，则可以抑制漏电流的产生。此外，由于在保持高可靠性的状态下增大了绝缘膜容量，提高了互导的值。
第二覆盖层5最好是厚度为0.5～10nm的氮化膜。由此，可在形成栅电极7的同时，防止杂质向栅电极7到第二绝缘膜4之间区域的扩散。这里的杂质，当栅电极材料是金属时则是指金属，栅电极材料是多晶硅时则是指硼(B)或磷(P)。
下面，参考图2，说明采用上述栅绝缘膜6的半导体装置的结构。图2表示第一实施方式中半导体装置的结构的截面图。
如图2所示，本实施方式的半导体装置由SiC基板10、形成于SiC基板10上部的p型SiC层1、在SiC层1上介入转移层8而形成的栅绝缘膜6、形成于栅绝缘膜6上的栅电极7、设置在栅绝缘膜6和栅电极7的侧方区域的源区域12和漏区域13、形成于源区域12和漏区域13各自上方的源电极14和漏电极15构成。其中，SiC基板10可以是p型半导体或是n型半导体之中的任何一个类型。另外，还可以采用绝缘体基板替代SiC基板10。
下面，参照图3，对本实施方式半导体装置中的栅绝缘膜的制造方法，进行说明。图3表示第一实施方式中半导体装置的栅绝缘膜的形成工序条件表。
首先，在步骤ST1中，一边导入硅烷，一边在减压气氛下，将SiC层1的温度升温到1300℃。此时，由于在减压气氛下SiC的升华速度比较慢，因此也可以不导入硅烷，而进行升温。
接着，在步骤ST2中，通过在SiC层1上，供给1.4×102Pa以下的氧气，形成厚度在5nm程度的热氧化膜，即第一绝缘膜2。在这里，通过使氧气的分压在1.4×102Pa以下，可以做到，即使在1300℃的高温下，也可以形成具有良好的膜厚控制性的第一绝缘膜。此外，如果第一绝缘膜2是通过MBE法形成的，则就能很容易地控制界面部，进而使数原子层的控制变得更加容易。
另外，在进行热氧化时，通过在气氛中包含分压为氧气分压的10％以下程度的一氧化二氮，形成氮含量为10％以下的第一绝缘膜2。这样，通过在热氧化膜中包含微量的氮，可以防止氧化膜中的缺陷的产生。
此外，通过使用CVD装置，将SiC基板1暴露在包含酸化性气体和以脉冲状控制后的分压在1.4×10Pa以下的硅烷的气氛中，形成在SiC基板1和第一绝缘膜2之间具有陡峭界面部的第一绝缘膜2。在这里，由于可通过导入硅烷，将Si供给到SiC基板上，因此在进行热氧化的时候，不仅可以对SiC基板1上部进行氧化，而且还能形成优质的热氧化膜。
此外，在形成第一绝缘膜2之前，还可以在800～1000℃的温度条件下，对SiC层的表面进行臭氧清洗处理。
接着，在步骤ST3中，在3.9×104Pa的一氧化碳气氛或者氧气气氛中，在基板上进行1300℃的退火处理，可以提高界面部的质量。
在此，退火处理，通过在600～1400℃的温度下，供给三小时以下的大气压以下的一氧化碳或是氧气，可以抑制缺陷的产生。
接着，在步骤ST4中，将基板导入到CVD装置内，通过供给900℃、66.5Pa的硅烷或是氨10分钟，在第一绝缘膜2上形成厚度为5nm程度的氮化膜，即第一覆盖层3。
在此，将温度设定为600～1000℃的范围，且比步骤ST2所示第一绝缘膜形成温度更小的温度，同时将硅烷的分压设定为1.4×102Pa以下。由此，可以将绝缘膜中产生的缺陷数限制到最小。此时，为了防止缺陷的产生，不将装置中的温度恢复到室温。
在这里，通过在上述的硅烷、氨系的气体中，再增加占全部流量的10％以下流量的一氧化二氮，可以形成氮含量在10～30％的氧氮化膜。
接着，在步骤ST5中，利用CVD法，通过供给800℃、6.65×10Pa的二氯硅烷和一氧化二氮30分钟，在第一覆盖层3上形成厚度为130nm程度的沉积氧化膜，即第二绝缘膜4。此外，作为第二绝缘膜4的材料，可将SiO2、Si3N4、SrTiO3、Al2O3、Y2O3、La2O3、TaO5、TiO2、HfO2、ZrO2等进行组合使用，或者，还可以包含其他材料一起使用。
在这里，第二绝缘膜4的形成通过在600～800℃的温度范围，且低于第一覆盖层3的形成温度、退火温度的温度下进行，可以保持绝缘膜的质量。
接着，在步骤ST6中，在3.4×104Pa的一氧化氮气氛下、在800℃的温度下，进行一小时的热处理。
再接下来，在步骤ST7中，通过供给800℃、1.4×10Pa的硅烷和氨10分钟，在第二绝缘膜4上形成厚度为10nm程度的氮化膜，即第二覆盖层5。
接着，在步骤ST8中，通过将基板冷却到常温状态，可得到由第一绝缘膜2、第一覆盖层3、第二绝缘膜4、第二覆盖层5构成的栅绝缘膜6。
下面，对通过本实施方式得到的效果进行说明。
在本实施方式的半导体装置中，栅绝缘膜6具有通过对SiC层1进行热氧化而得到的厚度为0.5nm～20nm的第一绝缘膜2、和通过CVD法等进行沉积而形成的厚度为5nm～200nm的第二绝缘膜4。
由此，第一绝缘膜2的厚度可以比以往的热氧化膜的厚度薄，从而对SiC层和第一绝缘膜2之间的界面部的控制，也变得比以往更加容易了。因此，可以将位于SiC层和第一绝缘膜2之间界面部的转移层的厚度控制在1nm以下，从而可以抑制界面能级阱的产生。此外，通过步骤ST4所示退火处理等的POA处理，可以对残留在第一绝缘膜2中和位于SiC层和第一绝缘膜2之间界面部附近的碳进行洗涤化处理，从而能更容易取得界面部的匹配性。
同时，通过第二绝缘膜4，可使栅绝缘膜6的整个厚度大于作为低损耗功率半导体装置的栅绝缘膜的厚度所必须的150nm程度以上。
(第二实施方式)
本实施方式对将第一实施方式中考察的栅绝缘膜适用于积蓄增强型的绝缘栅型半导体装置的实例进行说明。
下面，参照图4，对本发明的第二实施方式的半导体装置中，栅绝缘膜附近的结构进行说明。图4表示第二实施方式中半导体装置内的栅绝缘膜附近结构的截面图。
如图4所示，在本发明的半导体装置中，在p型SiC层21上部形成了n型沟道区域28，在其上形成栅绝缘膜26，其由厚度为5nm程度的热氧化膜即第一绝缘膜22、厚度为5nm程度的氧氮化膜即第一覆盖层23、厚度为130nm程度的沉积氧化膜即第二绝缘膜24、厚度为5nm程度的氧氮化膜化膜即第二覆盖层25构成，在其上形成栅电极27。另外，SiC层1和绝缘膜2之间，形成了厚度为1nm以下的转移层29。
下面，参照图5，对使用上述栅绝缘膜26的半导体装置的结构进行说明。图5表示第二实施方式中半导体装置的结构的截面图。
如图5所示，本实施方式的半导体装置由n型SiC基板20、形成于SiC基板20上的p型SiC层21、形成于SiC层21上部的n型沟道区域28、在沟道区域28上夹持转移层29形成的栅绝缘膜26、形成于栅绝缘膜26上的栅电极27、设置在SiC基板20中栅绝缘膜26和栅电极27的侧方区域的源区域32和漏区域33、形成于源区域32和漏区域33各自上方的源电极34和漏电极35构成。
本实施方式的半导体装置的制造方法中，除了在p型SiC层21上部形成n型沟道区域28以外，和第一实施方式的情况相同。另外，在本实施方式中，通过形成栅绝缘膜得到的效果，也和第一实施方式的情况相同。
(第三实施方式)
在本实施方式中，对将第一实施方式中的栅绝缘膜应用于拥有δ掺杂层的绝缘栅型半导体装置的实例进行说明。
本实施方式的特征是，第一实施方式中进行过说明的栅绝缘膜形成于δ掺杂层。由于该栅绝缘膜的结构与第一实施方式相同，因此省略其说明。
图8表示第三实施方式中半导体装置的结构的截面图。
如图8所示，本实施方式的半导体装置由n型SiC基板40、形成于SiC基板40上的p型SiC层41、形成于p型SiC层41上部且具有δ掺杂层的沟道区域46、形成于沟道区域46上的栅绝缘膜47、形成于栅绝缘膜47上的栅电极48、设置在SiC基板41中栅绝缘膜47和栅电极48的侧方区域的源区域42和漏区域43、形成于源区域42和漏区域43各自上方的源电极44和漏电极45构成。
本实施方式的半导体装置的制造方法，除了在p型SiC层41上部形成具有δ掺杂层的沟道区域46以外，和第一实施方式的情况相同。另外，在本实施方式中，通过形成栅绝缘膜而得到的效果，也和第一实施方式相同。
(第四实施方式)
在本实施方式中，对将第一实施方式中的栅绝缘膜应用于纵型绝缘栅型半导体装置的实例进行说明。
本实施方式的特征是，第一实施方式中说明过的栅绝缘膜作为纵型MISFET的栅绝缘膜使用。由于该栅绝缘膜的结构与第一实施方式中先头，因此省略其说明。
图9表示第四实施方式中纵型积蓄增强型MISFET结构的截面图。
如图9所示，本实施方式的半导体装置中，在SiC基板50上，形成了第一SiC层51。
在第一SiC层51上的一部分设置包含第二导电型(p型)杂质的p阱区域52，并在第一SiC层51的围绕p阱区域52的区域中，设置包含第一导电型(n型)杂质的漂移区域53。
在第一SiC层51中，从漂移区域53上到相互间隔着的两个p阱区域52上，设置具有接触孔(槽)55的第二SiC层54。此外，在第二SiC层54中，除了两个端部的其他部分中，设置包含第一导电型杂质的积蓄型沟道层56。另外，从第二SiC层54的两个端部，到第一SiC层51的上述两个端部的下方位置部分的区域中，设置含有第一导电型杂质的接触区域57。
从接触区域57上，到暴露在接触沟55下方的p阱区域52的上部，设置第一欧姆电极(源电极)58。
从第二SiC层54中的积蓄型沟道层56上，到接触区域57中位于与积蓄型沟道层56之间的边界的部分上，设置栅绝缘膜59。此栅绝缘膜59具有与第一实施方式同样的结构。在栅绝缘膜59上设置栅电极60。
此外，与SiC基板50的主面相向的面(下面)上，设置第二欧姆电极(漏电极)61。
本实施方式的半导体装置，除了栅绝缘膜59的形成工序以外，可以采用公知的制造方法形成。栅绝缘膜59的形成方法与第一实施方式相同。另外，通过形成栅绝缘膜59而得到的效果也和第一实施方式相同。
此外，本实施方式中，作为纵型MISFET的一例，采用了积蓄增强型晶体管，而在本发明中，对于反转增强型晶体管也同样适用。
(第五实施方式)
在本实施方式中，作为MISFET等的栅绝缘膜，对使用通过对SiC层的上部进行干式氧化处理后在指定的条件下进行退火处理而形成的氧化膜的情况进行说明。
(发明人等的考察)
通过SiC层的湿式氧化形成热氧化膜时，一般将SiC层暴露于含有高浓度水蒸气的氧气气氛中。且根据湿式氧化的方法，可以将界面能级阱的密度抑制在5×1011cm-2eV-1以下。但是在此热氧化膜中，由于膜含有的氢浓度高、密度低，绝缘耐压也很低。由此，一般认为，通过湿式氧化制造的热氧化膜是欠缺可靠性的。
另外，通过湿式氧化制造热氧化膜时，是无法有效地降低生成于带隙宽度中传导带附近的界面能级密度。从而，在将通过湿式氧化制造的热氧化膜用于形成半导体装置的时候，很难急剧提高移动度。
另一方面，在通过SiC层的干式氧化形成热氧化膜的时候，将SiC层暴露于不导入水蒸气且水蒸气的分压在全部压强的20％以下状态的氧气环境中。优选将SiC层暴露在水蒸气气压在全部压强的10％以下的环境中。如此形成的热氧化膜中，氢的浓度将会低、密度也会高。因此，通过干式氧化制造的热氧化膜比起通过湿式氧化制造的热氧化膜，具有更佳的膜质量。但是，在通过干式氧化制造热氧化膜时，由于在热氧化膜和SiC基板的界面区域残留着高浓度的碳，因此界面能级阱密度会大到1×1012cm-2eV-1以上的程度。
在这里，可通过在比干式氧化温度更低的温度下在湿气氛中对干式氧化形成的热氧化膜再次进行氧化，降低带隙中生成于传导体附近的界面能级密度。但即使是用此方法，也很难将界面能级密度降低至使转移层的厚度达到1nm以下的程度。
如上所述，在通过将SiC层上部进行干式氧化处理而形成热氧化膜的时候，很难降低位于热氧化膜和碳化硅之间的转移层的厚度。但是，由于通过干式氧化处理而形成热氧化膜具有高精致性和低缺陷密度的性质，因此被认为适用于栅绝缘膜。
于是，发明人等考虑到在通过对SiC层上进行干式氧化而形成膜质量高的氧化膜之后，通过在指定的条件下热氧化，降低转移层的厚度的方法。
(栅绝缘膜的结构以及应用于器件的实例)
下面，对通过上述考察产生的栅绝缘膜的结构和将此栅绝缘膜应用于绝缘栅型半导体装置的实例进行说明。
以下，参照图10和图11，对第五实施方式的半导体装置中栅绝缘膜附近的结构和制造方法进行说明。图10表示第五实施方式中半导体装置内的栅绝缘膜附近的结构的截面图。如图10所示，本实施方式的半导体装置中，SiC基板71上夹持转移层72，形成热氧化膜73。图11表示在第五实施方式中形成半导体装置的栅绝缘膜、进行退火处理的工序条件的时间图。
首先，如图11所示，将SiC基板71(如图10所示)以4H-SiC(0001)Si面作为主面侧置于500℃的氧气气氛中。接着，将SiC基板71的温度提高到1300℃，进行两个小时的热氧化处理(干式氧化)。其结果，在SiC基板71的4H-SiC(0001)Si面上，形成作为栅绝缘膜作为的膜厚在40nm的热氧化膜73。接着，在1000℃的氢气气氛下，进行一小时的前阶段退火处理。通过前阶段退火处理，可以排出残留在转移层72和其附近的碳。然后，在保持氢气气氛的状态下，将温度降至900℃。
之后，通过在900℃的温度和包含具有氧的分子的气氛中，暴露三个小时，进行退火。
可以认为，在包含具有氧的分子的气氛中，通过产生有活性的氧，可以氧化转移层72，同时能排出碳。这里的“有活性的氧”是指氧化基或一氧化氮等包含氧的反应能力强的分子。氧化基可通过将臭氧等包含氧的分子，用UV光照射或是导入到等离子体当中而生成。
在此退火处理中，可通过在原来的包含氧的分子之外，再供给含有氮的分子，从而减少转移层72的厚度。一般认为，这是因为活性的氮可填充由排出碳等过程所造成的热氧化膜中的缺陷。这里的“有活性的氮”是指氮化基或一氧化氮等包含氮的反应能力强的分子。氮化基可通过将氮分子或氨等包含氮的分子，用UV光照射或是导入到等离子体当中等方法而生成。此活性氮具有氮钝化效应。
通过前阶段退火处理和退火处理，可形成如图10所示的，介于SiC基板71和热氧化膜73之间且厚度为1nm以下的转移层72。由于此转移层72的厚度比以往的薄，因此，SiC基板71和热氧化膜73的界面，也变得更加陡峭。
以上所述的热氧化膜可作为如图2所示的反转增强型半导体装置、如图5所示的积蓄增强型半导体装置、如图8所示的使用了δ掺杂层的半导体装置、以及如图9所示的纵型半导体装置等装置的栅绝缘膜而使用。由于在这些半导体装置中，除了绝缘膜以外的结构与第一～第四实施方式中所说明的结构相同，因此省略其说明。
将本实施方式的热氧化膜形成于4H-SiC(0001)Si面上，并作为反转增强型的绝缘栅型碳化硅MOSFET的栅绝缘膜使用，则有效沟道移动度就会提高到50cm2/(V·s)。
如上所述，根据本实施方式，可将形成的转移层的厚度抑制在1nm以下。同时，可降低包含在栅绝缘膜中的氢的浓度，并提高栅绝缘膜的密度。由此，可获得绝缘耐压高、可靠性好的，且沟道传导性能高，通态电阻低、且低损耗的半导体装置。
此外，特别是，在本实施方式的热处理中，优选应用膜厚为20nm以下的热氧化膜。此时，通过干式氧化形成拥有厚度为20nm以下的热氧化膜，并进行给定的热处理之后，在热氧化膜上沉积所需膜厚的氧化物或氮化物，作为栅绝缘膜使用。这样形成的栅绝缘膜，不仅可以提高其可靠性，还能提高其质量。
(第六实施方式)
与第五实施方式相同，本实施方式对作为MISFET等的栅绝缘膜，使用通过对SiC层的上部进行干式氧化处理之后，在指定的条件下进行退火处理而形成的氧化膜的情况进行说明。
第五实施方式中前阶段退火处理是在氢气气氛下进行，而在本实施方式中是在含有卤素的气氛下进行。此前阶段退火处理，在1000℃的温度下进行30分钟。然后，在保持包含卤素气体的条件下，将温度降至900℃。包含活性的卤素的气氛中，作为活性的卤素，可通过直接产生卤素基，也可通过使用包含卤素的四氯化硅、三氯硅烷、二氯硅烷等气体得。通过进行前阶段退火处理，可排出残留在转移层72及其附近的碳。
由于这以外的工序与第五实施方式相同，因此省略图示和说明。
将本实施方式的热氧化膜形成于4H-SiC(0001)Si面上，并作为反转增强型的绝缘栅型碳化硅MOSFET的栅绝缘膜使用，则有效沟道移动度就会提高到50cm2/(V·s)。
以上所述的热氧化膜可作为如图2所示的反转型增强型半导体装置、如图5所示的积蓄型增强型报道体装置、如图8所示的使用了δ掺杂层的半导体装置、以及如图9所示的纵型半导体装置等装置的栅绝缘膜使用。由于在半导体装置中除了栅绝缘膜以外的结构与到此为止说明的结构相同，因此省略半导体装置的结构及其制造方法的说明。
如上所述，根据本实施方式，可将形成的转移层的厚度抑制在1nm以下。同时，可降低包含在栅绝缘膜中的氢浓度，并提高栅绝缘膜的密度。由此，可获得绝缘耐压高、可靠性好的，且沟道传导性能高，通态电阻低、低损耗的半导体装置。
将本实施方式的热氧化膜形成于4H-SiC(0001)Si面上，并作为反转型增强型的绝缘栅极型碳化硅MOSFET的栅绝缘膜使用，则有效沟道移动度就会提高到50cm2/(V·s)。
此外，特别是，在本实施方式的热处理中，最好应用膜厚为20nm以下的热氧化膜。此时，通过干式氧化形成拥有厚度为20nm以下的热氧化膜，并进行给定热处理之后，在热氧化膜上沉积所需膜厚的氧化物或氮化物，作为栅绝缘膜使用。这样形成的栅绝缘膜，不仅可以提高其可靠性，还可以提高其质量。
(其他实施方式)
作为商用的功率器件而使用的绝缘栅型晶体管，为了具有高反向耐压，或是为了在通态电阻低的状态下流动额定电流，可设计成各种结构。因此，本发明的绝缘栅型晶体管的结构不仅限于第一～第六实施方式中所述的结构。例如，本发明还可适用于平面积蓄结构的绝缘栅型晶体管、垂直型绝缘栅型晶体管、或是沟槽型绝缘栅型晶体管等。在形成这些晶体管的时候，可以得到与第一～第六实施方式中栅绝缘膜的有关效果相同的效果。
另外，本发明除了第一～第六实施方式中所述的半导体装置，还可以应用于DMIS、沟槽分离型MISFET、IGBT(绝缘栅极型双极晶体管)等绝缘栅型半导体装置。
此外，在第一～第四实施方式中，栅绝缘膜由第一绝缘膜、第二绝缘膜、第一覆盖层、第二覆盖层构成。但是，在本发明中，只要形成了第一绝缘膜和第二绝缘膜即可，也可以不形成第一覆盖层和第二覆盖层。在没形成第二覆盖层时，特别是，如果第二绝缘膜为氧氮化膜，第二绝缘膜将起着在形成栅电极时防止金属扩散的作用，因此，可获得与形成了第二覆盖层时同样的效果。
在第一～第四实施方式中，即使在湿气氛下通过热氧化形成第一绝缘膜，也可以得到同样效果。
在第一～第四实施方式中，即使通过等离子体CVD法形成第二绝缘膜，也能得到与第一～第四实施方式中同样的效果。
(产业上的可应用性)
本发明的半导体装置及其制造方法，可应用于装载于电子机器上的功率器件，特别是，可应用于横型MISFET、具有δ掺杂层的MISFET、纵型MISFET等器件及其制造方法。

Claims (40)

1.一种半导体装置，其特征在于，包括：
具有源区域和漏区域的SiC基板；
形成于所述SiC基板一部分上的栅绝缘膜；和
形成于所述栅绝缘膜上的栅电极；
在所述SiC基板和所述栅绝缘膜的界面区域上形成了厚度为1nm以下的转移层。
2.根据权利要求1所述的半导体装置，其特征在于，所述栅绝缘膜至少包括：
对所述SiC基板一部分氧化而形成的第一绝缘膜；和
沉积在所述第一绝缘膜上的第二绝缘膜。
3.根据权利要求2所述的半导体装置，其特征在于，
所述第一绝缘膜的厚度在0.5nm以上20nm以下。
4.根据权利要求2所述的半导体装置，其特征在于，
所述第一绝缘膜通过对所述SiC基板一部分热氧化而形成。
5.根据权利要求2所述的半导体装置，其特征在于，
所述第一绝缘膜包含含有率在10.0％以下的氮。
6.根据权利要求2所述的半导体装置，其特征在于，
所述第二绝缘膜的厚度在5nm以上200nm以下。
7.根据权利要求2所述的半导体装置，其特征在于，
所述第二绝缘膜由氧化物、氮化物或者氧氮化物中的任一种构成。
8.根据权利要求2所述的半导体装置，其特征在于，
在所述第一绝缘膜和所述第二绝缘膜之间具有第一覆盖层。
9.根据权利要求8所述的半导体装置，其特征在于，
所述第一覆盖层的厚度在0.5nm以上10nm以下。
10.根据权利要求8所述的半导体装置，其特征在于，
所述第一覆盖层由N/(N+O)的值在0.1上0.5以下的氧氮化膜构成。
11.根据权利要求2所述的半导体装置，其特征在于，
在所述第二绝缘膜和所述栅电极之间，具有厚度在0.5nm以上10nm以下的由氮化膜或氧氮化膜构成的第二覆盖层。
12.根据权利要求1所述的半导体装置，其特征在于，
所述栅绝缘膜通过以下方式形成：在对所述SiC基板一部分进行干式氧化之后，在含有氢的气氛下进行前阶段退火，并在具有含氧的分子和含氮的分子的气氛下进行退火。
13.根据权利要求1所述的半导体装置，其特征在于，
所述栅绝缘膜通过以下方式形成：在对所述SiC基板一部分进行干式氧化之后，在含有卤素的气氛下进行前阶段退火，并在具有含氧的分子和含氮的分子的气氛下进行退火。
14.根据权利要求1～13中任一项所述的半导体装置，其特征在于，
所述半导体装置是反转型增强型晶体管。
15.根据权利要求1～13中任一项所述的半导体装置，其特征在于，
所述半导体装置是积蓄型增强型晶体管。
16.一种半导体装置的制造方法，其特征在于，包括：
通过氧化SiC基板一部分而形成第一绝缘膜的工序(a)；
在所述第一绝缘膜上形成第二绝缘膜的工序(b)；
在所述SiC基板一部分上夹持所述第一绝缘膜和第二绝缘膜而形成栅电极的工序(c)；和
在所述SiC基板一部分上形成源区域和漏区域的工序(d)。
17.根据权利要求16所述的半导体装置的制造方法，其特征在于，
在所述工序(a)中，通过在800℃以上1400℃以下的温度下对所述SiC基板一部分进行热氧化，形成所述第一绝缘膜。
18.根据权利要求16所述的半导体装置的制造方法，其特征在于，
在所述工序(a)中，通过在氧气分压在1.4×102Pa以下的气氛下，对所述半导体层的一部分进行氧化，形成所述第一绝缘膜。
19.根据权利要求16所述的半导体装置的制造方法，其特征在于，
在所述工序(a)中，通过在含有氧气和一氧化二氮的气氛下，或是在含有氧气和一氧化氮的气氛下，对所述半导体层一部分进行氧化，形成所述第一绝缘膜。
20.根据权利要求19所述的半导体装置的制造方法，其特征在于，
在所述工序(a)中，氧气分压在大气压以下，而一氧化二氮或者一氧化氮的分压在所述氧气分压值的10％以下。
21.根据权利要求16所述的半导体装置的制造方法，其特征在于，
在所述工序(a)中，通过将所述SiC基板导入到CVD装置内，并在包含氧气、一氧化二氮或者一氧化氮中的至少一种，且包含其分压在1.4×102Pa以下的硅烷的气氛下，通过对所述SiC基板上进行氧化，形成所述第一绝缘膜。
22.根据权利要求16所述的半导体装置的制造方法，其特征在于，
在所述工序(a)之后，还包括在分压为1.4×10Pa以上大气压以下的一氧化氮的气氛下，在600℃以上、1400℃以下的温度下，进行一小时以上的退火的工序。
23.根据权利要求16所述的半导体装置的制造方法，其特征在于，
在所述工序(a)之后，还包括在所述第一绝缘膜上形成第一覆盖层的工序(e)；
在所述工序(b)中，在所述第一覆盖层上，形成所述第二绝缘膜。
24.根据权利要求23所述的半导体装置的制造方法，其特征在于，
在所述工序(e)中，将温度保持在比用于形成所述第一绝缘膜的温度低的温度的600℃以上1000℃以下的范围，在包含分压在1.4×102Pa以下的硅烷和氨类气体的第一供给气体的气氛下，采用CVD方法，形成所述第一覆盖层。
25.根据权利要求23所述的半导体装置的制造方法，其特征在于，
在所述工序(e)中，在进一步增加了具有所述第一供给气体的10％以下流量比的一氧化二氮的气氛下，形成所述第一覆盖层。
26.根据权利要求16所述的半导体装置的制造方法，其特征在于，
在所述工序(b)中，采用CVD法，在600℃以上1000℃以下的范围内在所述退火的温度以下的温度下，在含有硅烷和一氧化二氮的气氛下，形成所述第二绝缘膜。
27.根据权利要求16所述的半导体装置的制造方法，其特征在于，
在所述工序(b)之后，在600℃以上1000℃以下的范围内在用于形成所述第二绝缘膜的温度以下的温度下，在含有一氧化氮的气氛下，进行退火。
28.根据权利要求16所述的半导体装置的制造方法，其特征在于，
在所述工序(b)之后，在所述工序(e)之前，进一步包括在所述第二绝缘膜上形成第二覆盖层的工序(f)。
29.根据权利要求28所述的半导体装置的制造方法，其特征在于，
在所述工序(f)中，将温度保持在用于形成所述第二绝缘膜的温度以下的600℃以上1000℃以下的范围内，在包含分压在1.4×102Pa以下的硅烷和氨类气体的第二供给气体的气氛下，采用CVD方法，形成所述第二覆盖层。
30.根据权利要求28所述的半导体装置的制造方法，其特征在于，
在所述工序(f)中，在进一步增加了具有所述第二供给气体的10％以下流量比的一氧化二氮的气氛下，进行所述第二覆盖层。
31.一种半导体装置的制造方法，其特征在于，包括：
通过干式氧化法对SiC基板一部分进行氧化而形成绝缘膜的工序(a)；
在所述工序(a)之后，在具有包含氧的分子的气氛中，对所述绝缘膜进行退火的工序(b)；
在所述SiC基板一部分上夹持所述绝缘膜而形成栅电极的工序(c)；和
在所述SiC基板一部分形成源区域和漏区域的工序(d)。
32.根据权利要求31所述的半导体装置的制造方法，其特征在于，
在所述工序(a)中，在包含氧气、一氧化二氮或者一氧化氮中的至少一种的气氛下，形成所述绝缘膜。
33.根据权利要求31所述的半导体装置的制造方法，其特征在于，
在所述工序(a)中，在1000℃以上1400℃以下的温度下形成所述绝缘膜。
34.根据权利要求31～33中任一项所述的半导体装置的制造方法，其特征在于，
在所述工序(b)中，通过在包含臭氧的气氛下照射UV光，进行所述退火。
35.根据权利要求31所述的半导体装置的制造方法，其特征在于，
在所述工序(b)中，进一步，在具有包含氮的分子的气氛下，进行所述退火。
36.根据权利要求35所述的半导体装置的制造方法，其特征在于，
在所述工序(b)中，在包含氨或者一氧化氮的气氛下，进行所述退火。
37.根据权利要求31所述的半导体装置的制造方法，其特征在于，
在所述工序(a)之后，在所述工序(b)之前，还包括对所述绝缘膜进行前阶段退火的工序(e)。
38.根据权利要求37所述的半导体装置的制造方法，其特征在于，
在所述工序(e)中，在700℃以上1000℃以下的温度下，在包含氢的气氛中，进行所述前阶段退火。
39.根据权利要求37所述的半导体装置的制造方法，其特征在于，
在所述工序(e)中，在900℃以上1200℃以下的温度下，在包含卤素的气氛中，进行所述前阶段退火。
40.根据权利要求39所述的半导体装置的制造方法，其特征在于，
在所述工序(e)中，在1000℃以下的温度下，在13.3Pa(100mTorr)以下的压力下，在包含二氯硅烷的气体气氛中，进行所述前阶段退火。
CNA028239806A 2001-11-30 2002-11-27 半导体装置及其制造方法 Pending CN1599961A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2001366767 2001-11-30
JP366767/2001 2001-11-30

Publications (1)

Publication Number Publication Date
CN1599961A true CN1599961A (zh) 2005-03-23

Family

ID=19176619

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA028239806A Pending CN1599961A (zh) 2001-11-30 2002-11-27 半导体装置及其制造方法

Country Status (7)

Country Link
US (1) US7816688B2 (zh)
EP (1) EP1463121B1 (zh)
JP (1) JP4647211B2 (zh)
CN (1) CN1599961A (zh)
AU (1) AU2002349589A1 (zh)
DE (1) DE60239828D1 (zh)
WO (1) WO2003047000A1 (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102576724A (zh) * 2009-09-25 2012-07-11 国际商业机器公司 碳化硅上的石墨烯缓冲层的活化
CN104428878A (zh) * 2012-08-07 2015-03-18 住友电气工业株式会社 碳化硅半导体器件及其制造方法
CN104637801A (zh) * 2015-01-30 2015-05-20 株洲南车时代电气股份有限公司 一种制备SiC MOSFET栅氧化层的方法
CN104658903A (zh) * 2015-01-30 2015-05-27 株洲南车时代电气股份有限公司 一种制备SiC MOSFET栅氧化层的方法
CN104810368A (zh) * 2014-01-28 2015-07-29 中芯国际集成电路制造(上海)有限公司 Cmos晶体管及其形成方法
CN109411343A (zh) * 2018-10-31 2019-03-01 秦皇岛京河科学技术研究院有限公司 一种SiC MOSFET栅氧化层退火方法
CN109461646A (zh) * 2018-10-31 2019-03-12 秦皇岛京河科学技术研究院有限公司 一种SiC MOSFET栅氧化层退火方法
CN113035709A (zh) * 2021-03-01 2021-06-25 同辉电子科技股份有限公司 一种改善SiC器件界面特征的方法

Families Citing this family (303)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8546884B2 (en) * 2002-10-29 2013-10-01 Avago Technologies General Ip (Singapore) Pte. Ltd. High value resistors in gallium arsenide
JP2005041835A (ja) * 2003-07-24 2005-02-17 Fuji Xerox Co Ltd カーボンナノチューブ構造体、その製造方法、カーボンナノチューブ転写体および溶液
US7709403B2 (en) 2003-10-09 2010-05-04 Panasonic Corporation Silicon carbide-oxide layered structure, production method thereof, and semiconductor device
JP4676694B2 (ja) * 2003-12-15 2011-04-27 ルネサスエレクトロニクス株式会社 積層構造体並びに半導体装置及びその製造方法
JP4549167B2 (ja) * 2004-11-25 2010-09-22 三菱電機株式会社 炭化珪素半導体装置の製造方法
JP2007012684A (ja) * 2005-06-28 2007-01-18 Mitsubishi Electric Corp 半導体装置とゲート酸化膜の製造方法
US7572741B2 (en) * 2005-09-16 2009-08-11 Cree, Inc. Methods of fabricating oxide layers on silicon carbide layers utilizing atomic oxygen
CA2636776A1 (en) * 2006-01-30 2007-08-02 Sumitomo Electric Industries, Ltd. Method of manufacturing silicon carbide semiconductor device
JP5519901B2 (ja) * 2007-07-04 2014-06-11 三菱電機株式会社 炭化珪素電界効果型トランジスタ及びその製造方法
JP5057903B2 (ja) * 2007-09-06 2012-10-24 三菱電機株式会社 炭化珪素半導体装置の製造方法
JP5100329B2 (ja) * 2007-11-22 2012-12-19 三菱電機株式会社 半導体装置
JP2010003868A (ja) * 2008-06-20 2010-01-07 Sanyo Electric Co Ltd 撮像装置
US9394608B2 (en) 2009-04-06 2016-07-19 Asm America, Inc. Semiconductor processing reactor and components thereof
JP5197474B2 (ja) * 2009-04-17 2013-05-15 三菱電機株式会社 炭化珪素半導体装置の製造方法
US8802201B2 (en) * 2009-08-14 2014-08-12 Asm America, Inc. Systems and methods for thin-film deposition of metal oxides using excited nitrogen-oxygen species
WO2011027831A1 (ja) 2009-09-07 2011-03-10 ローム株式会社 半導体装置およびその製造方法
JP5126240B2 (ja) * 2010-01-15 2013-01-23 三菱電機株式会社 炭化珪素半導体装置の製造方法
JP5880429B2 (ja) * 2010-03-12 2016-03-09 住友電気工業株式会社 炭化珪素半導体装置の製造方法
US9000448B2 (en) * 2011-03-29 2015-04-07 Hitachi, Ltd. Silicon carbide semiconductor device
US9312155B2 (en) 2011-06-06 2016-04-12 Asm Japan K.K. High-throughput semiconductor-processing apparatus equipped with multiple dual-chamber modules
JP5733623B2 (ja) 2011-06-10 2015-06-10 国立大学法人九州大学 半導体装置の製造方法
JP2013008894A (ja) * 2011-06-27 2013-01-10 Saitama Univ 炭化珪素半導体を用いたｍｏｓ構造およびその酸化膜形成方法
US10854498B2 (en) 2011-07-15 2020-12-01 Asm Ip Holding B.V. Wafer-supporting device and method for producing same
US20130023129A1 (en) 2011-07-20 2013-01-24 Asm America, Inc. Pressure transmitter for a semiconductor processing environment
US9017481B1 (en) 2011-10-28 2015-04-28 Asm America, Inc. Process feed management for semiconductor substrate processing
EP2833409A4 (en) * 2012-03-30 2015-11-11 Hitachi Ltd SILICON CARBIDE FIELD EFFECT TRANSISTOR
US10714315B2 (en) 2012-10-12 2020-07-14 Asm Ip Holdings B.V. Semiconductor reaction chamber showerhead
JP6024962B2 (ja) * 2012-10-29 2016-11-16 株式会社明電舎 半導体装置製造方法
JP6088804B2 (ja) * 2012-11-16 2017-03-01 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
US20160376700A1 (en) 2013-02-01 2016-12-29 Asm Ip Holding B.V. System for treatment of deposition reactor
JP6168945B2 (ja) * 2013-09-20 2017-07-26 株式会社東芝 半導体装置およびその製造方法
JP2015115374A (ja) * 2013-12-09 2015-06-22 富士電機株式会社 炭化珪素半導体装置の製造方法
US10683571B2 (en) 2014-02-25 2020-06-16 Asm Ip Holding B.V. Gas supply manifold and method of supplying gases to chamber using same
US10167557B2 (en) 2014-03-18 2019-01-01 Asm Ip Holding B.V. Gas distribution system, reactor including the system, and methods of using the same
US11015245B2 (en) 2014-03-19 2021-05-25 Asm Ip Holding B.V. Gas-phase reactor and system having exhaust plenum and components thereof
US10858737B2 (en) 2014-07-28 2020-12-08 Asm Ip Holding B.V. Showerhead assembly and components thereof
US9890456B2 (en) 2014-08-21 2018-02-13 Asm Ip Holding B.V. Method and system for in situ formation of gas-phase compounds
US10941490B2 (en) 2014-10-07 2021-03-09 Asm Ip Holding B.V. Multiple temperature range susceptor, assembly, reactor and system including the susceptor, and methods of using the same
US9657845B2 (en) 2014-10-07 2017-05-23 Asm Ip Holding B.V. Variable conductance gas distribution apparatus and method
WO2016110990A1 (ja) * 2015-01-09 2016-07-14 株式会社日立製作所 パワー半導体素子、パワーモジュール、および電力変換装置
US10276355B2 (en) 2015-03-12 2019-04-30 Asm Ip Holding B.V. Multi-zone reactor, system including the reactor, and method of using the same
JP6526549B2 (ja) * 2015-03-24 2019-06-05 株式会社東芝 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機
US10458018B2 (en) 2015-06-26 2019-10-29 Asm Ip Holding B.V. Structures including metal carbide material, devices including the structures, and methods of forming same
US10600673B2 (en) 2015-07-07 2020-03-24 Asm Ip Holding B.V. Magnetic susceptor to baseplate seal
US10211308B2 (en) 2015-10-21 2019-02-19 Asm Ip Holding B.V. NbMC layers
US11139308B2 (en) 2015-12-29 2021-10-05 Asm Ip Holding B.V. Atomic layer deposition of III-V compounds to form V-NAND devices
US10529554B2 (en) 2016-02-19 2020-01-07 Asm Ip Holding B.V. Method for forming silicon nitride film selectively on sidewalls or flat surfaces of trenches
US10865475B2 (en) 2016-04-21 2020-12-15 Asm Ip Holding B.V. Deposition of metal borides and silicides
US10190213B2 (en) 2016-04-21 2019-01-29 Asm Ip Holding B.V. Deposition of metal borides
US10032628B2 (en) 2016-05-02 2018-07-24 Asm Ip Holding B.V. Source/drain performance through conformal solid state doping
US10367080B2 (en) 2016-05-02 2019-07-30 Asm Ip Holding B.V. Method of forming a germanium oxynitride film
US11453943B2 (en) 2016-05-25 2022-09-27 Asm Ip Holding B.V. Method for forming carbon-containing silicon/metal oxide or nitride film by ALD using silicon precursor and hydrocarbon precursor
JP6667809B2 (ja) 2016-05-30 2020-03-18 株式会社東芝 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機
JP2016178336A (ja) * 2016-06-10 2016-10-06 住友電気工業株式会社 半導体装置の製造方法
US10612137B2 (en) 2016-07-08 2020-04-07 Asm Ip Holdings B.V. Organic reactants for atomic layer deposition
US9859151B1 (en) 2016-07-08 2018-01-02 Asm Ip Holding B.V. Selective film deposition method to form air gaps
US10714385B2 (en) 2016-07-19 2020-07-14 Asm Ip Holding B.V. Selective deposition of tungsten
KR102532607B1 (ko) 2016-07-28 2023-05-15 에이에스엠 아이피 홀딩 비.브이. 기판 가공 장치 및 그 동작 방법
US9887082B1 (en) 2016-07-28 2018-02-06 Asm Ip Holding B.V. Method and apparatus for filling a gap
US9812320B1 (en) 2016-07-28 2017-11-07 Asm Ip Holding B.V. Method and apparatus for filling a gap
US10643826B2 (en) 2016-10-26 2020-05-05 Asm Ip Holdings B.V. Methods for thermally calibrating reaction chambers
US11532757B2 (en) 2016-10-27 2022-12-20 Asm Ip Holding B.V. Deposition of charge trapping layers
US10714350B2 (en) 2016-11-01 2020-07-14 ASM IP Holdings, B.V. Methods for forming a transition metal niobium nitride film on a substrate by atomic layer deposition and related semiconductor device structures
US10643904B2 (en) 2016-11-01 2020-05-05 Asm Ip Holdings B.V. Methods for forming a semiconductor device and related semiconductor device structures
US10229833B2 (en) 2016-11-01 2019-03-12 Asm Ip Holding B.V. Methods for forming a transition metal nitride film on a substrate by atomic layer deposition and related semiconductor device structures
US10134757B2 (en) 2016-11-07 2018-11-20 Asm Ip Holding B.V. Method of processing a substrate and a device manufactured by using the method
KR102546317B1 (ko) 2016-11-15 2023-06-21 에이에스엠 아이피 홀딩 비.브이. 기체 공급 유닛 및 이를 포함하는 기판 처리 장치
KR20180068582A (ko) 2016-12-14 2018-06-22 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US11447861B2 (en) 2016-12-15 2022-09-20 Asm Ip Holding B.V. Sequential infiltration synthesis apparatus and a method of forming a patterned structure
US11581186B2 (en) 2016-12-15 2023-02-14 Asm Ip Holding B.V. Sequential infiltration synthesis apparatus
KR20180070971A (ko) 2016-12-19 2018-06-27 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US10269558B2 (en) 2016-12-22 2019-04-23 Asm Ip Holding B.V. Method of forming a structure on a substrate
US10867788B2 (en) 2016-12-28 2020-12-15 Asm Ip Holding B.V. Method of forming a structure on a substrate
US11390950B2 (en) 2017-01-10 2022-07-19 Asm Ip Holding B.V. Reactor system and method to reduce residue buildup during a film deposition process
US10861694B2 (en) * 2017-01-17 2020-12-08 Zf Friedrichshafen Ag Method of manufacturing an insulation layer on silicon carbide
US10655221B2 (en) 2017-02-09 2020-05-19 Asm Ip Holding B.V. Method for depositing oxide film by thermal ALD and PEALD
US10468261B2 (en) 2017-02-15 2019-11-05 Asm Ip Holding B.V. Methods for forming a metallic film on a substrate by cyclical deposition and related semiconductor device structures
US10529563B2 (en) 2017-03-29 2020-01-07 Asm Ip Holdings B.V. Method for forming doped metal oxide films on a substrate by cyclical deposition and related semiconductor device structures
USD876504S1 (en) 2017-04-03 2020-02-25 Asm Ip Holding B.V. Exhaust flow control ring for semiconductor deposition apparatus
KR102457289B1 (ko) 2017-04-25 2022-10-21 에이에스엠 아이피 홀딩 비.브이. 박막 증착 방법 및 반도체 장치의 제조 방법
US10892156B2 (en) 2017-05-08 2021-01-12 Asm Ip Holding B.V. Methods for forming a silicon nitride film on a substrate and related semiconductor device structures
US10770286B2 (en) 2017-05-08 2020-09-08 Asm Ip Holdings B.V. Methods for selectively forming a silicon nitride film on a substrate and related semiconductor device structures
US11306395B2 (en) 2017-06-28 2022-04-19 Asm Ip Holding B.V. Methods for depositing a transition metal nitride film on a substrate by atomic layer deposition and related deposition apparatus
US10685834B2 (en) 2017-07-05 2020-06-16 Asm Ip Holdings B.V. Methods for forming a silicon germanium tin layer and related semiconductor device structures
KR20190009245A (ko) 2017-07-18 2019-01-28 에이에스엠 아이피 홀딩 비.브이. 반도체 소자 구조물 형성 방법 및 관련된 반도체 소자 구조물
US10541333B2 (en) 2017-07-19 2020-01-21 Asm Ip Holding B.V. Method for depositing a group IV semiconductor and related semiconductor device structures
US11018002B2 (en) 2017-07-19 2021-05-25 Asm Ip Holding B.V. Method for selectively depositing a Group IV semiconductor and related semiconductor device structures
US11374112B2 (en) 2017-07-19 2022-06-28 Asm Ip Holding B.V. Method for depositing a group IV semiconductor and related semiconductor device structures
US10590535B2 (en) 2017-07-26 2020-03-17 Asm Ip Holdings B.V. Chemical treatment, deposition and/or infiltration apparatus and method for using the same
US10692741B2 (en) 2017-08-08 2020-06-23 Asm Ip Holdings B.V. Radiation shield
US10770336B2 (en) 2017-08-08 2020-09-08 Asm Ip Holding B.V. Substrate lift mechanism and reactor including same
US11769682B2 (en) 2017-08-09 2023-09-26 Asm Ip Holding B.V. Storage apparatus for storing cassettes for substrates and processing apparatus equipped therewith
US10249524B2 (en) 2017-08-09 2019-04-02 Asm Ip Holding B.V. Cassette holder assembly for a substrate cassette and holding member for use in such assembly
US11139191B2 (en) 2017-08-09 2021-10-05 Asm Ip Holding B.V. Storage apparatus for storing cassettes for substrates and processing apparatus equipped therewith
USD900036S1 (en) 2017-08-24 2020-10-27 Asm Ip Holding B.V. Heater electrical connector and adapter
US11830730B2 (en) 2017-08-29 2023-11-28 Asm Ip Holding B.V. Layer forming method and apparatus
US11056344B2 (en) 2017-08-30 2021-07-06 Asm Ip Holding B.V. Layer forming method
US11295980B2 (en) 2017-08-30 2022-04-05 Asm Ip Holding B.V. Methods for depositing a molybdenum metal film over a dielectric surface of a substrate by a cyclical deposition process and related semiconductor device structures
KR102491945B1 (ko) 2017-08-30 2023-01-26 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
KR102401446B1 (ko) 2017-08-31 2022-05-24 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
KR102630301B1 (ko) 2017-09-21 2024-01-29 에이에스엠 아이피 홀딩 비.브이. 침투성 재료의 순차 침투 합성 방법 처리 및 이를 이용하여 형성된 구조물 및 장치
US10844484B2 (en) 2017-09-22 2020-11-24 Asm Ip Holding B.V. Apparatus for dispensing a vapor phase reactant to a reaction chamber and related methods
US10658205B2 (en) 2017-09-28 2020-05-19 Asm Ip Holdings B.V. Chemical dispensing apparatus and methods for dispensing a chemical to a reaction chamber
US10403504B2 (en) 2017-10-05 2019-09-03 Asm Ip Holding B.V. Method for selectively depositing a metallic film on a substrate
US10319588B2 (en) 2017-10-10 2019-06-11 Asm Ip Holding B.V. Method for depositing a metal chalcogenide on a substrate by cyclical deposition
US10923344B2 (en) 2017-10-30 2021-02-16 Asm Ip Holding B.V. Methods for forming a semiconductor structure and related semiconductor structures
US10910262B2 (en) 2017-11-16 2021-02-02 Asm Ip Holding B.V. Method of selectively depositing a capping layer structure on a semiconductor device structure
KR102443047B1 (ko) 2017-11-16 2022-09-14 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치 방법 및 그에 의해 제조된 장치
US11022879B2 (en) 2017-11-24 2021-06-01 Asm Ip Holding B.V. Method of forming an enhanced unexposed photoresist layer
KR102597978B1 (ko) 2017-11-27 2023-11-06 에이에스엠 아이피 홀딩 비.브이. 배치 퍼니스와 함께 사용하기 위한 웨이퍼 카세트를 보관하기 위한 보관 장치
CN111344522B (zh) 2017-11-27 2022-04-12 阿斯莫Ip控股公司 包括洁净迷你环境的装置
US10629749B2 (en) * 2017-11-30 2020-04-21 Taiwan Semiconductor Manufacturing Co., Ltd. Method of treating interfacial layer on silicon germanium
US10872771B2 (en) 2018-01-16 2020-12-22 Asm Ip Holding B. V. Method for depositing a material film on a substrate within a reaction chamber by a cyclical deposition process and related device structures
KR20200108016A (ko) 2018-01-19 2020-09-16 에이에스엠 아이피 홀딩 비.브이. 플라즈마 보조 증착에 의해 갭 충진 층을 증착하는 방법
TW202325889A (zh) 2018-01-19 2023-07-01 荷蘭商Ａｓｍ 智慧財產控股公司 沈積方法
USD903477S1 (en) 2018-01-24 2020-12-01 Asm Ip Holdings B.V. Metal clamp
US11018047B2 (en) 2018-01-25 2021-05-25 Asm Ip Holding B.V. Hybrid lift pin
USD880437S1 (en) 2018-02-01 2020-04-07 Asm Ip Holding B.V. Gas supply plate for semiconductor manufacturing apparatus
US11081345B2 (en) 2018-02-06 2021-08-03 Asm Ip Holding B.V. Method of post-deposition treatment for silicon oxide film
CN111699278B (zh) 2018-02-14 2023-05-16 Asm Ip私人控股有限公司 通过循环沉积工艺在衬底上沉积含钌膜的方法
US10896820B2 (en) 2018-02-14 2021-01-19 Asm Ip Holding B.V. Method for depositing a ruthenium-containing film on a substrate by a cyclical deposition process
US10731249B2 (en) 2018-02-15 2020-08-04 Asm Ip Holding B.V. Method of forming a transition metal containing film on a substrate by a cyclical deposition process, a method for supplying a transition metal halide compound to a reaction chamber, and related vapor deposition apparatus
KR102636427B1 (ko) 2018-02-20 2024-02-13 에이에스엠 아이피 홀딩 비.브이. 기판 처리 방법 및 장치
US10658181B2 (en) 2018-02-20 2020-05-19 Asm Ip Holding B.V. Method of spacer-defined direct patterning in semiconductor fabrication
US10975470B2 (en) 2018-02-23 2021-04-13 Asm Ip Holding B.V. Apparatus for detecting or monitoring for a chemical precursor in a high temperature environment
JP7056232B2 (ja) * 2018-02-28 2022-04-19 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
US11473195B2 (en) 2018-03-01 2022-10-18 Asm Ip Holding B.V. Semiconductor processing apparatus and a method for processing a substrate
US11629406B2 (en) 2018-03-09 2023-04-18 Asm Ip Holding B.V. Semiconductor processing apparatus comprising one or more pyrometers for measuring a temperature of a substrate during transfer of the substrate
US11114283B2 (en) 2018-03-16 2021-09-07 Asm Ip Holding B.V. Reactor, system including the reactor, and methods of manufacturing and using same
KR102646467B1 (ko) 2018-03-27 2024-03-11 에이에스엠 아이피 홀딩 비.브이. 기판 상에 전극을 형성하는 방법 및 전극을 포함하는 반도체 소자 구조
US11230766B2 (en) 2018-03-29 2022-01-25 Asm Ip Holding B.V. Substrate processing apparatus and method
US11088002B2 (en) 2018-03-29 2021-08-10 Asm Ip Holding B.V. Substrate rack and a substrate processing system and method
KR102501472B1 (ko) 2018-03-30 2023-02-20 에이에스엠 아이피 홀딩 비.브이. 기판 처리 방법
DE102018107966B4 (de) 2018-04-04 2022-02-17 Infineon Technologies Ag Verfahren zum Bilden eines Breiter-Bandabstand-Halbleiter-Bauelements
TWI811348B (zh) 2018-05-08 2023-08-11 荷蘭商Ａｓｍ 智慧財產控股公司 藉由循環沉積製程於基板上沉積氧化物膜之方法及相關裝置結構
TW202349473A (zh) 2018-05-11 2023-12-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於基板上形成摻雜金屬碳化物薄膜之方法及相關半導體元件結構
KR102596988B1 (ko) 2018-05-28 2023-10-31 에이에스엠 아이피 홀딩 비.브이. 기판 처리 방법 및 그에 의해 제조된 장치
US11718913B2 (en) 2018-06-04 2023-08-08 Asm Ip Holding B.V. Gas distribution system and reactor system including same
US11270899B2 (en) 2018-06-04 2022-03-08 Asm Ip Holding B.V. Wafer handling chamber with moisture reduction
US11286562B2 (en) 2018-06-08 2022-03-29 Asm Ip Holding B.V. Gas-phase chemical reactor and method of using same
US10797133B2 (en) 2018-06-21 2020-10-06 Asm Ip Holding B.V. Method for depositing a phosphorus doped silicon arsenide film and related semiconductor device structures
KR102568797B1 (ko) 2018-06-21 2023-08-21 에이에스엠 아이피 홀딩 비.브이. 기판 처리 시스템
CN112292478A (zh) 2018-06-27 2021-01-29 Asm Ip私人控股有限公司 用于形成含金属的材料的循环沉积方法及包含含金属的材料的膜和结构
TWI815915B (zh) 2018-06-27 2023-09-21 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於形成含金屬材料及包含含金屬材料的膜及結構之循環沉積方法
US10612136B2 (en) 2018-06-29 2020-04-07 ASM IP Holding, B.V. Temperature-controlled flange and reactor system including same
KR20200002519A (ko) 2018-06-29 2020-01-08 에이에스엠 아이피 홀딩 비.브이. 박막 증착 방법 및 반도체 장치의 제조 방법
US10388513B1 (en) 2018-07-03 2019-08-20 Asm Ip Holding B.V. Method for depositing silicon-free carbon-containing film as gap-fill layer by pulse plasma-assisted deposition
US10755922B2 (en) 2018-07-03 2020-08-25 Asm Ip Holding B.V. Method for depositing silicon-free carbon-containing film as gap-fill layer by pulse plasma-assisted deposition
US10767789B2 (en) 2018-07-16 2020-09-08 Asm Ip Holding B.V. Diaphragm valves, valve components, and methods for forming valve components
US11053591B2 (en) 2018-08-06 2021-07-06 Asm Ip Holding B.V. Multi-port gas injection system and reactor system including same
US10883175B2 (en) 2018-08-09 2021-01-05 Asm Ip Holding B.V. Vertical furnace for processing substrates and a liner for use therein
US10829852B2 (en) 2018-08-16 2020-11-10 Asm Ip Holding B.V. Gas distribution device for a wafer processing apparatus
US11430674B2 (en) 2018-08-22 2022-08-30 Asm Ip Holding B.V. Sensor array, apparatus for dispensing a vapor phase reactant to a reaction chamber and related methods
KR20200030162A (ko) 2018-09-11 2020-03-20 에이에스엠 아이피 홀딩 비.브이. 박막 증착 방법
US11024523B2 (en) 2018-09-11 2021-06-01 Asm Ip Holding B.V. Substrate processing apparatus and method
US11049751B2 (en) 2018-09-14 2021-06-29 Asm Ip Holding B.V. Cassette supply system to store and handle cassettes and processing apparatus equipped therewith
CN110970344A (zh) 2018-10-01 2020-04-07 Asm Ip控股有限公司 衬底保持设备、包含所述设备的系统及其使用方法
US11232963B2 (en) 2018-10-03 2022-01-25 Asm Ip Holding B.V. Substrate processing apparatus and method
KR102592699B1 (ko) 2018-10-08 2023-10-23 에이에스엠 아이피 홀딩 비.브이. 기판 지지 유닛 및 이를 포함하는 박막 증착 장치와 기판 처리 장치
US10847365B2 (en) 2018-10-11 2020-11-24 Asm Ip Holding B.V. Method of forming conformal silicon carbide film by cyclic CVD
US10811256B2 (en) 2018-10-16 2020-10-20 Asm Ip Holding B.V. Method for etching a carbon-containing feature
KR102605121B1 (ko) 2018-10-19 2023-11-23 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치 및 기판 처리 방법
KR102546322B1 (ko) 2018-10-19 2023-06-21 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치 및 기판 처리 방법
USD948463S1 (en) 2018-10-24 2022-04-12 Asm Ip Holding B.V. Susceptor for semiconductor substrate supporting apparatus
US11087997B2 (en) 2018-10-31 2021-08-10 Asm Ip Holding B.V. Substrate processing apparatus for processing substrates
KR20200051105A (ko) 2018-11-02 2020-05-13 에이에스엠 아이피 홀딩 비.브이. 기판 지지 유닛 및 이를 포함하는 기판 처리 장치
US11572620B2 (en) 2018-11-06 2023-02-07 Asm Ip Holding B.V. Methods for selectively depositing an amorphous silicon film on a substrate
US11031242B2 (en) 2018-11-07 2021-06-08 Asm Ip Holding B.V. Methods for depositing a boron doped silicon germanium film
US10818758B2 (en) 2018-11-16 2020-10-27 Asm Ip Holding B.V. Methods for forming a metal silicate film on a substrate in a reaction chamber and related semiconductor device structures
US10847366B2 (en) 2018-11-16 2020-11-24 Asm Ip Holding B.V. Methods for depositing a transition metal chalcogenide film on a substrate by a cyclical deposition process
US10559458B1 (en) 2018-11-26 2020-02-11 Asm Ip Holding B.V. Method of forming oxynitride film
US11217444B2 (en) 2018-11-30 2022-01-04 Asm Ip Holding B.V. Method for forming an ultraviolet radiation responsive metal oxide-containing film
KR102636428B1 (ko) 2018-12-04 2024-02-13 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치를 세정하는 방법
US11158513B2 (en) 2018-12-13 2021-10-26 Asm Ip Holding B.V. Methods for forming a rhenium-containing film on a substrate by a cyclical deposition process and related semiconductor device structures
TW202037745A (zh) 2018-12-14 2020-10-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成裝置結構之方法、其所形成之結構及施行其之系統
FR3091618B1 (fr) * 2019-01-09 2021-09-24 Soitec Silicon On Insulator Procédé de fabrication d’un substrat receveur pour une structure de type semi-conducteur sur isolant pour applications radiofrequences et procédé de fabrication d’une telle structure
TW202405220A (zh) 2019-01-17 2024-02-01 荷蘭商Ａｓｍ Ｉｐ 私人控股有限公司 藉由循環沈積製程於基板上形成含過渡金屬膜之方法
KR20200091543A (ko) 2019-01-22 2020-07-31 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
CN111524788B (zh) 2019-02-01 2023-11-24 Asm Ip私人控股有限公司 氧化硅的拓扑选择性膜形成的方法
KR20200102357A (ko) 2019-02-20 2020-08-31 에이에스엠 아이피 홀딩 비.브이. 3-d nand 응용의 플러그 충진체 증착용 장치 및 방법
KR102626263B1 (ko) 2019-02-20 2024-01-16 에이에스엠 아이피 홀딩 비.브이. 처리 단계를 포함하는 주기적 증착 방법 및 이를 위한 장치
JP2020136678A (ja) 2019-02-20 2020-08-31 エーエスエム・アイピー・ホールディング・ベー・フェー 基材表面内に形成された凹部を充填するための方法および装置
CN111593319B (zh) 2019-02-20 2023-05-30 Asm Ip私人控股有限公司 用于填充在衬底表面内形成的凹部的循环沉积方法和设备
JP2020133004A (ja) 2019-02-22 2020-08-31 エーエスエム・アイピー・ホールディング・ベー・フェー 基材を処理するための基材処理装置および方法
US11742198B2 (en) 2019-03-08 2023-08-29 Asm Ip Holding B.V. Structure including SiOCN layer and method of forming same
KR20200108242A (ko) 2019-03-08 2020-09-17 에이에스엠 아이피 홀딩 비.브이. 실리콘 질화물 층을 선택적으로 증착하는 방법, 및 선택적으로 증착된 실리콘 질화물 층을 포함하는 구조체
KR20200108243A (ko) 2019-03-08 2020-09-17 에이에스엠 아이피 홀딩 비.브이. SiOC 층을 포함한 구조체 및 이의 형성 방법
JP7204547B2 (ja) 2019-03-15 2023-01-16 株式会社東芝 半導体装置
JP2020155698A (ja) * 2019-03-22 2020-09-24 株式会社豊田中央研究所 炭化珪素半導体装置
JP2020167398A (ja) 2019-03-28 2020-10-08 エーエスエム・アイピー・ホールディング・ベー・フェー ドアオープナーおよびドアオープナーが提供される基材処理装置
KR20200116855A (ko) 2019-04-01 2020-10-13 에이에스엠 아이피 홀딩 비.브이. 반도체 소자를 제조하는 방법
US11447864B2 (en) 2019-04-19 2022-09-20 Asm Ip Holding B.V. Layer forming method and apparatus
KR20200125453A (ko) 2019-04-24 2020-11-04 에이에스엠 아이피 홀딩 비.브이. 기상 반응기 시스템 및 이를 사용하는 방법
KR20200130121A (ko) 2019-05-07 2020-11-18 에이에스엠 아이피 홀딩 비.브이. 딥 튜브가 있는 화학물질 공급원 용기
KR20200130118A (ko) 2019-05-07 2020-11-18 에이에스엠 아이피 홀딩 비.브이. 비정질 탄소 중합체 막을 개질하는 방법
KR20200130652A (ko) 2019-05-10 2020-11-19 에이에스엠 아이피 홀딩 비.브이. 표면 상에 재료를 증착하는 방법 및 본 방법에 따라 형성된 구조
JP2020188255A (ja) 2019-05-16 2020-11-19 エーエスエム アイピー ホールディング ビー．ブイ． ウェハボートハンドリング装置、縦型バッチ炉および方法
JP2020188254A (ja) 2019-05-16 2020-11-19 エーエスエム アイピー ホールディング ビー．ブイ． ウェハボートハンドリング装置、縦型バッチ炉および方法
USD947913S1 (en) 2019-05-17 2022-04-05 Asm Ip Holding B.V. Susceptor shaft
USD975665S1 (en) 2019-05-17 2023-01-17 Asm Ip Holding B.V. Susceptor shaft
USD935572S1 (en) 2019-05-24 2021-11-09 Asm Ip Holding B.V. Gas channel plate
USD922229S1 (en) 2019-06-05 2021-06-15 Asm Ip Holding B.V. Device for controlling a temperature of a gas supply unit
KR20200141002A (ko) 2019-06-06 2020-12-17 에이에스엠 아이피 홀딩 비.브이. 배기 가스 분석을 포함한 기상 반응기 시스템을 사용하는 방법
KR20200143254A (ko) 2019-06-11 2020-12-23 에이에스엠 아이피 홀딩 비.브이. 개질 가스를 사용하여 전자 구조를 형성하는 방법, 상기 방법을 수행하기 위한 시스템, 및 상기 방법을 사용하여 형성되는 구조
USD944946S1 (en) 2019-06-14 2022-03-01 Asm Ip Holding B.V. Shower plate
USD931978S1 (en) 2019-06-27 2021-09-28 Asm Ip Holding B.V. Showerhead vacuum transport
KR20210005515A (ko) 2019-07-03 2021-01-14 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치용 온도 제어 조립체 및 이를 사용하는 방법
JP7499079B2 (ja) 2019-07-09 2024-06-13 エーエスエム・アイピー・ホールディング・ベー・フェー 同軸導波管を用いたプラズマ装置、基板処理方法
CN112216646A (zh) 2019-07-10 2021-01-12 Asm Ip私人控股有限公司 基板支撑组件及包括其的基板处理装置
KR20210010307A (ko) 2019-07-16 2021-01-27 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
KR20210010820A (ko) 2019-07-17 2021-01-28 에이에스엠 아이피 홀딩 비.브이. 실리콘 게르마늄 구조를 형성하는 방법
KR20210010816A (ko) 2019-07-17 2021-01-28 에이에스엠 아이피 홀딩 비.브이. 라디칼 보조 점화 플라즈마 시스템 및 방법
US11643724B2 (en) 2019-07-18 2023-05-09 Asm Ip Holding B.V. Method of forming structures using a neutral beam
CN112242296A (zh) 2019-07-19 2021-01-19 Asm Ip私人控股有限公司 形成拓扑受控的无定形碳聚合物膜的方法
TW202113936A (zh) 2019-07-29 2021-04-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於利用n型摻雜物及/或替代摻雜物選擇性沉積以達成高摻雜物併入之方法
CN112309899A (zh) 2019-07-30 2021-02-02 Asm Ip私人控股有限公司 基板处理设备
CN112309900A (zh) 2019-07-30 2021-02-02 Asm Ip私人控股有限公司 基板处理设备
US11587814B2 (en) 2019-07-31 2023-02-21 Asm Ip Holding B.V. Vertical batch furnace assembly
US11227782B2 (en) 2019-07-31 2022-01-18 Asm Ip Holding B.V. Vertical batch furnace assembly
US11587815B2 (en) 2019-07-31 2023-02-21 Asm Ip Holding B.V. Vertical batch furnace assembly
CN112323048B (zh) 2019-08-05 2024-02-09 Asm Ip私人控股有限公司 用于化学源容器的液位传感器
USD965524S1 (en) 2019-08-19 2022-10-04 Asm Ip Holding B.V. Susceptor support
USD965044S1 (en) 2019-08-19 2022-09-27 Asm Ip Holding B.V. Susceptor shaft
JP2021031769A (ja) 2019-08-21 2021-03-01 エーエスエム アイピー ホールディング ビー．ブイ． 成膜原料混合ガス生成装置及び成膜装置
USD949319S1 (en) 2019-08-22 2022-04-19 Asm Ip Holding B.V. Exhaust duct
USD930782S1 (en) 2019-08-22 2021-09-14 Asm Ip Holding B.V. Gas distributor
KR20210024423A (ko) 2019-08-22 2021-03-05 에이에스엠 아이피 홀딩 비.브이. 홀을 구비한 구조체를 형성하기 위한 방법
USD940837S1 (en) 2019-08-22 2022-01-11 Asm Ip Holding B.V. Electrode
USD979506S1 (en) 2019-08-22 2023-02-28 Asm Ip Holding B.V. Insulator
US11286558B2 (en) 2019-08-23 2022-03-29 Asm Ip Holding B.V. Methods for depositing a molybdenum nitride film on a surface of a substrate by a cyclical deposition process and related semiconductor device structures including a molybdenum nitride film
KR20210024420A (ko) 2019-08-23 2021-03-05 에이에스엠 아이피 홀딩 비.브이. 비스(디에틸아미노)실란을 사용하여 peald에 의해 개선된 품질을 갖는 실리콘 산화물 막을 증착하기 위한 방법
KR20210029090A (ko) 2019-09-04 2021-03-15 에이에스엠 아이피 홀딩 비.브이. 희생 캡핑 층을 이용한 선택적 증착 방법
KR20210029663A (ko) 2019-09-05 2021-03-16 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US11562901B2 (en) 2019-09-25 2023-01-24 Asm Ip Holding B.V. Substrate processing method
CN112593212B (zh) 2019-10-02 2023-12-22 Asm Ip私人控股有限公司 通过循环等离子体增强沉积工艺形成拓扑选择性氧化硅膜的方法
KR20210042810A (ko) 2019-10-08 2021-04-20 에이에스엠 아이피 홀딩 비.브이. 활성 종을 이용하기 위한 가스 분배 어셈블리를 포함한 반응기 시스템 및 이를 사용하는 방법
CN112635282A (zh) 2019-10-08 2021-04-09 Asm Ip私人控股有限公司 具有连接板的基板处理装置、基板处理方法
KR20210043460A (ko) 2019-10-10 2021-04-21 에이에스엠 아이피 홀딩 비.브이. 포토레지스트 하부층을 형성하기 위한 방법 및 이를 포함한 구조체
US12009241B2 (en) 2019-10-14 2024-06-11 Asm Ip Holding B.V. Vertical batch furnace assembly with detector to detect cassette
TWI834919B (zh) 2019-10-16 2024-03-11 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 氧化矽之拓撲選擇性膜形成之方法
US11637014B2 (en) 2019-10-17 2023-04-25 Asm Ip Holding B.V. Methods for selective deposition of doped semiconductor material
KR20210047808A (ko) 2019-10-21 2021-04-30 에이에스엠 아이피 홀딩 비.브이. 막을 선택적으로 에칭하기 위한 장치 및 방법
KR20210050453A (ko) 2019-10-25 2021-05-07 에이에스엠 아이피 홀딩 비.브이. 기판 표면 상의 갭 피처를 충진하는 방법 및 이와 관련된 반도체 소자 구조
US11646205B2 (en) 2019-10-29 2023-05-09 Asm Ip Holding B.V. Methods of selectively forming n-type doped material on a surface, systems for selectively forming n-type doped material, and structures formed using same
KR20210054983A (ko) 2019-11-05 2021-05-14 에이에스엠 아이피 홀딩 비.브이. 도핑된 반도체 층을 갖는 구조체 및 이를 형성하기 위한 방법 및 시스템
US11501968B2 (en) 2019-11-15 2022-11-15 Asm Ip Holding B.V. Method for providing a semiconductor device with silicon filled gaps
KR20210062561A (ko) 2019-11-20 2021-05-31 에이에스엠 아이피 홀딩 비.브이. 기판의 표면 상에 탄소 함유 물질을 증착하는 방법, 상기 방법을 사용하여 형성된 구조물, 및 상기 구조물을 형성하기 위한 시스템
US11450529B2 (en) 2019-11-26 2022-09-20 Asm Ip Holding B.V. Methods for selectively forming a target film on a substrate comprising a first dielectric surface and a second metallic surface
CN112951697A (zh) 2019-11-26 2021-06-11 Asm Ip私人控股有限公司 基板处理设备
CN112885693A (zh) 2019-11-29 2021-06-01 Asm Ip私人控股有限公司 基板处理设备
CN112885692A (zh) 2019-11-29 2021-06-01 Asm Ip私人控股有限公司 基板处理设备
JP2021090042A (ja) 2019-12-02 2021-06-10 エーエスエム アイピー ホールディング ビー．ブイ． 基板処理装置、基板処理方法
KR20210070898A (ko) 2019-12-04 2021-06-15 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US11885013B2 (en) 2019-12-17 2024-01-30 Asm Ip Holding B.V. Method of forming vanadium nitride layer and structure including the vanadium nitride layer
KR20210080214A (ko) 2019-12-19 2021-06-30 에이에스엠 아이피 홀딩 비.브이. 기판 상의 갭 피처를 충진하는 방법 및 이와 관련된 반도체 소자 구조
TW202140135A (zh) 2020-01-06 2021-11-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 氣體供應總成以及閥板總成
US11993847B2 (en) 2020-01-08 2024-05-28 Asm Ip Holding B.V. Injector
TW202129068A (zh) 2020-01-20 2021-08-01 荷蘭商Ａｓｍ Ｉｐ控股公司 形成薄膜之方法及修飾薄膜表面之方法
TW202130846A (zh) 2020-02-03 2021-08-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成包括釩或銦層的結構之方法
TW202146882A (zh) 2020-02-04 2021-12-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 驗證一物品之方法、用於驗證一物品之設備、及用於驗證一反應室之系統
US11776846B2 (en) 2020-02-07 2023-10-03 Asm Ip Holding B.V. Methods for depositing gap filling fluids and related systems and devices
TW202146715A (zh) 2020-02-17 2021-12-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於生長磷摻雜矽層之方法及其系統
TW202203344A (zh) 2020-02-28 2022-01-16 荷蘭商Ａｓｍ Ｉｐ控股公司 專用於零件清潔的系統
KR20210116249A (ko) 2020-03-11 2021-09-27 에이에스엠 아이피 홀딩 비.브이. 록아웃 태그아웃 어셈블리 및 시스템 그리고 이의 사용 방법
KR20210116240A (ko) 2020-03-11 2021-09-27 에이에스엠 아이피 홀딩 비.브이. 조절성 접합부를 갖는 기판 핸들링 장치
CN113394086A (zh) 2020-03-12 2021-09-14 Asm Ip私人控股有限公司 用于制造具有目标拓扑轮廓的层结构的方法
KR20210124042A (ko) 2020-04-02 2021-10-14 에이에스엠 아이피 홀딩 비.브이. 박막 형성 방법
TW202146689A (zh) 2020-04-03 2021-12-16 荷蘭商Ａｓｍ Ｉｐ控股公司 阻障層形成方法及半導體裝置的製造方法
TW202145344A (zh) 2020-04-08 2021-12-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於選擇性蝕刻氧化矽膜之設備及方法
US11821078B2 (en) 2020-04-15 2023-11-21 Asm Ip Holding B.V. Method for forming precoat film and method for forming silicon-containing film
US11996289B2 (en) 2020-04-16 2024-05-28 Asm Ip Holding B.V. Methods of forming structures including silicon germanium and silicon layers, devices formed using the methods, and systems for performing the methods
TW202140831A (zh) 2020-04-24 2021-11-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成含氮化釩層及包含該層的結構之方法
TW202146831A (zh) 2020-04-24 2021-12-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 垂直批式熔爐總成、及用於冷卻垂直批式熔爐之方法
KR20210132600A (ko) 2020-04-24 2021-11-04 에이에스엠 아이피 홀딩 비.브이. 바나듐, 질소 및 추가 원소를 포함한 층을 증착하기 위한 방법 및 시스템
KR20210134226A (ko) 2020-04-29 2021-11-09 에이에스엠 아이피 홀딩 비.브이. 고체 소스 전구체 용기
KR20210134869A (ko) 2020-05-01 2021-11-11 에이에스엠 아이피 홀딩 비.브이. Foup 핸들러를 이용한 foup의 빠른 교환
KR20210141379A (ko) 2020-05-13 2021-11-23 에이에스엠 아이피 홀딩 비.브이. 반응기 시스템용 레이저 정렬 고정구
KR20210143653A (ko) 2020-05-19 2021-11-29 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
KR20210145078A (ko) 2020-05-21 2021-12-01 에이에스엠 아이피 홀딩 비.브이. 다수의 탄소 층을 포함한 구조체 및 이를 형성하고 사용하는 방법
KR20210145080A (ko) 2020-05-22 2021-12-01 에이에스엠 아이피 홀딩 비.브이. 과산화수소를 사용하여 박막을 증착하기 위한 장치
TW202201602A (zh) 2020-05-29 2022-01-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基板處理方法
TW202218133A (zh) 2020-06-24 2022-05-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成含矽層之方法
TW202217953A (zh) 2020-06-30 2022-05-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基板處理方法
KR20220006455A (ko) 2020-07-08 2022-01-17 에이에스엠 아이피 홀딩 비.브이. 기판 처리 방법
CN111834447A (zh) * 2020-07-16 2020-10-27 深圳市瑞之辰科技有限公司 HfO2基栅介质层材料及其制备方法和半导体器件
KR20220010438A (ko) 2020-07-17 2022-01-25 에이에스엠 아이피 홀딩 비.브이. 포토리소그래피에 사용하기 위한 구조체 및 방법
TW202204662A (zh) 2020-07-20 2022-02-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於沉積鉬層之方法及系統
US11725280B2 (en) 2020-08-26 2023-08-15 Asm Ip Holding B.V. Method for forming metal silicon oxide and metal silicon oxynitride layers
USD990534S1 (en) 2020-09-11 2023-06-27 Asm Ip Holding B.V. Weighted lift pin
USD1012873S1 (en) 2020-09-24 2024-01-30 Asm Ip Holding B.V. Electrode for semiconductor processing apparatus
US12009224B2 (en) 2020-09-29 2024-06-11 Asm Ip Holding B.V. Apparatus and method for etching metal nitrides
TW202229613A (zh) 2020-10-14 2022-08-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 於階梯式結構上沉積材料的方法
TW202217037A (zh) 2020-10-22 2022-05-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 沉積釩金屬的方法、結構、裝置及沉積總成
TW202223136A (zh) 2020-10-28 2022-06-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於在基板上形成層之方法、及半導體處理系統
KR20220076343A (ko) 2020-11-30 2022-06-08 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치의 반응 챔버 내에 배열되도록 구성된 인젝터
US11946137B2 (en) 2020-12-16 2024-04-02 Asm Ip Holding B.V. Runout and wobble measurement fixtures
TW202231903A (zh) 2020-12-22 2022-08-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 過渡金屬沉積方法、過渡金屬層、用於沉積過渡金屬於基板上的沉積總成
CN113223940B (zh) * 2021-04-28 2024-06-04 大连理工大学 利用含氯元素的氧化后退火技术改进SiC MOSFET器件性能的方法
USD981973S1 (en) 2021-05-11 2023-03-28 Asm Ip Holding B.V. Reactor wall for substrate processing apparatus
USD980813S1 (en) 2021-05-11 2023-03-14 Asm Ip Holding B.V. Gas flow control plate for substrate processing apparatus
USD1023959S1 (en) 2021-05-11 2024-04-23 Asm Ip Holding B.V. Electrode for substrate processing apparatus
USD980814S1 (en) 2021-05-11 2023-03-14 Asm Ip Holding B.V. Gas distributor for substrate processing apparatus
USD990441S1 (en) 2021-09-07 2023-06-27 Asm Ip Holding B.V. Gas flow control plate

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3068270B2 (ja) 1991-09-24 2000-07-24 日本電気株式会社 Ｍｏｓ型電界効果トランジスタ及びその製造方法
FR2711275B1 (fr) 1993-10-15 1996-10-31 Intel Corp Procédé automatiquement aligné de contact en fabrication de semi-conducteurs et dispositifs produits.
JPH08172091A (ja) 1994-12-20 1996-07-02 Sony Corp 絶縁膜の形成方法
US5972801A (en) * 1995-11-08 1999-10-26 Cree Research, Inc. Process for reducing defects in oxide layers on silicon carbide
JPH10163338A (ja) 1996-11-28 1998-06-19 Ricoh Co Ltd 半導体装置とその製造方法
JP3143670B2 (ja) 1997-08-13 2001-03-07 工業技術院長 酸化薄膜形成方法
SE9704150D0 (sv) * 1997-11-13 1997-11-13 Abb Research Ltd Semiconductor device of SiC with insulating layer a refractory metal nitride layer
JP3855019B2 (ja) * 1998-02-10 2006-12-06 独立行政法人 日本原子力研究開発機構 金属、酸化膜及び炭化珪素半導体からなる積層構造体
JPH11297712A (ja) 1998-04-10 1999-10-29 Sanyo Electric Co Ltd 化合物膜の形成方法及び半導体素子の製造方法
US6972436B2 (en) 1998-08-28 2005-12-06 Cree, Inc. High voltage, high temperature capacitor and interconnection structures
US6246076B1 (en) 1998-08-28 2001-06-12 Cree, Inc. Layered dielectric on silicon carbide semiconductor structures
US6204203B1 (en) * 1998-10-14 2001-03-20 Applied Materials, Inc. Post deposition treatment of dielectric films for interface control
JP2000286258A (ja) 1999-03-29 2000-10-13 Sanyo Electric Co Ltd 半導体デバイスの製造方法、ｍｏｓデバイス、半導体製造装置
JP3551909B2 (ja) 1999-11-18 2004-08-11 株式会社デンソー 炭化珪素半導体装置の製造方法
JP4510997B2 (ja) 2000-01-18 2010-07-28 シルトロニック・ジャパン株式会社 シリコン半導体基板およびその製造方法
JP4196517B2 (ja) * 2000-03-28 2008-12-17 三菱電機株式会社 半導体素子製造方法
US6610366B2 (en) * 2000-10-03 2003-08-26 Cree, Inc. Method of N2O annealing an oxide layer on a silicon carbide layer
US6767843B2 (en) * 2000-10-03 2004-07-27 Cree, Inc. Method of N2O growth of an oxide layer on a silicon carbide layer

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102576724B (zh) * 2009-09-25 2015-11-25 国际商业机器公司 碳化硅上的石墨烯缓冲层的活化
CN102576724A (zh) * 2009-09-25 2012-07-11 国际商业机器公司 碳化硅上的石墨烯缓冲层的活化
TWI503866B (zh) * 2009-09-25 2015-10-11 Ibm 以超低溫氧化活化碳化矽上石墨烯緩衝層
CN104428878A (zh) * 2012-08-07 2015-03-18 住友电气工业株式会社 碳化硅半导体器件及其制造方法
US9627488B2 (en) 2012-08-07 2017-04-18 Sumitomo Electric Industries, Ltd. Silicon carbide semiconductor device and method for manufacturing same
US9425263B2 (en) 2012-08-07 2016-08-23 Sumitomo Electric Industries, Ltd. Silicon carbide semiconductor device and method for manufacturing same
CN104810368B (zh) * 2014-01-28 2017-12-29 中芯国际集成电路制造(上海)有限公司 Cmos晶体管及其形成方法
CN104810368A (zh) * 2014-01-28 2015-07-29 中芯国际集成电路制造(上海)有限公司 Cmos晶体管及其形成方法
CN104658903A (zh) * 2015-01-30 2015-05-27 株洲南车时代电气股份有限公司 一种制备SiC MOSFET栅氧化层的方法
CN104637801A (zh) * 2015-01-30 2015-05-20 株洲南车时代电气股份有限公司 一种制备SiC MOSFET栅氧化层的方法
CN109411343A (zh) * 2018-10-31 2019-03-01 秦皇岛京河科学技术研究院有限公司 一种SiC MOSFET栅氧化层退火方法
CN109461646A (zh) * 2018-10-31 2019-03-12 秦皇岛京河科学技术研究院有限公司 一种SiC MOSFET栅氧化层退火方法
CN113035709A (zh) * 2021-03-01 2021-06-25 同辉电子科技股份有限公司 一种改善SiC器件界面特征的方法

Also Published As

Publication number Publication date
US20050017272A1 (en) 2005-01-27
EP1463121A1 (en) 2004-09-29
DE60239828D1 (de) 2011-06-01
AU2002349589A1 (en) 2003-06-10
EP1463121B1 (en) 2011-04-20
JP4647211B2 (ja) 2011-03-09
JPWO2003047000A1 (ja) 2005-04-14
EP1463121A4 (en) 2008-02-20
WO2003047000A1 (fr) 2003-06-05
US7816688B2 (en) 2010-10-19

Similar Documents

Publication Publication Date Title
CN1599961A (zh) 半导体装置及其制造方法
CN1146955C (zh) 半导体器件的制造方法
CN1206736C (zh) 半导体装置、互补型半导体装置
CN1263133C (zh) 半导体装置
CN1244891C (zh) 有源矩阵显示器
CN1143362C (zh) 制造半导体器件的方法
CN1234156C (zh) 绝缘膜的形成方法和半导体装置的制造方法
CN1135608C (zh) 半导体器件的制造方法
CN1134068C (zh) 半导体器件及其制造方法
CN1307730A (zh) 薄膜晶体管及其制造方法
CN1577891A (zh) 半导体装置以及其制造方法
CN1819200A (zh) 半导体器件和用于制造半导体器件的方法
CN1532943A (zh) 炭化硅半导体器件及其制造方法
CN1669153A (zh) 半导体器件及其制造方法和制造设备
CN1372327A (zh) 半导体器件及其制备方法
CN1090427A (zh) 半导体器件及其制造方法
CN1398005A (zh) 半导体装置及其制造方法
CN1555580A (zh) 半导体器件及其制造方法
CN1227745C (zh) 垂直金属－氧化物－半导体晶体管及其制造方法
CN1893114A (zh) 具有铁电膜作为栅极绝缘膜的半导体器件及其制造方法
CN1592950A (zh) 半导体器件及其制造方法
CN1236981A (zh) 薄膜晶体管及其制造方法
CN1388591A (zh) 薄膜晶体管及其制造方法
CN1606140A (zh) 碳化硅－氧化物层叠体及其制造方法以及半导体装置
CN1909243A (zh) 半导体装置及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20050323