JP2007012684A - 半導体装置とゲート酸化膜の製造方法 - Google Patents

Abstract

【課題】 界面準位が低減された高品質な炭化珪素／絶縁膜界面を形成する方法を提供し、オン抵抗の低い炭化珪素半導体基板を用いた電界効果トランジスタを提供する。
【解決手段】 第１導電型の炭化珪素半導体基板と、炭化珪素半導体基板の一方の面に形成された第１導電型のドリフト層と、ドリフト層の一部に形成された第２導電型のウエル領域と、そのウエル層の一部に形成された第１導電型のソース領域と、ドリフト領域とソース領域の間に挟まれたウエル領域の表面とドリフト層の表面の一部とソース領域の表面の一部に形成されたゲート酸化膜と、該ゲート酸化膜上に形成されたゲート電極とを含み、前記ゲート酸化膜は、酸化ハフニュウムを含む第１層と、その第１層の上に酸化珪素が堆積されてなる第２層とを有する。
【選択図】図３

Description

本発明は、炭化珪素半導体基板を用いた半導体装置とゲート酸化膜の製造方法に関する。

次世代の高耐圧低損失スイッチング素子として、炭化珪素半導体基板を用いた電界効果型トランジスタが注目されている。この電界効果型トランジスタは、炭化珪素と絶縁膜との界面にチャネルを形成しスイッチング動作を行うものである。この電界効果型トランジスタにおいて、絶縁膜としては、通常、二酸化珪素膜が使用されるが、特に、この電界効果型トランジスタの性能を左右するものの一つに炭化珪素／絶縁膜界面の品質が挙げられる。従来、この絶縁膜は主に熱酸化法によって形成していたが、良好な界面が得られていないため、特許文献１に示すような堆積法によって絶縁膜を形成して良好な界面を形成する試みもなされている。
特開２０００−１０６４２８号公報

しかしながら、炭化珪素／二酸化珪素界面の品質が、従来の珪素／二酸化珪素界面ほど良くないという問題があり、炭化珪素半導体装置、特に電界効果型トランジスタの高性能化を阻害している要因の一つになっていた。すなわち、炭化珪素／二酸化珪素界面の品質が良くないために、チャネルコンダクタンスを劣化させて素子のオン抵抗を増加させる原因となっていた。

そこで、本発明は、界面準位が低減された高品質な炭化珪素／絶縁膜界面を形成する方法を提供し、かつオン抵抗の低い炭化珪素半導体基板を用いた電界効果トランジスタを提供することを目的とする。

以上の目的を達成するために、本発明に係る半導体装置は、第１導電型の炭化珪素半導体基板と、前記炭化珪素半導体基板の一方の面に形成された第１導電型のドリフト層と、該ドリフト層の一部に形成された第２導電型のウエル領域と、そのウエル層の一部に形成された第１導電型のソース領域と、ドリフト領域とソース領域の間に挟まれたウエル領域の表面とドリフト層の表面の一部とソース領域の表面の一部に形成されたゲート酸化膜と、該ゲート酸化膜の上に形成されたゲート電極とを含み、前記ゲート酸化膜は、酸化ハフニュウムを含む第１層と、その第１層の上に酸化珪素が堆積されてなる第２層とを有することを特徴とする。

以上のように構成された本発明に係る半導体装置は、前記ゲート酸化膜が酸化ハフニュウムが堆積されてなる第１層とその第１層の上に酸化珪素が堆積されてなる第２層とを有しているので、炭化珪素とゲート酸化膜の界面における界面準位を低減でき、チャネルコンダクタンスが増加する。
したがって、本発明に係る半導体装置によれば、オン抵抗の低い電界効果トランジスタを提供できる。

以下、図面を参照しながら本発明に係る実施の形態の炭化珪素半導体基板を用いた半導体装置について説明する。
実施の形態１．
本発明に係る実施の形態１の半導体装置は、炭化珪素半導体基板を用いて構成された電界効果型トランジスタであり、ゲート酸化膜が酸化ハフニュウムが堆積されてなる第１層と、その第１層の上に酸化珪素が堆積されてなる第２層からなることを特徴とする。本実施の形態の電界効果型トランジスタは、このような特徴により、低いオン抵抗を実現している。

最初に、本実施の形態１の半導体装置の製造方法について説明する。
なお、本実施の形態１では、第１導電型をｎ型、第２導電型をｐ型として記述するが、それらは相互に交換可能であり、第１導電型がｐ型、第２導電型がｎ型であってもよい。

本製造方法では、まず、炭化珪素半導体基板２の一方の面に、第１導電型のドリフト層３を形成し、そのドリフト層３の一部に第２導電型のウエル領域７を形成し、そのウエル領域７の一部に第１導電型のソース領域８を形成し、さらに第２導電型のウェルコンタクト領域９を形成する（図１）。

炭化珪素半導体基板２としては、例えば、第１導電型の不純物濃度が１×１０^１８ｃｍ^−３程度もしくはそれ以上のものを準備する。尚、第１導電型としてｎ型導電性であることが望ましい。また、炭化珪素半導体基板２の面方位やポリタイプはいかなるものでも構わないし、特定の方位に傾斜した基板でも構わない。
ここで、ポリタイプとは、Ｓｉ、Ｃ原子単位層の原子の積み重なりの違いにより記述される結晶多形のことであり、ＳｉＣは多様な積層構造をとることから多くのポリタイプが存在する。

炭化珪素半導体基板２の一方の面に形成されるドリフト層３は、第１導電型の炭化珪素からなり、例えば、エピタキシャル結晶成長法などにより形成される。この第１導電型のドリフト層３の厚さは、例えば、５〜５０μｍに形成される。また、第１導電型のドリフト層３の不純物濃度は、例えば、１×１０^１５〜１×１０^１８ｃｍ^―３に設定する。この範囲の不純物濃度に設定することにより、数１００Ｖ〜３ｋＶ以上の耐圧を持つ縦型電界効果型トランジスタが実現できる。

第２導電型のウェル領域７は、例えば、ドリフト層３の一部に不純物を選択的に注入するために、ドリフト層３の表面に写真製版技術を用いて選択注入マスクを形成して、第２導電型の不純物をイオン注入することにより形成する。
ここで、第２導電型のウェル領域７に注入する不純物としては、ボロンやアルミニュームが好ましく、その濃度プロファイルは、例えば、０．１〜１μｍの深さに１×１０^１７〜１×１０^１９ｃｍ^−３に設定する。また、第２導電型のウェル領域７中の第２導電型の不純物濃度は、第１導電型のドリフト層３中の第１導電型の不純物濃度を超えるように設定する。

また、第１導電型のソース領域８は、例えば、ウエル領域７の一部に不純物を選択的に注入するために、ドリフト層３及びウエル領域７の表面（不純物を選択的に注入するウエル領域７の表面を除く）に写真製版技術を用いて選択注入マスクを形成して、第１導電型の不純物をイオン注入することにより形成する。
第１導電型のソース領域８の不純物としては窒素やリンが好ましく、その濃度プロファイルは、例えば、１０ｎｍ〜０．５μｍの深さに対して、１×１０^１８〜１×１０^２２ｃｍ^−３になるように設定する。第１導電型のソース領域８中の不純物濃度は、第２導電型のウェル領域７中の第２導電型の不純物濃度を超えるようにする。また、第１導電型のソース領域８の深さは、第２導電型のウェル領域７の深さよりも浅くする。

また、第２導電型のウェルコンタクト領域９は、例えば、第１導電型のソース領域８の一部に不純物を選択的に注入するために、その一部を開口させる選択注入マスクを写真製版技術を用いて形成して、第２導電型の不純物をイオン注入することにより形成する。
ここで、第２導電型のウェルコンタクト領域９は、第２導電型ウエル領域７に達するように形成する。この第２導電型のウェルコンタクト領域９の不純物としてはボロンやアルミニュームが好ましく、その濃度プロファイルは例えば０．１〜０．５μｍの深さに１×１０^１９〜１×１０^２２ｃｍ^−３に設定する。尚、第２導電型のウェルコンタクト領域９の深さは、第２導電型のウェル領域７の深さを超えないようにする。

これらの選択注入マスクは、フォトレジストを用いて形成することができるが、酸化珪素や多結晶珪素、非晶質珪素を用いても良い。酸化珪素や多結晶珪素、非晶質珪素を用いて選択注入マスクを形成した場合には、基板温度３００〜８００℃程度の高温下で上記不純物の注入を行っても良い。また、注入を行う際に、第１導電型のドリフト層３表面上に熱酸化法などによって１０〜５０ｎｍ程度の酸化珪素を設けて、注入スルー膜を形成しておいても良い。

以上のようにして、第２導電型のウェル領域７の表面近傍に、電界効果型トランジスタのチャネル領域が形成される。一般的にチャネル領域の不純物濃度が高いと、チャネルコンダクタンスが減少するため、素子のチャネル抵抗が増加する。そこで、第２導電型のウェル領域７中の第２導電型の不純物濃度を表面近傍において薄くすることが好ましい。具体的には、第２導電型のウェル領域７における表面近傍の不純物濃度は１×１０^１６〜１×１０^１８ｃｍ^−３の範囲に設定することが好ましい。

このようにしてチャネル領域を形成した後、基板を洗浄して、熱処理装置によって、例えば１４００〜１８００℃の高温で、例えば３０秒〜１時間程度、窒素やアルゴンなどの不活性ガス中で熱処理することによって、注入イオンを電気的に活性化する。

次に、基板洗浄や犠牲酸化を施した後に、ゲート酸化膜４を形成する。この工程は本発明における特徴的な工程であり、以下のようなステップで形成される。

まず、上述のようにして、ドリフト層３、ウエル領域７、ソース領域８及びウェルコンタクト領域９が形成された図１に示す炭化珪素半導体基板の表面に、熱酸化法によって犠牲酸化膜を形成する。この犠牲酸化膜は、１０００℃程度の酸素雰囲気（ドライ酸化）または酸素と水素（水蒸気）の混合雰囲気（ウェット酸化）に暴露することで５〜３０ｎｍ程度の膜厚に形成する。そして、その酸化珪素膜を希フッ酸やバッファードフッ酸などを用いて、エッチングにより除去する。
このようにして、まず、清浄な炭化珪素半導体基板表面を得る。

続いて、清浄にした炭化珪素半導体基板表面に、例えば、Ｈｆ［Ｎ（Ｃ_２Ｈ_５）_２］_４とＨ_２Ｏを原料にした気相成長法によって酸化ハフニュウムを堆積させることにより第１層１１を形成する。ハフニュウムの原料として、Ｈｆ［Ｎ（Ｃ_２Ｈ_５）（ＣＨ_３）］_４、Ｈｆ［Ｏ−ｔ−Ｃ_４Ｈ_９］_４又はＨｆ［ＯＣ（ＣＨ_３）_２ＣＨ_２ＯＣＨ_３］_４を用いても良い。しかしながら、配位子が小さいＨｆ［Ｎ（Ｃ_２Ｈ_５）_２］_４を用いることによって残留不純物濃度の低減が可能であることから、本発明においては、配位子が小さいＨｆ［Ｎ（Ｃ_２Ｈ_５）_２］_４を用いることが好ましい。
また、酸素の原料としては重水（Ｄ_２Ｏ）やオゾン水などを用いても良い。

また、この気相成長において、基板温度は、１００〜４００℃程度の低温に設定し、堆積圧力は、１ｔｏｒｒ程度の減圧下で行うことが好ましい。また、上述の原料は、窒素やアルゴンなどの不活性ガスをキャリアガスとして堆積装置内に導入する。ここでは特に、Ｈｆ［Ｎ（Ｃ_２Ｈ_５）_２］_４とＨ_２Ｏを、例えば、１０〜６０秒程度の周期で交互に装置内に供給することにより、酸化ハフニュウムを１モノレイヤー／サイクルで堆積させることができる。この様子を図４に示す。

ここで、原料ガスの供給に関しては、Ｈｆ［Ｎ（Ｃ_２Ｈ_５）_２］_４とＨ_２Ｏの供給の切り替え時に窒素やアルゴンなどの不活性ガスによって、例えば１０〜３００秒間パージをする工程を入れてもよい。このようにすることで、該原料の気相反応を抑制でき、形成される酸化ハフニュウム中への不純物の取り込みが低減され、より高品質な酸化ハフニュウム層からなる第１層１１が得られる。そのような好ましい供給シーケンス例を図５に示す。また、ここでは基板温度をいずれのサイクルにおいても一定としたが、各サイクル毎に温度を変化させても良い。このように、酸素原子で覆われた炭化珪素表面へのハフニュウム原子（分子）の吸着、脱離や、ハフニュウム原子で覆われた炭化珪素表面への酸素原子（分子）の吸着、脱離や、炭化物や水素などの不純物の脱離をそれぞれ最適な温度域で行うことにより、より高品質の酸化ハフニュウムが形成できる。

このような原子層成長（モノレイヤー成長）を行うことでサイクル数に応じた膜厚が得られるため、第１層１１の膜厚の正確な制御が行える。また、レイヤーバイレイヤー(layer by layer)の成長なので、炭化珪素との界面をより急峻に制御することができる。従って、リーク電流の増大や絶縁破壊電界の低下などの電気特性の劣化をもたらす、サブオキサイドなどの界面遷移層の形成をも抑えることができる。

このようにして、酸化ハフニュウムを形成した後に続いて、同手法もしくはスパッタ法や蒸着法などの物理的気相成長法や化学的気相成長法などによって酸化珪素を堆積させることにより、第２層を形成する。このような二層構造とすることで、良好な炭化珪素／ゲート酸化膜界面を実現でき、絶縁破壊耐性が向上したゲート酸化膜を形成することができる。

このような方法を用いて、アルミニューム／酸化珪素／酸化ハフニュウム／炭化珪素の構造を持つＭＯＳキャパシタを作製して、そのＭＯＳキャパシタの容量−電圧特性を評価した。その結果を図６に示す。図６のグラフにおいて、点線は計算値を示しており、実線が実測値を示す。

この図６に示すように、実線で示す実験値は点線の理論値と同様な特性を示しており、良好な酸化ハフニュウム／炭化珪素界面が実現されていることがわかる。

尚、酸化ハフニュウムと酸化珪素の膜厚の比は、目的とする素子構造に応じて設定すればよい。すなわち、素子の相互コンダクタンスを向上させるためには、ゲート酸化膜を薄くすることが望ましいが、リーク電流が増加する。しかし、比誘電率が大きいとそれを厚く設定できるので、厚くした分、リーク電流を減少させることができる。従って、該ゲート酸化膜における酸化ハフニュウムの割合を大きくすればよい。これは、酸化ハフニュウムの比誘電率が２０程度を有し、二酸化珪素の４程度よりも大きいことによる。また、高電界で動作させる素子に応用するときは、高い耐絶縁破壊電界が要求されるため、バンドギャップの大きい酸化珪素の割合を大きくすればよい。

ところで、ゲート酸化膜を形成後、窒素やアルゴンなどの不活性ガス中で４００℃程度の温度で１〜３００分程度熱処理を行っても良い。このようにすることで、膜中に混入した水素や炭素などを脱離させることができ、ゲート酸化膜のさらなる高品質化が可能になる。

以上のようにして、ゲート酸化膜４を形成した後、多結晶珪素もしくは非晶質珪素の堆積もしくは高融点金属の堆積と写真製版技術、エッチング技術を用いてゲート電極５を形成する（図２）。

次に、層間絶縁膜６堆積とソース電極１０を形成して、裏面ドレイン電極１を形成する（図３）。そして、最後に、表面ソース電極配線、ゲート電極配線及び保護膜などを形成することによって炭化珪素半導体基板を用いた実施の形態１の電界効果型トランジスタが作製される。

以上のようにして作製された実施の形態１の電界効果型トランジスタは、界面準位が低い高品質な炭化珪素／絶縁膜界面を有するので、オン抵抗を低くできる。

以上の実施の形態の半導体装置では、第１層１１を形成するとき、モノレイヤー成長の例を示したが、製膜条件を変化させることで、例えばハーフモノレイヤー成長（０．５モノレイヤー／サイクル）など、１サイクルで１層以下の酸化ハフニュウムを形成するようにしてもよい。このように、ハーフモノレイヤー成長をさせるようにすれば、例えば、酸化ハフニュウムと酸化珪素や酸化アルミニュームを積層させることが可能になり、第１層内に、酸化ハフニュウム珪素、酸化ハフニュウムアルミニューム、酸化ハフニュウムアルミニューム珪素などを意図的に形成し、比誘電率などの電気特性を大きく変化させる（調整）ことができる。

例えば、酸化ハフニュームからなる第１層が、アルミニュームを含むようになれば、酸化アルミニュームの特性が表れるようになる。具体的には、バンドギャップの大きな酸化アルミニュームの存在により、ゲート酸化膜４の絶縁破壊耐圧特性を向上させることができる。また、酸化アルミニュームの存在により、比誘電率を増加させることができる。
さらには、酸化ハフニュームに対して、アルミニュームが混在することによって結晶化温度が増大するため、耐熱性が向上し、より高温での熱処理プロセスに耐えうるようにできる。

また、ゲート酸化膜４を形成した後、または、酸化ハフニュームからなる第１層を形成した後にＮ_２ＯやＮＯガス雰囲気で熱処理を行うようにしてもよい。このようにすることで、窒素原子を炭化珪素／酸化ハフニュームからなる第１層の界面に導入でき、界面準位をさらに低減させることができるので、オン抵抗をより低減できる。
またさらに、Ｎ_２ＯやＮＯガス雰囲気で熱処理により、第１層及び／または第２層の酸化膜中に窒素を混入させることができることにより、オン抵抗をよりいっそう低減できる。

以上の実施の形態では、酸化ハフニュウムを堆積させてなる第１層を形成した例について説明したが、本発明はこれに限られるものではなく、酸化ジルコニュウムを堆積されてなる第１層を用いても良く、このようにしても、酸化ハフニュウムを堆積させてなる第１層を用いた場合と同様の効果を有する。

さらに、本実施の形態では、炭化珪素半導体基板２の表面の犠牲膜を除去して、炭化珪素半導体基板２の表面を清浄な表面とした後に、再び酸化珪素を製膜した上に、前述した酸化ハフニュウムもしくは酸化ジルコニュウムを堆積させてなる第１層と、酸化珪素を堆積させてなる第２層を形成した二層構造を形成することにより、三層構造のゲート酸化膜を形成するようにしてもよい。
このような三層構造のゲート酸化膜にすることで、ゲート酸化膜形成後の高温熱処理による酸化ハフニュウムもしくは酸化ジルコニュウムの結晶化によるリーク電流の増加を抑えることができる。

すなわち、酸化ハフニュウムもしくは酸化ジルコニュウムを含む第１層と炭化珪素の間に酸化珪素膜が存在すると、酸化ハフニュウム等に比較して酸化珪素の方がバンドギャップが大きいために、酸化珪素膜が存在すると炭化珪素中から絶縁膜へのキャリアの注入が起こりにくくなり、絶縁破壊耐圧を高くできる。
また、酸化ハフニュウムを成膜する際に、金属ハフニュウムが凝集して存在する部分ができたとしても、第１層と炭化珪素の間に酸化珪素膜が存在すると、リーク電流が低減でき、絶縁破壊耐圧特性を向上させることができる。
この炭化珪素半導体基板２の表面における酸化珪素や酸化ジルコニュウムの堆積については、酸化ハフニュウムの場合と同様の手法によって堆積することができる。例えば酸化珪素については、Ｓｉ（ＮＣＯ）_４とＨ_２Ｏを原料として用いることで、原子層成長が行える。また、清浄にした炭化珪素半導体基板２の表面をＮ_２Ｏ雰囲気で炭化珪素半導体基板２の表面を高温処理することにより、酸化珪素膜を形成するようにしてもよい。

また、このようにしてゲート酸化膜４を形成する前に、第１及び第２導電型の不純物が注入された炭化珪素半導体基板上にエピタキシャル成長法などによって１０ｎｍ〜１μｍ程度の厚さの炭化珪素層を形成しておいても良い。この炭化珪素層は第１導電型を示し、第１導電型の不純物を１×１０^１５〜１×１０^１８ｃｍ^−３程度、包含していることが望ましい。

本発明に係る実施の形態１の半導体装置の製造方法において、チャネル領域となる部分を形成した後の基板の断面を示す断面図である。 実施の形態１の半導体装置の製造方法において、ゲート酸化膜及びゲート電極を形成した後の基板の断面を示す断面図である。 実施の形態１の半導体装置の断面図である。 本発明の実施の形態１における酸化ハフニュウムの基板温度に対する製膜速度を示す図である。 実施の形態１において、酸化ハフニュウム膜を製膜する際の各原料ガスのフローシーケンスを示す図である。 実施の形態１のゲート酸化膜の形成方法を用いて作製されたＭＯＳキャパシタの容量−電圧特性を示す図である。

符号の説明

１ ドレイン電極、２ 第１導電型の炭化珪素半導体基板、３ 第１導電型のドリフト層、４ ゲート酸化膜、５ ゲート電極、６ 層間絶縁膜、７ 第２導電型のウェル領域、８ 第１導電型のソース領域、９ 第２導電型のウェルコンタクト領域、１０ ソース電極、１１ 第１層、１２ 第２層。

Claims (10)

1. 第１導電型の炭化珪素半導体基板と、前記炭化珪素半導体基板の一方の面に形成された第１導電型のドリフト層と、該ドリフト層の一部に形成された第２導電型のウエル領域と、そのウエル層の一部に形成された第１導電型のソース領域と、ドリフト領域とソース領域の間に挟まれたウエル領域の表面とドリフト層の表面の一部とソース領域の表面の一部に形成されたゲート酸化膜と、該ゲート酸化膜の上に形成されたゲート電極とを含み、
   前記ゲート酸化膜は、酸化ハフニュウムを含む第１層と、その第１層の上に酸化珪素が堆積されてなる第２層とを有することを特徴とする半導体装置。
2. 前記酸化ハフニュウムを含む第１層に代えて、酸化ジルコニュウムを含む第１層を有する請求項１記載の半導体装置。
3. 前記第１層と前記炭化珪素半導体基板の間に、酸化珪素が堆積されてなる第３層を含む請求項１又は２に記載の半導体装置。
4. 前記炭化珪素半導体基板と前記第１層の界面に窒素原子を包含する請求項１〜３のうちのいずれか１つに記載の半導体装置。
5. 前記第１層と前記第２層の界面に窒素原子を包含する請求項１〜４のうちのいずれか１つに記載の半導体装置。
6. 前記第１層にアルミニュームを含む請求項１〜５のうちのいずれか１つに記載の半導体装置。
7. 前記第２層にアルミニュームを含む請求項１〜６のうちのいずれか１つに記載の半導体装置。
8. 前記第１層に窒素を含む請求項１〜７のうちのいずれか１つに記載の半導体装置。
9. 前記第２層に窒素を含む請求項１〜８のうちのいずれか１つに記載の半導体装置。
10. 炭化珪素半導体基板の上にゲート酸化膜を形成する方法であって、
    前記炭化珪素半導体基板の上に犠牲酸化膜を形成することと、
    前記犠牲酸化膜を除去するステップと、
    前記犠牲酸化膜が除去された前記炭化珪素半導体基板の表面に、酸化ハフニュウム又は酸化ジルコニュウムを堆積させることと、
    前記堆積させた酸化ハフニュウム又は酸化ジルコニュウムのうえに、酸化珪素を成長させること、
    を含むゲート酸化膜の製造方法。
    

Images