JP5344873B2

JP5344873B2 - 炭化珪素半導体装置の製造方法

Info

Publication number: JP5344873B2
Application number: JP2008219554A
Authority: JP
Inventors: 成久三浦; 達夫大森; 史郎日野; 永輔 ▲徳▼光; 仁守谷
Original assignee: Mitsubishi Electric Corp; Tokyo Institute of Technology NUC
Current assignee: Mitsubishi Electric Corp; Tokyo Institute of Technology NUC
Priority date: 2008-08-28
Filing date: 2008-08-28
Publication date: 2013-11-20
Anticipated expiration: 2028-08-28
Also published as: JP2010056285A

Description

この発明は、炭化珪素半導体装置の製造方法に関する。

既存のＳｉデバイスに取って代わる次世代の高耐圧低損失スイッチングデバイスとして、炭化珪素半導体装置が、特に、炭化珪素を基板に用いたＭＯＳ構造を有する電界効果型トランジスタ（ＭＯＳＦＥＴ：Metal Oxide Semiconductor Field Effect Transistor）が、近年、注目されている。

この電界効果型トランジスタに於いては、オン動作時に素子に流れる電流路の電気抵抗を減らすことで、発熱による損失を極力減らしていくことが、素子の高性能化のために必要である。

ところで、従来は、主として、熱酸化法によって炭化珪素基板の表面を直接に酸化することで形成される酸化珪素が、ゲート酸化膜として利用されている。しかしながら、熱酸化法によって形成された酸化珪素と炭化珪素との間のＭＯＳ界面の品質が良くないために、この点が素子の高性能化を阻害していることが問題視されている。即ち、熱酸化法によって炭化珪素を直接に酸化して酸化珪素より成るゲート酸化膜を形成すると、炭化珪素を構成する炭素が酸化珪素中及び炭化珪素と酸化珪素との界面に残留することによって、非常に高密度の界面準位が発生し、この高密度の界面準位が当該界面に沿って流れる電流の導電性に悪影響を及ぼす。その結果、チャネル移動度が極端に小さくなり、抵抗が大きくなってしまうという問題点が生じていた。そこで、炭化珪素を酸化させずにゲート酸化膜を形成する方法として、熱酸化法よりも低い温度でプロセスを行う堆積法が有望と考えられている。

この様な堆積法としては、ＴＥＡ（トリエチルアルミニューム）をアルミニュームの原料とし、且つ、水（Ｈ₂Ｏ）を酸素の原料（酸素剤）として用いて、基板温度が低温度で、ＭＯＣＶＤ法により、酸化アルミニューム（Ａｌ₂Ｏ₃）の膜をゲート酸化膜として炭化珪素基板の表面上に蒸着させる製造方法が、提案されている（非特許文献１参照）。この製造方法により、炭化珪素基板の表面を直接に熱酸化させる方法と比較して、界面準位を少なくして、移動度を高め得ることが、報告されている。

２００７年（平成１９年）春季第５４回応用物理学関係連合講演会予稿集第１分冊、社団法人応用物理学会、２００７年３月２７日、ｐ.４４３、２９ａ−Ｎ−３

しかしながら、炭化珪素を基板に用いたＭＯＳＦＥＴのＭＯＳ界面の品質を更に一層高めることが要求されている。即ち、界面準位をより一層少なくすることにより、より移動度の高いＳｉＣ−ＭＯＳＦＥＴの実現化が求められている。

本発明は、斯かる技術的要求に応えるべく成されたものであり、その目的は、炭化珪素基板の表面に於ける酸化層の生成をより一層抑制して、界面準位がより一層少ない炭化珪素と酸化アルミニュームとのＭＯＳ界面を形成可能とすることにある。

本発明の主題は、炭化珪素半導体装置の製造方法であって、炭化珪素基板上の酸化アルミニュームによるゲート絶縁膜の形成に際して、地上気圧よりも低い圧力環境下に於いて、トリエチルアルミニュームをアルミニューム原料、酸素ガスを酸素原料として、前記酸化アルミニュームを堆積することを特徴とする。

以下、この発明の主題の様々な具体化を、添付図面を基に、その効果・利点と共に、詳述する。

本発明の主題によれば、水（Ｈ₂Ｏ）を酸化原料（酸化剤）として用いる場合と比較して、界面準位をより一層少なくして、より一層高い移動度を実現可能な、良好な炭化珪素と酸化膜との界面を得ることが出来る。

（実施の形態１）
本実施の形態の中核は、地上気圧（約１０１３ヘクトパスカル）よりも低い圧力環境の下で、酸素ガスを原料として、酸化アルミニュームを炭化珪素基板の表面上に堆積することで、ＭＯＳ構造に於けるゲート絶縁膜を形成する点にある。以下、図面を参照して、本実施の形態を詳述する。

本実施の形態に係る炭化珪素半導体装置の一例である横型ＭＯＳＦＥＴの製造方法を、図１〜図３の各縦断面図に示す。尚、本実施の形態では、不純物の導電型に関して、ｎ型を第１導電型として、ｐ型を第２導電型として、それぞれ定義するが、その逆の定義による構成であっても良い。

先ず、図１を参照して、第２導電型の炭化珪素半導体基板１を用意する。炭化珪素半導体基板１の面方位及びポリタイプは如何なるものでも構わないし、炭化珪素半導体基板１は特定の方位に傾斜した基板であっても良い。但し、好ましくは、[11-20]方向に８°以下に傾斜された(0001)面を主面とする炭化珪素半導体基板を用いるのが良い。そして、エピタキシャル結晶成長法等により、第２導電型の炭化珪素から成る第２導電型のエピタキシャル成長層２を、炭化珪素半導体基板１に形成する。エピタキシャル成長層２の厚さは５μｍ〜１０μｍの範囲内にあれば良く、第２導電型の不純物濃度は１×１０¹⁵ｃｍ^-3 〜１×１０¹⁸ｃｍ^-3の範囲内であれば良い。尚、以下では、炭化珪素半導体基板１とその上のエピタキシャル成長層２とを併せて、「炭化珪素基板」と総称する。

そして、写真製版と、窒素又はリン等の第１導電型と成る不純物のイオン注入との処理を順次に行った上で、アルゴン等の不活性ガス雰囲気下若しくは真空中に於いて、１７００℃以上の温度での熱処理を行うことによって注入不純物を活性化することで、ソ−ス／ドレイン領域３を、エピタキシャル成長層２の表面下に形成する。その際のソース／ドレイン領域３中の第１導電型の不純物濃度は1×１０¹⁸ｃｍ^-3〜1×１０²¹ｃｍ^-3の範囲内の値であれば良く、その深さは０．１ｕｍ〜１ｕｍの範囲内の値であれば良い。

次に、犠牲酸化又はエッチングによって、最表面の変質層を除去して清浄な面を形成する。その上で、図２に示す様に、堆積法によって、好ましくはＣＶＤ法（化学気相成長法：Chemical Vapor Deposition）によって、１０ｎｍ〜１５０ｎｍ程度の膜厚を有する酸化アルミニューム４の膜をエピタキシャル成長層２の表面上に堆積する。尚、酸化アルミニューム４の膜の堆積方法に関しては、後に詳述する。

次に、図３に示す様に、酸化アルミニューム４の膜上に、Ａｌ、Ｔｉ、Ｍｏ等の金属又は多結晶珪素等の製膜とそのパターニングによって、ゲート電極５を形成する。そして、ソース／ドレイン領域３の表面上の酸化アルミニューム４の膜の一部をエッチングにより除去した上で、ソース／ドレイン領域３の被露出表面の内の一部分上に、ソ−ス／ドレイン電極６を形成する。その際、写真製版と、Ａｌ又はＮｉ等の金属膜堆積によるリフトオフ法又はエッチングとによって、ソース／ドレイン電極６のパターニングを行う。尚、ソース／ドレイン領域３の表面とソース／ドレイン電極６との界面にシリサイド層を形成するための熱処理を行っても良い。そして、最後に、炭化珪素半導体基板１の裏面側にオーミック電極７を形成することで、炭化珪素を基板として用いたＭＯＳＦＥＴが形成される。

続いて、本実施の形態の製造方法に於ける特徴点である酸化アルミニューム４の膜の作製方法について記載すると共に、本実施の形態により作製された酸化アルミニューム４の膜と、当該酸化アルミニューム４の膜をゲート酸化膜として用いて作成されたＭＯＳＦＥＴの電気特性との相関について、測定結果を示す図面を参照しつつ記載する。

炭化珪素を基板に用いたＭＯＳＦＥＴに於けるゲート酸化膜には、耐電圧が高くなる禁制帯幅の大きい物質を用いることが好ましく、中でも、酸化アルミニューム（Ａｌ₂Ｏ₃）は、従来の酸化珪素（ＳｉＯ₂）と同等の十分に大きな、８．８ｅＶもの禁制帯幅を有している。

そこで、酸化アルミニュームの膜を、炭化珪素を基板に用いたＭＯＳＦＥＴに於けるゲート酸化膜として用いることとする。ここで、例えば、酸化アルミニュームの膜をＣＶＤ法等によって気相成長させる場合には、アルミニューム原料と酸素原料（酸化剤）とが必要となる。その内、アルミニュームの原料としては、有機金属を用いることが出来る。好ましくは、低温での熱分解が可能であるＴＥＡ（トリエチルアルミニューム）をアルミニューム原料として用いることが望ましい。その場合には、酸化アルミニューム中に取り込まれる炭素の量を減らして、品質の高い酸化アルミニュームの膜を製膜することが出来る。

他方、酸素原料（酸化剤）に関しては、一般的に用いられる水、酸素ガス又はオゾン等の酸素原料の内で、炭化珪素の酸化速度を最も小さくし得るものが、酸素ガスである。即ち、本願の発明者らの実験によると、酸素ガスの雰囲気中に於いて、基板温度が６００℃の下で５時間の炭化珪素基板の酸化処理を行うことによって得られた酸化膜厚は１．２ｎｍであり、炭化珪素表面の酸化速度は極めて小さくなることが判った。尚、この酸化速度は、後述する様に、酸素分圧にも依存している。ここで、図４は、基板温度（１９０℃）及び堆積される膜の厚みを同一に制御した上で、酸素原料に酸素ガス又は水（Ｈ₂Ｏ）を用いて酸化アルミニュームを炭化珪素基板上に堆積して、堆積後の酸化アルミニュームの膜をゲート酸化膜として利用する場合に於ける、ＭＯＳＦＥＴのチャネル移動度及びドレイン電流の、酸化珪素に換算されたゲート電界の依存性を示す測定結果である。図４の測定結果より明らかな通り、非特許文献１に於いて酸化原料として採用された水を用いる場合よりも、酸素ガスを酸化原料として用いる場合の方が、チャネル移動度及びドレイン電流共により一層大きな値が得られており、従って、良好なゲート酸化膜/炭化珪素界面を得るためには、水よりも酸素ガスを、酸化アルミニュームの膜を形成するための酸素原料として用いることが好ましいことがわかる。

又、図５は、ＴＥＡ及び酸素ガスをそれぞれアルミニューム原料及び酸素原料に用いて基板温度４００℃の下で炭化珪素上に酸化アルミニューム４を製膜した場合に於ける、酸素分圧と、製膜速度及び作製されたＭＯＳＦＥＴのチャネル移動度との相対関係を示す図である。図５に於いて、酸素分圧を５Ｐａから５０Ｐａに上げることによって、製膜速度は減るものの、チャネル移動度は酸素分圧が５Ｐａのときと較べて約１０００倍にも大きくなっており、良好なゲート酸化膜／炭化珪素界面が得られていることがわかる。この様に、酸素分圧の上昇によっても、膜質の向上が成されている。

又、図６は、ＴＥＡ及び酸素ガスをそれぞれアルミニューム原料及び酸素原料に用いて炭化珪素上に酸化アルミニューム４を製膜した場合に於ける、酸素分圧とＭＯＳＦＥＴのチャネル移動度との相対関係を示す図である。図６に於いて、基板温度が４００℃である場合に於いては上述の通りであるが、基板温度をこの温度よりも下げることによると、酸素分圧に対する依存性が小さくなる。即ち、基板温度が２００℃程度である場合に於いては、およそ５Ｐａの酸素分圧があれば、充分大きな値のＭＯＳＦＥＴのチャネル移動度が得られることがわかる。

又、図７は、ＴＥＡ及び酸素ガスを原料として用いて酸素分圧５０Ｐａの下で酸化アルミニューム４を炭化珪素基板上に製膜することで図３のＭＯＳＦＥＴを作製した場合に於いて、ＭＯＳＦＥＴ特性の、酸化アルミニューム４の製膜時の炭化珪素基板温度依存性を示す測定結果である。図７に示す様に、製膜時の基板温度を４００℃に設定するよりも１９０℃に設定した上で酸化アルミニューム４を製膜した方が、ＭＯＳＦＥＴの特性が遥かに向上していることが理解される。又、図８は、ＴＥＡ及び酸素ガスをそれぞれアルミニューム原料及び酸素原料に用いて炭化珪素上に酸化アルミニューム４を製膜した場合に於ける、酸素分圧が５０Ｐａである場合に於ける基板温度とＭＯＳＦＥＴのチャネル移動度との相対関係を示す図である。図８に於いて、製膜時の基板温度を１９０℃に設定することで、チャネル移動度の値は極大値となる。即ち、基板温度を４００℃よりも低温に設定した条件下で酸化アルミニューム４を製膜することが、具体的にはチャネル移動度の値がおよそ１００ｃｍ²／Ｖｓを超える、基板温度を３２０℃以下に設定した上で酸化アルミニューム４を製膜することが、より一層良好なＭＯＳ界面の形成にとって好ましいと、言える。これは、炭化珪素基板の温度を４００℃よりも更に低温に設定したことにより、炭化珪素基板の表面上への酸化層の生成をより抑止することが出来、その結果、界面準位の生成をより一層少なく制御出来たことに起因するためと、考えられる。

以上の測定結果を踏まえるならば、炭化珪素基板を用いたＭＯＳＦＥＴのゲート酸化膜は、酸素ガスとＴＥＡとを原料に用いた気相成長によって、好ましくは、その際により高い酸素分圧の下で（但し、１気圧以下。）且つより低い基板温度の下で、酸化アルミニュームを炭化珪素基板の表面上に堆積させる手法で形成されるべきであり、この様な製造方法の適用により、界面準位の生成をより一層抑制し、より一層高いチャネル移動度を得ることが出来る。

一方、一酸化二窒素（Ｎ₂Ｏ）の熱分解により生成される酸素ガスを酸素原料として用いる場合には、酸化アルミニューム形成時に生じる窒素が酸化アルミニュームの膜中に混入されることによって膜質の改善が更に促進されて、ＭＯＳ界面に於ける炭素の窒素による不活性化と界面特性の向上との効果が期待される。

又、本手法により生成される酸化アルミニューム４より成るゲート酸化膜を、図７に示す様な縦型高耐圧ＭＯＳＦＥＴへ応用することが可能である。図７９は、縦型ＭＯＳＦＥＴの構造を示す縦断面の一部を示す図であり、実際には図７の構造がミラー対称に複数個並列接続されている。図７に於いて、８はソース電極として機能する配線金属、９はシリサイド層、１０はウェルコンタクト領域、１１はソース領域、１２はウェル領域、１３はエピタキシャル成長層、１４は炭化珪素半導体基板、１５は層間絶縁膜、１６はドレイン電極である。図７の縦型ＭＯＳＦＥＴに於いて、既述した方法により生成された酸化アルミニューム４より成るゲート酸化膜を適用することで、より一層良好なゲート酸化膜／炭化珪素界面を実現してチャネル抵抗をより一層低減し、導通損失をより低減させて、ひいては低消費電力機器の実現に供することが出来る。その作製プロセスとしては、金属のシリサイド化反応プロセス及びフィールド酸化膜／層間酸化膜の焼き締め工程等の、高温熱処理が加わる工程を先に行っておいた上で、既述した方法による酸化アルミニューム４より成るゲート酸化膜の形成工程とゲート電極形成工程とを順次に行うことにより、より良好なＭＯＳ界面を有する縦型高耐圧ＭＯＳＦＥＴを実現することが出来る。

又、既述した方法による酸化アルミニューム４より成るゲート酸化膜を、同じくＭＯＳ構造を有するＩＧＢＴのゲート酸化膜にも適用可能である。

（付記）
以上、本発明の実施の形態を詳細に開示し記述したが、以上の記述は本発明の適用可能な局面を例示したものであって、本発明はこれに限定されるものではない。即ち、記述した局面に対する様々な修正や変形例を、この発明の範囲から逸脱することの無い範囲内で考えることが可能である。

この発明は、例えばＭＯＳ構造を有する半導体パワーデバイス（横型ＭＯＳＦＥＴ，縦型ＭＯＳＦＥＴ，ＩＧＢＴ等）の製造に適用して好適である。

本発明の実施の形態１に係る炭化珪素半導体装置の製造方法の一部を示す縦断面図である。本発明の実施の形態１に係る炭化珪素半導体装置の製造方法の一部を示す縦断面図である。本発明の実施の形態１に係る炭化珪素半導体装置の製造方法の一部を示す縦断面図である。本実施の形態及び従来技術の各々に係る酸化アルミニュームの膜をゲート酸化膜に用いた電界効果形トランジスタに於ける、チャネル移動度及びドレイン電流の各々の酸化剤依存性の測定結果を示す図である。本実施の形態に係る酸化アルミニュームの膜をゲート酸化膜に用いた電界効果形トランジスタに於ける、製膜速度及びチャネル移動度の各々のゲート酸化膜製膜時の酸素ガスの分圧依存性の測定結果を示す図である。本実施の形態に係る酸化アルミニュームの膜をゲート酸化膜に用いた電界効果形トランジスタに於ける、チャネル移動度の各々のゲート酸化膜製膜時の酸素分圧及び基板温度依存性の測定結果を示す図である。本実施の形態に係る酸化アルミニュームの膜をゲート酸化膜に用いた電界効果形トランジスタに於ける、ドレイン電流及びチャネル移動度の各々のゲート酸化膜製膜時の基板温度依存性の測定結果を示す図である。本実施の形態に係る酸化アルミニュームの膜をゲート酸化膜に用いた電界効果形トランジスタに於ける、チャネル移動度の各々のゲート酸化膜製膜時の基板温度依存性の測定結果を示す図である。本発明の実施の形態１に係る炭化珪素を基板に用いた縦型ＭＯＳＦＥＴの構成の一部を示す縦断面図である。

符号の説明

１第２導電型の炭化珪素半導体基板、２第２導電型のエピタキシャル成長層、３ソース／ドレイン領域、４酸化アルミニューム、５ゲート電極、６ソース／ドレイン電極、７裏面電極、８配線金属（ソース電極）、９シリサイド層、１０ウェルコンタクト領域、１１ソース領域、１２ウェル領域、１３第１導電形のエピタキシャル成長層、１４第１導電形の炭化珪素半導体基板、１５層間酸化膜、１６ドレイン電極。

Claims

炭化珪素基板上の酸化アルミニュームによるゲート絶縁膜の形成に際して、地上気圧よりも低い圧力環境下に於いて、トリエチルアルミニュームをアルミニューム原料、酸素ガスを酸素原料として、前記酸化アルミニュームを堆積することを特徴とする、
炭化珪素半導体装置の製造方法。
請求項１に記載の炭化珪素半導体装置の製造方法であって、
堆積雰囲気の酸素分圧を５Ｐａ以上として製膜することを特徴とする、
炭化珪素半導体装置の製造方法。
請求項１又は２に記載の炭化珪素半導体装置の製造方法であって、
製膜時の基板温度を３２０℃以下とすることを特徴とする、
炭化珪素半導体装置の製造方法。
請求項１乃至３の何れかに記載の炭化珪素半導体装置の製造方法であって、
前記酸素ガスに代えて、一酸化二窒素の熱分解により生成する酸素を酸素原料として前記酸化アルミニュームを形成することを特徴とする、
炭化珪素半導体装置の製造方法。