JP5072482B2 - 炭化珪素半導体装置の製造方法 - Google Patents

炭化珪素半導体装置の製造方法 Download PDF

Info

Publication number
JP5072482B2
JP5072482B2 JP2007212141A JP2007212141A JP5072482B2 JP 5072482 B2 JP5072482 B2 JP 5072482B2 JP 2007212141 A JP2007212141 A JP 2007212141A JP 2007212141 A JP2007212141 A JP 2007212141A JP 5072482 B2 JP5072482 B2 JP 5072482B2
Authority
JP
Japan
Prior art keywords
silicon carbide
oxide film
carbide semiconductor
semiconductor device
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007212141A
Other languages
English (en)
Other versions
JP2009049099A (ja
Inventor
成久 三浦
達夫 大森
永輔 ▲徳▼光
史郎 日野
潤 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Tokyo Institute of Technology NUC
Original Assignee
Mitsubishi Electric Corp
Tokyo Institute of Technology NUC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp, Tokyo Institute of Technology NUC filed Critical Mitsubishi Electric Corp
Priority to JP2007212141A priority Critical patent/JP5072482B2/ja
Publication of JP2009049099A publication Critical patent/JP2009049099A/ja
Application granted granted Critical
Publication of JP5072482B2 publication Critical patent/JP5072482B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66053Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51Insulating materials associated therewith
    • H01L29/511Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51Insulating materials associated therewith
    • H01L29/517Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608Silicon carbide
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

本発明は、炭化珪素半導体装置の製造方法に関する。
既存のSiデバイスに取って代わる次世代の高耐圧低損失スイッチングデバイスとして、炭化珪素を用いた電界効果型トランジスタ(MOSFET)が注目されている。本素子は、炭化珪素とゲート酸化膜との界面にチャネルを形成し、酸化膜の直上に形成されたゲート電極へ印加する電圧を制御することでチャネルの導電性を変化させ、チャネルの両端に接続されたソース/ドレイン電極間に流れる電流のスイッチング動作を行うものである。
本デバイスの性能に大きな影響を与えているものに、炭化珪素と酸化膜との界面(MOS界面)の品質が挙げられる。即ち、Siデバイスと同等な特性を有するMOS界面が未だに得られていないために、炭化珪素を用いることでその物性値から予測される飛躍的な性能向上には至っていない。そのため、MOS界面の品質向上が極めて重要な課題となっている。
従来は、主に熱酸化法によって酸化珪素を形成して絶縁膜とし、MOS界面を形成しているが、最近、堆積法によるMOS界面形成の試みが成されており、熱酸化法と堆積法とを組み合わせた手法によってMOS界面を形成することが、特許文献1に示されている。
又、Si基板を有するデバイスに関するものではあるが、その様な堆積法により形成されたゲート絶縁膜のゲートリーク電流の低減及び比誘電率の向上のために、PDA(Post Deposition Anneal)処理を行うことが、特許文献2に示されている。
特開2002−280381号公報 特開2005−64052号公報
炭化珪素半導体装置、特に電界効果型トランジスタの高性能化を阻害している要因の一つに、炭化珪素/酸化珪素界面の品質が良くないことが挙げられる。即ち、従来は熱酸化法で当該界面を形成しているが、炭化珪素を構成する炭素が酸化珪素中に残留し、当該界面の品質劣化につながっていることが知られている。
そこで、熱酸化よりも低い温度によって基板酸化を抑制した状態での堆積法によって酸化膜を形成し、MOS界面を得る試みが成されている。その膜質の向上、特に絶縁性能の向上には、特許文献2に記載されている様に、酸化膜堆積後のPDA処理が必要である。
しかしながら、PDA処理に於ける熱処理では一般に高温が必要であり、低温で堆積した酸化膜によるMOS界面の特性を大きく変えてしまうことが容易に予測される。低温で堆積した酸化膜と炭化珪素基板とのMOS界面の特性に与えるPDAの影響はこれまで明らかではなく、炭化珪素基板では、特許文献2の珪素基板の場合とは異なり、炭素が存在するために、特許文献2で示された様な珪素に於ける手法をそのまま用いることが出来ず、炭化珪素固有の適切なPDA処理法の確立が必要であった。
本発明は上記の様な問題点を解決するために成されたものであり、低温製膜されたゲート絶縁膜を有する炭化珪素MIS界面について、導電性等の特性を劣化させずに絶縁特性の優れたMIS界面を得るためのPDA手法を提供することを、その目的とする。
本発明の主題に係る炭化珪素半導体装置の製造方法は、炭化珪素基板上に堆積法によって酸化膜を形成し、前記酸化膜の堆積後に、その堆積温度よりも高温で、且つ、大気圧よりも低い減圧の酸素雰囲気下で、前記酸化膜に対して熱処理を行うことにより、ゲート絶縁膜を形成する、炭化珪素半導体装置の製造方法において、前記熱処理における前記酸素雰囲気の圧力が0.05Pa以上で5Pa以下の範囲内にあることを特徴とする。
以下、この発明の主題の様々な具体化を、添付図面を基に、その効果・利点と共に、詳述する。
本発明の主題によれば、MIS界面特性を劣化させることなくPDA処理を行うことが出来る。
特に、酸素雰囲気に代えて一酸化二窒素雰囲気とすることで、窒化によるMIS界面特性の向上及びゲート絶縁膜の絶縁性を向上することが出来る。
特に、酸素圧力を0.05Pa以上5Pa以下の範囲内に制御することで、高いチャネル移動度を保持しつつ、ゲート絶縁膜の絶縁性を向上することが出来る。
(実施の形態1)
本実施の形態に係る炭化珪素半導体装置の製造時に於けるPDA処理は、酸化膜の堆積後に、その堆積温度よりも高温で、且つ、大気圧よりも低い減圧(好ましくは0.05Pa以上5Pa以下)の酸素雰囲気下で熱処理を行うものである。以下、図面を参照しつつ、本実施の形態の上記特徴点を記載する。
ここで、図1〜図3の各縦断面図は、本実施の形態により作製される炭化珪素半導体装置の一例である、横型MOSFET(Metal Oxide Semiconductor Field Effect Transistor)の作製方法を示す。
尚、本実施の形態では、不純物の導電型に関して、n型を第1導電型として、p型を第2導電型として、それぞれ記述するが、その逆の構成でも構わない。
先ず、図1を参照して、第2導電型の炭化珪素半導体基板2を用意する。炭化珪素半導体基板2の面方位及びポリタイプはいかなるものでも構わないし、特定の方位に傾斜した基板であっても構わない。好ましくは、[11-20]方向に8°以下に傾斜された(0001)面を主面とする炭化珪素半導体基板を用いるのが良い。そして、エピタキシャル結晶成長法等により、第2導電型の炭化珪素から成る第2導電型のエピタキシャル成長層3を形成する。エピタキシャル成長層3の厚さとしては5μm〜10μmの範囲内にあれば良く、第2導電型の不純物濃度としては、1×1015cm-3 〜 1×1018cm-3であれば良い。
そして、写真製版と、窒素やリン等の第1導電型となる不純物のイオン注入と、アルゴン等の不活性ガス雰囲気下での1800℃程度での熱処理とによって、ソ−ス/ドレイン領域4を形成する。ソース/ドレイン領域4中の第1導電型の不純物濃度は1×1018cm-3〜1×1021cm-3であれば良く、その深さは0.1um〜1umであれば良い。
次に、犠牲酸化とエッチングとによって最表面の変質層を除去して清浄な面を形成した後、図2を参照して、基板温度400℃〜1250℃での熱酸化によって、エピタキシャル成長層3の主面上に、厚さ0.5nm〜2nm程度の酸化珪素5を形成する。続いて、堆積法によって、好ましくはCVD法(化学気相成長法:Chemical Vapor Deposition)によって、酸化膜6を10nm〜150nm程度堆積して、積層酸化膜7(=ゲート絶縁膜)を形成する。堆積する酸化膜6としては、好ましくは、酸化アルミニュームである。これによって、後述する様に、良好なMOS界面特性を実現出来ると言う効果が得られる。或いは、酸化アルミニュームに代えて、酸化珪素(SiO2)を酸化膜6として用いても良い。この場合には、良好なMOS界面特性の実現に加えて、高絶縁破壊特性をも実現出来ると言う利点がある。又は、窒化珪素(SiN)やSiON等の膜であっても良い。又、堆積温度は400℃未満の低温、より好ましくは200℃以下であることが望ましい。堆積温度を下げることで、堆積途中での基板酸化を抑制することが出来る。
尚、本実施の形態では、酸化珪素5を形成しているが、これを形成せずに、エピタキシャル成長層3の上に堆積法によって直接的に酸化膜6を堆積しても良い。
続いて、堆積温度よりも高温で、例えば400℃以上の雰囲気で、積層酸化膜7(又は酸化膜6のみ)が形成された炭化珪素基板を熱処理する。ここで、熱処理雰囲気を酸素雰囲気とし、その圧力を0.05Pa以上で5Pa以下の範囲内とすることが好適である。詳しくは後述する。
次に、図3に示す様に、酸化膜6の上に、Al、Ti、Mo等の金属、又は多結晶珪素等の製膜とパターニングとによって、ゲート電極8を形成する。そして、ソース/ドレイン領域4の表面上の積層酸化膜7の一部をエッチング除去した後に、ソ−ス/ドレイン電極9をその領域に形成する。そのパターニングに於いては、写真製版とAlやNi等の金属膜堆積と、場合によってはエッチングとによって、ソ−ス/ドレイン電極9を形成する。ソース/ドレイン領域4の表面とソース/ドレイン電極9との界面にシリサイド層を形成するための熱処理を行っても良い。そして、最後に、炭化珪素半導体基板2の裏面側にオーミック電極10を形成することで、炭化珪素を用いたMOSFETが形成される。
続いて、本手法によって形成されたMOSFETの特性について示す。
図4は、400℃での熱処理に於ける、酸素圧力に対するMOSFETの電界効果移動度の最大値を示す。図4より、熱処理前には約280cm2/Vsであった移動度が、酸素圧力が0.05Pa未満の雰囲気の下で、又は、酸素圧力が5Paを超えた雰囲気の下で熱処理を行った試料については、移動度が熱処理前の約半分以下に減少していることがわかる。即ち、0.05Pa以上〜5Pa以下の範囲内に、より好ましくは0.2Pa以上〜2Pa以下の範囲内に酸素圧力を制御した状態で熱処理を行うことが、移動度の劣化を防ぐ極めて有効な条件であることがわかる。
同様な結果をMOSFETのしきい値で示したものが、図5である。熱処理前にはしきい値は1.6V程度であったが、酸素圧力が0.05Pa未満の雰囲気の下で、又は、酸素圧力が5Paを越える雰囲気の下で熱処理を行った試料については、しきい値が熱処理前の1.5倍以上に増加していることがわかる。従って、0.05Pa以上〜5Pa以下、より好ましくは0.2Pa以上〜2Pa以下の範囲内程度に酸素圧力を制御した状態で熱処理を行うことが、しきい値の増加を防ぐ有効な条件であることがわかる。酸素圧力が0.05Pa未満の雰囲気の下で、又は酸素圧力が5Paを超えた雰囲気の下で熱処理を行った際の移動度の減少及びしきい値の増加は、400℃での熱処理がMOS界面へ悪影響を及ぼしていることを示唆しており、MOS界面特性を劣化させない酸素圧力条件としては、0.05Pa以上〜5Pa以下、より好ましくは0.2Pa以上〜2Pa以下であることが好適であることを示している。
次に、積層酸化膜7を評価するために、図6に示すMOSキャパシタを作製した。作製方法に関しては、第1導電型の炭化珪素半導体基板11の上に第1導電型のエピタキシャル成長層12を形成し、積層酸化膜7又は酸化膜6のみを前述の手法によって形成し、その上にAl、Ti、Mo等の金属、又は多結晶珪素等の製膜とパターニングとによって表面電極13を形成し、その後に、炭化珪素半導体基板11の裏面上にオーミック電極14を形成する。
図7は、図6のMOSキャパシタの絶縁破壊電界、リーク電流特性、及びフラットバンドシフトの結果を示す図である。0.05Paに比べて低圧下での熱処理によると、リーク電流の増加及びフラットバンドシフトの増加を招いていることがわかる。更に、界面準位密度の評価を行ったところ、移動度、しきい値、及びリーク電流の劣化が見られた酸素圧力の低い領域では、界面準位が増加して、MOS界面が劣化していることがわかった。
又、本手法による積層酸化膜7の形成方法を、図8に示す様な縦型MOSFETへ応用することが可能である。即ち、この様な縦型高耐圧パワーデバイス作製に於いては、ゲート絶縁膜である積層酸化膜7の形成後に、CVD法による多結晶珪素や層間酸化膜の堆積、或いはシリサイド層形成等の高温熱処理プロセスを経る必要があるため、積層酸化膜7は熱的に安定である必要がある。本手法による緻密化の熱処理によれば、良好なMOS界面を維持したまま絶縁性能の優れた高耐圧MOSFETを実現することが出来、素子に於けるオン抵抗及びオン損失を大きく低減することが出来る。
尚、実施の形態1では、堆積膜としては、酸化アルミニュームの結果を示したが、他の酸化物(SiO2等)や窒化物(SiN等)や酸化窒化物(SiON等)や酸化珪化物(SiOAl等)の各々を堆積膜としても良い。好ましくは、一般的に用いられる酸化珪素よりも比誘電率の大きい酸化ハフニューム又は酸化ジルコニューム等の材料を用いることで、同一膜厚、同一リーク電流で比較したときの電界効果形トランジスタのゲート電界が大きくなるので、オン抵抗が低減する効果が得られる。
又、本実施の形態では、PDA処理として、酸素雰囲気下での熱処理の例を示したが、熱分解によって酸素を生じる一酸化二窒素雰囲気下での熱処理を採用することも出来る。この場合には、MOS界面の劣化抑制と酸化膜質向上の他に、窒化によるMOS界面特性の向上、及び、窒素を含有することによる酸化膜の信頼性向上(絶縁破壊特性(耐圧)の向上及びストレスによる劣化が少なく寿命を長く出来る点)の効果をも得ることが可能である。
(付記)
以上、本発明の実施の形態を詳細に開示し記述したが、以上の記述は本発明の適用可能な局面を例示したものであって、本発明はこれに限定されるものではない。即ち、記述した局面に対する様々な修正や変形例を、この発明の範囲から逸脱することの無い範囲内で考えることが可能である。
本発明は、例えば半導体パワーデバイスに適用して好適である。
本発明の実施の形態1に係る炭化珪素半導体装置の製造方法の一部を示す縦断面図である。 本発明の実施の形態1に係る炭化珪素半導体装置の製造方法の一部を示す縦断面図である。 本発明の実施の形態1に係る炭化珪素半導体装置の製造方法の一部を示す縦断面図である。 本発明の実施の形態1に係る積層酸化膜をゲート絶縁膜に用いた電界効果形トランジスタの、チャネル移動度の熱処理時酸素圧力依存性を示す図である。 本発明の実施の形態1に係る積層酸化膜をゲート絶縁膜に用いた電界効果形トランジスタの、しきい値の熱処理時酸素圧力依存性を示す図である。 本発明の実施の形態1に係る炭化珪素半導体装置の構成を示す縦断面図である。 本発明の実施の形態1に係る積層酸化膜をゲート絶縁膜に用いたMOSキャパシタの絶縁破壊電界とリーク電流とフラットバンドシフトの熱処理時酸素圧力依存性をまとめた図である。 本発明の実施の形態1に係る炭化珪素半導体装置の一部を示す縦断面図である。
符号の説明
1 配線電極、2 第2導電型の炭化珪素半導体基板、3 第2導電型のエピタキシャル成長層、4 ソース/ドレイン領域、5 酸化珪素、6 酸化膜、7 積層酸化膜、8 ゲート電極、9 ソース/ドレイン電極、10 裏面電極、11 第1導電型の炭化珪素半導体基板、12 第1導電型のエピタキシャル成長層、13 表面電極、14 裏面電極、15 ドリフト層、16 ウェル領域、17 ウェルコンタクト領域、18 ソース領域、19 層間絶縁膜。

Claims (4)

  1. 炭化珪素基板上に堆積法によって酸化膜を形成し、
    前記酸化膜の堆積後に、その堆積温度よりも高温で、且つ、大気圧よりも低い減圧の酸素雰囲気下で、前記酸化膜に対して熱処理を行うことにより、ゲート絶縁膜を形成する、炭化珪素半導体装置の製造方法において、
    前記熱処理における前記酸素雰囲気の圧力が0.05Pa以上で5Pa以下の範囲内にあることを特徴とする、
    炭化珪素半導体装置の製造方法。
  2. 炭化珪素基板上に熱酸化法により0.5nm〜2nmの範囲内の厚みを有する酸化珪素を形成し、
    前記酸化珪素の上に堆積法によって酸化膜を形成し、
    前記酸化膜の堆積後に、その堆積温度よりも高温で、且つ、大気圧よりも低い減圧の酸素雰囲気下で積層酸化膜に対して熱処理を行うことにより、ゲート絶縁膜を形成する、炭化珪素半導体装置の製造方法において、
    前記熱処理における前記酸素雰囲気の圧力が0.05Pa以上で5Pa以下の範囲内にあることを特徴とする、
    炭化珪素半導体装置の製造方法。
  3. 請求項1又は2に記載の炭化珪素半導体装置の製造方法であって、
    前記堆積法による酸化膜が酸化アルミニュームであることを特徴とする、
    炭化珪素半導体装置の製造方法。
  4. 請求項1又は2に記載の炭化珪素半導体装置の製造方法であって、
    前記堆積法による酸化膜が酸化珪素であることを特徴とする、
    炭化珪素半導体装置の製造方法。
JP2007212141A 2007-08-16 2007-08-16 炭化珪素半導体装置の製造方法 Active JP5072482B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007212141A JP5072482B2 (ja) 2007-08-16 2007-08-16 炭化珪素半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007212141A JP5072482B2 (ja) 2007-08-16 2007-08-16 炭化珪素半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2009049099A JP2009049099A (ja) 2009-03-05
JP5072482B2 true JP5072482B2 (ja) 2012-11-14

Family

ID=40501072

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007212141A Active JP5072482B2 (ja) 2007-08-16 2007-08-16 炭化珪素半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP5072482B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5197474B2 (ja) * 2009-04-17 2013-05-15 三菱電機株式会社 炭化珪素半導体装置の製造方法
JP5223771B2 (ja) * 2009-05-08 2013-06-26 東京エレクトロン株式会社 成膜方法、ゲート電極構造の形成方法及び処理装置
JP2012151400A (ja) * 2011-01-21 2012-08-09 Mitsubishi Electric Corp SiC半導体装置、SiC半導体装置の製造方法
JP2013008894A (ja) * 2011-06-27 2013-01-10 Saitama Univ 炭化珪素半導体を用いたmos構造およびその酸化膜形成方法
KR102612577B1 (ko) * 2018-08-13 2023-12-08 엘지디스플레이 주식회사 박막 트랜지스터 기판, 쉬프트 레지스터 및 표시장치

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0717356B2 (ja) * 1989-07-12 1995-03-01 株式会社豊田自動織機製作所 ティルトシリンダ用コントロールバルブ
JP3855019B2 (ja) * 1998-02-10 2006-12-06 独立行政法人 日本原子力研究開発機構 金属、酸化膜及び炭化珪素半導体からなる積層構造体
JPH11297712A (ja) * 1998-04-10 1999-10-29 Sanyo Electric Co Ltd 化合物膜の形成方法及び半導体素子の製造方法
JP2002222945A (ja) * 2001-01-29 2002-08-09 Matsushita Electric Ind Co Ltd 絶縁ゲート型半導体装置のゲート酸化膜の製造方法
JP2005166930A (ja) * 2003-12-02 2005-06-23 Matsushita Electric Ind Co Ltd SiC−MISFET及びその製造方法
JP2006210818A (ja) * 2005-01-31 2006-08-10 Matsushita Electric Ind Co Ltd 半導体素子およびその製造方法
JP2006216918A (ja) * 2005-02-07 2006-08-17 Kyoto Univ 半導体素子の製造方法

Also Published As

Publication number Publication date
JP2009049099A (ja) 2009-03-05

Similar Documents

Publication Publication Date Title
JP5519901B2 (ja) 炭化珪素電界効果型トランジスタ及びその製造方法
JP5584823B2 (ja) 炭化珪素半導体装置
JP6168945B2 (ja) 半導体装置およびその製造方法
US9755064B2 (en) Semiconductor device and method for manufacturing the same
US8569795B2 (en) Semiconductor device and method of manufacturing the same
JP4965576B2 (ja) 半導体装置及びその製造方法
JP6017127B2 (ja) 炭化珪素半導体装置
JP5638558B2 (ja) 半導体装置及びその製造方法
JP2016157762A (ja) 半導体装置及びその製造方法
JP6189261B2 (ja) 半導体装置およびその製造方法
JP2011165941A (ja) 半導体装置および半導体装置の製造方法
JP2010056285A (ja) 炭化珪素半導体装置の製造方法
JP2008117878A (ja) 半導体装置の製造方法
JP2009088440A (ja) 半導体装置及びその製造方法
JP2017175115A (ja) 炭化珪素半導体素子および炭化珪素半導体素子の製造方法
JP5072482B2 (ja) 炭化珪素半導体装置の製造方法
JP4842527B2 (ja) 半導体装置の製造方法
JP4549167B2 (ja) 炭化珪素半導体装置の製造方法
JP2016058658A (ja) 炭化ケイ素半導体装置
JP2015061018A (ja) 半導体装置およびその製造方法
JP2009043880A (ja) 炭化珪素半導体装置の製造方法および炭化珪素半導体装置
US8350293B2 (en) Field effect transistor and method of manufacturing the same
JP6367434B2 (ja) 半導体装置およびその製造方法
US20230187525A1 (en) Insulated Gate Structure, Wide Bandgap Material Power Device With the Same and Manufacturing Method Thereof
JP5463529B2 (ja) 電界効果トランジスタの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100212

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20100212

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120515

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120516

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120702

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120724

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120821

R150 Certificate of patent or registration of utility model

Ref document number: 5072482

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150831

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533