JPWO2008056698A1 - 炭化珪素半導体装置およびその製造方法 - Google Patents

炭化珪素半導体装置およびその製造方法 Download PDF

Info

Publication number
JPWO2008056698A1
JPWO2008056698A1 JP2008543101A JP2008543101A JPWO2008056698A1 JP WO2008056698 A1 JPWO2008056698 A1 JP WO2008056698A1 JP 2008543101 A JP2008543101 A JP 2008543101A JP 2008543101 A JP2008543101 A JP 2008543101A JP WO2008056698 A1 JPWO2008056698 A1 JP WO2008056698A1
Authority
JP
Japan
Prior art keywords
silicon carbide
semiconductor device
region
semiconductor layer
sic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008543101A
Other languages
English (en)
Inventor
原田　真
真 原田
増田　健良
健良 増田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Publication of JPWO2008056698A1 publication Critical patent/JPWO2008056698A1/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02293—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process formation of epitaxial layers by a deposition process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/049—Conductor-insulator-semiconductor electrodes, e.g. MIS contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

動作特性の優れた炭化珪素半導体装置およびその製造方法が得られる。４Ｈ−ＳｉＣ基板（１０）上の初期成長層（１１）の上に、Ｓｉからなる被覆膜（Ｍ１）を形成し、被覆膜（Ｍ１）で覆われた領域に、拡大テラス面（１５Ａ）を形成する。次に、被覆膜（Ｍ１）を除去して、初期成長層（１１）の上に、新成長層をエピタキシャル成長させる。初期成長層（１１）の拡大テラス面（１５Ａ）の上には、低温安定なポリタイプである３Ｃ−ＳｉＣ結晶からなる３Ｃ−ＳｉＣ部（２１ａ）が成長する。ＭＯＳＦＥＴなどのチャネル領域を、バンドギャップの小さい、３Ｃ−ＳｉＣ部（２１ａ）に設けることにより、界面準位の低減によってチャネル移動度が向上し、動作特性の優れた炭化珪素半導体装置が得られる。

Description

本発明は、拡大されたテラス部を利用した炭化珪素半導体装置およびその製造方法に関する。
ＳｉとＣとが１：１の成分比で結合してなる炭化珪素基板（ＳｉＣ基板）を用いて形成されるトランジスタ，ダイオードなどの半導体装置は、パワーデバイスとしての実用化が期待されている。炭化珪素はワイドバンドギャップ半導体であることから、絶縁破壊電界がシリコンよりも１桁高いので、ｐｎ接合部やショットキー接合部における空乏層を薄くしても高い逆耐圧を維持することができる。そこで、炭化珪素基板を用いると、デバイスの厚さを薄く、ドーピング濃度を高めることができるため、オン抵抗が低く、高耐圧，低損失のパワーデバイスの実現が期待されている。
ところで、炭化珪素基板を用いたＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）は、シリコン基板を用いたＭＯＳＦＥＴに比べ、チャネル領域におけるキャリアの移動度（チャネル移動度）が低いという短所がある。本来的に、炭化珪素基板上の熱酸化膜には炭素が多く残留するので、炭化珪素層の熱酸化膜との境界面付近の領域に界面準位が多いことが主たる原因である。また、炭化珪素基板として、ポリタイプが４Ｈまたは６Ｈタイプのものが用いられるが、エピタキシャル成長を円滑に行うためには、｛０００１｝面から８°程度オフセットさせた主面を有する基板が用いられる。ところが、ドーパント注入後の高温アニール後の炭化珪素基板の表面には、不規則な凹凸が存在している。この凹凸により、ゲート絶縁膜としての熱酸化膜を形成したときに、界面準位密度が増大するとともに、表面の凹凸によるキャリア散乱も受けやすい。
上述の炭化珪素基板における表面の凹凸の影響を緩和する技術として、特開２０００−２９４７７７号公報（特許文献１）には、特殊テラス部にチャネル領域を形成する技術が開示されている。炭化珪素基板に、拡散領域形成のためのイオン注入を行なった後、ドーパントを活性化するためなどの目的で高温アニールを行うと、ステップの形成とその集積によりバンチングステップが形成され、バンチングステップ間に平坦なテラス面が形成される。そこで、特許文献１では、このバンチングステップの平坦なテラス面直下の領域を、チャネル領域として用いることにより、表面の凹凸に起因する界面準位の低減と、表面の凹凸に起因するキャリア散乱の緩和とを図っている。
特開２０００−２９４７７７号公報
しかしながら、特許文献１の方法で得られる炭化珪素基板においては、実質的にキャリア移動度を高める程度まで、表面の凹凸を少なくすることは困難であった。アニールによって得られるバンチングステップは、ステップ再構築によって形成されるものであり、数原子層程度の高さしかないので、バンチングステップの一周期の長さに相当するテラス面の幅も、１０ｎｍ程度と短いので、チャネル領域表面の凹凸は依然として残っているからである。
また、炭化珪素基板として汎用されている４Ｈ型又は６Ｈ型などの六方晶の炭化珪素は、３Ｃ型などの立方晶の炭化珪素に比べ、バンドギャップが大きいことから、ゲート絶縁膜直下のチャネル領域に界面準位が生じやすく、チャネル移動度は比較的小さくなることは避けられない。
本発明の目的は、ある条件下では、広い平坦なテラス部が成長する点、および、六方晶炭化珪素層の平坦な表面の上には、立方晶の炭化珪素層がエピタキシャル成長しやすいという点に着目し、チャネル領域表面の凹凸の低減とともに、結晶構造に起因するチャネル移動度の向上を実現することにより、動作特性の優れた炭化珪素半導体装置およびその製造方法を提供することにある。
本発明の炭化珪素半導体装置は、六方晶炭化珪素からなる下地半導体層の上に、新成長層をエピタキシャル成長させて、新成長層のうち拡大テラス面の上方に位置する部分にチャネル領域を形成したものである。ここで、下地半導体層には、炭化珪素基板と、炭化珪素基板上にエピタキシャル成長された炭化珪素エピタキシャル層とがある。
これにより、平坦な拡大テラス面の上に位置する部分には、立方晶炭化珪素がエピタキシャル成長される。そして、平坦な拡大テラス面の上に位置する部分の表面も、ほぼ平坦である。また、立方炭化珪素は、六方晶の炭化珪素に比べて、ゲート絶縁膜の直下方領域における界面準位が少ない。したがって、拡大テラス面の上に位置する部分に形成されたチャネル領域におけるキャリアの移動度（チャネル移動度）が高められるので、動作特性の優れた炭化珪素半導体装置が得られる。
特に、下地半導体層が、主面が｛０００１｝面から２°以上オフセットされた４Ｈ型炭化珪素層である場合には、拡大テラス面の主面が｛０００１｝面となり、拡大テラス面の上に３Ｃ型炭化珪素部がエピタキシャル成長される。したがって、チャネル領域における高いキャリア移動度が特に高くなる。
さらに、下地半導体層のオフセットの方向が、＜１−１００＞方向から±７．５°以内の範囲にあることにより、各拡大テラス面の方位が揃うので、拡大テラス面上のエピタキシャル成長される３Ｃ型炭化珪素部の結晶性が良好となる。従って、チャネル領域における高いキャリア移動度が特に高くなるに加えて、耐圧特性が向上する。
本発明の炭化珪素半導体装置は、横型トランジスタ、縦型トランジスタのいずれにも適用することができる。特に、縦型トランジスタにおいては、第２導電型のウェル領域を、新成長層のうち拡大テラス面の上方に位置する部分から第１導電型の下地半導体層に達するように形成することにより、ｐｎ接合部がバンドギャップの大きい六方晶からなる下地半導体層に存在するので、耐圧性を高く維持しつつ、チャネル移動度の高い炭化珪素半導体装置が得られる。つまり、パワーデバイスに適した構造となる。
本発明の炭化珪素半導体装置の製造方法は、六方晶の下地半導体層に珪素を供給しつつ熱処理して拡大テラス面を形成した後、下地半導体層の上に、炭化珪素からなる新成長層をエピタキシャル成長させてから、新成長層のうち拡大テラス面の上方に位置する部分にチャネル領域を形成する方法である。
この方法により、上述のような高い動作特性を有する本発明の炭化珪素半導体装置が容易に得られる。
ポリタイプが４Ｈ型の炭化珪素からなる下地半導体層を用いた場合には、上述の熱処理により、幅が大きな拡大テラス面が得られるので、その上には、ポリタイプが立方晶である３Ｃ型炭化珪素をエピタキシャル成長させることが容易となる。
拡大テラス面を形成する工程では、下地半導体層の上に、Ｓｉを含む被覆膜を形成してから、被覆膜の融点以上の温度で熱処理することにより、幅の大きい拡大テラス面を容易に形成することができる。
本発明の炭化珪素半導体装置およびその製造方法により、チャネル移動度の高い、動作特性が優れた炭化珪素半導体装置を得ることができる。
（ａ）〜（ｃ）は、実施の形態１，２に共通する拡大テラス面の形成工程および新成長層形成工程を示す断面図である。 （ａ），（ｂ）は、初期成長層の成長後、Ｓｉ膜被覆アニールを行なわずに、さらにエピタキシャル成長を行う場合の成長機構を示す図である。 （ａ），（ｂ）は、初期成長層の成長後、Ｓｉ膜被覆アニールを行なってからエピタキシャル成長を行う場合の成長機構を示す図である。 （ａ）〜（ｄ）は、実施の形態１における横型ＭＯＳＦＥＴの製造工程を示す図である。 （ａ）〜（ｆ）は、実施の形態２における炭化珪素半導体装置であるＤｉＭＯＳＦＥＴの製造工程を示す断面図である。
符号の説明
１０ ４Ｈ−ＳｉＣ基板、１１ 初期成長層（下地半導体層）、１４Ａ 拡大キンク面、１４Ｂ キンク面、１５Ａ 拡大テラス面、１５Ｂ テラス面、１６ シリコン酸化膜、２１ 新成長層、２１ａ ３Ｃ−ＳｉＣ部、２１ｂ ４Ｈ−ＳｉＣ部、３２，５２ ｐウェル領域、３２ａ，５２ａ チャネル領域、３３ ソース・ドレイン領域、３７ カーボンキャップ、４０ ゲート絶縁膜、４１ ソース・ドレイン電極、４２，６２ ゲート電極、４３ ドレイン電極、５３ ソース領域、５５ ｐ＋コンタクト領域、６０ 裏面電極、６１ ソース電極、６３ ドレイン電極、Ｍ１ 被覆膜。
以下、図面に基づいて本発明の実施の形態を説明する。なお以下の図面において同一または相当する部分には同一の参照番号を付しその説明は繰返さない。
（実施の形態１）
−拡大テラス面の形成−
図１（ａ）〜（ｃ）は、実施の形態１，２に共通する拡大テラス面の形成工程および新成長層形成工程を示す断面図である。
図１（ａ）に示す工程で、抵抗率が０．０２Ωｃｍ、厚みが４００μｍで、＜１−１００＞方向に約８°オフさせた｛０００１｝面を主面とするｎ型の４Ｈ−ＳｉＣ基板１０を準備する。そして、in-situドープを伴うＣＶＤエピタキシャル成長法を用いて、４Ｈ−ＳｉＣ基板１０の上に、濃度約１×１０１６ｃｍ−３のｎ型ドーパントを含み、厚みが約１０μｍの初期成長層（下地半導体層）１１をエピタキシャル成長させる。このとき、初期成長層１１の表面部には、比較的規則的な形状の多数のステップが存在しており、各ステップの表面には、キンク面と、テラス面とが存在する。テラス面は、｛０００１｝面であり幅は１０ｎｍ程度である。キンク面は、｛１１−２ｎ｝面（ｎは任意の整数）や｛０３−３８｝面である。ただし、６Ｈ−ＳｉＣ基板を用いたときには、テラス面は、｛０００１｝面であり、キンク面は、｛０１−１４｝面である。初期成長層１１の表面には、形状がある程度規則的で多数のステップが形成されている。このステップの集合は、バンチングステップと呼ばれる。なお、４Ｈ−ＳｉＣ基板に代えて、６Ｈ−ＳｉＣ基板を用いてもよい。また、下地半導体層として、炭化珪素基板自体の表面に、熱処理等によりバンチングステップを形成されたものを用いてもよい。
次に、図１（ｂ）に示す工程で、初期成長層１１を覆うＳｉ膜を堆積した後、Ｓｉ膜をパターニングして、デバイス形成領域を覆う被覆膜Ｍ１を形成する。なお、被覆膜Ｍ１で覆われていない領域は、カーボンキャップ等の保護膜によって覆っておいてもよい。そして、Ａｒ雰囲気中で、約１５００°Ｃの条件で、約２時間のアニールを行なう。これにより、被覆膜Ｍ１で覆われている領域Ｒt1では、バンチングステップのテラス面およびキンク面が拡大されてなる拡大テラス面１５Ａと拡大キンク面１４Ａとが形成される（領域Ｒt1の部分拡大図参照）。このような拡大テラス面が形成される機構は、まだ十分解明されていないが、Ｓｉを供給しながらアニールを行なうことにより、極度に拡大したテラス面とキンク面とを有するステップが形成されるのは、経験的事実である。一方、被覆膜で覆われていない領域Ｒt2では、ほとんど拡大されていないテラス面１５Ｂおよびキンク面１４Ｂが存在している（領域Ｒt2の部分拡大図参照）。拡大テラス面１５Ａの幅は、０．１μｍ〜５０μｍ程度に拡大する。拡大テラス面１５Ａの幅は、拡大していないテラス面１５Ｂの１０倍あるいはそれ以上に拡大しているが、図示の都合上、図１（ｂ）の部分拡大図には、正確でない縮尺で描かれている。拡大テラス面１５Ａの幅の測定は、ＳＥＭ（Scanning Electron Microscope：走査型電子顕微鏡）、ＡＦＭ（Atomic Force Microscope：原子間力顕微鏡）等で行なった。
なお、本実施の形態においては、１５００°Ｃで初期成長層１１をアニールすることにより、拡大テラス面１５Ａを形成したが、このときのアニール温度は以下の範囲であることが好ましい。ＳｉＣが昇華して完全に分解することを抑止するためには、２５４５°Ｃ以下の範囲であることが好ましい。また、ＳｉＣ２，Ｓｉ，またはＳｉ２Ｃの状態でＳｉＣが昇華することをある程度抑止するためには、２０００°Ｃ以下であることが好ましい。また、ＳｉＣ２，Ｓｉ，またはＳｉ２Ｃの状態でＳｉＣが昇華することを十分抑止し、初期成長層１１の表面モフォロジの制御を容易にするためには、１８００°Ｃ以下であることが好ましい。さらに初期成長層１１の表面モフォロジを良好にするためには、１６００°Ｃ以下であることが好ましい。
なお、本実施の形態では、アニールの際、Ｓｉからなる被覆膜Ｍ１によって初期成長層１１を覆うことにより、初期成長層１１の表面にＳｉを供給したが、この方法に代えて、他の方法を採ることもできる。たとえば、アニールの際、Ｓｉ系のガスを初期成長層１１の表面に流す方法、Ｓｉを含む液体を初期成長層１１の表面に供給する方法、初期成長層１１をＳｉＯ２からなる被覆膜によって覆う方法、などである。
次に、図１（ｃ）に示す工程で、フッ硝酸を用いて被覆膜Ｍ１を除去してから、in-situドープを伴うＣＶＤエピタキシャル成長法を用いて、初期成長層１１の上に、濃度約１×１０１６ｃｍ−３のｎ型ドーパントを含み、厚みが１μｍ程度の新成長層２１をエピタキシャル成長させる。この新成長層２１は、被覆膜で覆われていた領域の上に成長した３Ｃ−ＳｉＣ部２１ａと、被覆膜Ｍ１で覆われていなかった領域の上に成長した４Ｈ−ＳｉＣ部２１ｂとからなる。図１（ｃ）において、３Ｃ−ＳｉＣ部２１ａは拡大テラス面１５Ａに垂直な方向に成長するので、３Ｃ−ＳｉＣ部２１ａと４Ｈ−ＳｉＣ部２１ｂとは、基板面から傾いた境界面を有しているが、便宜上、傾きは無視して描かれている。ここで、拡大テラス面１５Ａを有する領域の上に、４Ｈ−ＳｉＣとはポリタイプが異なる３Ｃ−ＳｉＣが成長する機構について、以下に説明する。
図２（ａ），（ｂ）は、初期成長層１１の成長後、Ｓｉ膜被覆アニールを行なわずに、さらにエピタキシャル成長を行なう場合の成長機構を示す図である。つまり、図１（ｃ）に示す４Ｈ−ＳｉＣ部２１ｂにおける成長機構を示している。図２（ａ）に示すように、バンチングステップの狭いテラス面１５Ｂの上に到達した活性種（エピタキシャル成長に寄与するＳｉやＣを含む化合物）は、テラス面１５Ｂ上を移動すると、すぐにキンク面１４Ｂに到達する。そして、図３（ｂ）に示すように、キンク面１４Ｂから下地層（初期成長層１１）の結晶構造に関する情報を引き継ぎつつ、４Ｈ−ＳｉＣからなる新成長部が成長を開始する（ステップフロー成長）。ＳｉＣ結晶の場合、多数のポリタイプが存在するために、キンク面のほとんどない｛０００１｝面上には、良質なホモエピタキシャル成長が難しいので、一般に、主面を｛０００１｝面からオフセットさせたオフセット基板が用いられているのである。
図３（ａ），（ｂ）は、初期成長層１１の成長後、Ｓｉ膜被覆アニールを行なってからエピタキシャル成長を行なう場合の成長機構を示す図である。つまり、図１（ｃ）に示す３Ｃ−ＳｉＣ部２１ａにおける成長機構を示している。図３（ａ）に示すように、拡大テラス面１５Ａに到達した活性種は、拡大テラス面１５Ａ上を移動しても、キンク面１４Ａに到達する確率が小さい。バンチングステップのテラス面１５の幅Ｐ１が１０ｎｍ程度であるのに対し、拡大テラス面１５Ａの幅は、サブミクロンオーダー以上（０．１μｍ以上５０μｍ以下）であるからである。そのため、図３（ｂ）に示すように、活性種が拡大キンク面１４Ａに到達する前に、拡大テラス面１５Ａ上から結晶成長が開始される（二次元核生成）。この場合、下地層（初期成長層）の結晶構造に関する情報は引き継がれないので、ホモエピタキシャル成長は生じにくく、低温安定なポリタイプである３Ｃ−ＳｉＣからなる新成長層が成長を開始する。
−ＭＯＳＦＥＴの製造工程−
図４（ａ）〜（ｄ）は、実施の形態１における横型ＭＯＳＦＥＴの製造工程を示す図である。
図４（ａ）に示す工程で、イオン注入法を用いて、新成長層２１中の３Ｃ−ＳｉＣ部２１ａの表面部の一部に、濃度約１×１０１７ｃｍ−３のｐ型ドーパントを含み、厚み（深さ）が約０．８μｍのｐウェル領域３２を形成する。さらに、イオン注入法を用いて、ｐウェル領域３２の表面部の各一部に、濃度１×１０１９ｃｍ−３のｎ型ドーパントを含み、厚み（深さ）が約０．３μｍのソース・ドレイン領域３３を形成する。なお、ｐウェル領域３２の下端部が初期成長層１１内に達していて、ｐｎ接合部が初期成長層１１内に形成されていてもよい。
次に、図４（ｂ）に示す工程で、基板全体の上に、厚み２．５μｍ〜３μｍのポジ型レジストを塗布し、アルゴン雰囲気中，７５０°Ｃ，１５分間の条件で熱処理を行なって、基板を覆う厚み０．８μｍ〜１μｍのカーボンキャップ３７を形成する。その後、カーボンキャップ３７により基板を覆った状態で、アルゴン雰囲気中，１８００°Ｃ，３０分間の条件で熱アニールを行なう。
次に、図４（ｃ）に示す工程で、酸素雰囲気中，９００°Ｃ，３０分間の条件で熱処理を行なって、カーボンキャップ３７を除去する。これにより、基板表面の全体が、表面粗さＲａが１ｎｍ〜２ｎｍ程度まで平滑化される。その後、基板温度を約１２００°Ｃに維持したドライ酸化法により、基板上に、厚み約５０ｎｍのシリコン酸化膜からなるゲート絶縁膜４０を形成する。このカーボンキャップで基板を被覆した状態でのアニール工程は、省略することもできるが、チャネル領域の表面の平滑さを実現するためには、このアニール工程を行なうことが好ましい。

なお、カーボンキャップ３７を除去した後、さらに、コロイダルシリカを主成分として含む研磨液を用いて、ＣＭＰ（化学機械研磨）を行ない、基板の表面部を１ｎｍ〜５ｎｍ程度除去することにより、さらに基板表面を平滑かつ平坦にしてもよい。その場合には、酸素雰囲気中，１１５０°Ｃ，９０分間の条件での熱処理（熱酸化法）により、基板上に厚み約２０ｎｍの犠牲酸化膜（図示せず）を形成した後、ＨＦにより、犠牲酸化膜を除去する。これにより、ＣＭＰによってｐウェル領域３２やソース・ドレイン領域３３に導入された研磨歪み層（ダメージ層）を除去する。
次に、図４（ｄ）に示す工程で、ゲート絶縁膜４０のうちソース・ドレイン領域３３の上方に位置する部分を開口した後、たとえばリフトオフ法などを用いて、ゲート絶縁膜４０を開口した領域の上に厚み約０．１μｍのＮｉ膜からなるソース・ドレイン電極４１を形成する。その後、アルゴン雰囲気中，９７５°Ｃ，２分間の条件で熱処理を行なうことにより、ソース・ドレイン電極４１を構成するＮｉと下地層（ソース・ドレイン領域３３）を構成する炭化珪素との接触状態を、ショットキー接触からオーミック接触へと変化させる。さらに、ゲート絶縁膜４０の上にソース電極４１とは離間した位置に、Ａｌからなるゲート電極４２を形成する。
以上の製造工程により、ｎチャネル型の横型ＭＯＳＦＥＴが形成される。この横型ＭＯＳＦＥＴにおいて、ｐウェル領域３２の最上部であって、ゲート絶縁膜４０を挟んでゲート電極４２の下方に位置する領域がチャネル領域３２ａとして機能する。そして、オン時には、ゲート電極４２に電圧が印加されると、チャネル領域３２ａが反転状態になり、ソース・ドレイン領域３３間に印加される電圧に応じた電流がチャネル領域３２ａを流れる。このチャネル領域３２ａにおける電子の移動度が、チャネル移動度である。
ここで、本実施の形態においては、チャネル領域３２ａが、３Ｃ−ＳｉＣ部２１ａ中に形成されているので、ＭＯＳＦＥＴのオン時にチャネルを走行するキャリアの移動度（チャネル移動度）が向上する。その理由は、３Ｃ−ＳｉＣなどの立方晶ＳｉＣは、４Ｈ−ＳｉＣや６Ｈ−ＳｉＣなどの六方晶ＳｉＣに比べ、バンドギャップが小さいこともあり、ゲート絶縁膜の直下方に位置するチャネル領域において、キャリアの走行を妨げる界面準位が少ないからである。また、平坦な拡大テラス面の上に形成された新成長層２１の３Ｃ−ＳｉＣ部２１ａの表面も平坦であるので、表面粗さに起因するキャリア散乱も抑制される。よって、本実施の形態のｎチャネル型ＭＯＳＦＥＴにより、チャネル移動度の向上を図ることができる。よって、低いオン抵抗を有するなど、動作特性の優れた炭化珪素半導体装置を実現することができる。
たとえば、４Ｈ−ＳｉＣ層に設けられたチャネル領域を有する横型ＭＯＳＦＥＴのチャネル移動度が５〜１０（ｃｍ２／Ｖ・ｓ）であるのに対し、３Ｃ−ＳｉＣ部２１ａに設けられたチャネル領域を有する本実施の形態のＭＯＳＦＥＴのチャネル移動度は、７０〜１００（ｃｍ２／Ｖ・ｓ）である。
また、図示は省略するが、本実施の形態においては、新成長層２１の４Ｈ−ＳｉＣ部２１ｂには、ショットキーダイオード、ｐｎダイオードなどのダイオードが形成されている。３Ｃ−ＳｉＣなどの立方晶ＳｉＣは、４Ｈ−ＳｉＣや６Ｈ−ＳｉＣなどの六方晶ＳｉＣに比べ、バンドギャップが小さいことから、耐圧性は、立方晶ＳｉＣよりも六方晶ＳｉＣの方が優れている。したがって、本実施の形態により、高速動作特性を備えた横型ＭＯＳＦＥＴと、耐圧性の高いダイオードとを同じ基板に形成することができる。ただし、ダイオードは必ずしもトランジスタと同じ基板に設ける必要はない。
実施の形態１では、ゲート電極が基板上に形成された横型ＭＯＳＦＥＴに本発明を適用した例を説明したが、本発明は、トレンチ内にゲート電極を形成したＵＭＯＳＦＥＴ（トレンチＭＯＳＦＥＴともいう）にも適用することができる。その場合には、例えばＲＩＥにより、実施の形態１における３Ｃ−ＳｉＣ部２１ａの中央部だけを除去して、側部に３Ｃ−ＳｉＣ部２１ａを残存させて、３Ｃ−ＳｉＣ部２１ａにチャネル領域を形成すればよい。
（実施の形態２）
本実施の形態においても、４Ｈ−ＳｉＣ基板１０の上に、初期成長層１１と新成長層２１とをエピタキシャル成長させる工程は、実施の形態１において説明した工程（図１（ａ）〜（ｃ）参照）と同じである。図５（ａ）〜（ｆ）は、実施の形態２における炭化珪素半導体装置であるＤｉＭＯＳＦＥＴ（Double Implanted Metal Oxide Semiconductor Field Effect Transistor）の製造工程を示す断面図である。本実施の形態のＤｉＭＯＳＦＥＴは、高い耐圧機能を付与するための二重イオン注入層を有するパワーデバイスである。図５（ａ）〜（ｆ）には、ＤｉＭＯＳＦＥＴの２つのトランジスタセルしか表示されていないが、多数のトランジスタセルが集合して１つの縦型ＤｉＭＯＳＦＥＴが構成されている。
図５（ａ）に示す工程で、イオン注入法を用いて、新成長層２１中の３Ｃ−ＳｉＣ部２１ａおよび初期成長層１１の一部に、濃度約１×１０１７ｃｍ−３のｐ型ドーパントを含み、厚み（深さ）が約１．２μｍのｐウェル領域５２を形成する。このとき、ｐウェル領域５２は、後述する理由により、３Ｃ−ＳｉＣ部２１ａの厚さより大きくして、ｐｎ接合部を初期成長層１１内に形成する。さらに、イオン注入法を用いて、ｐウェル領域５２の表面部の各一部に、濃度１×１０１９ｃｍ−３のｎ型ドーパントを含み、厚み（深さ）が約０．３μｍのソース領域５３と、濃度５×１０１９ｃｍ−３のｐ型ドーパントを含み、厚み（深さ）が約０．３μｍのｐ＋コンタクト領域５５とを形成する。なお、イオン注入時の基板温度は、すべて５００°Ｃである。
次に、図５（ｂ）に示す工程で、基板全体の上に、厚み２．５μｍ〜３μｍのポジ型レジストを塗布し、アルゴン雰囲気中，７５０°Ｃ，１５分間の条件で熱処理を行なって、基板を覆う厚み０．８μｍ〜１μｍのカーボンキャップ５７を形成する。その後、カーボンキャップ５７により基板を覆った状態で、アルゴン雰囲気中，１８００°Ｃ，３０分間の条件で熱アニールを行なう。これにより、基板表面の全体が、表面粗さＲａが１ｎｍ〜２ｎｍ程度まで平滑化される。
次に、図５（ｃ）に示す工程で、酸素雰囲気中，９００°Ｃ，３０分間の条件で熱処理を行なって、カーボンキャップ５７を除去する。その後、基板温度を約１２００°Ｃに維持したドライ酸化法により、基板上に、厚み約５０ｎｍのシリコン酸化膜からなるゲート絶縁膜６０を形成する。
なお、カーボンキャップ５７を除去した後、さらに、コロイダルシリカを主成分として含む研磨液を用いて、ＣＭＰ（化学機械研磨）を行ない、基板の表面部を１ｎｍ〜５ｎｍ程度除去することにより、さらに基板表面を平滑かつ平坦にしてもよい。その場合には、酸素雰囲気中，１１５０°Ｃ，９０分間の条件での熱処理（熱酸化法）により、基板上に厚み約２０ｎｍの犠牲酸化膜（図示せず）を形成した後、ＨＦにより、犠牲酸化膜を除去する。これにより、ＣＭＰによって新成長層２１（３ＣＳｉＣ部２１ａ），ｐウェル領域５２，ソース領域５３，及びｐ＋コンタクト領域５５に導入された研磨歪み層（ダメージ層）を除去する。
次に、図５（ｄ）に示す工程で、蒸着法，スパッタ法などにより、４Ｈ−ＳｉＣ基板１０の裏面上に、厚み約０．１μｍのＮｉ膜からなるドレイン電極６３を形成する。
次に、図５（ｅ）に示す工程で、ゲート絶縁膜６０のうちソース領域５３及びｐ＋コンタクト領域１５の上方に位置する部分を開口した後、たとえばリフトオフ法などを用いて、ゲート絶縁膜６０を開口した領域の上に厚み約０．１μｍのＮｉ膜からなるソース電極６１を形成する。
次に、アルゴン雰囲気中，９７５°Ｃ，２分間の条件で熱処理を行なうことにより、ソース電極６１及びドレイン電極６３を構成するＮｉと下地層（ソース領域５３，ｐ＋コンタクト領域５５及び新成長層２１ａ）を構成する炭化珪素との接触状態を、ショットキー接触からオーミック接触へと変化させる。
次に、図５（ｆ）に示す工程で、ゲート絶縁膜６０の上にソース電極６１とは離間した位置に、Ａｌからなるゲート電極６２を形成する。
以上の製造工程により、パワーデバイスとして機能するｎチャネル型の縦型ＤｉＭＯＳＦＥＴが形成される。図５（ａ）〜（ｆ）には表示されていないが、多数のトランジスタセルが集合して１つの縦型ＤｉＭＯＳＦＥＴが構成されている。この縦型ＤｉＭＯＳＦＥＴの各トランジスタセルにおいて、オン時には、ドレイン電極６３から供給される電流が、４Ｈ−ＳｉＣ基板１０から初期成長層１１を経て４Ｈ−ＳｉＣ部２１ｂの最上部まで縦方向に流れた後、３Ｃ−ＳｉＣ部２１ａ中に形成されたｐウェル領域５２の最上部のチャネル領域５２ａを通って、ソース領域５３に達することになる。したがって、チャネル領域５２ａにおいては、キャリアである電子がソース領域５３から４Ｈ−ＳｉＣ部２１ｂの最上部に向かって走行する。このチャネル領域５２ａにおける電子の移動度が、チャネル移動度である。また、ｐｎ接合部Ｒpnは、３Ｃ−ＳｉＣ部２１ａ内ではなく、４Ｈ−ＳｉＣからなる初期成長層１１内に形成されている。
ここで、本実施の形態においても、実施の形態１と同様に、チャネル領域５２ａが、３Ｃ−ＳｉＣ部２１ａ中に形成されているので、ＤｉＭＯＳＦＥＴのオン時にチャネルを走行するキャリアの移動度が向上する。その理由は、実施の形態において述べた通りである。よって、本実施の形態の縦型ＤｉＭＯＳＦＥＴにより、チャネル移動度の向上を図ることができる。
一方、３Ｃ−ＳｉＣなどの立方晶ＳｉＣは、４Ｈ−ＳｉＣや６Ｈ−ＳｉＣなどの六方晶ＳｉＣに比べ、バンドギャップが小さいので、耐圧性には劣る。ここで、本実施の形態では、ｐｎ接合部Ｒpnが４Ｈ−ＳｉＣからなる初期成長層１１内に形成されているので、パワーデバイスに要求される耐圧性を高く維持することができる。つまり、本実施の形態の縦型ＤｉＭＯＳＦＥＴにより、高いチャネル移動度と高い耐圧性とを併せて実現することができる。
（他の実施の形態）
本発明の炭化珪素半導体装置は、実施形態１や実施形態２に挙げたものに限定されるものではなく、発明の効果を発揮するものであれば、各部の構造，寸法，ドーパント濃度などは、いかなるバリエーションも採ることができる。
実施の形態１，２では、本発明の炭化珪素半導体装置をＭＯＳＦＥＴに適用した例について説明したが、本発明の炭化珪素半導体装置は、ゲート絶縁膜がシリコン酸化膜とは異なる絶縁膜、たとえば、シリコン窒化膜，シリコン酸窒化膜，その他の各種誘電体膜などである場合、つまり、ＭＩＳＦＥＴ一般に適用することができる。また、ＩＧＢＴなどにも適用することができる。
本発明における炭化珪素半導体基板の１つである炭化珪素基板は、４Ｈ−ＳｉＣ基板に限定されるものではなく、６Ｈ−ＳｉＣ基板等、４Ｈポリタイプとは異なるポリタイプの六方晶のＳｉＣ基板であってもよい。
本発明の炭化珪素半導体装置は、パワーデバイスや高周波デバイスとして用いられるＭＩＳＦＥＴ，ＩＧＢＴなどに利用することができる。

Claims (8)

  1. 六方晶の炭化珪素からなり、表面の一部に拡大テラス面（１５Ａ）を有する下地半導体層（１１）と、
    前記下地半導体層（１１）の上にエピタキシャル成長された新成長層（２１ａ、２１ｂ）と、
    前記新成長層（２１ａ、２１ｂ）のうち前記拡大テラス面（１５Ａ）の上方に位置する部分（２１ａ）に形成されたチャネル領域（３２ａ、５２ａ）と、
    を備えている、炭化珪素半導体装置。
  2. 請求の範囲第１項に記載の炭化珪素半導体装置において、
    前記下地半導体層（１１）は、主面が｛０００１｝面から２°以上オフセットされた４Ｈ型炭化珪素層であり、
    前記拡大テラス面（１５Ａ）の上方に位置する領域は、３Ｃ型炭化珪素部である、炭化珪素半導体装置。
  3. 請求の範囲第２項に記載の炭化珪素半導体装置において、
    前記下地半導体層（１１）のオフセットの方向は、＜１−１００＞方向から±７．５°以内の範囲にある、炭化珪素半導体装置。
  4. 請求の範囲第１項に記載の炭化珪素半導体装置において、
    前記拡大テラス面（１５Ａ）の上方に位置する部分におけるチャネル領域（３２ａ）の両側に設けられたソース領域およびドレイン領域（３３）と、
    前記チャネル領域の上に形成されたゲート絶縁膜（４０）と、
    前記ゲート絶縁膜の上に形成されたゲート電極（４２）と、
    をさらに備え、
    横型トランジスタとして機能する、炭化珪素半導体装置。
  5. 請求の範囲第１項に記載の炭化珪素半導体装置において、
    前記下地半導体層（１１）は、第１導電型領域であり、
    前記拡大テラス面（１５Ａ）の上方に位置する部分から前記下地半導体層（１１）に亘って形成された第２導電型のウェル領域（５２）と、
    前記チャネル領域の上に形成されたゲート絶縁膜（６０）と、
    前記ゲート絶縁膜の上に形成されたゲート電極（６２）と、
    前記ウェル領域内に形成された第１導電型のソース領域（５３）と、
    前記下地半導体層の下部に設けられた第１導電型のドレイン領域と、
    をさらに備え、
    縦型トランジスタとして機能する、炭化珪素半導体装置。
  6. 六方晶の炭化珪素からなる下地半導体層（１１）に珪素を供給しつつ熱処理して、前記下地半導体層の表面の一部に拡大テラス面（１５Ａ）を形成する工程（ａ）と、
    前記下地半導体層（１１）の上に、炭化珪素からなる新成長層（２１ａ、２１ｂ）をエピタキシャル成長させる工程（ｂ）と、
    を含み、
    前記新成長層（２１ａ、２１ｂ）のうち前記拡大テラス面（１５Ａ）の上方に成長した部分にチャネル領域（３２ａ、５２ａ）を有する炭化珪素半導体装置の製造方法。
  7. 請求の範囲第６項に記載の炭化珪素半導体装置の製造方法において、
    前記工程（ａ）では、４Ｈ型炭化珪素からなる下地半導体層（１１）を用い、
    前記工程（ｂ）では、前記拡大テラス面（１５Ａ）の上方に位置する部分に３Ｃ型炭化珪素をエピタキシャル成長させる、炭化珪素半導体装置の製造方法。
  8. 請求の範囲第６項に記載の炭化珪素半導体装置の製造方法において、
    前記工程（ａ）は、
    前記下地半導体層（１１）の少なくとも一部を覆う，Ｓｉを含む被覆膜（Ｍ１）を形成する副工程（ａ１）と、
    前記被覆膜（Ｍ１）を付けた状態で、前記下地半導体層（１１）を前記被覆膜の融点以上の温度で熱処理する副工程（ａ２）と、
    を含む、炭化珪素半導体装置の製造方法。
JP2008543101A 2006-11-10 2007-11-07 炭化珪素半導体装置およびその製造方法 Pending JPWO2008056698A1 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006305476 2006-11-10
JP2006305476 2006-11-10
PCT/JP2007/071630 WO2008056698A1 (fr) 2006-11-10 2007-11-07 Dispositif semi-conducteur de carbure de silicium et procédé de fabrication de celui-ci

Publications (1)

Publication Number Publication Date
JPWO2008056698A1 true JPWO2008056698A1 (ja) 2010-02-25

Family

ID=39364512

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008543101A Pending JPWO2008056698A1 (ja) 2006-11-10 2007-11-07 炭化珪素半導体装置およびその製造方法

Country Status (8)

Country Link
US (1) US8138504B2 (ja)
EP (1) EP2083448A4 (ja)
JP (1) JPWO2008056698A1 (ja)
KR (1) KR20090089362A (ja)
CN (1) CN101536192A (ja)
CA (1) CA2668862A1 (ja)
TW (1) TW200840039A (ja)
WO (1) WO2008056698A1 (ja)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4532536B2 (ja) 2007-12-19 2010-08-25 トヨタ自動車株式会社 半導体装置
JP2014225692A (ja) 2008-12-25 2014-12-04 ローム株式会社 半導体装置および半導体装置の製造方法
DE112010000953B4 (de) * 2009-03-05 2017-08-24 Mitsubishi Electric Corporation Verfahren zum Herstellen einer Siliziumkarbid-Halbleitervorrichtung
JP4858791B2 (ja) * 2009-05-22 2012-01-18 住友電気工業株式会社 半導体装置およびその製造方法
CN102449733A (zh) * 2009-10-13 2012-05-09 住友电气工业株式会社 制造碳化硅衬底的方法、碳化硅衬底和半导体器件
US20120032191A1 (en) * 2009-10-30 2012-02-09 Sumitomo Electric Industries, Ltd. Method for manufacturing silicon carbide substrate and silicon carbide substrate
JP2011258768A (ja) * 2010-06-09 2011-12-22 Sumitomo Electric Ind Ltd 炭化珪素基板、エピタキシャル層付き基板、半導体装置および炭化珪素基板の製造方法
JP2012004275A (ja) * 2010-06-16 2012-01-05 Sumitomo Electric Ind Ltd 炭化珪素半導体装置の製造方法
JP5673113B2 (ja) * 2011-01-12 2015-02-18 住友電気工業株式会社 半導体装置
JP5879770B2 (ja) * 2011-06-27 2016-03-08 住友電気工業株式会社 半導体装置およびその製造方法
DE202012013565U1 (de) 2011-07-20 2017-11-14 Sumitomo Electric Industries, Ltd. Siliziumkarbidsubstrat und Halbleitervorrichtung
US9362391B2 (en) 2011-09-21 2016-06-07 Mitsubishi Electric Corporation Silicon carbide semiconductor device and method of manufacturing the same
GB2495949B (en) * 2011-10-26 2015-03-11 Anvil Semiconductors Ltd Silicon carbide epitaxy
JP5995347B2 (ja) * 2012-03-16 2016-09-21 国立研究開発法人産業技術総合研究所 ＳｉＣ半導体装置及びその製造方法
JP5803786B2 (ja) 2012-04-02 2015-11-04 住友電気工業株式会社 炭化珪素基板、半導体装置およびこれらの製造方法
US10256325B2 (en) * 2012-11-08 2019-04-09 Infineon Technologies Austria Ag Radiation-hardened power semiconductor devices and methods of forming them
WO2014105275A1 (en) 2012-12-29 2014-07-03 Yknots Industries Llc Device, method, and graphical user interface for forgoing generation of tactile output for a multi-contact gesture
GB2538768A (en) * 2015-05-28 2016-11-30 Anvil Semiconductors Ltd Bipolar power semiconductor transistor
CN105261641A (zh) * 2015-08-21 2016-01-20 西安电子科技大学 异质结高电子迁移率自旋场效应晶体管及制造方法
CN105304705B (zh) * 2015-08-21 2019-01-11 西安电子科技大学 异质结高电子迁移率自旋场效应晶体管及制造方法
CN105261642B (zh) * 2015-08-21 2019-04-12 西安电子科技大学 异质结高电子迁移率自旋场效应晶体管及制造方法
CN110366783B (zh) * 2017-03-03 2023-04-21 日立能源瑞士股份公司 碳化硅超结功率半导体器件及用于制造该器件的方法
CN113196499B (zh) 2018-12-07 2022-05-03 日立能源瑞士股份公司 垂直碳化硅功率mosfet和igbt及其制造方法
US11245016B2 (en) 2020-01-31 2022-02-08 Alpha And Omega Semiconductor (Cayman) Ltd. Silicon carbide trench semiconductor device
JP6795805B1 (ja) 2020-05-15 2020-12-02 株式会社Ｃｕｓｉｃ ＳｉＣ積層体およびその製造方法ならびに半導体装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11162850A (ja) * 1997-08-27 1999-06-18 Matsushita Electric Ind Co Ltd 炭化珪素基板およびその製造方法、並びに炭化珪素基板を用いた半導体素子
JP2003115460A (ja) * 2001-10-04 2003-04-18 Denso Corp 炭化珪素半導体装置の製造方法
JP2003234301A (ja) * 2001-10-25 2003-08-22 Matsushita Electric Ind Co Ltd 半導体基板、半導体素子及びその製造方法
JP2004152813A (ja) * 2002-10-29 2004-05-27 Toyota Motor Corp 半導体素子とその製造方法
JP2006013005A (ja) * 2004-06-23 2006-01-12 Denso Corp 炭化珪素半導体基板およびその製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1992022922A2 (en) * 1991-06-12 1992-12-23 Case Western Reserve University Process for the controlled growth of single-crystal films of silicon carbide polytypes on silicon carbide wafers
JPH09102459A (ja) * 1995-10-06 1997-04-15 Matsushita Electric Ind Co Ltd 半導体ヘテロ界面形成方法
CA2269912A1 (en) 1997-08-27 1999-03-04 Makoto Kitabatake Silicon carbide substrate, process for producing the same, and semiconductor element containing silicon carbide substrate
JP2000294777A (ja) 1999-04-08 2000-10-20 Mitsubishi Electric Corp 半導体装置及びその製造方法
EP1306890A2 (en) * 2001-10-25 2003-05-02 Matsushita Electric Industrial Co., Ltd. Semiconductor substrate and device comprising SiC and method for fabricating the same
JP4431647B2 (ja) 2003-09-25 2010-03-17 学校法人関西学院 単結晶炭化ケイ素基板の表面改良方法及び単結晶炭化ケイ素成長方法
JP4581081B2 (ja) * 2004-03-25 2010-11-17 独立行政法人産業技術総合研究所 エピタキシャルウエハ作製時に用いる炭化珪素平滑化基板の作製方法、炭化珪素基板表面の平滑化及びＳｉＣエピタキシャル成長に用いる装置
DE102005017814B4 (de) 2004-04-19 2016-08-11 Denso Corporation Siliziumkarbid-Halbleiterbauelement und Verfahren zu dessen Herstellung
JP4775102B2 (ja) * 2005-05-09 2011-09-21 住友電気工業株式会社 半導体装置の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11162850A (ja) * 1997-08-27 1999-06-18 Matsushita Electric Ind Co Ltd 炭化珪素基板およびその製造方法、並びに炭化珪素基板を用いた半導体素子
JP2003115460A (ja) * 2001-10-04 2003-04-18 Denso Corp 炭化珪素半導体装置の製造方法
JP2003234301A (ja) * 2001-10-25 2003-08-22 Matsushita Electric Ind Co Ltd 半導体基板、半導体素子及びその製造方法
JP2004152813A (ja) * 2002-10-29 2004-05-27 Toyota Motor Corp 半導体素子とその製造方法
JP2006013005A (ja) * 2004-06-23 2006-01-12 Denso Corp 炭化珪素半導体基板およびその製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JPN7012004726; Ｕ． ＳＴＡＲＫＥ ｅｔ ａｌ: 'ＳｉＣ ＳＵＲＦＡＣＥ ＲＥＣＯＮＳＴＲＵＣＴＩＯＮ：ＲＥＬＥＶＡＮＣＹ ＯＦ ＡＴＯＭＩＣＳＴＲＵＣＴＵＲＥ ＦＯＲ ＧＲＯＷＴＨ ＴＥＣＨＮＯＬＯＧＹ' Ｓｕｒｆａｃｅ Ｒｅｖｉｅｗ ａｎｄ Ｌｅｔｔｅｒｓ Ｖｏｌ．６， Ｎｏ．６, 1999, ｐｐ．１１２９-１１４１ *

Also Published As

Publication number Publication date
TW200840039A (en) 2008-10-01
KR20090089362A (ko) 2009-08-21
EP2083448A1 (en) 2009-07-29
US8138504B2 (en) 2012-03-20
EP2083448A4 (en) 2010-11-17
WO2008056698A1 (fr) 2008-05-15
US20100065857A1 (en) 2010-03-18
CN101536192A (zh) 2009-09-16
CA2668862A1 (en) 2008-05-15

Similar Documents

Publication Publication Date Title
JPWO2008056698A1 (ja) 炭化珪素半導体装置およびその製造方法
US8198675B2 (en) Silicon carbide semiconductor device and method of manufacturing the same
EP1981076B1 (en) Method for manufacturing silicon carbide semiconductor device
JP4843854B2 (ja) Ｍｏｓデバイス
US9722017B2 (en) Silicon carbide semiconductor device
JP4775102B2 (ja) 半導体装置の製造方法
JP2007115875A (ja) 炭化珪素半導体装置およびその製造方法
JP5671779B2 (ja) エピタキシャルウエハの製造方法および半導体装置の製造方法
JP3784393B2 (ja) 半導体装置及びその製造方法
CA2761245A1 (en) Semiconductor device
JP5649152B1 (ja) 半導体装置及びその製造方法
JP4449814B2 (ja) 炭化けい素半導体素子の製造方法
JP2003234301A (ja) 半導体基板、半導体素子及びその製造方法
JP2012114104A (ja) 蓄積型絶縁ゲート型電界効果型トランジスタ
JP4857697B2 (ja) 炭化珪素半導体装置
JP2008205296A (ja) 炭化珪素半導体素子及びその製造方法
JP3972450B2 (ja) 炭化珪素半導体装置の製造方法
JP6500628B2 (ja) 炭化珪素半導体装置およびその製造方法
JPWO2008126541A1 (ja) 半導体装置およびその製造方法
JP4857698B2 (ja) 炭化珪素半導体装置
JP2014038896A (ja) 炭化珪素半導体装置
JP2008109032A (ja) 半導体装置および半導体装置の製造方法
JP5436046B2 (ja) 炭化珪素半導体装置の製造方法
JP2011181949A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100827

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121203

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130514