JP2006013005A - 炭化珪素半導体基板およびその製造方法 - Google Patents

炭化珪素半導体基板およびその製造方法 Download PDF

Info

Publication number
JP2006013005A
JP2006013005A JP2004185521A JP2004185521A JP2006013005A JP 2006013005 A JP2006013005 A JP 2006013005A JP 2004185521 A JP2004185521 A JP 2004185521A JP 2004185521 A JP2004185521 A JP 2004185521A JP 2006013005 A JP2006013005 A JP 2006013005A
Authority
JP
Japan
Prior art keywords
silicon carbide
semiconductor substrate
carbide semiconductor
main surface
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004185521A
Other languages
English (en)
Inventor
Takeshi Endo
剛 遠藤
Hidekazu Okuno
英一 奥野
Yoshihito Mitsuoka
義仁 光岡
Yoshiyuki Hisada
祥之 久田
Atsushi Kojima
淳 小島
Hideo Matsuki
英夫 松木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2004185521A priority Critical patent/JP2006013005A/ja
Priority to DE102005017814.6A priority patent/DE102005017814B4/de
Priority to US11/108,906 priority patent/US7365363B2/en
Priority to SE0500865A priority patent/SE527922C2/sv
Publication of JP2006013005A publication Critical patent/JP2006013005A/ja
Priority to US11/882,137 priority patent/US7968892B2/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H01L29/7828—Vertical transistors without inversion channel, e.g. vertical ACCUFETs, normally-on vertical MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide

Abstract

【課題】 キズを抑制して規則性に優れており、表面状態がよい炭化珪素半導体基板およびその製造方法を提供する。
【解決手段】 切り出しにより、（０００１）Ｓｉ面に対して１０°以上を成す面を主表面とする炭化珪素半導体基板２を得る。炭化珪素半導体基板２の主表面２ａを研磨により鏡面化する。炭化珪素半導体基板２の主表面２ａからエピタキシャル成長して当該主表面上にエピタキシャル層３を形成する。
【選択図】 図１

Description

本発明は、炭化珪素半導体基板およびその製造方法に関するものである。
炭化珪素半導体基板の製造の際に８°オフ基板を用いている。また、この８°オフ基板上にエピタキシャル成長する際にステップ成長法を用いている。
しかし、ＳｉＣ基板における８°オフ面は安定な面でないため、図１１，１２に示すように、ウエハ１００の加工時に研磨キズが発生しやすく、ウエハ面内で均一な表面状態を形成することが困難であった。そのため、例えば、図１３に示すように、基板１１０の表面部にソース領域１１１、ドレイン領域１１２、ゲート酸化膜１１３、ゲート電極１１４を形成したＭＯＳトランジスタにおいて、基板１１０での研磨キズのある表面状態の悪い箇所においてデバイス不良が発生する。詳しくは、基板１１０の表面に研磨キズがあると、ゲート酸化膜１１３で電流リークが発生しやすい。
また、エピ成長後のＳｉＣ基板にデバイスを作り込んだ場合においては、例えば、図１４に示すように、基板１２０上のエピタキシャル層１２１にｐ型領域１２２が形成されアノード電極１２３およびカソード電極１２４を配したデバイス（ダイオード）において、基板１２０の表面での研磨キズに起因してエピタキシャル層１２１に結晶欠陥が発生して電流リーク（ｐｎ接合リーク）が発生しやすい。
本発明は、上記問題点に着目してなされたものであり、その目的は、キズを抑制して規則性に優れており、表面状態がよい炭化珪素半導体基板およびその製造方法を提供することにある。
請求項１に記載の炭化珪素半導体基板は、（０００１）Ｓｉ面に対して１０°以上を成す面を主表面としたことを特徴としている。よって、８°オフ基板、即ち、（０００１）Ｓｉ面に対して８°を成す面を主表面した炭化珪素半導体基板に比べ、キズを抑制して規則性に優れており、表面状態がよい。つまり、半導体装置の表面と成り得る基板表面として面内で均一で安定な表面状態とすることができる。
ここで、請求項１に記載の炭化珪素半導体基板における１０°以上とは、請求項２に記載のように１０〜２０°であるとよく、さらに、請求項３に記載のように１３〜２０°であると更によい。
また、請求項４に記載のごとく、請求項１〜３のいずれか１項に記載の炭化珪素半導体基板の主表面の上にエピタキシャル層を形成してなるものであると、エピタキシャル層においても表面状態がよく、かつ、結晶欠陥の発生を抑制することができる。
請求項５に記載の炭化珪素半導体基板は、（０００１）Ｓｉ面と、（０００１）Ｓｉ面に対して１０°以上を成す面との、少なくとも２面によって主表面を構成したことを特徴としている。よって、８°オフ基板、即ち、（０００１）Ｓｉ面に対して８°を成す面を主表面した炭化珪素半導体基板に比べ、キズを抑制して規則性に優れており、表面状態がよい。つまり、半導体装置の表面と成り得る基板表面として面内で均一で安定な表面状態とすることができる。
ここで、請求項５に記載の炭化珪素半導体基板における１０°以上とは、請求項６に記載のように１０〜２０°であるとよく、さらに、請求項７に記載のように１３〜２０°であると更によい。
また、請求項８に記載のごとく、請求項５〜７のいずれか１項に記載の炭化珪素半導体基板の主表面の上にエピタキシャル層を形成してなるものであると、エピタキシャル層においても表面状態がよく、かつ、結晶欠陥の発生を抑制することができる。
また、請求項９に記載のように、請求項５に記載の炭化珪素半導体基板において前記（０００１）Ｓｉ面の面積と、前記（０００１）Ｓｉ面に対して１０°以上を成す面の面積は、前記（０００１）Ｓｉ面に対して１０°以上を成す面の面積の方が大きいとよい。
また、請求項１０に記載のように、請求項１〜９のいずれか１項に記載の炭化珪素半導体基板において、前記（０００１）Ｓｉ面に対して１０°以上を成す面とは、（１１−２ｎ）であり、１７≦ｎ≦３８であるとよい。
一方、炭化珪素半導体基板の製造方法として、請求項１１に記載の発明においては、切り出しにより、（０００１）Ｓｉ面に対して１０°以上を成す面を主表面とする炭化珪素半導体基板を得る第１工程と、前記炭化珪素半導体基板の主表面を研磨により鏡面化する第２工程と、前記炭化珪素半導体基板の主表面からエピタキシャル成長して当該主表面上にエピタキシャル層を形成する第３工程と、を有する。これにより、請求項４に記載の炭化珪素半導体基板を得ることができる。
また、炭化珪素半導体基板の製造方法として、請求項１２に記載の発明においては、鏡面研磨した炭化珪素半導体基板を真空・シリコン雰囲気中で熱処理して当該炭化珪素半導体基板の主表面にステップバンチングによる（０００１）Ｓｉ面と、前記（０００１）Ｓｉ面に対して１０°以上を成す面との、少なくとも２面によって主表面が構成される炭化珪素半導体基板を形成する第１工程と、前記炭化珪素半導体基板の主表面からエピタキシャル成長して当該主表面上にエピタキシャル層を形成する第２工程と、を有する。これにより、請求項８に記載の炭化珪素半導体基板を得ることができる。
また、炭化珪素半導体基板の製造方法として、請求項１３に記載の発明においては、鏡面研磨した炭化珪素半導体基板を真空・水素および塩化水素雰囲気中で熱処理して当該炭化珪素半導体基板の主表面にステップバンチングによる（０００１）Ｓｉ面と、前記（０００１）Ｓｉ面に対して１０°以上を成す面との、少なくとも２面によって主表面が構成される炭化珪素半導体基板を形成する第１工程と、前記炭化珪素半導体基板の主表面からエピタキシャル成長して当該主表面上にエピタキシャル層を形成する第２工程と、を有する。これにより、請求項８に記載の炭化珪素半導体基板を得ることができる。
ここで、請求項１１〜１３のいずれか１項に記載の炭化珪素半導体基板の製造方法において、請求項１４に記載のように１０°以上とは１０〜２０°であるとよく、さらに、請求項１５に記載のように、１３〜２０°であるとよりよい。
なお、本明細書および特許請求の範囲においては、単結晶炭化珪素の面を表す場合、本来ならば図面（図６等）に記載されているように、所要の数字の上にバーを付した表現をとるべきであるが、表現手段に制約があるために、前記所要の数字の上にバーを付す表現の代わりに、前記所要数字の前に「−」を付して表現している。
（第１の実施の形態）
以下、本発明を具体化した第１の実施形態を図面に従って説明する。
図１を用いて本実施の形態における炭化珪素半導体基板およびその製造方法を説明する。
図１（ａ）に示すように、４Ｈ−ＳｉＣ単結晶基板１を用意し、当該４Ｈ−ＳｉＣ単結晶基板１における（０００１）Ｓｉ面に対して１０〜２０°傾いた面で、ワイヤーソーを使って４Ｈ−ＳｉＣ単結晶基板１から切り出す。具体的には、図１（ａ）の符号Ｌ１，Ｌ２で示すラインにてワイヤーソーにて切り出す。その結果、図１（ｂ）に示す基板２を得る。
さらに、ダイヤモンド砥粒とＣＭＰにより基板２の表面を鏡面研磨する。このとき、基板２における（０００１）Ｓｉ面に対して１０〜２０°傾いた面は、研磨キズの無い鏡面が得られ、安定性が高い。
引き続き、図１（ｃ）に示すように、ＣＶＤ装置を用いて基板２の主表面２ａの上からエピ成長を行い、基板２上にエピタキシャル層３を形成する。
この基板を用いて、図２に示す縦型パワーＭＯＳトランジスタを形成することができる。詳しくは、ｎ+型ＳｉＣ基板１０の上にｎ-領域１１がエピ成長にて形成されている。基板の主表面（ｎ-領域１１の上面）での表層部にはｐ-領域１２が形成されるとともにｐ-領域１２での表層部にはｎ+ソース領域１３が形成され、さらに、ｎ-領域１１の表層部でのチャネル領域には低濃度層１４が形成されている。低濃度層１４の上にはゲート酸化膜（広義にはゲート絶縁膜）１５を介してゲート電極１６が形成されている。ゲート電極１６の上には絶縁膜１７を介してソース電極１８が形成され、ソース電極１８はｎ+ソース領域１３およびｐ-領域１２と接している。一方、ｎ+型ＳｉＣ基板１０の下面（裏面）にはドレイン電極１９が形成されている。
図３には、オフ角を変えた基板を作製し、オフ角と研磨キズ密度との相関を調べた結果を示す。図３の横軸に基板のオフ角度をとるとともに、図３の縦軸に研磨キズの密度をとっている。この図３から、オフ角が１０°以上になると、研磨キズが急激に低減することが分かる。また、オフ角が１０°以上になると、基板表面の凹凸が低減することも分かった。さらに、図３から、オフ角が１３°以上になると、研磨キズが無くなることが分かる。
よって、（０００１）Ｓｉ面に対して１０°以上を成す面を主表面とする炭化珪素半導体基板とすることにより、主表面が安定した面となる。特に、（０００１）Ｓｉ面に対して１０〜２０°を成す面を主表面とするとよく、さらに、（０００１）Ｓｉ面に対して１３〜２０°を成す面を主表面とするともっとよい。この面を用いることにより、結晶欠陥の少ないエピタキシャル成長層が形成できる。詳しくは、エピ基板を作製する場合、研磨キズを低減することができ（凹凸を低減することができ）、エピ成長前に規則正しい表面状態を形成することにより、結晶欠陥の発生を抑制した状態でエピタキシャル膜を成長できる。換言すれば、デバイスにおける歩留まりが向上する（ウエハ内での不良チップの発生率）を低減することができる。
なお、図１（ｃ）に示す基板を用いて図２に示す縦型パワーＭＯＳトランジスタを形成したが、これに代わり、図１（ｂ）に示す基板を用いて図１３に示すＭＯＳトランジスタを作り込んでもよい。また、切り出す基板は４Ｈの結晶以外にも６Ｈでもよい。
以上のごとく本実施形態は、以下の特徴を有している。
（イ）図１（ｂ）に示すように、炭化珪素半導体基板２として、（０００１）Ｓｉ面に対して１０°以上を成す面を主表面とした。よって、８°オフ基板、即ち、（０００１）Ｓｉ面に対して８°を成す面を主表面した炭化珪素半導体基板に比べ、キズを抑制して規則性に優れており、表面状態がよい。つまり、半導体装置の表面と成り得る基板表面として面内で均一で安定な表面状態とすることができる。
ここで、１０°以上とは、１０〜２０°であるとよく、さらに、１３〜２０°であると更によい。なお、（０００１）Ｓｉ面に対して１６°を超えて２０°以下であってもよい。また、炭化珪素半導体基板において、（０００１）Ｓｉ面に対して１０°以上を成す面とは、（１１−２ｎ）であり、１７≦ｎ≦３８であるとよい。
（ロ）図１（ｃ）に示すように、この炭化珪素半導体基板２の主表面２ａの上にエピタキシャル層３を形成したエピ基板とすることにより、エピタキシャル層３においても表面状態がよく、かつ、結晶欠陥の発生を抑制することができる。
（ハ）図１（ａ），（ｂ）に示すように、炭化珪素半導体基板の製造方法として、切り出しにより、（０００１）Ｓｉ面に対して１０°以上を成す面を主表面とする炭化珪素半導体基板２を得る第１工程と、炭化珪素半導体基板２の主表面２ａを研磨により鏡面化する第２工程と、炭化珪素半導体基板２の主表面２ａからエピタキシャル成長して当該主表面２ａ上にエピタキシャル層３を形成する第３工程と、を有する。これにより、（ロ）の炭化珪素半導体基板を得ることができる。
ここでも、１０°以上とは、１０〜２０°であるとよく、さらに、１３〜２０°であると更によい。なお、（０００１）Ｓｉ面に対して１６°を超えて２０°以下であってもよい。
（第２の実施の形態）
次に、第２の実施の形態を説明する。
図４を用いて本実施の形態における炭化珪素半導体基板およびその製造方法を説明する。
図４（ａ）に示すように、炭化珪素半導体基板２０においては、（０００１）Ｓｉ面と、（０００１）Ｓｉ面に対して１０°以上を成す面との、少なくとも２面によって主表面が構成されている。ここで、（０００１）Ｓｉ面と、（０００１）Ｓｉ面に対して１０〜２０°を成す面との、少なくとも２面によって主表面を構成するとよい。さらに、（０００１）Ｓｉ面と、（０００１）Ｓｉ面に対して１３〜２０°を成す面との、少なくとも２面によって主表面を構成すると更によい。これは、図３を用いて説明したように（０００１）Ｓｉ面に対する角度と研磨キズ密度の関係を根拠にしている。
そして、図４（ｂ）に示すように、単結晶である炭化珪素半導体基板２０の主表面の上にエピタキシャル層２１を形成する。つまり、図４（ａ）に示すように、（０００１）Ｓｉ面と、（０００１）Ｓｉ面に対し１０°以上傾いた面の２面を基板表面に形成した基板２０を用意し、この基板２０に対しＣＶＤ装置でエピタキシャル層２１を成長する。
図４（ａ）の基板を得るには次のようにする。
図５（ａ）に示すように、（０００１）Ｓｉ面からの任意の傾きを持った面を主表面としたＳｉＣ基板３０、例えば、８°オフ基板を用意する。そして、図５（ｂ）に示すように、基板３０の表面を研磨して鏡面とする。このとき、基板３０の表面部（図５（ｂ）のＡ１で示す部位）は図１２で示したごとく研磨キズが残る。さらに、図５（ｃ）に示すように、基板３０の表面にＬＴＯ膜３１を形成する。そして、ＬＴＯ膜３１を除去して図５（ｄ）のようにする。その後、ＳｉＣ基板３０の表面を洗浄する。
さらに、図５（ｅ）に示すように、ＳｉＣ基板３０の表面に蒸着等によってＳｉ層３２を約５ｎｍの厚さで成膜する。引き続き、超高真空チャンバ内を加熱してＳｉＣ基板３０を５００〜１５００℃の範囲での一定の温度にする（高温化する）。このとき、好ましくは１０５０℃にするのがよい。この高温化により、基板表面に、図５（ｆ）に示すように、ステップバンチングが形成される。
詳しくは次のとおりである。図５（ｅ）の基板表面（Ａ２で示す部位）を拡大した図６に示すように、８°オフ基板においては、図７に示すような表面構造となっている。この状態から高温化処理を施すことにより、図５（ｆ）の基板表面（Ａ３で示す部位）を拡大した図８に示すように、ステップバンチングが形成され、図９に示すような表面構造となる。つまり、ｃ面、即ち、（０００１）Ｓｉ面に対して、ｔａｎ-1（ｂ／ａ）＝１０°以上となるステップバンチングが形成される。即ち、バンチングの新しい面はｃ面に対して１０°以上傾いている。
このとき、（０００１）Ｓｉ面の面積と、（０００１）Ｓｉ面に対して１０°以上を成す面の面積については次のようにする。図１０（ａ）に示すように、（０００１）Ｓｉ面の面積に比べて、（０００１）Ｓｉ面に対して１０°以上を成す面の面積が小さいよりも、図１０（ｂ）に示すように、（０００１）Ｓｉ面の面積に比べて、（０００１）Ｓｉ面に対して１０°以上を成す面の面積が大きい方が好ましい。
また、ステップバンチングの形成時に表面構造が再配列することにより研磨キズが消えて安定面となる。
なお、図５（ｅ）に示すように高温化に先立ち基板表面にＳｉ層３２を成膜するのは、超高真空中で基板を高温化する時に基板表面がＣ化することを抑制するためである。表面にＳｉを成膜する方法の他に、Ｓｉフラックスなどで試料表面近傍のＳｉの蒸気圧を高める方法を用いてもよい。要は、真空・シリコン雰囲気中で熱処理できればよい。
このようにして、図４（ａ）に示すごとく、表面が、（０００１）Ｓｉ面と、（０００１）Ｓｉ面に対して１０°以上を成す面との２面で形成された基板を得る。即ち、エピ成長前において規則正しい表面状態となった基板を得る。
そして、図４（ｂ）に示す基板を用いて図２に示す縦型パワーＭＯＳトランジスタを形成する。あるいは、図４（ａ）に示す基板を用いて図１３に示すＭＯＳトランジスタを作り込む。また、図５（ａ）で用いる基板３０は４Ｈあるいは６Ｈの結晶がよい。
以上のごとく本実施形態は、以下の特徴を有している。
（ニ）図４（ａ）に示すように、炭化珪素半導体基板２０として、（０００１）Ｓｉ面と、（０００１）Ｓｉ面に対して１０°以上を成す面との、少なくとも２面によって主表面を構成した。よって、８°オフ基板、即ち、（０００１）Ｓｉ面に対して８°を成す面を主表面した炭化珪素半導体基板に比べ、キズを抑制して規則性に優れており、表面状態がよい。つまり、半導体装置の表面と成り得る基板表面として面内で均一で安定な表面状態とすることができる。
ここで、１０°以上とは、１０〜２０°であるとよく、さらに、１３〜２０°であると更によい。なお、（０００１）Ｓｉ面に対して１６°を超えて２０°以下であってもよい。
また、（０００１）Ｓｉ面の面積と、（０００１）Ｓｉ面に対して１０°以上を成す面の面積は、（０００１）Ｓｉ面に対して１０°以上を成す面の面積の方が大きいとよい。
また、炭化珪素半導体基板において、（０００１）Ｓｉ面に対して１０°以上を成す面とは、（１１−２ｎ）であり、１７≦ｎ≦３８であるとよい。
（ホ）図４（ｂ）に示すように、この単結晶の炭化珪素半導体基板２０の主表面の上にエピタキシャル層２１を形成したエピ基板とすることにより、エピタキシャル層２１においても表面状態がよく、かつ、結晶欠陥の発生を抑制することができる。
（ヘ）炭化珪素半導体基板の製造方法として、図５（ａ）〜（ｆ）で示すように、鏡面研磨した炭化珪素半導体基板３０を真空・シリコン雰囲気中で熱処理して当該炭化珪素半導体基板３０の主表面にステップバンチングによる（０００１）Ｓｉ面と、前記（０００１）Ｓｉ面に対して１０°以上を成す面との、少なくとも２面によって主表面が構成される炭化珪素半導体基板を形成する第１工程と、図４（ｂ）に示すように、炭化珪素半導体基板２０の主表面からエピタキシャル成長して当該主表面上にエピタキシャル層２１を形成する第２工程と、を有する。これにより、（ホ）の炭化珪素半導体基板を得ることができる。
ここでも、１０°以上とは、１０〜２０°であるとよく、さらに、１３〜２０°であると更によい。なお、（０００１）Ｓｉ面に対して１６°を超えて２０°以下であってもよい。
上述した第２の実施の形態においては、第１工程として、鏡面研磨した炭化珪素半導体基板を真空・シリコン雰囲気中で熱処理したが、これに代わり、鏡面研磨した炭化珪素半導体基板を真空・水素および塩化水素雰囲気中で熱処理してもよい。詳しくは、高真空中で水素（Ｈ2）と塩化水素（ＨＣｌ：０．１〜１０％）を流して１３００〜１５００℃で熱処理を行う。このようにしても、炭化珪素半導体基板の主表面にステップバンチングによる（０００１）Ｓｉ面と、（０００１）Ｓｉ面に対して１０°以上を成す面との、少なくとも２面によって主表面が構成される炭化珪素半導体基板を形成することができる。この他の詳細については、鏡面研磨した炭化珪素半導体基板を真空・シリコン雰囲気中で熱処理する場合と同じである（上述の（ニ）〜（へ）を含めた事項については同じことが言える）。
（ａ）〜（ｃ）は第１の実施の形態における炭化珪素半導体基板の製造工程を説明するための縦断面図。 炭化珪素半導体装置の断面図。 基板のオフ角と研磨キズの密度の測定結果を示す図。 （ａ），（ｂ）は第２の実施の形態における炭化珪素半導体基板の製造工程を説明するための縦断面図。 （ａ）〜（ｆ）は第２の実施の形態における炭化珪素半導体基板の製造工程を説明するための縦断面図。 基板表面の構造を説明するための断面図。 基板表面の構造を説明するための断面図。 基板表面の構造を説明するための断面図。 基板表面の構造を説明するための断面図。 （ａ），（ｂ）は基板表面の構造を説明するための断面図。 ウエハの平面および縦断面を示す図。 ウエハの縦断面図。 ＭＯＳトランジスタの縦断面図。 ダイオードの縦断面図。
符号の説明
１…４Ｈ−ＳｉＣ単結晶基板、２…炭化珪素半導体基板、２ａ…主表面、３…エピタキシャル層、２０…炭化珪素半導体基板、２１…エピタキシャル層、３０…炭化珪素半導体基板。

Claims (15)

  1. （０００１）Ｓｉ面に対して１０°以上を成す面を主表面としたことを特徴とする炭化珪素半導体基板。
  2. 前記１０°以上とは１０〜２０°であることを特徴とする請求項１に記載の炭化珪素半導体基板。
  3. 前記１０°以上とは１３〜２０°であることを特徴とする請求項１に記載の炭化珪素半導体基板。
  4. 請求項１〜３のいずれか１項に記載の炭化珪素半導体基板の主表面の上にエピタキシャル層を形成してなる炭化珪素半導体基板。
  5. （０００１）Ｓｉ面と、（０００１）Ｓｉ面に対して１０°以上を成す面との、少なくとも２面によって主表面を構成したことを特徴とする炭化珪素半導体基板。
  6. 前記１０°以上とは１０〜２０°であることを特徴とする請求項５に記載の炭化珪素半導体基板。
  7. 前記１０°以上とは１３〜２０°であることを特徴とする請求項５に記載の炭化珪素半導体基板。
  8. 請求項５〜７のいずれか１項に記載の炭化珪素半導体基板の主表面の上にエピタキシャル層を形成してなる炭化珪素半導体基板。
  9. 前記（０００１）Ｓｉ面の面積と、前記（０００１）Ｓｉ面に対して１０°以上を成す面の面積は、前記（０００１）Ｓｉ面に対して１０°以上を成す面の面積の方が大きいことを特徴とする請求項５に記載の炭化珪素半導体基板。
  10. 前記（０００１）Ｓｉ面に対して１０°以上を成す面とは、（１１−２ｎ）であり、１７≦ｎ≦３８であることを特徴とする請求項１〜９のいずれか１項に記載の炭化珪素半導体基板。
  11. 切り出しにより、（０００１）Ｓｉ面に対して１０°以上を成す面を主表面とする炭化珪素半導体基板を得る第１工程と、
    前記炭化珪素半導体基板の主表面を研磨により鏡面化する第２工程と、
    前記炭化珪素半導体基板の主表面からエピタキシャル成長して当該主表面上にエピタキシャル層を形成する第３工程と、
    を有することを特徴とする炭化珪素半導体基板の製造方法。
  12. 鏡面研磨した炭化珪素半導体基板を真空・シリコン雰囲気中で熱処理して当該炭化珪素半導体基板の主表面にステップバンチングによる（０００１）Ｓｉ面と、前記（０００１）Ｓｉ面に対して１０°以上を成す面との、少なくとも２面によって主表面が構成される炭化珪素半導体基板を形成する第１工程と、
    前記炭化珪素半導体基板の主表面からエピタキシャル成長して当該主表面上にエピタキシャル層を形成する第２工程と、
    を有することを特徴とする炭化珪素半導体基板の製造方法。
  13. 鏡面研磨した炭化珪素半導体基板を真空・水素および塩化水素雰囲気中で熱処理して当該炭化珪素半導体基板の主表面にステップバンチングによる（０００１）Ｓｉ面と、前記（０００１）Ｓｉ面に対して１０°以上を成す面との、少なくとも２面によって主表面が構成される炭化珪素半導体基板を形成する第１工程と、
    前記炭化珪素半導体基板の主表面からエピタキシャル成長して当該主表面上にエピタキシャル層を形成する第２工程と、
    を有することを特徴とする炭化珪素半導体基板の製造方法。
  14. 前記１０°以上とは１０〜２０°であることを特徴とする請求項１１〜１３のいずれか１項に記載の炭化珪素半導体基板の製造方法。
  15. 前記１０°以上とは１３〜２０°であることを特徴とする請求項１１〜１３のいずれか１項に記載の炭化珪素半導体基板の製造方法。
JP2004185521A 2004-04-19 2004-06-23 炭化珪素半導体基板およびその製造方法 Pending JP2006013005A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2004185521A JP2006013005A (ja) 2004-06-23 2004-06-23 炭化珪素半導体基板およびその製造方法
DE102005017814.6A DE102005017814B4 (de) 2004-04-19 2005-04-18 Siliziumkarbid-Halbleiterbauelement und Verfahren zu dessen Herstellung
US11/108,906 US7365363B2 (en) 2004-04-19 2005-04-19 Silicon carbide semiconductor device and method for manufacturing the same
SE0500865A SE527922C2 (sv) 2004-04-19 2005-04-19 Halvledaranordning av kiselkarbid
US11/882,137 US7968892B2 (en) 2004-04-19 2007-07-31 Silicon carbide semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004185521A JP2006013005A (ja) 2004-06-23 2004-06-23 炭化珪素半導体基板およびその製造方法

Publications (1)

Publication Number Publication Date
JP2006013005A true JP2006013005A (ja) 2006-01-12

Family

ID=35779895

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004185521A Pending JP2006013005A (ja) 2004-04-19 2004-06-23 炭化珪素半導体基板およびその製造方法

Country Status (1)

Country Link
JP (1) JP2006013005A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007125617A1 (ja) * 2006-04-28 2007-11-08 Sumitomo Electric Industries, Ltd. 半導体装置およびその製造方法
WO2008056698A1 (fr) * 2006-11-10 2008-05-15 Sumitomo Electric Industries, Ltd. Dispositif semi-conducteur de carbure de silicium et procédé de fabrication de celui-ci
WO2008062729A1 (fr) * 2006-11-21 2008-05-29 Sumitomo Electric Industries, Ltd. Dispositif semiconducteur en carbure de silicium et son procédé de fabrication
JP2009164445A (ja) * 2008-01-09 2009-07-23 Mitsubishi Electric Corp エッチング処理方法および炭化珪素半導体装置の製造方法
WO2014061439A1 (ja) * 2012-10-17 2014-04-24 住友電気工業株式会社 炭化珪素半導体装置
WO2016133172A1 (ja) * 2015-02-18 2016-08-25 新日鐵住金株式会社 炭化珪素単結晶インゴットの製造方法及び炭化珪素単結晶インゴット

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08245299A (ja) * 1995-03-10 1996-09-24 Sanyo Electric Co Ltd 炭化ケイ素の結晶成長方法
JP2001517375A (ja) * 1997-03-25 2001-10-02 シーメンス アクチエンゲゼルシヤフト 高チャネル移動度を有するＳｉＣ半導体装置
JP2003133246A (ja) * 1996-01-19 2003-05-09 Matsushita Electric Ind Co Ltd 窒化ガリウム系化合物半導体発光素子及び窒化ガリウム系化合物半導体の製造方法
WO2003078702A1 (fr) * 2002-03-19 2003-09-25 Central Research Institute Of Electric Power Industry Procede de preparation de cristal sic et cristal sic ainsi prepare
JP2003300796A (ja) * 2002-04-04 2003-10-21 Nippon Steel Corp 炭化珪素単結晶育成用種結晶と炭化珪素単結晶インゴット及びその製造方法
JP2003321298A (ja) * 2002-04-30 2003-11-11 Toyota Central Res & Dev Lab Inc ＳｉＣ単結晶及びその製造方法，エピタキシャル膜付きＳｉＣウエハ及びその製造方法，並びにＳｉＣ電子デバイス

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08245299A (ja) * 1995-03-10 1996-09-24 Sanyo Electric Co Ltd 炭化ケイ素の結晶成長方法
JP2003133246A (ja) * 1996-01-19 2003-05-09 Matsushita Electric Ind Co Ltd 窒化ガリウム系化合物半導体発光素子及び窒化ガリウム系化合物半導体の製造方法
JP2001517375A (ja) * 1997-03-25 2001-10-02 シーメンス アクチエンゲゼルシヤフト 高チャネル移動度を有するＳｉＣ半導体装置
WO2003078702A1 (fr) * 2002-03-19 2003-09-25 Central Research Institute Of Electric Power Industry Procede de preparation de cristal sic et cristal sic ainsi prepare
JP2003300796A (ja) * 2002-04-04 2003-10-21 Nippon Steel Corp 炭化珪素単結晶育成用種結晶と炭化珪素単結晶インゴット及びその製造方法
JP2003321298A (ja) * 2002-04-30 2003-11-11 Toyota Central Res & Dev Lab Inc ＳｉＣ単結晶及びその製造方法，エピタキシャル膜付きＳｉＣウエハ及びその製造方法，並びにＳｉＣ電子デバイス

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007125617A1 (ja) * 2006-04-28 2007-11-08 Sumitomo Electric Industries, Ltd. 半導体装置およびその製造方法
US8283674B2 (en) 2006-04-28 2012-10-09 Sumitomo Electric Industries, Ltd. Semiconductor device with silicon carbide channel
JPWO2008056698A1 (ja) * 2006-11-10 2010-02-25 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
US8138504B2 (en) 2006-11-10 2012-03-20 Sumitomo Electric Industries, Ltd. Silicon carbide semiconductor device and method of manufacturing the same
WO2008056698A1 (fr) * 2006-11-10 2008-05-15 Sumitomo Electric Industries, Ltd. Dispositif semi-conducteur de carbure de silicium et procédé de fabrication de celui-ci
WO2008062729A1 (fr) * 2006-11-21 2008-05-29 Sumitomo Electric Industries, Ltd. Dispositif semiconducteur en carbure de silicium et son procédé de fabrication
JPWO2008062729A1 (ja) * 2006-11-21 2010-03-04 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
US8198675B2 (en) 2006-11-21 2012-06-12 Sumitomo Electric Industries, Ltd. Silicon carbide semiconductor device and method of manufacturing the same
JP2009164445A (ja) * 2008-01-09 2009-07-23 Mitsubishi Electric Corp エッチング処理方法および炭化珪素半導体装置の製造方法
WO2014061439A1 (ja) * 2012-10-17 2014-04-24 住友電気工業株式会社 炭化珪素半導体装置
JP2014082341A (ja) * 2012-10-17 2014-05-08 Sumitomo Electric Ind Ltd 炭化珪素半導体装置
WO2016133172A1 (ja) * 2015-02-18 2016-08-25 新日鐵住金株式会社 炭化珪素単結晶インゴットの製造方法及び炭化珪素単結晶インゴット
KR20170099958A (ko) * 2015-02-18 2017-09-01 신닛테츠스미킨 카부시키카이샤 탄화규소 단결정 잉곳의 제조 방법 및 탄화규소 단결정 잉곳
JPWO2016133172A1 (ja) * 2015-02-18 2017-12-21 新日鐵住金株式会社 炭化珪素単結晶インゴットの製造方法及び炭化珪素単結晶インゴット
US10066316B2 (en) 2015-02-18 2018-09-04 Showa Denko K.K. Method for producing silicon carbide single-crystal ingot and silicon carbide single-crystal ingot
KR101960209B1 (ko) 2015-02-18 2019-03-19 쇼와 덴코 가부시키가이샤 탄화규소 단결정 잉곳의 제조 방법 및 탄화규소 단결정 잉곳

Similar Documents

Publication Publication Date Title
JP4786223B2 (ja) エピタキシャル炭化珪素単結晶基板及びその製造方法
JP5839069B2 (ja) 炭化珪素単結晶基板、炭化珪素エピタキシャル基板およびこれらの製造方法
JP6908160B2 (ja) 炭化珪素エピタキシャル基板、炭化珪素半導体装置の製造方法および炭化珪素半導体装置
US9431489B2 (en) β-Ga2O3-based single crystal substrate
JP2009218575A (ja) 半導体基板の製造方法
TW201903225A (zh) 改質碳化矽晶圓的製造方法、附磊晶層的碳化矽晶圓、其之製造方法、及表面處理方法
JP2006032655A (ja) 炭化珪素基板の製造方法
JP2006004983A (ja) シリコンウエーハの製造方法及びシリコンウエーハ
JP4089354B2 (ja) エピタキシャルウェーハとその製造方法
JP2006013005A (ja) 炭化珪素半導体基板およびその製造方法
JP2017108026A (ja) 炭化珪素半導体基板の製造方法、炭化珪素半導体基板、半導体装置および半導体装置の製造方法
JP6260603B2 (ja) 炭化珪素単結晶基板、炭化珪素エピタキシャル基板およびこれらの製造方法
JP5463693B2 (ja) シリコンエピタキシャルウェーハの製造方法
JP6465193B2 (ja) 炭化珪素単結晶基板および炭化珪素エピタキシャル基板
JP2004165564A (ja) 窒化ガリウム結晶基板の製造方法と窒化ガリウム結晶基板及びそれを備えた窒化ガリウム系半導体素子
US20140030874A1 (en) Method for manufacturing silicon carbide substrate
JP2006186312A (ja) 内部ゲッタリングされたヘテロエピタキシャル半導体ウエハ及びその製造方法
JPH04146619A (ja) 薄膜成長法
JP2008235767A (ja) 半導体素子及びその製造方法
JP2017084852A (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP5846223B2 (ja) 基板および発光素子
TW201338199A (zh) 氮化物半導體的製造方法
JP2014024702A (ja) 炭化珪素基板の評価方法
WO2022249914A1 (ja) 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
JP5589339B2 (ja) 基板の研磨方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060728

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071108

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100518

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100712

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100810

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20101207