JP2017108026A - 炭化珪素半導体基板の製造方法、炭化珪素半導体基板、半導体装置および半導体装置の製造方法 - Google Patents

Abstract

【課題】製品歩留まりが高く、かつ、高品質の超高耐圧デバイス用の単結晶ＳｉＣエピ基板を製造する。
【解決手段】半導体装置製造時に取り扱う半導体基板としての直径よりも、直径が５ｍｍ以上大きな単結晶ＳｉＣ基板１ａに、少なくとも膜厚１００μｍ以上の単層または多層からなる単結晶ＳｉＣエピ膜２ａを厚膜エピ成長させて単結晶ＳｉＣ基板３ａとした後、単結晶ＳｉＣ基板３ａを所定の直径に刳り抜き加工してから、基板端部のベベリング加工やエッジ研磨を行う。
【選択図】図１

Description

この発明は、炭化珪素半導体基板の製造方法、炭化珪素半導体基板、半導体装置および半導体装置の製造方法に関する。

従来、単結晶ＳｉＣ（炭化珪素）基板の上に単結晶ＳｉＣをエピタキシャル成長（以下、エピタキシャルをエピと略する場合がある。）させた単結晶ＳｉＣエピ基板は、１ｋＶ級の高耐圧ショットキーダイオードや高耐圧ＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｅｄ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ：絶縁ゲート型電解効果トランジスタ）用途として研究開発が進められ、実用化に至った。

しかしながら、１０ｋＶ超級の超高耐圧・低損失デバイスを実現するためには、ｐｎ接合の形成に基づく少数キャリア注入による伝導度変調効果を利用したバイポーラデバイスを作製する必要がある。このような超高耐圧素子用の単結晶ＳｉＣエピ基板としては、ドーパント濃度が１×１０¹⁵／ｃｍ³以下の極めて低不純物濃度のドリフト層が必要となり、さらにドリフト層の膜厚は数十μｍから数百μｍという厚さが要求される。バイポーラデバイスにはＰＮダイオード、バイポーラトランジスタ（ＢＪＴ：Ｂｉｐｏｌａｒ Ｊｕｎｃｔｉｏｎ Ｔｒａｎｓｉｓｔｏｒ）、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ：Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）などがあるが、トランジスタに関してはスイッチング速度が速いといった点で、絶縁ゲートバイポーラトランジスタが注目されている。

ｐｎ接合を有するバイポーラデバイス用の単結晶４Ｈ−ＳｉＣ（四層周期六方晶の炭化珪素）エピ基板を製作するための厚膜エピ成長用の基板としては、ｎ型単結晶４Ｈ−ＳｉＣ基板とｐ型単結晶４Ｈ−ＳｉＣ基板の２つの選択肢がある。ｎ型４Ｈ−ＳｉＣ基板は比較的高品質な基板が量産されているので入手しやすいが、ｎ型４Ｈ−ＳｉＣ基板を使用する場合は、ドリフト層はｐ型厚膜エピ成長を行う必要がある。この層構成だとＩＧＢＴとしてはｐチャネル型ＩＧＢＴ（例えば、下記特許文献１参照。）が用途として考えられる。ただし、ｐ型４Ｈ−ＳｉＣの厚膜エピ成長はメモリ効果を伴い、エピ成長層を多数回繰り返して製造しようとすると、低ドープ層のドーピングの制御性が著しく悪くなることが多いため、エピ成長を行うためドーピングの制御が難しく、さらにｐ型４Ｈ−ＳｉＣエピ膜はライフタイムが短いという課題がある。

一方、ｐ型４Ｈ−ＳｉＣ基板については高品質なｐ型４Ｈ−ＳｉＣ基板の量産方法が確立されておらず、マイクロパイプ密度が高くて高抵抗な低品質の研究グレード品が少量生産されている状況に留まっている。ここで、マイクロパイプとは、ＳｉＣ基板を製造する際の原料となるＳｉＣインゴットを結晶成長により製造する際の「種結晶」に含まる先天的な結晶欠陥である。このため、ｎ型４Ｈ−ＳｉＣ基板の厚膜エピ成長はメモリ効果の影響が小さくてドーピングの制御をしやすく、キャリアライフタイムも長いにも関わらず、ｐｎ接合を形成させるための高品質なｐ型４Ｈ−ＳｉＣ基板がないという問題があり、ｎチャネルＩＧＢＴの研究開発が困難な状況である。

前記の事情に鑑みて、ｐ型４Ｈ−ＳｉＣ基板ではなくて、ｎ型４Ｈ−ＳｉＣ基板を出発材料として用いるｎチャネル型ＩＧＢＴの試作を検討した方法が開示されている（例えば、下記非特許文献１参照。）。この方法では、ｎ型４Ｈ−ＳｉＣ基板のＳｉ面上にｎ^-型ドリフト層を厚膜エピ成長させた後、ｐ型４Ｈ−ＳｉＣ基板の代わりとなる高不純物濃度ｐ型４Ｈ−ＳｉＣエピ層をコレクタ層として厚膜エピ成長させ、研磨加工によりｎ型４Ｈ−ＳｉＣ基板を除去して、優先面を反転させることで、自立エピ基板として、４Ｈ−ＳｉＣ基板のＣ面側にＭＯＳゲート構造を形成している。ここで、自立エピ基板とは、出発材料として用いた基板が除去され、エピ膜自身でその形を保持している基板である。

特開２００８−２１１１７８号公報

Ｘｉａｏｋｕｎ Ｗａｎｇ ａｎｄ Ｊａｍｅｓ Ａ． Ｃｏｏｐｅｒ，"Ｈｉｇｈ−Ｖｏｌｔａｇｅ ｎ−Ｃｈａｎｎｅｌ ＩＧＢＴｓ ｏｎ Ｆｒｅｅ−Ｓｔａｎｄｉｎｇ ４Ｈ−ＳｉＣ Ｅｐｉｌａｙｅｒｓ"，ＩＥＥＥ ＴＲＡＮＳＡＣＴＩＯＮＳ ＯＮ ＥＬＥＣＴＲＯＮ ＤＥＶＩＣＥＳ，ＶＯＬ．５７，ＮＯ． ２，ＦＥＢＲＵＡＲＹ ２０１０

しかしながら、単結晶ＳｉＣ基板の主面（Ｓｉ面）または裏面（Ｃ面）に、少なくとも膜厚１００μｍ以上の単層または多層からなる単結晶ＳｉＣを厚膜エピ成長させて、高品質の超高耐圧デバイス用の単結晶ＳｉＣエピ基板を製造することは困難である。

例えば、ｎ型４Ｈ−ＳｉＣ基板のＳｉ面上にｎ^-型ドリフト層を厚膜エピ成長させた後、ｐ型４Ｈ−ＳｉＣ基板の代わりとなる高不純物濃度ｐ型４Ｈ−ＳｉＣエピ層を厚膜エピ成長させエピ基板を製造すると、エピ基板の端部にはエッジクラウン（エピクラウン）と呼ばれる突起状のエピ欠陥が発生する問題がある。エピ膜の合計設定膜厚が４００μｍ以上ともなると、高さ０．５〜１ｍｍ程度のエッジクラウンが成長する場合もある。このような状態では研磨加工が困難であることから、ベベリング加工などのエッジ研磨を行う必要が生じるが、加工作業は困難を伴う。また、基板の側面方向の研磨が必要となることから、直径がＳＥＭＩ（Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｅｑｕｉｐｍｅｎｔ ａｎｄ Ｍａｔｅｒｉａｌｓ Ｉｎｔｅｒｎａｔｉｏｎal）規格、ないしＪＥＩＴＡ（Ｊａｐａｎ Ｅｌｅｃｔｒｏｎｉｃｓ ａｎｄ Ｉｎｆｏｒｍａｔｉｏｎ Ｔｅｃｈｎｏｌｏｇｙ Ｉｎｄｕｓｔｒｉｅｓ Ａｓｓｏｃｉａｔｉｏｎ）規格を満たさない状態になってしまう場合もある。

また、エピ基板の端部から基板面内の方向に、クレバス状の粗大な空隙からなるエピ欠陥が形成されるという問題も生じる。このような状態から、研磨加工でｎ型４Ｈ−ＳｉＣ基板を除去して単結晶４Ｈ−ＳｉＣ自立エピ基板とすることは非常に困難で、単結晶４Ｈ−ＳｉＣ自立エピ基板の歩留り自体が低くなる。

また、研磨加工は無事に完了したとしても、エピ基板の端部から基板面内の方向に伸長したクレバス状の粗大なエピ欠陥や、エピ膜中に発生した３Ｃ−ＳｉＣ（立方晶構造の炭化珪素）等のエピ欠陥に起因して、機械的衝撃や熱的衝撃で破損しやすい状態となっており、デバイスの製造プロセス中に基板が破損することも多いといった課題がある。また、クレバス状のエピ欠陥はその形状をほぼ維持したまま残ってしまうため、デバイスプロセス流動中に柔らかいプラスチック製の部材等と接触すると、その部材の最表面を破壊して発塵等の問題を起こしてしまうこともある。

また、厚膜エピ成長中に発生したエピ成長欠陥が、長さ数ｍｍ程の目に見えるサイズまで非常に大きく成長してしまうことから、製品歩留まりの低下や、製造プロセス中の単結晶４Ｈ−ＳｉＣエピ基板の取り扱いにおける不具合の要因となる。

この発明は、上述した従来技術による問題点を解消するため、製品歩留まりが高く、かつ、高品質の超高耐圧デバイス用の単結晶ＳｉＣエピ基板を製造することを可能にする炭化珪素半導体基板の製造方法、炭化珪素半導体基板、半導体装置および半導体装置の製造方法を提供することを目的とする。

上述した課題を解決し、本発明の目的を達成するため、この発明にかかる炭化珪素半導体基板の製造方法は、次の特徴を有する。半導体装置製造時に取り扱う半導体基板の直径より、直径が所定の大きさ以上大きい単結晶炭化珪素基板に、所定の厚さ以上の単層または多層の単結晶炭化珪素の第１膜を、エピタキシャル成長により形成する第１工程と、エピタキシャル成長させた前記単結晶炭化珪素基板を、所定の直径に刳り抜き加工する第２工程と、刳り抜き加工した前記単結晶炭化珪素基板の端部を研磨加工する第３工程と、を含む。

また、この発明にかかる炭化珪素半導体基板の製造方法は、上述した発明において、前記第１工程は、前記単結晶炭化珪素基板に、所定の厚さ以上の単結晶炭化珪素の前記第１膜をエピタキシャル成長により形成し、前記第１膜の前記単結晶炭化珪素基板側に対して反対側の表面に、前記単結晶炭化珪素基板と異なる導電型の単結晶炭化珪素の第２膜を、エピタキシャル成長により形成し、前記第２膜の前記単結晶炭化珪素基板側に対して反対側の表面に、前記単結晶炭化珪素基板と異なる導電型で、前記第２膜より不純物濃度が高い単結晶炭化珪素の第３膜を、エピタキシャル成長により形成することを特徴とする。

また、この発明にかかる炭化珪素半導体基板の製造方法は、上述した発明において、前記第１工程は、前記単結晶炭化珪素基板に、所定の厚さ以上の単結晶炭化珪素の前記第１膜をエピタキシャル成長により形成し、前記第１膜の前記単結晶炭化珪素基板側に対して反対側の表面に、前記第１膜と同じ導電型で、前記第１膜と不純物濃度が異なる単結晶炭化珪素の第２膜を、エピタキシャル成長により形成し、前記第２膜の前記単結晶炭化珪素基板側に対して反対側の表面に、前記第１膜と異なる導電型の単結晶炭化珪素の第３膜を、エピタキシャル成長により形成し、前記第３膜の前記単結晶炭化珪素基板側に対して反対側の表面に、前記第１膜と異なる導電型で、前記第３膜と不純物濃度が異なる単結晶炭化珪素の第４膜を、エピタキシャル成長により形成することを特徴とする。

また、この発明にかかる炭化珪素半導体基板の製造方法は、上述した発明において、前記所定の大きさは５ｍｍであり、前記所定の厚さは１００μｍであり、前記所定の直径は前記半導体装置製造時に取り扱う半導体基板の直径より大きい直径であることを特徴とする。

また、この発明にかかる炭化珪素半導体基板の製造方法は、上述した発明において、前記第３工程は、刳り抜き加工した前記単結晶炭化珪素基板の端部のベベリング加工またはエッジ研磨を行うことを特徴とする。

また、この発明にかかる炭化珪素半導体基板の製造方法は、上述した発明において、前記単結晶炭化珪素基板のポリタイプが、４Ｈ−ＳｉＣまたは６Ｈ−ＳｉＣであることを特徴とする。

また、この発明にかかる炭化珪素半導体基板の製造方法は、上述した発明において、前記第１工程の後、前記第２工程の前に、または、前記第３工程の後に、前記単結晶炭化珪素基板を除去する工程をさらに含むことを特徴とする。

また、この発明にかかる炭化珪素半導体基板の製造方法は、上述した発明において、前記第２工程は、エピタキシャル成長させた前記単結晶炭化珪素基板を、レーザ加工、機械加工、超音波加工またはウォータージェット加工により、前記所定の直径に刳り抜き加工することを特徴とする。

上述した課題を解決し、本発明の目的を達成するため、この発明にかかる炭化珪素半導体基板は、次の特徴を有する。半導体装置製造時に取り扱う半導体基板の直径より、直径が所定の大きさ以上大きい単結晶炭化珪素基板に、所定の厚さ以上の単層または多層の単結晶炭化珪素の第１膜を、エピタキシャル成長により形成する第１工程と、エピタキシャル成長させた前記単結晶炭化珪素基板を、所定の直径に刳り抜き加工する第２工程と、刳り抜き加工した前記単結晶炭化珪素基板の端部を研磨加工する第３工程とを含む製造方法により製造される。

上述した課題を解決し、本発明の目的を達成するため、この発明にかかる半導体装置は、次の特徴を有する。半導体装置製造時に取り扱う半導体基板の直径より、直径が所定の大きさ以上大きい単結晶炭化珪素基板に、所定の厚さ以上の単層または多層の単結晶炭化珪素の第１膜を、エピタキシャル成長により形成する第１工程と、エピタキシャル成長させた前記単結晶炭化珪素基板を、所定の直径に刳り抜き加工する第２工程と、刳り抜き加工した前記単結晶炭化珪素基板の端部を研磨加工する第３工程と、を含む製造方法により製造された炭化珪素半導体基板を有する。

上述した課題を解決し、本発明の目的を達成するため、この発明にかかる半導体装置の製造方法は、次の特徴を有する。半導体装置製造時に取り扱う半導体基板の直径より、直径が所定の大きさ以上大きい単結晶炭化珪素基板に、所定の厚さ以上の単層または多層の単結晶炭化珪素の第１膜を、エピタキシャル成長により形成する第１工程と、エピタキシャル成長させた前記単結晶炭化珪素基板を、所定の直径に刳り抜き加工する第２工程と、刳り抜き加工した前記単結晶炭化珪素基板の端部を研磨加工する第３工程とを含む製造方法により製造された炭化珪素半導体基板を用いる。

上述した発明によれば、半導体装置製造時に取り扱う半導体基板としての直径よりも、直径が所定の大きさ以上大きな単結晶ＳｉＣ基板に、少なくとも所定の厚さ以上の単層、または多層からなる単結晶ＳｉＣを厚膜エピ成長させて厚膜エピ基板とした後、所定の直径に刳り抜き加工してから、基板端部のベベリング加工やエッジ研磨を行い、単結晶ＳｉＣエピ基板を製造する。ここで、所定の直径とは、半導体装置製造時に取り扱う半導体基板の直径より大きく、厚膜エピ成長後の単結晶ＳｉＣ基板の端部に存在するエピ欠陥を、刳り抜き加工で除去するために必要な長さより短い長さである。また、所定の大きさは、所定の直径より長い長さである。具体的には、所定の大きさは５ｍｍであり、所定の厚さは１００μｍである。

これにより、単結晶ＳｉＣエピ基板は、単結晶ＳｉＣエピ基板のオリエンテーションフラットや基板端部のベベルに由来するクレバス状の粗大な空隙からなるエピ欠陥や、異なるポリタイプなどの粗大なエピ欠陥が、基板端部に存在しない状態とすることができる。

このため、単結晶ＳｉＣエピ基板の端部のベベリング加工やエッジ研磨を行う際の困難はなくなる。また、エピ欠陥等の構造的な不均一性により機械的衝撃や熱的衝撃で、単結晶ＳｉＣエピ基板が破損することを防止でき、単結晶ＳｉＣエピ基板の端部の形状不良に伴う搬送等のプロセス流動時に発塵等が発生することを防止できる。

本発明にかかる炭化珪素半導体基板の製造方法、炭化珪素半導体基板、半導体装置および半導体装置の製造方法によれば、製品歩留まりが高く、かつ、高品質の超高耐圧デバイス用の単結晶ＳｉＣエピ基板を製造することを可能にするという効果を奏する。

実施の形態１にかかる単結晶４Ｈ−ＳｉＣ自立エピ基板の製造プロセスを示す断面図である。 実施の形態２にかかる単結晶４Ｈ−ＳｉＣエピ基板の製造プロセスを示す断面図である。 実施の形態３にかかる単結晶４Ｈ−ＳｉＣ自立エピ基板の製造プロセスを示す断面図である。

以下に添付図面を参照して、この発明にかかる半導体装置および半導体装置の製造方法の好適な実施の形態を詳細に説明する。本明細書および添付図面においては、ｎまたはｐを冠記した層や領域では、それぞれ電子または正孔が多数キャリアであることを意味する。また、ｎやｐに付す＋および−は、それぞれそれが付されていない層や領域よりも高不純物濃度および低不純物濃度であることを意味する。＋および−を含めたｎやｐの表記が同じ場合は近い濃度であることを示し濃度が同等とは限らない。なお、以下の実施の形態の説明および添付図面において、同様の構成には同一の符号を付し、重複する説明を省略する。

（実施の形態１）
本発明に係る１０ｋＶ超級の超高耐圧バイポーラデバイス用の炭化珪素半導体基板の製造方法を実施するための形態について、図１を用いて説明する。図１は、実施の形態１にかかる単結晶４Ｈ−ＳｉＣ自立エピ基板の製造プロセスを示す断面図である。

ここで、図１は、超高耐圧ｎチャネル型ＩＧＢＴ用の単結晶４Ｈ−ＳｉＣ自立エピ基板の製造プロセスを断面図で示している。なお、エピ成長は全て連続的であっても良いし、非連続的であっても良い。

厚膜エピ成長用の基板としては、単結晶４Ｈ−ＳｉＣ基板１ａを用いる。単結晶４Ｈ−ＳｉＣ基板１ａの導電性はｎ型でも良いしｐ型でも良いし、単結晶４Ｈ−ＳｉＣ基板１ａとして半絶縁性基板でも良い。本発明では厚膜エピ成長後に、後述する刳り抜き加工を行うことから、デバイス（半導体装置）製造時に取り扱う半導体基板の直径よりも少なくとも５ｍｍ以上、直径が大きな単結晶４Ｈ−ＳｉＣ基板１ａを選定する。なお、市販の単結晶４Ｈ−ＳｉＣ基板は、Ｓｉ面が主面（おもて面）であることが多いが、Ｃ面を主面に変更して用いても良い。

単結晶４Ｈ−ＳｉＣ基板１ａの主面（優先面）に対して、前段研削または前段研磨加工後にＣＭＰ（化学機械研磨：Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）加工を実施しても良い。また、単結晶４Ｈ−ＳｉＣ基板１ａの端部に面取り（ベベリング）加工を施しても良い。

次に、単結晶４Ｈ−ＳｉＣ基板１ａに、一般的な純水超音波洗浄、有機溶剤超音波洗浄、ＳＰＭ（Ｓｕｌｆｕｒｉｃ Ａｃｉｄ Ｐｅｒｏｘｉｄｅ Ｍｉｘｔｕｒｅ）洗浄、ＲＣＡ（強酸および高塩基溶液を用いたウェット洗浄）洗浄等を行って、十分に清浄な表面状態とする。

次に、単結晶４Ｈ−ＳｉＣ基板１ａを用いて、エピ成長装置により単結晶４Ｈ−ＳｉＣエピ膜２ａを形成する。ここでは、単結晶４Ｈ−ＳｉＣ基板１ａの主面（Ｓｉ面）側にエピ成長を行う。

例えば、エピ成長装置のチャンバー（反応炉）に単結晶４Ｈ−ＳｉＣ基板１ａをセットした後に成長温度まで加熱し、チャンバー内にＳｉＨ₄（モノシラン）等のシリコン源ガスと、Ｃ₃Ｈ₈（プロパン）等のカーボン源ガスを供給し、さらにドーパントガスを供給する。ドーパントガスはｎ型であればＮ₂（窒素）、ｐ型であればＴＭＡ（トリメチルアルミニウム）等が用いられる。また、チャンバー内にさらにキャリアガスとしてＡｒ（アルゴン）やＨ₂（水素）を供給しても良い。さらにチャンバー内に供給する各ガス流量を調整して、チャンバー内の圧力・基板温度を適切に制御することで、所望のエピ濃度、エピ成長速度、結晶性、均一性において、所望の設定濃度・設定膜厚となるように単結晶４Ｈ−ＳｉＣのエピ成長を行う。

以上のようにして、単結晶４Ｈ−ＳｉＣのエピ成長を行った場合、図１に示すように、単結晶４Ｈ−ＳｉＣ基板１ａと反対側の単結晶４Ｈ−ＳｉＣエピ膜２ａの表面の端部には突起状のエピ欠陥１１が発生する。

このように、単結晶４Ｈ−ＳｉＣ基板１ａの上に、膜厚１００μｍ以上の単結晶４Ｈ−ＳｉＣエピ膜２ａを成長させる。ここで、単結晶４Ｈ−ＳｉＣエピ基板３ａは、単結晶４Ｈ−ＳｉＣ基板１ａの上に、単結晶４Ｈ−ＳｉＣエピ膜２ａを成長させた基板を示す。単結晶４Ｈ−ＳｉＣエピ膜２ａは単層でも良いし、多層でも良い。また、単結晶４Ｈ−ＳｉＣエピ膜２ａの導電型はｎ型でも良いし、ｐ型でも良い。エピ成長終了後は、すぐに各ガスの供給を停止して、エピ成長装置内を高真空排気した後、Ａｒガス等の不活性ガスをパージ（置換）して、単結晶４Ｈ−ＳｉＣエピ基板３ａを取り出しても良い。また、Ａｒガス等のキャリアガスだけを定圧ないし非定圧で流した状態で基板の加熱を止めて、十分に単結晶４Ｈ−ＳｉＣエピ基板３ａを冷却してから、エピ成長装置内を高真空排気して単結晶４Ｈ−ＳｉＣエピ基板３ａを取り出しても良い。また、単結晶４Ｈ−ＳｉＣエピ基板３ａを取り出した後に純水、ないし有機溶剤、ないし酸性水溶液等によって洗浄処理を行っても良い。

次に、単結晶４Ｈ−ＳｉＣエピ膜２ａをエピ成長させた後、所定の直径まで単結晶４Ｈ−ＳｉＣエピ基板３ａを刳り抜き加工する。ここで、刳り抜き加工とは、周辺部を除去して中心部のみを残す加工である。例えば、円筒形の形状の場合、刳り抜き加工は、断面の円の直径を短くなるように周辺を均等に除去する加工である。また、単結晶４Ｈ−ＳｉＣエピ基板４ａは、刳り抜き加工後に得られる小径の基板を示す。この小径がデバイス製造時に取り扱う半導体基板の直径になる。刳り抜き加工の方法としてはレーザ加工（レーザ光の熱で基板を切断する加工）、機械加工（切削工具や工作機械を用いて基板を切断する加工）、超音波加工（超音波を用いて基板を切断する加工）、ウォータージェット加工（小さい穴などを通して得られる細い水流を用いて基板を切断する加工）等があり、いずれを用いても併用しても構わない。

図１において、点線で囲まれた部分１２は、刳り抜き加工時に刳り抜きされる部分を示す。刳り抜き加工は、突起状のエピ欠陥、クレバス状の粗大な空隙からなるエピ欠陥および異なるポリタイプなどの粗大なエピ欠陥を除去するために必要な部分を削除する。例えば、刳り抜き加工は、少なくとも５ｍｍ以上直径が短くなるように周辺部を削除する。また、図１に示すように、刳り抜き加工後の単結晶４Ｈ−ＳｉＣエピ基板４ａは、突起状のエピ欠陥１１が削除されている。また、Ｒは、刳り抜き加工前の単結晶４Ｈ−ＳｉＣエピ基板４ａの直径であり、ｒは刳り抜き加工後の単結晶４Ｈ−ＳｉＣエピ基板４ａの直径である。この刳り抜き加工により、突起状のエピ欠陥、クレバス状の粗大な空隙からなるエピ欠陥および異なるポリタイプなどの粗大なエピ欠陥を除去される。なお、刳り抜き後の直径ｒに支障がない範囲内においては、単結晶４Ｈ−ＳｉＣエピ基板３ａの中心位置を中心とせずに刳り抜き加工しても良い。

次に、単結晶４Ｈ−ＳｉＣエピ基板４ａのエピ面側について、研削・研磨加工により鏡面仕上げとする。エピ面側の研削加工は行わなくても良い。なお、単結晶４Ｈ−ＳｉＣエピ膜２ａの表面が十分に平坦である場合は、研削・研磨加工のいずれも行わなくても良い。次に、単結晶４Ｈ−ＳｉＣエピ基板４ａの端部について、第１オリエンテーションフラット（不図示）および第２オリエンテーションフラット（不図示）をエッジ研磨加工により作製する。なお、第２オリエンテーションフラットは不要であれば加工しなくてもよい。図１において、点線１３は、単結晶４Ｈ−ＳｉＣエピ膜２ａの表面が、研削・研磨加工によって平坦化された上で、研削・研磨加工の前よりも残厚が薄くなったことを示す。単結晶４Ｈ−ＳｉＣエピ基板４ａの端部のエッジ研磨加工は、単結晶４Ｈ−ＳｉＣエピ基板４ａの端部の表面を研削および研磨加工を行うことである。

次に、単結晶４Ｈ−ＳｉＣエピ基板４ａの裏面側から単結晶４Ｈ−ＳｉＣ基板１ａを、単結晶４Ｈ−ＳｉＣエピ膜２ａの成長初期に形成された層に到達するまで、研削・研磨加工により除去する。これにより、自立エピ膜である単結晶４Ｈ−ＳｉＣ自立エピ基板５ａが得られる。この単結晶４Ｈ−ＳｉＣ自立エピ基板５ａがデバイス製造時に取り扱う半導体基板になる。次に、単結晶４Ｈ−ＳｉＣ自立エピ基板５ａの片面、ないし両面をＣＭＰにより鏡面加工しても良い。図１において、点線で囲まれた部分１４は、研削・研磨加工により除去される部分を示す。

また、レーザマーキング等により基板のシリアルＮｏ．を基板に再加工しても良い。再レーザマーキング位置は、第１オリエンテーションフラット近傍のＣ面が好ましいが、Ｓｉ面でも良いし、第１オリエンテーションフラット近傍でなくとも良い。さらに、基板の端部のベベリング加工を行ってベベル（傾斜）を形成する。ベベル面を鏡面仕上げとしても良い。ベベル形状はＲ（ラウンド）形状でも良いし、テーパー形状でも良い。

なお、単結晶４Ｈ−ＳｉＣ自立エピ基板５ａの状態となってから、基板表面の凹凸を無くし、平坦度の高い状態にするエッジ鏡面仕上げを追加しても良いし、単結晶４Ｈ−ＳｉＣエピ基板３ａ、ないし単結晶４Ｈ−ＳｉＣエピ基板４ａの状態で、エッジ鏡面仕上げを追加しても良い。

なお、刳り抜き加工を行い単結晶４Ｈ−ＳｉＣエピ基板４ａの状態となる前に、単結晶４Ｈ−ＳｉＣエピ基板３ａの裏面側から単結晶４Ｈ−ＳｉＣ基板１ａを、単結晶４Ｈ−ＳｉＣエピ膜２ａの成長初期に形成された層に到達するまで、研削・研磨加工により除去し、先にエピ自立膜としてから刳り抜き加工を行っても良い。

以上、説明したように、実施の形態１によれば、デバイス製造時に取り扱う半導体基板としての直径よりも、直径が５ｍｍ以上大きな単結晶ＳｉＣ基板に、少なくとも膜厚１００μｍ以上の単層、または多層からなる単結晶ＳｉＣを厚膜エピ成長させて厚膜エピ基板とした後、所定の直径に刳り抜き加工を行う。これにより、突起状のエピ欠陥や、クレバス状の粗大な空隙からなるエピ欠陥や、異なるポリタイプなどの粗大なエピ欠陥が、基板端部に存在しない状態とすることができる。

突起状のエピ欠陥が基板端部に存在しない状態であるため、単結晶ＳｉＣエピ基板の端部のベベリング加工やエッジ研磨を行う際の困難はなくなる。また、クレバス状の粗大な空隙からなるエピ欠陥が基板端部に存在しない状態であるため、単結晶４Ｈ−ＳｉＣエピ基板の歩留まりが向上する。また、クレバス状の粗大な空隙からなるエピ欠陥や、異なるポリタイプなどの粗大なエピ欠陥より、機械的衝撃や熱的衝撃で、単結晶ＳｉＣエピ基板が破損することを防止でき、単結晶ＳｉＣエピ基板の端部の形状不良に伴う搬送等のプロセス流動時に発塵等が発生することを防止できる。

（実施の形態２）
図２は、実施の形態２にかかる単結晶４Ｈ−ＳｉＣエピ基板の製造プロセスを示す断面図である。ここで、図２は、超高耐圧ＰｉＮ（Ｐ−ｉｎｔｒｉｎｓｉｃ−Ｎ）ダイオード用の単結晶４Ｈ−ＳｉＣエピ基板の製造プロセスを断面図で示している。なお、エピ成長は全て連続的であっても良いし、非連続的であっても良い。

厚膜エピ成長用の基板としては、単結晶４Ｈ−ＳｉＣ基板１ｂを用いる。単結晶４Ｈ−ＳｉＣ基板１ｂの導電性はｎ型でも良いしｐ型でも良いし、単結晶４Ｈ−ＳｉＣ基板１ａとして半絶縁性基板でも良い。ただし、半絶縁基板を用いる場合は、超高耐圧ＰｉＮダイオードでも自立膜化する必要性が生じる。また、ｎ型、ないしｐ型の単結晶４Ｈ−ＳｉＣ基板と同等の接触抵抗となるようなｎ型、ないしｐ型のコンタクト層が新たに裏面側に必要となる。本発明では厚膜エピ成長後に、刳り抜き加工を行うことから、デバイス製造時に取り扱う半導体基板としての直径よりも少なくとも５ｍｍ以上は直径が大きな単結晶４Ｈ−ＳｉＣ基板１ｂを選定する。なお、市販の単結晶４Ｈ−ＳｉＣ基板はＳｉ面が主面であることが多いが、Ｃ面を主面に変更して用いても良い。

単結晶４Ｈ−ＳｉＣ基板１ｂの主面に対して、前段研削または前段研磨加工後にＣＭＰ加工を実施しても良い。また、単結晶４Ｈ−ＳｉＣ基板１ｂの端部に面取り（ベベリング）加工を施しても良い。

次に、単結晶４Ｈ−ＳｉＣ基板１ｂに、純水超音波洗浄、有機溶剤超音波洗浄、ＳＰＭ洗浄、ＲＣＡ洗浄等を行って、十分に清浄な表面状態とする。

次に、単結晶４Ｈ−ＳｉＣ基板１ｂを用いて、エピ成長装置により単結晶４Ｈ−ＳｉＣエピ膜２ｂを形成する。ここでは、単結晶４Ｈ−ＳｉＣ基板１ｂの主面（Ｓｉ面）側にエピ成長を行う。

例えば、エピ成長装置のチャンバー内に単結晶４Ｈ−ＳｉＣ基板１ｂをセットした後に成長温度まで加熱し、チャンバー内にＳｉＨ₄（モノシラン）等のシリコン源ガスと、Ｃ₃Ｈ₈（プロパン）等のカーボン源ガスを供給し、さらにドーパントガスを供給する。ドーパントガスはｎ型であればＮ₂（窒素）、ｐ型であればＴＭＡ（トリメチルアルミニウム）等が用いられる。また、チャンバー内にさらにキャリアガスとしてＡｒ（アルゴン）やＨ₂（水素）を供給しても良い。さらにチャンバー内に供給する各ガス流量を調整して、チャンバー内の圧力・基板温度を適切に制御することで、所望のエピ濃度、エピ成長速度、結晶性、均一性において、所望の設定濃度・設定膜厚となるように単結晶４Ｈ−ＳｉＣのエピ成長を行う。

以上のようにして、単結晶４Ｈ−ＳｉＣのエピ成長を行った場合、図２に示すように、単結晶４Ｈ−ＳｉＣ基板１ｂと反対側の単結晶４Ｈ−ＳｉＣエピ膜２ｂの表面の端部には突起状のエピ欠陥２１が発生する。

このように、単結晶４Ｈ−ＳｉＣ基板１ｂの上に、膜厚１００μｍ以上の単結晶４Ｈ−ＳｉＣエピ膜２ｂを成長させる。ここで、単結晶４Ｈ−ＳｉＣエピ基板３ｂは、単結晶４Ｈ−ＳｉＣ基板１ｂの上に、単結晶４Ｈ−ＳｉＣエピ膜２ｂを成長させた基板を示す。単結晶４Ｈ−ＳｉＣエピ膜２ｂは単層でも良いし、多層でも良いが、導電型は単結晶４Ｈ−ＳｉＣ基板１ｂと同一としなければならない。エピ成長終了後は、すぐに各ガスの供給を停止して、エピ成長装置内を高真空排気した後、Ａｒガス等の不活性ガスをパージして単結晶４Ｈ−ＳｉＣエピ基板３ｂを取り出しても良い。また、Ａｒガス等のキャリアガスだけを定圧ないし非定圧で流した状態で基板の加熱を止めて、十分に単結晶４Ｈ−ＳｉＣエピ基板３ｂを冷却してから、エピ成長装置内を高真空排気して単結晶４Ｈ−ＳｉＣエピ基板３ｂを取り出しても良い。また、単結晶４Ｈ−ＳｉＣエピ基板３ｂを取り出した後に純水、ないし有機溶剤、ないし酸性水溶液等によって洗浄処理を行っても良い。

次に、単結晶４Ｈ−ＳｉＣエピ膜２ｂをエピ成長させた後、所定の直径まで単結晶４Ｈ−ＳｉＣエピ基板３ｂを刳り抜き加工する。ここで、単結晶４Ｈ−ＳｉＣエピ基板４ｂは、刳り抜き加工後に得られる小径の基板を示す。刳り抜き加工の方法としてはレーザ加工、機械加工、超音波加工、ウォータージェット加工などがあり、いずれを用いても併用しても構わない。

図２において、点線で囲まれた部分２２は、刳り抜き加工時に刳り抜きされる部分を示す。また、図２に示すように、刳り抜き加工後の単結晶４Ｈ−ＳｉＣエピ基板４ｂは、突起状のエピ欠陥２１が削除されている。また、Ｒは、刳り抜き加工前の単結晶４Ｈ−ＳｉＣエピ基板４ｂの直径であり、ｒは刳り抜き加工後の単結晶４Ｈ−ＳｉＣエピ基板４ｂの直径である。なお、刳り抜き後の直径ｒに支障がない範囲内においては、単結晶４Ｈ−ＳｉＣエピ基板３ａの中心位置を中心とせずに刳り抜き加工しても良い。

次に、単結晶４Ｈ−ＳｉＣエピ基板４ｂの端部について、第１オリエンテーションフラット（不図示）および第２オリエンテーションフラット（不図示）をエッジ研磨加工により作製する。なお、第２オリエンテーションフラットは不要であれば加工しなくてもよい。図２において、点線２３は、単結晶４Ｈ−ＳｉＣエピ膜２ｂの表面が、研削・研磨加工によって平坦化された上で、研削・研磨加工の前よりも残厚が薄くなったことを示す。

また、レーザマーキング等により基板のシリアルＮｏ．を基板に再加工しても良い。再レーザマーキング位置は、第１オリエンテーションフラット近傍のＣ面が好ましいが、Ｓｉ面でも良いし、第１オリエンテーションフラット近傍でなくとも良い。さらに、基板の端部のベベリング加工を行ってベベルを作製する。ベベル面を鏡面仕上げとしても良い。ベベル形状はＲ形状でも良いし、テーパー形状でも良い。

次に、単結晶４Ｈ−ＳｉＣエピ基板４ｂのエピ面側について、研削・研磨加工により鏡面仕上げとする。エピ面側の研削加工は行わなくても良い。また、単結晶４Ｈ−ＳｉＣエピ膜２ｂの表面が十分に平坦である場合は、研削・研磨加工のいずれも行わなくても良い。また、単結晶４Ｈ−ＳｉＣエピ基板４ｂの裏面研磨加工は行っても良い。

次に、単結晶４Ｈ−ＳｉＣエピ基板４ｂのエピ面側について、単結晶４Ｈ−ＳｉＣエピ膜２ｂとは異なる導電型の単結晶４Ｈ−ＳｉＣエピ膜６ｂと単結晶４Ｈ−ＳｉＣエピ膜７ｂをエピ成長させる。ここで、異なる導電型とは、導電性が同じではない導電型である。例えば、ｐ型と異なる導電型は、ｎ型である。単結晶４Ｈ−ＳｉＣエピ基板５ｂは、単結晶４Ｈ−ＳｉＣエピ膜６ｂと単結晶４Ｈ−ＳｉＣエピ膜７ｂをエピ成長させた基板を示す。単結晶４Ｈ−ＳｉＣエピ膜６ｂと単結晶４Ｈ−ＳｉＣエピ膜７ｂのエピ成長は連続的であっても良いし、非連続的であっても良い。なお、単結晶４Ｈ−ＳｉＣエピ膜６ｂよりも単結晶４Ｈ−ＳｉＣエピ膜７ｂの方がドーパント濃度は高い状態となるようにエピ条件を設定する必要がある。なお、単結晶４Ｈ−ＳｉＣエピ膜２ｂの表面が十分に平坦である場合は、刳り抜き加工を行う前に連続的、ないし非連続的に単結晶４Ｈ−ＳｉＣエピ膜６ｂと単結晶４Ｈ−ＳｉＣエピ膜７ｂをエピ成長しても良い。

単結晶４Ｈ−ＳｉＣエピ膜６ｂと単結晶４Ｈ−ＳｉＣエピ膜７ｂをエピ成長させて得られた単結晶４Ｈ−ＳｉＣエピ基板５ｂの裏面研磨加工は行っても良い。この単結晶４Ｈ−ＳｉＣエピ基板５ｂがデバイス製造時に取り扱う半導体基板になる。ｎ型の単結晶４Ｈ−ＳｉＣ基板１ｂを用いた場合、ｎ型の単結晶４Ｈ−ＳｉＣ基板１ｂおよび単結晶４Ｈ−ＳｉＣエピ膜２ｂがドリフト層となり、ｐ型の単結晶４Ｈ−ＳｉＣエピ膜６ｂがアノード層となり、ｐ型の単結晶４Ｈ−ＳｉＣエピ膜７ｂがコンタクト層となる。一方、ｐ型の単結晶４Ｈ−ＳｉＣ基板１ｂを用いた場合、ｐ型の単結晶４Ｈ−ＳｉＣ基板１ｂおよび単結晶４Ｈ−ＳｉＣエピ膜２ｂがドリフト層となり、ｎ型の単結晶４Ｈ−ＳｉＣエピ膜６ｂがカソード層となり、ｎ型の単結晶４Ｈ−ＳｉＣエピ膜７ｂがコンタクト層となる。

なお、自立膜化する場合は、刳り抜き加工を行い単結晶４Ｈ−ＳｉＣエピ基板４ｂの状態となる前に、単結晶４Ｈ−ＳｉＣエピ基板３ｂの裏面側から単結晶４Ｈ−ＳｉＣ基板１ｂを、単結晶４Ｈ−ＳｉＣエピ膜２ｂの成長初期に形成された層に到達するまで、研削・研磨加工により除去する。

以上、説明したように、実施の形態２によれば、実施の形態１と同様の効果を奏する。また、実施の形態２によれば、ｐｎ接合を有する単結晶４Ｈ−ＳｉＣ基板が製造され、この単結晶４Ｈ−ＳｉＣ基板から超高耐圧ＰｉＮダイオードを製造することができる。

（実施の形態３）
図３は、実施の形態３にかかる単結晶４Ｈ−ＳｉＣ自立エピ基板の製造プロセスを示す断面図である。ここで、図３は、超高耐圧ｎチャネルＩＧＢＴ用の単結晶４Ｈ−ＳｉＣ自立エピ基板の製造プロセスを断面図で示している。なお、エピ成長は全て連続的であっても良いし、非連続的であっても良い。

厚膜エピ成長用の基板としては、単結晶４Ｈ−ＳｉＣ基板１ｃを用いる。単結晶４Ｈ−ＳｉＣ基板１ｃの導電性はｎ型でも良いしｐ型でも良いし、単結晶４Ｈ−ＳｉＣ基板１ｃとして半絶縁性基板を用いても良い。本発明では厚膜エピ成長後に、刳り抜き加工を行うことから、所定の直径よりも少なくとも５ｍｍ以上は直径が大きな単結晶４Ｈ−ＳｉＣ基板１ｃを選定する。なお、市販の単結晶４Ｈ−ＳｉＣ基板はＳｉ面が主面であることが多いが、Ｃ面を主面に変更して用いても良い。

単結晶４Ｈ−ＳｉＣ基板１ｃの主面に対して、前段研削または前段研磨加工後にＣＭＰ加工を実施しても良い。また、単結晶４Ｈ−ＳｉＣ基板１ｃの端部に面取り（ベベリング）加工を施しても良い。

次に、単結晶４Ｈ−ＳｉＣ基板１ｃに、純水超音波洗浄、有機溶剤超音波洗浄、ＳＰＭ洗浄、ＲＣＡ洗浄等を行って、十分に清浄な表面状態とする。

次に、単結晶４Ｈ−ＳｉＣ基板１ｃを用いて、エピ成長装置により単結晶４Ｈ−ＳｉＣエピ膜２ｃを形成する。ここでは、単結晶４Ｈ−ＳｉＣ基板１ｃの主面（Ｓｉ面）側にエピ成長を行う。

例えば、エピ成長装置のチャンバーに単結晶４Ｈ−ＳｉＣ基板１ｃをセットした後に成長温度まで加熱し、チャンバー内にＳｉＨ₄（モノシラン）等のシリコン源ガスと、Ｃ₃Ｈ₈（プロパン）等のカーボン源ガスを供給し、さらにドーパントガスを供給する。ドーパントガスはｎ型であればＮ₂（窒素）、ｐ型であればＴＭＡ（トリメチルアルミニウム）等が用いられる。また、チャンバー内にさらにキャリアガスとしてＡｒ（アルゴン）やＨ₂（水素）を供給しても良い。さらにチャンバー内に供給する各ガス流量を調整して、チャンバー内の圧力・基板温度を適切に制御することで、所望のエピ濃度、エピ成長速度、結晶性、均一性において、所望の設定濃度・設定膜厚となるように単結晶４Ｈ−ＳｉＣのエピ成長を行う。

以上のようにして、単結晶４Ｈ−ＳｉＣのエピ成長を行った場合、図３に示すように、単結晶４Ｈ−ＳｉＣ基板１ｃと反対側の単結晶４Ｈ−ＳｉＣエピ膜２ｃの表面の端部には突起状のエピ欠陥３１が発生する。

このように、単結晶４Ｈ−ＳｉＣ基板１ｃの上に、膜厚１００μｍ以上の単結晶４Ｈ−ＳｉＣエピ膜２ｃを成長させる。ここで、単結晶４Ｈ−ＳｉＣエピ基板３ｃは、単結晶４Ｈ−ＳｉＣ基板１ｃの上に、単結晶４Ｈ−ＳｉＣエピ膜２ｃを成長させた基板を示す。単結晶４Ｈ−ＳｉＣエピ膜２ｃは単層でも良いし、多層でも良い。単結晶４Ｈ−ＳｉＣエピ膜２ｃの導電型はｎ型、あるいはｐ型とする。エピ成長終了後は、すぐに各ガスの供給を停止して、エピ成長装置内を高真空排気した後、Ａｒガス等の不活性ガスをパージして単結晶４Ｈ−ＳｉＣエピ基板３ｃを取り出しても良い。また、Ａｒガス等のキャリアガスだけを定圧ないし非定圧で流した状態で基板の加熱を止めて、十分に単結晶４Ｈ−ＳｉＣエピ基板３ｃを冷却してから、エピ成長装置内を高真空排気して単結晶４Ｈ−ＳｉＣエピ基板３ｃを取り出しても良い。また、単結晶４Ｈ−ＳｉＣエピ基板３ｃを取り出した後に純水、ないし有機溶剤、ないし酸性水溶液等によって洗浄処理を行っても良い。

次に、単結晶４Ｈ−ＳｉＣエピ膜２ｃをエピ成長させた後、単結晶４Ｈ−ＳｉＣエピ基板３ｃのエピ面側について、研削・研磨加工により鏡面仕上げとする。研削加工は行わなくても良い。また、単結晶４Ｈ−ＳｉＣエピ膜２ｃの表面が十分に平坦である場合は、研削・研磨加工のいずれも、行わなくても良い。また、単結晶４Ｈ−ＳｉＣエピ基板３ｃの裏面研磨は行っても良い。図３において、点線３２は、単結晶４Ｈ−ＳｉＣエピ基板３０のエピ面および裏面が研削・研磨加工されたことを示す。また、図３に示すように、研削・研磨加工後の単結晶４Ｈ−ＳｉＣエピ基板３ｃは、突起状のエピ欠陥３１が削除されている。

また、単結晶４Ｈ−ＳｉＣエピ基板３ｃについて、単結晶４Ｈ−ＳｉＣエピ膜２ｃの表面に、単結晶４Ｈ−ＳｉＣエピ膜２ｃと同じ導電型を持ち、単結晶４Ｈ−ＳｉＣエピ膜２ｃと不純物濃度が異なる単結晶４Ｈ−ＳｉＣエピ膜６ｃをエピ成長しても良い。

また、単結晶４Ｈ−ＳｉＣエピ膜２ｃまたは６ｃの表面に、単結晶４Ｈ−ＳｉＣエピ膜２ｃと異なる導電型を持つ単結晶４Ｈ−ＳｉＣエピ膜７ｃをエピ成長しても良い。

次に、単結晶４Ｈ−ＳｉＣエピ膜２ｃ、６ｃまたは７ｃの表面に、単結晶４Ｈ−ＳｉＣエピ膜２ｃと異なる導電型を持つ単結晶４Ｈ−ＳｉＣエピ膜８ｃをエピ成長させる。なお、単結晶４Ｈ−ＳｉＣエピ膜７ｃの表面には、単結晶４Ｈ−ＳｉＣエピ膜７ｃと不純物濃度が異なる単結晶４Ｈ−ＳｉＣエピ膜８ｃをエピ成長させる。

以上のようにして、単結晶４Ｈ−ＳｉＣのエピ成長を行った場合、図３に示すように、単結晶４Ｈ−ＳｉＣ基板１ｃと反対側の単結晶４Ｈ−ＳｉＣエピ膜８ｃの表面の端部には突起状のエピ欠陥３３が発生する。

単結晶４Ｈ−ＳｉＣエピ膜８ｃをエピ成長させた後、所定の直径まで単結晶４Ｈ−ＳｉＣエピ基板４ｃを刳り抜き加工する。ここで、単結晶４Ｈ−ＳｉＣエピ基板４ｃは、刳り抜き加工後に得られる小径の基板を示す。刳り抜き加工の方法としてはレーザ加工、機械加工、超音波加工、ウォータージェット加工などがあり、いずれを用いても併用しても構わない。

図３において、点線で囲まれた部分３４は、刳り抜き加工時に刳り抜きされる部分を示す。また、図３に示すように、刳り抜き加工後の単結晶４Ｈ−ＳｉＣエピ基板４ｃは、突起状のエピ欠陥３３が削除されている。また、Ｒは、刳り抜き加工前の単結晶４Ｈ−ＳｉＣエピ基板４ｃの直径であり、ｒは刳り抜き加工後の単結晶４Ｈ−ＳｉＣエピ基板４ｃの直径である。なお、刳り抜き後の直径ｒに支障がない範囲内においては、単結晶４Ｈ−ＳｉＣエピ基板３ａの中心位置を中心とせずに刳り抜き加工しても良い。

次に、単結晶４Ｈ−ＳｉＣエピ基板４ｃの端部について、第１オリエンテーションフラット（不図示）および第２オリエンテーションフラット（不図示）をエッジ研磨加工により作製する。なお、第２オリエンテーションフラットは不要であれば加工しなくてもよい。図３において、点線３５は、単結晶４Ｈ−ＳｉＣエピ膜８ｃの表面が、研削・研磨加工によって平坦化された上で、研削・研磨加工の前よりも残厚が薄くなったことを示す。

次に、単結晶４Ｈ−ＳｉＣエピ基板４ｃの裏面側から単結晶４Ｈ−ＳｉＣ基板１ｃを、単結晶４Ｈ−ＳｉＣエピ膜２ｃの成長初期に形成された層に到達するまで、研削・研磨加工により除去する。これにより、自立エピ膜である単結晶４Ｈ−ＳｉＣ自立エピ基板５ｃが得られる。この単結晶４Ｈ−ＳｉＣ自立エピ基板５ｃがデバイス製造時に取り扱う半導体基板になる。次に、単結晶４Ｈ−ＳｉＣエピ膜８ｃについても、研削・研磨加工しても良い。単結晶４Ｈ−ＳｉＣエピ膜５ｃの片面、ないし両面をＣＭＰ仕上げとしても良い。

また、レーザマーキング等により基板のシリアルＮｏ．を基板に再加工しても良い。再レーザマーキング位置は、第１オリエンテーションフラット近傍のＣ面が好ましいが、Ｓｉ面でも良いし、第１オリエンテーションフラット近傍でなくとも良い。さらに、基板の端部のベベリング加工を行ってベベルを作製する。ベベル面を鏡面仕上げとしても良い。ベベル形状はＲ形状でも良いし、テーパー形状でも良い。図３において、点線で囲まれた部分３６は、研削・研磨加工により除去される部分を示す。

なお、刳り抜き加工を行い単結晶４Ｈ−ＳｉＣエピ基板４ｃの状態となる前に、単結晶４Ｈ−ＳｉＣエピ基板３ｃの裏面側から単結晶４Ｈ−ＳｉＣ基板１ｃを、単結晶４Ｈ−ＳｉＣエピ膜２ｃの成長初期に形成された層に到達するまで、研削・研磨加工により除去し、先にエピ自立膜としてから刳り抜き加工を行っても良い。

例えば、単結晶４Ｈ−ＳｉＣエピ膜２ｃをｎ型とし、ｎチャネル型ＩＧＢＴを製造する場合、ｎ型の単結晶４Ｈ−ＳｉＣエピ膜２ｃがドリフト層となり、ｐ型の単結晶４Ｈ−ＳｉＣエピ膜８ｃはコンタクト層となる。この場合、単結晶４Ｈ−ＳｉＣ自立エピ基板５ｃの、単結晶４Ｈ−ＳｉＣエピ膜２ｃ側の面を主面にしてＭＯＳゲート（金属−酸化膜−半導体からなる絶縁ゲート）構造を形成すればよい。ｎ型の単結晶４Ｈ−ＳｉＣエピ膜６ｃは例えばオフ時にＭＯＳゲート側のｐｎ接合から伸びる空乏層の伸びを抑制するフィールドストップ層となり、ｐ型の単結晶４Ｈ−ＳｉＣエピ膜７ｃは例えばコレクタ層となる。

あるいは、ｐ型の単結晶４Ｈ−ＳｉＣエピ膜２ｃがコンタクト層となり、ｎ型の単結晶４Ｈ−ＳｉＣエピ膜８ｃはドリフト層となる。この場合、単結晶４Ｈ−ＳｉＣ自立エピ基板５ｃの、単結晶４Ｈ−ＳｉＣエピ膜８ｃ側の面を主面にしてＭＯＳゲート構造を形成すればよい。ｎ型の単結晶４Ｈ−ＳｉＣエピ膜７ｃは例えばオフ時にＭＯＳゲート側のｐｎ接合から伸びる空乏層の伸びを抑制するフィールドストップ層となり、ｐ型の単結晶４Ｈ−ＳｉＣエピ膜６ｃは例えばコレクタ層となる。

また、単結晶４Ｈ−ＳｉＣエピ膜２ｃをｐ型とし、ｐチャネル型ＩＧＢＴを製造する場合、ｐ型の単結晶４Ｈ−ＳｉＣエピ膜２ｃがドリフト層となり、ｎ型の単結晶４Ｈ−ＳｉＣエピ膜８ｃはコンタクト層となる。この場合、単結晶４Ｈ−ＳｉＣ自立エピ基板５ｃの、単結晶４Ｈ−ＳｉＣエピ膜２ｃ側の面を主面にしてＭＯＳゲート構造を形成すればよい。ｐ型の単結晶４Ｈ−ＳｉＣエピ膜６ｃは例えばオフ時にＭＯＳゲート側のｐｎ接合から伸びる空乏層の伸びを抑制するフィールドストップ層となり、ｎ型の単結晶４Ｈ−ＳｉＣエピ膜７ｃは例えばコレクタ層となる。

あるいは、ｎ型の単結晶４Ｈ−ＳｉＣエピ膜２ｃがコンタクト層となり、ｐ型の単結晶４Ｈ−ＳｉＣエピ膜８ｃはドリフト層となる。この場合、単結晶４Ｈ−ＳｉＣ自立エピ基板５ｃの、単結晶４Ｈ−ＳｉＣエピ膜８ｃ側の面を主面にしてＭＯＳゲート構造を形成すればよい。ｐ型の単結晶４Ｈ−ＳｉＣエピ膜７ｃは例えばオフ時にＭＯＳゲート側のｐｎ接合から伸びる空乏層の伸びを抑制するフィールドストップ層となり、ｎ型の単結晶４Ｈ−ＳｉＣエピ膜６ｃは例えばコレクタ層となる。

以上、説明したように、実施の形態３によれば、実施の形態１と同様の効果を奏する。また、実施の形態３によれば、ｐｎ接合を有する単結晶４Ｈ−ＳｉＣ基板が製造され、この単結晶４Ｈ−ＳｉＣ基板から超高耐圧ｎチャネルＩＧＢＴを製造することができる。

（実施例）
次に、この発明の実施例に係る単結晶４Ｈ−ＳｉＣ自立エピ基板５ａを製造する工程について、図１を用いて説明する。

本実施例では、厚さ３６５μｍ、直径１００ｍｍのｎ型単結晶４Ｈ−ＳｉＣ基板１ａのＳｉ面上に、設定濃度１×１０¹⁸／ｃｍ³以上、設定膜厚８μｍのｎ⁺型バッファー層、設定濃度４×１０¹⁴／ｃｍ³、設定膜厚２７０μｍのｎ^-型ドリフト層の順にエピタキシャル成長を行った、単結晶４Ｈ−ＳｉＣ厚膜エピ基板４ａを使用する。

この単結晶４Ｈ−ＳｉＣ厚膜エピ基板４ａについて、ＹＡＧ（Ｙｔｔｒｉｕｍ Ａｌｕｍｉｎｕｍ Ｇａｒｎｅｔ）レーザ加工機を用いて直径８０ｍｍに刳り抜いた。さらに、粒度♯６００の砥石によるベベリング加工を行い、第１オリエンテーションフラットと第２オリエンテーションフラットを加工した後、直径７６．６ｍｍまで外周加工を行った。

次に、直径７６．６ｍｍとなった単結晶４Ｈ−ＳｉＣエピ基板４ａについて、単結晶４Ｈ−ＳｉＣエピ膜２ａの表面を設定研磨量１５μｍにて研削および研磨加工を行い、鏡面仕上げとした。

次に、単結晶４Ｈ−ＳｉＣエピ基板４ａについて、裏面である単結晶４Ｈ−ＳｉＣ基板１ａのＣ面を設定研磨量３６５μｍにて研削加工を行い、ｎ型単結晶４Ｈ−ＳｉＣ基板１ａを完全に除去した。そのまま合計設定研磨量１８μｍにて研磨加工およびＣ面ＣＭＰ加工仕上げとした。なお、ここではＣ面を主面としたが、Ｓｉ面を主面としてＣＭＰ仕上げ
としても良いし、両面ＣＭＰ仕上げとしても良い。

次に、再びＹＡＧレーザ加工機を用いて、レーザ出力を調整した上で、Ｃ面側の第１オリエンテーションフラット近傍に、シリアルＮｏ．のレーザマークを再加工した。

最後に、テープ研磨装置により粒度９μｍのダイヤモンド研磨フィルムでエッジ前段研削を行い、さらに粒度１μｍのダイヤモンド研磨フィルムでエッジ鏡面仕上げを行い、直径７６．４ｍｍとした。ベベル形状はＲ形状としたが、テーパー形状としても良い。以上により、残厚２５０μｍのｎ型単結晶４Ｈ−ＳｉＣエピ膜２ａからなる単結晶４Ｈ−ＳｉＣ自立エピ基板５ａを得た。これにより、突起状のエピ欠陥、クレバス状の粗大な空隙からなるエピ欠陥および異なるポリタイプなどの粗大なエピ欠陥がない単結晶４Ｈ−ＳｉＣ自立エピ基板５ａが得られることが確認された。

以上のように、本発明にかかる半導体基板は、電力変換装置や種々の産業用機械などの電源装置などに使用される高耐圧半導体装置の半導体基板に有用である。

１ａ ｎ型またはｐ型の単結晶４Ｈ−ＳｉＣ基板または半絶縁性基板
１ｂ ｎ型またはｐ型の単結晶４Ｈ−ＳｉＣ基板または半絶縁性基板
１ｃ ｎ型またはｐ型の単結晶４Ｈ−ＳｉＣ基板または半絶縁性基板
２ａ ｎ型またはｐ型の単結晶４Ｈ−ＳｉＣエピ膜
２ｂ 基板１ｂと同じ導電型の単結晶４Ｈ−ＳｉＣエピ膜
２ｃ ｎ型またはｐ型の単結晶４Ｈ−ＳｉＣエピ膜
３ａ 単結晶４Ｈ−ＳｉＣエピ膜２ａを成長させた単結晶４Ｈ−ＳｉＣ基板
３ｂ 単結晶４Ｈ−ＳｉＣエピ膜２ｂを成長させた単結晶４Ｈ−ＳｉＣ基板
３ｃ 単結晶４Ｈ−ＳｉＣエピ膜２ｃを成長させた単結晶４Ｈ−ＳｉＣ基板
４ａ 刳り抜き加工後の単結晶４Ｈ−ＳｉＣ基板
４ｂ 刳り抜き加工後の単結晶４Ｈ−ＳｉＣ基板
４ｃ 単結晶４Ｈ−ＳｉＣエピ膜６ｃ、７ｃ、８ｃを成長させ、刳り抜き加工後の単結晶４Ｈ−ＳｉＣ基板
５ａ 単結晶４Ｈ−ＳｉＣ自立エピ基板
５ｂ 単結晶４Ｈ−ＳｉＣエピ膜６ｂ、７ｂを成長させた単結晶４Ｈ−ＳｉＣ基板
５ｃ 単結晶４Ｈ−ＳｉＣ自立エピ基板
６ｂ 基板１ｂと異なる導電型の単結晶４Ｈ−ＳｉＣエピ膜
６ｃ 単結晶４Ｈ−ＳｉＣエピ膜２ｃと同じ導電型の単結晶４Ｈ−ＳｉＣエピ膜
７ｂ 基板１ｂと異なる導電型の単結晶４Ｈ−ＳｉＣエピ膜
７ｃ 単結晶４Ｈ−ＳｉＣエピ膜２ｃと異なる導電型の単結晶４Ｈ−ＳｉＣエピ膜
８ｃ 単結晶４Ｈ−ＳｉＣエピ膜２ｃと異なる導電型の単結晶４Ｈ−ＳｉＣエピ膜

Claims (11)

1. 半導体装置製造時に取り扱う半導体基板の直径より、直径が所定の大きさ以上大きい単結晶炭化珪素基板に、所定の厚さ以上の単層または多層の単結晶炭化珪素の第１膜を、エピタキシャル成長により形成する第１工程と、
   エピタキシャル成長させた前記単結晶炭化珪素基板を、所定の直径に刳り抜き加工する第２工程と、
   刳り抜き加工した前記単結晶炭化珪素基板の端部を研磨加工する第３工程と、
   を含むことを特徴とする炭化珪素半導体基板の製造方法。
2. 前記第１工程は、
   前記単結晶炭化珪素基板に、所定の厚さ以上の単結晶炭化珪素の前記第１膜をエピタキシャル成長により形成し、
   前記第１膜の前記単結晶炭化珪素基板側に対して反対側の表面に、前記単結晶炭化珪素基板と異なる導電型の単結晶炭化珪素の第２膜を、エピタキシャル成長により形成し、
   前記第２膜の前記単結晶炭化珪素基板側に対して反対側の表面に、前記単結晶炭化珪素基板と異なる導電型で、前記第２膜より不純物濃度が高い単結晶炭化珪素の第３膜を、エピタキシャル成長により形成する
   ことを特徴とする請求項１に記載の炭化珪素半導体基板の製造方法。
3. 前記第１工程は、
   前記単結晶炭化珪素基板に、所定の厚さ以上の単結晶炭化珪素の前記第１膜をエピタキシャル成長により形成し、
   前記第１膜の前記単結晶炭化珪素基板側に対して反対側の表面に、前記第１膜と同じ導電型で、前記第１膜と不純物濃度が異なる単結晶炭化珪素の第２膜を、エピタキシャル成長により形成し、
   前記第２膜の前記単結晶炭化珪素基板側に対して反対側の表面に、前記第１膜と異なる導電型の単結晶炭化珪素の第３膜を、エピタキシャル成長により形成し、
   前記第３膜の前記単結晶炭化珪素基板側に対して反対側の表面に、前記第１膜と異なる導電型で、前記第３膜と不純物濃度が異なる単結晶炭化珪素の第４膜を、エピタキシャル成長により形成する
   ことを特徴とする請求項１に記載の炭化珪素半導体基板の製造方法。
4. 前記所定の大きさは５ｍｍであり、前記所定の厚さは１００μｍであり、前記所定の直径は前記半導体装置製造時に取り扱う半導体基板の直径より大きい直径であることを特徴とする請求項１〜３のいずれか一つに記載の炭化珪素半導体基板の製造方法。
5. 前記第３工程は、刳り抜き加工した前記単結晶炭化珪素基板の端部のベベリング加工またはエッジ研磨を行うことを特徴とする請求項１〜４のいずれか一つに記載の炭化珪素半導体基板の製造方法。
6. 前記単結晶炭化珪素基板のポリタイプが、４Ｈ−ＳｉＣまたは６Ｈ−ＳｉＣであることを特徴とする請求項１〜５のいずれか一つに記載の炭化珪素半導体基板の製造方法。
7. 前記第１工程の後、前記第２工程の前に、または、前記第３工程の後に、
   前記単結晶炭化珪素基板を除去する工程
   をさらに含むことを特徴とする請求項１〜６のいずれか一つに記載の炭化珪素半導体基板の製造方法。
8. 前記第２工程は、
   エピタキシャル成長させた前記単結晶炭化珪素基板を、レーザ加工、機械加工、超音波加工またはウォータージェット加工により、前記所定の直径に刳り抜き加工することを特徴とする請求項１〜７のいずれか一つに記載の炭化珪素半導体基板の製造方法。
9. 半導体装置製造時に取り扱う半導体基板の直径より、直径が所定の大きさ以上大きい、単結晶炭化珪素基板に、所定の厚さ以上の単層または多層の単結晶炭化珪素の第１膜を、エピタキシャル成長により形成する第１工程と、
   エピタキシャル成長させた前記単結晶炭化珪素基板を、所定の直径に刳り抜き加工する第２工程と、
   刳り抜き加工した前記単結晶炭化珪素基板の端部を研磨加工する第３工程と、
   を含む製造方法により製造されたことを特徴とする炭化珪素半導体基板。
10. 半導体装置製造時に取り扱う半導体基板の直径より、直径が所定の大きさ以上大きい単結晶炭化珪素基板に、所定の厚さ以上の単層または多層の単結晶炭化珪素の第１膜を、エピタキシャル成長により形成する第１工程と、
    エピタキシャル成長させた前記単結晶炭化珪素基板を、所定の直径に刳り抜き加工する第２工程と、
    刳り抜き加工した前記単結晶炭化珪素基板の端部を研磨加工する第３工程と、
    を含む製造方法により製造された炭化珪素半導体基板を有することを特徴とする半導体装置。
11. 半導体装置製造時に取り扱う半導体基板の直径より、直径が所定の大きさ以上大きい単結晶炭化珪素基板に、所定の厚さ以上の単層または多層の単結晶炭化珪素の第１膜を、エピタキシャル成長により形成する第１工程と、
    エピタキシャル成長させた前記単結晶炭化珪素基板を、所定の直径に刳り抜き加工する第２工程と、
    刳り抜き加工した前記単結晶炭化珪素基板の端部を研磨加工する第３工程と、
    を含む製造方法により製造された炭化珪素半導体基板を用いることを特徴とする半導体装置の製造方法。

Images