JP7358825B2 - 炭化珪素エピタキシャル基板および炭化珪素エピタキシャル基板の製造方法 - Google Patents

炭化珪素エピタキシャル基板および炭化珪素エピタキシャル基板の製造方法 Download PDF

Info

Publication number
JP7358825B2
JP7358825B2 JP2019142492A JP2019142492A JP7358825B2 JP 7358825 B2 JP7358825 B2 JP 7358825B2 JP 2019142492 A JP2019142492 A JP 2019142492A JP 2019142492 A JP2019142492 A JP 2019142492A JP 7358825 B2 JP7358825 B2 JP 7358825B2
Authority
JP
Japan
Prior art keywords
silicon carbide
orientation flat
epitaxial
substrate
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019142492A
Other languages
English (en)
Other versions
JP2021027106A (ja
Inventor
研介 竹中
喜幸 米澤
智久 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2019142492A priority Critical patent/JP7358825B2/ja
Publication of JP2021027106A publication Critical patent/JP2021027106A/ja
Application granted granted Critical
Publication of JP7358825B2 publication Critical patent/JP7358825B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)

Description

この発明は、炭化珪素エピタキシャル基板および炭化珪素エピタキシャル基板の製造方法に関する。
高耐圧、大電流を制御するパワー半導体素子の材料としては、従来シリコン(Si)単結晶が用いられている。シリコンパワー半導体素子にはいくつかの種類があり、用途に合わせてそれらが使い分けられているのが現状である。例えば、PiNダイオード(P-intrinsic-N diode)やバイポーラトランジスタ、さらに、IGBT(Insulated Gate Bipolar Transistor:絶縁ゲート型バイポーラトランジスタ)は、いわゆるバイポーラ型デバイスである。これらの素子は、電流密度は高くできるものの高速でのスイッチングができず、バイポーラトランジスタは数kHzが、IGBTでは20kHz程度の周波数がその使用限界である。
一方、パワーMOSFET(Metal Oxide Semiconductor Field Effect Transistor:絶縁ゲート型電界効果トランジスタ)は、大電流では使用できないものの、数MHzまでの高速で使用できる。しかしながら、市場では大電流と高速性を兼ね備えたパワーデバイスへの要求は強く、シリコンIGBTやパワーMOSFETなどの改良に力が注がれ、現在ではほぼシリコン材料物性限界に近いところまで開発が進んできた。
また、パワー半導体素子の観点からの材料検討も行われ、炭化珪素(SiC)が次世代のパワー半導体素子として、低オン電圧、高速・高温特性に優れた素子であることから、最近特に注目を集めている。というのも、SiCは化学的に非常に安定な材料であり、ポリタイプが4H-SiCの場合はバンドギャップが3.26eVと広く、高温でも半導体として極めて安定的に使用でき、また、最大電界強度もシリコンより1桁以上大きいからである。SiCはシリコンにおける材料限界を超える可能性大であることから、パワー半導体用途で今後の伸長が大きく期待される。
炭化珪素半導体装置では、単結晶4H-SiC(四層周期六方晶の炭化珪素)からなるn+型炭化珪素基板のおもて面上にエピタキシャル成長により、n型炭化珪素エピタキシャル層が形成された炭化珪素エピタキシャル基板が用いられる。n型炭化珪素エピタキシャル層は、半導体製造用の高純度ガスを原材料とするエピタキシャル成長により形成されるため高純度で、ドーパント濃度、膜厚を所望の値に制御することが可能である。このn型炭化珪素エピタキシャル層内にSBD、MOSFET、IGBTやPiNダイオードなどのデバイス構造が作成される。
また、エピタキシャルウエハの割れ、あるいはキズの発生を抑制するため、主面方位〔100〕方向から〔01-1〕、〔0-1-1〕、〔011〕又は〔0-1-1〕方向に傾けた面を持つ基板において、傾けた方向と、60~120°で交わる面が主オリエンテーションフラット面である、(100)の面方位を持つIII-V族化合物単結晶半導体基板が公知である(例えば、下記特許文献1)。
特開平7-277886号公報
しかしながら、単結晶4H-SiC基板に膜厚200μm以上のn型炭化珪素エピタキシャル層を形成した厚膜の炭化珪素エピタキシャル基板は、炭化珪素半導体装置の製造工程で非常に破損しやすい。例えば、炭化珪素エピタキシャル基板を取り扱う際のハンドリング作業や、炭化珪素エピタキシャル基板のエッジ研磨や炭化珪素エピタキシャル基板の裏面研磨等の研磨加工や、イオン注入処理や、RTA(Rapid Thermal Annealing:赤外線ランプ高速アニール)処理等のアニール処理中に破損することがある。図13は、従来の破損した炭化珪素半導体基板を示す上面図である。図13は、カーボンイオンを注入するイオン注入工程で、破損した炭化珪素エピタキシャル基板110を示す。
この発明は、上述した従来技術による問題点を解消するため、炭化珪素半導体装置の製造工程で破損しにくい炭化珪素エピタキシャル基板および炭化珪素エピタキシャル基板の製造方法を提供することを目的とする。
上述した課題を解決し、本発明の目的を達成するため、この発明にかかる炭化珪素エピタキシャル基板は、次の特徴を有する。炭化珪素エピタキシャル基板は、膜厚200μm以上の第1導電型の炭化珪素半導体基板と、前記炭化珪素半導体基板の一方の主面上に設けられた、エピタキシャル成長層と、を備える。前記炭化珪素半導体基板の<1-100>方向と角度公差±5°以内の範囲にて平行な向きで、ステップフロー成長方向に対してステップフロー成長の開始点側に第1オリエンテーションフラット、および<-1-120>方向と角度公差±5°以内の範囲にて平行な向きで、第1オリエンテーションフラットから時計回りに90°の位置に第2オリエンテーションフラットが設けられている。前記第1オリエンテーションフラットの矢高は、前記エピタキシャル成長層の膜厚を、前記炭化珪素半導体基板のオフ角の正接で割った値以上である。
上述した課題を解決し、本発明の目的を達成するため、この発明にかかる炭化珪素エピタキシャル基板の製造方法は、次の特徴を有する。<11-20>方向と角度公差±5°以内の範囲にて平行な向きで、ステップフロー成長方向に対してステップフロー成長の開始点側から反時計回りに90°の位置に第1オリエンテーションフラットを有する第1導電型の炭化珪素半導体基板を、半径が前記炭化珪素半導基板の半径と前記第1オリエンテーションフラットの矢高との差以下となり、前記第1オリエンテーションフラットが無くなるまで刳り抜き加工する第1工程を行う。次に、刳り抜き加工した前記炭化珪素半導体基板の<-1-120>方向と角度公差±5°以内の範囲にて平行な向きで、ステップフロー成長方向に対してステップフロー成長の開始点側から時計回りに90°の位置に第2オリエンテーションフラットを形成する第2工程を行う。次に、前記第2オリエンテーションフラットが形成された前記炭化珪素半導体基板に、エピタキシャル成長により、Si面側にエピタキシャル成長層を形成する第3工程を行う。次に、前記エピタキシャル成長層が形成された前記炭化珪素半導体基板の<1-100>方向と角度公差±5°以内の範囲にて平行な向きで、ステップフロー成長方向に対してステップフロー成長の開始点側に前記第1工程で無くなった前記第1オリエンテーションフラットを形成する第4工程を行う。
また、この発明にかかる炭化珪素エピタキシャル基板の製造方法は、上述した発明において、前記第4工程では、前記第1オリエンテーションフラットの矢高を、前記エピタキシャル成長層の膜厚を前記炭化珪素半導体基板のオフ角の正接で割った値以上に形成することを特徴する。
上述した発明によれば、炭化珪素エピタキシャル基板は、<1-100>方向と角度公差±5°以内の範囲にて平行な向きで、ステップフロー成長方向に対してステップフロー成長の開始点側に第1オリエンテーションフラットを設けている。3C-SiCを伴うクレバス状のエピタキシャル成長欠陥はオフ角度を付与することで<1-100>方向に平行に設けられたステップによって起きるステップフローエピ成長の開始点となる基板末端のステップがない、またはベベル形状によってステップが崩壊している部分から形成されるため、第1オリエンテーションフラットを厚膜エピタキシャル成長の後で<1-100>方向と角度公差±5°以内の範囲にて平行な向きで、ステップフロー成長方向に対してステップフロー成長の開始点側に加工することにより、3C-SiCを伴うクレバス状のエピタキシャル成長欠陥を低減でき、炭化珪素半導体装置の製造工程で破損しにくくなっている。
本発明にかかる炭化珪素エピタキシャル基板および炭化珪素エピタキシャル基板の製造方法によれば、炭化珪素半導体装置の製造工程で破損しにくいという効果を奏する。
実施の形態にかかる炭化珪素エピタキシャル基板を示す上面図である。 実施の形態にかかる炭化珪素エピタキシャル基板の構造を示す断面図である。 従来の炭化珪素半導体基板の微分干渉像を示す。 従来の炭化珪素半導体基板の第2オリエンテーションフラット部分の高倍像微分干渉像を示す。 実施の形態にかかる炭化珪素半導体基板の3C-SiCを伴うクレバス状のエピタキシャル成長欠陥の発生距離を示す断面図である。 実施の形態にかかる炭化珪素エピタキシャル基板の第1オリエンテーションフラット部分を示す上面図である。 実施の形態にかかる炭化珪素エピタキシャル基板の落射明視野顕微鏡像を示す。 市販のn型炭化珪素バルク基板をそのまま用いた設定膜厚283μmの炭化珪素エピタキシャル基板の落射明視野顕微鏡像を示す。 実施の形態にかかる炭化珪素エピタキシャル基板の製造途中の状態を模式的に示す上面図である(その1)。 実施の形態にかかる炭化珪素エピタキシャル基板の製造途中の状態を模式的に示す断面図である(その1)。 実施の形態にかかる炭化珪素エピタキシャル基板の製造途中の状態を模式的に示す上面図である(その2)。 実施の形態にかかる炭化珪素エピタキシャル基板の製造途中の状態を模式的に示す断面図である(その2)。 実施の形態にかかる炭化珪素エピタキシャル基板の製造途中の状態を模式的に示す上面図である(その3)。 実施の形態にかかる炭化珪素エピタキシャル基板の製造途中の状態を模式的に示す断面図である(その3)。 実施の形態にかかる炭化珪素エピタキシャル基板の製造途中の状態を模式的に示す上面図である(その4)。 従来の破損した炭化珪素半導体基板を示す上面図である。
以下に添付図面を参照して、この発明にかかる炭化珪素エピタキシャル基板および炭化珪素エピタキシャル基板の製造方法の好適な実施の形態を詳細に説明する。本明細書および添付図面においては、nまたはpを冠記した層や領域では、それぞれ電子または正孔が多数キャリアであることを意味する。また、nやpに付す+および-は、それぞれそれが付されていない層や領域よりも高不純物濃度および低不純物濃度であることを意味する。+および-を含めたnやpの表記が同じ場合は近い濃度であることを示し濃度が同等とは限らない。なお、以下の実施の形態の説明および添付図面において、同様の構成には同一の符号を付し、重複する説明を省略する。また、本明細書では、ミラー指数の表記において、“-”はその直後の指数につくバーを意味しており、指数の前に“-”を付けることで負の指数をあらわしている。
(実施の形態)
図1は、実施の形態にかかる炭化珪素エピタキシャル基板を示す上面図である。図2は、実施の形態にかかる炭化珪素エピタキシャル基板の構造を示す断面図である。図1に示すように、炭化珪素エピタキシャル基板10は、炭化珪素半導体基板の<1-100>方向と平行な向きで、ステップフロー成長方向に対してステップフロー成長の開始点側に第1オリエンテーションフラット8、および<-1-120>方向と平行な向きで、第1オリエンテーションフラットから時計回りに90°の位置に第2オリエンテーションフラット9が設けられている。オリエンテーションフラットは、炭化珪素半導体基板の結晶方向を示すために設けられたものであり、図1に示すように、炭化珪素半導体基板のエッジを研磨加工して、円周の一部を直線状にすることにより形成されている。なお、直径6インチφ以上のn型単結晶4H-SiCバルク基板については、第2オリエンテーションフラットは設けられていない市販品が多いが、第2オリエンテーションフラットを設けても良い。
また、図2に示すように、炭化珪素エピタキシャル基板10はn+型炭化珪素基板(第1導電型の炭化珪素半導体基板)1、n+型バッファ層2およびn-型ドリフト層3を備える。n+型バッファ層2とn-型ドリフト層3とをあわせて、炭化珪素エピタキシャル層(エピタキシャル成長層)4と称する。n+型バッファ層2は、n+型炭化珪素基板1のおもて面に設けられ、n+型炭化珪素基板1より不純物濃度の低いエピタキシャル成長により形成された半導体層である。n-型ドリフト層3は、n+型バッファ層2のおもて面に設けられ、n+型バッファ層2より不純物濃度の低いエピタキシャル成長により形成された半導体層である。図2では、炭化珪素エピタキシャル層4がn型の半導体層であったが、p型の半導体層であってもかまわない。
実施の形態にかかる炭化珪素エピタキシャル基板では、<1-100>方向と角度公差±5°以内の範囲にて平行な向きで、ステップフロー成長方向に対してステップフロー成長の開始点側に第1オリエンテーションフラット8を設けることにより、炭化珪素半導体装置の製造工程で破損しにくくなっている。この理由について、以下に説明する。
図3は、従来の直径4インチφの炭化珪素半導体基板の微分干渉像を示す。従来の炭化珪素半導体基板110では、<11-20>方向と平行な向きで、ステップフロー成長方向に対してステップフロー成長の開始点側から反時計回りに90°の位置に第1オリエンテーションフラット108が設けられ、<1-100>方向と平行な向きで、ステップフロー成長方向に対してステップフロー成長の開始点側に第2オリエンテーションフラット109が設けられている。微分干渉像は、微分干渉顕微鏡に撮像された像であり、微分干渉顕微鏡は、非染色の試料のコントラストを高めて観察する事ができる装置であり、微小段差を立体的に可視化できる観察方法である。
図4は、従来の炭化珪素半導体基板の第2オリエンテーションフラット部分の高倍像微分干渉像を示す。図4に示すように、第2オリエンテーションフラット部分に3C-SiCを伴うクレバス(深い割れ目)状のエピタキシャル成長欠陥が多数観察される。つまり、エピタキシャル成長欠陥は炭化珪素半導体基板101の<1-100>方向と平行な向きで、ステップフロー成長方向に対してステップフロー成長の開始点側に設けられた第2オリエンテーションフラット109の端部から発生していることがわかる。この3C-SiCを伴うクレバス状のエピタキシャル成長欠陥は、炭化珪素エピタキシャル層4を形成する際に発生した欠陥であり、このエピタキシャル成長欠陥からクラックが成長することにより、炭化珪素半導体装置の製造工程で炭化珪素エピタキシャル基板が破損しやすくなる。
図5は、炭化珪素半導体基板の端部に発生した3C-SiCを伴うクレバス状のエピタキシャル成長欠陥の発生距離を示す断面図である。図5に示すように、エピタキシャル成長欠陥は、炭化珪素半導体基板1のオフ角θの角度で、炭化珪素エピタキシャル層4の内部に進行していく。炭化珪素エピタキシャル層4の膜厚をhとすると、エピタキシャル成長欠陥の横方向(炭化珪素半導体基板1のおもて面と平行な方向)の進行距離lは、l=h/tanθとなる。なお、θの単位はラジアンである。例えば、n+型バッファ層2の膜厚が15μm、n-型ドリフト層3の膜厚が235μmで、オフ角が4°の場合、進行距離lは250/tan(RASIANS(4°))≒3575μmとなる。ただし、実際の3C-SiCを伴うクレバス状のエピタキシャル成長欠陥の横方向の長さにはバラツキが生じる。これは起点の深さにバラツキがあるためである。なお、RASIANSは角度の単位を°からラジアンに変更する関数である。
図6は、実施の形態にかかる炭化珪素エピタキシャル基板の第1オリエンテーションフラット部分を示す上面図である。実施の形態では、第1オリエンテーションフラット8は炭化珪素半導体基板10の<1-100>方向と平行な向きで、ステップフロー成長方向に対してステップフロー成長の開始点側に設けられ、炭化珪素エピタキシャル層4を形成した後に形成される。このため、エピタキシャル成長欠陥が多数存在する領域が第1オリエンテーションフラット8を形成する際に除去され、3C-SiCを伴うクレバス状のエピタキシャル成長欠陥を低減することができる。このため、実施の形態にかかる炭化珪素エピタキシャル基板を用いて炭化珪素半導体装置の製造する際に製造工程で破損しにくくなる。なお、Si面を優先面としてSi面にエピタキシャル成長しても良いし、C面を優先面としてC面にエピタキシャル成長しても良い。
また、第1オリエンテーションフラット8の矢高y(円弧の高さ)は、進行距離l以上であること(y≧l)が好ましい。エピタキシャル成長欠陥は進行距離lまで内部に進行するため、矢高yを進行距離l以上とすることで、内部に進行したエピタキシャル成長欠陥を取り除くことができるためである。
6インチの炭化珪素半導体基板の直径はSEMI規格では150.00±0.20mmなので、半径は、74.9mm~75.1mmであり、第1オリエンテーションフラット8の長さはSEMI規格では57.5±2.5mm、あるいは旧JEITA規格では47.5±2.5mmである。この場合、第1オリエンテーションフラット8の矢高は、約5.22mm~約6.27mm、ないし約3.45mm~約4.30mmとなる。なお、オリエンテーションフラットの長さとは、炭化珪素半導体基板の円周上の直線の長さxのことであり、また、オリエンテーションフラットの矢高とは、オリエンテーションフラットの円弧の高さのことである。上述したように、n+型バッファ層2の膜厚が15μm、n-型ドリフト層3の膜厚が235μm、オフ角が4°の場合、進行距離l≒3575μmとなる。このため、6インチの炭化珪素半導体基板では、第1オリエンテーションフラット8により、内部に進行した3C-SiCを伴うクレバス状エピタキシャル成長欠陥の多くを、ないしは完全に取り除くことができる。
また、4インチの炭化珪素半導体基板の直径はSEMI規格では100.00±0.50mm、あるいは旧JEITA規格では100.00±0.20mmなので、半径は、49.75mm~50.25mm、あるいは49.90mm~50.10mmであり、第1オリエンテーションフラット8の長さはSEMI規格も旧JEITA規格も32.5±2.5mmである。この場合、第1オリエンテーションフラット8の矢高は、約2.29mm~約3.18mm、ないし約2.30mm~約3.17mmとなる。このため、4インチの炭化珪素半導体基板では、内部に進行した3C-SiCを伴うクレバス状のエピタキシャル成長欠陥の多くを取り除くことができる。
図7は、実施の形態にかかる炭化珪素エピタキシャル基板の落射明視野顕微鏡像を示す。図7は、オフ角が4°の炭化珪素半導体基板10上に設定膜厚283μmの炭化珪素エピタキシャル層4を形成して、<1-100>方向に平行な方向で、ステップフロー成長方向に対してステップフロー成長の開始点側に、長さ32.5mm狙いにて第1オリエンテーションフラット8、および<-1-120>方向と平行な向きで、第1オリエンテーションフラットから時計回りに90°の位置に、長さ18.0mm狙いにて第2オリエンテーションフラット9を形成した結果の落射明視野顕微鏡像を示す。図8は、市販のn型炭化珪素バルク基板をそのまま用いた設定膜厚283μmの炭化珪素エピタキシャル基板の落射明視野顕微鏡像を示す。
図7および図8に示すように、図7の実施の形態にかかる炭化珪素エピタキシャル基板10では、従来の炭化珪素エピタキシャル基板110に比べて、クレバス状のエピタキシャル成長欠陥が低減されていることがわかる。
(実施の形態にかかる炭化珪素エピタキシャル基板の製造方法)
実施の形態にかかる炭化珪素エピタキシャル基板は以下のように製造される。図9A、図10A、図11Aおよび図12は、実施の形態にかかる炭化珪素エピタキシャル基板の製造途中の状態を模式的に示す上面図である。図9B、図10Bおよび図11Bは、実施の形態にかかる炭化珪素エピタキシャル基板の製造途中の状態を模式的に示す断面図である。
まず、n+型炭化珪素基板1を用意する。例えば、単結晶4H-SiCからなる<11-20>方向と平行な向きで、ステップフロー成長方向に対してステップフロー成長の開始点側から90°の位置に第1オリエンテーションフラットが設けられた、残厚約350μm、6インチのn+型炭化珪素基板1を用意する。次に、n+型炭化珪素基板1の片面、ないし両面について、CMP(化学機械研磨:Chemical Mechanical Polishing)仕上げまたは鏡面仕上げを行う。例えば、図9Bに示すように、Si面をCMP仕上げとして、C面を鏡面仕上げとしても良い。ここまでの状態が図9Aおよび図9Bに記載される。
次に、n+型炭化珪素基板1に対して刳り抜き加工を行う。ここでの加工は、オリエンテーションフラットが無くなって、略円形になる大きさに刳り抜く。具体的には、刳り抜き後の半径が、刳り抜く前のn+型炭化珪素基板1の半径と第1オリエンテーションフラットの矢高との差以下となる大きさに刳り抜く。例えば、図10Aに示すように、直径4インチ程度(直径105mm程度)の大きさに刳り抜く。刳り抜き加工の方法としてはレーザ加工、機械加工、超音波加工、ウォータージェット加工などがあり、いずれを用いても併用しても構わない。また、結晶方位が分かるように、何らかの目印を印字、ないし加工しても構わない。ここまでの状態が図10Aおよび図10Bに記載される。
次に、Si面側を優先面の状態として、刳り抜き加工したn+型炭化珪素基板1の<-1-120>方向と平行な向きで、ステップフロー成長方向に対してステップフロー成長の開始点側から時計回りに90°の位置に第2オリエンテーションフラット9をエッジ研磨加工等により形成する。実際にオリエンテーションフラットを加工する際は、必ずしも完全に平行とはならず、角度公差が発生するが少なくとも±5°以内、好ましくは±1°以内の範囲に収めるようにする。第2オリエンテーションフラット9の長さは、刳り抜いた後の直径と同程度の従来の炭化珪素エピタキシャル基板110の第2オリエンテーションフラット109の長さと同程度にすることが好ましい。例えば、6インチのn+型炭化珪素基板1を刳り抜いて、4インチ程度にした場合、第2オリエンテーションフラット9の長さは、4インチの炭化珪素エピタキシャル基板110の第2オリエンテーションフラット109の長さと同程度にすることが好ましい。より具体的にはSEMI規格での第2オリエンテーションフラットの長さ18.0±2.0mmの範囲内とすることが適当である。ここまでの状態が図11Aおよび図11Bに記載される。
さらに、レーザマーキング等により基板のシリアルNo.を基板に再加工しても良い。再レーザマーキング位置は、第2オリエンテーションフラット9近傍のC面が好ましいが、Si面でも良いし、第2オリエンテーションフラット9近傍でなくとも良い。さらに、基板の端部のベベリング加工を行ってベベルを作製する。ベベル面を鏡面仕上げとしても良い。ベベル形状はR形状でも良いし、テーパー形状でも良い。
次に、n+型炭化珪素基板1のSi面側について、研削・研磨加工によりCMP仕上げとする。Si面側の研削加工は行わなくても良い。また、n+型炭化珪素基板1の表面が十分に平坦である場合は、研削・研磨加工のいずれも行わなくても良い。また、n+型炭化珪素基板1のC面の研磨加工を行っても良い。
次に、第2オリエンテーションフラット9が形成されたn+型炭化珪素基板1に、エピタキシャル成長により、Si面側に炭化珪素エピタキシャル層4を形成する。このエピタキシャル成長により、ステップフローエピ成長の開始点となる基板末端のステップがない、またはベベル形状によってステップが崩壊している部分から、3C-SiCを伴うクレバス状のエピタキシャル成長欠陥を含むエピタキシャル成長欠陥Fが形成される。ここまでの状態が図12に記載される。
次に、3C-SiCを伴うクレバス状のエピタキシャル成長欠陥Fが形成されたn+型炭化珪素基板1の<1-100>方向と平行な向きで、ステップフロー成長方向に対してステップフロー成長の開始点側に第1オリエンテーションフラット8をエッジ研磨加工等により形成する。これにより、3C-SiCを伴うクレバス状のエピタキシャル成長欠陥を含むエピタキシャル成長欠陥Fが研磨削除される。この際、第1オリエンテーションフラット8の矢高を、炭化珪素エピタキシャル層4の膜厚を、n+型炭化珪素基板1のオフ角の正接で割った値以上に形成することが好ましい。第1オリエンテーションフラット8の長さは、刳り抜いた後の直径と同程度の従来の炭化珪素エピタキシャル基板110の第1オリエンテーションフラット108の長さと同程度にすることが好ましい。例えば、6インチのn+型炭化珪素基板1を刳り抜いて、4インチ程度にした場合、第1オリエンテーションフラット8の長さは、4インチの炭化珪素エピタキシャル基板110の第1オリエンテーションフラット108の長さと同程度にすることが好ましい。より具体的にはSEMI規格での第1オリエンテーションフラットの長さ32.5±2.5mmの範囲内とすることが適当である。以上のようにして、図1に示す実施の形態の炭化珪素エピタキシャル基板10が製造される。
以上、説明したように、実施の形態の炭化珪素エピタキシャル基板は、<1-100>方向と平行な向きで、ステップフロー成長方向に対してステップフロー成長の開始点側に第1オリエンテーションフラットを設けている。3C-SiCを伴うクレバス状のエピタキシャル成長欠陥はステップフローエピ成長の開始点となる基板末端のステップがない、またはベベル形状によってステップが崩壊している部分から形成されるため、厚膜エピタキシャル成長を行った後に、<1-100>方向と平行な向きで、ステップフロー成長方向に対してステップフロー成長の開始点側に第1オリエンテーションフラットを加工することにより、クレバス状のエピタキシャル成長欠陥を低減でき、炭化珪素半導体装置の製造工程で炭化珪素エピタキシャル基板が破損しにくくなっている。実施の形態の炭化珪素エピタキシャル基板の製造方法は、<1-100>方向と平行な向きで、ステップフロー成長方向に対してステップフロー成長の開始点側に、厚膜エピタキシャル成長を行った後で第1オリエンテーションフラットを形成することで、3C-SiCを伴うクレバス状のエピタキシャル成長欠陥を研磨削除できる。
以上において本発明は本発明の趣旨を逸脱しない範囲で種々変更可能であり、上述した各実施の形態において、例えば各部の寸法や不純物濃度等は要求される仕様等に応じて種々設定される。また、本発明では、各実施の形態では第1導電型をp型とし、第2導電型をn型としたが、本発明は第1導電型をn型とし、第2導電型をp型としても同様に成り立つ。
以上のように、本発明にかかる炭化珪素エピタキシャル基板および炭化珪素エピタキシャル基板の製造方法は、インバータなどの電力変換装置や種々の産業用機械などの電源装置や自動車のイグナイタなどに使用されるパワー半導体装置に有用である。
1 n+型炭化珪素半導体基板
2 n+型バッファ層
3 n-型ドリフト層
4 炭化珪素エピタキシャル層
8、108 第1オリエンテーションフラット
9、109 第2オリエンテーションフラット
10、110 炭化珪素エピタキシャル基板

Claims (3)

  1. 第1導電型の炭化珪素半導体基板と、
    前記炭化珪素半導体基板の一方の主面上に設けられた、膜厚200μm以上のエピタキシャル成長層と、
    を備え、
    前記炭化珪素半導体基板の<1-100>方向と角度公差±5°以内の範囲にて平行な向きで、ステップフロー成長方向に対してステップフロー成長の開始点側に第1オリエンテーションフラットおよび<-1-120>方向と角度公差±5°以内の範囲にて平行な向きで、前記第1オリエンテーションフラットから時計回りに90°の位置に第2オリエンテーションフラットが設けられ
    前記第1オリエンテーションフラットの矢高は、前記エピタキシャル成長層の膜厚を、前記炭化珪素半導体基板のオフ角の正接で割った値以上であることを特徴とする炭化珪素エピタキシャル基板。
  2. <11-20>方向と角度公差±5°以内の範囲にて平行な向きで、ステップフロー成長方向に対してステップフロー成長の開始点側から反時計回りに90°の位置に第1オリエンテーションフラットを有する第1導電型の炭化珪素半導体基板を、半径が前記炭化珪素半導体基板の半径と前記第1オリエンテーションフラットの矢高との差以下となり、前記第1オリエンテーションフラットが無くなるまで刳り抜き加工する第1工程と、
    刳り抜き加工した前記炭化珪素半導体基板の<-1-120>方向と角度公差±5°以内の範囲にて平行な向きで、ステップフロー成長方向に対してステップフロー成長の開始点側から時計回りに90°の位置に第2オリエンテーションフラットを形成する第2工程と、
    前記第2オリエンテーションフラットが形成された前記炭化珪素半導体基板に、エピタキシャル成長により、Si面側にエピタキシャル成長層を形成する第3工程と、
    前記エピタキシャル成長層が形成された前記炭化珪素半導体基板の<1-100>方向と角度公差±5°以内の範囲にて平行な向きで、ステップフロー成長方向に対してステップフロー成長の開始点側に前記第1工程で無くなった前記第1オリエンテーションフラットを再形成する第4工程と、
    を含むことを特徴とする炭化珪素エピタキシャル基板の製造方法。
  3. 前記第4工程では、前記第1オリエンテーションフラットの矢高を、前記エピタキシャル成長層の膜厚を前記炭化珪素半導体基板のオフ角の正接で割った値以上に形成することを特徴する請求項2に記載の炭化珪素エピタキシャル基板の製造方法。
JP2019142492A 2019-08-01 2019-08-01 炭化珪素エピタキシャル基板および炭化珪素エピタキシャル基板の製造方法 Active JP7358825B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2019142492A JP7358825B2 (ja) 2019-08-01 2019-08-01 炭化珪素エピタキシャル基板および炭化珪素エピタキシャル基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019142492A JP7358825B2 (ja) 2019-08-01 2019-08-01 炭化珪素エピタキシャル基板および炭化珪素エピタキシャル基板の製造方法

Publications (2)

Publication Number Publication Date
JP2021027106A JP2021027106A (ja) 2021-02-22
JP7358825B2 true JP7358825B2 (ja) 2023-10-11

Family

ID=74662590

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019142492A Active JP7358825B2 (ja) 2019-08-01 2019-08-01 炭化珪素エピタキシャル基板および炭化珪素エピタキシャル基板の製造方法

Country Status (1)

Country Link
JP (1) JP7358825B2 (ja)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004039808A (ja) 2002-07-02 2004-02-05 Denso Corp 半導体基板の製造方法及び製造装置
WO2015022739A1 (ja) 2013-08-14 2015-02-19 株式会社日立製作所 半導体検査方法、半導体検査装置、および半導体素子の製造方法
JP2017108026A (ja) 2015-12-10 2017-06-15 国立研究開発法人産業技術総合研究所 炭化珪素半導体基板の製造方法、炭化珪素半導体基板、半導体装置および半導体装置の製造方法
JP2017152423A (ja) 2016-02-22 2017-08-31 住友電気工業株式会社 炭化珪素基板の製造方法、炭化珪素エピタキシャル基板の製造方法および炭化珪素半導体装置の製造方法
JP2018108916A (ja) 2016-12-28 2018-07-12 住友電気工業株式会社 炭化珪素エピタキシャル基板の製造方法
JP2018199591A (ja) 2017-05-25 2018-12-20 東洋炭素株式会社 SiCウエハの製造方法、エピタキシャルウエハの製造方法、及びエピタキシャルウエハ
JP2019096652A (ja) 2017-11-17 2019-06-20 国立研究開発法人産業技術総合研究所 炭化珪素半導体基板および炭化珪素半導体基板の製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004039808A (ja) 2002-07-02 2004-02-05 Denso Corp 半導体基板の製造方法及び製造装置
WO2015022739A1 (ja) 2013-08-14 2015-02-19 株式会社日立製作所 半導体検査方法、半導体検査装置、および半導体素子の製造方法
JP2017108026A (ja) 2015-12-10 2017-06-15 国立研究開発法人産業技術総合研究所 炭化珪素半導体基板の製造方法、炭化珪素半導体基板、半導体装置および半導体装置の製造方法
JP2017152423A (ja) 2016-02-22 2017-08-31 住友電気工業株式会社 炭化珪素基板の製造方法、炭化珪素エピタキシャル基板の製造方法および炭化珪素半導体装置の製造方法
JP2018108916A (ja) 2016-12-28 2018-07-12 住友電気工業株式会社 炭化珪素エピタキシャル基板の製造方法
JP2018199591A (ja) 2017-05-25 2018-12-20 東洋炭素株式会社 SiCウエハの製造方法、エピタキシャルウエハの製造方法、及びエピタキシャルウエハ
JP2019096652A (ja) 2017-11-17 2019-06-20 国立研究開発法人産業技術総合研究所 炭化珪素半導体基板および炭化珪素半導体基板の製造方法

Also Published As

Publication number Publication date
JP2021027106A (ja) 2021-02-22

Similar Documents

Publication Publication Date Title
CN109642343B (zh) SiC外延晶片及其制造方法、大凹坑缺陷检测方法、缺陷识别方法
CN109642342B (zh) SiC外延晶片及其制造方法、以及缺陷识别方法
JP4939038B2 (ja) Iii族窒化物半導体基板
US20190035684A1 (en) Method for manufacturing silicon carbide semiconductor device
US20130264584A1 (en) Silicon carbide single-crystal substrate and method for manufacturing same
CN105579626B (zh) 碳化硅半导体衬底及其制造方法
US20130065384A1 (en) Method for manufacturing silicon carbide semiconductor device
US10242869B2 (en) Method of manufacturing switching element having gallium nitride substrate
CN111524809B (zh) 半导体装置及其制造方法、基板及其制造方法和制造装置
JP7158594B2 (ja) リン化インジウム基板
US20230330769A1 (en) Parent Substrate, Wafer Composite and Methods of Manufacturing Crystalline Substrates and Semiconductor Devices
US9070567B2 (en) Silicon carbide substrate and method of manufacturing silicon carbide substrate
KR20090127085A (ko) 〈110〉 배향을 가지며 에피택셜 방식으로 코팅된 실리콘 웨이퍼 및 그 제작 방법
JP5999687B2 (ja) SiCエピタキシャルウエハおよびそれを用いたSiC半導体素子
CN110301033B (zh) 化合物半导体层叠基板及其制造方法以及半导体元件
US20240191394A1 (en) Bonded substrate composed of support substrate and group-13 element nitride crystal substrate
WO2016021681A1 (ja) Ga2O3系単結晶基板
JP7358825B2 (ja) 炭化珪素エピタキシャル基板および炭化珪素エピタキシャル基板の製造方法
JP5400228B1 (ja) SiC単結晶基板
CN107991230B (zh) 一种辨别碳化硅晶片碳硅面的方法
JP7163575B2 (ja) 炭化珪素半導体基板および炭化珪素半導体基板の製造方法
JP7125252B2 (ja) SiCエピタキシャルウェハ及びその製造方法
JP7467843B2 (ja) 炭化珪素エピタキシャル基板および炭化珪素エピタキシャル基板の製造方法
WO2022137727A1 (ja) リン化インジウム基板、リン化インジウム基板の製造方法及び半導体エピタキシャルウエハ
JP7166324B2 (ja) リン化インジウム基板、リン化インジウム基板の製造方法及び半導体エピタキシャルウエハ

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20200423

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20200423

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220726

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20220818

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20220822

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230328

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230526

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230829

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230911

R150 Certificate of patent or registration of utility model

Ref document number: 7358825

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150