CN109642342B - SiC外延晶片及其制造方法、以及缺陷识别方法 - Google Patents

SiC外延晶片及其制造方法、以及缺陷识别方法 Download PDF

Info

Publication number
CN109642342B
CN109642342B CN201780051959.XA CN201780051959A CN109642342B CN 109642342 B CN109642342 B CN 109642342B CN 201780051959 A CN201780051959 A CN 201780051959A CN 109642342 B CN109642342 B CN 109642342B
Authority
CN
China
Prior art keywords
substrate
sic
defect
sic epitaxial
single crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201780051959.XA
Other languages
English (en)
Other versions
CN109642342A (zh
Inventor
郭玲
龟井宏二
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lishennoco Co ltd
Resonac Holdings Corp
Original Assignee
Showa Denko KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Showa Denko KK filed Critical Showa Denko KK
Priority claimed from PCT/JP2017/029740 external-priority patent/WO2018043171A1/ja
Publication of CN109642342A publication Critical patent/CN109642342A/zh
Application granted granted Critical
Publication of CN109642342B publication Critical patent/CN109642342B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/36—Carbides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/32—Carbides
    • C23C16/325—Silicon carbide
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/16—Controlling or regulating
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/20—Epitaxial-layer growth characterised by the substrate the substrate being of the same materials as the epitaxial layer
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/9501—Semiconductor wafers
    • G01N21/9505—Wafer internal defects, e.g. microcracks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00—Image analysis
    • G06T7/0002—Inspection of images, e.g. flaw detection
    • G06T7/0004—Industrial image inspection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02447—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02634—Homoepitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00—Indexing scheme for image analysis or image enhancement
    • G06T2207/10—Image acquisition modality
    • G06T2207/10056—Microscopic image
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00—Indexing scheme for image analysis or image enhancement
    • G06T2207/30—Subject of image; Context of image processing
    • G06T2207/30108—Industrial image inspection
    • G06T2207/30148—Semiconductor; IC; Wafer

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Pathology (AREA)
  • Theoretical Computer Science (AREA)
  • Immunology (AREA)
  • Analytical Chemistry (AREA)
  • Quality & Reliability (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • General Health & Medical Sciences (AREA)
  • Biochemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Mechanical Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)
  • Chemical Vapour Deposition (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

本SiC外延晶片是在具有偏离角、且基板碳夹杂物密度为0.1～2.5个/cm2的4H‑SiC单晶基板上形成了SiC外延层的SiC外延晶片，其特征在于，所述SiC外延层所含的、由基板碳夹杂物引起的大凹坑缺陷和三角缺陷的合计密度为0.6个/cm2以下。

Description

SiC外延晶片及其制造方法、以及缺陷识别方法
技术领域
本发明涉及SiC外延晶片及其制造方法、以及缺陷识别方法。
本申请基于2016年8月31日在日本提出申请的特愿2016-170194号和2016年9月23日在日本提出申请的特愿2016-186062号主张优先权，将其内容引用于此。
背景技术
碳化硅(SiC)具有绝缘击穿电场比硅(Si)大一位数、带隙大3倍、且热传导率高3倍左右等的特性，所以期待着向功率器件、高频器件、高温工作器件等的应用。
促进SiC器件的实用化时，确立高品质的结晶生长技术、高品质的外延生长技术是不可缺少的。
SiC器件一般使用SiC外延晶片制作，所述SiC外延晶片是在由采用升华再结晶法等生长而成的SiC的块单晶加工得到的SiC单晶基板上，采用化学气相生长法(ChemicalVapor Deposition：CVD)等来生长成为器件活性区域的SiC外延层(膜)而得到的。
更具体而言，SiC外延晶片一般是在以从(0001)面在<11-20>方向上具有偏离角的面为生长面的SiC单晶基板上进行台阶流生长(从原子台阶起的横向生长)而生长4H的SiC外延层。
作为SiC外延晶片的外延层缺陷，已知继承SiC单晶基板缺陷的缺陷、以及在外延层中新形成的缺陷。作为前者，已知贯穿位错、基面位错和胡萝卜缺陷等，作为后者，已知三角缺陷等。
例如，从外延表面侧观察时，胡萝卜缺陷是在台阶流生长方向上长的棒状缺陷，被认为是以基板的位错(贯穿螺位错(TSD)或者基面位错(BPD))、基板上的损伤作为起点而形成的(参照非专利文献1)。
另外，三角缺陷是沿着台阶流生长方向(<11-20>方向)从上游向下游侧朝向三角形的顶点和其对边(底边)依次排列那样的方向形成的，被认为是以SiC外延晶片制造时的外延生长前的SiC单晶基板上或者外延生长中的外延层内存在的异物(坠落物)为起点，从此沿着基板的偏离角使3C的多型的层延伸而在外延表面露出的(参照非专利文献2)。
在先技术文献
专利文献
专利文献1：日本特开2013-023399号公报
专利文献2：日本特开2016-058499号公报
非专利文献
非专利文献1：J.Hassan et al.,Journal of Crystal Growth 312(2010)1828-1837
非专利文献2：C.Hallin et al.,Diamond and Related Materials 6(1997)1297-1300
发明内容
如上所述，三角缺陷由3C的多型(polytype)构成。3C的多型的电特性与4H的多型的电特性不同，因此如果在4H-SiC外延层中存在三角缺陷，则该部分无法作为器件使用。即，三角缺陷作为致命缺陷被熟知。
作为SiC单晶基板中的缺陷已知碳夹杂物(以下有时也称为“基板碳夹杂物”)。制造碳化硅单晶锭时，作为来自碳化硅原料(粉末)的升华气体除了SiC以外主要有Si、Si2C、SiC2等，由于这些升华气体与石墨制坩埚的内壁的相互作用、这些升华气体进入内壁等，随着碳化硅单晶锭的生长反复进行，其表面愈发劣化。由于该石墨制坩埚的内壁表面劣化，石墨微粒子在坩埚的内部空间(空洞部)飘荡，这成为向碳化硅单晶锭形成碳夹杂物的原因。SiC单晶基板中的碳夹杂物是该晶锭中的碳夹杂物在将晶锭切为SiC单晶基板之后也残留在该基板中而形成的。该SiC单晶基板中的碳夹杂物会对SiC外延晶片的外延层产生何种影响尚未被充分理解。
如上所述，已知三角缺陷是由坠落物引起的，但发明人经过细心研究，结果发现了由SiC单晶基板中的碳夹杂物引起的外延层中的三角缺陷。发明人还发现，由SiC单晶基板中的碳夹杂物引起的三角缺陷以外的3种外延层中的缺陷(大凹坑缺陷、斜线状缺陷、凸起缺陷)。即，发明人发现在SiC外延晶片中，SiC单晶基板中的碳夹杂物在外延层中变为(转换为)4个缺陷种类，进而确定了其转换率。而且，发明人发现除了由SiC单晶基板中的碳夹杂物引起的三角缺陷以外，大凹坑缺陷也是致命缺陷，从而想到了本发明。再者，作为通常的凹坑已知是以SiC单晶基板的位错为起因而产生的(参照例如专利文献2)，相对于该通常的凹坑，由本发明人首次发现基板碳夹杂物引起的大凹坑缺陷。
本发明是鉴于上述状况完成的，其目的在于提供一种器件致命缺陷即由基板碳夹杂物引起的大凹坑缺陷和三角缺陷被降低了的SiC外延晶片及其制造方法、以及缺陷识别方法。
本发明为了解决上述课题，采用了以下手段。
本发明一方案的SiC外延晶片，是在具有偏离角、且基板碳夹杂物密度为0.1～6.0个/cm2的4H-SiC单晶基板上形成了SiC外延层的SiC外延晶片，所述SiC外延层所含的、由基板碳夹杂物引起的大凹坑缺陷和三角缺陷的合计密度为0.6个/cm2以下。
本发明一方案的SiC外延晶片的制造方法，是制造在具有偏离角、且基板碳夹杂物密度为0.1～6.0个/cm2的4H-SiC单晶基板上形成了SiC外延层的SiC外延晶片的方法，具有在所述SiC单晶基板上生长外延层的外延生长工序，在所述外延生长工序中，将生长速度设为5～100μm/小时，将生长温度设为1500℃以上，并将C/Si比设为1.25以下。
在上述SiC外延晶片的制造方法中，C/Si比可以为1.10以下。
在上述SiC外延晶片的制造方法中，可以筛选出所述SiC外延层所含的、由基板碳夹杂物引起的大凹坑缺陷和三角缺陷的合计密度为0.6个/cm2以下的SiC外延晶片。
本发明一方案的SiC外延晶片的制造方法，是制造在具有偏离角、且基板碳夹杂物密度为0.1～6.0个/cm2的4H-SiC单晶基板上形成了SiC外延层的SiC外延晶片的方法，具有：确定SiC单晶基板中的基板碳夹杂物密度的工序；以及通过将采用具有共焦微分干涉光学系统的共焦显微镜测定出的、所述SiC单晶基板中的基板碳夹杂物的位置与所述SiC外延层的大凹坑和三角缺陷的位置进行对比，来确定由基板碳夹杂物引起的大凹坑和三角缺陷的密度的工序，以由基板碳夹杂物引起的大凹坑和三角缺陷的密度相对于基板碳夹杂物的密度的比变为1/5以下的方式，选定在所述SiC单晶基板上生长外延层的外延生长工序中的C/Si比。
本发明一方案的缺陷识别方法，是对在SiC单晶基板上形成了SiC外延层的SiC外延晶片中的SiC外延层的缺陷进行识别的方法，通过将采用具有共焦微分干涉光学系统的共焦显微镜测定出的、所述SiC单晶基板中的基板碳夹杂物的位置与所述SiC外延层的大凹坑和三角缺陷的位置进行对比，来将由基板碳夹杂物引起的大凹坑缺陷和三角缺陷与其他缺陷进行识别区分。
本发明一方案的缺陷识别方法，是对在SiC单晶基板上形成了SiC外延层的SiC外延晶片中的SiC外延层的缺陷进行识别的方法，使用具有共焦微分干涉光学系统的共焦显微镜和光致发光装置，对由所述SiC单晶基板中的基板碳夹杂物引起的SiC外延层的缺陷和由坠落物引起的SiC外延层的缺陷进行识别区分。
本发明一方案的缺陷识别方法，是对在SiC单晶基板上形成了SiC外延层的SiC外延晶片中的SiC外延层的缺陷进行识别的方法，使用具有共焦微分干涉光学系统的共焦显微镜和光致发光装置，对由所述SiC单晶基板中的基板碳夹杂物引起的SiC外延层的缺陷和由所述SiC单晶基板中的贯穿位错引起的SiC外延层的缺陷进行识别区分。
根据本发明的SiC外延晶片，能够提供器件致命缺陷即由基板碳夹杂物引起的大凹坑缺陷和三角缺陷被降低了的外延晶片。
根据本发明的SiC外延晶片的制造方法，能够提供器件致命缺陷即由基板碳夹杂物引起的大凹坑缺陷和三角缺陷的合计密度被降低了的SiC外延晶片的制造方法。
根据本发明的SiC外延晶片的制造方法，能够提供由基板碳夹杂物引起的大凹坑和三角缺陷的密度相对于基板碳夹杂物的密度的比为1/5以下的SiC外延晶片的制造方法。
根据本发明的缺陷识别方法，能够提供一种缺陷识别方法，能够识别出SiC外延晶片中的SiC外延层中的由基板碳夹杂物引起的大凹坑缺陷和三角缺陷。
根据本发明的缺陷识别方法，能够提供一种缺陷识别方法，能够识别出由SiC单晶基板中的基板碳夹杂物引起的SiC外延层的缺陷和由坠落物引起的SiC外延层的缺陷。
根据本发明的缺陷识别方法，能够提供一种缺陷识别方法，能够识别出由SiC单晶基板中的基板碳夹杂物引起的SiC外延层的缺陷和由所述SiC单晶基板中的贯穿位错引起的SiC外延层的缺陷。
附图说明
图1是由采用共焦微分干涉光学系统的表面检查装置即共焦显微镜得到的、基板碳夹杂物的像(左侧)，以及由该基板碳夹杂物引起的4种缺陷的像(右侧)，(a)是包含大凹坑缺陷的像、(b)是包含三角缺陷的像、(c)是包含斜线状缺陷的像、(d)是包含凸起缺陷的像。
图2是由基板碳夹杂物引起的大凹坑缺陷附近的截面的STEM像。
图3是由单晶基板的位错引起的通常的凹坑的STEM像。
图4是基板的碳夹杂物本身的截面STEM像。
图5是碳夹杂物部分的EDX数据。
图6是4H-SiC部分的EDX数据。
图7是外延层形成后的凸起缺陷的共焦显微镜图像与截面STEM像。
图8是图7中示出的截面STEM像的凸起缺陷所转换出的碳夹杂物部分的放大像和EDX数据。
图9是表示C/Si比所对应的、向器件致命缺陷即大凹坑缺陷和三角缺陷的转换率的变化的调查结果的坐标图。
图10是表示C/Si比所对应、向非器件致命缺陷即凸起缺陷和斜线状缺陷的转换率的变化的调查结果的坐标图。
图11是表示向器件致命缺陷与非器件致命缺陷的转换率的外延膜的膜厚依赖性的坐标图。
图12左侧的像是SiC外延晶片表面的、由基板碳夹杂物引起的大凹坑缺陷附近的SICA像，右侧的像是其PL像。
图13左侧的像是SiC外延晶片表面的、由单晶基板上的坠落物引起的凹坑附近的SICA像，右侧的像是其PL像。
图14(a)表示以SiC外延晶片表面的基板碳夹杂物引起的大凹坑缺陷(Large-pit)和基板的贯穿位错(TD)为起点的缺陷附近的SICA像，(b)表示它们的PL像。
具体实施方式
以下，对于应用了本发明的SiC外延晶片及其制造方法，使用附图说明其技术方案。再者，以下说明中使用的附图，有时为了容易理解特征而方便起见将成为特征的部分放大表示，各构成要素的尺寸比率等未必与实际相同。另外，以下说明中例示的材料、尺寸等为一例，本发明不限定于此，在发挥本发明效果的范围能够适当变更地实施。
(SiC外延晶片)
本发明一实施方式的SiC外延晶片，是在具有偏离角、且基板碳夹杂物密度为0.1～6.0个/cm2的4H-SiC单晶基板上形成了SiC外延层的SiC外延晶片，所述SiC外延层所含的、由基板碳夹杂物引起的大凹坑缺陷和三角缺陷的合计密度为0.6个/cm2以下。
本发明的SiC外延晶片中使用的4H-SiC单晶基板的偏离角为例如0.4°以上且8°以下。典型地可举出4°的偏离角。
本发明一实施方式的SiC外延晶片的特征之一是，使用基板碳夹杂物密度为0.1～6.0个/cm2的4H-SiC单晶基板。
可知SiC外延层所含的、由基板碳夹杂物引起的大凹坑缺陷和三角缺陷的合计密度为0.6个/cm2以下的理由是由于，由基板碳夹杂物引起的三角缺陷是器件致命缺陷，这一点与三角缺陷是同样的，并且，由基板碳夹杂物引起的大凹坑缺陷也是器件致命缺陷。
即，制作由包含大凹坑缺陷的SiC外延晶片制得的肖特基势垒二极管，施加反向偏压测定反向漏电流，结果在低的反向偏压下产生大的电流泄漏。因此，可知大凹坑缺陷是可能造成最终的半导体器件的致命缺陷的缺陷。因此，与三角缺陷同样，降低大凹坑缺陷的密度很重要。
本发明人发现降低该大凹坑缺陷和三角缺陷的方法，想到了本发明的SiC外延晶片。以下，首先对其进行说明。
(由基板的碳夹杂物引起的表面缺陷种类)
本发明人细心研究，结果在得到SiC单晶基板表面的共焦显微镜像，并确认了基板表面处的碳夹杂物的位置和数目之后，在该SiC单晶基板上形成SiC外延层制作SiC外延晶片，得到SiC外延层表面的共焦显微镜像，将该SiC外延层表面的共焦显微镜像与基板表面的共焦显微镜像对照，对各碳夹杂物在SiC外延层中以何种缺陷种类出现进行了确认和研究。由此，发现SiC单晶基板的碳夹杂物在SiC外延层中变为(转换为)大致4个缺陷种类，并确定了其转换率。在此，缺陷种类的辨识是困难的，本发明在对于基板碳夹杂物和由其引起的缺陷的关系的信息很少的现状下，在确定“至少主要的”缺陷种类方面具有重大意义。
图1表示由使用共焦微分干涉光学系统的表面检查装置即共焦显微镜(LASERTEC株式会社制、SICA6X)得到的这4种缺陷的像(以下有时称为SICA像)。图1(a)～图1(d)的各自之中，右侧的SICA像是SiC外延层表面的SICA像，分别依次是大凹坑缺陷、三角缺陷、斜线状缺陷、凸起缺陷。图1(a)～图1(d)的各自之中，左侧的SICA像是基板表面的SICA像。左侧的SICA像中，如后所述观察基板碳夹杂物的像。
图1中示出像的SiC外延晶片是采用与得到后述的图9～图11示出的数据的SiC外延晶片同样的制造方法，将C/Si比设为1.1而得到的。对于以下的图2～图8和图12～图14中示出像的SiC外延晶片也是同样的。
叙述SiC单晶基板的碳夹杂物和上述4种缺陷的特征。
SiC单晶基板的碳夹杂物可以利用共焦显微镜观察，在基板表面的SICA像中是看来如同黑色凹坑的缺陷。SiC单晶基板的碳夹杂物是由于结晶形成途中飞来的碳块进入晶锭中而生成的。即使是同一晶锭，位置也会根据SiC单晶基板而变化。如后所述，SiC单晶基板的碳夹杂物中，强烈地检测出碳的峰，因此能够将由SiC单晶基板的碳夹杂物引起的缺陷与其他缺陷相区别。
SiC外延层的大凹坑缺陷能够用共焦显微镜观察，在SiC外延层表面(本说明书中有时称为“外延表面”)是看来如同凹坑的缺陷。大凹坑缺陷的起点是基板的碳夹杂物及其一部耗尽，从碳夹杂物沿着基板的偏离角度的垂直方向延伸，形成深的凹坑而得到的。大凹坑缺陷的大小典型的是200～500μm2。100μm2以下的小的大凹坑缺陷难以与通常的凹坑区别，但可以通过与基板缺陷位置的对照来区别。即，与基板表面的碳夹杂物的位置对应的位置的凹坑是大凹坑缺陷。
SiC外延层的三角缺陷可以用共焦显微镜观察，在外延表面是看来如同三角形的缺陷。起点是基板的碳夹杂物，从碳夹杂物沿着基板的偏离角度的垂直方向使3C的多型的层延伸，在外延表面露出。作为三角缺陷此外还有在炉内颗粒(坠落物)所引起的三角缺陷，在SiC外延层的共焦显微镜像无法区别，但如果比较SiC单晶基板的共焦显微镜像则能够区别。
即，由基板碳夹杂物引起的三角缺陷在SiC单晶基板的共焦显微镜像中在其位置能够看到基板碳夹杂物，而坠落物没有存在于SiC单晶基板中，所以只要是在进入到生长炉内之前，就不存在于该共焦显微镜像中。即，坠落物是SiC外延晶片的制造时在SiC外延层生长前落到SiC单晶基板上的、或者是在SiC外延层的生长中落到该SiC外延层上的。
SiC外延层的斜线状缺陷能够用共焦显微镜观察，在外延表面是看来如同斜线的缺陷，可看到堆垛层错的一部分。起点是基板的碳夹杂物，从碳夹杂物沿着基板的偏离角度的垂直方向使斜线延伸，在外延表面露出。此外有以基板位错为起因的斜线状缺陷，在SiC外延层的共焦显微镜像无法区别。但如果比较SiC单晶基板的共焦显微镜像则能够区别。
SiC外延层的凸起缺陷能够用共焦显微镜观察，在外延表面是看来如同被填埋的凸起的缺陷。是从碳夹杂物沿着基板的偏离角度的垂直方向延伸的物质由于SiC外延层的成膜而被一定程度填埋而得到的。
向由基板碳夹杂物引起的4个缺陷种类的转换率具体确定如下。
作为SiC单晶基板，使用相对于(0001)Si面在<11-20>方向上具有4°的偏离角的、6英寸的4H-SiC单晶基板。
对于12枚4H-SiC单晶基板各自进行公知的研磨工序，然后对于研磨后的基板，首先使用共焦显微镜(LASERTEC株式会社制、SICA6X)得到SICA像，记录了在基板表面上的碳夹杂物的位置信息。各SiC单晶基板的碳夹杂物为6个～49个，平均为约29个。即，基板碳夹杂物密度分别为0.06个/cm2～0.47个/cm2，平均为约0.28个/cm2。
然后，将该单晶基板设置于热壁齿轮型晶片自公转型的CVD装置，通过氢气进行基板表面的清洁化(蚀刻)工序。
接着，作为原料气体使用硅烷和丙烷，作为载气供给氢，并且在生长温度1600℃、C/Si比1.22的条件之下进行SiC外延生长工序，将膜厚9μm的SiC外延层形成于SiC单晶基板上，得到了SiC外延晶片。
在此，C/Si比是C与Si的原子比。
对于该SiC外延晶片，再次使用共焦显微镜(LASERTEC株式会社制、SICA6X)得到SICA像，使用该SICA像分类为上述4种缺陷。计测范围设为将从外周边缘起3mm除外的晶片整体。基于分类出的各缺陷的数目，根据与整个基板碳夹杂物数相对的各缺陷数来算出各缺陷的转换率。
大凹坑缺陷、三角缺陷、斜线状缺陷、凸起缺陷各自的转换率为24.4％、13.6％、4.3％、57.6％。
该转换率根据SiC外延晶片的制造条件而变动，但如果在生长速度为20μm/小时以上、生长温度为1500℃以上的范围，则C/Si比为同一制造条件时可得到同样的转换率比的倾向。因此，例如，当想要将致命缺陷即大凹坑缺陷的密度设为预定密度以下的情况下，使用根据转换率反算得到的预定的碳夹杂物密度以下的SiC单晶基板即可。
例如，通过基于向大凹坑缺陷和三角缺陷的转换率为24.4％、13.6％，则基板碳夹杂物密度为上述的0.06个/cm2～0.47个/cm2的情况下，大凹坑缺陷、三角缺陷各自的缺陷密度变为0.015个/cm2～0.115个/cm2、0.008个/cm2～0.064个/cm2。
向大凹坑缺陷的转换率为24.4％的情况下，想要得到由基板碳夹杂物引起的大凹坑缺陷的密度为0.5个/cm2以下的SiC外延晶片的情况下，使用基板碳夹杂物密度为2.0个/cm2以下的SiC单晶基板即可。
若用一般的表现，则当向大凹坑缺陷的转换率为p％的情况下，想要得到大凹坑缺陷的密度为q个/cm2以下的SiC外延晶片时，使用基板碳夹杂物密度为(100×q/p)个/cm2以下的SiC单晶基板即可。
在本发明的SiC外延晶片中，由基板碳夹杂物引起的大凹坑缺陷和三角缺陷的合计密度越低越好，如果根据基板碳夹杂物密度的范围例示其下限，则为0.01～0.03个/cm2左右。
接着，说明各缺陷的特征。
图2表示由基板碳夹杂物引起的大凹坑缺陷附近的截面的、由扫描透射型电子显微镜(STEM：Scanning Transmission Electron Microscope)(株式会社HitachiHighTechnology制、HF-2200)得到的像(STEM像)。作为比较，在图3表示由单晶基板的位错引起的通常的凹坑的STEM像。
再者，图2～图4和图7中示出的STEM像是为了说明各缺陷的特征的像，尺寸如图中所示。
图2所示的STEM像是一例，在STEM像中，在下方的基板位置可看到基板碳夹杂物。另外，存在从该基板碳夹杂物起经由异常生长部延伸的位错，在该位错前端的表面侧可看到大凹坑缺陷(图2中的“深的凹坑”)。这样，在图2所示的STEM像中，明确了外延表面的大凹坑缺陷的起因是基板碳夹杂物。在该基板碳夹杂物与表面的大凹坑之间，有时如图2所示在外延层中产生位错，也有时没有产生。另外，在外延表面形成大且深的凹坑。
另一方面，由图3可明确，由单晶基板的位错引起的通常的凹坑的STEM像中，在基板中不存在碳夹杂物，在凹坑的下方，可看到从基板的位错继承到外延层中的位错的集合。该情况下，在外延表面仅形成极小的凹坑。
因此，本发明的由基板碳夹杂物引起的大凹坑缺陷，与由单晶基板的位错引起的通常的凹坑完全不同。
图4是基板的异物夹杂物的截面STEM像，能够确认异物的存在。用EDX(EDX：EnergyDispersive X-ray Spectroscopy)确认了该异物的成分。
图5表示图4中示出的异物夹杂物的EDX的结果。右上的像是将图4的STEM像之中异物夹杂物的附近放大了的图，坐标图表示用标记2示出的异物中的点部分的EDX结果。
另一方面，图6中，右上的像表示将图4的STEM像之中异物夹杂物的附近放大了的图，坐标图表示用标记12示出的异物以外的点部分的EDX结果。
图5示出的EDX结果与图6相比碳的峰强，所以确认了异物是碳(基板碳夹杂物)。
图7是在基板碳夹杂物上形成SiC外延层，成为凸起缺陷的部位的截面STEM像。可知位错(在STEM像中可看作稍浓的直线)从基板的碳夹杂物起延伸到达外延表面。在截面STEM像的上部示出的是凸起缺陷(表面缺陷)的共焦显微镜像(在该像右侧示出该像的比例尺)，由虚线箭头示出与截面STEM像的凸起缺陷(表面缺陷)的对应。
在图7中用箭头示出的位错到达外延表面的部位相当于图7的上部示出的凸起缺陷的端部。
图8是与图7中示出的凸起缺陷对应的夹杂物部分的放大像及其附近的EDX测定光谱。图8示出的EDX中，夹杂物部分(上侧数据)中与夹杂物以外的部分(下侧数据)相比碳的峰强，所以也确认了异物是碳。
由图7和图8可知，图7中示出的凸起缺陷是由基板碳夹杂物引起的。
(SiC外延晶片的制造方法(第1实施方式))
本发明第1实施方式涉及的SiC外延晶片的制造方法，是制造在具有偏离角、且基板碳夹杂物密度为0.1～6.0个/cm2的4H-SiC单晶基板上形成了SiC外延层的SiC外延晶片的方法，具有在所述SiC单晶基板上生长外延层的外延生长工序，在所述外延生长工序中，将SiC外延层在厚度方向上的生长速度设为5～100μm/小时，将生长温度设为1500℃以上，并将C/Si比设为1.25以下。
本发明的SiC外延晶片的制造方法中，前提是准备“具有偏离角、且基板碳夹杂物密度为0.1～6.0个/cm2的4H-SiC单晶基板”。
本发明的SiC外延晶片的制造方法中，特征之一是使用基板碳夹杂物密度为0.1～6.0个/cm2的4H-SiC单晶基板。优选基板碳夹杂物密度为0.1～4.5个/cm2的基板，更优选基板碳夹杂物密度为0.1～3.5个/cm2的基板，进一步优选基板碳夹杂物密度为0.1～2.5个/cm2的基板。
图9和图10是相对于(0001)Si面在<11-20>方向上具有4°的偏离角的6英寸的4H-SiC单晶基板，使用基板碳夹杂物密度为0.1～6.0个/cm2的SiC单晶基板，进行公知的研磨工序和基板表面的清洁化(蚀刻)工序，然后作为原料气体使用硅烷和丙烷，作为载气供给氢，并且进行SiC外延生长工序，对于将膜厚30μm的SiC外延层形成于SiC单晶基板上而得到的SiC外延晶片，将生长温度设为1600℃，对于C/Si比变为0.80、0.95、1.10、1.22，对于这些情况下各自的SiC外延晶片，表示向各缺陷种类的转换率的变化的调查结果。向各缺陷种类的转换率在后述的生长温度和生长速度的范围中基本上不受影响。
图9是向器件致命缺陷即大凹坑缺陷和三角缺陷的转换率的变化的调查结果，图10是向斜线状缺陷和凸起缺陷的转换率的变化的调查结果。
如图9所示，C/Si比越大，向大凹坑缺陷的转换率就越大。具体而言，C/Si比为0.80、0.95、1.10、1.22时，分别为0％、0.6％、4.5％、16.1％，如果C/Si比超过1.10，则向大凹坑缺陷的转换率超过5％。因此，为了将向大凹坑缺陷的转换率抑制为5％以下，需要将C/Si比抑制为1.10以下。再者，在图9中，将大凹坑缺陷和三角缺陷合计的转换率表示为向致命缺陷的转换率。
另外，向三角缺陷的转换率不如向大凹坑缺陷的转换率那样，但也是C/Si比越大就大体越大的倾向。向三角缺陷的转换率在任意C/Si比下都低至3％以下。具体而言，C/Si比为0.80、0.95、1.10、1.22时，分别为1.7％、2.6％、2.2％、2.7％。
向大凹坑缺陷和三角缺陷合计的致命缺陷的转换率，是C/Si比越大就变得越大。具体而言，C/Si比为0.80、0.95、1.10、1.22时，分别为1.7％、3.2％、6.7％、18.8％，如果C/Si比超过1.10，则向致命缺陷的转换率超过6％。因此，为了将向致命缺陷的转换率抑制为6％以下，需要将C/Si比抑制为1.10以下。
相对于此，如图10所示，C/Si比越大，向凸起缺陷(Bump)的转换率就越小。具体而言，C/Si比为0.80、0.95、1.10、1.22时，分别为97.2％、94.8％、92.7％、79.6％，C/Si比为1.10以下时，向凸起缺陷的转换率超过92％。因此，为了将向凸起缺陷的转换率提高到92％以上，需要将C/Si比设为1.10以下。
另外，向斜线状缺陷的转换率与向凸起缺陷的转换率不同，即使C/Si比改变也不会明显变化。具体而言，C/Si比为0.80、0.95、1.10、1.22时，分别为1.1％、1.9％、0.6％、1.6％，在任意C/Si比下，向斜线状缺陷的转换率都是小于2％的小的值。
向凸起缺陷和斜线状缺陷合计的非致命缺陷的转换率是C/Si比越大就越小。具体而言，C/Si比为0.80、0.95、1.10、1.22时，分别为98.3％、96.7％、93.3％、81.2％，C/Si比为1.10时，向非致命缺陷的转换率超过93％。因此，为了使向非致命缺陷的转换率提高到93％以上，需要将C/Si比设为1.10以下。
调查了向各缺陷种类的转换率与外延膜厚(外延膜的厚度)的关系。将C/Si比固定为1.22，并将外延膜厚设为9μm、15μm、30μm，将向器件致命缺陷和非器件致命缺陷的转换率归纳于图11。膜厚越大，向致命缺陷的转换率就越小。具体而言，膜厚为9、15、30μm时，分别为38.1％、24.5％、18.8％，C/Si比为1.22的情况下，外延膜厚为30μm，向致命缺陷的转换率被抑制为20％以下。即，发现了向各缺陷种类的转换率受到C/Si比的影响，同时也受到外延膜厚的影响。换句话说，向各缺陷的转换率可以根据C/Si比与外延膜厚这两个参数来控制。一般而言，C/Si比大时杂质浓度的均匀性变好。为了以杂质浓度的均匀性为优先而想要增大C/Si比的情况下，能够通过增厚外延膜厚来抑制向致命缺陷的转换率。
本发明一实施方式的SiC外延晶片的制造方法中，外延生长工序中的C/Si比为1.25以下。若基于图9所示结果，为了降低向大凹坑缺陷和三角缺陷的转换率，C/Si比优选为1.22以下，更优选为1.15以下，进一步优选为1.10以下。为了降低向大凹坑缺陷和三角缺陷的转换率，C/Si比优选为更小的值。如果将C/Si比设为1.22以下，则能够将向大凹坑缺陷和三角缺陷的转换率设为21％以下，如果将C/Si比设为1.10以下，则能够将向大凹坑缺陷和三角缺陷的转换率设为6.5％以下，如果将C/Si比设为1.05以下，则能够将向大凹坑缺陷和三角缺陷的转换率设为5.0％以下，如果将C/Si比设为1.0以下则能够将向大凹坑缺陷和三角缺陷的转换率设为4.0％以下，如果将C/Si比设为0.95以下，则能够将向大凹坑缺陷和三角缺陷的转换率设为3.5％以下，如果将C/Si比设为0.90以下，则能够将向大凹坑缺陷和三角缺陷的转换率设为2.0％。
本发明一实施方式的SiC外延晶片的制造方法中，外延膜厚不特别限定。当外延膜厚比10μm薄时，优选使C/Si比更小。当外延膜厚比15μm厚时，C/Si比可以多少大一些。
本发明一实施方式的SiC外延晶片的制造方法中，虽不特别限定，但外延生长工序中的生长速度为5～100μm/小时。
生长速度快时，生产率提高，因此生长速度优选为20μm/小时以上，更优选为40μm/小时以上，进一步优选为60μm/小时以上。
本发明一实施方式的SiC外延晶片的制造方法中，外延生长工序中的生长温度为1500℃以上。如果温度过低，则堆垛层错增加，如果温度过高，则出现炉内构件劣化的问题，因此生长温度优选为1500℃以上，更优选为1550℃以上，进一步优选为1600℃以上。另外，作为上限可举出例如1750℃左右。
本发明一实施方式的SiC外延晶片的制造方法中，可以在外延生长前，设置筛选SiC外延层所含的、由基板碳夹杂物引起的大凹坑缺陷的密度为0.5个/cm2以下的SiC外延晶片的工序。
(SiC外延晶片的制造方法(第2实施方式))
本发明第2实施方式的SiC外延晶片的制造方法，是制造在具有偏离角、且基板碳夹杂物密度为0.1～6.0个/cm2的4H-SiC单晶基板上形成了SiC外延层的SiC外延晶片的方法，具有：确定SiC单晶基板中的基板碳夹杂物密度的工序；以及通过将采用具有共焦微分干涉光学系统的共焦显微镜测定出的、所述SiC单晶基板中的基板碳夹杂物的位置与所述SiC外延层的大凹坑和三角缺陷的位置进行对比，来确定由基板碳夹杂物引起的大凹坑和三角缺陷的密度的工序，以由基板碳夹杂物引起的大凹坑和三角缺陷的密度相对于基板碳夹杂物的密度的比变为1/5以下的方式，选定在所述SiC单晶基板上生长外延层的外延生长工序中的C/Si比。
如图9所示，向器件致命缺陷即大凹坑缺陷和三角缺陷的转换率p％根据C/Si比而变化。因此，当使用基板碳夹杂物密度为r个/cm2以下的SiC单晶基板时，想要将由基板碳夹杂物引起的大凹坑和三角缺陷的密度相对于基板碳夹杂物的密度的比设为s以下的情况下，以转换率p％变为r×s×100以下的方式选定C/Si比。
例如，当基板碳夹杂物密度r为0.28个/cm2的情况下，想要将由基板碳夹杂物引起的大凹坑和三角缺陷的密度相对于基板碳夹杂物的密度的比s设为1/5以下时，选定转换率p％为5.6％以下的C/Si比即可。
(缺陷识别方法(第1实施方式))
本发明第1实施方式的缺陷识别方法，是对在SiC单晶基板上形成了SiC外延层的SiC外延晶片中的SiC外延层的缺陷进行识别的方法，通过将采用具有共焦微分干涉光学系统的共焦显微镜测定出的、所述SiC单晶基板中的基板碳夹杂物的位置与所述SiC外延层的大凹坑和三角缺陷的位置进行对比，来将由基板碳夹杂物引起的大凹坑缺陷和三角缺陷与其他缺陷进行识别区分。
(缺陷识别方法(第2实施方式))
本发明第2实施方式的缺陷识别方法，是对在SiC单晶基板上形成了SiC外延层的SiC外延晶片中的SiC外延层的缺陷进行识别的方法，使用具有共焦微分干涉光学系统的共焦显微镜和近红外光致发光装置(NIR-PL)，对由所述SiC单晶基板中的基板碳夹杂物引起的SiC外延层的缺陷和由坠落物引起的SiC外延层的缺陷进行识别区分。
在图12的左侧(表面)表示SiC外延晶片表面的由基板碳夹杂物引起的大凹坑缺陷附近的SICA像，在右侧(NIR)表示对其使用近红外光致发光装置(LASERTEC株式会社制、SICA87)以带通(630～780nm)的受光波长得到的PL像。作为比较，将由单晶基板上的坠落物引起的凹坑(缺陷)的SICA像和PL像分别示于图13左侧(表面)和右侧(NIR)。
在SICA像中，由基板碳夹杂物引起的大凹坑缺陷和由坠落物引起的凹坑全都是圆形形状，难以明确区别。对此，PL像中，由坠落物引起的凹坑为圆形形状，而由基板碳夹杂物引起的大凹坑缺陷大多是蜘蛛巢状，该情况下能够明确区分两者。
再者，即使在由基板碳夹杂物引起的大凹坑缺陷的PL像为圆形形状的情况下，如果对比SiC单晶基板的SICA像中观察的碳夹杂物位置，则也能够与以坠落物为起点的凹坑相区别。另外，在近红外光致发光装置中，以带通400～678nm或带通370～388nm的受光波长对比大凹坑缺陷的PL像时，蜘蛛巢部分看起来黑，相当于核的部分看起来白，所以与图13同样地能够与可看到的由坠落物引起的凹坑相区别。
(缺陷识别方法(第3实施方式))
本发明第3实施方式的缺陷识别方法，是对在SiC单晶基板上形成了SiC外延层的SiC外延晶片中的SiC外延层的缺陷进行识别的方法，使用具有共焦微分干涉光学系统的共焦显微镜和近红外光致发光装置，对由所述SiC单晶基板中的基板碳夹杂物引起的SiC外延层的缺陷和由所述SiC单晶基板中的贯穿位错引起的SiC外延层的缺陷进行识别区分。
图14(a)表示SiC外延晶片表面的由基板碳夹杂物引起的大凹坑缺陷(Large-pit)和由基板的贯穿位错(TD)引起的缺陷附近的SICA像，图14(b)表示对其使用近红外光致发光装置(LASERTEC株式会社制、SICA87)以带通(630～780nm)的受光波长得到的PL像。
由基板碳夹杂物引起的大凹坑缺陷和以基板的贯穿位错为起点的缺陷在图14(a)的SICA像上看起来类似，但在图14(b)的PL像中，以基板的贯穿位错为起点的缺陷没有发光，而大凹坑缺陷看来如同蜘蛛巢状，能够明确地区别。
产业上的可利用性
本发明的SiC外延晶片及其制造方法可以作为例如功率半导体用SiC外延晶片、并且作为其制造方法利用。

Claims (5)

1.一种SiC外延晶片，是在具有偏离角、且基板碳夹杂物密度为0.1～6.0个/cm2的4H-SiC单晶基板上形成了SiC外延层的SiC外延晶片，其特征在于，
所述SiC外延层所含的、由基板碳夹杂物引起的大凹坑缺陷和三角缺陷的合计密度为0.6个/cm2以下。
2.一种SiC外延晶片的制造方法，是制造在具有偏离角、且基板碳夹杂物密度为0.1～6.0个/cm2的4H-SiC单晶基板上形成了SiC外延层的SiC外延晶片的方法，其特征在于，
具有在所述SiC单晶基板上生长SiC外延层的外延生长工序，
在所述外延生长工序中，将生长速度设为5～100μm/小时，将生长温度设为1500℃以上，并将C/Si比设为1.25以下，
筛选出所述SiC外延层所含的、由基板碳夹杂物引起的大凹坑缺陷和三角缺陷的合计密度为0.6个/cm2以下的SiC外延晶片。
3.根据权利要求2所述的SiC外延晶片的制造方法，其特征在于，将C/Si比设为1.10以下。
4.一种SiC外延晶片的制造方法，是制造在具有偏离角、且基板碳夹杂物密度为0.1～6.0个/cm2的4H-SiC单晶基板上形成了SiC外延层的SiC外延晶片的方法，其特征在于，具有:
确定SiC单晶基板中的基板碳夹杂物密度的工序；以及
通过将采用具有共焦微分干涉光学系统的共焦显微镜测定出的、所述SiC单晶基板中的基板碳夹杂物的位置与所述SiC外延层的大凹坑和三角缺陷的位置进行对比，来确定由基板碳夹杂物引起的大凹坑和三角缺陷的密度的工序，
以由基板碳夹杂物引起的大凹坑和三角缺陷的密度相对于基板碳夹杂物的密度的比变为1/5以下的方式，选定在所述SiC单晶基板上生长外延层的外延生长工序中的C/Si比。
5.一种缺陷识别方法，是对在SiC单晶基板上形成了SiC外延层的SiC外延晶片中的SiC外延层的缺陷进行识别的方法，
通过将采用具有共焦微分干涉光学系统的共焦显微镜测定出的、所述SiC单晶基板中的基板碳夹杂物的位置与所述SiC外延层的大凹坑和三角缺陷的位置进行对比，来将由基板碳夹杂物引起的大凹坑缺陷和三角缺陷与其他缺陷进行识别区分。
CN201780051959.XA 2016-08-31 2017-08-21 SiC外延晶片及其制造方法、以及缺陷识别方法 Active CN109642342B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2016170194 2016-08-31
JP2016-170194 2016-08-31
JP2016186062A JP6459132B2 (ja) 2016-08-31 2016-09-23 ＳｉＣエピタキシャルウェハ及びその製造方法、並びに、欠陥識別方法
JP2016-186062 2016-09-23
PCT/JP2017/029740 WO2018043171A1 (ja) 2016-08-31 2017-08-21 ＳｉＣエピタキシャルウェハ及びその製造方法、並びに、欠陥識別方法

Publications (2)

Publication Number Publication Date
CN109642342A CN109642342A (zh) 2019-04-16
CN109642342B true CN109642342B (zh) 2021-10-26

Family

ID=61624070

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780051959.XA Active CN109642342B (zh) 2016-08-31 2017-08-21 SiC外延晶片及其制造方法、以及缺陷识别方法

Country Status (4)

Country Link
JP (1) JP6459132B2 (zh)
CN (1) CN109642342B (zh)
DE (1) DE112017004297B4 (zh)
TW (1) TWI630292B (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6493690B2 (ja) * 2016-08-31 2019-04-03 昭和電工株式会社 ＳｉＣエピタキシャルウェハ及びその製造方法、並びに、ラージピット欠陥検出方法、欠陥識別方法
US11293115B2 (en) 2016-08-31 2022-04-05 Showa Denko K.K. Method for producing a SiC epitaxial wafer containing a total density of large pit defects and triangular defects of 0.01 defects/cm2 or more and 0.6 defects/cm2 or less
US11320388B2 (en) 2016-08-31 2022-05-03 Showa Denko K.K. SiC epitaxial wafer containing large pit defects with a surface density of 0.5 defects/CM2 or less, and production method therefor
JP7204436B2 (ja) * 2018-11-16 2023-01-16 昭和電工株式会社 欠陥除去方法及びＳｉＣエピタキシャルウェハの製造方法
JP7063259B2 (ja) * 2018-12-27 2022-05-09 株式会社Sumco シリコンエピタキシャルウェーハの製造方法
JP7148427B2 (ja) * 2019-02-06 2022-10-05 昭和電工株式会社 ＳｉＣエピタキシャルウェハ及びその製造方法
JP7179219B1 (ja) 2019-02-06 2022-11-28 昭和電工株式会社 ＳｉＣデバイス及びその製造方法
JP7363110B2 (ja) * 2019-06-10 2023-10-18 株式会社レゾナック ＳｉＣエピタキシャルウェハ、ＳｉＣ基板及びＳｉＣエピタキシャルウェハの評価方法、及びＳｉＣデバイスの製造方法
JP7363423B2 (ja) * 2019-12-02 2023-10-18 株式会社デンソー 炭化珪素単結晶の製造方法
CN113295616A (zh) * 2021-03-30 2021-08-24 浙江大学杭州国际科创中心 一种SiC晶圆及其外延层结构的综合测试方法
WO2023282001A1 (ja) * 2021-07-08 2023-01-12 住友電気工業株式会社 炭化珪素エピタキシャル基板、炭化珪素エピタキシャル基板の製造方法および炭化珪素半導体装置の製造方法
CN114717639B (zh) * 2022-06-07 2022-09-16 浙江大学杭州国际科创中心 基于光电化学腐蚀工艺定位氧化镓晶片表面缺陷的方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010514648A (ja) * 2006-09-14 2010-05-06 クリー インコーポレイテッド マイクロパイプ・フリーの炭化ケイ素およびその製造方法
JP2011121847A (ja) * 2009-12-14 2011-06-23 Showa Denko Kk ＳｉＣエピタキシャルウェハ及びその製造方法
JP2014001108A (ja) * 2012-06-19 2014-01-09 Showa Denko Kk ＳｉＣエピタキシャルウェハ及びその製造方法
JP2014024703A (ja) * 2012-07-26 2014-02-06 Sumitomo Electric Ind Ltd 炭化珪素単結晶の製造方法
JP2014122140A (ja) * 2012-12-21 2014-07-03 Showa Denko Kk 炭化珪素単結晶製造用坩堝、炭化珪素単結晶製造装置及び炭化珪素単結晶の製造方法
CN104246023A (zh) * 2012-04-20 2014-12-24 贰陆股份公司 大直径高品质的SiC单晶、方法和设备
CN104981892A (zh) * 2013-06-04 2015-10-14 新日铁住金株式会社 外延碳化硅晶片用碳化硅单晶基板的制造方法以及外延碳化硅晶片用碳化硅单晶基板
CN109642343A (zh) * 2016-08-31 2019-04-16 昭和电工株式会社 SiC外延晶片及其制造方法、大凹坑缺陷检测方法、缺陷识别方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5897834B2 (ja) * 2011-07-19 2016-03-30 昭和電工株式会社 ＳｉＣエピタキシャルウェハの製造方法
JP6347188B2 (ja) 2014-09-08 2018-06-27 富士電機株式会社 炭化珪素半導体装置の製造方法および炭化珪素半導体装置
JP2016170194A (ja) 2015-03-11 2016-09-23 セイコーエプソン株式会社 吸音体、吸音構造
JP5861794B1 (ja) 2015-03-27 2016-02-16 東洋インキＳｃホールディングス株式会社 再剥離型粘着剤

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010514648A (ja) * 2006-09-14 2010-05-06 クリー インコーポレイテッド マイクロパイプ・フリーの炭化ケイ素およびその製造方法
JP2011121847A (ja) * 2009-12-14 2011-06-23 Showa Denko Kk ＳｉＣエピタキシャルウェハ及びその製造方法
CN102656297A (zh) * 2009-12-14 2012-09-05 昭和电工株式会社 SiC外延晶片及其制造方法
CN104246023A (zh) * 2012-04-20 2014-12-24 贰陆股份公司 大直径高品质的SiC单晶、方法和设备
JP2014001108A (ja) * 2012-06-19 2014-01-09 Showa Denko Kk ＳｉＣエピタキシャルウェハ及びその製造方法
JP2014024703A (ja) * 2012-07-26 2014-02-06 Sumitomo Electric Ind Ltd 炭化珪素単結晶の製造方法
JP2014122140A (ja) * 2012-12-21 2014-07-03 Showa Denko Kk 炭化珪素単結晶製造用坩堝、炭化珪素単結晶製造装置及び炭化珪素単結晶の製造方法
CN104981892A (zh) * 2013-06-04 2015-10-14 新日铁住金株式会社 外延碳化硅晶片用碳化硅单晶基板的制造方法以及外延碳化硅晶片用碳化硅单晶基板
CN109642343A (zh) * 2016-08-31 2019-04-16 昭和电工株式会社 SiC外延晶片及其制造方法、大凹坑缺陷检测方法、缺陷识别方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Nucleation of dislocations during physical vapor transport growth of silicon carbide;E.K. Sanchez, et al.;《Materials Science Forum》;20001231;第63-66页 *

Also Published As

Publication number Publication date
JP6459132B2 (ja) 2019-01-30
TWI630292B (zh) 2018-07-21
CN109642342A (zh) 2019-04-16
JP2018041942A (ja) 2018-03-15
DE112017004297B4 (de) 2024-04-25
TW201812124A (zh) 2018-04-01
DE112017004297T5 (de) 2019-05-23

Similar Documents

Publication Publication Date Title
CN109642342B (zh) SiC外延晶片及其制造方法、以及缺陷识别方法
CN109642343B (zh) SiC外延晶片及其制造方法、大凹坑缺陷检测方法、缺陷识别方法
US11961736B2 (en) SiC epitaxial wafer, production method therefor, and defect identification method
JP6012841B2 (ja) ＳｉＣエピタキシャルウエハの製造方法
US11320388B2 (en) SiC epitaxial wafer containing large pit defects with a surface density of 0.5 defects/CM2 or less, and production method therefor
JP2018113303A (ja) ＳｉＣエピタキシャルウェハ及びその製造方法
US20230268177A1 (en) SiC EPITAXIAL WAFER AND METHOD FOR MANUFACTURING SAME
US11107892B2 (en) SiC epitaxial wafer and method for producing same
JP2019099438A (ja) ＳｉＣエピタキシャルウェハの評価方法及び製造方法
US10985042B2 (en) SiC substrate, SiC epitaxial wafer, and method of manufacturing the same
JP6635579B2 (ja) ＳｉＣエピタキシャルウェハ
US20230055999A1 (en) SiC EPITAXIAL WAFER, AND METHOD OF MANUFACTURING THE SAME
JP7302716B2 (ja) ＳｉＣエピタキシャルウェハ及びその製造方法
JP2022188125A (ja) ＳｉＣデバイス及びその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: Tokyo, Japan

Patentee after: Lishennoco Co.,Ltd.

Address before: Tokyo, Japan

Patentee before: Showa electrical materials Co.,Ltd.

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20230517

Address after: Tokyo, Japan

Patentee after: Showa electrical materials Co.,Ltd.

Address before: Tokyo, Japan

Patentee before: SHOWA DENKO Kabushiki Kaisha